JP3074991B2 - Ａｔｍスイッチ - Google Patents
ＡｔｍスイッチInfo
- Publication number
- JP3074991B2 JP3074991B2 JP534393A JP534393A JP3074991B2 JP 3074991 B2 JP3074991 B2 JP 3074991B2 JP 534393 A JP534393 A JP 534393A JP 534393 A JP534393 A JP 534393A JP 3074991 B2 JP3074991 B2 JP 3074991B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- buffer
- control circuit
- cell buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデジタル通信交換装置に
利用する。特に、ＡＴＭ（非同期転送モード）交換装置
のスループット改善技術に関する。
利用する。特に、ＡＴＭ（非同期転送モード）交換装置
のスループット改善技術に関する。
【０００２】
【従来の技術】Ｎ本の入回線とＮ本の出回線を有するＡ
ＴＭスイッチとして、Ｎ×Ｎのマトリクススイッチの各
交点にセルバッファを配置する一段マトリクススイッチ
がある。図６および図７を参照して従来例を説明する。
図６は従来例装置の構成図である。図７は従来例装置の
セルバッファと多重制御回路とを示す図である。
ＴＭスイッチとして、Ｎ×Ｎのマトリクススイッチの各
交点にセルバッファを配置する一段マトリクススイッチ
がある。図６および図７を参照して従来例を説明する。
図６は従来例装置の構成図である。図７は従来例装置の
セルバッファと多重制御回路とを示す図である。
【０００３】入回線２１１〜２１ｎから非同期に入力さ
れるセルが、出回線２２１〜２２ｎに多重されて出力さ
れる。このとき入回線２１１〜２１ｎから入力されるセ
ルどうしの競合制御が行われる。この結果、送出機会を
逸したセルが廃棄されないため、各入回線２１１〜２１
ｎと各出回線２２１〜２２ｎとの交点毎にセルバッファ
１１１〜１ｎｎを有し、アドレスフィルタ９１１〜９ｎ
ｎにより選択された該当セルは、各入回線２１１〜２１
ｎからの入力セルをセルバッファ１１１〜１ｎｎに一時
蓄積する。
れるセルが、出回線２２１〜２２ｎに多重されて出力さ
れる。このとき入回線２１１〜２１ｎから入力されるセ
ルどうしの競合制御が行われる。この結果、送出機会を
逸したセルが廃棄されないため、各入回線２１１〜２１
ｎと各出回線２２１〜２２ｎとの交点毎にセルバッファ
１１１〜１ｎｎを有し、アドレスフィルタ９１１〜９ｎ
ｎにより選択された該当セルは、各入回線２１１〜２１
ｎからの入力セルをセルバッファ１１１〜１ｎｎに一時
蓄積する。
【０００４】このＡＴＭスイッチにおいて出回線２２１
〜２２ｎへのセル多重は、入回線２１１〜２１ｎと出回
線２２１〜２２ｎとの交点毎に配置され、分散されたセ
ルバッファ１１１〜１ｎｎ間において出回線２２１〜２
２ｎへのセル読出し順位を決定し、出回線２２１〜２２
ｎにセル多重を行うことにより実現される。
〜２２ｎへのセル多重は、入回線２１１〜２１ｎと出回
線２２１〜２２ｎとの交点毎に配置され、分散されたセ
ルバッファ１１１〜１ｎｎ間において出回線２２１〜２
２ｎへのセル読出し順位を決定し、出回線２２１〜２２
ｎにセル多重を行うことにより実現される。
【０００５】図６において、セルバッファ１１１〜１ｎ
ｎは各々のバッファにセルが存在する場合に多重要求信
号を多重制御回路７１〜７ｎに内部配線８１１〜８ｎｎ
を介して通知する。多重制御回路７１〜７ｎは予め決め
られた順番で各セルバッファ１１１〜１ｎｎの多重要求
信号をポーリングし、接続要求を発生させたセルバッフ
ァ１１１〜１ｎｎの先頭セルの１セルを出回線２２１〜
２２ｎに接続する。例えば、前回セルバッファ１１１の
セルを接続した場合に、次にセルバッファ１１２以降で
最初にセルを蓄積し、接続要求を発生させているセルバ
ッファ１１１〜１ｎｎを出回線２２１〜２２ｎに接続す
るという動作を繰り返す。この動作により複数のセルバ
ッファ１１１〜１ｎｎからのセルを多重し、出力するこ
とができる。図７に示すように、セル送出権５１を得た
セルが多重制御回路７１〜７ｎの制御により送出され
る。
ｎは各々のバッファにセルが存在する場合に多重要求信
号を多重制御回路７１〜７ｎに内部配線８１１〜８ｎｎ
を介して通知する。多重制御回路７１〜７ｎは予め決め
られた順番で各セルバッファ１１１〜１ｎｎの多重要求
信号をポーリングし、接続要求を発生させたセルバッフ
ァ１１１〜１ｎｎの先頭セルの１セルを出回線２２１〜
２２ｎに接続する。例えば、前回セルバッファ１１１の
セルを接続した場合に、次にセルバッファ１１２以降で
最初にセルを蓄積し、接続要求を発生させているセルバ
ッファ１１１〜１ｎｎを出回線２２１〜２２ｎに接続す
るという動作を繰り返す。この動作により複数のセルバ
ッファ１１１〜１ｎｎからのセルを多重し、出力するこ
とができる。図７に示すように、セル送出権５１を得た
セルが多重制御回路７１〜７ｎの制御により送出され
る。
【０００６】図８〜図１０を参照してその他の従来例を
説明する。図８はその他の従来例装置の構成図である。
図９はその他の従来例装置の多重制御回路３１１〜３ｎ
ｎを示す図である。図１０は従来例装置の出力状況を示
す図である。図８に示す従来例装置では、多重制御回路
３１１〜３ｎｎが各セルバッファ１１１〜１ｎｎにそれ
ぞれ設けられている。図９に多重制御回路３１１〜３ｎ
ｎの接続を示している。内部配線４１〜４ｎ上でセル送
出権５１が巡回される。多重制御回路３１１〜３ｎｎ間
では、セル送出権５１を載せるトークンを巡回させる。
このセル送出権５１を受け取った多重制御回路３１１〜
３ｎｎは、多重制御回路３１１〜３ｎｎの管理するセル
バッファ１１１〜１ｎｎに送出すべきセルが存在する場
合、セルバッファ１１１〜１ｎｎから先頭の１セルを出
回線２２１〜２２ｎに接続する。セルバッファ１１１〜
１ｎｎに送出すべきセルがない場合は、セル送出権５１
を早急に次の多重制御回路３１１〜３ｎｎに巡回させ
る。それぞれの多重制御回路３１１〜３ｎｎにおいて、
この動作を行うことにより複数のセルバッファ１１１〜
１ｎｎからのセルを多重して出力することができる。
説明する。図８はその他の従来例装置の構成図である。
図９はその他の従来例装置の多重制御回路３１１〜３ｎ
ｎを示す図である。図１０は従来例装置の出力状況を示
す図である。図８に示す従来例装置では、多重制御回路
３１１〜３ｎｎが各セルバッファ１１１〜１ｎｎにそれ
ぞれ設けられている。図９に多重制御回路３１１〜３ｎ
ｎの接続を示している。内部配線４１〜４ｎ上でセル送
出権５１が巡回される。多重制御回路３１１〜３ｎｎ間
では、セル送出権５１を載せるトークンを巡回させる。
このセル送出権５１を受け取った多重制御回路３１１〜
３ｎｎは、多重制御回路３１１〜３ｎｎの管理するセル
バッファ１１１〜１ｎｎに送出すべきセルが存在する場
合、セルバッファ１１１〜１ｎｎから先頭の１セルを出
回線２２１〜２２ｎに接続する。セルバッファ１１１〜
１ｎｎに送出すべきセルがない場合は、セル送出権５１
を早急に次の多重制御回路３１１〜３ｎｎに巡回させ
る。それぞれの多重制御回路３１１〜３ｎｎにおいて、
この動作を行うことにより複数のセルバッファ１１１〜
１ｎｎからのセルを多重して出力することができる。
【０００７】図１０に示すように、セルバッファ１１１
〜１ｎ４の先頭に蓄積されたセルが出回線２２１〜２２
ｎに多重された後、先頭より２番目以降のセルが順次多
重される。
〜１ｎ４の先頭に蓄積されたセルが出回線２２１〜２２
ｎに多重された後、先頭より２番目以降のセルが順次多
重される。
【０００８】
【発明が解決しようとする課題】このようなＡＴＭスイ
ッチの出回線への多重制御では、セルを蓄積しているセ
ルバッファの集中制御手段によるポーリングあるいは、
多重制御回路間におけるセル送出権の巡回により、出回
線多重時のセル衝突によるセル廃棄を避けてセル多重を
実現する。しかしながらこのような方式では、複数の入
力に平均的にセルが到着しているときには問題ないが、
特定の入回線に入力が偏ったトラフィック条件におい
て、該当するセルバッファではセル廃棄を抑えるため大
規模なメモリを用意する必要がある。任意のトラフィッ
クにおいて、十分に低いセル廃棄率を保証するために
は、セルバッファはきわめて大きなバッファ量を持つ必
要がある。
ッチの出回線への多重制御では、セルを蓄積しているセ
ルバッファの集中制御手段によるポーリングあるいは、
多重制御回路間におけるセル送出権の巡回により、出回
線多重時のセル衝突によるセル廃棄を避けてセル多重を
実現する。しかしながらこのような方式では、複数の入
力に平均的にセルが到着しているときには問題ないが、
特定の入回線に入力が偏ったトラフィック条件におい
て、該当するセルバッファではセル廃棄を抑えるため大
規模なメモリを用意する必要がある。任意のトラフィッ
クにおいて、十分に低いセル廃棄率を保証するために
は、セルバッファはきわめて大きなバッファ量を持つ必
要がある。
【０００９】また、高速動作するＡＴＭスイッチに適用
する場合は、多重制御回路と各セルバッファ間における
接続要求信号およびセル送出権の転送時間あるいは複数
の多重制御回路間でのセル送出権の転送時間が要因とな
り、制御が高速なセル多重を行う上で問題となってい
る。
する場合は、多重制御回路と各セルバッファ間における
接続要求信号およびセル送出権の転送時間あるいは複数
の多重制御回路間でのセル送出権の転送時間が要因とな
り、制御が高速なセル多重を行う上で問題となってい
る。
【００１０】本発明は、このような背景に行われたもの
であり、特定の入回線に偏ったセルの到来をそれぞれの
入回線に均等に配置されたメモリ容量を用いて処理でき
るＡＴＭスイッチを提供することを目的とする。
であり、特定の入回線に偏ったセルの到来をそれぞれの
入回線に均等に配置されたメモリ容量を用いて処理でき
るＡＴＭスイッチを提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、セルが到来す
る複数の入回線と、セルが送出される複数の出回線と、
この入回線および出回線の交点毎に設けられこの交点を
通過するために待機するセルを一時蓄積するセルバッフ
ァと、このセルバッファの前記出回線へのセル読出を制
御する多重制御回路とを備えたＡＴＭスイッチである。
る複数の入回線と、セルが送出される複数の出回線と、
この入回線および出回線の交点毎に設けられこの交点を
通過するために待機するセルを一時蓄積するセルバッフ
ァと、このセルバッファの前記出回線へのセル読出を制
御する多重制御回路とを備えたＡＴＭスイッチである。
【００１２】ここで、本発明の特徴とするところは、こ
の多重制御回路は、各セルバッファのセル送出機会毎に
読出量をそのセルバッファの蓄積量に応じて所定論理に
したがって制御する手段を含むところにある。
の多重制御回路は、各セルバッファのセル送出機会毎に
読出量をそのセルバッファの蓄積量に応じて所定論理に
したがって制御する手段を含むところにある。
【００１３】前記所定論理は、前記セルバッファのセル
蓄積量に複数の閾値を設定し、そのいずれの閾値に達し
ているかによってセル読出量を制御する論理であること
が望ましい。
蓄積量に複数の閾値を設定し、そのいずれの閾値に達し
ているかによってセル読出量を制御する論理であること
が望ましい。
【００１４】各セルバッファのセル蓄積量を計数する手
段が設けられ、前記所定論理は、この計数する手段の計
数値にしたがってセル読出量を制御する論理である構成
とすることもできる。
段が設けられ、前記所定論理は、この計数する手段の計
数値にしたがってセル読出量を制御する論理である構成
とすることもできる。
【００１５】セル送出権の到来間隔を演算する手段を備
え、前記所定論理は、この到来間隔および前記計数値に
したがってセル読出量を制御する論理である構成とする
こともできる。
え、前記所定論理は、この到来間隔および前記計数値に
したがってセル読出量を制御する論理である構成とする
こともできる。
【００１６】前記セルバッファに蓄積されるセルにはそ
のセルの到着時刻情報を付与する手段が設けられ、この
到着時刻情報とセル送出権の到来時刻との差分を演算す
る手段を備え、前記所定論理は、この差分の値にしたが
ってセル読出量を制御する論理である構成とすることも
できる。また、前記所定論理は、そのセルの到着時刻情
報およびセル送出権の到来間隔にしたがってセル読出量
を制御する論理である構成とすることもできる。
のセルの到着時刻情報を付与する手段が設けられ、この
到着時刻情報とセル送出権の到来時刻との差分を演算す
る手段を備え、前記所定論理は、この差分の値にしたが
ってセル読出量を制御する論理である構成とすることも
できる。また、前記所定論理は、そのセルの到着時刻情
報およびセル送出権の到来間隔にしたがってセル読出量
を制御する論理である構成とすることもできる。
【００１７】
【作用】各入回線の待ち行列に蓄積されているセル数に
もとづき、１回のセル送出機会に複数セルを送出させ
る。すなわち、１セル送出機会における送出セル数を各
入回線の待ち行列に蓄積されているセル数にもとづき可
変する。
もとづき、１回のセル送出機会に複数セルを送出させ
る。すなわち、１セル送出機会における送出セル数を各
入回線の待ち行列に蓄積されているセル数にもとづき可
変する。
【００１８】また、セル送出権の到来間隔からＡＴＭス
イッチ全体の競合制御の輻輳状態を推定してセル送出数
を制御する。すなわち、セル送出権の到来間隔が長けれ
ば競合制御は輻輳しており、短ければ空いている。空い
ているときには、蓄積されたセルを多数送出し、輻輳し
ているときは少数送出することですべてのセルバッファ
での待ちセル数を均等化する。
イッチ全体の競合制御の輻輳状態を推定してセル送出数
を制御する。すなわち、セル送出権の到来間隔が長けれ
ば競合制御は輻輳しており、短ければ空いている。空い
ているときには、蓄積されたセルを多数送出し、輻輳し
ているときは少数送出することですべてのセルバッファ
での待ちセル数を均等化する。
【００１９】また、セルの到着時刻情報をセルに記録
し、この到着時刻情報をもとに送出セル数を制御する。
すなわち、セル送出権の到来時刻あるいはセル送出権の
到来周期を基準にセルが到来してからの待ち時間を参照
し、ある値よりも長い待ち時間を持つセルを送出する。
し、この到着時刻情報をもとに送出セル数を制御する。
すなわち、セル送出権の到来時刻あるいはセル送出権の
到来周期を基準にセルが到来してからの待ち時間を参照
し、ある値よりも長い待ち時間を持つセルを送出する。
【００２０】これにより、セルバッファの負荷の大きい
ものから大量のセルが送出されセル負荷の不均等を解消
できる。
ものから大量のセルが送出されセル負荷の不均等を解消
できる。
【００２１】
【実施例】本発明第一実施例の構成を図１および図２を
参照して説明する。図１はＡＴＭスイッチの構成図であ
る。図２は本発明第一実施例の多重制御回路およびセル
バッファを示す図である。
参照して説明する。図１はＡＴＭスイッチの構成図であ
る。図２は本発明第一実施例の多重制御回路およびセル
バッファを示す図である。
【００２２】本発明は、セルが到来するＮ本の入回線２
１１〜２１ｎと、セルが送出されるＮ本の出回線２２１
〜２２ｎと、この入回線２１１〜２１ｎおよび出回線２
２１〜２２ｎの交点毎に設けられこの交点を通過するた
めに待機するセルを一時蓄積するセルバッファ１１１〜
１ｎｎと、このセルバッファ１１１〜１ｎｎの出回線２
２１〜２２ｎへのセル読出を制御する多重制御回路６１
１〜６ｎｎとを備えたＡＴＭスイッチである。
１１〜２１ｎと、セルが送出されるＮ本の出回線２２１
〜２２ｎと、この入回線２１１〜２１ｎおよび出回線２
２１〜２２ｎの交点毎に設けられこの交点を通過するた
めに待機するセルを一時蓄積するセルバッファ１１１〜
１ｎｎと、このセルバッファ１１１〜１ｎｎの出回線２
２１〜２２ｎへのセル読出を制御する多重制御回路６１
１〜６ｎｎとを備えたＡＴＭスイッチである。
【００２３】ここで、本発明の特徴とするところは、こ
の多重制御回路６１１〜６ｎｎは、各セルバッファ１１
１〜１ｎｎのセル送出機会毎に読出量をそのセルバッフ
ァ１１１〜１ｎｎの蓄積量に応じて所定論理にしたがっ
て制御する手段を含むところにある。
の多重制御回路６１１〜６ｎｎは、各セルバッファ１１
１〜１ｎｎのセル送出機会毎に読出量をそのセルバッフ
ァ１１１〜１ｎｎの蓄積量に応じて所定論理にしたがっ
て制御する手段を含むところにある。
【００２４】本発明第一実施例において、この所定論理
は、セルバッファ１１１〜１ｎｎのセル蓄積量に三段階
の閾値を設定し、そのいずれの閾値に達しているかによ
ってセル読出量を制御する論理である。
は、セルバッファ１１１〜１ｎｎのセル蓄積量に三段階
の閾値を設定し、そのいずれの閾値に達しているかによ
ってセル読出量を制御する論理である。
【００２５】次に、本発明第一実施例の動作を説明す
る。図１に示すように、内部配線４１〜４ｎ内をそれぞ
れ巡回するトークンは、このトークンを受信した多重制
御回路６１１〜６ｎｎに接続されるセルバッファ１１１
〜１ｎｎにセル送出権を与える。このトークンは、単純
に多重制御回路６１１〜６ｎｎを巡回しているだけであ
る。トークンを受信した多重制御回路６１１〜６ｎｎで
は、セルバッファ１１１〜１ｎｎ内に蓄積されたセル数
にもとづき送出するセル数が設定される。
る。図１に示すように、内部配線４１〜４ｎ内をそれぞ
れ巡回するトークンは、このトークンを受信した多重制
御回路６１１〜６ｎｎに接続されるセルバッファ１１１
〜１ｎｎにセル送出権を与える。このトークンは、単純
に多重制御回路６１１〜６ｎｎを巡回しているだけであ
る。トークンを受信した多重制御回路６１１〜６ｎｎで
は、セルバッファ１１１〜１ｎｎ内に蓄積されたセル数
にもとづき送出するセル数が設定される。
【００２６】図２を参照してセル読出量の設定手順を説
明する。図２において、セルバッファ１１１の待ち行
列にセルが零の場合は、次のセルバッファ１１２にトー
クンを渡す、セルバッファ１１１の待ち行列にセルが
第１の閾値未満の場合には、１セル送出しその後トーク
ンを次のセルバッファ１１２に渡す、セルバッファ１
１１の待ち行列にセルが第１の閾値以上、第２の閾値未
満の場合には、２セル送出しその後トークンを次のセル
バッファ１１２に渡す、セルバッファ１１１の待ち行
列にセルが第２の閾値以上、第３の閾値未満の場合に
は、３セル送出しその後トークンを次のセルバッファ１
１２に渡す、セルバッファ１１１の待ち行列にセルが
第３の閾値以上ある場合には、４セル送出しその後トー
クンを次のセルバッファ１１２に渡す制御を行う。
明する。図２において、セルバッファ１１１の待ち行
列にセルが零の場合は、次のセルバッファ１１２にトー
クンを渡す、セルバッファ１１１の待ち行列にセルが
第１の閾値未満の場合には、１セル送出しその後トーク
ンを次のセルバッファ１１２に渡す、セルバッファ１
１１の待ち行列にセルが第１の閾値以上、第２の閾値未
満の場合には、２セル送出しその後トークンを次のセル
バッファ１１２に渡す、セルバッファ１１１の待ち行
列にセルが第２の閾値以上、第３の閾値未満の場合に
は、３セル送出しその後トークンを次のセルバッファ１
１２に渡す、セルバッファ１１１の待ち行列にセルが
第３の閾値以上ある場合には、４セル送出しその後トー
クンを次のセルバッファ１１２に渡す制御を行う。
【００２７】図２においては説明をわかりやすくするた
めに、セルバッファ１１１および多重制御回路６１１に
ついて説明したが、すべてのセルバッファ１１１〜１ｎ
ｎおよび多重制御回路６１１〜６ｎｎについても同様に
説明できる。
めに、セルバッファ１１１および多重制御回路６１１に
ついて説明したが、すべてのセルバッファ１１１〜１ｎ
ｎおよび多重制御回路６１１〜６ｎｎについても同様に
説明できる。
【００２８】本発明第一実施例における閾値の設定は等
間隔としたが、対数的に設定する構成とすることもでき
る。また、送出数も本発明第一実施例では第１の閾値、
第２の閾値、第３の閾値の順に、１セル、２セル、３セ
ルと設定したが、１セル、４セル、８セルなどのように
重みを付ける構成とすることもできる。
間隔としたが、対数的に設定する構成とすることもでき
る。また、送出数も本発明第一実施例では第１の閾値、
第２の閾値、第３の閾値の順に、１セル、２セル、３セ
ルと設定したが、１セル、４セル、８セルなどのように
重みを付ける構成とすることもできる。
【００２９】次に、図３を参照して本発明第二実施例を
説明する。図３は本発明第二実施例のセルバッファ１１
１および多重制御回路６１１およびカウンタ６１１1 を
示す図である。本発明第二実施例は、カウンタ６１１1
を含んで構成されることを特徴とする。カウンタ６１１
1 は、セルバッファ１１１にセルが書込まれるとカウン
トアップされ、読出されるとカウントダウンされる。す
なわち、カウンタ６１１1 の計数値は現在のセルバッフ
ァ１１１内のセル数である。多重制御回路６１１の動作
は、カウンタ６１１1 の値にもとづき読出量を設定す
る、カウンタ６１１1 の値およびトークンが到来する
時間間隔をもとに読出量を設定するという二つのモード
がある。
説明する。図３は本発明第二実施例のセルバッファ１１
１および多重制御回路６１１およびカウンタ６１１1 を
示す図である。本発明第二実施例は、カウンタ６１１1
を含んで構成されることを特徴とする。カウンタ６１１
1 は、セルバッファ１１１にセルが書込まれるとカウン
トアップされ、読出されるとカウントダウンされる。す
なわち、カウンタ６１１1 の計数値は現在のセルバッフ
ァ１１１内のセル数である。多重制御回路６１１の動作
は、カウンタ６１１1 の値にもとづき読出量を設定す
る、カウンタ６１１1 の値およびトークンが到来する
時間間隔をもとに読出量を設定するという二つのモード
がある。
【００３０】モードについては、本発明第一実施例と
同様に閾値を設定し、これにもとづき送出セル数を設定
する。また、この他にも各種関数をプログラムし送出セ
ル数を設定する構成とすることもできる。
同様に閾値を設定し、これにもとづき送出セル数を設定
する。また、この他にも各種関数をプログラムし送出セ
ル数を設定する構成とすることもできる。
【００３１】モードについては、前回トークンが到来
した時刻と、今回トークンが到来した時刻との差分を多
重制御回路６１１のＣＰＵが演算し、他のセルバッファ
１１２〜１１ｎの混雑状況すなわち、ＡＴＭスイッチ全
体の輻輳状況を推定する。
した時刻と、今回トークンが到来した時刻との差分を多
重制御回路６１１のＣＰＵが演算し、他のセルバッファ
１１２〜１１ｎの混雑状況すなわち、ＡＴＭスイッチ全
体の輻輳状況を推定する。
【００３２】短時間でトークンが戻ってきた場合には、
他のセルバッファ１１２〜１１ｎでの待ち合わせ数は少
ないことを示している。このときカウンタ６１１1 の値
に示すセルバッファ１１１内のセル数を参照し、そのセ
ル数に比例して積極的にセルを送出する。また、逆にト
ークンが比較的長い時間かかって戻ってきた場合には、
セルバッファ１１１内のセル数すなわちカウンタ６１１
1 の値が大きくても少数のセル数を送出する。これによ
り、すべてのセルバッファ１１１〜１ｎｎでの待ち数を
ほぼ均等化することができる。
他のセルバッファ１１２〜１１ｎでの待ち合わせ数は少
ないことを示している。このときカウンタ６１１1 の値
に示すセルバッファ１１１内のセル数を参照し、そのセ
ル数に比例して積極的にセルを送出する。また、逆にト
ークンが比較的長い時間かかって戻ってきた場合には、
セルバッファ１１１内のセル数すなわちカウンタ６１１
1 の値が大きくても少数のセル数を送出する。これによ
り、すべてのセルバッファ１１１〜１ｎｎでの待ち数を
ほぼ均等化することができる。
【００３３】図３では説明をわかりやすくするために、
セルバッファ１１１および多重制御回路６１１およびカ
ウンタ６１１1 について説明したがすべてのセルバッフ
ァ１１１〜１ｎｎおよび多重制御回路６１１〜６ｎｎお
よびカウンタ６１１1 〜６ｎｎ1 についても同様に説明
できる。
セルバッファ１１１および多重制御回路６１１およびカ
ウンタ６１１1 について説明したがすべてのセルバッフ
ァ１１１〜１ｎｎおよび多重制御回路６１１〜６ｎｎお
よびカウンタ６１１1 〜６ｎｎ1 についても同様に説明
できる。
【００３４】図４および図５を参照して本発明第三実施
例を説明する。図４は本発明第三実施例のセルバッファ
１１１および多重制御回路６１１およびタイムスタンプ
カウンタ６１１2 を示す図である。図５は本発明第三実
施例の出力状況を示す図である。本発明第三実施例は、
タイムスタンプカウンタ６１１2 を含んで構成されるこ
とを特徴とする。セルが到着するとタイムスタンプカウ
ンタ６１１2 にその到着時刻が書込まれセルバッファ１
１１に蓄積される。トークンを受信した多重制御回路６
１１のＣＰＵではセルバッファ１１１を読む。ＣＰＵの
制御としては、現在時刻とセルバッファ１１１内のタ
イムスタンプＴＳとの差が、ある値となるまでセルを読
出し送出し続ける。このことにより、ある時間以上セル
バッファ１１１内で待ち続けるセルの発生を避けること
ができる、トークンが巡回してきた周期Ｔに関し、Ｋ
Ｔ（Ｋ≧１）よりも長い時間待っているセルをすべて送
出する、トークンが巡回してきた過去Ｌ回の周期Ｔ
１、Ｔ２、Ｔ３、…、ＴＬを考慮しΣＴ１＋Ｔ２＋Ｔ３
＋…＋ＴＬよりも長く待っているセルをすべて送出する
という三つのモードがある。これにより、トークンの巡
回周期と待ちセル数により最適にコントロールされたセ
ル数を読み出すことができる。また、多重化された出力
は図５に示すように、最も負荷の多い入力から出力させ
ることができる。
例を説明する。図４は本発明第三実施例のセルバッファ
１１１および多重制御回路６１１およびタイムスタンプ
カウンタ６１１2 を示す図である。図５は本発明第三実
施例の出力状況を示す図である。本発明第三実施例は、
タイムスタンプカウンタ６１１2 を含んで構成されるこ
とを特徴とする。セルが到着するとタイムスタンプカウ
ンタ６１１2 にその到着時刻が書込まれセルバッファ１
１１に蓄積される。トークンを受信した多重制御回路６
１１のＣＰＵではセルバッファ１１１を読む。ＣＰＵの
制御としては、現在時刻とセルバッファ１１１内のタ
イムスタンプＴＳとの差が、ある値となるまでセルを読
出し送出し続ける。このことにより、ある時間以上セル
バッファ１１１内で待ち続けるセルの発生を避けること
ができる、トークンが巡回してきた周期Ｔに関し、Ｋ
Ｔ（Ｋ≧１）よりも長い時間待っているセルをすべて送
出する、トークンが巡回してきた過去Ｌ回の周期Ｔ
１、Ｔ２、Ｔ３、…、ＴＬを考慮しΣＴ１＋Ｔ２＋Ｔ３
＋…＋ＴＬよりも長く待っているセルをすべて送出する
という三つのモードがある。これにより、トークンの巡
回周期と待ちセル数により最適にコントロールされたセ
ル数を読み出すことができる。また、多重化された出力
は図５に示すように、最も負荷の多い入力から出力させ
ることができる。
【００３５】
【発明の効果】以上説明したように、本発明によれば単
純にトークンを巡回させているだけで各セルバッファで
分散的に制御を行うことで、セルバッファ間のセルトラ
フィックの負荷に不均等があってもお互いに出力を時分
割する形でセル損失を最小にできる。
純にトークンを巡回させているだけで各セルバッファで
分散的に制御を行うことで、セルバッファ間のセルトラ
フィックの負荷に不均等があってもお互いに出力を時分
割する形でセル損失を最小にできる。
【００３６】さらに、それらの制御を分散的に行うこと
でＡＴＭスイッチ規模の拡大が容易に行える。
でＡＴＭスイッチ規模の拡大が容易に行える。
【図１】ＡＴＭスイッチの構成図。
【図２】本発明第一実施例のセルバッファおよび多重制
御回路を示す図。
御回路を示す図。
【図３】本発明第二実施例のセルバッファおよびカウン
タおよび多重制御回路を示す図。
タおよび多重制御回路を示す図。
【図４】本発明第三実施例のセルバッファおよびタイム
スタンプカウンタおよび多重制御回路を示す図。
スタンプカウンタおよび多重制御回路を示す図。
【図５】本発明第三実施例の出力状況を示す図。
【図６】従来例の構成図。
【図７】従来例のセルバッファと多重制御回路とを示す
図。
図。
【図８】その他の従来例の構成図。
【図９】その他の従来例の多重制御回路を示す図。
【図１０】従来例の出力状況を示す図。
１１１〜１ｎｎ セルバッファ ２１１〜２１ｎ 入回線 ２２１〜２２ｎ 出回線 ３１１〜３ｎｎ、６１１〜６ｎｎ、７１〜７ｎ 多重制
御回路 ４１〜４ｎ、８１１〜８ｎｎ 内部配線 ５１ セル送出権 ６１１1 〜６ｎｎ1 カウンタ ６１１2 〜６ｎｎ2 タイムスタンプカウンタ ９１１〜９ｎｎ アドレスフィルタ
御回路 ４１〜４ｎ、８１１〜８ｎｎ 内部配線 ５１ セル送出権 ６１１1 〜６ｎｎ1 カウンタ ６１１2 〜６ｎｎ2 タイムスタンプカウンタ ９１１〜９ｎｎ アドレスフィルタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−206257（ＪＰ，Ａ) 特開 平２−296433（ＪＰ，Ａ) 特開 平４−309039（ＪＰ，Ａ) 特表 平３−504304（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/28 H04L 12/56 H04J 3/00 H04Q 3/52 101
Claims (2)
- 【請求項１】 セルが到来する複数の入回線と、セルが
送出される複数の出回線と、この入回線および出回線の
交点毎に設けられこの交点を通過するために待機するセ
ルを一時蓄積するセルバッファと、このセルバッファの
前記出回線へのセル読出を制御する多重制御回路とを備
えたＡＴＭスイッチにおいて、前記セルバッファに蓄積されるセルにはそのセルの到着
時刻情報を付与する手段が設けられ、 この到着時刻情報とセル送出権の到来時刻との差分を演
算する手段を備え、 前記多重制御回路は、 各セルバッファのセル送出機会毎
に前記差分の値にしたがってセル読出量を制御する手段
を含むことを特徴とするＡＴＭスイッチ。 - 【請求項２】 セルが到来する複数の入回線と、セルが
送出される複数の出回線と、この入回線および出回線の
交点毎に設けられこの交点を通過するために待機するセ
ルを一時蓄積するセルバッファと、このセルバッファの
前記出回線へのセル読出を制御する多重制御回路とを備
えたＡＴＭスイッチにおいて、 前記セルバッファに蓄積されるセルにはそのセルの到着
時刻情報を付与する手段が設けられ、 この到着時刻情報とセル送出権の到来時刻との差分を演
算する手段を備え、 前記多重制御回路は、各セルバッファのセル送出機会毎
にセルの到着時刻情報およびセル送出権の到来間隔にし
たがってセル読出量を制御する手段を含む ことを特徴と
する ＡＴＭスイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP534393A JP3074991B2 (ja) | 1993-01-14 | 1993-01-14 | Ａｔｍスイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP534393A JP3074991B2 (ja) | 1993-01-14 | 1993-01-14 | Ａｔｍスイッチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06216929A JPH06216929A (ja) | 1994-08-05 |
| JP3074991B2 true JP3074991B2 (ja) | 2000-08-07 |
Family
ID=11608575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP534393A Expired - Fee Related JP3074991B2 (ja) | 1993-01-14 | 1993-01-14 | Ａｔｍスイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074991B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08307420A (ja) * | 1995-03-03 | 1996-11-22 | Fujitsu Ltd | セル交換における輻輳制御方式 |
| JP2964968B2 (ja) * | 1996-12-06 | 1999-10-18 | 日本電気株式会社 | シェーピング処理装置およびシェーピング処理方法 |
| JP3246457B2 (ja) | 1998-11-13 | 2002-01-15 | 日本電気株式会社 | 優先予約スケジューリング方式およびその方法 |
-
1993
- 1993-01-14 JP JP534393A patent/JP3074991B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06216929A (ja) | 1994-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0299473B1 (en) | Switching system and method of construction thereof | |
| CA1278848C (en) | N-by-n "knockout" switch for a high-performance packet switching system | |
| US7492782B2 (en) | Scalable crossbar matrix switching apparatus and distributed scheduling method thereof | |
| KR100326789B1 (ko) | 패킷통신시스템,패킷통신모듈,메모리공간할당시스템및메모리공간할당방법 | |
| US5859835A (en) | Traffic scheduling system and method for packet-switched networks | |
| CA2015514C (en) | Packet switching system having bus matrix switch | |
| JP2882384B2 (ja) | トラヒックシェーピング装置 | |
| EP0195589A2 (en) | Switching system for transmission of data | |
| JPH08288953A (ja) | Ａｔｍスイッチ | |
| US5117417A (en) | Circuit for checking the defined transmission bit rates | |
| JPH07154424A (ja) | デ−タパケットを一時的に記憶する方法および装置とこのような装置を有する交換装置 | |
| EP0612171B1 (en) | Data queueing apparatus and ATM cell switch based on shifting and searching | |
| US5285444A (en) | Multi-stage link switch | |
| JP3074991B2 (ja) | Ａｔｍスイッチ | |
| EP0870415B1 (en) | Switching apparatus | |
| JP3093160B2 (ja) | 非同期転送モードのセルを多重化する装置及び方法 | |
| JP3204996B2 (ja) | 非同期時分割多重伝送装置およびスイッチ素子 | |
| CA1335609C (en) | Communication switching element | |
| US5724353A (en) | Self-routing switch method and circuit for an ATM switch | |
| JP2001111608A (ja) | パケット並べ替え装置とその通信ネットワーク及び通信制御方式 | |
| US5247514A (en) | Multiple channel transit call control apparatus | |
| JPH0746252A (ja) | Ａｔｍスイッチ | |
| JPS6386938A (ja) | 交換装置 | |
| JP2899609B2 (ja) | セル送出装置 | |
| JP2683283B2 (ja) | Ａｔｍ交換方式の通話路におけるバッファメモリ負荷管理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |