[go: up one dir, main page]

JP2015037105A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2015037105A
JP2015037105A JP2013167851A JP2013167851A JP2015037105A JP 2015037105 A JP2015037105 A JP 2015037105A JP 2013167851 A JP2013167851 A JP 2013167851A JP 2013167851 A JP2013167851 A JP 2013167851A JP 2015037105 A JP2015037105 A JP 2015037105A
Authority
JP
Japan
Prior art keywords
layer
electron supply
surface layer
electron
supply layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013167851A
Other languages
English (en)
Other versions
JP6179266B2 (ja
Inventor
理人 西森
Michihito Nishimori
理人 西森
俊英 吉川
Shunei Yoshikawa
俊英 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2013167851A priority Critical patent/JP6179266B2/ja
Priority to TW103125147A priority patent/TWI549296B/zh
Priority to EP14178191.4A priority patent/EP2846358A3/en
Priority to US14/445,135 priority patent/US9437723B2/en
Priority to CN201410373778.7A priority patent/CN104377239B/zh
Publication of JP2015037105A publication Critical patent/JP2015037105A/ja
Priority to US15/228,700 priority patent/US20160343843A1/en
Application granted granted Critical
Publication of JP6179266B2 publication Critical patent/JP6179266B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/602—Heterojunction gate electrodes for FETs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＩｎＡｌＮを用いた半導体装置において、特性を低下させることなく製造することのできる半導体装置を提供する。
【解決手段】基板１０の上に形成された電子走行層２１と、電子走行層２１の上に形成された電子供給層２２と、電子供給層２２の上に形成された上面層２３と、電子供給層２２または上面層２３の上に形成されたゲート電極４１と、上面層２３の上に形成されたソース電極４２またはドレイン電極４３と、ソース電極４２及びドレイン電極４３が形成される領域の直下における上面層２３及び電子供給層２２に形成される第１の導電型の領域２０ａと、を有し、電子供給層２２は、Ｉｎを含む窒化物半導体により形成されており、上面層２３は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されている。
【選択図】図４

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等に用いられている。このうち、高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている。このような窒化物半導体を用いたＨＥＭＴは、大電流、高電圧、低オン抵抗動作が実現可能であることから、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
このような窒化物半導体において、ＩｎＡｌＮを電子供給層として用いたＩｎＡｌＮ／ＧａＮ構造のＨＥＭＴにおいては、ＩｎＡｌＮの自発分極が大きいため、ＡｌＧａＮ／ＧａＮ構造のＨＥＭＴよりも多く、２ＤＥＧを発生させることが可能である。このように、ＩｎＡｌＮ／ＧａＮ構造のＨＥＭＴは、ＡｌＧａＮ／ＧａＮ構造のＨＥＭＴよりもオン抵抗を低くすることができることから、半導体装置の特性を向上させることができる。
特開２００２−３５９２５６号公報 特許第３７４０７４４号公報
しかしながら、半導体装置においてＩｎＡｌＮが用いられていると、製造工程で高温の熱処理等のプロセスを行った場合、Ｉｎが脱離しやすい。このように、半導体装置におけるＩｎＡｌＮにおいて、Ｉｎが脱離すると、半導体装置の特性の低下を招き、好ましくない。
よって、ＩｎＡｌＮを用いた半導体装置において、特性を低下させることなく製造することのできる半導体装置及び半導体装置の製造方法が求められている。
本実施の形態の一観点によれば、基板の上に形成された電子走行層と、前記電子走行層の上に形成された電子供給層と、前記電子供給層の上に形成された上面層と、前記電子供給層または前記上面層の上に形成されたゲート電極と、前記上面層の上に形成されたソース電極またはドレイン電極と、前記ソース電極及び前記ドレイン電極が形成される領域の直下における前記上面層及び前記電子供給層に形成される第１の導電型の領域と、を有し、前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に形成された電子走行層と、前記電子走行層の上に形成された電子供給層と、前記電子供給層の上に形成された上面層と、前記電子供給層または前記上面層の上に形成されたゲート電極と、前記電子供給層の上に形成されたソース電極またはドレイン電極と、前記ソース電極及び前記ドレイン電極が形成される領域の直下における前記電子供給層に形成される第１の導電型の領域と、を有し、前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に形成された電子走行層と、前記電子走行層の上に形成された電子供給層と、前記電子供給層の上に形成された上面層と、前記電子供給層または前記上面層の上に形成されたゲート電極と、前記電子走行層の上に形成されたソース電極またはドレイン電極と、前記ソース電極及び前記ドレイン電極と接する前記電子走行層に形成された第１の導電型の領域と、を有し、前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に形成された電子走行層と、前記電子走行層の上に形成された電子供給層と、前記電子供給層の上に形成された上面層と、前記上面層の上に形成された絶縁膜と、前記絶縁膜の上に形成されたゲート電極と、前記上面層または前記電子供給層の上に形成されたソース電極またはドレイン電極と、を有し、前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、電子走行層、電子供給層、上面層を順次エピタキシャル成長により形成する工程と、前記電子供給層及び前記上面層において、ソース電極及びドレイン電極が形成される領域の直下に、第１の導電型となる不純物元素のイオンを注入する工程と、熱処理により、前記イオンを活性化させることにより、前記イオンの注入された領域を第１の導電型領域にする工程と、前記上面層の上に、前記ソース電極及び前記ドレイン電極を形成する工程と、前記上面層の上に、ゲート電極を形成する工程と、を有し、前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、電子走行層、電子供給層、上面層を順次エピタキシャル成長により形成する工程と、前記電子供給層及び前記上面層において、ソース電極及びドレイン電極が形成される領域の直下に、第１の導電型となる不純物元素のイオンを注入する工程と、熱処理により、前記注入されたイオンを活性化させることにより、前記イオンの注入された領域を第１の導電型領域にする工程と、前記上面層の一部または全部を除去する工程と、前記上面層、前記電子供給層、前記電子走行層のいずれかの上に、前記ソース電極及び前記ドレイン電極を形成する工程と、前記上面層、または、前記電子供給層の上に、ゲート電極を形成する工程と、を有し、前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、電子走行層、電子供給層、上面層を順次エピタキシャル成長により形成する工程と、前記上面層の上に、絶縁膜を形成する工程と、前記絶縁膜を成膜した後、熱処理を行う工程と、前記上面層の上に、ソース電極及びドレイン電極を形成する工程と、前記絶縁膜の上に、ゲート電極を形成する工程と、を有し、前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする。
開示の半導体装置及び半導体装置の製造方法によれば、ＩｎＡｌＮを用いた半導体装置において、良好な特性の半導体装置を得ることができる。
電子供給層がＩｎＡｌＮにより形成されている半導体装置の構造図 図１に示される構造の半導体装置の製造方法の工程図（１） 図１に示される構造の半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の製造方法の工程図（３） 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態における半導体装置の製造方法の工程図（３） 第４の実施の形態における半導体装置の構造図 第４の実施の形態における半導体装置の製造方法の工程図（１） 第４の実施の形態における半導体装置の製造方法の工程図（２） 第５の実施の形態における半導体装置の構造図 第５の実施の形態における半導体装置の製造方法の工程図（１） 第５の実施の形態における半導体装置の製造方法の工程図（２） 第６の実施の形態における半導体装置の構造図 第６の実施の形態における半導体装置の製造方法の工程図（１） 第６の実施の形態における半導体装置の製造方法の工程図（２） 第７の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第７の実施の形態における電源装置の回路図 第７の実施の形態における高出力増幅器の構造図
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、ＩｎＡｌＮを電子供給層に用いた構造のＨＥＭＴについて説明する。図１は、ＩｎＡｌＮを電子供給層に用いた構造のＨＥＭＴの構造図である。この構造のＨＥＭＴは、ＳｉＣ等の基板９１０の上に、ＡｌＮ等によりバッファ層９１１が形成されており、バッファ層９１１の上に、ｉ−ＧａＮにより電子走行層９２１、ＩｎＡｌＮにより電子供給層９２２が積層して形成されている。これにより、電子走行層９２１と電子供給層９２２との界面近傍における電子走行層９２１には、２ＤＥＧ９２１ａが生成される。また、電子供給層９２２の上には、ゲート電極９４１、ソース電極９４２、ドレイン電極９４３が形成されている。
この構造のＨＥＭＴにおいては、ＩｎＡｌＮはバンドギャップが広く、ＩｎＡｌＮの上に、直接、ソース電極９４２及びドレイン電極９４３を形成した場合、コンタクト抵抗が大きくなってしまい、好ましくない。このため、ソース電極９４２及びドレイン電極９４３が形成される領域の電子供給層９２２及び電子走行層９２１等に、Ｓｉ等の不純物元素をイオン注入することによりｎ型領域９２０ａを形成する方法がある。これにより、ｎ型領域９２０ａが形成されている領域におけるＩｎＡｌＮからなる電子供給層９２２とソース電極９４２及びドレイン電極９４３とのコンタクト抵抗を低くすることができる。
次に、図１に示す構造のＨＥＭＴの製造方法について、図２及び図３に基づき説明する。
最初に、図２（ａ）に示すように、ＳｉＣ等の基板９１０の上に、バッファ層９１１、電子走行層９２１、電子供給層９２２を形成する。尚、バッファ層９１１、電子走行層９２１及び電子供給層９２２は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）によるエピタキシャル成長により形成する。バッファ層９１１はＡｌＮ等を含む材料により形成されており、電子走行層９２１はＧａＮにより形成されており、基板温度が約１０００℃において形成される。電子供給層９２２はＩｎＡｌＮにより形成されており、例えば、基板温度が５００℃〜８００℃において形成されたＩｎ０．１７Ａｌ０．８３Ｎにより形成されている。
次に、図２（ｂ）に示すように、ソース電極９４２及びドレイン電極９４３が形成される領域の直下における電子供給層９２２及び電子走行層９２１において、ｎ型領域９２０ａが形成される領域９２０ｂに、Ｓｉ等の不純物元素をイオン注入する。具体的には、電子供給層９２２及び電子走行層９２１において、ｎ型領域９２０ａが形成される領域９２０ｂに、ｎ型となるＳｉ等の不純物元素を濃度が約１×１０２０／ｃｍ３となるようにイオン注入する。
次に、図２（ｃ）に示すように、電子供給層９２２の上に、ＳｉＮにより厚さが約２００ｎｍの熱処理保護膜９３１を形成する。熱処理保護膜９３１は、ＣＶＤ（Chemical Vapor Deposition）により形成されており、アモルファス状態となっている。尚、この熱処理保護膜９３１は、後に行うＳｉの活性化アニールを行う際において、保護膜として機能するものである。このような熱処理保護膜９３１を形成することなく、活性化アニールを行った場合には、ＩａＡｌＮにより形成されている電子供給層９２２の表面が荒れてしまい、半導体装置としての特性の低下を招いてしまう。
次に、図３（ａ）に示すように、Ｓｉの活性化アニールを行う。具体的には、ＲＴＡ（Rapid Thermal Annealing）により、約１１００℃の温度で、１分間加熱する。これにより、領域９２０ｂにおいてドープされていたＳｉが活性化し、領域９２０ｂはｎ型領域９２０ａとなる。尚、Ｓｉの活性化アニールでは、９００℃未満では、Ｓｉが活性化しないため、９００℃以上、１５００℃以下の温度で行うことが好ましい。
次に、図３（ｂ）に示すように、フッ酸を含む溶液を用いて、ＳｉＮにより形成された熱処理保護膜９３１を除去する。
次に、図３（ｃ）に示すように、電子供給層９２２の上に、ゲート電極９４１、ソース電極９４２及びドレイン電極９４３を形成する。尚、ソース電極９４２及びドレイン電極９４３は、電子供給層９２２におけるｎ型領域９２０ａの上に形成される。これにより、図１に示す構造のＨＥＭＴを作製することができる。
このような製造方法により製造されたＨＥＭＴでは、図３（ａ）に示すＳｉの活性化アニールにおいて、電子供給層９２２に含まれているＩｎが脱離し、ＳｉＮにより形成されている熱処理保護膜９３１の内部に入り込む。これにより、電子供給層９２２においてＩｎ欠損が生じてしまう。このように、電子供給層９２２においてＩｎ欠損が生じてしまうと、生成される２ＤＥＧ９２１ａが減少し、オン抵抗が高くなってしまう。
（半導体装置）
次に、図４に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＳｉＣ等の基板１０の上に、ＡｌＮ等によりバッファ層１１、ｉ−ＧａＮにより電子走行層２１、ＩｎＡｌＮにより電子供給層２２、ＡｌＧａＮにより上面層２３が積層して形成されている。これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。
基板１０は、ＳｉＣ以外にもＳｉ等により形成されていてもよい。また、電子走行層２１は厚さが約２μｍとなるように形成されており、電子供給層２２は厚さが約１０ｎｍのＩｎ０．１７Ａｌ０．８３Ｎにより形成されており、上面層２３は厚さが約１０ｎｍのＡｌ０．２Ｇａ０．８Ｎにより形成されている。
上面層２３の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。また、ソース電極４２及びドレイン電極４３が形成される領域の上面層２３、電子供給層２２及び電子走行層２１等には、Ｓｉ等の不純物元素をイオン注入することによりｎ型領域２０ａが形成されている。これにより、ｎ型領域２０ａが形成されている領域における上面層２３とソース電極４２及びドレイン電極４３とのコンタクト抵抗を低くすることができる。
本実施の形態においては、電子走行層２１は、Ｉｎを含む窒化物半導体により形成されており、ＩｎＡｌＮ以外にも、ＩｎＧａＮやＩｎＡｌＧａＮにより形成してもよい。また、電子走行層２１と電子供給層２２との間には、ＡｌＮにより形成された中間層を設けた構造のものであってもよい。電子供給層２２は、ＩｎＡｌＧａＮにより形成してもよい。ＩｎＡｌＮ等においては、基板温度が８００℃を超えると、Ｉｎの脱離が確認されるため、ＩｎＡｌＮ等により電子供給層２２を形成する際においては、基板温度は５００℃以上、８００℃以下であることが好ましい。
また、上面層２３は、窒化物半導体においてＩｎを含まない層により形成してもよい。例えば、ＧａＮ、ＡｌＮ、ＢＧａＮ等のＢ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物により形成してもよい。また、本実施の形態においては、上面層２３は、電子供給層２２を成膜する際の基板温度と略同じ基板温度において成膜することにより形成されている。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図５及び図６に基づき説明する。
最初に、図５（ａ）に示すように、ＳｉＣ等の基板１０の上に、ＭＯＣＶＤによるエピタキシャル成長により、バッファ層１１、電子走行層２１、電子供給層２２及び上面層２３を形成する。バッファ層１１はＡｌＮ等を含む材料により形成されており、電子走行層２１はＧａＮにより形成されており、基板温度が約１０００℃の温度において形成される。電子供給層２２はＩｎＡｌＮにより形成されており、例えば、基板温度が５００℃〜８００℃の温度において形成されたＩｎ０．１７Ａｌ０．８３Ｎにより形成されている。上面層２３はＡｌＧａＮにより形成されており、例えば、基板温度が約８００℃の温度において形成されたＡｌ０．２Ｇａ０．８Ｎにより形成されている。
次に、図５（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の直下における上面層２３、電子供給層２２及び電子走行層２１において、ｎ型領域２０ａが形成される領域２０ｂに、Ｓｉ等の不純物元素をイオン注入する。具体的には、上面層２３、電子供給層２２及び電子走行層２１において、ｎ型領域２０ａとなる領域２０ｂに、ｎ型となるＳｉ等の不純物元素を濃度が約１×１０２０／ｃｍ３となるようにイオン注入する。例えば、Ｓｉのイオン注入を行う際には、Ｓｉイオンを４０ｋｅＶの加速電圧で、ドーズ量が１×１０１５／ｃｍ２で注入する。
次に、図５（ｃ）に示すように、上面層２３の上に、ＳｉＮにより厚さが約２００ｎｍの熱処理保護膜３１を形成する。熱処理保護膜３１は、ＣＶＤにより形成されており、アモルファス状態となっている。
次に、図６（ａ）に示すように、Ｓｉの活性化アニールを行う。具体的には、ＲＴＡにより、窒素雰囲気中において、約１１００℃の温度で、１分間加熱する。これにより、領域２０ｂにドープされていたＳｉが活性化し、領域２０ｂはｎ型領域２０ａとなる。
次に、図６（ｂ）に示すように、フッ酸を含む溶液を用いて、ＳｉＮにより形成された熱処理保護膜３１を除去する。
次に、図６（ｃ）に示すように、上面層２３の上に、ゲート電極４１、ソース電極４２及びドレイン電極４３を形成する。尚、ソース電極４２及びドレイン電極４３は、上面層２３におけるｎ型領域２０ａの上に形成される。これにより、本実施の形態における半導体装置を作製することができる。
本実施の形態においては、ＩｎＡｌＮからなる電子供給層２２の上に、エピタキシャル成長により形成されたＡｌＧａＮからなる結晶膜となる上面層２３が形成されている。このようなＡｌＧａＮからなる結晶膜をＩｎＡｌＮの上に形成することにより、１１００℃等の高温で熱処理等を行った場合であっても、電子供給層２２からのＩｎの脱離が抑制されるという知見が得られている。従って、本実施の形態においては、電子供給層２２においてＩｎの欠損を生じさせることなく、Ｓｉのドープされている領域２０ｂをｎ型領域２０ａにすることができる。よって、本実施の形態においては、２ＤＥＧ２１ａが減少することがないためオン抵抗が高くなることはなく、また、ソース電極４２及びドレイン電極４３におけるコンタクト抵抗を低くすることができる。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。
（半導体装置）
図７に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＳｉＣ等の基板１０の上に、ＡｌＮ等によりバッファ層１１、ｉ−ＧａＮにより電子走行層２１、ＩｎＡｌＮにより電子供給層２２、ＡｌＧａＮにより上面層２３が積層して形成されている。これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。
基板１０は、ＳｉＣ以外にもＳｉ等であってもよい。また、電子走行層２１は厚さが約２μｍとなるように形成されており、電子供給層２２は厚さが約１０ｎｍのＩｎ０．１７Ａｌ０．８３Ｎにより形成されており、上面層２３は厚さが約１０ｎｍのＡｌ０．２Ｇａ０．８Ｎにより形成されている。
上面層２３の上には、ソース電極４２、ドレイン電極４３が形成されている。ゲート電極４１が形成される領域においては、上面層２３の一部を除去することにより開口部２３ａが形成されており、ゲート電極４１は、上面層２３の開口部２３ａにおいて、電子供給層２２の上に形成されている。これにより、ゲート電極４１と２ＤＥＧ２１ａとの距離が近くなるため、高周波特性を向上させることができる。また、ソース電極４２及びドレイン電極４３が形成される領域の上面層２３、電子供給層２２及び電子走行層２１等には、Ｓｉ等の不純物元素をイオン注入することによりｎ型領域２０ａが形成されている。これにより、ｎ型領域２０ａが形成されている領域における上面層２３とソース電極４２及びドレイン電極４３とのコンタクト抵抗を低くすることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図８から図１０に基づき説明する。
最初に、図８（ａ）に示すように、ＳｉＣ等の基板１０の上に、ＭＯＣＶＤによるエピタキシャル成長により、バッファ層１１、電子走行層２１、電子供給層２２及び上面層２３を形成する。バッファ層１１はＡｌＮ等を含む材料により形成されており、電子走行層２１はＧａＮにより形成されており、基板温度が約１０００℃の温度において形成される。電子供給層２２はＩｎＡｌＮにより形成されており、例えば、基板温度が５００℃〜８００℃の温度において形成されたＩｎ０．１７Ａｌ０．８３Ｎにより形成されている。上面層２３はＡｌＧａＮにより形成されており、例えば、基板温度が約８００℃の温度において形成されたＡｌ０．２Ｇａ０．８Ｎにより形成されている。
次に、図８（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の直下における上面層２３、電子供給層２２及び電子走行層２１において、ｎ型領域２０ａが形成される領域２０ｂに、Ｓｉ等の不純物元素をイオン注入する。具体的には、上面層２３、電子供給層２２及び電子走行層２１において、ｎ型領域２０ａとなる領域２０ｂに、ｎ型となるＳｉ等の不純物元素を濃度が約１×１０２０／ｃｍ３となるようにイオン注入する。例えば、Ｓｉのイオン注入を行う際には、Ｓｉイオンを４０ｋｅＶの加速電圧で、ドーズ量が１×１０１５／ｃｍ２で注入する。
次に、図８（ｃ）に示すように、上面層２３の上に、ＳｉＮにより厚さが約２００ｎｍの熱処理保護膜３１を形成する。熱処理保護膜３１は、ＣＶＤにより形成されており、アモルファス状態となっている。
次に、図９（ａ）に示すように、Ｓｉの活性化アニールを行う。具体的には、ＲＴＡにより、窒素雰囲気中において、約１１００℃の温度で、１分間加熱する。これにより、領域２０ｂにドープされていたＳｉが活性化し、領域２０ｂはｎ型領域２０ａとなる。
次に、図９（ｂ）に示すように、フッ酸を含む溶液を用いて、ＳｉＮにより形成された熱処理保護膜３１を除去する。
次に、図９（ｃ）に示すように、上面層２３の上に、ソース電極４２及びドレイン電極４３を形成する。尚、ソース電極４２及びドレイン電極４３は、上面層２３におけるｎ型領域２０ａの上に形成される。
次に、図１０（ａ）に示すように、ゲート電極４１が形成される領域の上面層２３を除去し、電子供給層２２の表面を露出させることにより、開口部２３ａを形成する。具体的には、上面層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、上面層２３において開口部２３ａが形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングにより、レジストパターンが形成されていない領域の上面層２３を除去し、電子供給層２２を露出させることにより、上面層２３に開口部２３ａを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図１０（ｂ）に示すように、開口部２３ａにおける電子供給層２２の上に、ゲート電極４１を形成する。これにより、本実施の形態における半導体装置を作製することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。
（半導体装置）
図１１に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＳｉＣ等の基板１０の上に、ＡｌＮ等によりバッファ層１１、ｉ−ＧａＮにより電子走行層２１、ＩｎＡｌＮにより電子供給層２２、ＡｌＧａＮにより上面層２３が積層して形成されている。これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。
基板１０は、ＳｉＣ以外にもＳｉ等であってもよい。また、電子走行層２１は厚さが約２μｍとなるように形成されており、電子供給層２２は厚さが約１０ｎｍのＩｎ０．１７Ａｌ０．８３Ｎにより形成されており、上面層２３は厚さが約１０ｎｍのＡｌ０．２Ｇａ０．８Ｎにより形成されている。
上面層２３の上には、ゲート電極４１が形成されている。また、ソース電極４２及びドレイン電極４３が形成される領域においては、上面層２３、電子供給層２２、電子走行層２１の一部が除去されており、ソース電極４２及びドレイン電極４３は、この除去された領域に形成されている。よって、本実施の形態においては、ソース電極４２及びドレイン電極４３は、電子走行層２１と接して形成されている。また、ソース電極４２及びドレイン電極４３が形成されている領域の近傍における上面層２３、電子供給層２２、電子走行層２１には、Ｓｉ等の不純物元素をイオン注入することによりｎ型領域２０ａが形成されている。これにより、本実施の形態における半導体装置は、電子走行層２１とソース電極４２及びドレイン電極４３とを直接接触させているため、より一層、コンタクト抵抗を低くすることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１２から図１４に基づき説明する。
最初に、図１２（ａ）に示すように、ＳｉＣ等の基板１０の上に、ＭＯＣＶＤによるエピタキシャル成長により、バッファ層１１、電子走行層２１、電子供給層２２及び上面層２３を形成する。バッファ層１１はＡｌＮ等を含む材料により形成されており、電子走行層２１はＧａＮにより形成されており、基板温度が約１０００℃の温度において形成される。電子供給層２２はＩｎＡｌＮにより形成されており、例えば、基板温度が５００℃〜８００℃の温度において形成されたＩｎ０．１７Ａｌ０．８３Ｎにより形成されている。上面層２３はＡｌＧａＮにより形成されており、例えば、基板温度が約８００℃の温度において形成されたＡｌ０．２Ｇａ０．８Ｎにより形成されている。
次に、図１２（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の直下における上面層２３、電子供給層２２及び電子走行層２１において、ｎ型領域２０ａが形成される領域２０ｂに、Ｓｉ等の不純物元素をイオン注入する。具体的には、上面層２３、電子供給層２２及び電子走行層２１において、ｎ型領域２０ａとなる領域２０ｂに、ｎ型となるＳｉ等の不純物元素を濃度が約１×１０２０／ｃｍ３となるようにイオン注入する。例えば、Ｓｉのイオン注入を行う際には、Ｓｉイオンを４０ｋｅＶの加速電圧で、ドーズ量が１×１０１５／ｃｍ２で注入する。
次に、図１２（ｃ）に示すように、上面層２３の上に、ＳｉＮにより厚さが約２００ｎｍの熱処理保護膜３１を形成する。熱処理保護膜３１は、ＣＶＤにより形成されており、アモルファス状態となっている。
次に、図１３（ａ）に示すように、Ｓｉの活性化アニールを行う。具体的には、ＲＴＡにより、窒素雰囲気中において、約１１００℃の温度で、１分間加熱する。これにより、領域２０ｂにドープされていたＳｉが活性化し、領域２０ｂはｎ型領域２０ａとなる。
次に、図１３（ｂ）に示すように、フッ酸を含む溶液を用いて、ＳｉＮにより形成された熱処理保護膜３１を除去する。
次に、図１３（ｃ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の上面層２３、電子供給層２２及び電子走行層２１の一部を除去し開口部２４ａを形成する。具体的には、上面層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、上面層２３において、開口部２４ａが形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系ガスを用いたドライエッチングにより、レジストパターンが形成されていない領域の上面層２３、電子供給層２２及び電子走行層２１の一部を除去し、電子走行層２１を露出させることにより、開口部２４ａを形成する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。
次に、図１４（ａ）に示すように、開口部２４ａにソース電極４２及びドレイン電極４３を形成する。
次に、図１４（ｂ）に示すように、上面層２３の所定の領域にゲート電極４１を形成する。これにより、本実施の形態における半導体装置を作製することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。
（半導体装置）
次に、図１５に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＳｉＣ等の基板１０の上に、ＡｌＮ等によりバッファ層１１が形成されており、バッファ層１１の上に、ｉ−ＧａＮにより電子走行層２１、ＩｎＡｌＮにより電子供給層２２が積層して形成されている。これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。
基板１０は、ＳｉＣ以外にもＳｉ等であってもよい。また、電子走行層２１は厚さが約２μｍとなるように形成されており、電子供給層２２は厚さが約１０ｎｍのＩｎ０．１７Ａｌ０．８３Ｎにより形成されている。
電子供給層２２の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。また、ソース電極４２及びドレイン電極４３が形成される領域の電子供給層２２及び電子走行層２１等には、Ｓｉ等の不純物元素をイオン注入することによりｎ型領域２０ａが形成されている。これにより、ソース電極４２及びドレイン電極４３とのコンタクト抵抗を低くすることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１６及び図１７に基づき説明する。
最初に、図１６（ａ）に示すように、ＳｉＣ等の基板１０の上に、ＭＯＣＶＤによるエピタキシャル成長により、バッファ層１１、電子走行層２１、電子供給層２２及び上面層２３を形成する。バッファ層１１はＡｌＮ等を含む材料により形成されており、電子走行層２１はＧａＮにより形成されており、基板温度が約１０００℃の温度において形成される。電子供給層２２はＩｎＡｌＮにより形成されており、例えば、基板温度が５００℃〜８００℃の温度において形成されたＩｎ０．１７Ａｌ０．８３Ｎにより形成されている。上面層２３はＡｌＧａＮにより形成されており、例えば、基板温度が約８００℃の温度において形成されたＡｌ０．２Ｇａ０．８Ｎにより形成されている。
次に、図１６（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の直下における上面層２３、電子供給層２２及び電子走行層２１において、ｎ型領域２０ａが形成される領域２０ｂに、Ｓｉ等の不純物元素をイオン注入する。具体的には、上面層２３、電子供給層２２及び電子走行層２１において、ｎ型領域２０ａとなる領域２０ｂに、ｎ型となるＳｉ等の不純物元素を濃度が約１×１０２０／ｃｍ３となるようにイオン注入する。例えば、Ｓｉのイオン注入を行う際には、Ｓｉイオンを４０ｋｅＶの加速電圧で、ドーズ量が１×１０１５／ｃｍ２で注入する。
次に、図１６（ｃ）に示すように、上面層２３の上に、ＳｉＮにより厚さが約２００ｎｍの熱処理保護膜３１を形成する。熱処理保護膜３１は、ＣＶＤにより形成されており、アモルファス状態となっている。
次に、図１７（ａ）に示すように、Ｓｉの活性化アニールを行う。具体的には、ＲＴＡにより、窒素雰囲気中において、約１１００℃の温度で、１分間加熱する。これにより、領域２０ｂにドープされていたＳｉが活性化し、領域２０ｂはｎ型領域２０ａとなる。
次に、図１７（ｂ）に示すように、フッ酸を含む溶液を用いて、ＳｉＮにより形成された熱処理保護膜３１を除去し、更に、ドライエッチングまたはウェットエッチングにより上面層２３を除去し、電子供給層２２の表面を露出させる。
次に、図１７（ｃ）に示すように、電子供給層２２の上に、ゲート電極４１、ソース電極４２及びドレイン電極４３を形成する。尚、ソース電極４２及びドレイン電極４３は、電子供給層２２におけるｎ型領域２０ａの上に形成される。これにより、本実施の形態における半導体装置を作製することができる。
尚、本実施の形態のおいては、熱処理保護膜３１を形成する場合について説明したが、上記製造方法においては、熱処理保護膜３１を形成しなくとも同様の半導体装置を作製することができる。電子供給層２２の上に形成される上面層２３は、結晶膜であるため、熱処理保護膜３１を形成しなくとも、電子供給層２２の表面が荒れてしまうことはないからである。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。
（半導体装置）
次に、図１８に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＳｉＣ等の基板１０の上に、ＡｌＮ等によりバッファ層１１が形成されており、バッファ層１１の上に、ｉ−ＧａＮにより電子走行層２１、ＡｌＮにより中間層２５、ＩｎＡｌＮにより電子供給層２２が積層して形成されている。これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。
基板１０は、ＳｉＣ以外にもＳｉ等であってもよい。また、電子走行層２１は厚さが約２μｍとなるように形成されており、電子供給層２２は厚さが約１０ｎｍのＩｎ０．１７Ａｌ０．８３Ｎにより形成されている。また、中間層２５は、厚さが約１ｎｍである。
電子供給層２２の上には、ゲート電極４１、ソース電極４２、ドレイン電極４３が形成されている。また、ソース電極４２及びドレイン電極４３が形成される領域の電子供給層２２及び電子走行層２１等には、Ｓｉ等の不純物元素をイオン注入することによりｎ型領域２０ａが形成されている。これにより、ソース電極４２及びドレイン電極４３とのコンタクト抵抗を低くすることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１９及び図２０に基づき説明する。
最初に、図１９（ａ）に示すように、ＳｉＣ等の基板１０の上に、ＭＯＣＶＤによるエピタキシャル成長により、バッファ層１１、電子走行層２１、中間層２５、電子供給層２２及び上面層２３を形成する。バッファ層１１はＡｌＮ等を含む材料により形成されており、電子走行層２１はＧａＮにより形成されており、中間層２５はＡｌＮにより形成されており、ともに基板温度が約１０００℃の温度において形成される。電子供給層２２はＩｎＡｌＮにより形成されており、例えば、基板温度が５００℃〜８００℃の温度において形成されたＩｎ０．１７Ａｌ０．８３Ｎにより形成されている。上面層２３はＡｌＧａＮにより形成されており、例えば、基板温度が約８００℃の温度において形成されたＡｌ０．２Ｇａ０．８Ｎにより形成されている。
次に、図１９（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の直下における上面層２３、電子供給層２２、中間層２５及び電子走行層２１において、ｎ型領域２０ａが形成される領域２０ｂに、Ｓｉ等の不純物元素をイオン注入する。具体的には、上面層２３、電子供給層２２、中間層２５及び電子走行層２１において、ｎ型領域２０ａとなる領域２０ｂに、ｎ型となるＳｉ等の不純物元素を濃度が約１×１０２０／ｃｍ３となるようにイオン注入する。例えば、Ｓｉのイオン注入を行う際には、Ｓｉイオンを４０ｋｅＶの加速電圧で、ドーズ量が１×１０１５／ｃｍ２で注入する。
次に、図１９（ｃ）に示すように、上面層２３の上に、ＳｉＮにより厚さが約２００ｎｍの熱処理保護膜３１を形成する。熱処理保護膜３１は、ＣＶＤにより形成されており、アモルファス状態となっている。
次に、図２０（ａ）に示すように、Ｓｉの活性化アニールを行う。具体的には、ＲＴＡにより、窒素雰囲気中において、約１１００℃の温度で、１分間加熱する。これにより、領域２０ｂにドープされていたＳｉが活性化し、領域２０ｂはｎ型領域２０ａとなる。
次に、図２０（ｂ）に示すように、フッ酸を含む溶液を用いて、ＳｉＮにより形成された熱処理保護膜３１を除去し、更に、ドライエッチングまたはウェットエッチングにより上面層２３を除去し、電子供給層２２の表面を露出させる。
次に、図２０（ｃ）に示すように、電子供給層２２の上に、ゲート電極４１、ソース電極４２及びドレイン電極４３を形成する。尚、ソース電極４２及びドレイン電極４３は、電子供給層２２におけるｎ型領域２０ａの上に形成される。これにより、本実施の形態における半導体装置を作製することができる。
尚、上記以外の内容については、第４の実施の形態と同様である。また、本実施の形態のように中間層２５を設けた構造のものは、第１から第３の実施の形態における半導体装置にも適用することができる。
〔第６の実施の形態〕
次に、第６の実施の形態について説明する。
（半導体装置）
次に、図２１に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ソース電極４２及びドレイン電極４３と接する窒化物半導体層にｎ型領域２０ａを形成した構造のものではなく、ゲート電極４１の下に絶縁膜６０を形成した構造のものである。絶縁膜６０が形成されている半導体装置においては、絶縁膜６０を成膜した後に、例えば、８００℃等の高温で熱処理を行うことにより、半導体装置の特性を向上させることができる。
具体的には、本実施の形態における半導体装置は、ＳｉＣ等の基板１０の上に、ＡｌＮ等によりバッファ層１１、ｉ−ＧａＮにより電子走行層２１、ＩｎＡｌＮにより電子供給層２２、ＡｌＧａＮにより上面層２３が積層して形成されている。これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。
基板１０は、ＳｉＣ以外にもＳｉ等であってもよい。また、電子走行層２１は厚さが約２μｍとなるように形成されており、電子供給層２２は厚さが約１０ｎｍのＩｎ０．１７Ａｌ０．８３Ｎにより形成されており、上面層２３は厚さが約１０ｎｍのＡｌ０．２Ｇａ０．８Ｎにより形成されている。
上面層２３の上には、ソース電極４２及びドレイン電極４３が形成されている。また、上面層２３において、ソース電極４２及びドレイン電極４３が形成されていない領域には、絶縁膜６０が形成されており、絶縁膜６０の上の所定の領域には、ゲート電極４１が形成されている。本実施の形態においては、絶縁膜６０は、厚さが約４０ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）により形成されている。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２２及び図２３に基づき説明する。
最初に、図２２（ａ）に示すように、ＳｉＣ等の基板１０の上に、ＭＯＣＶＤによるエピタキシャル成長により、バッファ層１１、電子走行層２１、電子供給層２２及び上面層２３を形成する。バッファ層１１はＡｌＮ等を含む材料により形成されており、電子走行層２１はＧａＮにより形成されており、基板温度が約１０００℃の温度において形成される。電子供給層２２はＩｎＡｌＮにより形成されており、例えば、基板温度が５００℃〜８００℃の温度において形成されたＩｎ０．１７Ａｌ０．８３Ｎにより形成されている。上面層２３はＡｌＧａＮにより形成されており、例えば、基板温度が約８００℃の温度において形成されたＡｌ０．２Ｇａ０．８Ｎにより形成されている。
次に、図２２（ｂ）に示すように、上面層２３の上に、絶縁膜６０を形成する。具体的には、上面層２３の上に、ＡＬＤ（Atomic Layer. Deposition）により、厚さが約４０ｎｍの酸化アルミニウム（Ａｌ２Ｏ３）を成膜することにより絶縁膜６０を形成する。尚、絶縁膜６０を成膜した後に、ＲＴＡにより、窒素雰囲気中において、約８００℃の温度で、１分間加熱する。これにより、作製される半導体装置の特性を向上させることができる。
次に、図２２（ｃ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の絶縁膜６０を除去することにより開口部６０ａを形成する。具体的には、絶縁膜６０の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域の絶縁膜６０をフッ酸等によりウェットエッチングにより除去し、上面層２３の表面を露出させることにより、開口部６０ａを形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。
次に、図２３（ａ）に示すように、絶縁膜６０の開口部６０ａにおいて露出している上面層２３の上に、ソース電極４２及びドレイン電極４３を形成する。
次に、図２３（ｂ）に示すように、絶縁膜６０の上に、ゲート電極４１を形成する。これにより、本実施の形態における半導体装置を作製することができる。
本実施の形態における半導体装置では、絶縁膜６０等において形成されるトラップ準位が少なく、安定して動作させることができる。
〔第７の実施の形態〕
次に、第７の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１から第６の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図２４に基づき説明する。尚、図２４は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第６の実施の形態に示されているものとは、異なっている。
最初に、第１から第６の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。
次に、ゲート電極４４１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４４２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４４３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。尚、本実施の形態におけるゲート電極４４１はゲート電極パッドであり、第１から第６の実施の形態におけるゲート電極４１と接続されている。同様に、ソース電極４４２はソース電極パッドでありソース電極４２と接続されており、ドレイン電極４４３はドレイン電極パッドでありドレイン電極４３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
また、本実施の形態における電源装置及び高周波増幅器は、第１から第６の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。
図２５に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図２５に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図２５に示す例では３つ）４６８を備えている。図２５に示す例では、第１から第６の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
また、図２６に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図２６に示す例では、パワーアンプ４７３は、第１から第６の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図２６に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成された上面層と、
前記電子供給層または前記上面層の上に形成されたゲート電極と、
前記上面層の上に形成されたソース電極またはドレイン電極と、
前記ソース電極及び前記ドレイン電極が形成される領域の直下における前記上面層及び前記電子供給層に形成される第１の導電型の領域と、
を有し、
前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置。
（付記２）
基板の上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成された上面層と、
前記電子供給層または前記上面層の上に形成されたゲート電極と、
前記電子供給層の上に形成されたソース電極またはドレイン電極と、
前記ソース電極及び前記ドレイン電極が形成される領域の直下における前記電子供給層に形成される第１の導電型の領域と、
を有し、
前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置。
（付記３）
前記第１の導電型の領域は、前記ソース電極及び前記ドレイン電極が形成される領域の直下における前記電子走行層の一部にも形成されていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
基板の上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成された上面層と、
前記電子供給層または前記上面層の上に形成されたゲート電極と、
前記電子走行層の上に形成されたソース電極またはドレイン電極と、
前記ソース電極及び前記ドレイン電極と接する前記電子走行層に形成された第１の導電型の領域と、
を有し、
前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置。
（付記５）
前記第１の導電型は、ｎ型であることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記第１の導電型の領域には、Ｓｉがイオン注入されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
基板の上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成された上面層と、
前記上面層の上に形成された絶縁膜と、
前記絶縁膜の上に形成されたゲート電極と、
前記上面層または前記電子供給層の上に形成されたソース電極またはドレイン電極と、
を有し、
前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置。
（付記８）
前記絶縁膜は、酸化アルミニウムを含む材料により形成されていることを特徴とする付記７に記載の半導体装置。
（付記９）
前記電子走行層と前記電子供給層との間には、中間層が形成されており、
前記中間層は、ＡｌＮを含む材料により形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記上面層は、ＡｌＧａＮ、ＧａＮ、ＡｌＮ、ＢＧａＮのうちのいずれかを含む材料により形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記電子供給層は、ＩｎＡｌＮを含む材料により形成されていることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
前記電子走行層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
基板の上に、電子走行層、電子供給層、上面層を順次エピタキシャル成長により形成する工程と、
前記電子供給層及び前記上面層において、ソース電極及びドレイン電極が形成される領域の直下に、第１の導電型となる不純物元素のイオンを注入する工程と、
熱処理により、前記イオンを活性化させることにより、前記イオンの注入された領域を第１の導電型領域にする工程と、
前記上面層の上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
前記上面層の上に、ゲート電極を形成する工程と、
を有し、
前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置の製造方法。
（付記１４）
基板の上に、電子走行層、電子供給層、上面層を順次エピタキシャル成長により形成する工程と、
前記電子供給層及び前記上面層において、ソース電極及びドレイン電極が形成される領域の直下に、第１の導電型となる不純物元素のイオンを注入する工程と、
熱処理により、前記注入されたイオンを活性化させることにより、前記イオンの注入された領域を第１の導電型領域にする工程と、
前記上面層の一部または全部を除去する工程と、
前記上面層、前記電子供給層、前記電子走行層のいずれかの上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
前記上面層、または、前記電子供給層の上に、ゲート電極を形成する工程と、
を有し、
前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置の製造方法。
（付記１５）
前記第１の導電型となる不純物元素のイオンを注入した後、前記上面層の上に、熱処理保護膜を形成する工程を含み、
前記熱処理保護膜を成膜した後、前記熱処理を行うものであって、
前記ゲート電極、前記ソース電極及び前記ドレイン電極を形成する前に、前記熱処理保護膜を除去する工程を含むことを特徴とする付記１３または１４に記載の半導体装置の製造方法。
（付記１６）
前記第１の導電型となる不純物元素は、Ｓｉであって、
前記熱処理における温度は、９００℃以上、１５００℃以下であることを特徴とする付記１３から１５のいずれかに記載の半導体装置の製造方法。
（付記１７）
基板の上に、電子走行層、電子供給層、上面層を順次エピタキシャル成長により形成する工程と、
前記上面層の上に、絶縁膜を形成する工程と、
前記絶縁膜を成膜した後、熱処理を行う工程と、
前記上面層の上に、ソース電極及びドレイン電極を形成する工程と、
前記絶縁膜の上に、ゲート電極を形成する工程と、
を有し、
前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置の製造方法。
（付記１８）
前記絶縁膜は、酸化アルミニウムを含む材料により形成されていることを特徴とする付記１７に記載の半導体装置の製造方法。
（付記１９）
付記１から１２のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記１から１２のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１０ 基板
１１ バッファ層
２０ａ ｎ型領域
２０ｂ ｎ型領域が形成される領域
２１ 電子走行層
２１ａ ２ＤＥＧ
２２ 電子供給層
２３ 上面層
３１ 熱処理保護膜
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極

Claims (10)

  1. 基板の上に形成された電子走行層と、
    前記電子走行層の上に形成された電子供給層と、
    前記電子供給層の上に形成された上面層と、
    前記電子供給層または前記上面層の上に形成されたゲート電極と、
    前記上面層の上に形成されたソース電極またはドレイン電極と、
    前記ソース電極及び前記ドレイン電極が形成される領域の直下における前記上面層及び前記電子供給層に形成される第１の導電型の領域と、
    を有し、
    前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
    前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置。
  2. 基板の上に形成された電子走行層と、
    前記電子走行層の上に形成された電子供給層と、
    前記電子供給層の上に形成された上面層と、
    前記電子供給層または前記上面層の上に形成されたゲート電極と、
    前記電子供給層の上に形成されたソース電極またはドレイン電極と、
    前記ソース電極及び前記ドレイン電極が形成される領域の直下における前記電子供給層に形成される第１の導電型の領域と、
    を有し、
    前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
    前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置。
  3. 基板の上に形成された電子走行層と、
    前記電子走行層の上に形成された電子供給層と、
    前記電子供給層の上に形成された上面層と、
    前記電子供給層または前記上面層の上に形成されたゲート電極と、
    前記電子走行層の上に形成されたソース電極またはドレイン電極と、
    前記ソース電極及び前記ドレイン電極と接する前記電子走行層に形成された第１の導電型の領域と、
    を有し、
    前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
    前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置。
  4. 基板の上に形成された電子走行層と、
    前記電子走行層の上に形成された電子供給層と、
    前記電子供給層の上に形成された上面層と、
    前記上面層の上に形成された絶縁膜と、
    前記絶縁膜の上に形成されたゲート電極と、
    前記上面層または前記電子供給層の上に形成されたソース電極またはドレイン電極と、
    を有し、
    前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
    前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置。
  5. 前記電子走行層と前記電子供給層との間には、中間層が形成されており、
    前記中間層は、ＡｌＮを含む材料により形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. 前記上面層は、ＡｌＧａＮ、ＧａＮ、ＡｌＮ、ＢＧａＮのうちのいずれかを含む材料により形成されていることを特徴とする請求項１から５のいずれかに記載の半導体装置。
  7. 前記電子供給層は、ＩｎＡｌＮを含む材料により形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
  8. 基板の上に、電子走行層、電子供給層、上面層を順次エピタキシャル成長により形成する工程と、
    前記電子供給層及び前記上面層において、ソース電極及びドレイン電極が形成される領域の直下に、第１の導電型となる不純物元素のイオンを注入する工程と、
    熱処理により、前記イオンを活性化させることにより、前記イオンの注入された領域を第１の導電型領域にする工程と、
    前記上面層の上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
    前記上面層の上に、ゲート電極を形成する工程と、
    を有し、
    前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
    前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置の製造方法。
  9. 基板の上に、電子走行層、電子供給層、上面層を順次エピタキシャル成長により形成する工程と、
    前記電子供給層及び前記上面層において、ソース電極及びドレイン電極が形成される領域の直下に、第１の導電型となる不純物元素のイオンを注入する工程と、
    熱処理により、前記注入されたイオンを活性化させることにより、前記イオンの注入された領域を第１の導電型領域にする工程と、
    前記上面層の一部または全部を除去する工程と、
    前記上面層、前記電子供給層、前記電子走行層のいずれかの上に、前記ソース電極及び前記ドレイン電極を形成する工程と、
    前記上面層、または、前記電子供給層の上に、ゲート電極を形成する工程と、
    を有し、
    前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
    前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置の製造方法。
  10. 基板の上に、電子走行層、電子供給層、上面層を順次エピタキシャル成長により形成する工程と、
    前記上面層の上に、絶縁膜を形成する工程と、
    前記絶縁膜を成膜した後、熱処理を行う工程と、
    前記上面層の上に、ソース電極及びドレイン電極を形成する工程と、
    前記絶縁膜の上に、ゲート電極を形成する工程と、
    を有し、
    前記電子供給層は、Ｉｎを含む窒化物半導体により形成されており、
    前記上面層は、Ｂ、Ａｌ、Ｇａのうちから選ばれる１または２以上の元素の窒化物を含むものにより形成されていることを特徴とする半導体装置の製造方法。
JP2013167851A 2013-08-12 2013-08-12 半導体装置及び半導体装置の製造方法 Active JP6179266B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013167851A JP6179266B2 (ja) 2013-08-12 2013-08-12 半導体装置及び半導体装置の製造方法
TW103125147A TWI549296B (zh) 2013-08-12 2014-07-22 半導體裝置及其製造方法
EP14178191.4A EP2846358A3 (en) 2013-08-12 2014-07-23 Semiconductor device and manufacturing method thereof
US14/445,135 US9437723B2 (en) 2013-08-12 2014-07-29 Manufacturing method of semiconductor device including indium
CN201410373778.7A CN104377239B (zh) 2013-08-12 2014-07-31 半导体器件及其制造方法
US15/228,700 US20160343843A1 (en) 2013-08-12 2016-08-04 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013167851A JP6179266B2 (ja) 2013-08-12 2013-08-12 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015037105A true JP2015037105A (ja) 2015-02-23
JP6179266B2 JP6179266B2 (ja) 2017-08-16

Family

ID=51211703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013167851A Active JP6179266B2 (ja) 2013-08-12 2013-08-12 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (2) US9437723B2 (ja)
EP (1) EP2846358A3 (ja)
JP (1) JP6179266B2 (ja)
CN (1) CN104377239B (ja)
TW (1) TWI549296B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017041543A (ja) * 2015-08-20 2017-02-23 住友電気工業株式会社 高電子移動度トランジスタ
JP2017079287A (ja) * 2015-10-21 2017-04-27 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
US9653569B1 (en) 2015-10-30 2017-05-16 Fujitsu Limited Compound semiconductor device and manufacturing method thereof
JP2017085062A (ja) * 2015-10-30 2017-05-18 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2017085003A (ja) * 2015-10-29 2017-05-18 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2017085006A (ja) * 2015-10-29 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
JP2019125600A (ja) * 2018-01-11 2019-07-25 富士通株式会社 化合物半導体装置及びその製造方法
JP2019522375A (ja) * 2016-12-07 2019-08-08 三菱電機株式会社 半導体デバイス及び半導体デバイスを設計する方法
WO2022208865A1 (ja) * 2021-04-02 2022-10-06 三菱電機株式会社 半導体装置の製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US10867792B2 (en) * 2014-02-18 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor (HEMT) having an indium-containing layer and method of manufacturing the same
CN106575670B (zh) 2014-09-18 2020-10-16 英特尔公司 用于硅cmos相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构
JP6376575B2 (ja) 2014-09-25 2018-08-22 インテル・コーポレーション 自立シリコンメサ上のｉｉｉ−ｎエピタキシャル素子構造
CN107078098B (zh) 2014-11-18 2021-04-06 英特尔公司 使用n沟道和p沟道氮化镓晶体管的cmos电路
CN106922200B (zh) 2014-12-18 2021-11-09 英特尔公司 N沟道氮化镓晶体管
WO2016186654A1 (en) * 2015-05-19 2016-11-24 Intel Corporation Semiconductor devices with raised doped crystalline structures
WO2016209283A1 (en) 2015-06-26 2016-12-29 Intel Corporation Heteroepitaxial structures with high temperature stable substrate interface material
US9678709B1 (en) 2015-11-25 2017-06-13 Doppler Labs, Inc. Processing sound using collective feedforward
US9703524B2 (en) 2015-11-25 2017-07-11 Doppler Labs, Inc. Privacy protection in collective feedforward
US9584899B1 (en) 2015-11-25 2017-02-28 Doppler Labs, Inc. Sharing of custom audio processing parameters
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
US10388778B2 (en) * 2016-11-18 2019-08-20 Nexperia B.V. Low resistance and leakage device
TWI692873B (zh) * 2017-07-03 2020-05-01 世界先進積體電路股份有限公司 高電子遷移率電晶體元件及其製造方法
US10217831B1 (en) 2017-08-31 2019-02-26 Vanguard International Semiconductor Corporation High electron mobility transistor devices
US12125888B2 (en) 2017-09-29 2024-10-22 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
US10964803B2 (en) * 2018-11-19 2021-03-30 Texas Instruments Incorporated Gallium nitride transistor with a doped region
JP2022187314A (ja) * 2021-06-07 2022-12-19 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
CN114005867A (zh) * 2021-09-13 2022-02-01 西安电子科技大学广州研究院 高电子迁移率异质结结构及制备方法、二极管、晶体管
CN118486717B (zh) * 2024-05-31 2024-12-27 深圳平湖实验室 晶体管、其制备方法及电子装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032349A (ja) * 1996-07-12 1998-02-03 Sony Corp 半導体の成長方法
JP2003115487A (ja) * 2001-07-17 2003-04-18 Watanabe Shoko:Kk 半導体装置及びその作製方法並びに半導体装置応用システム
JP2011210751A (ja) * 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
WO2012014883A1 (ja) * 2010-07-29 2012-02-02 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
JP2012028637A (ja) * 2010-07-26 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP2012256704A (ja) * 2011-06-08 2012-12-27 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013074188A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013098440A (ja) * 2011-11-02 2013-05-20 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013125918A (ja) * 2011-12-16 2013-06-24 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043778A (en) * 1986-08-11 1991-08-27 Texas Instruments Incorporated Oxide-isolated source/drain transistor
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
WO2003009392A1 (en) * 2001-07-17 2003-01-30 Kabushiki Kaisha Watanabe Shoko Semiconductor device and method for fabricating the same and semiconductor device application system
JP2004048818A (ja) * 2002-07-08 2004-02-12 Rohm Co Ltd モータ駆動装置
JP4050128B2 (ja) * 2002-10-24 2008-02-20 松下電器産業株式会社 ヘテロ接合電界効果型トランジスタ及びその製造方法
JP2005340417A (ja) * 2004-05-26 2005-12-08 Mitsubishi Electric Corp ヘテロ接合電界効果型半導体装置
JP2007317794A (ja) 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4621759B2 (ja) * 2008-07-30 2011-01-26 シャープ株式会社 画像処理装置及びプレビュー表示方法
JP5442272B2 (ja) 2009-02-19 2014-03-12 日本電信電話株式会社 電界効果トランジスタおよび電界効果トランジスタ製造方法
US8216924B2 (en) * 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
US10290614B2 (en) * 2011-12-19 2019-05-14 Intel Corporation Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits
US9006791B2 (en) * 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
US9905658B2 (en) * 2013-11-26 2018-02-27 Nxp Usa, Inc. Transistors with field plates resistant to field plate material migration and methods of their fabrication

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032349A (ja) * 1996-07-12 1998-02-03 Sony Corp 半導体の成長方法
JP2003115487A (ja) * 2001-07-17 2003-04-18 Watanabe Shoko:Kk 半導体装置及びその作製方法並びに半導体装置応用システム
JP2011210751A (ja) * 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
JP2012028637A (ja) * 2010-07-26 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置の製造方法
WO2012014883A1 (ja) * 2010-07-29 2012-02-02 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、ｐｎ接合ダイオード素子、および半導体素子用エピタキシャル基板の製造方法
JP2012256704A (ja) * 2011-06-08 2012-12-27 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2013074188A (ja) * 2011-09-28 2013-04-22 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013098440A (ja) * 2011-11-02 2013-05-20 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2013125918A (ja) * 2011-12-16 2013-06-24 Sumitomo Electric Ind Ltd 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017041543A (ja) * 2015-08-20 2017-02-23 住友電気工業株式会社 高電子移動度トランジスタ
US9865720B2 (en) 2015-08-20 2018-01-09 Sumitomo Electric Industries, Ltd. High electron-mobility transistor
JP2017079287A (ja) * 2015-10-21 2017-04-27 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
JP2017085003A (ja) * 2015-10-29 2017-05-18 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2017085006A (ja) * 2015-10-29 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
US9653569B1 (en) 2015-10-30 2017-05-16 Fujitsu Limited Compound semiconductor device and manufacturing method thereof
JP2017085062A (ja) * 2015-10-30 2017-05-18 富士通株式会社 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2019522375A (ja) * 2016-12-07 2019-08-08 三菱電機株式会社 半導体デバイス及び半導体デバイスを設計する方法
JP2019125600A (ja) * 2018-01-11 2019-07-25 富士通株式会社 化合物半導体装置及びその製造方法
JP7032641B2 (ja) 2018-01-11 2022-03-09 富士通株式会社 化合物半導体装置及びその製造方法
WO2022208865A1 (ja) * 2021-04-02 2022-10-06 三菱電機株式会社 半導体装置の製造方法
JP7580576B2 (ja) 2021-04-02 2024-11-11 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN104377239B (zh) 2018-06-19
US9437723B2 (en) 2016-09-06
US20160343843A1 (en) 2016-11-24
EP2846358A3 (en) 2015-07-01
TWI549296B (zh) 2016-09-11
JP6179266B2 (ja) 2017-08-16
EP2846358A2 (en) 2015-03-11
CN104377239A (zh) 2015-02-25
US20150041860A1 (en) 2015-02-12
TW201511264A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
JP6179266B2 (ja) 半導体装置及び半導体装置の製造方法
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
KR101502662B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9269782B2 (en) Semiconductor device
JP5902010B2 (ja) 化合物半導体装置及びその製造方法
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
CN102916045B (zh) 半导体器件和用于制造半导体器件的方法
JP5913816B2 (ja) 半導体装置の製造方法
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2014183125A (ja) 半導体装置
JP2013074070A (ja) 半導体装置及び半導体装置の製造方法
JP6658253B2 (ja) 半導体装置及び半導体装置の製造方法
JP6540461B2 (ja) 半導体装置及び半導体装置の製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6418032B2 (ja) 半導体装置
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017228685A (ja) 半導体装置及び半導体装置の製造方法
JP2014146646A (ja) 半導体装置
JP2020113625A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP6729207B2 (ja) 半導体装置及び半導体装置の製造方法
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170703

R150 Certificate of patent or registration of utility model

Ref document number: 6179266

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150