[go: up one dir, main page]

CN114005867A - 高电子迁移率异质结结构及制备方法、二极管、晶体管 - Google Patents

高电子迁移率异质结结构及制备方法、二极管、晶体管 Download PDF

Info

Publication number
CN114005867A
CN114005867A CN202111070445.3A CN202111070445A CN114005867A CN 114005867 A CN114005867 A CN 114005867A CN 202111070445 A CN202111070445 A CN 202111070445A CN 114005867 A CN114005867 A CN 114005867A
Authority
CN
China
Prior art keywords
region
channel layer
ohmic contact
ion implantation
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111070445.3A
Other languages
English (en)
Inventor
刘志宏
李蔚然
黎培森
周瑾
邢伟川
李祥东
杨伟涛
周弘
张苇杭
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Guangzhou Institute of Technology of Xidian University
Original Assignee
Xidian University
Guangzhou Institute of Technology of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University, Guangzhou Institute of Technology of Xidian University filed Critical Xidian University
Priority to CN202111070445.3A priority Critical patent/CN114005867A/zh
Publication of CN114005867A publication Critical patent/CN114005867A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及一种高电子迁移率异质结结构及制备方法、二极管、晶体管，异质结结构包括：衬底、复合缓冲区、沟道层、复合势垒区、离子注入区、凹槽和欧姆接触电极，衬底、复合缓冲区、沟道层、复合势垒区依次层叠；离子注入区贯穿复合势垒区且位于沟道层中，位于沟道层中的离子注入区部分形成n型掺杂；凹槽位于离子注入区中，同时贯穿复合势垒区且位于沟道层中；欧姆接触电极填充凹槽。该异质结结构中，沟道层中的离子注入区形成n型重掺杂，离子注入区中的欧姆接触电极与离子注入区的n型重掺杂之间形成良好的接触，从而实现了具有极低阻值的欧姆接触电极。

Description

高电子迁移率异质结结构及制备方法、二极管、晶体管
技术领域
本发明属于半导体器件技术领域，具体涉及一种高电子迁移率异质结结构及制备方法、二极管、晶体管。
背景技术
作为一种典型的第三代半导体材料，氮化镓及其三族氮化物材料家族具有宽带隙、高迁移率、高极化系数诱导高二维电子气浓度、高电子饱和速度等优异特性，在射频器件、电力电子器件的研究和产业方面引起了人们极大的兴趣。氮化镓高电子迁移率晶体管，以氮化镓异质结结构为核心，面向雷达、卫星、基站等射频系统应用方面具有高输出功率、高效率、耐高温、抗辐射等优点，面向充电器、电动汽车、电网等电力系统应用方面具有低导通电阻、低损耗、高能量转换效率、小体积、耐高温、抗辐射等优点，具有广泛的应用前景。
氮化镓高电子迁移率异质结结构的欧姆接触是影响其电子器件包括二极管和晶体管的关键挑战之一。高性能的基于氮化镓高电子迁移率异质结结构的二极管和晶体管需要具有低阻值的欧姆接触。目前其欧姆接触的结构和制备技术主要有以下几种：
一、在氮化镓异质结结构上沉积金属，典型的金属材料如钛/铝/镍/金金属叠层，然后在惰性气体如氮气气氛中退火，钛/铝/镍/金形成合金，氮化镓异质结结构中的氮和钛/铝形成氮化钛/氮化铝，在氮化镓异质结结构的势垒层和沟道层中形成大量的氮空位，呈现施主效果，效果类似于n型高掺杂，金属和高掺杂的氮化物区域之间形成比较好的欧姆接触。这种技术目前为铝镓氮/氮化镓异质结结构的欧姆接触的主流技术，能够取得欧姆接触电阻不错的性能(Rc≈0.3Ω)，但是在进一步降低欧姆接触的阻值方面尤其是在具有高铝组分的铝镓氮势垒和氮化铝势垒结构中遇到了很大的困难。
二，在氮化镓异质结结构上制作凹槽，凹槽中沉积金属，金属和二维电子气之间直接形成接触。与第一种技术相比，此技术能够进一步降低欧姆接触电阻值，但是仍然比较高(Rc>0.25Ω)。另外，欧姆接触的效果与凹槽刻蚀的工艺参数、侧墙角度、氮化镓异质结结构的质量有很大的关系，工艺窗口比较窄，影响产品的良率。
三，在氮化镓异质结结构上进行离子注入并退火激活，在离子注入区域形成n型的高掺杂并和上面的金属形成比较好的欧姆接触。此技术能够实现更低阻值的欧姆接触(Rc<0.1Ω)，但是在具有更宽带隙的势垒层尤其是高铝组分的铝镓氮势垒层和氮化铝势垒层中，离子的电离能很高，激活率很低，不容易实现高掺杂，从而和金属之间不容易形成比较好的欧姆接触。
综上，如何获得低阻值的欧姆接触是目前亟待解决的问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种高电子迁移率异质结结构及制备方法、二极管、晶体管。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种基于欧姆接触的高电子迁移率异质结结构，包括：衬底、复合缓冲区、沟道层、复合势垒区、离子注入区、凹槽和欧姆接触电极，其中，
所述衬底、所述复合缓冲区、所述沟道层、所述复合势垒区依次层叠；
所述离子注入区贯穿所述复合势垒区且位于所述沟道层中，位于所述沟道层中的离子注入区部分形成n型掺杂；
所述凹槽位于所述离子注入区中，同时贯穿所述复合势垒区且位于所述沟道层中；
所述欧姆接触电极填充所述凹槽。
在本发明的一个实施例中，所述衬底的材料包括高阻硅、半绝缘碳化硅、半绝缘蓝宝石、半绝缘金刚石、半绝缘氮化铝中的一种或多种，厚度为50-1500μm。
在本发明的一个实施例中，所述复合缓冲区包括依次层叠的成核层、过渡层和核心缓冲层，其中，所述成核层位于所述衬底上。
在本发明的一个实施例中，所述沟道层的材料包括氮化镓、铟镓氮、铝镓氮中的一种或多种，厚度为10-500nm。
在本发明的一个实施例中，所述复合势垒区包括依次层叠的隔离层、核心势垒层和帽层，其中，所述隔离层位于所述沟道层上。
在本发明的一个实施例中，所述离子注入区的注入离子为硅、锗中的一种或多种，注入离子的浓度为1×1015-1×1022cm-3，深度为5-1000nm。
在本发明的一个实施例中，所述欧姆接触电极的材料包括钛、铝、氮化钛、金、镍、钽、氮化钽中的一种或多种，厚度为50nm-1μm。
本发明的另一个实施例提供了一种基于欧姆接触的高电子迁移率异质结结构的制备方法，包括步骤：
S1、在衬底表面依次生长复合缓冲区、沟道层和复合势垒区；
S2、对复合势垒区和部分所述沟道层进行离子注入，形成离子注入区；
S3、去除所述离子注入区中的复合势垒区和部分所述沟道层，形成宽度小于所述离子注入区宽度的凹槽；
S4、在所述凹槽中沉积金属，形成欧姆接触电极。
本发明的再一个实施例提供了一种具有高电子迁移率异质结结构的二极管，包括：晶圆、位于所述晶圆一端的阴极和位于所述晶圆另一端的阳极，其中，
所述晶圆包括依次层叠的衬底、复合缓冲区、沟道层和复合势垒区；
所述阴极包括子注入区、凹槽和欧姆接触电极，所述离子注入区贯穿所述复合势垒区且位于所述沟道层中，位于所述沟道层中的离子注入区部分形成n型高掺杂；所述凹槽位于所述离子注入区中，同时贯穿所述复合势垒区且位于所述沟道层中；所述欧姆接触电极填充所述凹槽；
所述阳极位于所述复合势垒区中。
本发明的又一个实施例提供一种具有高电子迁移率异质结结构的晶体管，包括晶圆、位于所述晶圆一端的源电极、位于所述晶圆另一端的漏电极以及位于所述源电极和所述漏电极之间的栅电极，其中，
所述晶圆包括依次层叠的衬底、复合缓冲区、沟道层和复合势垒区；
所述源电极和所述漏电极均包括注入区、凹槽和欧姆接触电极，所述离子注入区贯穿所述复合势垒区且位于所述沟道层中，位于所述沟道层中的离子注入区部分形成n型高掺杂；所述凹槽位于所述离子注入区中，同时贯穿所述复合势垒区且位于所述沟道层中；所述欧姆接触电极填充所述凹槽；
所述栅电极位于所述复合势垒区上。
与现有技术相比，本发明的有益效果：
本发明的异质结结构中，沟道层中的离子注入区可以形成n型重掺杂，离子注入区中的欧姆接触电极可以与离子注入区的n型重掺杂之间形成良好的接触，从而解决了势垒层由于禁带宽度比较高而不易形成重掺杂区域以及具有高禁带宽度势垒层的异质结结构不易获得低阻值欧姆接触的难题，实现了具有极低阻值的欧姆接触电极。
附图说明
图1为本发明实施例提供的一种基于欧姆接触的高电子迁移率异质结结构的结构示意图；
图2为本发明实施例提供的一种复合缓冲区的结构示意图；
图3是本发明实施例提供的一种复合势垒区的结构示意图；
图4a-4g为本发明实施例提供的一种基于欧姆接触的高电子迁移率异质结结构的制备方法的过程示意图；
图5为本发明实施例提供的一种具有高电子迁移率异质结结构的二极管的结构示意图；
图6为本发明实施例提供的一种具有高电子迁移率异质结结构的晶体管的结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种基于欧姆接触的高电子迁移率异质结结构的结构示意图。该高电子迁移率异质结结构包括：衬底11、复合缓冲区12、沟道层13、复合势垒区14、离子注入区21、凹槽22和欧姆接触电极23。
其中，衬底11、复合缓冲区12、沟道层13、复合势垒区14自下而上依次层叠，形成晶圆1；沟道层13和复合势垒区14之间存在二维电子气沟道。
离子注入区21贯穿复合势垒区14且位于沟道层13中，包括在部分复合势垒区14和部分沟道层13中注入离子形成的区域，位于沟道层13中的离子注入区部分形成n型重掺杂。
凹槽22位于离子注入区21中，同时贯穿复合势垒区14且位于沟道层13中。具体的，离子注入区21中的部分复合势垒区14和部分沟道层13被去除，形成凹槽22，因此，凹槽22的宽度和深度均小于离子注入区域的宽度和深度。
欧姆接触电极23填充凹槽22。具体的，凹槽22侧面和底部均与离子注入区21接触，而离子注入区21的沟道层13和复合势垒区14之间存在二维电子气沟道，因此，欧姆接触电极23的侧面与离子注入区21中的二维电子气沟道相接触。
本实施例中，凹槽22的宽度和深度均小于离子注入区域的宽度和深度，可以保证欧姆接触电极23与受到了离子注入的n型重掺杂半导体直接接触，从而显著降低欧姆接触电极23的接触电阻。
在一个具体实施例中，衬底11的材料包括高阻硅、半绝缘碳化硅、半绝缘蓝宝石、半绝缘金刚石、半绝缘氮化铝中的一种或多种，其厚度为50-1500μm。可选的，衬底11的材料选用高阻硅，高阻硅的电阻率为1000-30000Ω·cm，晶向为<111>。
请参见图2，图2为本发明实施例提供的一种复合缓冲区的结构示意图。复合缓冲区包括自下而上依次层叠的成核层121、过渡层122和核心缓冲层123，成核层121位于衬底11上。
具体的，成核层121的材料为氮化铝，其厚度为50-300nm。过渡层122为多层铝镓氮层，其中各层Al组分不同，或者过渡层122为氮化铝/氮化镓超晶格层；过渡层122的厚度为0.5-1.5μm。核心缓冲层123的材料包括氮化镓、铝镓氮、氮化铝中的一种或多种，其厚度为0.5-2μm。
在其他实施例中，复合缓冲区12还包括背势垒层，背势垒层位于核心缓冲层123上，背势垒层123的材料包括铝镓氮、铟镓氮、氮化铝中的一种或多种，其厚度为2-100nm。
具体的，沟道层13的材料包括氮化镓、铟镓氮、铝镓氮中的一种或多种，厚度为10-500nm。
请参见图3，图3是本发明实施例提供的一种复合势垒区的结构示意图。复合势垒区14包括自下而上依次层叠的隔离层141、核心势垒层142和帽层143，其中，隔离层141位于沟道层13上。
具体的，隔离层141的材料包括氮化铝，其厚度为0.5-1.5nm。核心势垒层142的材料为具有高铝组分的材料，例如，核心势垒层142的材料包括具有高铝组分的铝镓氮、铟铝氮、氮化铝中的一种或多种，铝组分>30％，其厚度为2-30nm；可选地，核心势垒层142的材料为铝镓氮时，铝镓氮中铝的组分即铝镓氮中铝的原子比例>30％，铝镓氮的厚度为2-30nm；核心势垒层142的材料为铟铝氮时，铟铝氮中铟的组分即铟铝氮中铟的原子比例为0.1-0.2，铟铝氮的厚度为5-30nm；核心势垒层142的材料为氮化铝时，氮化铝的厚度2-10nm。帽层143的材料包括氮化镓、氮化硅中的一种或多种，其厚度为1-10nm；可选地，帽层143的材料为氮化镓时，氮化镓的厚度为1-3nm；帽层143的材料为氮化硅时，氮化硅的厚度为1-10nm。
具体的，离子注入区21的注入离子为硅、锗中的一种或多种，注入离子的浓度为1×1015-1×1022cm-3，深度从帽层143往下计算为5-1000nm。离子注入区21在沟道层部分中的电子浓度为1×1015-1×1022cm-3。
具体的，欧姆接触电极23的材料包括钛、铝、氮化钛、金、镍、钽、氮化钽中的一种或多种，例如，欧姆接触电极23的材料从下到上为钛/铝，或钛/铝/氮化钛，或钛/铝/钛/金，或钛/铝/镍/金，或钽/铝，或钽/铝/氮化钽，等等。欧姆接触电极23的厚度为50nm-1μm。
与直接淀积金属、制备凹槽或者离子注入的传统欧姆接触结构相比，本实施例对于具有高铝组分铝镓氮或氮化铝势垒层的氮化镓异质结结构，优势尤为明显，能够解决高铝组分的铝镓氮或氮化铝势垒层由于禁带宽度比较高而不易形成重掺杂区域、从而具有高铝组分铝镓氮或氮化铝势垒层的氮化镓异质结结构不易获得低阻值欧姆接触的难题。
本实施例的异质结结构在离子注入区的沟道层中实现n型高掺杂，具有很低的电阻率；在离子注入区中形成凹槽并在凹槽中形成欧姆接触电极，欧姆接触电极同旁边的沟道层和复合势垒区之间的二维电子气沟道之间形成良好的欧姆接触，接触电阻极低；另外，凹槽中的欧姆接触电极同离子注入区中n型高掺杂的沟道层接触，形成良好的欧姆接触电阻，接触电阻也极低；从而欧姆接触电阻与二维电子气之间形成了良好的、具有极低阻值的欧姆接触，解决了势垒层由于禁带宽度比较高而不易形成重掺杂区域以及具有高禁带宽度势垒层的异质结结构不易获得低阻值欧姆接触的难题。
实施例二
在实施例一的基础上，请参见图4a-4g，图4a-4g为本发明实施例提供的一种基于欧姆接触的高电子迁移率异质结结构的制备方法的过程示意图。该制备方法包括步骤：
S1、在衬底11表面依次生长复合缓冲区12、沟道层13和复合势垒区14，请参见图4a。
具体的，在衬底11表面连续生长复合缓冲区12、沟道层13和复合势垒区14，形成具有氮化镓高电子迁移率异质结结构的晶圆1。其中，复合缓冲区12包括依次层叠的成核层121、过渡层122和缓冲层123，请参见图2；复合势垒区14包括依次层叠的隔离层141、核心势垒层142和帽层143，请参见图3。
S2、对复合势垒区14和部分沟道层13进行离子注入，形成离子注入区21。具体包括步骤：
首先，在复合势垒区14表面第一次使用光刻工艺，形成第一掩膜层S1，利用第一掩膜层S1的图案定义离子注入区窗口，请参见图4b。
接着，使用离子注入工艺，通过晶圆1上没有被第一掩膜层S1遮挡的地方向复合势垒区14和部分沟道层13注入掺杂离子，形成n型重掺杂的离子注入区21，请参见图4c。
在形成离子注入区21之后，去除复合势垒区14表面的第一掩膜层S1，并对晶圆1作退火处理，激活离子注入区21的掺杂离子。
S3、去除离子注入区21中的复合势垒区14和部分沟道层13，形成宽度小于离子注入区21宽度的凹槽22。
首先，在外延片上第二次使用光刻工艺，形成第二掩膜层S2，利用第二掩膜层S2图案定义凹槽窗口，请参见图4d。具体的，凹槽窗口应当位于离子注入区21范围之内且宽度小于离子注入区窗口的宽度。
接着，使用刻蚀工艺，在晶圆1没有被第二掩膜层S2遮挡的地方去除复合势垒层14和部分沟道层13，形成凹槽22，请参见图4e。具体的，凹槽22的宽度小离子注入区21的宽度，凹槽22的深度小于离子注入区21的深度，从而凹槽22的四周为n型重掺杂的离子注入区21。
S4、在凹槽22中沉积金属，形成欧姆接触电极23。
首先，在凹槽22内沉积金属材料，以形成欧姆接触电极金属，请参见图4f。
然后，去除晶圆1表面的第二掩膜层S2，形成欧姆接触电极23，请参见图4g。
最后，对形成欧姆接触电极23后的晶圆1作退火处理，在沟道层13和复合势垒区14之间的二维电子气沟道形成欧姆接触；其中，退火处理的温度为300-900℃，处理时间为10s-300s，处理环境为真空、惰性气体中的一种或者多种组合。
上述制备方法制备得到的异质结结构请参见实施例一，本实施例不再赘述。
本实施例的制备方法通过离子注入氮化镓沟道层，在氮化镓沟道层形成n型的重掺杂区域，并且进行凹槽刻蚀，在凹槽中淀积欧姆接触金属形成欧姆电极，从而使欧姆接触电极与离子注入重掺杂区域之间形成良好的接触，获得很低的欧姆接触阻值。同直接淀积金属、凹槽或者离子注入的传统欧姆接触结构和制备方法相比，本实施例对于具有高铝组分铝镓氮或氮化铝势垒层的氮化镓异质结结构，优势尤为明显，能够解决高铝组分的铝镓氮或氮化铝势垒层由于禁带宽度比较高而不易形成重掺杂区域、从而具有高铝组分铝镓氮或氮化铝势垒层的氮化镓异质结结构不易获得低阻值欧姆接触的难题。另外，离子注入结合凹槽结构的制备方法，能够降低凹槽刻蚀工艺的要求，从而拓宽凹槽技术的工艺窗口，实现高良率。
实施例三
在实施例一和实施例二的基础上，请参见图5，图5为本发明实施例提供的一种具有高电子迁移率异质结结构的二极管的结构示意图。该具有高电子迁移率异质结结构的二极管包括晶圆1、位于晶圆1一端的阴极2和位于晶圆1另一端的阳极3。
晶圆1为具有氮化镓高电子迁移率异质结结构的晶圆，包括自下而上依次层叠的衬底11、复合缓冲区12、沟道层13和复合势垒区14，沟道层13和复合势垒区14之间存在二维电子气沟道。
阴极2包括子注入区21、凹槽22和欧姆接触电极23。离子注入区21贯穿复合势垒区14且位于沟道层13中，位于沟道层13中的离子注入区部分形成n型高掺杂。凹槽22位于离子注入区21中，同时，凹槽22中复合势垒区14和部分沟道层13被去除，使得凹槽22贯穿复合势垒区14且位于沟道层13中。欧姆接触电极23填充凹槽22，其底部和侧面与离子注入区21接触，并且欧姆接触电极23的侧面与沟道层13和复合势垒区14之间的二维电子气沟道接触。
阳极3位于复合势垒区14中，嵌入到复合势垒区14中。
衬底11、复合缓冲区12、沟道层13和复合势垒区14的具体结构请参见实施例一，本实施例不再赘述。
本实施例中，阴极采用离子注入区21沟道层中实现n型高掺杂，具有很低的电阻率，欧姆接触电极同旁边的沟道层13和复合势垒区14之间的二维电子气沟道之间形成良好的欧姆接触，接触电阻极低；另外，凹槽22中的欧姆接触电极23同离子注入区21中n型高掺杂的沟道层接触，形成良好的欧姆接触电阻，接触电阻也极低；从而欧姆接触电阻与二维电子气之间形成了良好的、阻值极低的欧姆接触。
实施例四
在实施例一和实施例二的基础上，请参见图6，图6为本发明实施例提供的一种具有高电子迁移率异质结结构的晶体管的结构示意图。该具有高电子迁移率异质结结构的晶体管包括晶圆1、位于晶圆1一端的源电极2、位于晶圆1另一端的漏电极3以及位于源电极2和漏电极3之间的栅电极4。
晶圆1为具有氮化镓高电子迁移率异质结结构的晶圆，包括自下而上依次层叠的衬底11、复合缓冲区12、沟道层13和复合势垒区14，沟道层13和复合势垒区14之间存在二维电子气沟道。
源电极2和漏电极3均包括注入区21、凹槽22和欧姆接触电极23。离子注入区21贯穿复合势垒区14且位于沟道层13中，位于沟道层13中的离子注入区部分形成n型高掺杂。凹槽22位于离子注入区21中，同时，凹槽22中复合势垒区14和部分沟道层13被去除，使得凹槽22贯穿复合势垒区14且位于沟道层13中。欧姆接触电极23填充凹槽22，其底部和侧面与离子注入区21接触，并且欧姆接触电极23的侧面与沟道层13和复合势垒区14之间的二维电子气沟道接触。
栅电极4位于复合势垒区14上。
进一步的，在复合势垒区14上还设置有介质层，源电极2和漏电极3均贯穿介质层，栅电极4位于复合势垒区14和介质层上。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于欧姆接触的高电子迁移率异质结结构，其特征在于，包括：衬底(11)、复合缓冲区(12)、沟道层(13)、复合势垒区(14)、离子注入区(21)、凹槽(22)和欧姆接触电极(23)，其中，
所述衬底(11)、所述复合缓冲区(12)、所述沟道层(13)、所述复合势垒区(14)依次层叠；
所述离子注入区(21)贯穿所述复合势垒区(14)且位于所述沟道层(13)中，位于所述沟道层(13)中的离子注入区部分形成n型掺杂；
所述凹槽(22)位于所述离子注入区(21)中，同时贯穿所述复合势垒区(14)且位于所述沟道层(13)中；
所述欧姆接触电极(23)填充所述凹槽(22)。
2.根据权利要求1所述的基于欧姆接触的高电子迁移率异质结结构，其特征在于，所述衬底(11)的材料包括高阻硅、半绝缘碳化硅、半绝缘蓝宝石、半绝缘金刚石、半绝缘氮化铝中的一种或多种，厚度为50-1500μm。
3.根据权利要求1所述的基于欧姆接触的高电子迁移率异质结结构，其特征在于，所述复合缓冲区(12)包括依次层叠的成核层(121)、过渡层(122)和核心缓冲层(123)，其中，所述成核层(121)位于所述衬底(11)上。
4.根据权利要求1所述的基于欧姆接触的高电子迁移率异质结结构，其特征在于，所述沟道层(13)的材料包括氮化镓、铟镓氮、铝镓氮中的一种或多种，厚度为10-500nm。
5.根据权利要求1所述的基于欧姆接触的高电子迁移率异质结结构，其特征在于，所述复合势垒区(14)包括依次层叠的隔离层(141)、核心势垒层(142)和帽层(143)，其中，所述隔离层(141)位于所述沟道层(13)上。
6.根据权利要求1所述的基于欧姆接触的高电子迁移率异质结结构，其特征在于，所述离子注入区(21)的注入离子为硅、锗中的一种或多种，注入离子的浓度为1×1015-1×1022cm-3，深度为5-1000nm。
7.根据权利要求1所述的基于欧姆接触的高电子迁移率异质结结构，其特征在于，所述欧姆接触电极(23)的材料包括钛、铝、氮化钛、金、镍、钽、氮化钽中的一种或多种，厚度为50nm-1μm。
8.一种基于欧姆接触的高电子迁移率异质结结构的制备方法，其特征在于，包括步骤：
S1、在衬底(11)表面依次生长复合缓冲区(12)、沟道层(13)和复合势垒区(14)；
S2、对复合势垒区(14)和部分所述沟道层(13)进行离子注入，形成离子注入区(21)；
S3、去除所述离子注入区(21)中的所述复合势垒区(14)和部分所述沟道层(13)，形成宽度小于所述离子注入区(21)宽度的凹槽(22)；
S4、在所述凹槽(22)中沉积金属，形成欧姆接触电极(23)。
9.一种具有高电子迁移率异质结结构的二极管，其特征在于，包括：晶圆(1)、位于所述晶圆(1)一端的阴极(2)和位于所述晶圆(1)另一端的阳极(3)，其中，
所述晶圆(1)包括依次层叠的衬底(11)、复合缓冲区(12)、沟道层(13)和复合势垒区(14)；
所述阴极(2)包括子注入区(21)、凹槽(22)和欧姆接触电极(23)，所述离子注入区(21)贯穿所述复合势垒区(14)且位于所述沟道层(13)中，位于所述沟道层(13)中的离子注入区部分形成n型高掺杂；所述凹槽(22)位于所述离子注入区(21)中，同时贯穿所述复合势垒区(14)且位于所述沟道层(13)中；所述欧姆接触电极(23)填充所述凹槽(22)；
所述阳极(3)位于所述复合势垒区(14)中。
10.一种具有高电子迁移率异质结结构的晶体管，其特征在于，包括晶圆(1)、位于所述晶圆(1)一端的源电极(2)、位于所述晶圆(1)另一端的漏电极(3)以及位于所述源电极(2)和所述漏电极(3)之间的栅电极(4)，其中，
所述晶圆(1)包括依次层叠的衬底(11)、复合缓冲区(12)、沟道层(13)和复合势垒区(14)；
所述源电极(2)和所述漏电极(3)均包括注入区(21)、凹槽(22)和欧姆接触电极(23)，所述离子注入区(21)贯穿所述复合势垒区(14)且位于所述沟道层(13)中，位于所述沟道层(13)中的离子注入区部分形成n型高掺杂；所述凹槽(22)位于所述离子注入区(21)中，同时贯穿所述复合势垒区(14)且位于所述沟道层(13)中；所述欧姆接触电极(23)填充所述凹槽(22)；
所述栅电极(4)位于所述复合势垒区(14)上。
CN202111070445.3A 2021-09-13 2021-09-13 高电子迁移率异质结结构及制备方法、二极管、晶体管 Pending CN114005867A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111070445.3A CN114005867A (zh) 2021-09-13 2021-09-13 高电子迁移率异质结结构及制备方法、二极管、晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111070445.3A CN114005867A (zh) 2021-09-13 2021-09-13 高电子迁移率异质结结构及制备方法、二极管、晶体管

Publications (1)

Publication Number Publication Date
CN114005867A true CN114005867A (zh) 2022-02-01

Family

ID=79921307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111070445.3A Pending CN114005867A (zh) 2021-09-13 2021-09-13 高电子迁移率异质结结构及制备方法、二极管、晶体管

Country Status (1)

Country Link
CN (1) CN114005867A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118486717A (zh) * 2024-05-31 2024-08-13 深圳平湖实验室 晶体管、其制备方法及电子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283048A (ja) * 2009-06-03 2010-12-16 Nec Corp ヘテロ接合電界効果トランジスタ、その製造方法
CN102341897A (zh) * 2008-12-31 2012-02-01 英特尔公司 具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱mosfet沟道
CN104362181A (zh) * 2014-11-03 2015-02-18 苏州捷芯威半导体有限公司 一种GaN异质结二极管器件及其制备方法
CN104377239A (zh) * 2013-08-12 2015-02-25 富士通株式会社 半导体器件及其制造方法
US20170373179A1 (en) * 2016-06-24 2017-12-28 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102341897A (zh) * 2008-12-31 2012-02-01 英特尔公司 具有由金属源极/漏极和共形再生长源极/漏极导致的单轴应变的量子阱mosfet沟道
JP2010283048A (ja) * 2009-06-03 2010-12-16 Nec Corp ヘテロ接合電界効果トランジスタ、その製造方法
CN104377239A (zh) * 2013-08-12 2015-02-25 富士通株式会社 半导体器件及其制造方法
CN104362181A (zh) * 2014-11-03 2015-02-18 苏州捷芯威半导体有限公司 一种GaN异质结二极管器件及其制备方法
US20170373179A1 (en) * 2016-06-24 2017-12-28 Cree, Inc. Depletion mode semiconductor devices including current dependent resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118486717A (zh) * 2024-05-31 2024-08-13 深圳平湖实验室 晶体管、其制备方法及电子装置

Similar Documents

Publication Publication Date Title
US7919791B2 (en) Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same
TWI436478B (zh) 隧道場效電晶體及其製造方法
CN100555659C (zh) 外延基底和半导体元件
CN105405897A (zh) 一种纵向导通型GaN基沟槽结势垒肖特基二极管及其制作方法
CN110148625B (zh) 一种氧化镓垂直结型场效应晶体管及其制备方法
CN107393956A (zh) 包含p型超晶格的增强型高电子迁移率晶体管及制备方法
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN113903802A (zh) 基于阵列条的增强型开关晶体管及其制作方法
CN108878509B (zh) 氮化镓晶体管及其制造方法
CN113193038A (zh) p型沟道的III-V族材料异质结构和HEMT器件及制备方法
WO2023093294A1 (zh) 一种氧化镓器件及制备方法
EP0180457A2 (en) Semiconductor integrated circuit device and method for producing same
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
WO2022199309A1 (zh) 具有p-GaN盖帽层的HEMT器件及制备方法
CN114005867A (zh) 高电子迁移率异质结结构及制备方法、二极管、晶体管
CN115910782B (zh) 常关型高电子迁移率晶体管的制造方法
CN111211176A (zh) 一种氮化镓基异质结集成器件结构及制造方法
CN114171597B (zh) 一种低源极接触电阻的SiC MOSFET器件及其制备方法
CN112201689A (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN117457710A (zh) 基于p型Ga2O3的肖特基二极管及制备方法
CN108598154A (zh) 一种增强型氮化镓晶体管及其制备方法
CN115084224A (zh) 一种垂直结构的NiO/Ga2O3 JFET及其制备方法
CN113990920B (zh) 一种具有壳核结构的氮化物功率半导体器件及其制备方法
CN111029410A (zh) 一种结势垒肖特基结构的二极管及其制造方法
US12100759B2 (en) Semiconductor device, manufacturing method and electronic equipment

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20220201