[go: up one dir, main page]

DE69737702T2 - Verfahren zur Herstellung von Halbleiterscheiben - Google Patents

Verfahren zur Herstellung von Halbleiterscheiben Download PDF

Info

Publication number
DE69737702T2
DE69737702T2 DE69737702T DE69737702T DE69737702T2 DE 69737702 T2 DE69737702 T2 DE 69737702T2 DE 69737702 T DE69737702 T DE 69737702T DE 69737702 T DE69737702 T DE 69737702T DE 69737702 T2 DE69737702 T2 DE 69737702T2
Authority
DE
Germany
Prior art keywords
wafer
wafers
grinding
polishing
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69737702T
Other languages
English (en)
Other versions
DE69737702D1 (de
Inventor
Tadahiro Nishishirakawa-gun Fukushima Kato
Hisashi Nishishirakawa-gun Fukushima Masumura
Sadayuki Nishishirakawa-gun Fukushima Okuni
Hideo Nishishirakawa-gun Fukushima Kudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of DE69737702D1 publication Critical patent/DE69737702D1/de
Application granted granted Critical
Publication of DE69737702T2 publication Critical patent/DE69737702T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02013Grinding, lapping
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02019Chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Weting (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft Verfahren zur Herstellung von Halbleiterwafern, insbesondere einkristallinen Siliciumwafern.
  • Beschreibung des Stands der Technik
  • Ein bekanntes Verfahren zur Herstellung von Halbleiterwafern umfasst einen Scheibenschneidschritt zum Erhalten dünner, scheibenförmiger Wafer durch Scheibenschneiden eines einkristallinen Barrens, der durch Ziehen unter Verwendung einer Einkristall-Ziehvorrichtung erhalten wurde, einen Abfasschritt zum Abfasen von Außenumfangskanten des Wafers, um Absplitterungen und Risse des als Scheibe geschnittenen Wafers zu verhindern, einen Läppschritt zum Glätten der angefasten Waferflächen, einen Nassätzschritt zum Entfernen von nach dem Abfasen und Läppen verbliebenen Verarbeitungsschadensschichten, einen Einseiten-Spiegelpolierschritt zum Spiegelpolieren einer Seitenfläche der geätzten Wafer sowie einen Waschschritt zum Verbessern der Sauberkeit derselben durch Entfernen von Schleif- und Fremdteilchen, wie sie auf den polierten Wafern verblieben sind.
  • Bei den einzelnen Schritten beim obigen bekannten Verfahren bestehen jedoch verschiedene Probleme. Beim ersten Scheibenschneidschritt, bei dem der Barren mit einer kreisförmigen Scheibenschneideinrichtung mit interner Schneide oder einer Drahtsäge in die dünnen, scheibenförmigen Wafer zerteilt wird, verhindert ein kleiner Unterschied zwischen den Schneidwiderständen auf der rechten und der linken Seite, wozu es durch das Schneidblatt kommt, ein gerades Vordringen beim Blattschneidevorgang. Im Ergebnis wird an der Schneidfläche eine Aufwölbung oder Verwindung erzeugt. Eine derartige Aufwölbung oder Verwindung ist ein Grund für aufwändige und mühselige Prozesse in den folgenden Schritten.
  • Im Läppschritt kann eine Verwindung nicht entfernt werden, jedoch eine Aufwölbung.
  • Im Ätzschritt wird eine saure oder alkalische, wässrige Mischlösung als Ätzlösung zum Entfernen der Bearbeitungsschadensschichten verwendet, wie sie durch die vorige mechanische Bearbeitung erzeugt werden. Jedoch wird die Ebenheit der Waferoberfläche durch die Aktivität der Ätzlösung beeinflusst, und es ist erforderlich, die Bearbeitungsschadensschichten unter Einhaltung der Ebenheit zu entfernen.
  • Der Polierschritt nutzt einen mechanisch-chemischen Polierschritt aus mehreren Stufen, und durch die dynamische Funktion des mechanischen Polierens und des chemischen Entfernens beim Ätzen wird ein hochgenaues Spiegelfinish mit hoher Effizienz mit zusammengesetztem geometrischem Effekt erzielt. Diese Funktion wird durch die Anteile des mechanischen und des chemischen Elements während des Polierens beeinflusst.
  • Die von der Anmelderin eingereichte und nicht öffentlich bekannte japanische Patentanmeldung Heisei 6-227291 schlägt Maßnahmen zum Verringern des Aufwölbens von Wafern in der geschnittenen Form unmittelbar nach dem obigen Scheibenschneidprozess und vor dem Läppen, insbesondere einer Unebenheit oder einer Aufwölbung langer Zyklen von 0,5 bis 30 mm, vor, wie es in der 7 dargestellt ist. Um die oben genannte Aufwölbung mit langem Zyklus auszuschließen, wird, anstatt dass ein Wafer 1 auf solche Weise gehalten wird, dass seine Rückseite 1b direkt an der Oberfläche einer Spanngrundplatte 2 festgespannt wird, wie es in (A) dargestellt ist, zwischen dem Wafer 1 und der Grundplatte 2 Wachs oder ein ähnliches Haftmittel 3 angebracht, wie in (B) dargestellt, um Unebenheiten oder Aufwölbungen usw. mit langem Zyklus an der Rückseite 1b zu absorbieren. (Diese Technik wird nachfolgend als erste Schleiftechnik bezeichnet.)
  • Bei dieser Technik werden die Unebenheiten der rückseitigen Waferfläche 1b im Haftmittel 3 dadurch absorbiert, dass die Waferrückseite 1b über das dazwischenliegenden Klebmittel 3 an der Oberseite der Grundplatte 2 befestigt ist. Anders gesagt, dient das Haftmittel 3 als Unebenheitsabsorber, und so kann das Oberflächenpolieren des Wafers 1 selbst dann, wenn an der Waferrückseite 1b Unebenheiten vorhanden sind, ohne elastische Verformung desselben erfol gen. So ist es möglich, die Ebenheit der geschliffenen Vorderseite 1a selbst dann aufrecht zu erhalten, wenn die Klebung aufgehoben wird. Bei dieser bekannten Technik (die nicht gut bekannt ist) werden Hohlräume, wie sie auf einem Wafer oder einem ähnlichen dünnen Werkstück durch die obige "Aufwölbung" erzeugt werden, wenn er auf die Grundplatte 2 aufgesetzt wird, aufgefüllt, um ihre Übertragung auf die Vorderseite des Werkstücks zu verhindern. Das Haftmittel 3 kann geschmolzenes Wachs, Heißschmelzkleber, Gips, Eis usw. sein.
  • Gemäß der nicht öffentlich bekannten japanischen Patentanmeldung Heisei 8-80719 sind zum Verringern von Aufwölbungen mit Zyklen von ungefähr 0,5 bis 30 mm andere Maßnahmen vorgeschlagen. Dieser Vorschlag nutzt eine vertikal arbeitende Vorschub-Flächenschleifmaschine mit einem tassenförmigen Schleifstein mit einem Waferaufsetz-Drehteller, der für eine variable Waferspannkraft sorgt. Hierbei bedeutet "Vorschubschleifen" das Verfahren, bei dem der Schleifstein rechtwinklig zu seiner Reibungs-Rotationsfläche transportiert wird. In diesem Fall wird im abschließenden Schleifstadium, d.h. in einer Ausfunkzeit, der Spanndruck auf den Wafer auf einen niedrigen Druck zum Schleifen des Werkstücks umgeschaltet, um dadurch die Aufwölbung zu entfernen. (Diese Technik wird nachfolgend als Schleifen gemäß einer zweiten Schleiftechnik bezeichnet.)
  • Genauer gesagt, wird, wie es in der 8 dargestellt ist, in einem anfänglichen Stadium des Schleifens das Werkstück für den Schleifvorgang bei einem Saugdruck nahe dem normalen Vakuum gehalten, wie es in (A) dargestellt ist. Jedoch wird in einem abschließenden Stadium (oder zur Ausfunkzeit, d.h. zum Zeitpunkt eines Schleifens ohne Vorschub), bei dem der Schleifstein-Vorschubdruck verringert ist oder im Wesentlichen null beträgt, der Saugdruck auf einen Druck verringert, bei dem der Haltedruck aufrecht erhalten werden kann, wie es in (B) dargestellt ist. Durch diese Vorgehensweise kann das Flächenschleifen in einem Zustand erfolgen, in dem die elastische Verformungskraft des Wafers wesentlich verringert ist, während die Haltekraft erhalten bleibt, und die durch das Flächenschleifen erzielte Ebenheit kann selbst beim Aufheben des Spannvorgangs erhalten bleiben.
  • Wenn der dünne Wafer als Werkstück beim Flächenschleifprozess ein Wafer im zugeschnittenen Zustand unmittelbar nach dem Scheibenschneiden ist, beträgt der Saugdruck nahe am Vakuum geeigneterweise –600 bis –760 mmHg, und der Saugdruck im Zustand, in dem die elastische Verformungskraft des Wafers im Wesentlichen aufgehoben ist, beträgt geeigneterweise –100 bis –50 mmHg.
  • Als Ätzmaßnahmen sind in der japanischen Patentoffenlegungsveröffentlichung Heisei 5-160074 "Ein System zum Entfernen von Material von Wafern" und in der japanischen Patentoffenlegungsveröffentlichung 6-5571 "Ein Verfahren und eine Vorrichtung zum kontaktfreien Plasmapolieren und Glätten gleichmäßig abgedünnter Substrate" vorgeschlagen. Gemäß diesem Vorschlag werden Formdaten eines Wafers vor dem Ätzen an eine lokale Ätzmaterialentfernung rückgeführt, um die Dickengenauigkeit und die Ebenheitsgenauigkeit des Wafers nach dem Ätzen zu verbessern. Dieses Plasmaätzsystem kann durch plasmaunterstützte chemische Ätzung eine kontaktfreie Kontrolle des Prozesses ermöglichen.
  • Dieses System erlaubt das Beseitigen von Bearbeitungsschadensschichten oder dergleichen ohne Verringerung der Ebenheit des Wafers, und die Rückführung der Formdaten erlaubt feines Glätten durch Kontrolle der dem Reaktionsplasmagas zugeführten Hochfrequenzleistung und der Variation der Geschwindigkeit des Wafers in einer XY-Richtung.
  • Im Polierschritt für einseitiges Spiegelfinish wird die Wafervorderseite, die im vorigen Ätzschritt geätzt wurde, dem Polierschritt für einseitiges Spiegelfinish zugeführt, und es besteht kein Problem. Jedoch werden an der Waferrückseite, auf der die große Oberflächenrauigkeit unverändert verbleibt, scharfe Enden unebener Stellen durch Absplittern abgebrochen, was eine große Anzahl von Teilchen erzeugt und die Ausbeute verringert.
  • Um dieses Problem zu lösen, hat die Anmelderin bereits in der nicht gut bekannten (Stand der Technik) japanischen Patentanmeldung Heisei 7-207514 eine Technik vorgeschlagen.
  • Gemäß diesem Vorschlag wird in ein Verfahren der Halbleiterherstellung ein Schritt des doppelseitigen Waferpolierens eingebaut, um die Ebenheit des polierten Wafers zu verbessern, und es wird auf die Erzeugung von Staubteilchen durch Absplitterung von der Waferrückseite durch Polieren des doppelseitigen Wafers unterdrückt, um die Ausbeute der Vorrichtung zu verbessern.
  • Einhergehend mit der jüngeren hohen Funktionsdiversifikation, Funktionsverbesserung, Superminiaturisierung, leichten Aufbauweise und dem Integrations dichteanstieg von Halbleitern wurden die hohe Qualität und die großen Abmessungen von Wafern als Substraten verbessert, und es ist schwierig, bei Wafern von einer Größe von 200 bis 300 mm und darüber hochgenaue Ebenheit zu erzielen. Als auf dem neuesten Stand befindliches Verfahren der Waferherstellung einer zukünftigen Generation ist insbesondere für Wafer mit erhöhten Abmessungen eine Herstelltechnik erwünscht, die hohe Ebenheit und eine Qualitätsverbesserung erlaubt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Erfindung versucht, ein Verfahren zur Herstellung von Halbleiterwafern zu schaffen, das den Prozessaufwand verringert, während es hohe Glattheit und eine Qualitätsverbesserung erlaubt, speziell obwohl der Durchmesser solcher Wafer, den Erfordernissen der Zeit genügend, größer werden könnten. und Insbesondere ist es eine Aufgabe der Erfindung, durch Kombinieren der verschiedenen obigen Techniken gemäß früheren Anmeldungen und bekannter Techniken, ein Verfahren zur Herstellung von Halbleiterwafern, das zur Verarbeitung von Wafern erhöhter Abmessungen bei einer Materialbearbeitung zum Entfernen von Aufwölbungen mit langem Zyklus, wie sie an Wafern im gerade zugeschnittenen Zustand erzeugt sind, und auch zum Entfernen von Bearbeitungsschadensschichten geeignet ist, wobei diese Entfernungsvorgänge durch herkömmliches Lippen unmöglich waren, so zu schaffen, dass der Prozess keinen nachteiligen Einfluss auf anschließende Prozessstadien hat, während ferner die Erzeugung von Teilchen durch einseitiges Polieren verhindert ist.
  • Eine speziellere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von Halbleiterwafern zu schaffen, bei dem eine Flächenschleifeinrichtung für einen Glättungsschritt zum Entfernen von Verwindungen in Wafern im zugeschnittenen Zustand verwendet wird, was durch Läppen als Problem des herkömmlichen Prozesses schwierig war, während eine Erzeugung von Teilchen bei doppelseitigem Polieren verhindert ist.
  • Eine andere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterwafers zu schaffen, das ein effektives Entfernen von Schneidteilchen und Bearbeitungsschadensschichten aufgrund mechanischer Bearbeitung bis zum Glättungsschritt erlaubt.
  • Eine weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterwafers zu schaffen, bei dem eine erste Schleifmaßnahme auf Grundlage eines doppelseitigen Schleifens eingeführt ist, um Schwankungen der Waferform durch eine Chargenbearbeitung von Wafern zu entfernen, während Verwindungen oder Aufwölbungen eines Wafers im Schneidzustand, wie sie beim Scheibenschneiden eines Barrens erzeugt werden, umgeformt werden, wobei das Werkstück unter Verwendung einer zweiten Schleifmaßnahme mit hoher Genauigkeit geglättet wird.
  • Eine noch weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterwafers geschaffen, das ein effektives Entfernen von Schneidteilchen und Bearbeitungsschadensschichten von Wafern erlaubt, während deren Ebenheit erhalten bleibt.
  • Eine noch weitere Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung eines Halbleiterwafers geschaffen, bei dem ein Plasmaätzschritt effektiv eingeführt ist, um ein Glätten von Wafern und ein Entfernen von Bearbeitungsschadensschichten von diesen gleichzeitig zu bewirken, während die Erzeugung von Teilchen verhindert ist.
  • Nun wird der Verlauf bis zur Fertigstellung der Erfindung beschrieben.
  • Probleme, wie sie sich bei der Herstellung von Wafern großer Abmessungen ergeben, sind eine Verbesserung der Ebenheit und eine Qualitätsverbesserung, wie ein Entfernen von Schneidteilchen und Bearbeitungsschadensschichten. Eine Technik zum Lösen dieser Probleme bildet eine Grundlage von Techniken zum Herstellen zukünftiger Wafer. Als derartige Technik hat die Anmelderin die in der oben genannten japanischen Patentanmeldung Heisei 7-207514 (Technik gemäß einer früheren Anmeldung) angegebene Technik eines doppelseitigen Polierens studiert.
  • Nun wird die Technik des doppelseitigen Polierens kurz beschrieben.
  • Die beim bekannten Scheibenschneidschritt erzielbare Ebenheit von Wafern beträgt hinsichtlich der TTV (Total Thickness Variation = Gesamtdickenvariation), d.h. der Differenz zwischen der maximalen und der minimalen Waferdicke, 10 bis 20 μm. Außerdem zeigt der Wafer Bearbeitungsschäden bis zu einer maximalen Tiefe von 30 μm auf einer Seite.
  • Wie oben beschrieben, wird im Scheibenschneidschritt die Aufwölbung mit langem Zyklus, wie oben angegeben, erzeugt.
  • Gemäß der Technik der aktuellen bisherigen Anmeldung konnte nach dem Abfasen der durch Scheibenschneiden erhaltenen Wafer durch doppelseitiges Polieren der abgefasten Wafer unter Verwendung eines harten Polierkissens (mit einer Asker-C-Härte von 80 oder darüber; JIS K6301) durch einseitiges Entfernen von Poliermaterial entsprechend 30 μm oder darüber eine sehr zufriedenstellende Ebenheit (TTV) erzielt werden. Auch ergab es sich, dass die Bearbeitungsschadensschicht und eine für das Scheibenschneiden charakteristische Aufwölbung entfernt werden können.
  • Das doppelseitige Poliersystem dient zwar zum gleichzeitigen Polieren der zwei Seiten eines Wafers durch auf eine obere und eine untere Platte aufgelegte Polierkissen, jedoch ist es vom Chargentyp (mit gleichzeitigem Polieren mehrerer Wafer), und Schwankungen der Dicke und der Ebenheit des dem Polierschritt zugeführten Materials haben großen Einfluss auf die Ebenheit der polierten Wafer.
  • Um darüber hinaus hochgenaue Ebenheit bei kleinem Entfernen von Poliermaterial zu erzielen, ist es erforderlich, als Material Wafer mit kleinen Dickenschwankungen und zufriedenstellender Ebenheit in einem Prozess vor dem Polierschritt zuzuführen.
  • Um dieses Problem zu lösen, verfügt die Erfindung über das Merkmal des Glättens, dünner scheibenförmiger Wafer, wie sie unmittelbar nach dem Scheibenschneiden oder, falls erwünscht, nach dem Abfasen erhalten sind, mit einer vorbestimmten Flächenschleifeinrichtung, und sie verfügt über das Merkmal des beidseitigen Schleifens der geglätteten Wafer durch gleichzeitiges doppelseitiges Polieren, vorzugsweise unter Verwendung eines harten Polierkissens (mit einer Asker-C-Härte von 80 oder darüber).
  • In diesem Fall kann das Flächenschleifen an einem Wafer nach dem anderen erfolgen, um hochgenaue Ebenheit aufrecht zu erhalten, während das doppelseitige Polieren entweder durch Chargenpolieren oder für einen Wafer nach dem anderen erfolgen kann.
  • In diesem Fall können, vor dem oben genannten doppelseitigen Polieren, Wafer nacheinander unter Verwendung eines tellerförmigen Schleifsteins in einer vertikal arbeitenden Vorschub-Flächenschleifmaschine bearbeitet werden. Durch diese Vorgehensweise ist es möglich, dem Schritt für doppelseitiges Polieren Wafer mit stabiler Dickengenauigkeit und Ebenheit zuzuführen.
  • Die Erfindung ist auch durch Folgendes gekennzeichnet: Glätten dünner, scheibenförmiger Wafer, wie sie unmittelbar nach dem Scheibenschneiden oder, falls erwünscht, nach dem Abfasen erhalten sind, durch eine vorbestimmte Flächenschleifeinrichtung, Entfernen von Bearbeitungsschadensschichten von den geglätteten Wafern unter Aufrechterhalten der Ebenheit derselben durch einen vorbestimmten Ätzprozess, und beidseitiges Polieren der Wafer nach dem Entfernen der Bearbeitungsschadensschicht durch gleichzeitiges doppelseitiges Polieren, geeigneterweise unter Verwendung eines harten Polierkissens (mit einer Asker-C-Härte von 80 oder darüber).
  • In diesem Fall ist der Ätzprozess geeigneterweise ein Nassätzprozess unter Verwendung einer alkalischen Lösung als Ätzlösung.
  • Durch Ausführen des Ätzprozesses mit einer alkalischen Lösung nach dem Glätten durch die Flächenschleifeinrichtung kann die Oberflächenrauigkeit stark verbessert werden, wodurch eine starke Verringerung des Entfernens von Poliermaterial im folgenden doppelseitigen Polierschritt möglich ist.
  • Außerdem erlaubt die Verwendung einer alkalischen Lösung als Ätzlösung das Entfernen von Schneidteilchen und Bearbeitungsschadensschichten, während in zuverlässiger Weise die im vorigen Schritt erzielte Ebenheit erhalten bleibt.
  • Das Flächenschleifen kann auch erfolgen, während Wachs oder ein ähnliches Bearbeitungsschadensschicht zwischen einen Wafer und eine Grundplattenfläche eingefügt ist, die die Rückseite des Wafers durch Saugkraft hält. Alternativ kann das Flächenschleifen an der Vorderseite des Wafers erfolgen, während seine Rückseite durch Unterdruck eingespannt gehalten wird, und der Unterdruck zum Halten des eingespannten dünnen Werkstücks (nachfolgend als Spanndruck bezeichnet) kann im abschließenden Schleifstadium verringert werden, vorzugsweise innerhalb einer Ausfunkzeit, wenn der Schleifstein-Vorschubdruck gesenkt wird.
  • Bei jeder der obigen Techniken ist es möglich, die Ebenheit der Waferfläche mit geschliffener Oberfläche aufrecht zu erhalten und ein starkes Entfernen einer Aufwölbung eines Wafers im geschnittenen Zustand zu erzielen, was bisher unmöglich war, um es dadurch zu ermöglichen, dem Schritt des doppelseitigen Polierens ein Material hoher Genauigkeit zuzuführen und zu einer Effizienzverbesserung beizutragen.
  • Der Flächenschleifschritt kann aus einem ersten Schleifschritt auf Grundlage eines doppelseitigen Schleifens und einem zweiten Schleifschritt auf Grundlage eines Vorschub-Flächenschleifens mit tassenförmigem Schleifstein bestehen.
  • Durch Einführen des doppelseitigen Schleifschritts vor dem Flächenschleifen ist es möglich, nicht nur eine Wafer-Chargenbearbeitung zu erzielen, sondern auch Bearbeitungsschadensschichten auf beiden Waferseiten auszubilden, um diesen beiden Flächen ausgeglichene elastische Verformungen zu verleihen und eine Erzeugung einer Sekundärverwindung zu verhindern. Insbesondere ist es möglich, die Dickenschwankungen des Wafers zu verringern. Diese Effekte können auch dann erzielt werden, wenn Wafer durch Wafer-Chargenbearbeitung doppelseitig poliert werden.
  • Gemäß der Erfindung werden dünne, scheibenförmige Wafer, wie sie unmittelbar nach dem Scheibenschneiden oder, falls erwünscht, nach dem Abfasen erhalten sind, durch eine Flächenschleifeinrichtung oder eine Läppeinrichtung geglättet, und nachdem das Entfernen von Bearbeitungsschadensschichten von den geglätteten Wafern und eine Feinglättung derselben in einem Trockenätzprozess unter Verwendung von Plasma erfolgten, werden die Wafer durch gleichzeitiges doppelseitiges Polieren, vorzugsweise mit einem harten Polierkissen (mit einer Asker-C-Härte von 80 oder darüber) auf beiden Seiten poliert.
  • Wahlweise kann das Einebnen durch einen Trockenätzprozess unter Verwendung von Plasma erfolgen, so dass es möglich ist, den Einebnungsschritt durch die Oberflächenschleifeinrichtung oder die Läppeinrichtung wegzulassen und Wafer in der zugeschnittenen Form, wie sie unmittelbar nach dem Zerteilen in Scheiben erhalten sind, in einem Trockenätzprozess unter Verwendung eines Plasmas direkt einzuebnen, nachdem die Prozessschädigungsschicht entfernt und eingeebnet wurde, und wobei beide Seiten der eingeebneten Wafer durch gleichzeitiges doppelseitiges Polieren poliert werden, vorzugsweise unter Verwendung eines harten Polierkissens (mit einer Asker-C-Härte von 80 oder mehr).
  • Ferner ist es möglich, Wafer im geschnittenen Zustand, wie sie unmittelbar nach dem Scheibenschneiden erhalten sind, durch eine Flächenschleifeinrichtung oder eine Läppeinrichtung zu glätten und Bearbeitungsschadensschichten in einem vorbestimmten Ätzprozess von den geglätteten Wafern zu entfernen, während deren Ebenheit erhalten bleibt, wobei ferner nach dem Entfernen der Bearbeitungsschadensschicht durch einen Trockenätzprozess unter Verwendung von Plasma beide Seiten der geglätteten Wafer durch gleichzeitiges doppelseitiges polieren, vorzugsweise unter Verwendung eines harten Polierkissens (mit einer Asker-C-Härte von 80 oder darüber) poliert werden.
  • In diesem Fall ist die Plasmaätzeinrichtung geeigneterweise so aufgebaut, dass sie ein plasmaunterstütztes chemisches Ätzen ausführt.
  • Eine derartige Technik kann durch ein System realisiert werden, bei dem Waferformdaten vor dem Ätzen an eine lokale Ätzmaterialentfernung rückgeführt werden, um die Dickengenauigkeit und Ebenheitsgenauigkeit des Wafers nach dem Ätzen zu verbessern. Ein derartiges System kann eine PACE(plasma-assisted chemical etching = plasmaunterstütztes chemisches Ätzen)-Technik, gemäß der japanischen Patentoffenlegungsveröffentlichung Heisei 6-5571 wie von Heuges Danbary Optical Systems Inc. entwickelt, verwenden.
  • Durch Einführen eines derartigen kontaktfreien plasmaunterstützten chemischen Ätzens, bei dem eine Regelung im Materialbearbeitungsschritt, insbesondere bei doppelseitigem Polieren möglich ist, ist es möglich, mit Spiegelfinish polierte Wafer mit hochgenauer Ebenheit zu erhalten.
  • Demgemäß ist es, gemäß der Erfindung, durch Verwenden eines Schritts für doppelseitiges Polieren als Polierschritt beim bekannten Bearbeitungsprozess, der über die Schritte des Scheibenschneidens durch eine Drahtsäge, des Läppens, des Ätzens und Polierens verfügt, und durch Verwenden, anstelle des Läppens beim bekannten Prozess, eines Schritts mit doppelseitigem Schleifen und eines Flächenschleifschritts mit niedrigem Saugdruck in einem Prozess des Zuführens des Materials zum Polierschritt, möglich, die Ebenheit stark zu verbessern, Dickenschwankungen der Materialwafer zu unterdrücken, und die Herstellkontrolle beim doppelseitigen Polieren zu verbessern.
  • Das Anwenden des Plasmatrockenätzens, bei dem eine Regelung möglich ist, erlaubt eine feinere Verbesserung der Glattheit und eine weitere Verbesserung der Herstellkontrolle.
  • Demgemäß ist es durch die Erfindung möglich, die hohe Ebenheit und Qualität zu verbessern, während der Prozess insbesondere für Wafer großer Abmessungen von 200 bis 300 mm und darüber vereinfacht ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Flussdiagramm, das drei Ausführungsformen der Erfindung zeigt, wobei:
    • (A) einen Fall veranschaulicht, bei dem durch Schritte E bis H erhaltene geätzte Wafer dem Plasma-Trockenätzprozess unterzogen werden;
    • (B) einen Fall veranschaulicht, bei dem die durch Schritte E bis G erhaltene geglättete Wafer dem Plasma-Trockenätzprozess unterzogen werden; und
    • (C) einen Fall veranschaulicht, gemäß dem ein Wafer im geschnittenen Zustand, der durch Abfasen von in Scheiben geschnittenen Wafern hergestellt wurde, dem Plasma-Trockenätzprozess unterzogen wird;
  • 2 zeigt schematische Ansichten, die Maschinen für doppelseitiges Schleifen zeigen, wobei (A) eine Schleifmaschine für ein Werkstück nach dem anderen zeigt und (B) eine Chargen-Schleifmaschine zeigt;
  • 3 zeigt eine Niederdruck-Flächenschleifmaschine, wobei (A) eine Schnittansicht und (B) eine perspektivische Ansicht ist;
  • 4 zeigt eine Maschine für doppelseitiges Polieren, wobei (A) einen Vertikalschnitt zeigt und (B) einen Teilschnitt zeigt;
  • 5 ist eine Schnittansicht, die eine Maschine für plasmaunterstütztes chemisches Ätzen zeigt;
  • 6 ist ein Kurvenbild, das die Ebenheitsänderung zeigt, wenn ein unmittelbar nach dem Drahtsägen erhaltener Wafer im geschnittenen Zustand plasmageätzt und dann doppelseitig poliert wird;
  • 7 zeigt in (A) Funktionen von Grundkonstruktionen für eine gut bekannte Flächenschleiftechnik und in (B) eine erste Flächenschleiftechnik, wie sie gemäß der Erfindung vorzugsweise angewandt wird; und
  • 8 zeigt Funktionen einer Grundkonstruktion für eine zweite Flächenschleiftechnik, wie sie gemäß der Erfindung vorzugsweise angewandt wird.
  • In den Figuren ist mit 1 ein Wafer bezeichnet, mit 11a ein oberer Schleifstein, mit 12a ein unterer Schleifstein, mit 14 ein Träger, mit 20 eine Grundplatte, mit 21 ein Drehteller, mit 22 ein tassenförmiger Schleifstein, mit 29a eine Hochdruck-Vakuumquelle, mit 29b eine Niederdruck-Vakuumquelle, mit 32 eine Einheit für zweidimensionale Bewegung, mit 33 ein Halter, mit 38 ein Plasmakammerraum, mit 39 eine Prozessgas-Zuführleitung, mit 40a eine Hochfrequenz-Ansteuerelektrode, mit 41 eine Vakuumreaktionskammer, mit 51 ein unterer Polierdrehteller, mit 52 ein oberer Polierdrehteller, mit 51a und 51a ein Polierkissen, mit 53 ein zentrales Zahnrad, mit 54 ein internes Zahnrad, mit 55 ein zahnradbetriebener Träger, mit E ein Scheibenschneidschritt, mit F ein Abfasschritt, mit G ein Glättungsschritt, mit H ein Ätzschritt, mit K ein Schritt für doppelseitiges Polieren, mit P ein Plasmaätzschritt.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Nun wird eine Ausführungsform der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Solange nichts speziell beschrieben ist, haben die Größen, Formen, Relativpositionen usw. der in Zusammenhang mit der Ausführungsform beschriebenen Komponenten keine Bedeutung hinsichtlich einer Beschränkung des Schutzumfangs der Erfindung, sondern sie sind lediglich beispielhaft.
  • Die 1 ist ein Flussdiagramm zum Veranschaulichen dreier Ausführungsformen des erfindungsgemäßen Verfahrens zur Herstellung von Halbleiterwafern.
  • Gemäß der 1 verfügt ein erfindungsgemäßer Prozess zur Herstellung von Halbleiterwafern über einen Scheibenschneidschritt E zum Scheibenschneiden eines einkristallinen Halbleiterbarrens in dünne, scheibenförmige Wafer, einen Abfasschritt F zum Abfasen von in Scheiben geschnittenen Wafern, einen Glättungs(oder Flächenschleif)schritt G des Glättens der abgefasten Wafer, einen Nassätzschritt H zum Entfernen von Schnittteilchen und Bearbeitungs schadensschichten, wie sie an den geglätteten Waferoberflächen erzeugt sind, und einen Schritt K für doppelseitiges Polieren zum spiegelglatten Polieren der geätzten Waferflächen. Dem Schritt K für doppelseitiges Polieren zuzuführende Materialwafer werden durch die Schritte E bis H erhalten.
  • Die Wafer im geschnittenen Zustand unmittelbar nach dem Scheibenschneiden eines Barrens durch eine Drahtsäge oder eine Scheibenschneideinrichtung mit interner Kreisklinge im Scheibenschneidschritt E verfügen über Aufwölbungen mit Zyklen von 0,5 bis 30 mm, wie oben angegeben, und auch über Unebenheiten kurzer Zyklen. Beim bekannten Läppprozess war es schwierig, die erstere Aufwölbung mit langen Zyklen zu entfernen, wobei jedoch die letzteren Unebenheiten entfernt werden konnten.
  • Der Glättungsschritt G kann aus einem ersten Schleifschritt G-1 auf Grundlage auf doppelseitigen Schleifens und einem folgenden, zweiten Schleifschritt G-2 zum Schleifen der vorderen und der hinteren Waferfläche durch einseitiges Flächenschleifen bestehen. Als Alternativen kann er aus der in (B) in der 7 dargestellten ersten Schleiftechnik oder der in der 8 dargestellten zweiten Schleiftechnik bestehen.
  • Um die Herstelleffizienz und die Schleifgenauigkeit zu verbessern, wird der erste Schleifschritt G-1 geeigneterweise durch eine Chargenschleifmaschine ausgeführt, und der zweite Schleifschritt G-2 wird durch eine Schleifmaschine vom Typ für einen einzelnen Wafer ausgeführt.
  • Wie es unter (A) in der 2 dargestellt ist, wird das doppelseitige Schleifen auf einer vertikal arbeitenden Doppelkopf-Schleifmaschine mit Doppelscheibe mit hochstabiler Konstruktion, wie gut bekannt, ausgeführt.
  • Gemäß der Figur verfügt die Maschine über einen oberen Schleifstein 11a, der durch eine Antriebseinheit 12a mit hoher Geschwindigkeit angetrieben wird, und einen unteren Schleifstein 11b, der durch eine Antriebseinheit 12b mit hoher Geschwindigkeit in derselben Richtung angetrieben wird. Zwischen dem oberen und dem unteren Schleifstein 11a und 11b werden mehrere Wafer 1 im geschnittenen Zustand sukzessive für doppelseitiges Schleifen geführt, wobei sie durch einen Träger 14 gehalten werden, der mit niedriger Drehzahl in der Richtung entgegengesetzt zur Drehung der Schleifsteine angetrieben wird. Die Wafer werden so nacheinander doppelseitig geschliffen.
  • Unter (B) in der 2 ist eine Maschine für doppelseitiges Schleifen vom Chargentyp dargestellt, die über einen oberen und einen unteren Drehteller 61 und 62 mit jeweiligen Schleifsteinen 61a und 62a verfügt, die in zueinander entgegengesetzten Richtungen gedreht werden. Am unteren Drehteller 62 ist in dessen Rotationszentrum ein zentrales Zahnrad 63 vorhanden, und am Außenumfang des unteren Drehteller 62 ist ein internes Zahnrad 64 vorhanden. Zwischen den oberen und den unteren Schleifstein 61a und 62a sind mehrere mit Zahnrädern versehene Träger 66, die jeweils mehrere Wafer 1 tragen, die jeweils in ein Waferaufnahmeloch 66b eingesetzt sind, so eingefügt, dass sie mit dem zentralen Zahnrad 63 und dem internen Zahnrad 64 kämmen und bei Drehung des unteren Drehtellers 62 eine Planetenbewegung, d.h. eine Drehung mit Umlauf, erfahren, um für ein gleichzeitiges doppelseitiges Schleifen (d.h. Chargenschleifen) mehrerer Wafer 1 unter angemessenem, durch den oberen Drehteller 61 ausgeübten Druck zu sorgen.
  • Alle obigen Schleifschritte dienen zum Entfernen eines Hauptteils einer Verwindung oder Aufwölbung der Wafer im geschnittenen Zustand. In jedem dieser Schritte kann Material erzeugt werden, das frei von Dickenschwankungen ist, während aufgrund des doppelseitigen Schleifens auf beiden Werkstückflächen Bearbeitungsschadensschichten erzeugt werden, um die Erzeugung von Verziehungen und Sekundärverwindungen während des Schleifens zu verhindern.
  • Es wird erneut auf die 1 Bezug genommen, gemäß der im zweiten Schleifschritt G-2 die Vorder- und die Rückseite des Werkstücks durch einseitiges Flächenschleifen mit einer vertikal arbeitenden Vorschub-Flächenschleifmaschine unter Verwendung eines tassenförmigen Schleifsteins geschliffen werden.
  • Bei dieser Ausführungsform erfolgt das Schleifen zum Glätten alleine durch die in der 8 dargestellte zweite Schleiftechnik.
  • Wie es schematisch unter (A) und (B) in der 3 dargestellt ist, werden durch eine vertikal arbeitende Flächenschleifmaschine mit hoher Steifigkeit Wafer einzeln bearbeitet. Die Maschine verfügt über eine obere Konstruktion mit einem tassenförmigen Schleifstein 22, der in der Richtung eines Pfeils 24 durch eine Antriebseinheit 26 mit hoher Geschwindigkeit drehend angetrieben wird und der in den Richtungen von Pfeilen 26a vertikal hin- und herbewegbar ist, und einen Drehteller 21, der durch eine zentrale Welle horizontal, wie durch einen Pfeil 25 dargestellt, mit hoher Geschwindigkeit drehbar ist. Auf dem Drehteller 21 ist eine Grundplatte 20 aus Keramik oder einem ähnlichen porösen Material vorhanden. Es sind eine Hochdruck-Vakuumquelle 29a und eine Niederdruck-Vakuumquelle 29b vorhanden, mit denen der Drehteller 21 über einen Kanal 28 und ein Umschaltventil 28a zum Festspannen der Grundplatte 20 verbunden werden kann. Ein Wafer 1 ist ein Material, das auf der Grundplatte 20 eingespannt gehalten wird, und zum Ende des Schleifvorgangs hin wird das herrschende Hochdruckvakuum von –600 mmHg für das Ausfunken zum Entfernen einer Aufwölbung des Wafers auf ein Niederdruckvakuum von –50 bis –100 mmHg umgeschaltet. Die Bezugszahl 27 bezeichnet einen Antriebsmotor zum Antreiben des Drehtellers.
  • Bei dieser Konstruktion bestimmt die Genauigkeit (d.h. die Schwankungen) des Vorschubs des vertikal arbeitenden, sich mit hoher Geschwindigkeit drehenden Schleifsteins direkt die Genauigkeit der Dicke des Wafers als Material. Die Genauigkeit der Waferdicke kann so leicht kontrolliert werden, und es können Wafer mit stabiler und hoher Ebenheit erzeugt werden.
  • Anstelle der obigen Schleiftechnik kann die unter (B) in der 7 dargestellte erste Schleiftechnik, wie oben beschrieben, verwendet werden, bei der zwischen den Wafer 1 und die Oberseite der Grundplatte 2, auf der die Waferrückseite 1b gehalten wird, das Haftmittel 3 wie Wachs eingefügt wird, um eine Aufwölbung mit langem Zyklus oder dergleichen auf der Waferrückseite 1b zu absorbieren.
  • Der in der 1(A) dargestellte Nassätzschritt H dient zum Entfernen von Bearbeitungsschadensschichten oder dergleichen, wie sie auf den Materialflächen im Glättungsschritt G erzeugt wurden, ohne dass die in diesem erhaltene Ebenheit zerstört wird. Die Ebenheit kann abhängig von der Ätzlösung oder deren Rühren oder dem Fortschreiten der Reaktion während des Ätzens zerstört werden. Die beste Ätzlösung ist eine alkalische Lösung (z.B. NaOH oder KOH-Lösung von 45 bis 50 %).
  • Der in der 1(A) bis (C) dargestellte Schritt K für doppelseitiges Polieren besteht aus einem Chargenbearbeitungs-Systemschritt mit hoher Effizienz, bei dem Materialwafer mit der in den vorigen Schritten E bis H erzielten Dickengenauigkeit und Ebenheitsgenauigkeit bearbeitet werden, während die Teil chenerzeugung verhindert wird und Bearbeitungsschäden unterdrückt werden, wie es in der oben angegebenen japanischen Patentanmeldung Heisei 7-207514 genannt ist.
  • Die 4 zeigt den Aufbau zum Ausführen des doppelseitigen Polierens. Ein unterer und ein oberer Drehteller 51 und 52 mit jeweiligen Polierkissen 51a und 52a sind in entgegengesetzten Richtungen drehbar. Am unteren Drehteller 51 ist in der Rotationsachse desselben ein zentrales Zahnrad 53 vorhanden. Am Außenumfang des unteren Drehtellers 51 ist ein internes Zahnrad 54 vorhanden. Zwischen dem unteren und dem oberen Polierkissen 51a und 52a sind mehrere mit Zahnrädern versehene Träger 55, die jeweils in ein Waferaufnahmeloch 55b eingesetzt sind, so vorhanden, dass sie mit dem zentralen Zahnrad 53 und dem internen Zahnrad 54 für eine Drehung in der durch den durchgezogenen Pfeil B dargestellten Richtung und einen Umlauf in der durch einen gestrichelten Pfeil C dargestellten Richtung, bei Drehung der unteren Platte in der Richtung des Pfeils A, kämmen. So können mehrere Wafer 1 gleichzeitig mit durch den oberen Drehteller 52 ausgeübten angemessenen Druck poliert werden. Die Bezugszahl 56 in der Figur bezeichnet eine Polierlösungs-Zuführöffnung.
  • Die 1 zeigt drei verschiedene Formen des Verfahrens zur Halbleiterwafer-Herstellung gemäß der Erfindung. Der Plasmaätzschritt nutzt plasmaunterstütztes chemisches Ätzen (PACE), wie es von der oben genannten Firma Heughes, Danbary Optical Systems Inc. entwickelt wurde. Bei dieser Technik werden Dickenschwankungsdaten an einen Ätzprozess rückgeführt.
  • Bei der unter (A) in der 1 dargestellten Form werden durch die Schritte E bis H erhaltene geätzte Wafer als Materialwafer im Plasmaätzschritt P fein geglättet, bevor sie dem Schritt K für doppelseitiges Polieren zugeführt werden.
  • Der Plasmaätzschritt P erlaubt das Entfernen von Verwindungen und Aufwölbungen, und es kann der herkömmliche Läppschritt G-1' ohne jedes Problem zum Glättungsschritt G hinzugefügt werden.
  • Bei der unter (B) in der 1 dargestellten Form werden durch die Schritte E bis G hergestellte Wafer nach dem Entfernen winziger Unebenheiten in einem Läppschritt G-1' und auch, falls erforderlich, nach einem Glätten in einem Flächenschleifschritt G-2' auf Grundlage des ersten oder zweiten Schleif schritts (G-1 oder G-2, wie in der 1(A) dargestellt), als Materialwafer dem Entfernen von Schnittteilchen und Bearbeitungsschadensschichten und auch einem Feinglätten im Plasmaätzschritt P unterzogen, bevor sie dem Schritt K für doppelseitiges Polieren zugeführt werden.
  • Gemäß einem Beispiel ist es möglich, den herkömmlichen Läppschritt G-1' anstelle des ersten Schleifschritts (G-1) zu verwenden und den Läppschritt G-1' und den zweiten Schleifschritt G-2 in der 1(A) (Schritt für einseitiges Schleifen der Rück-/Vorderseite) für den Glättungsschritt G zu verwenden.
  • Der Plasmaätzschritt P erlaubt ferner ein Glätten zusätzlich zum Entfernen von Verwindungen oder Aufwölbungen, so dass es möglich ist, ohne jedes Problem den Glättungsschritt G wegzulassen.
  • Beim unter (C) in der 1 dargestellten Beispiel, das für das Verständnis der Erfindung von Nutzen ist, werden abgefaste Wafer im geschnittenen Zustand, wie sie durch die Schritte E und F erhalten wurden, als Materialwafer dem Entfernen von Schnittteilchen und für Bearbeitungsschadensschichten und auch dem Glätten im Plasmaätzschritt P unterzogen, bevor sie dem Schritt K Haftmittel zugeführt werden.
  • Plasmaunterstütztes chemisches Ätzen ist in der japanischen Patentoffenlegungsveröffentlichung Heisei 6-5571 offenbart, und es wird hier nicht detailliert beschrieben. Kurz gesagt, zeigt die 5 ein Beispiel für einen Aufbau zu diesem Zweck. Der Aufbau verfügt über eine Vakuumreaktionskammer 41, die durch einen oberen, einen mittleren und einen unteren horizontalen Rahmen 30a bis 30c, zylindrische Umfangswände 31a und 31b zwischen den horizontalen Rahmen 30a und 30b bzw. den horizontalen Rahmen 30b und 30c vorhanden sind, und eine zentrale Abpumpöffnung 42 im unteren horizontalen Rahmen 30a gebildet ist. Vom oberen horizontalen Rahmen 30c hängen zylindrische Strukturen 30d bis 30f herunter, und unter ihren unteren Enden ist zwischen dielektrischen Elementen 36 und 37 ein Plasmakammerraum 38 gebildet. Die Zylinderstrukturen 30d bis 30f sind aneinandergeschraubt, um eine Einstellung ihres Abstands und ihres Winkels zum Wafer 1 zu erlauben. Die Bezugszahl 35 kennzeichnet einen Waferhalter, der auf einen elektrisch geerdeten Halter 33 aufgesetzt ist.
  • Über dem Plasmakammerraum 38 ist eine Prozessgas-Zuführleitung 39 angeordnet, und an der Decke desselben sind eine Hochfrequenz-Ansteuerelektrode 40a und ein mit dieser verbundener Hochfrequenz-Eingangsleiter 40 vorhanden, und sie bilden einen zentralen Teil der Ätzreaktion.
  • Der Materialwafer 1 wird durch den Waferhalter 35 auf dem elektrisch geerdeten Halter 33 gehalten, und darunter ist eine Einheit 32 für zweidimensionales Verstellen vorhanden, um die Ätzposition geeignet einzustellen. Obwohl es nicht dargestellt ist, verfügt die vorliegende Maschine über Mechanismen zum Einstellen der Hochfrequenzleistung, des Gasdrucks und der Temperatur. Reaktionsgas wird in das Plasma eingeleitet, und diesem wird Hochfrequenzleistung zugeführt. Der Prozess ist durch Kontrollieren dieser Vorgänge steuerbar. Ein selektives lokales Ätzen und auch ein Gesamtätzen des Werkstücks ist durch kontaktfreien Betrieb, fallabhängig, möglich.
  • Nun werden durch die obigen Schritte erzielbare Effekte beschrieben.
  • Bei der Herstellung von Materialwafern im unter (C) in der 1 dargestellten Schritt unter Verwendung von Plasma-Trockenätzen gilt:
    Die 6 zeigt den Effekt, wie er bei der Ausführungsform unter Verwendung von plasmaunterstütztem chemischem Ätzen (PACE) erzielt wird. Wie es unter (C) in der 1 dargestellt ist, wurde die Ebenheit des Materials als mit einer Drahtsäge gesägtem Wafer im geschnittenen Zustand und einer Abfasung nach dem Scheibenschneiden, die ungefähr 11 μm (TTV) betrug, durch Plasmaätzen auf Grundlage von PACE stark auf ungefähr 1,5 μm verbessert. Durch Ausführen eines anschließenden doppelseitigen, gleichzeitigen Polierens des Werkstücks, konnte leicht eine Ebenheit von 1 μm und darunter erzielt werden.
  • Durch die unter (A) und (B) in der 1 dargestellten Prozesse, bei denen der Glättungsschritt vor dem plasmaunterstützten chemischen Ätzen (PACE) ausgeführt wird, können weitere Effekte erwartet werden.

Claims (6)

  1. Verfahren zum Herstellen von Halbleiterwafern, mit den folgenden Schritten: 1.) Bereitstellen dünner, scheibenförmiger Wafer (1) unmittelbar nach dem Zerschneiden in Scheiben oder, falls erwünscht, nach dem Abfasen; 2.) optionales Glätten der im Schritt 1 bereitgestellten Wafer durch eine Oberflächenschleif- oder -Läppeinrichtung (2, 3, 11, 12, 14, 20 bis 29, 61 bis 66); 3.) wahlweises Entfernen von Prozessschädigungsschichten aus den im Schritt 2 eingeebneten Wafern durch einen Ätzprozess, der die Waferebenheit aufrechterhält; 4.) Entfernen von Prozessschädigungsschichten aus den durch den Schritt 1 oder wahlweise dem Schritt 2 oder 3 bereitgestellten Wafern durch einen Trockenätzprozess unter Verwendung eines Plasmas; und 5.) gleichzeitiges Polieren beider Seiten der im Schritt 4 trockengeätzten Wafer.
  2. Verfahren nach Anspruch 1, bei dem die Oberflächenschleifeinrichtung das Oberflächenschleifen eines Wafers (1) mit Wachs (3) oder einem ähnlichen Haftmittel ausführt, das zwischen den Wafer und eine Trägerplattenfläche (2), die die Rückseite des Wafers durch Unterdruck hält, eingefügt wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem die Oberflächenschleifeinrichtung über eine erste Schleifeinrichtung (11, 12, 14) auf Grundlage eines doppelseitigen Schleifens und eine zweite Schleifeinrichtung (2, 3, 2029) auf Grundlage eines tastenförmigen Schleifsteins für Vorschub-Flächenschleifen verfügt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem der vorbestimmte Ätzprozess ein Nassätzprozess unter Verwendung einer alkalischen Lösung als Ätzlösung ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem der Plasmaätzprozess ein Plasma-unterstütztes chemisches Ätzen ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem das gleichzeitige Polieren der beiden Waferseiten unter Verwendung eines harten Polierkissens (51a, 52a) mit einer Asker-C-Härte von 80 oder mehr ausgeführt wird.
DE69737702T 1996-03-25 1997-03-25 Verfahren zur Herstellung von Halbleiterscheiben Expired - Fee Related DE69737702T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09487896A JP3620554B2 (ja) 1996-03-25 1996-03-25 半導体ウェーハ製造方法
JP9487896 1996-03-25

Publications (2)

Publication Number Publication Date
DE69737702D1 DE69737702D1 (de) 2007-06-14
DE69737702T2 true DE69737702T2 (de) 2007-12-13

Family

ID=14122319

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69737702T Expired - Fee Related DE69737702T2 (de) 1996-03-25 1997-03-25 Verfahren zur Herstellung von Halbleiterscheiben
DE69723338T Expired - Fee Related DE69723338T2 (de) 1996-03-25 1997-03-25 Verfahren zur Herstellung von Halbleiterscheiben

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69723338T Expired - Fee Related DE69723338T2 (de) 1996-03-25 1997-03-25 Verfahren zur Herstellung von Halbleiterscheiben

Country Status (6)

Country Link
US (1) US5942445A (de)
EP (2) EP0798405B1 (de)
JP (1) JP3620554B2 (de)
DE (2) DE69737702T2 (de)
MY (1) MY116101A (de)
TW (1) TW399254B (de)

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6030887A (en) * 1998-02-26 2000-02-29 Memc Electronic Materials, Inc. Flattening process for epitaxial semiconductor wafers
JPH11154655A (ja) * 1997-11-21 1999-06-08 Komatsu Electron Metals Co Ltd 半導体ウェハの製造方法
JPH11302878A (ja) * 1998-04-21 1999-11-02 Speedfam-Ipec Co Ltd ウエハ平坦化方法,ウエハ平坦化システム及びウエハ
DE19823904A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
JP3328193B2 (ja) * 1998-07-08 2002-09-24 信越半導体株式会社 半導体ウエーハの製造方法
DE19833257C1 (de) * 1998-07-23 1999-09-30 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
JP2000077372A (ja) * 1998-08-31 2000-03-14 Sumitomo Metal Ind Ltd 気相成長用半導体ウェーハの製造方法
DE19841492A1 (de) 1998-09-10 2000-03-23 Wacker Siltronic Halbleitermat Verfahren und Vorrichtung zum Abtrennen einer Vielzahl von Scheiben von einem sprödharten Werkstück
DE19841473A1 (de) * 1998-09-10 2000-03-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer hochebenen Halbleiterscheibe
JP2000114216A (ja) * 1998-10-01 2000-04-21 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
JP3664593B2 (ja) * 1998-11-06 2005-06-29 信越半導体株式会社 半導体ウエーハおよびその製造方法
JP4212707B2 (ja) * 1998-11-26 2009-01-21 スピードファム株式会社 ウエハ平坦化システム及びウエハ平坦化方法
US6214704B1 (en) 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
US6057245A (en) * 1999-01-19 2000-05-02 Vlsi Technology, Inc. Gas phase planarization process for semiconductor wafers
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6112738A (en) * 1999-04-02 2000-09-05 Memc Electronics Materials, Inc. Method of slicing silicon wafers for laser marking
US6294469B1 (en) * 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
WO2000072366A1 (en) * 1999-05-21 2000-11-30 Plasmasil, L.L.C. Method for improving thickness uniformity of semiconductor wafers
JP2001007064A (ja) * 1999-06-17 2001-01-12 Sumitomo Metal Ind Ltd 半導体ウエーハの研削方法
KR100318668B1 (ko) * 1999-07-03 2001-12-28 이한주 반도체 소자의 제조를 위한 화학적 기계적 연마장치
US6338805B1 (en) 1999-07-14 2002-01-15 Memc Electronic Materials, Inc. Process for fabricating semiconductor wafers with external gettering
US6200908B1 (en) 1999-08-04 2001-03-13 Memc Electronic Materials, Inc. Process for reducing waviness in semiconductor wafers
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
DE19958077A1 (de) * 1999-12-02 2001-06-13 Wacker Siltronic Halbleitermat Verfahren zur beidseitigen Politur von Halbleiterscheiben
JP3491589B2 (ja) * 1999-12-22 2004-01-26 三菱住友シリコン株式会社 高平坦度半導体ウェーハの製造方法及び高平坦度半導体ウェーハ
JP2001244240A (ja) 2000-02-25 2001-09-07 Speedfam Co Ltd 半導体ウエハの製造方法
US20020004358A1 (en) * 2000-03-17 2002-01-10 Krishna Vepa Cluster tool systems and methods to eliminate wafer waviness during grinding
JP4846915B2 (ja) * 2000-03-29 2011-12-28 信越半導体株式会社 貼り合わせウェーハの製造方法
DE10036690A1 (de) * 2000-07-27 2002-01-31 Wacker Siltronic Halbleitermat Doppelseiten-Polierverfahren
KR100467009B1 (ko) * 2000-08-04 2005-01-24 샤프 가부시키가이샤 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치
US6709981B2 (en) 2000-08-16 2004-03-23 Memc Electronic Materials, Inc. Method and apparatus for processing a semiconductor wafer using novel final polishing method
DE10064081C2 (de) * 2000-12-21 2002-06-06 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe
US6672943B2 (en) 2001-01-26 2004-01-06 Wafer Solutions, Inc. Eccentric abrasive wheel for wafer processing
US7510664B2 (en) 2001-01-30 2009-03-31 Rapt Industries, Inc. Apparatus and method for atmospheric pressure reactive atom plasma processing for shaping of damage free surfaces
US7591957B2 (en) * 2001-01-30 2009-09-22 Rapt Industries, Inc. Method for atmospheric pressure reactive atom plasma processing for surface modification
US6632012B2 (en) 2001-03-30 2003-10-14 Wafer Solutions, Inc. Mixing manifold for multiple inlet chemistry fluids
DE10142400B4 (de) 2001-08-30 2009-09-03 Siltronic Ag Halbleiterscheibe mit verbesserter lokaler Ebenheit und Verfahren zu deren Herstellung
DE10143741A1 (de) * 2001-09-06 2003-03-27 Wacker Siltronic Halbleitermat Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
US20030092246A1 (en) * 2001-10-11 2003-05-15 Wanat Stanley F. Assembly system for stationing semiconductor wafer suitable for processing and process for manufacturing semiconductor wafer
US6660177B2 (en) * 2001-11-07 2003-12-09 Rapt Industries Inc. Apparatus and method for reactive atom plasma processing for material deposition
DE10159832A1 (de) * 2001-12-06 2003-06-26 Wacker Siltronic Halbleitermat Halbleiterscheibe aus Silicium und Verfahren zu deren Herstellung
US6743722B2 (en) 2002-01-29 2004-06-01 Strasbaugh Method of spin etching wafers with an alkali solution
JP4192482B2 (ja) * 2002-03-22 2008-12-10 株式会社Sumco シリコンウェーハの製造方法
WO2004001849A2 (en) 2002-04-30 2003-12-31 Hrl Laboratories, Llc Quartz-based nanoresonators and method of fabricating same
US6576501B1 (en) * 2002-05-31 2003-06-10 Seh America, Inc. Double side polished wafers having external gettering sites, and method of producing same
US6896598B2 (en) * 2002-10-08 2005-05-24 Daisho Seiki Corporation Vertical type of double disc surface grinding machine
US20040157461A1 (en) * 2003-02-10 2004-08-12 Seh America, Inc. Method for fabricating a wafer including dry etching the edge of the wafer
US7371992B2 (en) 2003-03-07 2008-05-13 Rapt Industries, Inc. Method for non-contact cleaning of a surface
US8766745B1 (en) 2007-07-25 2014-07-01 Hrl Laboratories, Llc Quartz-based disk resonator gyro with ultra-thin conductive outer electrodes and method of making same
US7994877B1 (en) 2008-11-10 2011-08-09 Hrl Laboratories, Llc MEMS-based quartz hybrid filters and a method of making the same
US7304263B2 (en) * 2003-08-14 2007-12-04 Rapt Industries, Inc. Systems and methods utilizing an aperture with a reactive atom plasma torch
US7910218B2 (en) 2003-10-22 2011-03-22 Applied Materials, Inc. Cleaning and refurbishing chamber components having metal coatings
JP2005166925A (ja) * 2003-12-02 2005-06-23 Tokyo Seimitsu Co Ltd ウェーハ加工方法およびウェーハ加工装置
DE102004004556B4 (de) * 2004-01-29 2008-12-24 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
JP4854936B2 (ja) * 2004-06-15 2012-01-18 信越半導体株式会社 シリコンウエーハの製造方法及びシリコンウエーハ
TWI250574B (en) * 2004-07-02 2006-03-01 Cleavage Entpr Co Ltd Polishing method for sapphire wafer
JP2006100799A (ja) 2004-09-06 2006-04-13 Sumco Corp シリコンウェーハの製造方法
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
US7670436B2 (en) 2004-11-03 2010-03-02 Applied Materials, Inc. Support ring assembly
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7659206B2 (en) * 2005-01-18 2010-02-09 Applied Materials, Inc. Removal of silicon oxycarbide from substrates
US7208325B2 (en) * 2005-01-18 2007-04-24 Applied Materials, Inc. Refreshing wafers having low-k dielectric materials
US8617672B2 (en) 2005-07-13 2013-12-31 Applied Materials, Inc. Localized surface annealing of components for substrate processing chambers
US7185695B1 (en) * 2005-09-01 2007-03-06 United Technologies Corporation Investment casting pattern manufacture
US7762114B2 (en) 2005-09-09 2010-07-27 Applied Materials, Inc. Flow-formed chamber component having a textured surface
US9127362B2 (en) 2005-10-31 2015-09-08 Applied Materials, Inc. Process kit and target for substrate processing chamber
US20070105483A1 (en) * 2005-11-04 2007-05-10 Honeywell International Inc. Methods and apparatus for discrete mirror processing
US8647484B2 (en) 2005-11-25 2014-02-11 Applied Materials, Inc. Target for sputtering chamber
US7930058B2 (en) * 2006-01-30 2011-04-19 Memc Electronic Materials, Inc. Nanotopography control and optimization using feedback from warp data
JP2007242787A (ja) * 2006-03-07 2007-09-20 Disco Abrasive Syst Ltd ウエーハの分割方法
US20070283884A1 (en) * 2006-05-30 2007-12-13 Applied Materials, Inc. Ring assembly for substrate processing chamber
US7555824B2 (en) 2006-08-09 2009-07-07 Hrl Laboratories, Llc Method for large scale integration of quartz-based devices
JP2008166805A (ja) * 2006-12-29 2008-07-17 Siltron Inc 高平坦度シリコンウェハーの製造方法
US7981262B2 (en) 2007-01-29 2011-07-19 Applied Materials, Inc. Process kit for substrate processing chamber
US8083963B2 (en) * 2007-02-08 2011-12-27 Applied Materials, Inc. Removal of process residues on the backside of a substrate
US7942969B2 (en) 2007-05-30 2011-05-17 Applied Materials, Inc. Substrate cleaning chamber and components
US20100020311A1 (en) * 2007-06-14 2010-01-28 Hrl Laboratories, Llc Integrated quartz biological sensor and method
US7884930B2 (en) * 2007-06-14 2011-02-08 Hrl Laboratories, Llc Integrated quartz biological sensor and method
US10266398B1 (en) 2007-07-25 2019-04-23 Hrl Laboratories, Llc ALD metal coatings for high Q MEMS structures
US8151640B1 (en) 2008-02-05 2012-04-10 Hrl Laboratories, Llc MEMS on-chip inertial navigation system with error correction
US7802356B1 (en) 2008-02-21 2010-09-28 Hrl Laboratories, Llc Method of fabricating an ultra thin quartz resonator component
DE102009038941B4 (de) 2009-08-26 2013-03-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8176607B1 (en) 2009-10-08 2012-05-15 Hrl Laboratories, Llc Method of fabricating quartz resonators
DE102009051008B4 (de) 2009-10-28 2013-05-23 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
DE102010005904B4 (de) * 2010-01-27 2012-11-22 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
DE102010014874A1 (de) * 2010-04-14 2011-10-20 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe
US8912711B1 (en) 2010-06-22 2014-12-16 Hrl Laboratories, Llc Thermal stress resistant resonator, and a method for fabricating same
JP5693905B2 (ja) * 2010-10-06 2015-04-01 株式会社エム・エー・ティ 表面加工装置
DE102011082777A1 (de) * 2011-09-15 2012-02-09 Siltronic Ag Verfahren zum beidseitigen Polieren einer Halbleiterscheibe
WO2013049578A2 (en) 2011-09-30 2013-04-04 Saint-Gobain Ceramics & Plastics, Inc. Group iii-v substrate material with particular crystallographic features and methods of making
WO2013049775A2 (en) 2011-09-30 2013-04-04 Saint-Gobain Ceramics & Plastics, Inc. Scintillation detection device with pressure sensitive adhesive
CN102730945B (zh) * 2012-07-18 2014-08-06 哈尔滨工业大学 大面积接触式等离子体放电加工熔石英加工装置
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) * 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
TWI529964B (zh) 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
CN103117218A (zh) * 2013-01-14 2013-05-22 陆伟 一种晶圆背面减薄方法
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
JP2014167996A (ja) * 2013-02-28 2014-09-11 Ebara Corp 研磨装置および研磨方法
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9250074B1 (en) 2013-04-12 2016-02-02 Hrl Laboratories, Llc Resonator assembly comprising a silicon resonator and a quartz resonator
JP5967040B2 (ja) 2013-09-11 2016-08-10 信越半導体株式会社 鏡面研磨ウェーハの製造方法
US9599470B1 (en) 2013-09-11 2017-03-21 Hrl Laboratories, Llc Dielectric high Q MEMS shell gyroscope structure
US9977097B1 (en) 2014-02-21 2018-05-22 Hrl Laboratories, Llc Micro-scale piezoelectric resonating magnetometer
US9991863B1 (en) 2014-04-08 2018-06-05 Hrl Laboratories, Llc Rounded and curved integrated tethers for quartz resonators
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US10308505B1 (en) 2014-08-11 2019-06-04 Hrl Laboratories, Llc Method and apparatus for the monolithic encapsulation of a micro-scale inertial navigation sensor suite
US10031191B1 (en) 2015-01-16 2018-07-24 Hrl Laboratories, Llc Piezoelectric magnetometer capable of sensing a magnetic field in multiple vectors
KR101759875B1 (ko) * 2015-06-24 2017-07-20 주식회사 엘지실트론 웨이퍼 연마장치의 스캔장치 및 스캔시스템
US10110198B1 (en) 2015-12-17 2018-10-23 Hrl Laboratories, Llc Integrated quartz MEMS tuning fork resonator/oscillator
US10175307B1 (en) 2016-01-15 2019-01-08 Hrl Laboratories, Llc FM demodulation system for quartz MEMS magnetometer
CN108231568A (zh) * 2016-12-14 2018-06-29 有研半导体材料有限公司 一种用于加工硅环的装置及加工方法
US12198935B2 (en) * 2017-03-24 2025-01-14 Axus Technology, Llc Atmospheric plasma in wafer processing system optimization
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置
CN108081031A (zh) * 2017-11-24 2018-05-29 西安工业大学 一种数控研磨修抛辅助的大气等离子体加工装置
CN108081070B (zh) * 2017-11-24 2019-10-25 西安工业大学 一种数控小工具抛光辅助大气等离子体加工方法
JP6525046B1 (ja) * 2017-12-19 2019-06-05 株式会社Sumco 半導体ウェーハの製造方法
CN111482849A (zh) * 2019-01-25 2020-08-04 东莞新科技术研究开发有限公司 一种减少晶圆厚度的方法
CN110349867B (zh) * 2019-07-04 2020-11-27 浙江光特科技有限公司 一种应用表面粗糙型陶瓷盘的晶圆下蜡方法
CN110797259B (zh) * 2019-10-23 2022-03-29 中国电子科技集团公司第十三研究所 同质外延氮化镓衬底处理方法及氮化镓衬底
CN111644906B (zh) * 2020-06-02 2021-09-21 大连理工大学 一种高精度超薄光学零件增厚-光胶-对称减薄加工方法
JP7028353B1 (ja) 2021-04-21 2022-03-02 信越半導体株式会社 シリコンウェーハの製造方法
CN113764544A (zh) * 2021-08-12 2021-12-07 江苏中科晶元信息材料有限公司 一种提升GaAs晶片强度的处理方法
CN117497431B (zh) * 2023-10-26 2024-08-16 威科电子模块(深圳)有限公司 一种厚膜电路板的微组装工艺
CN117840824B (zh) * 2024-03-08 2024-05-28 华侨大学 一种用于半导体晶圆表面的磨削方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55113332A (en) * 1979-02-23 1980-09-01 Hitachi Ltd Manufacture of wafer
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
US5376224A (en) * 1992-02-27 1994-12-27 Hughes Aircraft Company Method and apparatus for non-contact plasma polishing and smoothing of uniformly thinned substrates
JP2839801B2 (ja) * 1992-09-18 1998-12-16 三菱マテリアル株式会社 ウェーハの製造方法
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
JP3923107B2 (ja) * 1995-07-03 2007-05-30 株式会社Sumco シリコンウェーハの製造方法およびその装置
JP3169120B2 (ja) * 1995-07-21 2001-05-21 信越半導体株式会社 半導体鏡面ウェーハの製造方法
KR100227924B1 (ko) * 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法

Also Published As

Publication number Publication date
EP0798405B1 (de) 2003-07-09
EP0798405A2 (de) 1997-10-01
JP3620554B2 (ja) 2005-02-16
EP1217104A2 (de) 2002-06-26
DE69723338T2 (de) 2004-05-06
EP1217104B1 (de) 2007-05-02
EP0798405A3 (de) 1999-04-14
JPH09260314A (ja) 1997-10-03
US5942445A (en) 1999-08-24
DE69737702D1 (de) 2007-06-14
EP1217104A3 (de) 2005-05-11
MY116101A (en) 2003-11-28
TW399254B (en) 2000-07-21
DE69723338D1 (de) 2003-08-14

Similar Documents

Publication Publication Date Title
DE69737702T2 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE69518202T2 (de) Verfahren und Vorrichtung zum Oberflächenschleifen eines Werkstücks
DE10196115B4 (de) Verfahren zum Polieren eines Halbleiterwafers
DE69001411T2 (de) Verfahren zur Herstellung eines Substrats für Halbleiteranordnungen.
DE3335116A1 (de) Halbleiterplaettchen sowie verfahren und vorrichtung zu ihrer herstellung
DE2132174A1 (de) Verfahren und Vorrichtung zum Herstellen eines dielektrisch isolierten Halbleitergebildes
DE102005010377B4 (de) Waferbearbeitungs-Verfahren
DE69715798T2 (de) Oberflächen-Schleifvorrichtung und Verfahren zum oberflächlichen Schleifen eines dünn-flächigen Werkstückes
DE102004005702A1 (de) Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
DE2702261A1 (de) Verfahren und vorrichtung zum schleifen der kanten eines zerbrechlichen werkstuecks
DE19626396A1 (de) Verfahren und Vorrichtung zur Herstellung von Siliziumscheiben
DE10393369T5 (de) Poliervorrichtung, Polierkopf und Polierverfahren
DE10344602A1 (de) Verfahren zur Herstellung von Halbleiterscheiben
DE102005004827A1 (de) Wafer-Unterteilungsverfahren
DE112018007133B4 (de) Waferproduktionsverfahren
DE102016224033B4 (de) Bearbeitungsverfahren für einen Wafer
DE10208414B4 (de) Vorrichtung mit einem verbesserten Polierkissenaufbereiter für das chemisch mechanische Polieren
DE69934652T2 (de) Mehrteiliger Polierkissen-Aufbau fór chemisch-mechanisches Polierverfahren
DE112016005222B4 (de) Waferpolierverfahren und -vorrichtung
DE102020211915A1 (de) Verfahren zum schleifen eines substrats
DE102019204974B4 (de) Waferbearbeitungsverfahren
DE602005004493T2 (de) Präzisionsbearbeitungsapparat und Verfahren zur Präzisionsbearbeitung
DE102009025242B4 (de) Verfahren zum beidseitigen chemischen Schleifen einer Halbleiterscheibe
DE112017004349B4 (de) Verfahren zum Läppen eines Halbleiterwafers
DE112010002274B4 (de) Verfahren zur Herstellung eines Siliziumepitaxialwafers

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee