[go: up one dir, main page]

CN110797259B - 同质外延氮化镓衬底处理方法及氮化镓衬底 - Google Patents

同质外延氮化镓衬底处理方法及氮化镓衬底 Download PDF

Info

Publication number
CN110797259B
CN110797259B CN201911013915.5A CN201911013915A CN110797259B CN 110797259 B CN110797259 B CN 110797259B CN 201911013915 A CN201911013915 A CN 201911013915A CN 110797259 B CN110797259 B CN 110797259B
Authority
CN
China
Prior art keywords
gallium nitride
nitride substrate
angle
etching process
processing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911013915.5A
Other languages
English (en)
Other versions
CN110797259A (zh
Inventor
王元刚
冯志红
吕元杰
张志荣
周幸叶
谭鑫
宋旭波
梁士雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 13 Research Institute
Original Assignee
CETC 13 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 13 Research Institute filed Critical CETC 13 Research Institute
Priority to CN201911013915.5A priority Critical patent/CN110797259B/zh
Publication of CN110797259A publication Critical patent/CN110797259A/zh
Application granted granted Critical
Publication of CN110797259B publication Critical patent/CN110797259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明适用于半导体技术领域，提供了一种同质外延氮化镓衬底处理方法及氮化镓衬底，所述方法包括：在氮化镓衬底外延生长异质结前，对所述氮化镓衬底进行干法刻蚀工艺处理，且刻蚀角度不等于90度，所述刻蚀角度为所述氮化镓的等离子体加速方向与所述氮化镓衬底的夹角角度。本发明能够通过斜角干法刻蚀工艺，缓解GaN衬底表面不平整特性，减小硅的吸附面积，抑制副沟道效应。

Description

同质外延氮化镓衬底处理方法及氮化镓衬底
技术领域
本发明属于半导体技术领域，尤其涉及一种同质外延氮化镓衬底处理方法及氮化镓衬底。
背景技术
相比于现有异质外延氮化镓(GaN)HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)器件，同质外延GaN具有低位错密度，低电流崩塌、高可靠性和高击穿的优势。但是，由于GaN衬底表面易吸附杂质，常规同质外延GaN HEMT存在副沟道，器件漏电很大。
目前低漏电同质外延GaN HEMT器件结构均采用引入杂质补偿或者高温刻蚀工艺抑制副沟道，降低泄漏电流。但是，这些结构均未缓解衬底表面不平整，或者会加大不平整度，硅Si的吸附面积依然很大，暴漏在空气中依然会吸附Si，副沟道效应改善有限。
发明内容
有鉴于此，本发明实施例提供了一种同质外延氮化镓衬底处理方法及氮化镓衬底，以解决现有技术中因衬底表面不平整而造成副沟道效应的问题。
本发明实施例的第一方面提供了一种同质外延氮化镓衬底处理方法，包括：
在氮化镓衬底外延生长异质结前，对所述氮化镓衬底进行干法刻蚀工艺处理，且刻蚀角度不等于90度，所述刻蚀角度为所述氮化镓的等离子体加速方向与所述氮化镓衬底的夹角角度。
本发明实施例的第二方面提供了一种氮化镓衬底，所述氮化镓衬底根据上述同质外延氮化镓衬底处理方法处理得到。
本发明实施例提供的同质外延氮化镓衬底处理方法在氮化镓衬底外延生长异质结前，对所述氮化镓衬底进行干法刻蚀工艺处理，且刻蚀角度不等于90度，所述刻蚀角度为所述氮化镓的等离子体加速方向与所述氮化镓衬底的夹角角度。本发明实施例能够通过斜角干法刻蚀工艺，缓解GaN衬底表面不平整特性，减小硅的吸附面积，抑制副沟道效应。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的无斜角刻蚀工艺处理衬底时的衬底示意图；
图2是本发明实施例提供的斜角刻蚀工艺处理前的衬底示意图；
图3是本发明实施例提供的斜角刻蚀工艺处理后的衬底示意图；
图4是本发明实施例提供的两次干法刻蚀工艺处理的刻蚀角度示意图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本发明实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本发明。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本发明的描述。
本发明的说明书和权利要求书及上述附图中的术语“包括”以及它们任何变形，意图在于覆盖不排他的包含。例如包含一系列步骤或单元的过程、方法或系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。此外，术语“第一”、“第二”和“第三”等是用于区别不同对象，而非用于描述特定顺序。
为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。
实施例1：
本发明的一个实施例提供了一种同质外延氮化镓衬底处理方法，其过程详述如下：
在氮化镓衬底外延生长异质结前，对所述氮化镓衬底进行干法刻蚀工艺处理，且刻蚀角度不等于90度，所述刻蚀角度为所述氮化镓的等离子体加速方向与所述氮化镓衬底的夹角角度。
目前低漏点同质外延GaN HEMT器件结构均采用引入杂质补偿或高温刻蚀工艺抑制副沟道，降低泄露电流，但是，这种方法得到的结构均未缓解衬底表面不平整，如图1所示，图1中的1表示氮化镓衬底，2表示沟道层，3表示势垒层，4处的圆点表示主沟道电子，5处的圆点表示副沟道电子。如图1所示，氮化镓衬底与沟道层相邻的表面存在凹凸不平的现象，图1中的圆点表示电子，可由图1查看出副沟道电子的分布情况。
在本实施例中，图2示出了未进行本申请中衬底处理方法前的衬底示意图，如图2所示，衬底未处理前，衬底表面凹凸不平。为了解决氮化镓衬底表面不平整的问题，本申请在氮化镓衬底生长异质结前，对氮化镓衬底进行干法刻蚀工艺处理，并且进行干法刻蚀工艺处理时，氮化镓等离子体的加速方向不与氮化镓衬底表面垂直。
图3示出了根据本申请所述的方法得到的氮化镓衬底示意图，如图3所示，经过本申请中斜角刻蚀后的氮化镓衬底表面平整，且可以由图3查看出经斜角刻蚀处理后电子的分布情况，副沟道电子在衬底表面分布均匀。
在一个实施例中，对所述氮化镓衬底进行干法刻蚀工艺处理具体包括：
对所述氮化镓衬底进行至少一次的干法刻蚀工艺处理。
在一个实施例中，所述刻蚀角度满足：0°<a<180°，其中，a表示刻蚀角度。
在一个实施例中，对所述氮化镓衬底进行至少两次的干法刻蚀工艺处理，且每次干法刻蚀工艺的刻蚀角度不同。
在本实施例中，对氮化镓衬底可进行多次的干法刻蚀工艺处理。且每次干法刻蚀时的刻蚀角度可以相同，也可以不同。
在一个实施例中，所述刻蚀角度满足：30°≤a≤60°，其中，a表示刻蚀角度。
在一个实施例中，所述刻蚀角度满足：120°≤a≤150°，其中，a表示刻蚀角度。
在一个实施例中，所述干法刻蚀工艺包括电感耦合等离子体刻蚀工艺。
在本实施例中，干法刻蚀工艺可以为电感耦合等离子体ICP刻蚀工艺。
在一个实施例中，所述干法刻蚀工艺包括反应离子刻蚀工艺。
在本实施例中，干法刻蚀工艺还可以为反应离子RIE刻蚀工艺。
在一个实施例中，在干法刻蚀工艺处理后，对所述氮化镓衬底进行湿法腐蚀处理。
具体地，在两次干法刻蚀工艺处理之间，对氮化镓衬底进行湿法腐蚀处理。
本实施例提供的同质外延氮化镓衬底处理方法能够有效的缓解氮化镓衬底表面不平整的特性，减小硅的吸附面积，抑制副沟道效应。
在一个实施例中，所述氮化镓衬底根据上述同质外延氮化镓衬底处理方法处理得到。
在本实施例中，通过上述斜角干法刻蚀工艺得到的氮化镓衬底，衬底表面相较平整，能够减少硅的吸附面积，抑制副沟道效应。
在本发明的一个实施例中，作为一个具体的实施例，对同质外延氮化镓衬底处理方法如下：
在氮化镓衬底外延生长异质结前，对氮化镓衬底进行一次干法刻蚀工艺处理，且等离子体加速度方向与衬底表面的刻蚀角度大于0度且小于180度，并且不等于90度。
具体地，刻蚀角度为大于等于30度且小于等于60度的角，或者是大于等于120度，小于等于150度的角。优选地，刻蚀角度为60度角。
本申请一次干法刻蚀工艺可以为ICP刻蚀工艺，并在一次干法刻蚀工艺后进行湿法腐蚀。
在本发明的一个实施例中，作为另一个具体的实施例，在进行氮化镓衬底外延生长异质结前，可以对氮化镓衬底进行两次干法刻蚀工艺处理，两次刻蚀均保持刻蚀角度大于0度且小于180度，并且不等于90度。
进一步地，如图4所示，图4示出了刻蚀工艺处理过程中刻蚀角度示意图，图4a为第一次刻蚀处理的示意图，图4b为第二次刻蚀处理的示意图。
图4中角度a’为第一次刻蚀角度，角度a”为第二次刻蚀角度，两次刻蚀角度不同，且第一次刻蚀角度和第二次刻蚀角度相加等于180度。优选地，第一次刻蚀角度可以为60度，第二次刻蚀角度可以为120度。
本次对氮化镓衬底进行处理可以采用RIE刻蚀工艺，且两次干法刻蚀工艺中间可以进行一次湿法腐蚀工艺。
在本发明的一个实施例中，作为又一个具体的实施例，在氮化镓衬底生长异质结之前，还可以对氮化镓衬底进行3次干法刻蚀工艺处理，其中前两次保持氮化镓衬底与等离子体加速方向的刻蚀角度大于0度且小于180度，并且不等于90度，最后一次干法刻蚀角度保持刻蚀角度为90度。
具体地，第一次刻蚀角度可以为45度，第二次刻蚀角度可以为135度，第三次刻蚀角度可以为90度。
本实施例采用的干法刻蚀工艺可以为RIE干法刻蚀工艺，也可以为ICP干法刻蚀工艺。
进一步地，在第一次干法刻蚀和第二次干法刻蚀工艺之间可以进行一次湿法腐蚀，在第二次干法刻蚀和第三次干法刻蚀之间可以进行一次湿法腐蚀，在第三次干法刻蚀工艺之后，还可以对氮化镓衬底进行一次湿法腐蚀工艺处理。
以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (8)

1.一种同质外延氮化镓衬底处理方法，其特征在于，包括：
在氮化镓衬底外延生长异质结前，对所述氮化镓衬底进行干法刻蚀工艺处理，且刻蚀角度不等于90度，所述刻蚀角度为所述氮化镓的等离子体加速方向与所述氮化镓衬底的夹角角度；
对所述氮化镓衬底进行至少两次的干法刻蚀工艺处理，且每次干法刻蚀工艺的刻蚀角度不同；
至少一次刻蚀角度小于90度；至少一次刻蚀角度大于90度。
2.如权利要求1所述的同质外延氮化镓衬底处理方法，其特征在于，还包括：所述刻蚀角度满足：0°<a<180°，其中，a表示刻蚀角度。
3.如权利要求1所述的同质外延氮化镓衬底处理方法，其特征在于，至少一次所述刻蚀角度满足：30°<a<60°，其中，a表示刻蚀角度。
4.如权利要求1所述的同质外延氮化镓衬底处理方法，其特征在于，至少一次所述刻蚀角度满足：120°<a<150°，其中，a表示刻蚀角度。
5.如权利要求1所述的同质外延氮化镓衬底处理方法，其特征在于，所述干法刻蚀工艺包括电感耦合等离子体刻蚀工艺。
6.如权利要求1所述的同质外延氮化镓衬底处理方法，其特征在于，所述干法刻蚀工艺包括反应离子刻蚀工艺。
7.如权利要求1所述的同质外延氮化镓衬底处理方法，其特征在于，在干法刻蚀工艺处理后，对所述氮化镓衬底进行湿法腐蚀处理。
8.一种氮化镓衬底，其特征在于，所述氮化镓衬底根据权利要求1至7任一项所述的方法处理得到。
CN201911013915.5A 2019-10-23 2019-10-23 同质外延氮化镓衬底处理方法及氮化镓衬底 Active CN110797259B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911013915.5A CN110797259B (zh) 2019-10-23 2019-10-23 同质外延氮化镓衬底处理方法及氮化镓衬底

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911013915.5A CN110797259B (zh) 2019-10-23 2019-10-23 同质外延氮化镓衬底处理方法及氮化镓衬底

Publications (2)

Publication Number Publication Date
CN110797259A CN110797259A (zh) 2020-02-14
CN110797259B true CN110797259B (zh) 2022-03-29

Family

ID=69441071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911013915.5A Active CN110797259B (zh) 2019-10-23 2019-10-23 同质外延氮化镓衬底处理方法及氮化镓衬底

Country Status (1)

Country Link
CN (1) CN110797259B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942445A (en) * 1996-03-25 1999-08-24 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor wafers
CN1437225A (zh) * 2002-02-07 2003-08-20 株式会社莎姆克国际研究所 氮化镓类化合物半导体等的干法刻蚀方法
CN1490850A (zh) * 2003-09-19 2004-04-21 清华大学 一种氮化镓材料的干法刻蚀方法
CN1632186A (zh) * 2004-11-12 2005-06-29 南京大学 无掩膜横向外延生长高质量氮化镓
CN1875465A (zh) * 2003-10-27 2006-12-06 住友电气工业株式会社 氮化镓半导体衬底及其制造方法
CN202804484U (zh) * 2012-06-06 2013-03-20 廊坊西波尔钻石技术有限公司 一种采用激光束进行pcd表面平整化加工的装置
CN105513959A (zh) * 2016-01-04 2016-04-20 京东方科技集团股份有限公司 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法
CN107404067A (zh) * 2017-06-29 2017-11-28 南京邮电大学 基于分布式布拉格反射镜波导微腔的硅衬底GaN激光器
CN109390234A (zh) * 2018-10-22 2019-02-26 张家港意发功率半导体有限公司 一种具有凹槽栅的增强型氮化镓异质结hemt的刻蚀方法
CN109872945A (zh) * 2019-03-06 2019-06-11 上海芯元基半导体科技有限公司 一种复合衬底、半导体器件及其制造方法
CN110047748A (zh) * 2019-04-22 2019-07-23 江南大学 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244240A (ja) * 2000-02-25 2001-09-07 Speedfam Co Ltd 半導体ウエハの製造方法
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942445A (en) * 1996-03-25 1999-08-24 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor wafers
CN1437225A (zh) * 2002-02-07 2003-08-20 株式会社莎姆克国际研究所 氮化镓类化合物半导体等的干法刻蚀方法
CN1490850A (zh) * 2003-09-19 2004-04-21 清华大学 一种氮化镓材料的干法刻蚀方法
CN1875465A (zh) * 2003-10-27 2006-12-06 住友电气工业株式会社 氮化镓半导体衬底及其制造方法
CN1632186A (zh) * 2004-11-12 2005-06-29 南京大学 无掩膜横向外延生长高质量氮化镓
CN202804484U (zh) * 2012-06-06 2013-03-20 廊坊西波尔钻石技术有限公司 一种采用激光束进行pcd表面平整化加工的装置
CN105513959A (zh) * 2016-01-04 2016-04-20 京东方科技集团股份有限公司 一种多晶硅薄膜的处理方法和薄膜晶体管的制作方法
CN107404067A (zh) * 2017-06-29 2017-11-28 南京邮电大学 基于分布式布拉格反射镜波导微腔的硅衬底GaN激光器
CN109390234A (zh) * 2018-10-22 2019-02-26 张家港意发功率半导体有限公司 一种具有凹槽栅的增强型氮化镓异质结hemt的刻蚀方法
CN109872945A (zh) * 2019-03-06 2019-06-11 上海芯元基半导体科技有限公司 一种复合衬底、半导体器件及其制造方法
CN110047748A (zh) * 2019-04-22 2019-07-23 江南大学 一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法

Also Published As

Publication number Publication date
CN110797259A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
US20090085065A1 (en) Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
KR101932327B1 (ko) 반도체 웨이퍼 및 방법
US9076812B2 (en) HEMT structure with iron-doping-stop component and methods of forming
US20070178646A1 (en) Method of forming a layer comprising epitaxial silicon
US11127596B2 (en) Semiconductor material growth of a high resistivity nitride buffer layer using ion implantation
US20220077287A1 (en) Nitride semiconductor substrate
US20120056244A1 (en) Growth of multi-layer group III-nitride buffers on large-area silicon Substrates and other substrates
JP5687422B2 (ja) 半導体装置
US10374031B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20180158951A1 (en) Sige source/drain structure and preparation method thereof
KR20180015634A (ko) 접합 soi 웨이퍼의 제조방법
CN101724910B (zh) 消除GaN厚膜材料表面缺陷的方法
CN110797259B (zh) 同质外延氮化镓衬底处理方法及氮化镓衬底
US20180337042A1 (en) Lateral gan pn junction diode enabled by sidewall regrowth
US10312362B2 (en) Switching element having inclined body layer surfaces
US8669168B1 (en) Method for reducing the concentration of oxygen, carbon, and silicon impurities on nitrogen-polar surfaces of gallium nitride
KR101038836B1 (ko) 질화계 이종접합 전계효과 트랜지스터 제조방법
US12183576B2 (en) Preparation method for semiconductor structure
JP2016157801A (ja) 半導体装置およびその製造方法
CN109037153A (zh) 一种氮化镓基hemt器件的制备方法及氮化镓基hemt器件
US9240474B2 (en) Enhanced GaN transistor and the forming method thereof
CN111584347A (zh) GaN-Si异质外延结构及制备方法
JP2013147383A (ja) 窒化物半導体ウエハおよび窒化物半導体ウエハの製造方法
WO2008121976A2 (en) Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
Xiao et al. A Novel Method to Optimize Sige Profile Using Co-implantation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant