[go: up one dir, main page]

CN117497431B - 一种厚膜电路板的微组装工艺 - Google Patents

一种厚膜电路板的微组装工艺 Download PDF

Info

Publication number
CN117497431B
CN117497431B CN202311399970.9A CN202311399970A CN117497431B CN 117497431 B CN117497431 B CN 117497431B CN 202311399970 A CN202311399970 A CN 202311399970A CN 117497431 B CN117497431 B CN 117497431B
Authority
CN
China
Prior art keywords
bare chip
circuit board
thick film
micro
film circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311399970.9A
Other languages
English (en)
Other versions
CN117497431A (zh
Inventor
冷和平
李奇林
吴辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Weike Electronic Modules Shenzhen Co ltd
Original Assignee
Weike Electronic Modules Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Weike Electronic Modules Shenzhen Co ltd filed Critical Weike Electronic Modules Shenzhen Co ltd
Priority to CN202311399970.9A priority Critical patent/CN117497431B/zh
Publication of CN117497431A publication Critical patent/CN117497431A/zh
Application granted granted Critical
Publication of CN117497431B publication Critical patent/CN117497431B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供一种厚膜电路板的微组装工艺，通过控制裸芯的尺寸来切割压片的尺寸，对所述压片的底面采用砂纸进行打磨处理，对所述裸芯进行预热固化处理，控制压片在裸芯上叠放的时间，最终测量出裸芯的形变量、平整度等实验参数。从而起到消除裸芯内部孔洞，提高裸芯的平整度的效果。并最终降低了裸芯的不良率，提高了裸芯后续的键合工艺的效率，提高了裸芯的生产加工效率。

Description

一种厚膜电路板的微组装工艺
【技术领域】
本发明涉及电子元器件领域，具体涉及一种厚膜电路板的微组装工艺。
【背景技术】
在手工组装芯及其他相关组件的过程中，为了保证手动键合机及自动键合机在键合过程中不会出现因芯片及相关组件平整度不够而影响键合质量及效率的情况。往往需要对即将键合的裸芯进行压平处理，在组装过程中需要将裸芯施加相应的压力使其水平固定，在这一过程中可以提升裸芯的平整度，降低裸芯内部的空洞率。
在现有技术中，例如公开(公告)号为CN108648999A的专利公开文本中写明：封装方法包括：(1)磨片：半导体被传送带送到磨片机内，磨片机内旋转的砂轮从背面将晶圆磨薄，将晶圆磨到指定的厚度；(2)装片：半导体被传送带送到装片机内，半导体正面朝下固定在装片机内工作台的真空吸盘上，然后铺上不锈刚晶圆固定铁环，再在铁环上盖上粘性蓝膜，最后施加压力，把蓝膜、晶圆和铁环粘合在一起；(3)划片：半导体被传送带送到划片机内，划片机内旋转的金刚石刀片在切割槽中来回移动，将半导体内的芯片分离；(4)贴片：半导体被传送带送到贴片机内，贴片机内的顶针从蓝膜下面将芯片往上顶、同时真空吸嘴将芯片往上吸，将芯片与膜蓝脱离；将液态环氧树脂涂到引线框架的台载片台上；将芯片粘贴到涂好环氧树脂的引线框架上；(5)引线键合：半导体被传送带送到金线焊接机内，用金线将引线框架的引脚和芯片的焊盘连接起来。
总体来说，现有的封装技术包括磨片、装片、划片、贴片以及引线键合工艺。但是在实际操作中，对厚膜电路板的封装技术属于系统级封装，将具有不同功能的有源电子元件、光学器件等其他件组装到一起形成单个封装件。因此也意味着厚膜电路板的系统级封装中手工组装器件容易存在空洞，组装后元器件不平整、歪斜等现象，多层基板之间更容易存在孔洞，而造成组装不良，影响后道键合工序的效率。
【发明内容】
为解决厚膜电路板的系统级封装中手工组装器件容易存在空洞，组装后元器件不平整、歪斜等现象，而造成组装不良，影响后道键合工序的效率的技术问题，本发明提供一种厚膜电路板的微组装工艺。
本发明提供一种厚膜电路板的微组装工艺，包括以下步骤：
S01、根据裸芯的尺寸切割压片的尺寸，所述压片的底面的面积和所述裸芯的表面积的比值在130％到120％之间；
S02、对所述压片的底面采用砂纸进行打磨处理，所述砂纸的目数范围为大于等于1000目；
S03、对所述裸芯进行预热固化处理；
S04、在所述压片之上放置压块，使得所述压块、所述压片以及所述裸芯从上到下依次叠放；
S05、对所述裸芯进行金丝键合处理，测量所述裸芯的平整度，所述平整度小于等于5°。
需要说明的是，所述步骤S03包括：
S31、在PCB板上放置助焊剂和焊片；
S32、点燃所述助焊剂，并将所述裸芯放置到所述PCB板上；
S33、对所述裸芯和所述PCB板进行预热和固化处理。
需要说明的是，所述步骤S33中：对所述裸芯和所述PCB板进行预热的时间范围是2min到3min。
需要说明的是，所述焊片与所述裸芯尺寸相适应。
需要说明的是，所述步骤S04中：
所述压块的重量为0.03N到0.05N；
所述压块和所述压片在所述裸芯上叠放的时长为20ms到60ms之间。
需要说明的是，所述步骤S04中：
所述裸芯的横向形变量为1.2μm-2.4μm；
所述裸芯的纵向形变量为1.7μm-3.9μm。
需要说明的是，所述压片和所述压块的材质可以是陶瓷或不锈钢材质。
需要说明的是，所述陶瓷包含有三氧化二铝成分。
需要说明的是，所述压片和所述压块可以是一体化设计。
需要说明的是，所述压块的形状可以是正方形或者长方形。
需要说明的是，所述厚膜电路板的微组装工艺，还包括：
S06、对所述裸芯进行金丝、铝丝或者铜丝键合处理后，测量所述金丝键合后的裸芯的导通情况。
与现有技术相比，本发明提供的所述厚膜电路板的微组装工艺，通过将打磨后的压块压制到预热加工后的裸芯表面，然后控制压块的重量、裸芯预热的时间、压块在裸芯上叠放的时长等，最终测量出裸芯的形变量、平整度等实验参数。从而起到消除裸芯内部孔洞，提高裸芯的平整度的效果。并最终降低了裸芯的不良率，提高了裸芯后续的键合工艺的效率，提高了裸芯的生产加工效率。
【附图说明】
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：
图1是本发明提供的厚膜电路板的微组装工艺的流程框图；
图2是如图1所示的厚膜电路板的印刷工艺中步骤S03的流程框图；
图3是本发明实施例五中的裸芯电镜拍摄的俯视图。
【具体实施方式】
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参阅图1，本发明提供的一种厚膜电路板的印刷工艺包括：
S01、根据裸芯的尺寸切割压片的尺寸，所述压片的底面的面积和所述裸芯的表面积的比值在130％到120％之间；
S02、对所述压片的底面采用砂纸进行打磨处理，所述砂纸的目数范围为大于等于1000目；
S03、对所述裸芯进行预热固化处理；
S04、在所述压片之上放置压块，使得所述压块、所述压片以及所述裸芯从上到下依次叠放；
S05、对所述裸芯进行金丝键合处理，测量所述裸芯的平整度，所述平整度小于等于5°。
S06、对所述裸芯进行金丝键合处理后，测量所述金丝键合后的裸芯的导通情况。
需要说明的是，所述步骤S04中：所述压块的重量为0.03N到0.05N；所述压块和所述压片在所述裸芯上叠放的时长为20ms到60ms之间。
需要说明的是，所述步骤S04中：所述裸芯的横向形变量为1.2μm到2.4μm；所述裸芯的纵向形变量为1.7μm到3.9μm。
需要说明的是，所述压片和所述压块的材质可以是陶瓷或不锈钢材质。
需要说明的是，所述压片和所述压块可以是一体化设计。
需要说明的是，所述压块的形状可以是正方形或者长方形。
请参阅图2，图2是如图1所示的厚膜电路板的印刷工艺中步骤S03的流程框图。所述厚膜电路板的印刷工艺中步骤S03包括：
S31、在PCB板上放置助焊剂和焊片；
S32、点燃所述助焊剂，并将所述裸芯放置到所述PCB板上；
S33、对所述裸芯和所述PCB板进行预热和固化处理，对所述裸芯和所述PCB板进行预热的时间范围是2min到3min。
需要说明的是，所述压片的底面的面积和所述裸芯的表面积的比值可以是120％、122％、124％、126％、128％、130％。
需要说明的是，所述砂纸的目数在本申请中确定为1000目，如果1000目可以解决本申请的技术问题，根据公知常识，砂纸的目数越高，则对应的压片的光滑程度越高，对裸芯的损害就越少。即：如果1000目的砂纸可以解决本申请中的技术问题，那么1000目以上的砂纸也就可以解决本申请中的技术问题，因此特采用1000目的砂纸进行实验。
需要说明的是，对所述裸芯和所述PCB板进行预热的时间可以是2min、2.2min、2.4min、2.6min、3min。
2min，2.2min，2.4min，2.6min，3min
需要说明的是，所述压块的重量为0.03N、0.035N、0.04N、0.045N、0.05N。
需要说明的是，所述压块和所述压片在所述裸芯上叠放的时长为20ms、30ms、40ms、50ms、60ms。
实施例一
在本实施例中，所述压片和所述压块的材质是不锈钢材质，所述所述压片和所述压块是一体化设计，所述压块的形状是正方形。
本实施例的厚膜电路板的微组装工艺包括以下步骤：
S01、根据裸芯的尺寸切割压片的尺寸，所述压片的底面的面积和所述裸芯的表面积的比值为120％之间；
S02、人工对所述压片的底面采用砂纸进行打磨处理，所述砂纸的目数为1000目；
在具体的打磨过程中，一般先用机器进行抛光打磨，然后依次用200目砂纸、400目砂纸、600目砂纸以及800砂纸，最终用1000目砂纸进行打磨抛光，在打磨过程中先沿一个方向进行打磨，然后再沿着与其垂直的方向进行打磨，在同一目数下完成如此交叉打磨之后，再进行下一目数的打磨，不断重复，最终实现用1000目砂纸进行打磨抛光。
S03、对所述裸芯进行预热固化处理，对所述裸芯和所述PCB板进行预热的时间是2min；
所述压块的重量为0.03N；
S04、在所述压片之上放置压块，使得所述压块、所述压片以及所述裸芯从上到下依次叠放；所述压块和所述压片在所述裸芯上叠放的时长为20ms。
S05、对所述裸芯进行金丝键合处理，测量所述裸芯的横向形变量、纵向形变量以及平整度。
按照上述参数，进行五次实验，每次实验的组数为十组，并记录每次时间中十组的测量结果变化范围，并对裸芯的空洞率、平整度进行测量，可以得到下表：
序号 横向形变量(μm) 纵向形变量(μm) 空洞率 平整度
1 12.21-13.45 45.12-46.19 0 2.7°
2 16.12-16.80 45.66-46.22 0 2.6°
3 17.08-17.82 46.51-49.73 0 2.5°
4 24.12-25.01 58.31-62.29 0 2.0°
5 21.04-26.01 66.32-68.01 0 1.8°
实施例二
在本实施例中，所述压片和所述压块的材质是不锈钢材质，所述所述压片和所述压块是一体化设计，所述压块的形状是正方形。
本实施例的厚膜电路板的微组装工艺包括以下步骤：
S01、根据裸芯的尺寸切割压片的尺寸，所述压片的底面的面积和所述裸芯的表面积的比值为122％；
S02、人工对所述压片的底面采用砂纸进行打磨处理，所述砂纸的目数为1000目；
在具体的打磨过程中，一般先用机器进行抛光打磨，然后依次用200目砂纸、400目砂纸、600目砂纸以及800砂纸，最终用1000目砂纸进行打磨抛光，在打磨过程中先沿一个方向进行打磨，然后再沿着与其垂直的方向进行打磨，在同一目数下完成如此交叉打磨之后，再进行下一目数的打磨，不断重复，最终实现用1000目砂纸进行打磨抛光。
S03、对所述裸芯进行预热固化处理，对所述裸芯和所述PCB板进行预热的时间是2.2min；
所述压块的重量为0.035N；
S04、在所述压片之上放置压块，使得所述压块、所述压片以及所述裸芯从上到下依次叠放；所述压块和所述压片在所述裸芯上叠放的时长为30ms。
S05、对所述裸芯进行金丝键合处理，测量所述裸芯的横向形变量、纵向形变量以及平整度。
按照上述参数，进行五次实验，每次实验的组数为十组，并记录每次时间中十组的测量结果变化范围，并对裸芯的空洞率、平整度进行测量，可以得到下表：
序号 横向形变量(μm) 纵向形变量(μm) 空洞率 平整度
1 21.33-26.55 70.09-73.54 0 2.3°
2 28.81-30.92 80.21-83.05 0 2.4°
3 32.03.-34.19 78.54-81.45 0 2.1°
4 33.63-34.96 85.01-85.59 0 1.6°
5 34.33-35.66 87.32-88.33 0 1.5°
实施例三
在本实施例中，所述压片和所述压块的材质是不锈钢材质，所述所述压片和所述压块是一体化设计，所述压块的形状是正方形。
本实施例的厚膜电路板的微组装工艺包括以下步骤：
S01、根据裸芯的尺寸切割压片的尺寸，所述压片的底面的面积和所述裸芯的表面积的比值为124％；
S02、人工对所述压片的底面采用砂纸进行打磨处理，所述砂纸的目数为1000目；
在具体的打磨过程中，一般先用机器进行抛光打磨，然后依次用200目砂纸、400目砂纸、600目砂纸以及800砂纸，最终用1000目砂纸进行打磨抛光，在打磨过程中先沿一个方向进行打磨，然后再沿着与其垂直的方向进行打磨，在同一目数下完成如此交叉打磨之后，再进行下一目数的打磨，不断重复，最终实现用1000目砂纸进行打磨抛光。
S03、对所述裸芯进行预热固化处理，对所述裸芯和所述PCB板进行预热的时间是2.4min；
所述压块的重量为0.04N；
S04、在所述压片之上放置压块，使得所述压块、所述压片以及所述裸芯从上到下依次叠放；所述压块和所述压片在所述裸芯上叠放的时长为40ms。
S05、对所述裸芯进行金丝键合处理，测量所述裸芯的横向形变量、纵向形变量以及平整度。
按照上述参数，进行五次实验，每次实验的组数为十组，并记录每次时间中十组的测量结果变化范围，并对裸芯的空洞率、平整度进行测量，可以得到下表：
序号 横向形变量(μm) 纵向形变量(μm) 空洞率 平整度
1 35.53-36.87 83.36-84.50 0 2.1°
2 36.63-36.89 90.54-90.88 0 2.0°
3 46.96-47.96 91.33-92.82 0 2.4°
4 43.22-44.66 90.91-92.32 0 1.9°
5 39.41-40.56 91.43-92.34 0 1.6°
实施例四
在本实施例中，所述压片和所述压块的材质是不锈钢材质，所述所述压片和所述压块是一体化设计，所述压块的形状是正方形。
本实施例的厚膜电路板的微组装工艺包括以下步骤：
S01、根据裸芯的尺寸切割压片的尺寸，所述压片的底面的面积和所述裸芯的表面积的比值为128％；
S02、人工对所述压片的底面采用砂纸进行打磨处理，所述砂纸的目数为1000目；
在具体的打磨过程中，一般先用机器进行抛光打磨，然后依次用200目砂纸、400目砂纸、600目砂纸以及800砂纸，最终用1000目砂纸进行打磨抛光，在打磨过程中先沿一个方向进行打磨，然后再沿着与其垂直的方向进行打磨，在同一目数下完成如此交叉打磨之后，再进行下一目数的打磨，不断重复，最终实现用1000目砂纸进行打磨抛光。
S03、对所述裸芯进行预热固化处理，对所述裸芯和所述PCB板进行预热的时间是2.6min；
所述压块的重量为0.045N；
S04、在所述压片之上放置压块，使得所述压块、所述压片以及所述裸芯从上到下依次叠放；所述压块和所述压片在所述裸芯上叠放的时长为50ms。
S05、对所述裸芯进行金丝键合处理，测量所述裸芯的横向形变量、纵向形变量以及平整度。
按照上述参数，进行五次实验，每次实验的组数为十组，并记录每次时间中十组的测量结果变化范围，并对裸芯的空洞率、平整度进行测量，可以得到下表：
序号 横向形变量(μm) 纵向形变量(μm) 空洞率 平整度
1 60.21-63.31 92.96-94.23 0 1.9°
2 52.29-54.29 92.13-93.43 0 1.7°
3 58.21-59.67 96.32-98.34 0 1.5°
4 60.11-62.09 90.03-92.81 0 1.3°
5 62.33-63.77 92.01-92.67 0 1.1°
实施例五
请参考图3，图3是本发明实施例五中的裸芯电镜拍摄的俯视图。
在本实施例中，所述压片和所述压块的材质是不锈钢材质，所述所述压片和所述压块是一体化设计，所述压块的形状是正方形。
本实施例的厚膜电路板的微组装工艺包括以下步骤：
S01、根据裸芯的尺寸切割压片的尺寸，所述压片的底面的面积和所述裸芯的表面积的比值为130％；
S02、人工对所述压片的底面采用砂纸进行打磨处理，所述砂纸的目数为1000目；
在具体的打磨过程中，一般先用机器进行抛光打磨，然后依次用200目砂纸、400目砂纸、600目砂纸以及800砂纸，最终用1000目砂纸进行打磨抛光，在打磨过程中先沿一个方向进行打磨，然后再沿着与其垂直的方向进行打磨，在同一目数下完成如此交叉打磨之后，再进行下一目数的打磨，不断重复，最终实现用1000目砂纸进行打磨抛光。
S03、对所述裸芯进行预热固化处理，对所述裸芯和所述PCB板进行预热的时间是3min；
所述压块的重量为0.05N；
S04、在所述压片之上放置压块，使得所述压块、所述压片以及所述裸芯从上到下依次叠放；所述压块和所述压片在所述裸芯上叠放的时长为60ms。
S05、对所述裸芯进行金丝键合处理，测量所述裸芯的横向形变量、纵向形变量以及平整度。
按照上述参数，进行五次实验，每次实验的组数为十组，并记录每次时间中十组的测量结果变化范围，并对裸芯的空洞率、平整度进行测量，可以得到下表：
序号 横向形变量(μm) 纵向形变量(μm) 空洞率 平整度
1 71.22-73.15 90.12-91.69 0 1.5°
2 75-77.34 92.34-93.05 0 1.4°
3 79.03.-81.29 92.66-94.29 0 1.1°
4 89.87-99.07 99.05-102.41 0 0.9°
5 92.08-99.37 106.21-108.29 0 0.7°
通过上述附表和图3可以看出，本发明提供的所述厚膜电路板的微组装工艺，通过将打磨后的压块压制到预热加工后的裸芯表面，然后控制压块的重量、裸芯预热的时间、压块在裸芯上叠放的时长等，最终测量出裸芯的形变量、平整度等实验参数。从而起到消除裸芯内部孔洞，提高裸芯的平整度的效果。并最终降低了裸芯的不良率，提高了裸芯后续的键合工艺的效率，提高了裸芯的生产加工效率。
以上所述的仅是本发明的实施方式，在此应当指出，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出改进，但这些均属于本发明的保护范围。

Claims (7)

1.一种厚膜电路板的微组装工艺，其特征在于，包括以下步骤：
S01、根据裸芯的尺寸切割压片的尺寸，所述压片的底面的面积和所述裸芯的表面积的比值在130％到120％之间；
S02、对所述压片的底面采用砂纸进行打磨处理，所述砂纸的目数范围为大于等于1000目；
S03、对所述裸芯进行预热固化处理；
S04、在所述压片之上放置压块，使得所述压块、所述压片以及所述裸芯从上到下依次叠放；
所述压块的重量为0.03N到0.05N；
所述压块和所述压片在所述裸芯上叠放的时长为20ms到60ms之间；
所述裸芯的横向形变量为1.2μm到2.4μm；
所述裸芯的纵向形变量为1.7μm到3.9μm；
S05、对所述裸芯进行金丝键合处理，测量所述裸芯的平整度，所述平整度小于等于5°。
2.如权利要求1所述的厚膜电路板的微组装工艺，其特征在于，所述步骤S03包括：
S31、在PCB板上放置助焊剂和焊片；
S32、点燃所述助焊剂，并将所述裸芯放置到所述PCB板上；
S33、对所述裸芯和所述PCB板进行预热和固化处理。
3.如权利要求2所述的厚膜电路板的微组装工艺，其特征在于，所述步骤S33中：对所述裸芯和所述PCB板进行预热的时间范围是2min到3min。
4.如权利要求1所述的厚膜电路板的微组装工艺，其特征在于，所述压片和所述压块的材质可以是陶瓷或不锈钢材质。
5.如权利要求1所述的厚膜电路板的微组装工艺，其特征在于，所述压片和所述压块可以是一体化设计。
6.如权利要求1所述的厚膜电路板的微组装工艺，其特征在于，所述压块的形状可以是正方形或者长方形。
7.如权利要求1所述的厚膜电路板的微组装工艺，其特征在于，还包括：
S06、对所述裸芯进行金丝、铝丝或者铜丝键合处理后，测量所述金丝键合后的裸芯的导通情况。
CN202311399970.9A 2023-10-26 2023-10-26 一种厚膜电路板的微组装工艺 Active CN117497431B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311399970.9A CN117497431B (zh) 2023-10-26 2023-10-26 一种厚膜电路板的微组装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311399970.9A CN117497431B (zh) 2023-10-26 2023-10-26 一种厚膜电路板的微组装工艺

Publications (2)

Publication Number Publication Date
CN117497431A CN117497431A (zh) 2024-02-02
CN117497431B true CN117497431B (zh) 2024-08-16

Family

ID=89677416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311399970.9A Active CN117497431B (zh) 2023-10-26 2023-10-26 一种厚膜电路板的微组装工艺

Country Status (1)

Country Link
CN (1) CN117497431B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN218341184U (zh) * 2022-05-17 2023-01-20 重庆紫光华山智安科技有限公司 一种焊接压块

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1989010014A1 (en) * 1988-04-06 1989-10-19 Amhet Manufacturing Company, Inc. An electronic chip connection assembly and method
US4878846A (en) * 1988-04-06 1989-11-07 Schroeder Jon M Electronic circuit chip connection assembly and method
US5425491A (en) * 1992-07-01 1995-06-20 Sumitomo Electric Industries, Ltd. Bonding tool, production and handling thereof
US5473433A (en) * 1993-12-07 1995-12-05 At&T Corp. Method of high yield manufacture of VLSI type integrated circuit devices by determining critical surface characteristics of mounting films
JP3284811B2 (ja) * 1994-03-17 2002-05-20 富士電機株式会社 半田接合方法および半導体製造治具と半導体装置の製造方法
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
DE10314212B4 (de) * 2002-03-29 2010-06-02 Hoya Corp. Verfahren zur Herstellung eines Maskenrohlings, Verfahren zur Herstellung einer Transfermaske
US9038883B2 (en) * 2013-09-11 2015-05-26 Princeton Optronics Inc. VCSEL packaging
CN206022410U (zh) * 2016-08-31 2017-03-15 厦门三安光电有限公司 一种上蜡机
CN109801859A (zh) * 2018-12-19 2019-05-24 华进半导体封装先导技术研发中心有限公司 一种用于矫正塑封平板翘曲的半导体装置及矫正方法
CN116569327A (zh) * 2020-12-09 2023-08-08 华为技术有限公司 封装结构及其制备方法、电子设备
CN214960363U (zh) * 2021-06-22 2021-11-30 重庆紫光华山智安科技有限公司 改善感光芯片焊接平整度的装置
CN115866936B (zh) * 2023-03-01 2023-05-30 四川斯艾普电子科技有限公司 一种采用厚薄膜工艺实现多层电路板的方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN218341184U (zh) * 2022-05-17 2023-01-20 重庆紫光华山智安科技有限公司 一种焊接压块

Also Published As

Publication number Publication date
CN117497431A (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
US20090085231A1 (en) Method of reducing memory card edge roughness by particle blasting
US7811859B2 (en) Method of reducing memory card edge roughness by edge coating
US7501300B2 (en) Manufacturing method of semiconductor integrated circuit device
CN101442035B (zh) 一种扁平无引线封装件及其生产方法
US7838391B2 (en) Ultra thin bumped wafer with under-film
US7579215B2 (en) Method for fabricating a low cost integrated circuit (IC) package
KR100415282B1 (ko) 반도체 소자용 듀얼 다이 접착 장치
KR20040056122A (ko) 반도체 패키지 조립방법 및 반도체 패키지 공정의보호테이프 제거장치
JP2005191535A (ja) 貼り付け装置および貼り付け方法
CN117497431B (zh) 一种厚膜电路板的微组装工艺
CN117133746A (zh) 用于双面焊接的方形扁平无引脚封装芯片结构及封装方法
JP2005340431A (ja) 半導体装置の製造方法
TWI475606B (zh) 非均勻真空分佈晶粒附著尖端
CN106575632B (zh) 用于制造衬底适配器的方法、衬底适配器及用于接触半导体元件的方法
CN102263077A (zh) 一种双扁平无载体无引脚的ic芯片封装件
JP2004193582A (ja) 樹脂封止装置
US5952711A (en) Lead finger immobilization apparatus
JP2011077436A (ja) 半導体装置の製造方法及び製造装置
US8580070B2 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
CN110571197A (zh) 一种多芯片嵌入式abf封装结构及其制造方法
CN115954277B (zh) 一种超薄芯片的封装工艺
KR101347029B1 (ko) 반도체 패키지 슬리밍장치 및 방법
CN203674203U (zh) 一种带焊球面阵列四边无引脚封装体堆叠封装件
CN116994959A (zh) 一种保护finger的基板结构的制作方法
JP2000174177A (ja) 半導体パッケージの製造方法及びその装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant