DE69717304T2

DE69717304T2 - Verringerung der bandbreite und der grösse des rasterpufferspeichers in einem anzeigesystem mit pulsbreitenmodulation

Info

Publication number: DE69717304T2
Application number: DE69717304T
Authority: DE
Inventors: A. Alioshin; John Aras
Original assignee: Silicon Light Machines Inc
Current assignee: Silicon Light Machines Inc
Priority date: 1996-11-05
Filing date: 1997-09-03
Publication date: 2003-04-03
Anticipated expiration: 2017-09-04
Also published as: DE69717304D1; KR20000053089A; NO992160L; ATE228263T1; JP3273950B2; AU4179697A; WO1998020478A1; CN1236464A; EP0939951A1; NO992160D0; US6064404A; JP2000510261A; EP0939951B1

Description

Gegenstand der Erfindung

Diese Erfindung betrifft das Gebiet digitaler Anzeigesysteme, welche eine Pulsbreitenmodulation verwenden, um Graustufen- oder Farbbilder in Standbildern und Videosequenzen zu erhalten. Insbesondere betrifft diese Erfindung ein Verfahren und eine Vorrichtung zum Ankoppeln herkömmlicher Videosignalformate an räumliche Lichtmodulationsvorrichtungen in einem derartigen System, um sowohl Bandbreite als auch Rahmenpuffergröße zu verringern.

Hintergrund der Erfindung

Gemäß üblicher Vorgehensweise und hauptsächlich aufgrund der historisch begründeten Dominanz von Kathodenstrahlröhren- Anzeigen werden Videosignale für eine Verbreitung oder Übertragung an Anzeigevorrichtungen durch einen Seriell-Prozess formatiert. Aus Gründen der Einfachheit werden solche Anzeigen nachfolgend als serielle Anzeigen bezeichnet. Jedes aufeinanderfolgende zweidimensionale Bild oder jeder Rahmen in einer seriellen Anzeige wird in einem sich wiederholenden Zickzack- Muster entlang horizontaler Linien und vertikal nach unten im Bild in aufeinanderfolgenden Zeilen abgetastet. Zu jedem Zeitpunkt sind Farbe und Intensität für eine bestimmte Position in der Anzeige im Videosignal definiert. Dieses Signal wird digitalisiert und ist auch typisch für direkte Digitalquellen, beispielsweise MPEG-Decoder und Computeranzeige-Untersysteme. Dies bedeutet, dass das übliche zeitmäßige Anordnen von zweidimensionalen Bilddaten bewahrt wird, wenn ein Analogsignal digitalisiert wird und dies ist auch typisch für direkte Digitalquellen, beispielsweise MPEG-Decoder und Computeranzeige- Untersysteme. Dies bedeutet, dass die herkömmliche Videoanordnung (und -anzeige) so ist, dass die Bits, welche das Datenwort eines Pixels ausmachen, zu einem Zeitpunkt gemeinsam übertragen werden; die Pixel werden eines nach dem anderen übertragen, um eine Zeile zu bilden; die Zeilenabfolge aufeinanderfolgender Zeilen definiert Rahmen; eine volle Videosequenz wird durch Rahmen für Rahmen definiert. Somit werden die Bilddaten mit der Abtastrate einer derartigen herkömmlichen Anzeigevorrichtung empfangen. Daher gibt es keine Notwendigkeit, die Bilddaten in einer gewöhnlichen Fernsehvorrichtung oder einer ähnlichen Anzeigevorrichtung abzuspeichern.
Sogenannte digitale Anzeigen sind mittlerweile im Stand der Technik wohlbekannt. Wenn ein Bild unter Verwendung der digitalen Anzeigevorrichtung dargestellt wird, definiert ein Datenbit den Zustand eines jeden Bildelementes (Pixels). Somit ist jedes Pixel entweder "Ein" oder "Aus" abhängig von dem binären Zustand des Datenbits. Um ein variableres Bild zu formen, ist es wünschenswert, eine wählbare Grauskala bereit zu stellen unter Verwendung von Pulsbreitenmodulation (PWM) und eine derart erhöhte Variabilität kann verwendet werden, mehr Informationen oder mehr Realismus in einem Bild zu erzeugen. Beispielsweise sei eine Anzeige betrachtet, bei der ein Pixel "Ein" weiß und ein Pixel "Aus" schwarz ist. Um einen dazwischenliegenden Zustand zu erhalten, z. B. grau, kann das Pixel gleichmäßig zwischen "ein" und "aus" hin- und hergeschaltet werden. Wenn die Pixelanzeigedauer ausreichend kurz ist, integriert das System aus Auge und Gehirn des Betrachters automatisch dieses hin- und hergeschaltete Pixel und nimmt anstelle von schwarz und weiß ein graues Bild war. Um ein helleres oder dunkleres' Grau zu erhalten, kann das Taktverhältnis für das Hin- und Herschalten des Pixels eingestellt werden, so dass das Pixel mehr oder weniger lang "ein" ist, abhängig von dem Zustand einer Mehrheit entsprechender Bits eines Signalwortes. Mit anderen Worten, die Breite des "Ein"-Pulses wird eingestellt (moduliert) in Beziehung zur Breite des Pulses "Aus", um den Grad von Helligkeit/Dunkelheit des Pixels zu ändern.
Die Techniken zur Verwendung von PWM zur Erzeugung einer Grauskala sind direkt anwendbar auf Technologien, welche PWM zur Erzeugung von Farbe in Anzeigen-Technologien verwenden. Um die vorliegende Erfindung nicht durch unnötige und ausufernden Details unübersichtlich zu machen, werden Teile des Standes der Technik und der Erfindung bezüglich der Ausbildung einer schwarzen und weißen Grauskalaanzeige alleine beschrieben. Für einen Fachmann auf diesem Gebiet ergibt sich, dass diese Techniken direkt bei der Bildung einer Farbanzeigekombination unter Verwendung von mehr Farben angewendet werden kann. Es versteht sich somit, dass Farbe auch innerhalb der Lehre der Erfindung liegt.
Gewichtete PWM-Schemata modulieren einen Ausgang unter Verwendung einer Anzeigedauer, welche in kleinere Segmente unterschiedlicher Zeitdauer unterteilt sind. Das Gewicht eines Bits wird bestimmt durch die Zeit, mit der ein Datenwert auf einem Pixel vorhanden ist, das heißt die Zeit zwischen dem Schreiben und späteren Überschreiben. Herkömmliche Schemata verwenden eine binäre Grundzahl-Codierung und Gewichtung, wobei jedes Bit indem Signalwort des Pixels die Hälfte der Gewichtung des Vorgängers hat und die entsprechende Segmentdauer wird auf gleiche Weise abgestimmt. Die modulierten Signale werden während allen, einigen oder keinen der Segmente in dem Rahmen aktiviert, um ein Signal zu entwickeln, welches einen bestimmten Parameter wiedergibt. Dieses Verfahren und diese Vorrichtung können in einer Anzeige zur Auswahl aus verschiedenen Graupegeln verwendet werden. Üblicherweise kann eine binär gewichtete Grauskala aus 2n Grauwerten wählen, wobei n die Anzahl von Bits in der binären Gewichtung ist.
Eine Art von digitalen Anzeigen ist als Silicium-Lichtmodulatoren bekannt. Ein Beispiel eines Silicium-Lichtmodulators ist in der U.S.P.S. 5,311,360, ausgegeben am 10. Mai 1994 von Bloom, et. al. beschrieben. Ein anderer Silicium- Lichtmodulator ist in der europäischen Patentanmeldung mit der Veröffentlichungsnummer EP-A-0610665 von Texas Instruments beschrieben. Im Gegensatz zu den seriellen Anzeigen im Stand der Technik erneuert diese Art von digitaler Anzeige die Anzeige nicht um ein Pixel pro Zeit. In einer Art von Anzeige gemäß Texas Instruments werden alle Pixel des Feldes gleichzeitig erneuert. Bei einer Anzeige mit hoher Auflösung gemäß dem jetzigen Stand mit 1.024 · 1.280 Pixels müssen folglich 1,310,720 Pixel zu einem Zeitpunkt erneuert werden.
Aus diesem und anderen Gründen weiden gewisse Silicium- Lichtmodulator-Felder (in Form von Chips oder Einzelteilen) in Pixelgruppen anstatt aller Pixel in dem Feld auf einmal erneuert, so dass viele der Verbindungs- und Bandbreitenprobleme beseitigt werden, welche bei der Übertragung einer Million oder mehr Datenbits auf einmal auftreten. Verwiesen sei zum Beispiel auf die Veröffentlichungsnummer WO-A-96 41224, veröffentlicht am 19. Dezember 1996 mit einer Priorität vom 7. Juni 1995 und auch auf die Veröffentlichungsnummer WO-A-97 40487, veröffentlicht am 30. Oktober 1997 mit einem Prioritätsdatum vom 12. April 1996, auf welche hier beide vollinhaltlich Bezug genommen wird. Eine Erneuerung ist der Vorgang, bei welchem eine derartige Gruppe von Daten dem Lichtmodulator übertragen und angezeigt wird.
Die Reihenfolge der Erneuerungsvorgänge ist üblicherweise als "Adressierung " bezeichnet und erzeugt den gewünschten PWM- Effekt so, dass eine Erneuerung eine vorangehende Erneuerungszeitperiode durch Überschreiben alter Daten und Auslösung einer neuen Zeitperiode unterbricht. In der U.S.P.S. 5,311,360 weist der Silicium-Lichtmodulator ein sogenanntes Grating Light Valve (GLV) auf. In diesem Stand der Technik weist beispielsweise eine Gruppe eine komplette horizontale Linie oder "Reihe" von Pixeln auf und eine Reihe wird parallel erneuert.
Die EP-A-0 530 760 beschreibt eine Vorrichtung zum Verwandeln eines Stroms von eingehenden seriellen Videodaten, welche mit allen Daten für ein einzelnes Pixel gleichzeitig ankommend organisiert sind, in ein digitales PWM-Video. Die Vorrichtung weist Mittel zum Empfang des Stromes von eingehenden seriellen Videodaten zur Anzeige einer Serie von Rahmen auf, von denen jeder durch eine bestimmte Anzahl von Bits definiert ist, Mittel zum Speichern der Daten in einem Speicher und Mittel zum Anzeigen der entsprechenden Videodaten.
Wie oben beschrieben, kommen in einem PWM-Videoanzeigesystem die Bits in dem digitalen Datenwort, welches den Graupegel eines bestimmten Pixels definiert, in einem seriellen Datenstrom an, nämlich Pixel für Pixel. In einem Silicium- Lichtmodulator erfolgt jedoch die Datenerneuerung zu verschiedenen Zeitpunkten, welche über die Rahmendauer hinweg verteilt sind. Wenn daher eine herkömmliche Videoquelle auf einer digitalen PWM-Anzeige dargestellt wird, sind Pufferspeicher notwendig, welche zwischen das einkommende Videosignal und den Silicium-Lichtmodulator geschaltet sind. Ein eingehendes Videosignal ist üblicherweise nicht PWM, sondern vielmehr digital codiert, für gewöhnlich binär. Das Videoanzeigesignal ist PWM. Eine typische Beziehung zwischen eingehenden Videodatenzeitpunkten und angezeigten Datenzeitpunkten ist in Fig. 1 für eine 4-Bit-Grauskala dargestellt. Es sei festzuhalten, dass das Bit mit höchstem Stellenwert (MSB) der Daten von Zeile 0 nicht in einer Anzeigeerneuerung verwendet werden kann, solange nicht die Daten für Zeile 1.023 empfangen worden sind; Zeile 0 MSB und alle dazwischenliegenden Datenwerte müssen in der Zwischenzeit gespeichert werden.
Zur Schnittstelle zwischen dem eingehenden Videosignal und dem Silicium-Lichtmodulator wird gemäß üblicher Praxis ein doppelt gepufferter Rahmenspeicher verwendet. Hier wird eine Speicherbank mit Daten von einem eingehenden Videorahmen beschrieben, während Daten des vorausgehenden Rahmens gleichzeitig aus der zweiten Bank ausgelesen werden. Am Ende der Rahmenzeit werden die Funktionen der Bänke ausgewählt: Die vorher beschriebene Bank wird nun ausgelesen, welche die vorher gelesene Bank nun mit neuen Rahmendaten überschrieben wird. Ein derartiges System muss ausreichend Speicherkapazität haben, um zwei vollständige Rahmen an Videoinformationen aufzunehmen. Bei der hohen Auflösung 1.024 · 1.280 und infolgedessen für das oben genannte System werden Informationen für zwei Zeiten 1,3210,720 Pixel (2,621,440 Pixel) gespeichert. Bei einem Grauskala-PWM-System mit 8 Bits müssen diese Rahmenpuffer eine Datenspeicherung für 20,971,520 Bits enthalten. Farbsysteme haben üblicherweise eine dreifache Anforderung für die Datenspeicherung. Weiterhin benötigen die Speichersysteme eine fortlaufende Bandbreite von 700 Megabyte/Sekunde oder darüber für sowohl Lese- als auch Schreibzugriff in einem Farbsystem von 1.024 · 1.280. Eine Verwirklichung nach diesen Anforderungen wäre unter Verwendung üblicherweise verfügbarer RAM-Komponenten sehr teuer. Bisherige Veröffentlichungen haben die Optimierungen zur Vereinfachung von Silicium-Lichtmodulatoren beschrieben, Spitzenbandbreitenverringerungen für Pufferspeicher und Silicium-Lichtmodulatoren-Schnittstellen haben jedoch doppelt gepufferte Rahmenspeicher als Teil des Betriebssystems unterstellt oder beschrieben.
Zusätzlich, während der Dauer einer Rahmenperiode ist ein kompletter Rahmendatensatz verfügbar, um ein entsprechendes PWM-Anzeige-Adressierungsschema zu bilden. Mit anderen Worten, sobald alle Daten für einen einzelne Rahmen gespeichert worden sind, werden die gleichgewichteten Bits für eine Gruppe, beispielsweise eine Reihe, zusammengefasst und gleichzeitig in dieser Reihe dargestellt. Somit muss ein derartiges System nicht nur eine erhebliche Speicherfähigkeit gemäß obiger Beschreibung haben, sondern der Speicher muss auch eine kombinierte Lese-/Schreib-Bandbreitenfähigkeit haben, um wenigstens das Doppelte der eingehenden Videodatenrate zu unterstützen. In solchen Systemen macht dies eine fortlaufende Bandbreite von 750 Megabyte/Sekunde oder mehr notwendig (20 teure Speicherchips bei der momentanen Technologie). Frühere Veröffentlichungen haben Optimierungsansätze für die Vereinfachung von Silicium-Lichtmodulator-Vorrichtungen beschrieben, für die Verringerung der Spitzenbandbreite für Pufferspeicher und die Schnittstellenbehandlung von Silicium-Lichtmodulatoren, haben jedoch doppelt gepufferte Rahmenspeicher als Teil des Treibersystems unterstellt oder beschrieben.
Was benötigt ist, ist ein digitales Anzeigesystem für PWM- Grauskala und/oder Farbe, welches die Unterstützung eines voll doppelt gepufferten Hochgeschwindigkeitsrahmenspeichers für eine Schnittstellenverbindung mit üblichen Videoquellen nicht benötigt.

Zusammenfassung der Erfindung

Ein Verfahren und eine Vorrichtung werden verwendet, um einen Strom von eingehenden seriellen Videodaten, welche Rahmen für Rahmen empfangen werden und wobei alle Datenbits zusammen für jedes Pixel ankommend formatiert sind, in ein digitales PWM-Video umzuwandeln, welches als eine Abfolge von gleichgewichteten Bits formatiert ist. Die eingehenden Videodaten werden vorübergehend in einen digitalen Speicher gespeichert. Eine Steuerung organisiert die Daten in dem Speicher in eine Mehrzahl von Puffern, wobei jeder Puffer nur Bits mit gleicher Gewichtung hat. Die Daten werden dann als Gruppen innerhalb des Puffers zusammengefasst. Die Daten werden an eine Anzeigevorrichtung als Gruppen gleichgewichteter Bits nach einem bestimmten Bruchteil einer Rahmenzeit zur Erzeugung eines gewünschten PWM-Signales angelegt. Da jedes Bit der eingehenden Videodaten für einen Bruchteil einer Rahmenzeit gespeichert wird, erleichtert die vorliegende Erfindung die Verkleinerung der Gesamtmenge an Pufferspeicher im Vergleich zum Stand der Technik.
Der erste Aspekt der Erfindung ist ein Schaltkreis, der eingehende Videodatenwörter in eine Anzahl von logisch separaten Bitkanälen unterteilt. Daten in diesen Bitkanälen laufen in verschieden große Puffer, welche so angeordnet sind, dass jeder Puffer nur die nötige Kapazität zur Datenverzögerung bis zu deren Anzeige hat. Nachdem ein Datenwort an den Silicium-Lichtmodulator übertragen worden ist, und in einem Erneuerungszyklus dargestellt worden ist, werden die Speicherzellen, welche das Datenwart speicherten, freigemacht und für ein neues eingehendes Datenwort wiederverwendet.
Das Adressierungsschema des Silicium-Lichtmodulators kann so ausgelegt werden, dass die Anzahl von Pufferkanälen N gleich der Anzahl von Bits in dem PWM-Grauskalendatenwort ist und niemals größer als die Anzahl von. Bits an Informationen ist, welche das anzuzeigende Bild definieren. In den Fällen, wo N klein ist, wird die Komplexität von Adressierungs- und Steuerschaltkreisenverringert. Eine Doppelpufferung vollständiger Videorahmen wird vermieden und anstelle hiervon können Puffer als First-In-First-Out-Speicher (FIFOs) oder Mehrfachringpuffer in einem einzigen Speicher, beispielsweise einem preiswerten DRAM realisiert werden. Ein Vorteil der Erfindung sind verringerte Systemkosten.
Die vorliegende Erfindung ist besonders geeignet zur Verwendung mit optimierten Adressierungsschemata, beispielsweise wie in der eigenen mitanhängigen Anmeldung mit der Veröffentlichung WO-A-97 40487, veröffentlicht am 30. Oktober 1997 mit einem Prioritätsdatum vom 22. April 1996 offenbart. Diese Kombination schafft eine Minimierung der Gesamtpuffer- Kapazitätanforderungen durch Verringern der Durchschnittsverzögerung der Daten vor deren Anzeige.

Kurze Beschreibung der Zeichnung

Fig. 1 zeigt eine typische Video-Zeit-Beziehung des Standes der Technik und veranschaulicht die zeitliche Beziehung zwischen eingehenden Videodaten und dem Ausgang von Daten bei Silicium-Lichtmodulator-Erneuerungen.
Fig. 2 ist ein vereinfachtes System-Blockdiagramm der Erfindung.
Fig. 3 zeigt die zeitliche Beziehung zwischen eingehenden Videodaten und dem Ausgang dieser Daten in binär gewichteten Silicium-Lichtmodulator-Erneuerungen in einer bevorzugten Ausführungsform der Erfindung mit einer 4-Bit-Grauskala.
Fig. 4 zeigt eine Erneuerungssequenz mit nicht binär gewichteten Zeitsegmenten.
Fig. 5 zeigt eine Erneuerungssequenz mit Totzeit oder Austastung.
Fig. 6 zeigt eine Erneuerungssequenz eines rahmensequentiellen Farbsystems.
Fig. 7 zeigt eine Erneuerungssequenz eines Grau-Untercodierungs-FSC-Systems.

Genaue Beschreibung der bevorzugten Ausführungsform

Fig. 2 zeigt ein Blockdiagramm eines vereinfachten Silicium-Lichtmodulator-Anzeigesystems gemäß der vorliegenden Erfindung. Ein eingehendes übliches Videosignal unter Verwendung von PWM wird an einen Eckendrehschaltkreis 200 angelegt. In der bevorzugten Ausführungsform verwendet das Videosignal eine binäre Radix-Codierung zur Gewichtung der einzelnen Bits, wobei es N Bits der Gewichtung gibt. Gemäß einer üblichen Praxis wird das eingehende Videosignal so organisiert, dass es alle Bits für ein einzelnes Pixel bereitstellt, bevor irgendwelche Bits für ein nächstes Pixel bereitgestellt werden.
Die Silicium-Lichtmodulator-Anzeige 270 der vorliegenden Erfindung ist bevorzugt ein GLV, wie es beispielsweise in der US-PS 5,311,360 offenbart ist. Dieses GLV ist so ausgelegt, dass es die Anzeigedaten gleichzeitig für eine gesamte Reihe erneuert; alle Bits für ein gleichgewichtetes PW14-Bit werden gleichzeitig erneuert. Das Erneuerungsschema erfolgt bevorzugt nach den Lehren der früheren Anmeldung mit der Veröffentlichungsnummer WO-A-97 40487, veröffentlicht am 10. Oktober 1997 mit dem Prioritätsdatum vom 22. April 1996 der gleichen Anmelderin. Gemäß dieser Erfindung werden die Gruppen oder Reihen nicht gleichzeitig erneuert, sondern folgen vielmehr einem Algorithmus, um die Bandbreitenanforderungen zum Einladen der Anzeigedaten zu verringern. Weiterhin werden für gewöhnlich Bits unterschiedlicher Gewichtungen an nicht benachbarte Reihen der Anzeige in aufeinanderfolgenden Erneuerungsvorgängen angelegt. Somit ist es notwendig, gleichgewichtete Bits in Gruppenunterteilungen zu sammeln.
Der Eckendrehschaltkreis 200 ist dafür ausgelegt, eingehende Videodatenwörter auf N Bitkanäle aufzuspalten. Dieser Schaltkreis sammelt eine Gruppe von Bits, welche für den gleichen Bitkanal bestimmt sind, wobei die Gruppengröße von Bandbreitenbeschränkungen und Pufferspeicher-Datenwortgröße abhängig ist. Die Umsetzung dieser Bitkanalauftrennung kann jedes übliche Verfahren sein, wie es auf dem Gebiet der Bitebenen-orientierten Computeranzeigesystem bekannt ist (zum Beispiel einige International Business Machines Videoanzeigeadapter oder "VGA"'-Moden) oder auf dem Gebiet der Computermatrixarithmetik, wo Transponierungsfunktionen eine gleiche Neuordnung notwendig machen können. Die Transponierungsfunktion tauscht die Feldzugriffsreihenfolge zwischen Reihen und Spalten (Achsenseitenwechsel) oder, insbesondere in der vorliegenden Erfindung, zwischen senkrechten Achsen eines Feldes von Bits, so dass Gruppen von Bits mit gleichem Gewicht zusammen ausgegeben werden (genommen als ein Schnitt durch eine Sammlung von Worten): Hierbei und sonst wo ist die Funktion als "Eckendrehung" bezeichnet. In der am weitesten verringerten Form ist diese Funktion diejenige des Multiplexens (Auswählens) eines Bits zu einem Zeitpunkt. Besonders typisch jedoch enthält sie ein 10 Bit mal 8 Bit Feld von Registern, welche aufeinanderfolgend mit 8 Wörtern von einem Wortbus geladen werden und, sobald sie gefüllt sind, in die andere Richtung durch einen anderen Bytebus als 10 Byte ausgelesen werden. Zusammenfassend ist diese Funktion eine teilweise Neuordnung in der Zeit, um Speicherdaten an Busweiten anzupassen. Diese zeitmäßige Neuordnung wird stromab durch die Pufferspeicher vervollständigt, um die Schnittstellenübergabe der Videoeingangsreihenfolge und der Silicium-Lichtmodulator-Erneuerungsreihenfolge zu bewirken.
Von dem Eckendrehschaltkreis 200 ausgegebene Daten werden an einen Datenbus 210 angelegt, der wiederum an N Pufferspeicher 220 unter Steuerung einer Abfolge- und Steuerlogik 230 liegt. Der Datenbus 210, der zwischen den Eckendrehschaltkreis 200 und die Pufferspeicher 220 geschaltet ist, kann mit einer Breite gewählt werden, welche ausreichend für die Videobandbreite und Schaltkreisgeschwindigkeiten ist und führt die Eckendrehungschaltkreisgröße wie oben beschrieben durch. Bevorzugt sind Busbreiten im gesamten System 8, 16 oder andere Bits² und Daten unterschiedlicher Gewichtungen, Bitkanäle oder Farbkomponenten können zeitgemultiplext werden, um geeignet die Hardware zu verringern. Es ergibt sich für einen Fachmann auf dem Gebiet, dass eine geringe Menge an zusätzlicher Pufferungs- und Steuerschaltkreise zusätzlich zwischen Blocks in speziellen Auslegungen abhängig von der Unterteilung des Silicium-Lichtmodulator-Feldes in Pixelgruppen, Busbreiten allgemein, Datenreihung und anderer Umsetzungsdetails notwendig sein können. Um die vorliegende Erfindung nicht, mit unnötigen und übertriebenen Details unübersichtlich zu machen, wird dieser Zusatz hier nur angeführt und es versteht sich, dass solche abweichenden Realisierungen im Rahmen der Lehre der Erfindung berücksichtigt werden können.
Die Pufferspeicher 200 sind bevorzugt als Ringpuffer verschiedener Länge organisiert, welche in eine oder mehrere physische Speichervorrichtungen mit statischer Zuweisung von Raum unter Verwendung herkömmlicher Techniken gepackt sind. Die Pufferspeicher 220 können jeder passende Speichertyp sein, einschließlich, jedoch nicht beschränkt auf, Halbleiterspeicher wie ein DRAM, ein SRAM, ein FIFO, Schieberegister oder ein VRAM.
Gemäß der vorliegenden Erfindung ändert sich die Puffergröße erheblich von einem Bitkanal zum nächsten und es ergibt sich, dass die Relativgröße der PWM-Bitgewichtung zugehörig ist. Dies schafft die Möglichkeit, eine hierarchische Speicheranordnung oder ein "caching" einiger Kanäle zu verwenden. Ein kleiner (und daher preiswerter) Speicherblock, der in dem gleichen Chip wie die Zeitverhaltendatenpfadschaltkreise enthalten ist, kann die Bandbreitenanforderungen für einen externen Pufferspeicher (beispielsweise ein großes DRAM) erheblich verringern, wodurch Gesamtsystemkosten und Energieverbrauch in manchen Anwendungsfällen abgesenkt werden. Beispielsweise sei ein 2-Bit-PWM-Binärradixschema betrachtet. Die Hälfte der Bits zum Anzeichnen eines Rahmens sind kurze Bits und die anderen sind lange Bits. Wenn die üblichen Videodaten eingehen, werden Gruppen oder Reihen von Daten empfangen. Aufgrund der Algorithmiknatur der Techniken, die im eigenen Stand der Technik gelehrt werden, können, nachdem die Daten für eine Reihe (oder Videozeile) empfangen worden sind, die Bits mit kurzer Dauer unmittelbar auf die Anzeige gegeben werden, wohingegen die Bits mit der längsten Dauer für ein Viertel der Rahmenperiode gespeichert werden müssen. Da somit nur eine Speicherzeile für die Bits kurzer Dauer notwendig ist, sind viele Zeilen (ein Viertel der vertikalen Gesamtmenge) zur Pufferungen für die Bits der längsten Dauer notwendig.
In einem 8-Bit-pro-Pixel binär gewichtetem PWM-System benötigen die vier Bitkanäle mit geringstem Stellenwert annähernd 6 % des Systempufferspeichers und 50% der Systembandbreite. Es ist allgemein bekannt, dass die Bandbreite über die Grenzen von Halbleiterchips weitaus teurer als die interne Bandbreite ist, wohingegen die Kosten pro Speicherbit auf Logikschaltkreisen (z. B. ASICs) sehr viel höher als die von handelsüblichen Speichervorrichtungen sind (z. B. DRAM). Weiterhin neigen schnellere Speichervorrichtungen dazu, kleinere Kapazitäten zu haben. Der Kompromiss in einer bestimmten Anwendung kann von dem Designer gemacht werden, um die gewünschten Systemparameter zu optimieren.
Die vorliegende Erfindung wurde ausgelegt zum Einbau in ein Anzeigesystem, welches eine Mehrzahl von Pixeln beinhaltet, welche in einem Feld aus Reihen und Spalten angeordnet sind. Das System beinhaltet einen Silicium-Lichtmodulator 270 des GLV-Typs, mit 1.024 Pixelreihen, von denen jede 1.280 Pixel in Spaltenform angeordnet hat. Bei einem Erneuerungszyklus wird eine Reihe von 1.280 Registern, welche Spaltentreiber 260 bilden, mit den Anzeigedaten von einem Bitkanalpufferspeicher 220 unter Steuerung der Ablauf- und Steuerlogik 230 geladen. Reihentreiber 240 wählen eine komplette Reihe von Pixeln, welche zu erneuern ist, mit den Spaltendaten, bereitgestellt durch 260 und hierdurch werden die Daten in den Silicium- Lichtmodulator 270 geschrieben. Dieser Ablauf wiederholt sich gemäß dem nachfolgend beschriebenen Adressierungsschema.
Die eigene frühere Patentanmeldung mit der Veröffentlichungsnummer WO-A-97 40487, veröffentlicht am 30. Oktober 1997 mit einer Priorität vom 22. April 1996 beschreibt eine bevorzugtes PWM-Adressierungsschema, welches die Vorteile einer verringerten Bandbreite und größerer Flexibilität in der Anordnung und Wahl der Größe für PWM-Gewichtungen (Zeitdauern) hat. Zusätzlich sind die folgenden Eigenschaften vorhanden:
i) für jedes PWM-Bitgewicht werden Daten in der gleichen Abfolge, wie sie eingehen, angezeigt;
ii) für jeden Bitkanal ist die Verzögerung zwischen der Datenankunft und der Anzeige konstant;
iii) PWM-Segmente (Bitgewichtungen) können in jeder Reihenfolge dargestellt werden.
Diese Eigenschaften werden auch vorteilhaft in der vorliegenden Erfindung auf die folgenden Arten verwendet. Die zusammengehörenden Eigenschaften i) und ii) werden so verwendet, dass die Anzahl von Bitkanälen, welche nötig ist, gleich der Grauskala-Wortgröße ist; in der bevorzugten Ausführungsform lediglich 10. Aufgrund von Eigenschaft (i) können konstante Verzögerungen mit relativ einfachen Ringpuffern realisiert werden und infolgedessen mit weniger Steuerungs- und Ablauflogik: Für jeden gelesenen Datengegenstand wird einer beschrieben. Der einzige wesentliche Unterschied zwischen den Bitkanälen ist die verwendete Verzögerung und somit die Größe des Ringpuffers.
Fig. 3 zeigt das bevorzugte Adressierungsschema bezüglich einer Videoeingangssequenz an eine Silicium-Lichtmodulator- Erneuerungssequenz in einem System "1.024 Silicium-Lichtmodulator-Reihen, 1.024 Videozeilen". In diesem Diagramm ist eine 4-Bit-Binär-Gewichtung aus Gründen der Klarheit dargestellt. Es sei festzuhalten, dass jeder Bitkanal nur eine Puffergröße proportional zur Summe der vorangehenden Bitgewichtung in der PWM-Sequenz benötigt; die Zeitdaten müssen aneinandergereiht werden, hierbei darauf wartend, dass vorhergehende Bits angezeigt werden. Genauer gesagt:
Speicher, notwendig für Bitkanal N = Wi·L
gesamt benötigte Systemspeicherung = Wi·L
Wobei Wi die Gewichtung des i-ten Bits in Einheiten von Videozeilen ist (die Datendauer ist als ein Mehrfaches der Videozeilenperiode ausgedrückt). N ist die Anzahl von Bitkanälen und 1 ist die Anzahl von Pixeln pro Zeile. Das Ergebnis liegt in Bits vor.
In der bevorzugten Ausführungsform der Erfindung wird Eigenschaft iii) verwendet, um weiterhin die Gesamtsumme von Pufferspeichergrößen zu minimieren, indem ausgewählt wird, dass LSBs zuerst und MSBs zuletzt dargestellt werden, und durch Auswahl von binär gewichteter PWM. Mit anderen Worten, sobald eine Gruppe von LSBs gesammelt worden ist, können sie an die Anzeige angelegt werden, so dass keine zusätzliche Speicherung notwendig ist. In diesem 1.024 · 1.260 10-Bit-pro-Farbkanalsystem benötigt das LSB (Bitkanal (1) eine Pufferzeile (1.280 Bits) für jeden Farbkanal, Bitkanal 1 benötigt 2 Zeilen, Bitkanal 2 benötigt 4 Zeilen und so weiter bis zu 512 Zeilen für Bit 9; das Gesamtpufferspeichervermögen, welches notwendig ist, beträg 3 · 1.023 · 1.280 Bits (RGB-Farben) oder weniger als ein Zwanzigstel der doppelt gepufferten Anordnung nach dem Stand der Technik, also weniger als 512 Kbyte gegenüber 10 Mbytes. Dies ist eine erhebliche Verringerung in der Größe der Pufferspeicher.
Um genau die Änderung des Pufferspeicherinhaltes während des Ablaufes von Eingang zu Ausgang darzustellen, sei ein hypothetisches (vereinfachtes) 50-Zeilen-Video, 4-Bit- Grauskalasequenz für ein GLV angenommen. Da 1 (die Anzahl von Pixeln pro Zeile) eine feste Konstante ist, wird das angenommene in Einheiten von "Bit-Zeilen" gefasst und an ein GLV beliebiger horizontaler Auflösung angelegt. Das Hypothetische zeigt für jede eingehende Videozeile die vier entsprechenden Silicium-Lichtmodulator-Erneuerungen - eine für jeden Bitkanal - und welche Daten in den Bitkanalpuffern gespeichert sind. Beispielsweise werden alle 2er Bits aus Videozeile 3 bei einer Erneuerung während der Videozeile 7 verwendet und der Bitkanal 2-Puffer muss 4 Zeilen lang sein. Diese Verwendung von Pufferspeichern verhält sich mit den Bandbreitenverbesserungen und Adressierungsschemata, welche im Detail in der eigenen noch anhängigen Anmeldung mit der Veröffentlichnummer WO-A-97 40487, veröffentlicht am 30. Oktober 1997 mit dem Prioritätsdatum 22. April 1996 offenbart sind.
Weitere Ausführungsformen:
Viele Eigenschaften eines Videosystems können optimiert werden, um einen Vorteil bei verschiedenen Parametern, beispielsweise wahrnehmbares Rahmenflimmern, andere psycho-visuelle Effekte, Lichtausbeute, Kosten, physikalische Eigenschaften, etc. zu erhalten. Die bevorzugte Ausführungsform wurde unter Bezugnahme auf 1.024 · 1.280 Videoformat beschrieben, wobei die Anzahl der Zeilen des eingehenden Formates im Quadrat ist und nicht solche möglichen Komplikationen wie Austastperioden (horizontale und vertikale "Rückläufe") beinhaltet. Das Nachfolgende wurde aufgenommen, um den Umfang der Auslegungsflexibilität der vorliegenden Erfindung und zusätzliche Details darzustellen.
Unter gewissen Umständen werden PWM-Gewichtungen nicht als im Quadrat oder als ein degeneriertes Quadrat gewählt. Um beispielsweise Flackern aufgrund degenerierter Datenmuster zu verringern, wurde ein Aufspalten des obersten Bits verwendet, wie in der eigenen anhängigen Anmeldung unter der Veröffentlichungsnummer WO-A-97 40487, veröffentlicht am 30. Oktober 1997 mit der Priorität vom 22. April 1996 offenbart. Fig. 4 zeigt ein Zeitdiagramm. Hierbei werden die 2 MSBs halbiert und abwechselnd dargestellt. In diesem Beispiel, angewendet auf eine Anzeige mit 1.024 Zeilen benötigen die MSBs 640 und 768 Zeilen anstelle von 256 und 512 Zeilen an Pufferung für eine Gesamtmenge von 1.663 Zeilen gegenüber 1.023. Dies ist weiter stark verringert relativ gegenüber dem Stand der Technik und macht eine Bandbreiteneinsparung für das Caching von LSBs verfügbar. Die obigen Gleichungen bestehen auch Gewichtungen von nicht im Quadrat. Es sei auch festzuhalten, dass Bitkanalpuffer für die MSBs nun einmal geschrieben, jedoch jeweils zweimal gelesen werden und daher einen etwas komplexeren Ablauf benötigen.
Ein horizontales Austasten bei eingehenden Videosignalen stellt ein geringes Problem dar, da kleine FIFOs verwendet werden können, um die Datenraten zu glätten. Eine vertikale Austastung hat jedoch eine weitaus längere Zeitdauer und kann eine erhebliche Pufferung notwendig machen. Beispielsweise würde ein eingehendes Videosignal mit 40 Zeilen einer vertikalen Austastung bis zu 40 Speicherzeilen für jeden Bitkanal notwendig machen, um eine Anpassung von Eingang und Ausgang zu erhalten. Obgleich dies nicht übermäßig die gesamte Systemspeicheranforderung erhöht, wird das Cachen von LSBs weitaus teurer. Eine Lösung für dieses Problem ist, in die PWM-Abfolge eine entsprechende Austastperiode mit gleicher Länge wie die Austastung des eingehenden Videos einzubringen. Das Verfahren kann auch bei Systemen angewendet werden, wo das eingehende Video eine nicht quadratische Anzahl von aktiven Zeilen hat, sondern das PWM-Schema hat eine binäre Gewichtigung. Im Extremfall hat eine Austastperiode, welche einen großen Teil der Anzeigedauer oder Rahmenzeit verbraucht, Bitkanalpuffer erheblich verringerter Länge notwendig und verringert hierdurch die Systemspeicher im Vergleich zur bevorzugten Ausführungsform. Dies ist in Fig. 5 dargestellt. Nachteile bei vergrößerten Austastperioden sind verringerte Lichtleistung und Kontrastverhältnis, wenn ein Silicium-Lichtmodulator gleichförmig beleuchtet wird. Wenn jedoch die Lichtquelle so angeordnet werden kann, dass sie das Feld synchron mit dem aktiven Bereich (nicht ausgetastete Pixelstreifen) abtastet, tritt wenig Verlust bei der Lichtleistung und dem Kontrastverhältnis auf. Vorteile eines langen Totbandes beinhalten die Beseitigung von wahrnehmbaren Flackern für degenerierte Datenmuster ohne Rückgriff auf Bit-Aufteilung und die Verringerung von Farbaufteilresten (bewirkt durch Relativbewegung des angezeigten Bildes im Gesichtsfeld des Betrachters) in rahmensequentiellen Farbsystemen (FSC).
Es ist allgemein bekannt, dass (FSC)-Techniken bei Farbanzeigesystemen angewendet werden können, um die Systemkosten zu verringern. In einem FSC-System ersetzt ein einzelner Silicium- Lichtmodulator die drei Silicium-Lichtmodulatoren und rote, grüne und blaue Komponenten werden abwechselnd anstelle von gleichzeitig dargestellt. Fig. 6 zeigt eine mögliche Auslegung der Erfindung, um FSC-Systeme zu betreiben. In der direktesten Form ist diese Auslegung ein Äquivalent zu einem nicht quadratischen PWM-Schema mit mehreren Totbändern. Die Totbänder können aufgenommen werden, um eine Beleuchtung von Farbkomponenten auf aktiven Pixeln zu vermeiden.
Fig. 7 zeigt ein verbessertes System bezüglich den Systemspeicheranforderungen, wobei vier Bänder verwendet werden und das erste Band eine LSB-Information darstellt (beispielsweise Bit-Gewichtungen 0 bis 5), wohingegen die verbleibenden drei Bänder RGB Informationen wie weiter oben anzeigen (verbleibende Bitgewichtungen 6-9). Dieses erste Band wird in grau dargestellt, wobei die Größe der LSBs für RGB aufsummiert wird und eine gewisse Farbinformation verloren geht (das menschliche Auge ist weniger empfindlich auf Chrominanz- als auf Luminanzverschlechterung in der Bildqualität): Eine derartige Grau-Untercodierung verringert um nahezu einen Faktor von 3 die Speicheranforderungen für LSBs und ist somit eine sinnvolle Technik zur Verringerung der Cache-Größe. Auf ähnliche Weise kann die Rahmenzeit zwei Bänder für jede Farbkomponente beinhalten, mit einer früheren Anzeige von LSB-Information für alle Farben.
Es versteht sich, dass die Verringerung von Speichergröße und Bandbreite für andere Ausführungsformen mit unterschiedlichen Anordnungen gegenüber der zeilensequentiellen Videoeingangsanordnung der bevorzugten Ausführungsform erhalten werden kann. Es ist damit beabsichtigt, dass die beigefügten Ansprüche auf alle Abwandlungen anwendbar sind, welche innerhalb des Umfangs der Erfindung liegen.

Claims

1. Ein Verfahren zum Wandeln eines Stromes von eingehenden seriellen Videodaten, welche mit jedem Pixeldatenwert gleichzeitig ankommend formatiert sind, in ein digitales PWM-Video, welches als eine Folge von Gruppen gleichgewichteter Bits formatiert ist, mit den folgenden Schritten:

(a) Empfang des Stromes von eingehenden seriellen Videodaten zur Anzeige einer Reihe von Rahmen, wobei jeder Rahmen durch eine bestimmte Anzahl von Bits so definiert ist, dass jedes Bit eine bestimmte Gewichtung der Anzeigedauer wiedergibt;

(b) Speichern des Stromes von eingehenden seriellen Videodaten innerhalb einer Mehrzahl von Puffern (220), wobei auf jeden Puffer als gleichgewichtete Bit-Gruppe zugegriffen werden kann und eine konstante Verzögerung implementiert; und

(c) Organisieren von Ansammlungen gleichgewichteter Bitgruppen in einem Speicher (220), so dass weniger als die bestimmte Anzahl von Bits gleichzeitig im Speicher (220) gespeichert wird.

2. Ein Verfahren zum Wandeln eines Stromes von eingehenden seriellen Videodaten, welche mit jedem Pixeldatenwert gleichzeitig ankommend formatiert sind, in ein digitales PWM-Video, welches als eine Folge von Gruppen gleichgewichteter Bits formatiert ist, mit den folgenden Schritten:

(a) Empfang des Stromes von eingehenden seriellen Videodaten zur Anzeige einer Reihe von Rahmen, wobei jeder Rahmen durch eine bestimmte Anzahl von Bits definiert ist;

(b) Speichern des Stromes eingehender serieller Videodaten in einem Speicher so, dass dieser als gleichgewichtete Bits adressiert werden kann; und

(c) Anzeigen einer Gruppe mit kurzer Dauer auf einer Anzeigevorrichtung (270), wenn die Gruppe vollständig ist, so dass weniger als die bestimmte Anzahl von Bits gleichzeitig im Speicher (270) gespeichert werden muss.

3. Das Verfahren nach Anspruch 2, wobei weniger als ein gesamter Rahmen von Daten im Speicher gespeichert wird.

4. Das Verfahren nach Anspruch 3, wobei der Strom eingehender serieller Daten eine vertikale Austastperiode beinhaltet, weiterhin mit dem Schritt des Bildens einer toten Zone in einer Anzeige, um Übereinstimmung mit der vertikalen Austastperiode zu haben.

5. Das Verfahren nach Anspruch 4, weiterhin mit dem Schritt des Anzeigens eines Abschnittes der Daten während der toten Zone, um die Speichergröße weiter zu verringern.

6. Das Verfahren nach Anspruch 5, wobei die Anzeige (270) ein Silicium-Licht-Modulator mit einer Beleuchtungsquelle ist.

7. Das Verfahren nach Anspruch 6, weiterhin mit dem Schritt des Abtastenlassens der Beleuchtungsquelle, um die tote Zone zu vermeiden.

8. Eine Vorrichtung zum Wandeln eines Stromes eingehender serieller Videodaten, welche so organisiert sind, dass alle Daten für ein einzelnes Pixel gleichzeitig übertragen werden, in ein digitales PWM-Video und zur Anzeige der entsprechenden Videodaten, mit:

(a) Mitteln zum Empfang des Stromes eingehender serieller Videodaten zur Anzeige einer Serie von Rahmen, wobei jeder Rahmen durch eine bestimmte Anzahl von Bits definiert ist;

(b) Mitteln zum Speichern der Daten in einem Speicher (270) derart, dass eine Wertung in gleichgewichtete Bits gemacht werden kann; und

(c) Mitteln zum Anzeigen einer Gruppe kurzer Dauer, wenn die Gruppe im Speicher (220) vollständig ist, so dass weniger als die bestimmte Anzahl von Bits gleichzeitig im Speicher (220) gespeichert werden muss.

9. Die Vorrichtung nach Anspruch 8, wobei die Mittel zum Speichern eine Vorrichtung zum Segmentieren des Stromes der eingehenden seriellen Videodaten in Bitebenen, jeweils eine für jede Gewichtung des Bits, so aufweist, dass eine Anzahl von Speicherbits, welche für jede Bitebene notwendig ist, einer Bitgewichtung proportional ist.

10. Die Vorrichtung nach Anspruch 9, wobei der Speicher (220) aus einem RAM gebildet ist.

11. Die Vorrichtung nach Anspruch 9, wobei weniger als der gesamte Rahmen von Daten im Speicher (220) gespeichert ist.

12. Die Vorrichtung nach Anspruch 11, wobei der Strom eingehender serieller Videodaten eine vertikale Austastperiode beinhaltet, weiterhin mit Mitteln zum Bilden einer toten Zone in einer Anzeige (270) zur Übereinstimmung mit einer vertikalen Austastperiode.

13. Die Vorrichtung nach Anspruch 12, weiterhin mit Mitteln zum Anzeigen eines Abschnittes von Daten während der toten Zone, um weiterhin eine Größe des Speichers (220) zu verringern.

14. Die Vorrichtung nach Anspruch 12, wobei die Anzeigevorrichtung (270) ein Silicium-Licht-Modulator mit einer Beleuchtungsquelle ist.

15. Die Vorrichtung nach Anspruch 12, weiterhin mit Mitteln zum Abtastenlassen der Beleuchtungsquelle, um die tote Zone zu vermeiden.

16. Eine Vorrichtung zum Wandeln eines Stromes eingehender serieller Videodaten, wobei der Strom eingehender serieller Daten so organisiert ist, dass alle Daten für ein einzelnes Pixel gleichzeitig übertragen werden, in ein digitales PWM-Video, welches in Gruppen gleichgewichteter Bits organisiert ist, mit:

(a) Mitteln zum Empfang des Stromes eingehender serieller Videodaten;

(b) einem digitalen Speicher (220), der zum Empfang von Daten angeschlossen ist;

(c) einer Steuerung, welche in den Speicher (220) gekoppelt ist, um die Daten in einer Mehrzahl von Bitebenen zu speichern, wobei jede Bitebene nur Bits gleicher Gewichtung hat;

d) Mitteln zum Sammeln von Abschnitten der Bitebenen in Gruppen; und

(e) Mitteln zum Koppeln einer Gruppe von Daten an eine Anzeige so, dass Gruppen einer Bitgewichtung der kürzesten Dauer an die Anzeige so gekoppelt werden, wie sie gebildet sind, wobei weniger als ein gesamter Rahmen von Daten gleichzeitig innerhalb des digitalen Speichers gespeichert wird.

17. Die Vorrichtung nach Anspruch 16, wobei die Mittel zum Speichern eine Vorrichtung aufweisen, um den Strom von eingehenden seriellen Videodaten in Bitebenen zu segmentieren, eine für jede Gewichtung des Bits, so dass eine Anzahl von Speicherbits, welche für jede Bitebene nötig ist, proportional zu einer Bitgewichtung ist.

18. Die Vorrichtung nach Anspruch 16, wobei der Speicher (220) aus einem RAM gebildet ist.

19. Die Vorrichtung nach Anspruch 18, wobei weniger als ein gesamter Datenrahmen im Speicher (220) gespeichert ist.

20. Die Vorrichtung nach Anspruch 19, wobei der Strom eingehender serieller Videodaten eine vertikale Austastperiode beinhaltet, weiterhin mit Mitteln zum Bilden einer toten Zone in einer Anzeige zur Übereinstimmung mit der vertikalen Austastperiode.

21. Vorrichtung nach Anspruch 20, weiterhin mit Mitteln zum Anzeigen eines Abschnittes von Daten während der toten Zone, um weiterhin eine Größe des Speichers (220) zu verringern.

22. Die Vorrichtung nach Anspruch 20, wobei die Anzeigevorrichtung (270) ein Silicium-Licht-Modulator mit einer Beleuchtungsquelle ist.

23. Die Vorrichtung nach Anspruch 20, weiterhin mit Mitteln zum Abtastenlassen der Beleuchtungsquelle, um die tote Zone zu vermeiden.

24. Die Vorrichtung nach Anspruch 19, wobei ein Abschnitt des Speichers (220) ein Cache-Speicher ist.