DE69016697T2 - Video-Direktzugriffsspeicher. - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf Dual-Port-Speicher mit einem Speicherfeld, auf das wahlfrei zugegriffen werden kann, und einem seriellen Zugriffsspeicher, der seriell Daten von und zum Speicher übertragen kann. Ein zweidimensionaler Dual-Port-Speicher dieser Art wird gewöhnlich als Video-RAM bezeichnet.
• Der in dieser Anwendung beschriebene Typ von Dual-Port- Speicher wird beispielsweise zum Speichern von Bilddaten für eine Kathodenstrahlröhre verwendet. Auf die Bilddaten wird wahlfrei zum Schreiben oder Aktualisieren im Speicher zugegriffen, worauf ein serieller Zugriff folgt, um die Bilder auf einer Kathodenstrahlröhre zu erzeugen. Ein Speicher dieser Art kann Bilder von einer Video-Kamera oder einem anderen Abtastgerät speichern, oder zum Speichern von Bildern verwendet werden, die von einem Graphiksystem erzeugt wurden.
• Das angezeigte Bild wird in eine Reihe diskreter Bildelemente oder Pixel unterteilt. Jedes Pixel steht für eine physische Position auf dem Anzeigemonitor und kann eine Farbe oder spezifische Grauschattierung zugeordnet haben. Bei Bild- und Graphiksystemen werden die Pixel eines Bildschirms durch einen in der Speichereinrichtung gespeicherten Wert dargestellt. Diese Speicherdarstellung eines Bildschirms wird gewöhnlich als Anzeigenspeicher bezeichnet. Ein hochauflösender Bildschirm wie beispielsweise der IBM 5080 Graphics System hat im Schnitt ein Bild aus 1024 x 1024 oder 1,048,576 Pixel. Jeder Pixelwert kann durch 1 bis 24 oder mehr Bits dargestellt werden, wodurch ein umfangreicher Speicher zum Speichern des Bildes benötigt wird. Dieser Bedarf an umfangreichen schnellen Speichern (selbst nach heutigen Standards) führt bei Graphiksystemeinrichtungen zur Verwendung von Speicherteilen höchster Dichte. Normalerweise bieten derzeit Dynamische Direktzugriffsspeicher (DRAM) die höchste Speicherdichte. Angesichts der Natur der Abtastmuster des Video-Bildschirms und den Aktualisierungsraten werden immer schnellere Zugriffszeiten benötigt; darüber hinaus ist es auch notwendig, die Aktualisierung des Anzeigenspeichers vom Abtasten der gespeicherten Werte (durch Video-Generationsschaltlogik) für die Anzeige auf dem Video-Monitor zu trennen.
• Video-RAMs sind eine spezielle Form von dynamischen RAM- Speichern. Sie sollen das Problem lösen, bei dem der Inhalt eines Graphikanzeigespeichers auf dem Bildschirm angezeigt wird, während zur selben Zeit der Graphik- oder Bildprozessor den Anzeigenspeicher mit neuen Daten aktualisiert. Video-RAMs enthalten zwei Eingabe/Ausgabe-Ports (einen für den wahlfreien Zugriff und einen für den seriellen Zugriff) sowie einen Adreß-Port. Diese Speicher werden häufig als Dual-Port- Speicher bezeichnet. Zusätzlich zu dem standardmäßigen DRAM- Direktzugriffsfeld von Reihen und Spalten kommt noch ein serielles Zugriffsspeicherregister zur Unterstützung der seriellen Ein- und Ausgabe hinzu.
• Video-RAMs dieser Art sind bereits in der Technik bekannt, so beschreibt beispielsweise Dill et al. in der US-Patentschrift 4,541,075 eine solche Speichereinrichtung. Der Graphik- oder Bildprozessor aktualisiert den Anzeigenspeicher, indem er in das wahlfreie Zugriffsfeld schreibt. Der serielle Zugriffsspeicher (SAM) verschiebt den Inhalt seines Puffers sequentiell zum Bildschirm und zwar unabhängig vom wahlfreien Zugriffsfeld. Das wahlfreie Zugriffsfeld und der SAM arbeiten nur dann ausnahmsweise nicht unabhängig voneinander, wenn der SAM neue Daten vom wahlfreien Zugriffsfeld benötigt. Der SAM wird durch einen speziellen Speicherzyklus, die sogenannte Lesedatenübertragung, beladen, bei der eine gesamte Datenreihe kopiert wird, die vom SAM zu einer den Bildschirm aktualisierenden Schaltlogik getaktet wird. Die Taktrate des SAM ist normalerweise 3-4 mal schneller als ein herkömmlicher wahlfreier Zugriffszyklus.
• VRAMs der zweiten Generation (Patentschrift US-A-825 411) haben die Fähigkeit, eine halbe Reihe eines wahlfreien Zugriffsspeichers in die Hälfte des SAM zu übertragen, während die andere Hälfte des SAM gleichzeitig für den Bildschirm abgetastet wird. Dieses Verfahren wird als Teilreihenübertragung bezeichnet. Ein als QSF bekannter Ausgabestatusstift zeigt gewöhnlich die Hälfte des abgetasteten SAM an.
• In einigen Systemen sind zwei Anzeigenspeicher vorhanden, von denen der eine für den Bildschirm abgetastet und der andere vom Graphik- oder Bildprozessor aktualisiert wird. Durch zwei Puffer wird vermieden, daß ein teilweise aktualisiertes Bild für den Bildschirm abgetastet wird, was zu unerwünschten Teilbildern führt. Diese Art von System wird häufig als Doppelpuffersystem bezeichnet. Bei Doppelpuffersystemen erhalten die beiden Anzeigenspeicher die Bezeichnung FBA für Anzeigenspeicher A und FBB für Anzeigenspeicher B. Bei einer Anwendung eines Graphikanzeigesystems wird der Bildschirm in zahlreiche Fenster unterteilt, die unabhängige Teile des Bildschirms aus Anzeigedaten von einer separaten Anwendung oder anderer Datenteilmengen sind. Da jedes Fenster unabhängig vom anderen ist, können sich der aktuelle Aktualisierungspuffer und der Anzeigenpuffer bei unterschiedlichen Fenstern voneinander unterscheiden. So kann beispielsweise ein Fenster zu einem bestimmten Zeitpunkt den Anzeigenspeicher A zur Aktualisierung und den Anzeigenspeicher B zur Anzeige verwenden, während ein anderes Fenster die Speicher genau umgekehrt benutzt. Dies führt dazu, daß der Abtastpuffer auf Pixelbasis auswählbar sein sollte.
• Ein Graphiksystem ohne Fensteranzeige kann beispielsweise eine einzelne Gesamtbildschirmanzeige 90 haben (siehe Figur 1A). Ein Anzeigenspeicher, z.B. Anzeigenspeicher B wird angezeigt, während ein zweiter Anzeigenspeicher A aktualisiert wird. Zu einem bestimmten Zeitpunkt wird die Zuordnung der Puffer ausgetauscht, so daß Anzeigenspeicher A angezeigt und Anzeigenspeicher B aktualisiert wird.
• Fig. 1B zeigt ein Fenstersystem. Der Gesamtbildschirm 90' kann aus mehreren Fenstern bestehen, z.B. 92, 94 und 96. Jede Anwendung behält einen Hinweis darauf, welcher Anzeigenspeicher zur Aktualisierung und welcher zur Anzeige verwendet wird. Zu Beginn kann Fenster 1 Anzeigenspeicher A aktualisieren, Fenster 2 Anzeigenspeicher B und Fenster 3 Anzeigenspeicher A. Die erste Anzeige wäre Fenster 1 von Anzeigenspeicher B, Fenster 2 von Anzeigenspeicher A und Fenster 3 von Anzeigenspeicher B. Nach dem Austauschen von Fenster 3 zwischen den Anzeigenspeichern gingen die Aktualisierungen von Fenster 1 in den Anzeigenspeicher A, von Fenster 2 in den Anzeigenspeicher B und von Fenster 3 in den Anzeigenspeicher B, während die Anzeige von den Speichern B, A bzw. A käme. Zweck eines Doppelpuffersystems ist es, einen vom Anzeigenpuffer separaten Aktualisierungspuffer zu haben, das System ist jedoch so flexibel, daß Aktualisierung und Anzeige vom selben Puffer möglich sind.
• Ein Verfahren zur Implementierung des Doppelpuffersystems besteht darin, die beiden Anzeigenspeicher in separaten VRAMs unterzubringen. Mit separaten VRAMs ist es relativ einfach, die beiden SAM-Register zu synchronisieren und Pixeldaten vom einen oder anderen Teil auf Pixelbasis auszuwählen. Dies kann durch die Verwendung eines Steuerstifts zur seriellen Ausgabeaktivierung erreicht werden, um nur die Daten vom gewünschten Anzeigenspeicher zu aktivieren.
• Das Problem besteht darin, die beiden Anzeigenspeicher in separate VRAMs zu setzen. Für niedrigauflösende Bildschirme würde ein großer VRAM, z.B. mit 4 MBit, über ausreichend Kapazität verfügen, um beide Anzeigenspeicher aufzunehmen. Zwei VRAMs für separate Anzeigenspeicher würden die Kosten für die Anzeigenspeicherteile verdoppeln. Für Hochleistungssysteme kann die Zeichnungsrate zum Anzeigenspeicher erhöht werden, indem zahlreiche Pixel parallel geschrieben werden. Wenn die Anzeigenspeicher getrennt sind, kann nur die Hälfte der verfügbaren VRAMs parallel aktualisiert werden. So werden beispielsweise drei VRAMs von 4 MBit benötigt, um einen Anzeigenspeicher von 1280 x 1024 Pixel darzustellen. Für zwei Anzeigenspeicher wären 6 VRAMs notwendig. Als separate Anzeigenspeicher könnten nur die 3 VRAMs des Anzeigenspeichers A oder Anzeigenspeichers B aktualisiert werden. Wenn sich Teile jedes Anzeigenspeichers in jedem Modul befänden, wäre es möglich, alle 6 VRAMs parallel zu aktualisieren, wodurch die Zeichnungsrate effizient erhöht werden könnte.
• Gemäß der vorliegenden Erfindung wird daher ein Dual-Port- Speicher mit folgenden Einrichtungen vorgestellt: einem Speicherfeld mit zahlreichen Speicherelementen, auf die wahlweise durch Reihen- oder Spaltenadreßeingabe zugegriffen werden kann, um das Schreiben von Daten in oder das Lesen von Daten aus den Reihen- und Spaltenplätzen zu ermöglichen; einem ersten und zweiten seriellen Zugriffsmittel, um selektiv auf einen spezifischen Teil der Daten einer Reihe oder Spalte der Speicherelemente parallel zugreifen zu können; einem Steuermittel, um den spezifischen Teil der Daten einer Reihe oder Spalte der Speicherelemente durch einen Ausgabeport übertragen zu können; und einem Auswahlmittel zur selektiven Kopplung des ersten oder zweiten seriellen Zugriffsspeichermittels mit dem Ausgabeport, wobei das Auswahlmittel auf ein Auswahlsteuersignal (DBS) reagiert, das dadurch gekennzeichnet ist, daß das Steuermittel auf ein Taktsignal reagiert, um die Adressen der Datenelemente gleichzeitig zu inkrementieren, die an den Ausgaben des ersten und zweiten seriellen Zugriffsspeichermittels zur Verfügung stehen, so daß jederzeit Ausgabedaten, die den Anzeigepixel in einem der beiden Anzeigenspeicher entsprechen, für die Übertragung zum Ausgabeport des ersten oder zweiten seriellen Zugriffsspeichermittels auf Pixelbasis ausgewählt werden können.
• Das von der vorliegenden Erfindung gelöste Problem stellt sich durch die Notwendigkeit, aus dem FBA oder FBB auf Pixelbasis abzutasten, wenn beide Anzeigenspeicher im selben VRAM sind. Der Aufbau des SAM in der herkömmlichen Technik bietet kein Mittel zur Auswahl von Daten vom FBA oder FBB auf Pixelbasis. Die Auswahl muß extern erfolgen, wodurch eine höhere Datenrate und zusätzliche Schaltlogik benötigt wird.
• Die vorliegende Erfindung bezieht sich auf die Implementierung eines seriellen Zugriffsspeichers SAM, der die Auswahl vom FBA oder FBB auf Pixelbasis erleichtert. Der Anzeigenspeicher A kann in einer Hälfte einer Reihe gespeichert werden, während der Anzeigenspeicher B in der anderen Hälfte derselben Reihe gespeichert werden kann. Nach einer Lesedatenübertragung steht sowohl der Anzeigenspeicher A als auch Anzeigenspeicher B in separaten Hälften des SAM-Registers zur Verfügung. Gemäß der vorliegenden Erfindung ist ein Steuerstift zur Doppelpufferauswahl vorhanden, um die Hälfte des SAM auszuwählen, von dem Daten nach jedem seriellen Taktsignal SC auf den seriellen Bus gesetzt werden. Um das entsprechende Pixel in beiden Anzeigenspeichern synchron zu halten, inkrementiert der serielle Takt den Adreßzeiger in beiden Hälften des SAM-Ports gleichzeitig.
• Gemäß einem bevorzugten Merkmal der Erfindung umfaßt das Auswahlmittel ein serielles Zugriffsadreßmittel, um eine Adresse entweder im ersten oder im zweiten seriellen Zugriffsspeichermittel zu erzeugen, während das Auswahlsteuersignal das serielle Zugriffsspeichermittel festlegt, auf das die Adresse zugreifen wird.
• Gemäß einem weiteren bevorzugten Merkmal der Erfindung umfaßt das serielle Zugriffsadreßmittel zwei serielle Adreßzähler, die jeweils verschachtelte serielle Zugriffsspeicheradressen während das Auswahlsteuersignal jede der beiden Adressen ändert, um auf das erste oder zweite serielle Zugriffsspeichermittel zuzugreifen.
• Gemäß einem weiteren bevorzugten Merkmal der Erfindung umfaßt das Auswahlmittel einen Multiplexer, der auf das Auswahlsteuersignal reagiert.
• Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren wie in Anspruch 5 beschrieben vorgestellt.
• Die Erfindung wird im folgenden anhand der Figuren genauer beschrieben.
• Fig. 1A und 1B zeigen die Verwendung von Fenstern und Doppelanzeigenspeichern gemäß der vorliegenden Erfindung.
• Fig. 2 ist ein Blockdiagramm eines Video-RAM, der gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung aufgebaut ist.
• Fig. 3 ist ein Blockdiagramm des Zählers, der im bevorzugten Ausführungsbeispiel der vorliegenden Erfindung verwendet wird.
• Fig. 4 ist ein Diagramm, das die Anwendung der Technik gemäß vorliegender Erfindung zeigt.
• Ein VRAM ist ein verbesserter DRAM. Der DRAM-Teil eines VRAM arbeitet auf ähnliche Art und Weise wie bekannte DRAM-Geräte. Der DRAM-Teil ist in der oberen Hälfte von Fig. 2 zu sehen. Um Stifte zu sparen, werden die Adressen für Reihen und Spalten auf den Adreßleitungen 102 multiplexiert. Die Steuersignale RAS 105 und CAS 107 bestimmten (über die Steuerlogik 103), wann die Adresse auf den Eingabestiften entweder in den Reihenadreßverriegelungsschaltkreis 104 oder den Spaltenadreßverriegelungsschaltkreis 106 verriegelt wird. Die verriegelten Adressen werden vom Spaltendekodierer 108 und Reihendekodierer 110 dekodiert, um auf eine der Speicherzellen im DRAM-Feld 112 zu zeigen. Diese Zelle wird nun zum Lesen oder Schreiben ausgewählt, wobei beispielsweise die acht Dateneingabe-/-ausgabeleitungen D0-D7 114 verwendet werden.
• Der untere Teil von Fig. 2 ist eine zusätzliche Schaltlogik, die aus einem DRAM ein VRAM macht. Die Hauptelemente dieser Schaltlogik sind die Niedrigen und Hohen Datenregister 120 und 122, die auch als serielle Zugriffsspeicherregister (SAM) bekannt sind. Im bevorzugten Ausführungsbeispiel wird bei einem VRAM von 4 MBit jede 1024 Elementreihe in zwei Gruppen von jeweils 512 Spalten unterteilt. Die Auswahl jeder Gruppe erfolgt durch das werthöchste Bit der verriegelten Spaltenadresse 106. Der SAM-Port hat eine Breite von 512 Spalten und wird nur mit einer Spaltengruppe gleichzeitig verbunden. (Obgleich hier VRAMs von 4 MBit beschrieben werden, beschränkt sich die Erfindung nicht auf eine bestimmte Dichte oder einen bestimmten Aufbau eines VRAM).
• Zwei Schaltlogikteile sind zur Unterstützung der Operation des SAM erforderlich. Ein Teil besteht aus den Übertragungs-Gates 124 und 126. Diese Gates werden benötigt, um die ausgewählte Reihe während einer Datenübertragungsoperation an ein SAM- Register zu binden. Eine Datenübertragung ist ein spezieller VRAM-Zyklus, bei dem Daten zwischen einer Reihe in einem DRAM- Feld 112 und den SAM-Registern 120 und 122 übertragen werden. Während des Datenübertragungszyklus wählt die Reihenadresse 104 aus, welche Reihe übertragen wird. Da alle Spalten in einer Gruppe übertragen werden, wird die Spaltenadresse nicht gebraucht und daher nicht verriegelt. Die Spaltenadreßeingabe wird dagegen in den SAM-Adreßverriegelungsschaltkreis 128 verriegelt und als Startadresse oder Tap für den SAM benutzt.
• Der SAM ist ein sequentieller serieller Port, so daß die Adressierung von einem Zähler erzeugt wird. Der SAM-Adreßverriegelungsschaltkreis wird in den SAM-Adreßzähler 130 geladen, um eine Startadresse zu bestimmen. Jeder nachfolgende serielle Taktzyklus SC 132 taktet den Zähler und zeigt auf die nächste Registerstelle (über den SAM-Dekodierer 134), um Daten auf den seriellen E/A-Datenleitungen SD0-SD7 136 bereitzustellen.
• Eine der Verbesserungen zur ersten Generation von VRAMs ist die Möglichkeit, eine Hälfte des SAM unabhängig von der anderen Hälfte arbeiten zu lassen. VRAMs der zweiten Generation haben einen speziellen Zyklus, der Teildatenübertragung genannt wird. Dieser Zyklus teilt die 512 ausgewählten Spalten in zwei Hälften von 256 Spalten auf. Jede Hälfte der 256 Spalten kann unabhängig von der anderen Hälfte in den SAM geladen werden. Jede Hälfte des SAM hat seine eigene Tap- Adresse. Moderne VRAMs zeigen durch eine Statusausgabe QSF die Hälfte des gerade adressierten SAM an. Diese VRAMs beginnen bei der Tap-Adresse und setzen die Inkrementierung bis zur Grenze fort, z.B. bis 255 oder 511 erreicht ist. An dieser Stelle wird eine neue Tap-Adresse vom SAM-Adreßverriegelungsschaltkreis geladen und QSF schaltet um (z.B. von hoch auf niedrig oder umgekehrt).
• Zur Erzeugung von SAM-Adressen kann eine ganze Reihe von Konfigurationen des SAM-Adreßzählers 130 verwendet werden. Ein Verfahren besteht darin, zwei 8-Bit-Zähler zur Erzeugung von 256 Adressen zu benutzen. Ein Zähler erzeugt gerade Adressen von 0 bis 510. Der zweite Zähler erzeugt ungerade Adressen von 1 bis 511. Die Auswahl des ungeraden oder geraden Zählers zur Erzeugung der Adresse wird vom 9. Bit des SAM-Adreßverriegelungsschaltkreises durchgeführt. Ein Zähler dieses Typs ist in Fig. 3 zu sehen.
• Der in Fig. 3 gezeigte Zähler stellt einen der beiden Zähler dar, die zur Erzeugung der SAM-Adressen verwendet würden. Der Startpunkt oder die Tap-Adresse vom SAM-Adreßverriegelungsschaltkreis 128 wird in den Zähler geladen, um den Zähler auf den Leitungen 140 zu initialisieren. Der Zähler wird von dem durch die Steuerlogik 103 erzeugten Steuersignal 142 inkrementiert. Die einzelnen Dekodierer 144, 146, 148 und 150 erzeugen jeweils vier Bits der Ausgabeadresse. Obgleich das bevorzugte Ausführungsbeispiel diese Form des dualen Zählers verwendet, ist die vorliegende Erfindung keinesfalls nur auf die Implementierung dieser Art von Zähler beschränkt. Beispielsweise könnte auch ein Zähler verwendet werden, der eine vollständige 9-Bit-Adresse erzeugt.
• Im bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird die QSF-Statusausgabe durch einen Eingabesteuerstift DBS (Doppelpufferauswahl) ersetzt. Der DBS steuert das hochwertige Zählerbit zur Adreßdekodierung 134. Dadurch kann die Hälfte des SAM auf serieller Taktbasis als aktiv ausgewählt werden. Mit anderen Worten heißt dies, daß die Adressen beider Hälften des SAM bei jedem seriellen Taktzyklus synchron getaktet werden. Die auf den Datenleitungen 136 zu übermittelnden Daten werden abhängig vom DBS-Signal aus der einen oder anderen Hälfte ausgewählt. Dieses Ausführungsbeispiel implementiert die Adreßauswahl.
• Fig. 4 zeigt eine Planungsdarstellung der Architektur und ein Ablaufdiagramm. Im bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird ein Anzeigenspeicher, z.B. Anzeigenspeicher A 310, 314, in den unteren 256 Spalten und der andere Anzeigenspeicher in den oberen 256 Spalten, z.B. Anzeigenspeicher B 312, 316, jeder Hälfte des DRAM-Feldes 12 gespeichert. Nach einer Reihenübertragung stünden FBA und FBB in separaten Hälften des SAM zur Verfügung. Ein Steuerstift (Doppelpufferauswahl, DBS) wählt die Hälfte des SAM aus, von dem die Daten auf serieller Taktbasis SC auf den seriellen Bus gesetzt werden. In einem anderen gezeigten Ausführungsbeispiel führt der in Fig. 4 dargestellte Multiplexer 320 die Auswahl durch. Dies wird als Datenauswahl bezeichnet. Das DBS-Signal 180 wählt als Ausgabe entweder den Pixel-Wert in SAM 120 oder den Wert in SAM 122. Die Datenauswahl macht es erforderlich, daß die seriellen Taktsignale bei beiden Hälften des SAM Anwendung finden, wodurch in jedem Taktzyklus auf ein Pixel von jedem SAM-Register zugegriffen wird.
• Der untere Teil von Fig. 4 zeigt das Ablaufdiagramm mit der Pixelauswahl, die während der Verwendung des DBS-Steuersignals vorgenommen wird. Die obere Linie des Ablaufdiagramms stellt das serielle Taktsignal dar. Diese Signale SC1, SC2 usw. inkrementieren jeweils den Pixel-Zähler in den SAM-Registern 120 und 122. Die mittlere Linie im Ablaufdiagramm von Fig. 4 zeigt das DBS-Signal. Im bevorzugten Ausführungsbeispiel mit Adreßauswahl wählt der DBS-Signalpegel aus, welcher Puffer Pixel-Daten zu den SAM-Adreßleitungen ausgibt. Aus der Figur geht hervor, daß die erste Ausgabedateneinheit Pixel 1 vom Anzeigenspeicher B ist, dem Pixel 2 vom Anzeigenspeicher A folgt. Ein geänderter Pegel des DBS führt dazu, daß Pixel 3 vom Anzeigenspeicher B ausgegeben wird, wenn die folgende Ausgabe vom Anzeigenspeicher A kommt. Durch die Steuerung des DBS-Wertes kann somit der entsprechende Puffer zur Ausgabe der Daten gewählt werden. Der DBS kann mit Hilfe zahlreicher bekannter Mechanismen gesteuert werden. So kann beispielsweise ein separater Speicher verwendet werden, der die Größe jedes Fensters auf dem Bildschirm und den Wert des Anzeigenpuffers anzeigt. Ein den Anzeigenpuffer darstellendes Signal, das jedem Fenster zugeordnet ist, kann als DBS-Signal verwendet werden, um die richtige DBS-Auswahl der auszugebenden Daten sicherzustellen.
• Die vorliegende Erfindung wurde anhand eines bestimmten Ausführungsbeispiels beschrieben. Fachleuten ist jedoch klar, daß der Austausch verschiedener Komponenten möglich ist, ohne dadurch den Gehalt der Erfindung zu verändern. Auf diese Art und Weise erzielte andere Ausführungsbeispiele fallen unter die vorliegende Erfindung.

Claims (5)

1. Ein Dual-Port-Speicher mit:

einein Speicherfeld (112) mit zahlreichen Speicherelementen, auf die wahlfrei durch eine Reihen- und Spaltenadreßeingabe (A0-A9) zugegriffen wird, um das Schreiben oder Lesen von Daten auf die Reihen- und Spaltenstelle zu ermöglichen;

ein erstes und zweites serielles Zugriffsspeichermittel (120, 122), die jeweils selektiv auf einen speziellen Teil der Daten einer Reihe oder Spalte der Speicherelemente parallel zugreifen;

ein Steuermittel (102), um den speziellen Datenteil der Reihe oder Spalte der Speicherelemente durch einen Ausgabeport (SD0-SD7) seriell zu übertragen;

und ein Auswahlmittel (102), um das erste oder zweite serielle Zugriffsspeichermittel selektiv mit dem Ausgabeport zu koppeln, wobei das Auswahlmittel auf ein Auswahlsteuersignal (DBS) reagiert, das dadurch gekennzeichnet ist, daß das Steuermittel auf ein Taktsignal (SC) reagiert, um die Adressen der Datenelemente, die an den Ausgaben des ersten und zweiten seriellen Zugriffsspeichermittels zur Verfügung stehen, gleichzeitig zu inkrementieren, so daß jederzeit Ausgabedaten, die den Anzeigepixel in einem von zwei Anzeigenspeichern (A, B) entsprechen, ausgewählt werden, um zum Ausgabeport des ersten oder zweiten seriellen Zugriffsspeichermittels auf Pixelbasis übertragen zu werden.

2. Ein Dual-Port-Speicher nach Anspruch 1, bei dem das Auswahlmittel ein serielles Zugriffsspeichermittel zur Erzeugung einer Adresse entweder im ersten oder im zweiten seriellen Zugriffsspeichermittel (120, 122) umfaßt, und bei dem das Auswahlsteuersignal das serielle Speichermittel bestimmt, auf das die Adresse zugreift.

3. Ein Dual-Port-Speicher nach Anspruch 2, bei dem das serielle Zugriffsspeichermittel zwei serielle Adreßzähler umfaßt, die jeweils verschachtelte serielle Zugriffsspeicheradressen erzeugen, und bei dem das Auswahlsteuersignal jede der beiden Adressen ändert, um auf das erste oder zweite serielle Zugriffsspeichermittel zuzugreifen.

4. Ein Dual-Port-Speicher nach Anspruch 1, bei dem das Auswahlmittel einen Multiplexer (320) umfaßt, der auf das Auswahlsteuermittel reagiert.

5. Ein Verfahren zum seriellen Zugriff auf einen Speicher mit Elementen, die in Reihen und Spalten angeordnet sind, wobei die Spalten in einen ersten (A) und zweiten (B) Anzeigenspeicher gruppiert sind, und der erste und zweite Anzeigenspeicher jeweils zahlreiche Bildelemente auf einer Anzeigeeinrichtung darstellt, um ein Element entweder vom ersten oder zweiten Anzeigenspeicher als Reaktion auf ein Auswahlsteuersignal (DBS) vorzustellen, wobei das Verfahren folgende Schritte umfaßt:

die Dekodierung einer Reihenadresse, um eine Reihe von Speicherelementen auszuwählen;

das Laden eines Teils der Reihe, die einen ersten Anzeigenspeicher darstellt, in ein erstes serielles Zugriffsspeicherregister (120);

das Laden eines Teils der Reihe, die einen zweiten Anzeigenspeicher darstellt, in ein zweites serielles Zugriffsspeicherregister (122);

die Verwendung eines Taktsignals (SC) bei dem ersten und zweiten seriellen Zugriffsspeicherregister, um auf ein Element in jedem Register zuzugreifen, das einem gegebenen Bildelement der Anzeigeeinrichtung entspricht;

das gleichzeitige Inkrementieren der Adressen der Datenelemente, die an der Ausgabe des ersten und zweiten seriellen Zugriffsspeicherregisters als Reaktion auf das Taktsignal zur Verfügung stehen; und

die Verwendung des Auswahlsignals, um die Elemente auszuwählen, die durch einen Ausgabeport ausgegeben werden.