DE69215798T2

DE69215798T2 - Dynamische Speicherzuordnung für einen Rasterpuffer eines räumlichen Lichtmodulators

Info

Publication number: DE69215798T2
Application number: DE69215798T
Authority: DE
Inventors: Paul M Urbanus
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1991-09-06
Filing date: 1992-09-02
Publication date: 1997-04-10
Anticipated expiration: 2012-09-03
Also published as: EP0530760A2; EP0530760A3; DE69215798D1; EP0530760B1; KR100266148B1; JPH05260422A; US5307056A; KR930006659A

Description

TECHNISCHES GEBIET DER ERFINDUNG

Diese Erfindung bezieht sich auf Videoanzeigesysteme und insbesondere auf jene, die spatiale Lichtmodulatoren verwenden.

HINTERGRUND DER ERFINDUNG

Eine neue Entwicklung in Videoanzeigesystemen ist die Verwendung spatialer Lichtmodulatoren, die die Stelle von Rasterabtast-Elektronenstrahlvorrichtungen einnehmen. Diese Modulatoren bestehen aus einer Matrix von elektronisch adressierbaren Pixelelementen. Für die Anzeige wird Licht von jedem Pixel durch ein optisches System vergrößert und auf einen Anzeigebildschirm projiziert. Der Modulationstyp hängt davon ab, wie der Modulator mit einem optischen System kombiniert ist.
Ein häufig verwendeter Typ eines spatialen Lichtmodulators ist die verformbare Spiegelvorrichtung, in der jedes Pixelelement ein sehr kleiner Spiegel ist, wobei die Spiegel jeweils als Antwort auf ein elektrisches Eingangssignal eine getrennte mechanische Bewegung ausführen können. Auftreffendes Licht kann von jedem Pixelelement in bezug auf die Richtung, die Phase oder die Amplitude durch die Reflexion moduliert werden. Eine solche Vorrichtung ist aus der EP-A-0 391 529 bekannt.
Für viele Anwendungen ist der spatiale Lichtmodulator binär in dem Sinn, daß jedes Pixelelement einen von zwei Zuständen einnehmen kann. Das Element kann ausgeschaltet sein, was bedeutet, daß es kein Licht liefert. Oder das Element kann eingeschaltet sein, was bedeutet, daß es Licht mit einer maximalen Intensität liefert. Um eine Beobachterwahmehmung mit Licht-Zwischenpegeln zu erzielen, können verschiedene Impulsbreitenmodulationstechniken verwendet werden. Diese Techniken sind in der EP-A-0 530 761 beschrieben.
Die Impulsbreitenmodulation verwendet verschiedene Schemata zum Laden des Modulators einschließlich des "Bit-Rahmen"- Ladens, bei dem für einen vollständigen Rahmen zu einem Zeitpunkt ein Bit pro Pixel geladen wird. Somit wird der Modulator für eine Pixelauflösung von beispielsweise 8 Bits achtmal pro Rahmen geladen, ein Pixel pro Rahmen zu einem Zeitpunkt, wobei der Ladezeitablauf durch die besondere verwendete Modulationstechnik bestimmt wird. In diesen Verfahren wird das höchstwertige Bit für 1/2 einer Rahmenperiode geladen, das zweithöchste Bit für 1/4 der Rahmenperiode usw. Das Laden erfolgt in Bit- Rahmen-Bursts während einer "Zeit für niedrigstwertiges Bit", die durch Unterteilen der Gesamtrahmenzeit in 2n - 1 niedrigstwertige Bitzeiten berechnet wird, wobei n die Auflösung für jedes Bit ist. In Abhängigkeit vom verwendeten Verfahren wird entweder der Bit-Rahmen, der das niedrigstwertige Bit repräsentiert, oder derjenige, der das höchstwertige Bit repräsentiert, als erster geladen.
Die Implementierung der Impulsbreitenmodulation erfordert die Verwendung eines Rahmenpuffers für ankommende Daten. Da der Modulator Daten im Bit-Rahmen empfängt, muß der Rahmenpuffer ein vollständiges Bild empfangen, bevor er Daten an den Modulator überträgt. Der Rahmenpuffer muß ermöglichen, daß ein Rahmen an den Modulator übertragen wird, w4hrend der nächste Rahmen in den Rahmenpuffer eingegeben wird. Die direkteste Methode für die Schaffung eines ausreichend großen Rahmenpuffers besteht darin, einen Speicherraum für zwei vollständige Rahmen zu schaffen. Während in einem Zweirahmen-Speicher der erste Teil des Speichers mit den Daten vom ankommenden Rahmen gefüllt wird, werden die gespeicherten Daten vom vorhergehenden ankommenden Rahmen vom zweiten Teil des Speichers zum spatialen Lichtmodulator übertragen. Nachdem sämtliche Daten des ankommenden Rahmens im ersten Teil des Speichers gespeichert worden sind, werden diese Daten an den spatialen Lichtmodulator übertragen, während der nächste Rahmen ankommender Daten im zweiten Teil des Speichers gespeichert wird. Somit arbeiten die zwei Teile des Speichers nach "Pingpong"-Art, wobei jeder Teil abwechselnd auf einer rahmenweisen Basis zwischen dem Empfang von ankommenden Daten und der Ausgabe von Daten an den spatialen Lichtmodulator wechselt. Da jedoch diese Methode teuer ist, besteht ein Bedarf an einer Einrichtung, die die erforderliche Speichergröße senkt.

ZUSAMMENFASSUNG DER ERFINDUNG

Ein Aspekt der Erfindung ist eine Projektionsschaltung zum Speichern und Anzeigen von Daten, die Zeilen und Spalten eines graphischen Bildes repräsentieren. Ein spatialer Lichtmodulator empfängt Daten von einem Rahmenpuffer. Diese Daten repräsentieren Zeilen eines Bildes, wobei der Lichtmodulator das Bild anhand der Daten wiedergibt. Der Rahmenpuffer ist ein Schreib/Lese-Videospeicher, der Steuer- und Adressierungsleitungen besitzt, derart, daß die Daten in Abschnitte von Speicherzeilen eingelesen werden können, wobei jeder der Abschnitte Daten speichert, die einen Bit-Rahmen repräsentieren. Eine Speicherzuordnungsschaltung ordnet dynamisch Speicherzeilen des Schreib/Lese-Videospeichers zu. Die Zuordnungsschaltung besitzt einen Erster-Eingang/erster-Ausgang-Speicher (FIFO- Speicher) zum Speichern einer Liste verfügbarer Speicherzeilen, einen Zuordnungsspeicher zum Zuordnen von Speicherzeilen an Anzeigezeilen des spatialen Lichtmodulators sowie eine Steuereinrichtung zum Holen verfügbarer Speicherzeilen aus dem FIFO-Speicher und zum Steuern des Füllens der Speicherzeilen sowie zum Sichern der gefüllten Speicherzeilen-Adressen im Zuordnungsspeicher. Der Zuordnungsspeicher steht mit dem FIFO in Verbindung, so daß dann, wenn eine Speicherzeile in den spatialen Lichtmodulator entladen wird und anschließend für eine erneute Verwendung verfügbar ist, ihre Adresse im FIFO angeordnet wird. Andere Komponenten der Zuordnungsschaltung enthalten einen Schalter zum Erzeugen einer Speicheradresse für den Rahmenspeicher, wobei die Adresse davon abhängt, ob der Speicher mit ankommenden Anzeigedaten geladen oder zum spatialen Lichtmodulator entladen wird. Ein Eingangsbitwähler wählt eine Speicherzeile entsprechend der momentanen Bitposition von jedem eingelesenen momentanen Pixel. Ein Eingangszeilenzähler oder Eingangsspaltenzähler erzeugt eine Adresse im Rahmenspeicher, wenn die Daten in den Speicher geladen werden. Die Adressendaten von einem Ausgangsbitwähler und einem Ausgangszeilenzähler werden kombiniert, um in einer Abbildungstabelle einen Index zu erzeugen. Eine anschließende Ausgabe der Abbildungstabelle erzeugt die korrekte Zeilenadresse im Speicher, wenn Daten vom Speicher entladen werden.
Ein technischer Vorteil der Erfindung besteht darin, daß die für einen Rahmenpuffer in einem Projektionssystem mit spatialem Lichtmodulator erforderliche Speichergröße wesentlich reduziert wird.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 veranschaulicht einen Empfänger und eine Projektionsanzeigeeinheit für eine eine spatiale Lichtmodulation verwendende Videoanzeigeeinheit.
Fig. 2 veranschaulicht den Rahmenpuffer und den spatialen Lichtmodulator von Fig. 1 sowie darauf bezogene Steuersignale für den Rahmenpuffer.
Fig. 3 zeigt einen spatialen Lichtmodulator mit einer oberen und einer unteren Pixelelement-Matrix, wovon jeder eine Eingabeeinheit und entsprechende Steuersignale zugeordnet sind.
Fig. 4 veranschaulicht die Größe der Inhalte des Rahmenpuffers, wenn er geladen bzw. entladen wird.
Fig. 5 veranschaulicht die Zuordnung der Speicherräume für Anzeigepixel im Rahmenpuffer.
Fig. 6 veranschaulicht eine dynamische Speicherzuordnungsschaltung zum Lesen von Daten in den Rahmenpuffer und aus dem Rahmenpuffer.

GENAUE BESCHREIBUNG DER ERFINDUNG

Fig. 1 veranschaulicht ein Videoanzeigesystem, mit dem die Erfindung verwendet werden kann. Dieses System ist nur eine Anwendung der Erfindung, wobei andere Anwendungen unter Verwendung der gleichen Konzepte, wie sie im folgenden beschrieben werden, implementiert werden können. Statt eines Videosignals könnte die Projektionseinheit 14 von Fig. 1 beispielsweise ein Teil eines Druckersystems oder irgendeines anderen Systems sein, bei dem ein Bilddaten repräsentierendes ankommendes Signal empfangen und bearbeitet wird.
Ein spezifisches Beispiel des Videoanzeigesystems von Fig. 1, das in dieser Beschreibung durchgehend verwendet wird, ist ein Femsehanzeigesystem. Ein- Empfänger 11 empfängt ein Fernsehsignal mit irgendeinem Standardformat und schickt es an einen Tuner 12, der das Signal in eine Audio- und eine Videokomponente aufspaltet. Der Audioanteil des Signals wird im folgenden nicht betrachtet. Der Tuner 12 schickt das Signal für eine Analog/Digitalumsetzung und andere Verbesserungen an einen Signalprozessor 13. Das verbesserte digitale Signal wird an ein Projektionssystem 14 geschickt, das einen Dezimierungsprozessor 15, einen Rahmenpuffer 16 und einen spatialen Lichtmodulator (SLM) 17 enthält. Der Dezimierungsprozessor 15 setzt das Signal in eine für die Speicherung im Rahmenpuffer 16 geeignete Form um. Der Rahmenpuffer 16 liefert Daten zeilenweise in Bit-Rahmen an den SLM 17. Der SLM 17 empfängt Licht von einer Quelle 19 und erzeugt über eine Abbildungseinheit 18 Licht für eine Anzeige für einen Betrachter. In einem sequentiellen Farbsystem wird ein Farbbild erzeugt, indem die auf den SLM 17 auftreffende oder von ihm reflektierte Farbe geändert wird.
Beispielsweise wird hier angenommen, daß die ankommenden Anzeigedaten ein NTSC-Signal (National Television Standards Committee-Signal) mit Abtastungen für 480 Zeilen und 640 Spalten von Pixeln sind. Jedes Pixel ist durch 24 Datenbits gegeben. Diese Daten repräsentieren rot-blau-grüne-Daten, wobei jede Farbe durch acht Bits repräsentiert wird.
Andere Anwendungen können andere Typen von Prozessoren verwenden, eine gemeinsame Eigenschaft besteht jedoch darin, daß für den Rahmenpuffer 16 digitale Daten erzeugt werden. Der Dezimierungsprozessor 15 verleiht den ankommenden Daten ein neues Format, so daß sie in den Rahmenpuffer 16 in der Weise eingelesen werden können, daß aus dem Rahmenpuffer 16 Bit-Rahmen ausgelesen werden können. Ein für die dynamische Speicherzuordnung verwendetes Datenformat wird hier beschrieben.
Der Rahmenpuffer 16 enthält Schreib/Lese-Videospeichervorrichtungen (VRAM-Vorrichtungen). Diese VRAM-Vorrichtungen lösen das Problem des Zugriffs auf einen Hochauflösungsrahmenpuffer, indem sie ein internes Schieberegister mit parallelem Eingang und seriellem Ausgang enthalten, auf das unabhängig vom Rest der Speichereinheit zugegriffen werden kann. In einem Speicherzyklus wird eine vollständige Zeile von Pixeldaten vom Speicher zum Schieberegister übertragen. Während des Auslesens aus dem Schieberegister kann in den Speicher beliebig eingelesen werden.
Ein Beispiel einer VRAM-Vorrichtung ist die integrierte Schaltung TMS4161, die von Texas Instruments, Inc. hergestellt wird. Das Schieberegister besitzt die gleiche Breite wie die Speichermatrix und kann durch Bestätigen eines Übertragungssignals parallel geladen werden, während eine Zeile des Speichers gelesen wird. Das serielle Register besitzt seinen eigenen Datentakt, der ihm ermöglicht, Daten aus dem Chip mit hohen Geschwindigkeiten zu übertragen. Es können andere Vorrichtungen des VRAM-Typs verwendet werden, wobei die wesentliche Eigenschaft eine Konfiguration ähnlich derjenigen eines RAM ist, jedoch mit einem an den zweiten Datenanschluß angeschlossenen Datenregister mit parallelem Eingang und seriellem Ausgang.
Wenn im Handel erhältliche, genormte VRAM-Vorrichtungen verwendet werden, muß die Größe und die Anzahl der VRAM-Vorrichtungen durch Faktoren wie etwa die Größe der Pixelmatrix und die erforderliche parallele Datenausgabe bestimmt werden. Eine spezifische VRAM-Konfiguration, die für das Bitformat dieser Beschreibung geeignet ist, wird in Verbindung mit den Fig. 2 und 5 beschrieben.
Der SLM 17 ist für die Zwecke dieser Beschreibung eine verformbare Spiegelvorrichtung (DMD). Wie im Hintergrund dieser Patentanmeldung erläutert, sind dies binäre Vorrichtungen, die moduliert werden können, um dem Betrachter eine Wahrnehmung sich verändernder Intensität oder eine Farbanzeige zu bieten. Ein Beispiel des SLM 17 ist die DMD-Vorrichtung, die von Texas Instruments, Inc. hergestellt wird und in der jedem Pixel- Spiegel eine Speicherzelle mit einer Datenspeicherung von wenigstens 1 Bit zugeordnet ist, wobei sämtliche Pixelelemente gleichzeitig geschaltet werden.
Die Erfindung ist jedoch nicht auf die Verwendung von DMDs für den SLM 17 eingeschränkt und kann in Verbindung mit anderen binären spatialen Lichtmodulatoren, die adressierbare Pixelelemente besitzen, verwendet werden. Eine Eigenschaft eines geeigneten SLM 17 besteht darin, daß zu einem Zeitpunkt eine Zeile geladen wird. Da die in Zeilen des SLM 17 gespeicherten Daten nicht notwendig mit den Datenzeilen im Rahmenpuffer 16 übereinstimmen, werden die ersteren Daten "Anzeigezeilen" genannt, im Gegensatz zu "VRAM-Zeilen", wenn dies der Klarheit dient.
Fig. 2 veranschaulicht einen Rahmenpuffer 16 und den SLM 17 genauer. Der Rahmenpuffer 16 ist in zwei Teile partitioniert, einen oberen Rahmenpuffer 16a und einen unteren Rahmenpuffer 16b. Die Einzelheiten und Vorteile dieser Partitionierung sind in der EP-A-0 530 761 diskutiert. Jene Patentanmeldung beschreibt außerdem die verschiedenen Steuersignale, die zum Ansteuern des Rahmenpuffers 16 verwendet werden. Der Rahmenpuffer 16 muß nicht partitioniert sein oder könnte in anderen Konfigurationen partitioniert sein. Diese Varianten würden die hier beschriebenen Konzepte nicht ändern, ferner würde die Implementierung der Speicherzuordnung hauptsächlich Abwandlungen der Steuer- und Adressierungssignale des Rahmenpuffers zur Folge haben.
Für ein Bild mit 640 × 480 Pixel empfängt der obere Rahmenpuffer 16a die oberen 240 Zeilen von Videodaten, während der untere Rahmenpuffer 16b die unteren 240 Zeilen empfängt. Von den Videodaten wird zu einem Zeitpunkt eine Zeile im oberen Puffer 16a oder im unteren Puffer 16b gespeichert. Somit wird zu irgendeinem gegebenen Zeitpunkt nur entweder der obere oder der untere Puffer 16a bzw. 16b geladen.
In dem Beispiel dieser Beschreibung ist der SLM 17 eine Matrix mit 640 × 480 Pixeln, die an die Zeilen und Spalten der abgetasteten ankommenden Daten angepaßt sind. Die hier beschriebenen Konzepte könnten jedoch auch mit einer Matrix irgendeiner Größe implementiert werden, wobei an den hier beschriebenen Datenbreiten geeignete Änderungen vorgenommen werden müßten.
Der SLM 17 ist in einen oberen Teil 17a und in einen unteren Teil 17b unterteilt. Obwohl die Daten in den oberen bzw. in den unteren Rahmenpuffer 16a bzw. 16b zu unterschiedlichen Zeiten geladen werden, werden die Ausgangsdaten vom Rahmenpuffer 16 in den SLM 17 gleichzeitig in den oberen Teil 17a und in den unteren Teil 17b geladen. Im Beispiel dieser Beschreibung wird der Ausgang vom Rahmenpuffer 16 zum SLM 17 in zwei Sätzen von vierzig Leitungen geliefert, wobei jede Leitung ein Bit trägt. Ein Satz der Datenleitungen wird in den oberen Teil 17a geladen, während der andere Satz in den unteren Teil 17b geladen wird.
Fig. 3 veranschaulicht den SLM 17 genauer. Er empfängt Daten vom oberen Rahmenpuffer 16a und vom unteren Rahmenpuffer 16b gleichzeitig in vierzig 16-Bit-Schieberegistern, die dem oberen Teil 17a zugeordnet sind, bzw. in vierzig 16-Bit- Schieberegistern, die dem unteren Teil 17b zugeordnet sind. Somit besitzen die Datenverbindungen zu diesen zwei Teilen 17a und 17b jeweils eine Breite von vierzig Bits.
Der obere Teil 17a und der untere Teil 17b des SLM 17 besitzen jeweils eine Eingabeeinheit 31a bzw. 31b. Jede Eingabeeinheit 31a und 31b besitzt eine Schieberegisterschicht 32a bzw. 32b, eine parallele Latch-Schaltung 33a bzw. 33b und einen Spaltentreiber 34a bzw. 34b. Die Schieberegister 32a und 32b empfangen zwei Sätze des vierzig Bits breiten Datenworts vom Rahmenpuffer 16. Jeder Draht vom Rahmenpuffer 16 ist einem der vierzig 16-Bit-Schieberegister zugeordnet. Für ein Bild mit 640 Spalten ist nach sechzehn Taktzyklen eine vollständige Anzeigezeile in allen Schieberegisterschichten 32a und 32b gespeichert. Die Schieberegisterschichten 32a und 32b werden durch ein gemeinsames Taktsignal (CLK) gesteuert.
Nachdem die Schieberegisterschichten 32a und 32b geladen sind, übertragen sie jeweils ihre Zeile von Daten in einem einzigen Taktzyklus an parallele Latch-Schaltungen 33a bzw. 33b. Die parallelen Latch-Schaltungen 33a und 33b sind in vierzig Blöcken konfiguriert, wovon jeder 16 Datenbits speichert. Wenn die Daten zwischengespeichert und anschließend in einer ausgewählten Zeile einer Pixelelement-Matrix 30 gespeichert werden, kann die nächste Zeile von Daten in die Schieberegisterschichten 32a und 32b geladen werden. Die parallelen Latch-Schaltungen 33a und 33b werden durch gemeinsame Lade-, Setz- und Rücksetz-Signale (LD, PSET- und PRESET) gesteuert. Die Spaltentreiber 34a und 34b steuern ein Bit von Zeilendaten jeder Spalte der Pixelelement-Matrizen 30a bzw. 30b an.
Die obere Pixelelement-Matrix 30a und die untere Pixelelement- Matrix 30b stehen mit einem Zeilenwähler 35a bzw. 35b in Verbindung. Die Zeilenwähler 35a und 35b sind einfache Decodierer, die jeweils neun Bits von Adressendaten (UADD und LADD) empfangen, die eine von 240 Zeilen repräsentieren, die in die entsprechenden Matrixhälften 30a bzw. 30b gefüllt werden sollen.
Um somit sämtliche Pixelelemente einer Spiegelmatrix 30 des SLM 17 zu füllen, sind 16 Taktzyklen pro Zeile x 240 Zeilen erforderlich. Sobald sämtliche Pixelspeicher sowohl der oberen als auch der unteren Spiegelmatrix 30a bzw. 30b geladen worden sind, ändern sich die Zustände der Pixel in Übereinstimmung mit den gespeicherten Daten als Antwort auf ein gemeinsames Rücksetzsignal (BIASRST) gleichzeitig.
Wie oben erläutert, besitzt der Rahmenpuffer 16 vierzig Ausgangspins, die Daten an die Eingabeeinheiten 31a bzw. 31b des SLM 17 liefern. Wenn herkömmliche "Doppelpufferungs"-Techniken verwendet würden, würde die Tiefe des Speichers hinter jedem Pin durch die Anzahl der Bits/Pixel (24) mal der Anzahl der Zeilen (480) mal der Anzahl der Pixel/Zeile (640) dividiert durch die Anzahl der Pins pro Pixel (40) mal 2 Rahmen berechnet. Wenn der SLM 17 in zwei Teile unterteilt ist, wird dieses Produkt nochmals durch Zwei dividiert. Wie durch die Werte in Klammern angegeben, ergibt die Verwendung von Pixeln mit 24 Bits, von Zeilen mit 640 Bits und von 40 Pins pro Pixel eine erforderliche Speichertiefe von 184320 Bits pro Pin für zwei vollständige Rahmen.
Falls jedoch wie oben erläutert der Speicher dynamisch zugeordnet wird, weil der Rahmenpuffer 16 gleichzeitig geladen und entladen wird, braucht er nicht die Größe von zwei Rahmen besitzen.
Fig. 4 zeigt, wie der Rahmenpuffer 16 gefüllt wird, wenn ankommende Anzeigedaten von einer Datenquelle geladen werden, und wie er geleert wird, wenn Ausgangsdaten zum SLM 17 entladen werden. Fig. 4 veranschaulicht außerdem den tatsächlichen zusammengesetzten Speichernutzungsgraphen zum gleichzeitigen Laden und Entladen.
Beispielsweise wird in Fig. 4 angenommen, daß die Pixelauflösung 4 Bits beträgt, was bedeutet, daß 4 Bit-Rahmen vorhanden sind und daß in jeder Rahmendauer 2&sup4; - 1 = 15 LSB-Zeiten (Zeiten für niedrigstwertiges Bit) vorhanden sind. Es wird außerdem angenommen, daß das Laden mit einer nahezu konstanten Rate erfolgt, was für die obenbeschriebene 40-Bit-Eingabe eine gute Näherung darstellt. In der Darstellung von Fig. 4 ist der Rahmenpuffer 16 nicht partitioniert, so daß er den gesamten Rahmen aufnimmt. Für einen partitionierten Rahmenpuffer 16 würde jeder der n Teile einen 1/n-Anteil des Rahmens mit konstanter Rate empfangen.
Wie in Fig. 4 gezeigt, erfolgt das Laden des Rahmenpuffers 16 mit einer linearen Rate, die gleich derjenigen der ankommenden Daten ist. Wenn eine Impulsbreitenmodulation (PWM) implementiert ist, erfolgt das Entladen des Rahmenpuffers 16 mit einer logarithmischen Rate.
Beispielsweise werden auf der Eingangsseite die Daten mit einer Datenrate von einem Wort pro Speicherzyklus geladen. Das Laden für einen ersten Rahmen würde wie in dem "Eingangs"- Diagramm dargestellt von einem Rahmen 0 zu einem Rahmen 1 erfolgen, wobei nicht gleichzeitig ein Entladen erfolgt. Ein nachfolgendes Laden ist durch den zusammengesetzten Graphen dargestellt und wird im folgenden erläutert.
Die Ausgangsseite ist durch das "Ausgangs"-Diagramm vom Rahmen 1 zum Rahmen 2 dargestellt. Der Rahmenpuffer 16 wird mit einer Bitrate von einem Bit-Rahmen in einer ersten LSB-Zeit (Zeit für niedrigstwertiges Bit), von einem weiteren Bit-Rahmen zu einer zweiten LSB-Zeit usw. entladen. Die Zeit, die zwischen LSB-Zeiten verstreicht, wird durch die verwendete besondere PWM-Technik bestimmt. Zur Erläuterung wird angenommen, daß das Entladen sofort erfolgt, was für die hohe "Burst"-Rate, in der ein Bit-Rahmen zu einer LSB-Zeit entleert wird, eine gute Näherung darstellt.
Somit wird nach dem Rahmen 0 dann, wenn jeder Rahmen in den Rahmenpuffer 16 geladen wird, der jeweils vorhergehende Rahmen zum SLM 17 in 4 Bit-Rahmen entladen. Der Bit-Rahmen, der das LSB sämtlicher Pixel enthält, d. h. der "Rahmen der niedrigstwertigen Bits (LSB)", wird während einer ersten LSB-Zeit zunächst entladen. Dieser erste Zustand wird für 1 LSB-Zeit gehalten, anschließend wird der zweite LSB-Rahmen entladen, wobei sein Zustand für 2 LSB-Zeiten gehalten wird. Dann wird der dritte LSB-Rahmen entladen, wobei sein Zustand für vier LSB-Zeiten gehalten wird. Schließlich wird der das höchstwertige Bit enthaltende Bit-Rahmen entladen, wobei sein Zustand für acht LSB-Zeiten gehalten wird. Somit erfolgt das Entladen mit einer hohen Anfangsrate für jeden Bit-Rahmen und wird mit zunehmend geringeren Raten fortgesetzt, bis der gesamte Rahmen von 4-Bit-Pixeldaten entladen ist.
Der zusammengesetzte Speichernutzungsgraph von Fig. 4 veranschaulicht die tatsächliche Speichernutzung bei gleichzeitigem Laden und Entladen. Wie gezeigt, kann ein ausreichender Speicherraum zum Laden ankommender Daten für einen momentanen Rahmen verfügbar gemacht werden, während Daten des vorhergehenden Rahmens entladen werden, ohne daß zwei vollständige Rahmenräume notwendig sind. Eine zugrundeliegende Theorie der Erfindung ist, daß der Speicher dynamisch in der Weise zugeordnet werden kann, daß ankommende Daten einen Raum nutzen, der von Daten, die gerade entladen werden, geleert wird. Nach jedem Entladungs-Burst nimmt die Speichernutzung die gleiche Eingangsrate an.
Obwohl das Beispiel von Fig. 4 keine Speichernutzung veranschaulicht, die zu irgendeinem Zeitpunkt eine Rahmengröße übersteigt, ist es möglich, daß diese Situation auftreten könnte. Falls beispielsweise die Pixelauf lösung acht Bits betragen würde, wäre die Eingangsrate doppelt so groß, so daß die Eingabe zwischen weiter beabstandeten Ausgangs-Bursts eine Speichernutzung hervorrufen könnte, die eine Rahmengröße übersteigt. Somit ist in der bevorzugten Ausführungsform der Rahmenpuffer 16 etwas größer als eine Rahmengröße. Er ist jedoch wesentlich kleiner als zwei vollständige Rahmengrößen.
In der bevorzugten Ausführungsform enthält bei einer Rahmengröße von 92,16 kbits pro Rahmen jede Hälfte des Rahmenpuffers 16 128k × N VRAMs, wobei N die Anzahl der Ausgangspins ist, statt der Abmessungen von 184k × N, die zum Speichern zweier Rahmen erforderlich wäre. Wenn der Rahmenpuffer 16 nicht partitioniert ist oder in anderen Konfigurationen partitioniert ist, könnten für jeden Teil des Rahmenpuffers 16 größere oder kleinere VRAMs verwendet werden. Unabhängig von der Partitionierung reicht der Speicherraum hinter jedem Pin aus, um Pixeldaten für wenigstens eine Spalte jeder Zeile, die diesem Teil zugeordnet ist, plus einem Extraraum zu speichern, falls vorhergesagt wird, daß Umstände auftreten, in denen die Gesamtspeichernutzung einen Rahmen übersteigen könnte.
Im Beispiel dieser Beschreibung enthält jeder VRAM 128k × 8 Bits, so daß jede von acht Ausgangsbitleitungen, d. h. "Pins", 512 Zeilen mit 256 Bits pro Zeile von Daten hinter sich hat. Diese Größe wird zur Veranschaulichung verwendet, vor allem deswegen, weil sie eine im Handel erhiltliche Standardgröße ist.
Fig. 5 veranschaulicht die Organisation einer ersten VRAM-"Schicht" 50 eines 128k × 8-VRAM, der für den Rahmenpuffer 16 verwendet wird. Fur einen 128k × 8-VRAM ist eine "Schicht" der jedem Pin zugeordnete 128k-Speicherraum. Wie im folgenden erläutert wird, hält jede VRAM-Schicht 50 Daten einer bestimmten Anzahl von Spalten für sämtliche Anzeigezeilen entweder des oberen oder des unteren Teils des SLM 17. Wenn das Beispiel dieser Beschreibung verwendet wird, hält jede VRAM- Schicht Daten für 16 Spalten von jeweils 240 Zeilen. Wenn 640 Spalten pro Zeile vorhanden sind, besitzt jeder Teil des Rahmenpuffers 16a und 16b vierzig VRAM-Schichten 50. Wie erläutert, befinden sich hinter der Ausgangsbitleitung jeder VRAM-Schicht 50 512 × 256 Bits des Datenspeicherraums. Die Ausgangsbitleitungen sämtlicher VRAM-Schichten 50 im Rahmenpuffer 16 arbeiten parallel, um Daten an den SLM 17 zu liefern. Das Schieberegister 51 jeder VRAM-Schicht 50 besitzt eine Breite von 256 Bits, die an die Breite des VAAM angepaßt ist. Das Schieberegister 51 ist in sechzehn Blöcke unterteilt, um an die 16-Bit-Eingangsregister 32a und 32b des SLM 17 angepaßt zu sein. Jeder dieser 16 Blöcke ist einer von sechzehn verschiedenen Zeilen von Anzeigedaten zugeordnet. Jeder Block enthält Daten für sechzehn Spalten.
Somit ist die Anzahl der VRAM-Schichten 50, ausgedrückt durch die Anzahl der Ausgangspins, sowie die Konfiguration der VRAM- Blöcke an die Konfiguration der Eingabeeinheiten 31a und 31b des SLM 17 angepaßt. Deshalb werden für die Eingabeeinheiten 31a und 31b, die vierzig 16-Bit-Schieberegister besitzen, für Zeilen von 640 Spalten vierzig VRAM-Schichten 50 für jede Hälfte des Rahmenpuffers 16 verwendet.
Die 512 Zeilen jeder VRAM-Schicht 50 sind in Abschnitte von jeweils 15 Zeilen unterteilt. Diese Zeilen werden im folgenden als "VRAM-Zeilen" bezeichnet, um sie von den vom SLM 17 anzuzeigenden Zeilen von tatsächlichen Daten, d. h. den "Anzeigezeilen", zu unterscheiden. Jede VRAM-Zeile hält Daten, die ein Bit von jeder der sechzehn Spalten von jeder von sechzehn Anzeigezeilen repräsentieren.
Somit wird für jeden 15-Zeilen-Abschnitt des oberen oder des unteren Rahmenpuffers 16, der mehrere VRAM-Schichten 50 enthält, ein Bit für sämtliche 640 Spalten von 240 Anzeigezeilen gespeichert. Diese Daten werden entweder zum oberen Teil 17a oder zum unteren Teil 17b des SLM 17 geliefert.
Falls alternativ der Rahmenpuffer 16 nicht partitioniert wäre, könnte jede VRAM-Schicht 50 Daten für sämtliche 480 Zeilen speichern, wobei in diesem Fall jede VRAM-Schicht doppelt so groß wäre, d. h. 30-Zeilen-Abschnitte besäße. Diese Konfiguration würde einen SLM 17 mit geeigneten Abwandlungen erfordern, um ein einseitiges Laden zu ermöglichen, d. h. es würde nur eine Eingabeeinheit verwendet. Falls der Rahmenpuffer 16 ferner in Halbzeilen oder in anderen Konfigurationen partitioniert wäre, würden kleinere VRAM-Schichten 50 verwendet, vorausgesetzt, daß die geeigneten Adressierungs- und Steuersignale verwendet würden, um die Daten zu laden und zu entladen.
Wenn das Beispiel dieser Beschreibung verwendet wird, erfordert der Prozeß der Dateneingabe in den Rahmenpuffer 16 die Umformatierung von Daten von 24-Bit-Pixeldaten, die in einer Zeile r, einer Spalte c in Pixel-p-Format ankommen, in ein Bit-Rahmen-Format, das 24 Bit-Rahmen pro Bildrahmen enthält. Verfahren zum Erzielen dieser Umformatierung sind in der EP-A-0 530 759 beschrieben.
Unabhängig vom verwendeten Umformatierungsverfahren besitzt die Anordnung der Daten im Rahmenpuffer 16 ein speziell für eine dynamische Zuordnung entworfenes Format. Jeder 15-Zeilen- Abschnitt von VAAM-Zeilen repräsentiert einen von 24 Bit- Rahmen. Somit verwenden die Eingangsdaten für jede Gruppe von sechzehn Anzeigezeilen 24 VAAM-Zeilen, während die Eingangsdaten von den 15 Gruppen von 16 Anzeigezeilen 15 × 24 = 360 VRAM-Zeilen verwenden.
Als Beispiel der Anordnung von Anzeigedaten im Rahmenpuffer 16 wird die Anzeigezeile 0, Spalte 0, Bit 0 in der VAAM-Schicht 1, Zeile 1, Block 1, Bit 1 gespeichert. Die Anzeigezeile 0, Spalte 0, Bit 1 wird in der VAAM-Schicht 1, Zeile 16, Block 1, Bit 1 gespeichert. Die Anzeigezeile 0, Spalte 0, Bit 24 wird in der VRAM-Schicht 1 , Zeile 346, Block 1, Bit 1 gespeichert. Somit wird jedes neue Bit des Pixel der Zeile 0, Spalte 0 in einer der 24 verschiedenen VRAM-Zeilen gespeichert.
Die 24 Datenbits für die nächste Spaltenposition der Zeile 0, d. h. die Anzeigezeile 0, Spalte 1, werden in denselben relativen VRAM-Blöcken wie die Zeile 0, Spalte 0, jedoch an der nächsten Bitposition des Blocks gespeichert. Somit wird die Anzeigezeile 0, Spalte 1, Bit 0 in einer VRAM-Zeile 1, Block 1, Bit 2 gespeichert.
Jede Gruppe von 16 Spalten der Zeile 0 wird in einer anderen VRAM-Schicht gespeichert. Somit wird die Anzeigezeile 0, Spalte 17, Bit 0 in der VRAM-Schicht 2, Zeile 1, Block 1, Bit 1 gespeichert.
Daten für die nächste Anzeigezeile werden in neuen VRAM- Blöcken gespeichert. Zeile 1, Spalte 0, Bit 0 wird in der VAAM-Zeile 1, Block 2, Bit 1 gespeichert. Die gleiche VRAM- Zeile wird für 16 Anzeigezeilen verwendet; für jede Gruppe von 16 Anzeigezeilen wird eine verschiedene VRAM-Zeile verwendet.
Selbstverständlich stellt die obenbeschriebene Abbildung nur ein Beispiel dar, um die relativen Positionen der Anzeigezeilen, -spalten und -Pixel-Bitpositionen in bezug auf VRAM- Schichten, -Zeilen, -Blöcke und -Bits zu zeigen. Das obige Beispiel des Ladens des Rahmenpuffers 16 im vorhergehenden Absatz führt zur Konfiguration und zu Adressierungsschemata von VRAMs, die heute im Handel erhältlich sind. Andere Ladereihenfolgen sind möglich. Das signifikante Merkmal des Ladens besteht jedoch darin, daß es die Abbildung von Anzeige-Bit- Rahmen auf VRAM-Zeilen ermöglicht, so daß die VRAM-Zeilen als Bit-Rahmen entladen werden können und die Zuordnungsschaltung von Fig. 6 verfügbare VRAM-Zeilen überwachen kann, wenn sie geleert werden.
In einem herkömmlichen Zweirahmen-"Pingpong"-Speicherschema befinden sich die Daten für eine gegebene Anzeigezeile typischerweise bei der gleichen Adresse im Speicher. Wie jedoch im folgenden erläutert wird, liefert eine spezielle Zuordnungsschaltung verfügbare VRAM-Zeilenadressen, was zur Folge hat, daß irgendwelche gegebenen Anzeigezeilen auf verschiedene VRAM-Zeilen für nachfolgende Rahmen abgebildet werden. Diese Zuordnungsschaltung verwendet das obenbeschriebene relative Speicherplatzschema, in dem für jedes Anzeigebit-Inkrement die VRAM-Zeile um 15 inkrementiert wird. Für jedes Anzeigespalten- Inkrement wird das VRAM-Bit um Eins inkrementiert, ferner wird die VRAM-Schicht für jeweils 16 Spalten um Eins inkrementiert. Für jedes Anzeigezeilen-Inkrement wird der VRAM-Block um Eins inkrementiert. Für jeweils 16 Anzeigezeilen wird die VRAM- Zeile um Eins inkrementiert.
Zum Entladen von Daten aus dem Rahmenpuffer 16 zum SLM 17, was in Bit-Rahmen erfolgt, werden 16 Bits von Bit-Rahmen-Daten aus jedem VRAM-Block ausgelesen. Für die Anzeigezeile 0 werden 16 Datenbits aus der VRAM-Schicht 1, Zeile 1, Block 1 ausgelesen, gleichzeitig werden 16 Bits von der VRAM-Schicht 2, Zeile 1, Block 1 ausgelesen, usw., wobei sämtliche Spalten der Anzeigezeile 0 aus derselben relativen VRAM-Zeile und demselben Block, jedoch aus unterschiedlichen VRAM-Schichten, gleichzeitig gelesen werden.
Für die Anzeigezeile 1 werden 16 Datenbits aus der VRAM- Schicht 1, Zeile 1, Block 2 ausgelesen, wobei jede Gruppe von 16 Spalten aus verschiedenen VRAM-Schichten ausgelesen wird. Jede Gruppe von 16 Anzeigezeilen wird aus einer neuen VRAM- Zeile gelesen.
Fig. 6 veranschaulicht eine Schaltung 60, die für die dynamische Zuordnung von Speicher an den Rahmenpuffer 16 verwendet wird. Wie im folgenden erläutert wird, enthält die Zuordnungsschaltung 60 eine Anzahl von Speichervorrichtungen und Zählern unter der Steuerung einer Steuereinrichtung 61, die mehrere verschiedene Funktionen ausführt. Sie holt verfügbare VRAM- Zeilen vom FIFO-Speicher 62. Sie steuert das Befüllen von VRAM-Zeilen mit Eingangsdaten. Nachdem jede VRAM-Zeile gefüllt ist, sichert sie die VRAM-Zeilenadresse an der geeigneten Stelle im Zuordnungsspeicher 67, so daß Daten vom Rahmenspeicher 16 zur richtigen Stelle im SLM 17 geleitet werden können.
Der FIFO-Speicher 62 enthält eine Liste von Adressen von VRAM- Zeilen, die zum Laden verfügbar sind. Er besitzt eine Kapazität für Adressen von 512 VRAM-Zeilen, so daß für jede Adresse 9 Bits benötigt werden.
Ein temporäres Register 63 enthält 24 9-Bit-Adressen, die es vom FIFO-Speicher 62 erhält und die die als nichstes zu verwendenden 24 VRAM-Zeilenadressen repräsentieren. Jede VRAM- Zeilenadresse repräsentiert den Beginn der VRAM-Zeile zum Speichern von 16 Anzeigezeilen. Das Register 63 kann anhand einer Standard-Schreib/Lese-Speichervorrichtung implementiert werden.
Welche der 24 VRAM-Zeilenadressen im Register 63 verwendet wird, hängt davon ab, welcher Bit-Rahmen geladen werden soll, d. h. welche der Bitpositionen 0-23 gewählt wird. Diese Wahl erfolgt durch den Eingangsbitwähler 64. Der Eingangsbitwähler 64 steht auch mit dem Dezimierungsprozessor 15 in Verbindung.
Sobald ein Bit gewählt ist und die entsprechende VRAM-Zeile bestimmt ist, wird anhand des Ausgangs eines Eingangsspaltenzählers 65 und eines Eingangszeilenzählers 66 eine relative VRAM-Spaltenposition 0-15 gewählt. Die VRAM-Spaltennummer wird durch eine 8-Bit-Adresse repräsentiert, in der die 4 niedrigstwertigen Bits vom Eingangsspaltenzähler 65 stammen und die 4 höchstwertigen Bits vom Eingangszeilenzähler 66 stammen.
Sobald eine VRAM-Zeile und eine VRAM-Spalte bestimmt sind, werden diese Adressen dem Rahmenpuffer 16 bereitgestellt, wenn der Schalter 60a auf "VRAM schreiben" steht.
Wenn ein Bit aus der Anzeigezeile 0, Spalten 0-15 gespeichert ist, wird der Eingangsbitwähler 64 inkrementiert. Für vierzig Schichten, die aufeinanderfolgende Blöcke von sechzehn Spalten speichern, erfolgt das Laden gleichzeitig in bezug auf jede Schicht. Dann werden die Bits, die die nächste Bitposition für die Anzeigezeile 0, Spalte 0-15 repräsentieren, gespeichert. Auf diese Weise werden sämtliche 24 Bits von sämtlichen Spalten der Zeile 0 geladen. Dann wird der Eingangszeilenzähler 66 inkrementiert und hält seinen neuen Wert, während 24 Bits von sämtlichen Spalten der nächsten Zeile gespeichert werden. Dieser Prozeß wird so lange fortgesetzt, bis 16 Anzeigezeilen geladen sind.
Wenn jede VRAM-Zeile geladen ist, steht der Schalter 60b auf "Zuordnungstabelle aktualisieren", so daß der Zuordnungsspeicher 67 aktualisiert wird. Die Anzeigepixelplätze im Zuordnungsspeicher 67 werden durch die 4 höchstwertigen Bits vom Eingangszeilenzähler 66 und durch die Bitposition vom Eingangsbitwähler 64 bestimmt. Unter Verwendung der VRAM- Zeilenadressen vom Register 63 wird jede VRAM-Zeile auf eine Anzeigebitposition und eine Anzeigezeile abgebildet.
Wenn 24 VRAM-Zeilen mit Daten für sechzehn Anzeigezeilen geladen sind, holt die Steuereinrichtung 61 weitere 24 VRAM- Zeilen. Die Steuereinrichtung 61 erhält diese Adressen vom FIFO-Speicher 62. Der gleiche Ladeprozeß wie für die Anzeigezeilen 0-15 folgt für die Anzeigezeilen 16-31. Jede Gruppe von 16 Anzeigezeilen erfordert einen neuen Abschnitt von 24 VRAM- Zeilen und eine Abbildung von VRAM-Zeilen auf Anzeigezeilen und Bitpositionen.
Wie erneut in Fig. 4 gezeigt, ist dieses Laden im Vergleich zu den Entladungs-Bursts in den SLM 17 nahezu konstant. Zum Lesen von Bit-Rahmen aus dem Rahmenpuffer 16 werden die Schalter 60a und 60b auf "SLM schreiben" gestellt. Ein Ausgangszeilenzähler 68 erzeugt einen 9-Bit-Wert, dessen 4 höchstwertige Bits zum Zuordnungsspeicher 67 zusammen mit dem Ausgang des Ausgangsbitwählers 69 geliefert werden. Diese Adressendaten erzeugen eine Anzeigezeile und eine Bitposition, die auf eine VRAM- Zeilenadresse abgebildet werden. Genauer werden diese Ausgänge kombiniert, um einen Index für die Adressentabelle 0 im Zuordnungsspeicher 67 zu schaffen.
Während des nachfolgenden Entladens erzeugt der durch den Ausgangsbitwähler 69 und den Ausgangszeilenzähler 68 geschaffene Index eine Adresse, die für die Wahl einer VRAM-Zeile zum Laden eines seriellen VRAM-Registers verwendet wird. Das serielle VRAM-Register wird für 256 Takte getaktet, wobei während dieser Zeit der Ausgangszeilenzähler 68 nach jeweils 16 Takten inkrementiert wird. Es werden neue VRAM-Zeilen gewählt, bis sämtliche Anzeigezeilen eines halben Bit-Rahmens entladen sind. Dieser Prozeß tritt gleichzeitig für obere und untere Rahmenpuffer 16a und 16b auf. Im Beispiel dieser Beschreibung werden 15 VRAM-Zeilen verwendet, bis sämtliche 240 Zeilen (16 × 15) eines halben Bit-Rahmens entladen sind.
Nachdem eine VRAM-Zeile zum SLM 17 entladen ist, steht sie für eine erneute Verwendung zur Verfügung. Ihre Adresse wird zum FIFO-Speicher 62 zurückgeleitet und am unteren Ende der FIFO- Liste angeordnet.

ANDERE AUSFÜHRUNGSFORMEN

Obwohl die Erfindung mit Bezug auf spezifische Ausführungsformen beschrieben worden ist, ist mit dieser Beschreibung nicht beabsichtigt, daß sie beschränkenden Sinn hat. Für Fachleute sind verschiedene Abwandlungen der offenbarten Ausführungsformen sowie alternative Ausführungsformen offensichtlich. Es ist daher beabsichtigt, daß die beigefügten Ansprüche sämtliche Abwandlungen abdecken, die in ihren Umfang fallen.

Claims

1. Anzeigeanordnung zum Speichern und Anzeigen von Daten, die Zeilen und Spalten eines graphischen Bildes repräsentieren, enthaltend:

einen spatialen Lichtmodulator (17) mit in Zeilen und Spalten angeordneten Pixeln für den Empfang von Daten, die Zeilen eines Bildes repräsentieren und für die Wiedergabe des Bildes anhand der Daten; und

einen Schreib/Lese-Videorahmenspeicher (16) zum Speichern ankommender Daten mit Steuer- und Adressierungsleitungen, so daß die Daten in Abschnitte von Speicherzeilen geschrieben werden können, wobei jeder der Abschnitte Daten speichert, die einem Bitrahmen der Daten entsprechen; und

eine Speicherzuordnungsschaltung (50) zum dynamischen Zuordnen von Speicherräumen des Rahmenspeichers, wobei die Zuordnungsschaltung einen FIFO-Speicher (62) zum Speichern einer Liste verfügbarer Speicherzeilen, einen Zuordnungsspeicher (67) zum Zuordnen von Speicherzeilen zu Anzeigezeilen des spatialen Lichtmodulators und eine Steuereinheit (61) zum Abrufen verfügbarer Speicherzeilen aus dem FIFO-Speicher (62) und zum Steuern des Auffüllens von Speicherzeilen sowie zum Sichern von Adressen aufgefüllter Speicherzeilen in dem Zuordnungsspeicher (67) enthält.

2. Anzeigeanordnung nach Anspruch 1, bei welcher die Speicherzuordnungsschaltung (60) außerdem einen Eingangsbitwähler (64) zum Auswählen einer Speicherzeile entsprechend der laufenden Bitposition jedes laufenden eingelesenen Pixels enthält.

3. Anzeigeanordnung nach Anspruch 1 oder Anspruch 2, bei welcher die Speicherzuordnungsschaltung (60) außerdem einen Eingangszeilenzähler (66) und einen Eingangsspaltenzähler (65) zum Liefern einer Adresse in den Speicher beim Laden von Daten in den Speicher enthält.

4. Anzeigeanordnung nach Anspruch 1, Anspruch 2 oder Anspruch 3, bei welcher die Speicherzuordnungsschaltung (60) außerdem einen Ausgangsbitwähler (69) und einen Ausgangszeilenzähler (68) zum Liefern einer Zeilenadresse in den Speicher beim Übertragen von Daten aus dem Speicher enthält.

5. Anzeigeanordnung nach einem der vorhergehenden Ansprüche, ferner enthaltend einen Schalter (60b) zum Liefern einer Adresse an den Zuordnungsspeicher (67) in Abhängigkeit davon, ob der Rahmenpuffer geladen oder entladen wird.

6. Anzeigeanordnung nach einem der vorhergehenden Ansprüche, bei welchem der Zuordnungsspeicher (67) mit dem FIFO-Speicher (62) in Verbindung steht, so daß beim Entladen einer Speicherzeile deren Adresse in den FIFO-Speicher eingegeben wird.

7. Anzeigeanordnung nach einem der vorhergehenden Ansprüche, enthaltend einen Schalter (60a) zum Liefern einer Speicheradresse an den Rahmenspeicher (16), wobei der Wert dieser Adresse davon abhängt, ob der Rahmenspeicher mit ankommenden Anzeigedaten geladen oder zu dem spatialen Lichtmodulator entladen wird.

8. Anzeigeanordnung nach einem der vorhergehenden Ansprüche, bei welcher jeder Abschnitt eine Bitposition aus einer Anzahl von Anzeigezeilen speichert.

9. Graphisches Anzeigesystem mit einer Anzeigeanordnung nach einem der vorhergehenden Ansprüche, ferner enthaltend:

einen Empfänger (11), der ein Videoinformationen enthaltendes Signal empfangen kann;

einen mit dem Empfänger (11) in Verbindung stehenden Tuner (12) zum Empfangen des Signals aus dem Empfänger und zum Abtrennen der Videokomponente dieses Signals;

einen Prozessor (15), der mit dem Tuner in Verbindung steht, um die Videokomponente in eine Gruppe von Daten für die Verwendung mit dem spatialen Lichtmodulator umzusetzen;

eine Lichtquelle (19) und ein Optiksystem (18) zum Projizieren des Bildes.

10. Verfahren zur Verwendung eines Schreib/Lese-Videospeicher-Rahmenpuffers mit einem spatialen Lichtmodulator, enthaltend die Schritte:

Laden ankommender Anzeigedaten in einen Schreib/Lese-Videospeicher-Rahmenpuffer in der Weise, daß sie aus dem Rahmenpuffer in Bitrahmen auf der Basis von Zeilen des Speichers gelesen werden können;

Eingabezuordnen des Orts der Pixeldaten aus den ankommenden Anzeigedaten in Form von Anzeigebits, -spalten und -zeilen an Plätze in dem Speicher in Form von Speicherschichten, -zeilen und -spalten, so wie die Daten geladen werden;

Führen einer Aufzeichnung der Speicherzeilen, wie sie aus dem Rahmenspeicher gelesen werden, so daß jede Speicherzeile für eine erneute Benutzung nach dem Entladen der Daten verfügbar gemacht wird;

erneutes Benutzen der Speicherzeilen für ankommende Anzeigedaten, wenn sie verfügbar werden, wenn die Daten aus diesen Zeilen entladen worden sind; und

Ausgabezuordnen des Platzes der Speicherschichten, -zeilen und -spalten zu Anzeigezeilen und -spalten beim Entladen von Bitrahmen der Daten.

11. Verfahren nach Anspruch 10, bei welchem der Ladeschritt dadurch erzielt wird, daß nacheinander Bits für jedes Pixel in unterschiedliche Speicherzeilen geladen werden, aufeinanderfolgende Anzeigespalten für jede Zeile in unterschiedliche Speicherbits und -schichten geladen werden und aufeinanderfolgende Anzeigezeilen in verschiedene Speicherblöcke und -zeilen geladen werden.

12. Verfahren nach Anspruch 10 oder Anspruch 11, bei welchem der Eingabezuordnungsschritt erzielt wird, indem Adressen aus einem Eingangszeilenzähler und einem Eingangsspaltenzähler erhalten werden, die für jede neue ankommende Anzeigezeile und -spalte fortgeschaltet werden.

13. Verfahren nach Anspruch 10, Anspruch 11 oder Anspruch 12, bei welchem der Ausgabezuordnungsschritt dadurch erzielt wird, daß Adressen aus einem Ausgangsbitwähler, der für jeden neuen Bitrahmen fortgeschaltet wird, und einem Ausgangszeilenzähler, der für jede neue anzuzeigende Zeile fortgeschaltet wird, erhalten werden.