DE69518778T2

DE69518778T2 - Multimedia graphische Systeme mit andauernd hoher Taktrate

Info

Publication number: DE69518778T2
Application number: DE69518778T
Authority: DE
Inventors: David C. Baker; Jonathan I. Siann
Original assignee: Brooktree Corp
Current assignee: Mindspeed Technologies LLC
Priority date: 1994-03-16
Filing date: 1995-02-14
Publication date: 2001-02-01
Anticipated expiration: 2015-02-15
Also published as: EP0675478B1; EP0675478A1; US5640332A; EP1005010A3; JPH0888710A; DE69518778D1; CA2143490C; CA2143490A1; EP1005010A2

Description

Diese Erfindung betrifft Multimedia grafische Systeme zur Verwendung mit einem Monitor zur Anzeige von Informationen entsprechend den Ansprüchen 1 und 7.
In den letzten Jahren sind bedeutende Fortschritte bei der Bereitstellung von Anzeigen für Videoinformationen auf einem Videomonitor oder Bildschirm gemacht worden. Beispielsweise sind graphische Informationen auf einem Videomonitor mit verbesserter Auflösung und Güte als Ergebnis bedeutender Fortschritte bei der Verarbeitung von digitalen Informationen, die solche Farben darstellen, und bei der Umwandlung solcher digitaler Informationen in analoger Form angezeigt worden. Solche Informationen sind häufig in digitaler Form verarbeitet und danach in analoger Form in einem persönlichen Rechner oder einer Arbeitsstation umgewandelt worden. In den letzten Jahren sind Videoinformationen gleichzeitig mit graphischen Informationen auf solchen persönlichen Rechnern und Arbeitsstationen angezeigt worden. Beispielsweise sind Videoinformationen in einem Fenster auf der Fläche des Videomonitors des persönlichen Rechners oder der Arbeitsstation angezeigt worden, während graphische Informationen auf dem Rest der Monitorfläche angezeigt wurden.
In den letzten Jahren sind auch bedeutende Schritte bei der Verwendung miniaturisierter Rechner, wie persönlicher Rechner und Arbeitsstationen, bei der Verarbeitung von Informationen gemacht worden, die Multimediaanwendungen beinhalten. Diese Multimediaanwendungen können unterschiedliche Formen annehmen. Beispielsweise können sie Grafiken, Fernsehen, Faksimile und/oder Audio umfassen. Trotz dieser Fortschritte gibt es kein geeignetes System, das ausreichend flexibel ist, unterschiedliche Arten von Informationen wirksam, kostengünstig und zuverlässig zu verarbeiten. Beispielsweise können die heute verwendeten Systeme nicht wirksam, kostengünstig und zuverlässig zwischen unterschiedlichen Darstellungsarten umschalten, wie Grafiken, Video und Audio. Dies gilt insbesondere, wenn Informationen von mehr als einer Art Medium (z. B. Grafik, Video, Fernsehen und Audio) gleichzeitig dargestellt werden sollen. Dies hat die Verwendbarkeit von heute eingesetzten Systemen beschränkt. Solche Beschränkungen gibt es heute bei der Multimediaausrüstung, obgleich beträchtliche Geldbeträge ausge geben worden sind und ein beträchtlicher Aufwand über Jahre und insbesondere in den letzten Jahren getrieben worden ist, ein zufriedenstellendes Multimediasystem zu entwickeln.
Bei einer Ausführungsform dieser Erfindung werden Bytes unterschiedlicher Arten von digitalen Informationen, die Standardinterframevideo (SIF), Grafik, Fernsehen und Audio umfassen, zwischen einer Steuerung, einem Speicherungsspeicher und Schieberegistern (z. B. FlFO, d. h. zuerst-hinein-zuerst-hinaus) übertragen, die einzeln mit den unterschiedlichen Arten von Informationen verbunden sind. Bei einem VRAM Speicher (Bildwiederholspeicher) werden Informationen, von Etikettenbusinformationen gesteuert, parallel von der Steuerung zu dem Speicher und dann seriell von dem Speicher zu den FIFOs übertragen, und dies alles bei einer höheren Frequenz als der Taktfrequenz bei einer Monitorrasterabtastung.
Die Etikettenbusinformationen werden decodiert und einem zusätzlichen FIFO eingegeben. Eine Zustandsmaschine verarbeitet solche zusätzlichen FIFO Informationen und überträgt die digitalen Informationen zu den unterschiedlichen FIFOs zu Zeiten, die in jeder Zeile von einem solchen zusätzlichen FIFO gesteuert werden, bspw. zu besonderen Zeiten in jeder Zeile für Standardinterframevideo SIF und Grafik und danach für Fernsehen und Audio zu Zeiten, die mit irgendwelchen Zeiten in einer solchen Zeile nicht in Beziehung stehen.
Die Grafikübertragung wird zeitgesteuert, damit sie im Wesentlichen die begrenzte Kapazität des zugeordneten FIFO in jeder Zeile füllt, aber diesen nicht überlaufen lässt. Ihre begrenzten Kapazitäten bewirken, dass die Fernseh- und Audio-FIFOs anhalten, Bytes zu empfangen, wenn sie bis zu bestimmten Grenzen gefüllt sind. Bei einem DRAM Speicher (dynamischer Direktzugriffsspeicher) werden Informationen in Abhängigkeit von den Etikettenbusinformationen parallel zwischen der Steuerung, dem Speicher und den FIFOs bei der Taktfrequenz übertragen. In einem "Rambus"-System liefert ein der Steuerung, dem Speicher und den FIFOs gemeinsamer Bus Steuer- und Synchronisierbytes. Die Informationen in aufeinanderfolgenden Bytes werden über den gemeinsamen Bus zu der Steuerung, dem Speicher und den FIFOs in Abhängigkeit von solchen Synchronisier- und Steuerinformationen in derartigen Bytes übertragen.
In den Zeichnungen:
Fig. 1 ist ein schematisches Blockdiagramm eines Systems nach dem Stand der Technik;
Fig. 1 (a) zeigt Signalformen an strategischen Klemmen in dem in Fig. 1 gezeigten System;
Fig. 2 ist ein schematisches Blockdiagramm eines anderen Systems nach dem Stand der Technik, wobei dieses System in einer Patentanmeldung gezeigt und geoffenbart ist, die bei dem Patentamt von dem in dieser Anmeldung angegebenen Zessionar eingereicht wurde;
Fig. 2(a) zeigt Signalformen an strategischen Klemmen bei dem in Fig. 2 gezeigten System;
Fig. 3 ist ein schematisches Blockdiagramm eines Systems, das eine Ausführungsform der Erfindung bildet;
Fig. 3(a) zeigt Signalformen an strategischen Klemmen in dem in Fig. 3 gezeigten System;
Fig. 4 ist eine Tabelle, die unterschiedliche Arten von digitalen Informationen darstellt, die von dem in Fig. 3 gezeigten System verarbeitet werden;
Fig. 5 stellt die Folge von Signalen dar, die von dem in Fig. 3 in jeder Zeile bei einer Rasterabtastung in einem Monitor verarbeitet werden, das in Fig. 3 enthalten ist;
Fig. 5(a) stellt Wellenformen an strategischen Klemmen in dem in Fig. 3 gezeigten System dar;
Fig. 6 ist ein vergrößertes, schematisches Blockdiagramm, das einen der Blöcke in Fig. 3 mit zusätzlichen Einzelheiten darstellt;
Fig. 7 ist ein vergrößertes, schematisches Blockdiagramm, das einen der Blöcke in Fig. 6 mit zusätzlichen Einzelheiten darstellt;
Fig. 8 ist ein schematisches Blockdiagramm einer anderen Ausführungsform der Erfindung;
Fig. 9 ist ein schematisches Blockdiagramm einer weiteren Ausführungsform der Erfindung; und
Fig. 10 ist ein vergrößertes, schematisches Blockdiagramm, das einen der Blöcke in Fig. 9 mit zusätzlichen Einzelheiten darstellt.
Fig. 1 stellt eine Ausführungsform nach dem Stand der Technik dar. Die Ausführungsform umfasst eine Grafiksteuerung 10, einen Speicher, wie einen VRAM 12, und Stufen 14, die einen Speicher mit wahlfreiem Zugriff (RAM) und einen Digital-Analogwandler (DAC) umfasst. Die Grafiksteuerung 10 kann eine zentrale Verarbeitungseinheit sein, die Informationen in den VRAM 12 überträgt, wie es bei 16 angegeben ist. Die Informationen werden ihrerseits von dem VRAM 12 zu den Stufen 14 übertragen (als "RAM- DAC" in der Figur als ein Acronym für Speicher mit wahlfreiem Zugriff und Digital-Analogwandler bezeichnet). Der Speicher mit wahlfreiem Zugriff kann eine Palette (auch als Nachschlagetabelle bekannt) umfassen, wie es auf dem Gebiet gut bekannt ist. Die Übertragung von Informationen in den RAMDAC 14 ist bei 18 angegeben. Eine "/32" Angabe ist nahe der Linie 18 vorgesehen, um anzugeben, dass es zweiunddreissig (32) Bit in jedem Informationsbyte geben kann. Die Analogausgabe von dem RAMDAC ist bei 19 angegeben. Diese Ausgabe kann einem Monitor 20 zur Anzeige auf der Fläche eines Anzeigeschirms in dem Monitor zugeführt werden.
Die Palette in dem RAMDAC kann eine Mehrzahl von Positionen aufweisen, von denen jede eine einzelne Farbe angibt. Die Farbe an jeder Position kann durch eine erste Mehrzahl von Bit angegeben werden, die die Primärfarbe Rot angibt, eine zweite Mehrzahl von Bit, die die Primärfarbe Blau angibt, und eine dritte Mehrzahl von Bit, die die Primärfarbe Grün angibt. Wenn eine einzelne Position in der Palette ausgewählt wird, werden die Bit, die die jeweilige Primärfarbe angegeben, in entsprechende Analogwerte in dem RAMDAC umgewandelt. Die entsprechenden Intensitäten der drei Primärfarben an jeder Pixelposition steuern die Farbe, die an einer solchen Pixelposition auf der Fläche des Monitors 20 erzeugt wird.
Die Grafiksteuerung 10 führt binäre Angaben an aufeinanderfolgenden Positionen in dem VRAM 12 ein. Jede dieser binären Angaben besteht aus einer Mehrzahl von Binärbit. Jede Mehrzahl gibt eine bestimmte Position an, die in der Palette ausgewählt werden soll. Die von der Grafiksteuerung 10 zu dem VRAM 12 und von dem VRAM zu dem RAMDAC 16 übertragenen Informationen können mit einer bestimmten Taktfrequenz geliefert werden, wie es durch eine Linie 22 angegeben ist, die sich von der Grafiksteuerung 10 zu dem VRAM 12 und dem RAMDAC 14 erstreckt.
Grafikinformationen können auf dem Bildschirm des Monitors 20 angezeigt werden. Wenn der RAMDAC in einer Arbeitsstation (nicht gezeigt) enthalten ist, kann das Bild auf der Fläche des Monitors 20 durch eine Mehrzahl von Pixeln bei einer Rasterabtastung gebildet werden. Beispielsweise können eintausendzweihundertachtzig (1280) Pixel in jeder horizontalen Zeile bei der Rasterabtastung vorgesehen werden, und eintausendvierundzwanzig (1024) Zeilen können bei einer solchen Rasterabtastung vorgesehen werden. Der Raster kann mit einer Rate von siebzig Hertz (70 Hz) aufgefrischt werden. Unter solchen Bedingungen werden die Pixel mit einer Frequenz von einhundertzweiunddreissig MHz (132 MHz) dargestellt. Wenn der VRAM zweiunddreissig (32) Bit weit ist, können vier (4) Wörter mit jeweils acht (8) Bit parallel dargestellt werden. Dies ermöglicht, dass die Informationen seriell von dem VRAM bei einer Frequenz von dreiunddreissig Megahertz (33 MHz) übertragen werden können. Da jedes Wort acht (8) Bit umfasst, kann die Palette zweihundertsechsundfünfzig (256) unterschiedliche Positionen aufweisen, die jeweils eine einzelne Farbe angeben.
Es mag erwünscht sein, die Palette in dem RAMDAC 14 zu aktualisieren. Dies kann während der horizontalen Rücklaufperiode am Ende jeder Zeile oder während des horizontalen Austastintervalls zu Beginn jeder Zeile ausgeführt werden. Die horizontale Rücklaufperiode ist relativ kurz, aber das horizontale Austastintervall in jeder Zeile ist ungefähr zwölf Prozent (12%) der Zeilendauer. Die Palette kann auch während der vertikalen Rücklaufperiode an dem Ende einer jeden Rasterabtastung aktualisiert werden. Die vertikale Rücklaufperiode ist beträchtlich länger als jede horizontale Rücklaufperio de. Fig. 1 (a) gibt schematisch die Taktsignale auf der Leitung 22 wie bei 24 an, und gibt schematisch das Austastintervall 26 an, das bei jeder Zeile beginnt.
Das schematisch in Fig. 1 gezeigte und oben erörterte System hat breite Verwendung bei dem Stand der Technik. Es ist vorteilhaft dahingehend, dass es relativ einfach und zuverlässig ist. Es ist von Nachteil dahingehend, dass es nur eine begrenzte Anzahl von Pseudofarben statt von tatsächlichen Farben bereitstellt. Des weiteren kann es nur Grafikinformationen zur Anzeige auf dem Sichtschirm 20 liefern. Es kann auch nicht vollständig die von den letzten Modellen von VRAMs gebotenen Vorteile nutzen, die gerade auf dem Markt eingeführt werden. Diese VRAMs können bei einer Frequenz von sechsundsechzig Megahertz (66 MHz) arbeiten. Dies steht im Gegensatz zu der maximalen Frequenzleistung von dreiunddreissig Megahertz (33 MHz) für die sich nun auf dem Markt befindenden VRAMs.
Fig. 2 zeigt schematisch ein System, das in EP-A-0610829 (am 17.8.94 veröffentlicht) geoffenbart ist. Eine Grafiksteuerung 40, ein Speicherglied (wie ein VRAM 42) und Stufen 44 sind in dem System enthalten. Die Stufen 44 können ein Schieberegister, wie ein zuerst-hinein-zuerst-hinaus (FIFO) Register enthalten, und können auch einen Speicher mit wahlfreiem Zugriff (RAM) und einen Digital-Analogwandler (DAC) umfassen.
Informationen werden dem VRAM 42 von der Grafiksteuerung 40 bei der in Fig. 2 gezeigten Ausführungsform eingegeben. Diese Informationen können Grafikinformationen in einem ersten Abschnitt 42a des VRAM sein, und können auch Standardinterframevideoinformationen (SIF), wie NTSC oder PAL Video, in einem zweiten Abschnitt 42b des VRAM sein. Der erste und der zweite Abschnitt des VRAM sind schematisch durch eine unterbrochene, horizontale Linie in dem VRAM 42 angegeben. Diese Informationen können bspw. 320 Pixel pro horizontaler Linie haben und können 240 horizontale Linien bei jeder Rasterabtastung aufweisen. Die Grafikinformationen für ein Vollbild können in einem Abschnitt des VRAM 42 gespeichert werden, wie es bei 42a angegeben ist, und die Standardinterframevideoinformationen für ein Vollbild können in einem zweiten Abschnitt 42b des VRAM gespeichert werden. Dies ist gegenüber dem Stand der Technik von Vorteil, weil es die Notwendigkeit eines getrennten Speichers ausschließt, die Standardinterframevideoinformationen zu speichern. Die Grafikinformationen und die Standardinterframevideoinformationen werden von der Grafiksteuerung 40 in den VRAM 42 in paralleler Form übertragen. Jedes Byte an parallelen Informationen kann zweiunddreissig (32) Bit haben.
Die Grafikinformationen und die Standardinterframevideoinformationen werden seriell von dem VRAM 42 übertragen. Die Grafikinformationen in dem Abschnitt 42a des VRAM 42 werden, wie bei der in Fig. 1 gezeigten Ausführungsform, mit einer Rate von dreiunddreissig Megahertz (33 MHz) übertragen, indem vier (4) Wörter mit jeweils acht (8) Bit bereitgestellt werden. Die Übertragung wird in dem RAMDAC Abschnitt der Stufen 42 in einer Weise gemacht, die ähnlich der oben bei der in Fig. 1 gezeigten Ausführungsform geoffenbarten ist. Diese Übertragung tritt während des Abschnitts jeder Zeile bei der Rasterabtastung in einem Monitor 46 auf, der von dem Videoaustastintervall verschieden ist. Diese Übertragung ist synchron zu der Darstellungsrate der Pixel auf dem Bildschirm des Videomonitors 46. Die Übertragung ist entsprechend dreiunddreissig Megahertz (33 MHz). Diese Übertragung ist 48a in Fig. 2(a) angegeben.
Jedoch können, wie es vorhergehend angegeben wurde, die nun auf dem Markt eingeführten VRAMs seriell aus dem VRAM 42 mit einer Rate von sechsundsechzig Megahertz (66 MHz) übertragen. Die Übertragung verwendet demgemäß nicht die volle Fähigkeit des VRAM 42. Während der horizontalen Rückführung und des horizontalen Austastintervalls in jeder Zeile bei der Rasterabtastung in dem Monitor 46 werden die Standardvideoinformationen (SIF) seriell von dem Abschnitt 42b des VRAM 42 in den FIFO Abschnitt der Stufen 44 mit einer Frequenz von sechsundsechzig Megahertz (66 MHz) übertragen. Diese Übertragung ist bei 48b in Fig. 2a angegeben.
Das horizontale Austastintervall bildet nur ungefähr zwölf Prozent (12%) der Zeit in einer Zeile. Jedoch sind, da es nur dreihundertzwanzig (320) Pixel in einer Zeile bei den Standardinterframevideoinformationen gibt, die horizontale Rückführperiode und das horizontale Austastintervall ausreichend lang, alle Standardinterframevideoinformationen für eine Zeile in den FIFO Abschnitt der Stufen 44 zu übertragen. Dies gilt insbesondere, wenn die Informationsübertragung bei einer Rate von sechsundsechzig Megahertz (66 MHz) ist. Die in dem FIFO Abschnitt der Stufen 44 für jede Zeile gespeicherten Informationen werden in eine Zeile von eintausendzweihundertachtzig (1280) Pixeln in den Stufen 44 durch auf dem Gebiet bekannte Techniken umgewandelt. Ein Multiplexer, der in der Stufen 44 enthalten ist (aber nicht besonders gezeigt ist) wählt dann entspre chend den Informationen von dem Steuerung 44 aus, ob die Grafikinformationen in dem RAM oder die Standardinterframeinformationen, die von dem FIFO erhalten wurden, durch den DAC in analoge Informationen zur Anzeige auf dem Bildschirm des Monitors 46 umgewandelt werden. Die Videoinformationen in dem Abschnitt 42b des VRAM werden in Stufen 44 bei der Grafikfrequenz von dreiunddreissig Megahertz (33 MHz) übertragen.
Das in Fig. 2 gezeigte und oben beschriebene System hat gewisse bedeutende Vorteile. Wie es oben beschrieben wurde, verwendet es nur einen (1) VRAM, um zwei (2) Arten von Informationen (Grafik und Standardinterframevideo) zu speichern. Es stellt die Übertragung von beiden Arten von Informationen in jeder Zeile bei der Rasterabtastung bereit und sieht die Anzeige beider Arten von Informationen gleichzeitig in den aufeinanderfolgenden Vollbildern auf dem Bildschirm des Monitors 46 vor. Beispielsweise können die Grafikinformationen in dem Hauptabschnitt der Rasterabtastung angezeigt werden und die Standardinterframevideoinformationen können in einem Fenster der Rasterabtastung angezeigt werden. Jedoch wird die vollständige Übertragungsleistung des VRAM bei sechsundsechzig Megahertz (66 MHz) nur während eines kleinen (12%) Abschnitts jeder Zeile verwendet. Des weiteren können nur zwei (2) Arten von Informationen geboten werden. Dies ist weniger als die Anzahl unterschiedlicher Arten von Informationen, die man häufig in einem Multimediasystem bereitstellen möchte.
Fig. 3 ist ein schematisches Diagramm, das eine Ausführungsform der Erfindung darstellt. Diese Ausführungsform umfasst einen Grafiksteuerung 60 ähnlich dem in Fig. 1 und 2 gezeigten. Bytes an digitaler Information werden von der Grafiksteuerung 60 zu einem Speicherglied, wie einem VRAM 62, ähnlich dem in Fig. 1 und 2 gezeigten übertragen. Jedes Byte kann zweiunddreissig (32) Bit weit sein und kann über einen Bus 64 geliefert werden. Jedes Byte wird zu einem bestimmten Ort in dem VRAM 62 unter der Steuerung von Adresseninformationen übertragen, die über ein Paar Leitungen 66 und 68 zu dem VRAM 62 gelangen. Eine Zeilenadressenauswahl (RAS) kann auf der Leitung 66 geliefert werden, und eine Spaltenadressenauswahl (CAS) kann auf der Leitung 68 geliefert werden. Die digitalen Informationen, die über die Leitungen 64, 66 und 68 laufen, können bei der Taktfrequenz des VRAM von sechsundsechzig Megahertz (66 MHz) sein. Diese Taktsignale werden über eine Leitung 70 geliefert.
Die digitalen Informationen in dem VRAM 62 werden von dem VRAM seriell bei der Taktfrequenz von sechsundsechzig Megahertz (MHz) übertragen. Anders als bei der in Fig. 2 gezeigten Ausführungsform, bei der diese hohe Taktrate nur während des Austastintervalls in jeder horizontalen Linie bei der Rasterabtastung möglich war, ist die hohe Taktrate im Wesentlichen bei der in Fig. 3 gezeigten Ausführungsform kontinuierlich. Die einzige Zeit, während der der Takt nicht bei sechsundsechzig Megahertz (66 MHz) ist, ist, wenn eine serielle Registerübertragung innerhalb des VRAM in Anforderung von der Grafiksteuerung 60 gemacht wird. Während dieser Zeit werden neue Daten von der Speicherstelle in dem VRAM Register zu dem seriellen Datenregister des VRAM übertragen. Dies tritt nur während einiger Zyklen der Taktfrequenz in jeder Zeile bei der Rasterabtastung auf.
Das Austastintervall in jeder Zeile der Rasterabtastung ist bei 70 in Fig. 3(a) angegeben. Die serielle Übertragung von Daten von dem VRAM 62 bei im Wesentlichen der Taktfrequenz von sechsundsechzig Megahertz (66 MHz) ist bei 72 in Fig. 3(a) angegeben. Die seriell von dem VRAM 62 bei dieser Taktfrequenz übertragenen Informationen können eine Anzahl unterschiedlicher Medien darstellen. Beispielsweise können die Informationen Fernsehinformationen in der Form von NTSC, PAL oder SECAM bilden. Diese Informationen werden zu einem Fernsehcodierer 74 übertragen und werden dann von dem Fernsehcodierer zu einem Fernsehempfänger 76 übertragen.
Die digitalen Informationen können auch von dem VRAM 62 zu den Stufen 78 übertragen werden. Diese Informationen können mehrere unterschiedliche Formen aufweisen. Sie können Standardinterframevideoinformationen SIF) bilden. Die Standardinterframevideoinformationen können mehrere unterschiedliche Formen aufweisen. Beispielsweise können SIF Informationen 240 Zeilen mit jeweils 320 Pixel bei einer Rasterabtastung haben (als SIF1 bezeichnet). Ähnlich können als SIF2 bezeichnete Informationen 120 Linien und 160 Pixel in jeder Linie aufweisen.
Die von dem VRAM 62 übertragenen, digitalen Informationen können auch in grafischer Form sein. Die grafischen Informationen können mehrere unterschiedliche Formate haben. Beispielsweise kann es, wenn die grafischen Informationen für eine Arbeitsstation bestimmt sind, 1024 Zeilen und 1280 Pixel in jeder Zeile geben. Wenn die grafischen Informationen für ein VGA Format bestimmt sind, kann es 4xx Zeilen und 6xx Pixel in jeder Zeile geben. Bei einem VGA Superformat kann die Anzahl von Zeilen 768 und die Anzahl von Pixeln in jeder Zeile 1024 sein. Die Stufen 78 können andere Arten von Informationen zusätzlich zu den Standardinterframevideoinformationen und den grafischen Informationen empfangen. Beispielsweise können digitale Informationen von dem VRAM 62 zu dem Stufen 78 übertragen werden, um Pfeilinformationen anzugeben.
Die zu den Stufen 78 übertragenen Informationen werden einem Monitor 80 eingegeben, der dem Monitor 20 bzw. 24 entspricht, die in den Fig. 1 und 2 gezeigt sind. Audioinformationen können auch zu einem Audiocodierer 82 zur Speicherung und Umwandlung in Analogform übertragen werden, und können dann von diesen Stufen zu einem Audioempfänger 84 übertragen werden. Wie man erkennt und aus den folgenden Figuren sieht, sind die Stufen 78 in vereinfachter Form als einzelne Stufe gezeigt worden, können aber tatsächlich eine Mehrzahl von unterschiedlichen Stufen bilden.
Eine gewisse Steuerung muss entsprechend vorgesehen werden, damit die Informationen von dem VRAM 62 zu unterschiedlichen Zeiten zu jeweils dem Fernsehcodierer 74, den Stufen 78 (einschliesslich Standardinterframevideo-, Grafik- und Pfeilcodierer) und dem Audiocodierer 82 gelenkt werden. Diese Steuerung ist durch einen Etikettenbus 86 vorgesehen, der vier (4) parallele Bit vorsieht. Bei der in Fig. 3 gezeigten Ausführungsform liefert der Etikettenbus 86 diese vier (4) Bit für jedes Byte oder Paket von zweiunddreissig (32) Bit von dem VRAM 62. Die vier (4) Bit sind codiert, damit ein solches Byte oder Paket zu dem richtigen der verschiedenen Codierer gelenkt wird. Eine Leitung 88 erstreckt sich auch in Fig. 3 von den Stufen 78 zu der Grafiksteuerung 60, um die Arbeitsweise der Grafiksteuerung in jeder Zeile bei der Rasterabtastung zu synchronisieren, indem der serielle Informationsdurchgang von dem VRAM 62 zu den unterschiedlichen Codierern in den Stufen 78 bereitgestellt wird.
Wie es in Fig. 4 dargestellt und oben erörtert ist, können unterschiedliche Arten von digitalen Informationen von dem VRAM 62 zu den unterschiedlichen Arten von Codierern übertragen werden, die schematisch in Fig. 3 und mehr im Einzelnen in Fig. 6 gezeigt sind. Solche unterschiedlichen Arten von digitalen Informationen können Grafik, unterschiedliche Arten von Standardinterframevideo (wie die als SIF1 und SIF2 angegebenen), Audio, Fernsehen (nur beispielhaft als NTSC bezeichnet) und Pfeil umfassen.
Die von dem VRAM 62 übertragenen Informationen können auch das einschließen, was in Fig. 4 als Palettenschatten bezeichnet ist. Diese Informationen enthalten eine Aktualisierung von jeder Position in der Palette oder Nachschlagetabelle an dem Ende von jedem Vollbild bei der Rasterabtastung in dem Monitor 80 in Fig. 3. Die Aktualisierung wird in jeder Position in der Palette vorgesehen, selbst wenn die Farbinformationen an einigen Positionen in der Palette unverändert bleiben. Dies ist gegenüber der Aktualisierung beim Stand der Technik verschieden. Beim Stand der Technik wird die Aktualisierung im Allgemeinen am Ende jeder Zeile vorgesehen und erfolgt nur an ausgewählten Positionen. Die Aktualisierung aller Positionen in der Palette an dem Ende eines jeden Vollbilds der Rasterabtastung kann vorgesehen werden, weil die Aktualisierung bei der hohen Frequenz von sechsundsechzig (66) Megahertz auftritt.
Die Informationsübertragung von dem VRAM 62 kann in einer bestimmten Sequenz in jeder Zeile der Rasterabtastung in dem Monitor 80 auftreten. Diese Sequenz ist beispielhaft in Fig. 5 gezeigt. Die Sequenz in jeder Zeile kann sein, wie folgt: Standardinterframevideoinformationen (SIF1 und SIF2), Grafikinformationen, Audioinformationen und Fernsehinformationen (als NTSC bezeichnet). Die Standardinterframevideoinformationen und die Grafikinformationen können zu einer bestimmten Zeit in jeder Zeile synchronisiert werden. Die Audioinformationen und die Fernsehinformationen NTSC können nach den Standardinterframevideoinformationen und den Grafikinformationen in jeder Zeile aber zu einer Zeit auftreten, die zu irgendeiner Synchronisierungsinformation, wie dem Austastintervall, in einer solchen Zeile ohne Bezug ist. Man erkennt, dass, obgleich NTSC informationen besonders in Fig. 5 bezeichnet sind, andere Arten von Fernsehinformationen, wie PAL oder SECAM, innerhalb des Erfindungsbereichs sind.
Fig. 5 stellt die Sequenz von unterschiedlichen Arten von digitalen Informationen in jeder Zeile dar. Wie man sieht, treten die Standardinterframevideoinformationen (SIF1 und S1F2) zuerst in jeder Zeile auf. Diesen folgen die Grafikinformationen. Die Audio- und Fernsehinformationen (z. B. NTSC) treten dann in jeder Zeile auf. In der Zeile bei jeder Rasterabtastung, in der der Pfeil erscheint, treten die Pfeilinformationen nach den Fernsehinformationen (z. B. NTSC) auf. Während des vertikalen Rückführintervalls bei jeder Rasterabtastung werden die Palettenschatteninformationen bereitgestellt, um die Palette oder die Nachschlagetabelle für die Grafikinformationen bei der nächsten Rasterabtastung zu aktualisieren.
Wie es in Fig. 5 gezeigt ist, werden die Grafikdaten in ein Schieberegister übertragen, wie in ein zuerst-hinein-zuerst-hinaus Register 100 (z. B. FIFO) in Fig. 6. Das FIFO 100 und andere FIFOs bei der Ausführungsform, die in Fig. 6, und in anderen Figuren bei dieser Anmeldung gezeigt ist, sind auf dem Gebiet gut bekannt. Sie erhalten und speichern Informationsbytes. Diese Informationsbytes werden durch das FIFO 100 (und die anderen FIFOs) in derselben Reihenfolge verschoben, wie sie erhalten werden. Wenn die in das FIFO 100 eingebrachten Informationen durch das FIFO verschoben worden sind, werden die Bytes der digitalen Informationen dann von dem FIFO in derselben Reihenfolge übertragen, wie sie erhalten wurden.
Das FIFO 100 für die Grafikinformationen hat eine kleinere Kapazität als die Anzahl von Pixeln in jeder Zeile. Dies bewirkt, dass die Übertragung von Bytes von binärer Grafikinformationen in das FIFO 100 zu einem bestimmten Zeitpunkt in jeder Zeile der Rasterabtastung initiiert wird. Diese Initialisierung der Übertragung von digitalen Grafikinformationen in jeder Zeile in das FIFO 100 tritt zu einer bestimmten Zeit während des Austastintervalls 102 (s. Fig. 5) in jeder Zeile auf. Indem die Übertragung der digitalen Grafikinformationen in das FIFO 100 zu einer solchen Zeit initiiert wird, kann im Wesentlichen die vollständige Kapazität des FIFO 100 beim Erhalt von Bytes an Grafikinformationen für die Zeile verwendet werden, ohne dass irgendwelche der Grafikinformationen nicht in das FIFO übertragen werden kann, weil das FIFO gefüllt worden ist. Des weiteren wird bei dieser Art von Übertragung im Wesentlichen die vollständige Kapazität des FIFO die ganze Zeit genutzt.
Die Standardinterframevideoinformationen werden in Speicherregister übertragen, wie die FIFOs 104 (für SF1) und 106 (für SIF2) in Fig. 6. Die Übertragung der Standardinterframevideoinformationen in die FIFOs 104 und 106 für jede Zeile können zu einem Zeitpunkt 108 in Fig. 5 vor dem Austastintervall für die Zeile initiiert werden. Die FIFOs 104 und 106 haben eine volle Kapazität (statt einer Teilkapazität wie bei dem FIFO 100), weil die Kapazitäten der FIFOs 104 und 106 nicht sehr groß sind. Dies ergibt sich aus der Tatsache, dass es nur 320 Pixel pro Zeile an SIF1 Informationen und nur 160 Pixel pro Zeile an SLF2 Informationen gibt. Dies ist im Gegensatz zu 1280 Pixeln pro Zeile an Grafikinformationen zur Anzeige auf den Monitoren in der Arbeitsstation.
Wie man aus Fig. 5 und aus der obigen Erörterung sieht, können die Übertragungen der Standardinterframevideoinformationen und der Grafikinformationen zu bestimmten Zeiten in jeder Zeile der Rasterabtastung in dem Monitor 80 in Fig. 3 begonnen werden. Die Übertragung der Audioinformationen für jede Zeile bei der Rasterabtastung in den Audiocodierer 80 in Fig. 3 kann unmittelbar begonnen werden, nachdem die Übertragung der Grafikinformationen für diese Zeile abgeschlossen worden ist. Jedoch kann die Übertragung der Audioinformation ohne Bezugnahme auf irgendeinen besonderen Zeitpunkt in jeder Zeile begonnen werden. Die Kapazität des Audiocodierers 82 (der ein FIFO sein kann) ist etwas begrenzt. Deshalb schickt er, wenn der Audiocodierer 82 im Wesentlichen in eine Zeile gefüllt worden ist, ein Signal (als "Audio FF voll" bezeichnet) auf einer Leitung 110 in Fig. 3 zu der Grafiksteuerung 60. Dieses Signal bewirkt, dass die Grafiksteuerung 60 dem VRAM 62 mitteilt, das Schicken von Bytes an digitaler Audioinformation zu dem Audiocodierer 82 für diese Zeile anzuhalten.
In gleicher Weise kann die Übertragung der Bytes der digitalen Fernsehinformationen in jeder Zeile nach der Übertragung der Audioinformation in dieser Zeile initiiert werden. Die Übertragung solcher Bytes von digitalen Fernsehinformationen in jeder Zeile erfolgt in den Codierer 74 in Fig. 3. Wie bei den Audioinformationen kann die Übertragung auf irgendeiner Art asynchronen Basis in jeder Zeile erfolgen, mit anderen Worten, ohne Bezug auf irgendeine besondere Zeit in einer solchen Zeile. Die Kapazität des Codierers 74 kann etwas begrenzt sein. Deshalb schickt der Codierer ein Signal über eine Leitung 112 in Fig. 3, damit die Grafiksteuerung 60 die Übertragung von Fernsehinformationen in den Codierer 74 von einem VRAM 62 in irgendeiner Zeile unterbricht, wenn der Codierer bis zu einer bestimmten Kapazität in dieser Zeile gefüllt worden ist. Dieses Signal ist in Fig. 3 als "NTSC-FF-VOLL" bezeichnet.
Die Stufen 78 in Fig. 3 sind in mehr Ausführlichkeit in Fig. 6 gezeigt. Dies ist durch die unterbrochenen Linien angegeben, die sich um die in Fig. 6 gezeigten Stufen erstrecken und die Zahlenbezeichnung 78 haben. Wie vorhergehend beschrieben können die Stufen 78 in Fig. 3 die Stufen 100, 104 und 106 in Fig. 6 umfassen. Sie können auch die FIFOs 114 und 116 in Fig. 6 enthalten. Das FIFO 116 erhält die Pfeilinformationen in einer bestimmten Zeile der Rasterabtastung. Die Stufen 100, 104, 106 und 116 können Bytes von digitalen Informationen über eine Leitung 118 (ebenfalls in Fig. 3 gezeigt) von dem VRAM 62 erhalten. Im Gegensatz dazu kann das FIFO 114 die Zeit- und Steuerinformation von dem Etikettenbus 84 erhalten, der ebenfalls in Fig. 3 gezeigt ist.
Die Informationen von dem Etikettenbus 84 können durch einen Verstärker 120 in Fig. 6 zu Decodierern 122, 124, 126, 128 bzw. 130 für die FIFOs 104, 106, 100, 114 und 116 hindurchgehen. Decodierer, wie die Decodierer 122, 124, 126, 128 und 130, sind auf dem Gebiet gut bekannt. Sie decodieren vier (4) Bit an digitaler Information von dem Etikettenbus 84 für jedes Byte digitaler Information auf dem Bus 118. Die decodierten Informationen steuern, welches der FIFOs 100, 104, 106 und 116 dieses Informationsbyte erhält und speichert. Des weiteren decodiert der Decoder 128 die Bytes der digitalen Informationen auf dem Etikettenbus 84, um Zeit- und Steuerinformationen in Binärform bereitzustellen. Diese Zeit- und Steuerinformationen gehen von dem Decodierer 128 in das FIFO 114.
Die Informationen in dem FIFO 114 gehen dann zu einer Zeitzustandsmaschine 134, die diese Informationen verarbeitet, um verschiedene Zeit- und Steuersignale für jede Zeile der Rasterabtastung zu erzeugen. Beispielsweise kann die Zeitzustandsmaschine 134 das Synchronisiersignal auf der Leitung 88 erzeugen, um die Übertragung der Standardinterframevideoinformationen in jeder Zeile in die FIFOs 104 und 106 zu der Zeit zu initiieren, die bei 108 in Fig. 5(a) angegeben ist. Die Zeitzustandsmaschine 134 kann auch auf einer Leitung 136 das horizontale Synchronisiersignal für jede Zeile der Rasterabtastung und auf einer Leitung 138 das vertikale Synchronisiersignal nach einer jeden solchen Rasterabtastung erzeugen. Die Zeitzustandsmaschine kann auch das horizontale Austastsignal (s. 70 in Fig. 3(a) und 102 in Fig. 5) auf einer Leitung 154 in Fig. 6 erzeugen.
Die Zeitzustandsmaschine 134 kann auch Signale auf einer Leitung 135 zur Zuführung in die FIFOs 100, 104, 106 und 116 erzeugen. Diese Signale können einzelne der FIFOs 100, 104, 106 und 116 aktivieren, um den Durchgang der Signale von diesen FIFOs zu Zeiten bereitzustellen, die durch die Zeitzustandsmaschine bestimmt werden. Die Signale von den FIFOs 104 und 106 für das Standardinterframevideo gelangen zu einem Zähler 144, die Signale von dem Grafik FIFO gehen zu einer Palette 146, und die Signale von dem Zeiger FIFO 116 gehen zu einer Zeigerpalette 147.
Die Zeitzustandsmaschine 134 kann zusätzlich ein Prioritätssignal auf einer Leitung 140 erzeugen. Dieses Signal wird einem Pixelprioritätsmultiplexer 142 eingegeben, um zu steuern, ob die Standardinterframevideoinformationen von einem der FIFOs 104 und 106 oder die Grafikinformationen von dem FIFO 100 durch den Multiplexer jeweils hindurchgehen. Dis Informationen in den FIFOs 104 und 106 können anfangs dem Zähler 144 eingegeben werden, und die gezählten Informationen können dann zu dem Multiplexer 142 gelangen. Der Zähler 144 ist auf dem Gebiet gut bekannt und unterschiedliche Beispiele des Zählers 144 sind ausführlich in EP-A-0610829 (am 17.8.94 veröffentlicht) geoffenbart. Der Zähler erhöht die Anzahl von Bytes in den FIFOs 104 und 106 für jede Zeile der Rasterabtastung zu einer Anzahl von Bytes, die der Anzahl von Bytes in jeder Zeile der Grafikinformationen entsprechen.
Die Bytes der digitalen Informationen in dem FIFO 100 für jede Zeile können der Palette 146 eingegeben werden, um die einzelnen Positionen in der Palette für den Durchgang von Farbinformationen zu dem Pixelprioritätsmultiplexer 142 auszuwählen. Die Palette 146 entspricht der Konstruktion nach der Palette in dem RAMDAC 14 in Fig. 1 und der Palette in den Stufen 44 in Fig. 2. In gleicher Weise gibt der FIFO 116 Informationen zu der Pfeilpalette 147, die die Pfeilinformationen zu dem Multiplexer 142 zum Durchgang durch den Multiplexer weitergibt. Der Durchgang der Pfeilinformationen von der Palette 147 durch den Multiplexer 142 hindurch kann durch das Prioritätssignal auf der Leitung 140 gesteuert werden.
Die Informationsbytes, die durch den Multiplexer 142 von dem Zähler 144, die Palette 146 und die Palette 147 hindurchgehen, können Digital-Analogwandlern 148, 150 bzw. 152 für die Primärfarben Rot, Grün und Blau eingegeben werden. Die Analogsignale von den Wandlern 148, 150 und 152 gehen dann zu dem Monitor 80, der in Fig. 3 gezeigt ist. Die Wandler 148, 150 und 152 können ein Austastsignal auf der Leitung 154 von den Zeitzustandsmaschine 134 erhalten. Das Austastsignal tastet die Wandler 148, 150 und 152 während jeder Zeile der Rasterabtastung aus.
Die Zeitzustandsmaschine 134 ist ausführlich in Fig. 7 als von einer mit 134 bezeichneten, unterbrochenen Linie umschlossen gezeigt. Wie in Fig. 7 gezeigt ist, kann jedes Informationsbyte von dem Zeit-FIFO 114 zweiunddreissig (32) Bit umfassen. Von diesen können zwanzig (20) Bit den Stufen 160 (als "Zustand" bezeichnet) eingegeben werden, die das horizontales Synchronisiersignal auf der Leitung 136, das vertikale Synchronisiersignal auf der Leitung 138, das Austastsignal auf der Leitung 154, das Prioritätssignal auf der Leitung 140 und die Signale auf den Leitungen 135 zu den FIFOs 100, 104, 106 und 116 erzeugen. Die Synchronisierung dieser Signale wird durch die anderen zwölf (12) Bit in jedem Byte von dem Zeit-FIFO 114 geliefert. Diese Bit werden einem Zähler 162 eingegeben, der auf einen bestimmten Wert voreingestellt ist. Der Zähler 162 zählt dann ganzzahlig durch eine Dokumentierungsstufe 164 jedesmal abwärts, wenn ein Pixeltaktsignal auf der Leitung 70 (auch in Fig. 3 gezeigt) erzeugt wird. Wenn der Zähler 162 einen Zählwert Null (0) erreicht, entspricht der Zählwert des Zählers einem Zählwert, der in einem Vergleicher 166 vorgesetzt ist. Der Vergleicher 166 erzeugt dann ein Signal auf einer Leitung 168, um den Durchgang des nächsten Byte von zweiunddreissig (32) Bit von dem FIFO 114 zu den Stufen 160 und dem Zähler 162 zu liefern.
Fig. 8 stellt schematisch eine Ausführungsform dar, bei der ein dynamischer Speicher mit wahlweisem Zugriff (DRAM) 170 statt eines VRAM wie bei der vorhergehenden Ausführungsform verwendet werden kann. Der DRAM 170 ist von Vorteil, weil die Kosten eines DRAM ungefähr die Hälfte (1/2) der Kosten eines VRAM der gleichen Größe sind. Die in Fig. 8 gezeigte Ausführungsform ist auch von Vorteil, weil die gesamte Übertragung der Informationen, sogar von dem DRAM 170, zu den PACDAC Stufen 172 parallel ist. Dies neigt dazu, die Betriebsgeschwindigkeit des System, das in Fig. 8 gezeigt ist, zu erhöhen.
Jedoch ist ein DRAM von Nachteil im Vergleich zu einem VRAM, weil erste Informationen nicht gleichzeitig in einen DRAM eingeführt werden kann, während zweite Informationen aus dem DRAM übertragen werden. Des weiteren ist die Datenbandbreite des Systems, das in Fig. 8 gezeigt ist, nicht so groß wie die der Fig. 3, weil nur der wahlfreie Zugriffsanschluss des DRAM 170 verwendet wird, und die Bandbreite des DRAM ist typischerweise kleiner als die Hälfte der Bandbreite von sechsundsechzig Megahertz (66 MHz) in den VRAMs, die auf dem Markt eingeführt worden sind.
Die in Fig. 8 gezeigte Ausführungsform umfasst eine Grafiksteuerung 172 ähnlich der Grafiksteuerung 60, der in Fig. 3 gezeigt ist. Sie umfasst auch Stufen 174, die als "PAC- DAC" bezeichnet sind. Diese Stufen entsprechen den Stufen 78, die in Fig. 3 gezeigt sind. Ein Unterschied zwischen dem System, das in Fig. 8 gezeigt ist, und dem System, das in Fig. 3 gezeigt ist, ist der, dass bei dem in Fig. 8 gezeigten System jeweils die Steuerung 172, der DRAM 170 und die PACDAC Stufen 174 mit den anderen kommunizieren können. Die Übertragung von Informationen in den DRAM 170 von der Steuerung 172 und aus dem DRAM 172 wird durch Adressensignale auf einem Bus 175 gesteuert. Die Signale auf dem Bus 175 entsprechen den Signalen auf den Leitungen 66 und 68 in Fig. 3.
Wie bei der Ausführungsform, die in Fig. 3 gezeigt ist, ist ein Etikettenbus 176 in Fig. 8 vorgesehen, um den Zielort der Bytes der unterschiedlichen Arten von Informationen in dem DRAM 170 und den Zeitpunkt in jeder Zeile zur Übertragung solcher Bytes zu steuern. Wie bei der in Fig. 3 gezeigten Ausführungsform können die PACDAC Stufen 174 die in Fig. 6 gezeigte Konstruktion aufweisen, und die Zeitzustandsmaschine kann die in Fig. 7 gezeigte Konstruktion aufweisen. Die unterschiedlichen Arten an Informationen können in der Sequenz bereitgestellt werden, die in Fig. 5 gezeigt ist, und die Synchronisierung der Standardinterframevideoinformationen in jeder Zeile kann durch einem Impuls auf einer Leitung 175 entsprechend dem Impuls 108 in Fig. 5 vorgesehen sein.
Wie es in Fig. 8 gezeigt ist, können die Bytes an digitalen Informationen, die zwischen dem DRAM 170, der Grafiksteuerung 172 und den PACDAC Stufen 174 auf einem Bus 177 übertragen werden, vierundsechzig (64) Bit aufweisen. Der DRAM 170 kann entsprechend aus vier (4) parallelen DRAMs gebildet werden, wobei jeder DRAM sechzehn (16) Bit aufweist. Wie bei der in Fig. 3 gezeigten Ausführungsform, kann der FIFO für die Grafikinformationen eine begrenzte Kapazität aufweisen, um Kosten und Raum einzusparen. Die FIFOs für die Fernseh- (z. B. NTSC) und Audioinformationen können auch begrenzte Kapazitäten wie bei der in Fig. 3 gezeigten Ausführungsform haben. Dies ist durch die Bezeichnung "NTSC-FF-VOLL" für eine Leitung 178 und "AUDIO-FF-VOLL" für eine Leitung 180 angegeben. Demgemäß können die Signale jeweils auf den Leitungen 178 und 180 erzeugt werden, um die Grafiksteuerung zu unterrichten, die Übertragung von Informationen von dem DRAM 170 in die Fernseh- und Audio-FIFOs zu unterbrechen, wenn diese FIFOs bis zu einem bestimmten Wert gefüllt sind. Taktsignale können auf einer Leitung 182 bei der in Fig. 8 gezeigten Ausführungsform in ähnlicher Weise wie die Erzeugung von Taktsignalen auf der Leitung 70 bei der in Fig. 3 gezeigten Ausführungsform erzeugt werden.
Die in Fig. 9 gezeigte Ausführungsform soll in einem System verwendet werden, das als "RAMBUS" bezeichnet ist. Das "RAMBUS" System ist aus dem Stand der Technik gut bekannt. Die in Fig. 9 gezeigte Ausführungsform stellt eine Verbesserung des "RAM- BUS" Systems nach dem Stand der Technik dar. Das in Fig. 9A gezeigte System umfasst eine Grafiksteuerung 190, PACDAC Stufen 192 und RAMs 194, wie bei den bei den in Fig. 3 und 8 gezeigten Ausführungsformen. Jedoch können anders als bei den in Fig. 3 und 8 gezeigten Ausführungsformen die Steuerung 190, die Stufen 192 und die DRAMs 194 durch einen gemeinsamen Bus 196 verbunden sein. Pakete oder Bytes digitaler Informationen können sich auf dem Bus 196 zwischen der Steuerung 190, den Stufen 192 und den DRAMs 194 bewegen. Jedes dieser Bytes oder Pakete kann zehn (10) Bit haben.
Acht (8) der zehn (10) Bit in jedem Byte oder Paket können bei der Ausführungsform der Fig. 9 Daten umfassen. Die anderen zwei (2) Bit in jedem Byte oder Paket können verwendet werden, eine Paritätsprüfung vorzusehen oder ein spezielles Signal zu liefern. Die zwei (2) Bit für das spezielle Signal in einzelnen der Bytes oder Pakete können verwendet werden, um anzugeben, dass die acht (8) Datenbit in solchen Bytes oder Paketen die Informationen liefern, die in dem Etikettenbus bei den in Fig. 3 und 8 gezeigten Ausführungsformen vorgesehen sind. Beispielsweise geben solche acht (8) Bit den Zielort der Daten in den nachfolgenden Bytes oder Paketen an und legen den Zeitpunkt für die Informationen in den folgenden Bytes oder Paketen fest.
Die Grafiksteuerung 190 in Fig. 9 kann die gleiche Konstruktion wie die Grafiksteuerung in den in Fig. 3 und 8 gezeigten Ausführungsformen haben. Die DRAMs 194 in der Ausführungsform der Fig. 9 können die gleiche Konstruktion wie der DRAM 170 in der in Fig. 8 gezeigten Ausführungsform haben. Jedoch können die DRAMs 190 nur zehn (10) Bit weit statt vierundsechzig (64) Bit weit wie bei der in Fig. 8 gezeigten Ausführungsform sein. Die PACDAC Stufen 192, die in Fig. 9 gezeigt sind, sind im Wesentlichen die gleichen wie die PACDAC Stufen, die in Fig. 3 gezeigt sind mit der Ausnahme, dass, wie es oben beschrieben wurde, ein Etikettenbus bei der in Fig. 9 gezeigten Ausführungsform nicht enthalten ist. Deshalb können die PACDAC Stufen 192 die in Fig. 10 gezeigte Konstruktion aufweisen. Sie sind mit unterbrochenen Linien, die bei 192 angegeben sind, in Fig. 10 enthalten. In den in Fig. 10 gezeigten PACDAC Stufen haben unter schiedliche Stufen die gleiche Zahlenbezeichnung wie die in Fig. 6 gezeigten Stufen mit der Ausnahme, dass ihnen die Ziffer "2" statt der Ziffer "1" wie bei der in Fig. 6 gezeigten Ausführungsform vorausgeht. Beispielsweise ist der Grafik FIFO in Fig. 10 mit "200" bezeichnet, ist aber in Fig. 6 mit "100" bezeichnet.
Bei der in Fig. 10 gezeigten Ausführungsform können die Bytes oder Pakete auf dem Bus 196 von der Grafiksteuerung 190 zu dem Decodierer 128 gelangen, der die Bit decodiert, die angeben, dass die acht (8) Datenbit in den Bytes oder Paketen Zeit- und Steuerinformationen statt digitaler Informationen für die anderen FIFOs enthalten. Diese acht (8) Bit in Zeit- und Steuerpaketen können dann zu dem Zeit FIFO 214 gelangen. Die acht (8) Bit können dann von dem FIFO 214 zu der Zeitzustandsmaschine 234 gelangen, die die Zeit- und Steuersignale erzeugt, die den Zielort der nachfolgenden Informationsbytes oder -pakete angeben. Die Zielortsignale können durch die Zeitzustandsmaschine 234 auf den Leitungen 235 erzeugt werden. Diese Signale können entsprechend einen der Decodierer 222, 224, 226 und 230 aktivieren. Der aktivierte der Decodierer 222, 224, 226 und 230 kann dann die folgenden Bytes oder Pakete an Informationen auf der Leitung 218 zu den entsprechenden der FIFOs 200, 204, 206 und 216 weitergegeben.
Wenn die Standardinterframevideosignale durch einen der Video FIFOs 204 und 206 hindurchgehen, wirkt der Zähler 244 auf diese Signale, um die Anzahl von Pixeln in jeder Zeile aufwärts zu zählen, und die Signale von dem Zähler 244 können dann zu dem Pixelprioritätsmultiplexer 242 weitergelangen. Dies ist das gleiche wie bei der in Fig. 6 gezeigten Ausführungsform. Wie bei der in Fig. 6 gezeigten Ausführungsform können die Signale von dem Grafik FIFO 200 Positionen in der Palette 246 auswählen und diese Signale können dann zu dem Pixelprioritätsmultiplexer 242 weitergelangen. Ähnlich können die Signale in dem FIFO 216 Positionen in der Pfeilpalette 246 auswählen, und die Signale von der Palette können zu dem Pixelprioritätsmultiplexer 242 weitergelangen.
Der Pixelprioritätsmultiplexer 242 kann dann die Signale von dem jeweiligen Zähler 244, der Palette 246 und dem Pfeil FIFO 260 entsprechend den Signalen auf der Leitung 240 von der Zeitzustandsmaschine 234 weiterleiten. Die Signale, die durch den Pixelprioritätsmultiplexer 242 hindurchgehen, werden den Farbwandlern 248, 250 und 252 einge geben. Der Durchgang der Signale von den Wandlern 248, 250 und 252 und die Anzeige der Signale auf dem Monitor 280 werden durch Signale gesteuert, die auf den Leitungen 236, 238 und 254 durch die Zeitzustandsmaschine 234 erzeugt werden.
Die oben geoffenbarte Vorrichtung besitzt mehrere wichtige Vorteile. Sie liefert eine wirksame Verarbeitung unterschiedlicher Arten von Informationen, die Standardinterframevideoinformationen, Grafikinformationen, Fernsehinformationen, Audioinformationen und Pfeilinformationen einschliessen. Das System stellt eine Verarbeitung entweder mit einem VRAM oder DRAM bereit. Bei einigen Ausführungsformen verwendet das System einen Datenbus für unterschiedliche Arten von Informationen und verwendet einen Etikettenbus für Zeit- und Steuerinformationen. Bei der RAMBUS Ausführungsform verwendet das System einen gemeinsamen Bus für alle Untersysteme in dem System und verwendet einzelne Bit in jedem Byte oder Paket auf einem solchen Bus, um anzugeben, ob die Datenbit in einem solchen Byte oder Paket Medieninformationen oder Zeit- und Steuerinformationen angegeben.

Claims

1. Multimediagrafiksystem zur Verwendung mit einem Monitor (80) zur Informationsanzeige, wobei der Monitor eine Rasterabtastung bereitstellt, die durch eine Mehrzahl von Zeilen und durch eine Mehrzahl von Pixeln definiert ist, die mit einer ersten, bestimmten Frequenz in jeder Zeile dargestellt werden,

eine Speichereinrichtung (62; 170; 194) die Bytes von unterschiedlichen Arten digitaler Informationen speichert, die aus einer Gruppe ausgewählt sind, die Standardinterframevideoinformationen (SIF1, SIF2), Grafikinformationen (GRAFIKDATEN), Audioinformationen (AUDIO) und Fernsehinformationen (NTSC) umfasst, und eine Übertragung solcher unterschiedlicher Arten von Informationen von der Speichereinrichtung bereitstellt,

eine Mehrzahl von Schieberegistereinrichtungen (100, 104, 106, 114, 116; 200, 204, 206, 214, 216), die jeweils betreibbar sind, Bytes einer jeweiligen der unterschiedlichen Arten digitaler Informationen zu erhalten und zu speichern und solche gespeicherten Informationen von solchen Schieberegistereinrichtungen weiterzuleiten,

eine Mehrzahl von Wandlereinrichtungen (148, 150, 152; 248, 250, 252), von denen jede mit einer jeweiligen der Schieberegistereinrichtungen (100, ..., 216) aus der Mehrzahl verbunden ist und jeweils arbeitet, die Bytes digitaler Informationen von der verbundenen Schieberegistereinrichtung aus der Mehrzahl in Analogform umzuwandeln,

eine Einrichtung (120, 122, 124, 126, 128, 134, 220, 222, 224, 226, 234) zur Bereitstellung der Übertragung der Bytes von zumindest einer ersten der unterschiedlichen Arten von Informationen zu einem bestimmten Zeitpunkt in Bezug auf jede Zeile bei der Rasterabtastung in dem Monitor von der Speichereinrichtung (62; 170; 194) zu einer ersten jeweiligen (100, 104, 106; 200, 204, 206) der Schieberegistereinrichtungen (100, ..., 216), die solche Bytes erhält, und

eine Einrichtung (120, 130, 128, 134, 220, 230, 228, 234) zur Bereitstellung der Übertragung der Bytes von zumindest einer zweiten der unterschiedlichen Arten von Informationen in jeder Zeile zu Zeitpunkten in Bezug auf eine solche Zeile nach der Übertragung der Bytes der ersten jeweiligen der unterschiedlichen Arten von Informationen zu der ersten jeweiligen der Schieberegistereinrichtungen in einer solchen Zeile aber ohne Bezug auf irgendeinen besonderen Zeitpunkt bezüglich einer solchen Zeile von der Speichereinrichtung (62; 170; 194) zu einer zweiten jeweiligen (116; 216) der Schieberegistereinrichtungen (100, ..., 216), die solche Bytes erhält.

2. System, wie in Anspruch 1 angegeben, in dem

die Bytes der ersten jeweiligen der unterschiedlichen Arten von Informationen aus der Gruppe ausgewählt werden, die Standardinterframevideoinformationen (SIF1, SIF2) und Grafikinformationen (GRAFIKDATEN) umfasst und wobei

die Bytes der zweiten jeweiligen der unterschiedlichen Arten von Informationen aus der Gruppe ausgewählt werden, die Audioinformation (AUDIO) und Fernsehinformation (NTSC) umfasst.

3. System, wie in Anspruch 1 angegeben, das umfasst:

eine Einrichtung (120, 122, 124, 126; 220, 222224, 226) zur Bereitstellung der Übertragung der Bytes eines Paars der unterschiedlichen Arten von Informationen in jeder Zeile bei der Rasterabtastung zu bestimmten Zeitpunkten in Bezug auf eine solche Zeile bei der Rasterabtastung in dem Monitor (80) und in einer bestimmten Reihenfolge bei den Informationen in dem Paar aus unterschiedlichen Arten, von der Speichereinrichtung (62; ... 194) zu einem entsprechenden Paar (100, 104, 106; 200, 204, 206) der Schieberegistereinrichtungen (100, .. ., 216) in der Mehrzahl.

4. System, wie in Anspruch 3 angegeben, in dem

das Paar aus unterschiedlichen Arten von Informationen ein erstes Paar bildet und das Paar der Schieberegistereinrichtungen in der Mehrzahl ein erstes Paar bildet, und die Einrichtung (120, 130; 220, 230) die Übertragung der Bytes eines zweiten Paars (AUDIO, NTSC) der unterschiedlichen Arten von Informationen in jeder Zeile bei der Rasterabtastung in einer bestimmten Reihenfolge und zu Zeitpunkten nach der Übertragung der Bytes des ersten Paars der unterschiedlichen Arten von Informationen zu dem ersten entsprechenden Paar der Schieberegistereinrichtungen aber ohne Bezugnahme auf irgendeinen bestimmten Zeitpunkt bezüglich einer solchen Zeile von der Speichereinrichtung (160; ... 194) zu einem zweiten entsprechenden Paar der Schieberegistereinrichtungen (100, ..., 216) in der Mehrzahl bereitstellt.

5. System, wie in Anspruch 3 angegeben,

in dem es ein Austastintervall zu Beginn einer jeden Zeile gibt, und

die Einrichtung (120, ... 226) zur Bereitstellung der Übertragung der Bytes des Paars unterschiedlicher Arten von Informationen in Bezug auf jede Zeile bei der Rasterabtastung eine solche Übertragung zu bestimmten Zeitpunkten in einer solchen Zeile in Bezug auf das Austastintervall in einer solchen Zeile bereitstellt.

6. System, wie in Anspruch 4 angegeben, in dem das erste Paar der unterschiedlichen Arten von Informationen die Standardinterframevideoinformationen (SIF1, SIF2) und die Grafikinformationen (GRAFIKDATEN) bildet und das zweite Paar der unterschiedlichen Arten von Informationen die Fernsehinformationen (NTSC) und die Audioinformationen (AUDIO) bildet.

7. Multimediagrafiksystem zur Verwendung mit einem Monitor (80) zur Informationsanzeige, wobei das System umfasst:

eine Speichereinrichtung (62; 170; 194) die Bytes von unterschiedlichen Arten von digitalen Informationen speichert, die aus einer Gruppe ausgewählt sind, die Standardinterframevideoinformationen (SIF1, SIF2), Grafikinformationen (GRAFIKDATEN), Audioinformationen (AUDIO) und Fernsehinformationen (NTSC) umfasst, und eine Übertragung solcher unterschiedlicher Arten von Informationen von der Speichereinrichtung bereitstellt,

eine Mehrzahl von Schieberegistereinrichtungen (100, 104, 106, 114, 116; 200, 204, 206, 214, 216), die jeweils betreibbar sind, Bytes einer jeweiligen der unterschiedlichen Arten digitaler Informationen zu erhalten und zu speichern,

eine Mehrzahl von Wandlereinrichtungen (148, 150, 152; 248, 250, 252), von denen jede mit einer jeweiligen der Schieberegistereinrichtungen (100, ..., 216) aus der Mehrzahl verbunden ist und jeweils arbeitet, die Bytes digitaler Informationen von der verbundenen der Schieberegistereinrichtungen aus der Mehrzahl mit einer ersten Frequenz in Analogform umzuwandeln, und

eine Steuereinrichtung (60; 172; 190) zur Bereitstellung der Übertragung jeder einzelnen der unterschiedlichen Arten von digitalen Informationen in einer bestimmten Sequenz in Bezug auf jede Zeile bei der Rasterabtastung mit einer zweiten, bestimmten Frequenz (72), die größer als die erste, bestimmte Frequenz ist, zu der jeweiligen der Schieberegistereinrichtungen (100, ... 216), die die jeweilige der unterschiedlichen Arten von digitalen Informationen erhält, und

eine zweite Einrichtung (134, 142) zur Übertragung von Informationsbytes zu jedem Zeitpunkt von einer ausgewählten der Schieberegistereinrichtungen (100, ..., 216) zu einer ausgewählten der Wandlereinrichtungen (148, ..., 252) zur Darstellung der Informationen in Analogform, die einer solchen ausgewählten der zweiten Einrichtungen eingegeben worden sind.

8. System, wie in Anspruch 7 angegeben, in dem jedes Byte eine Mehrzahl Bit aufweist, und

die Steuereinrichtung (60; ... 190) und die Speichereinrichtung (62; ... 194) arbeiten, die Weiterleitung der Bit in jedem aufeinanderfolgenden Byte der unterschiedlichen Arten digitaler Informationen von der Steuereinrichtung zu der Speichereinrichtung in paralleler Form bereitzustellen, und die Speichereinrichtung arbeitet, die Bit in jedem aufeinanderfolgenden Byte der unterschiedlichen Arten digitaler Informationen von der Speichereinrichtung zu den einzelnen der Schieberegistereinrichtungen (100, ..., 216) in serieller Form weiterzuleiten.

9. System, wie in Anspruch 7 angegeben, in dem der Monitor eine Rasterabtastung vorsieht, die durch eine Mehrzahl von Zeilen und durch eine Mehrzahl von Pixeln in jeder Zeile festgelegt ist,

eine Einrichtung (64, 66, 68; 175, 177; 196) einen ersten Bus (66, 68; 175) zur Bereitstellung der Übertragung der aufeinanderfolgenden Bytes der unterschiedlichen Arten digitaler Informationen von der Steuereinrichtung (60; ...190) zu der Speichereinrichtung (62; ...192) umfasst, und

eine Einrichtung (122, 124, 126, 128, 130; 222, 224, 226, 228, 230) einen zweiten Bus zur Auswahl der jeweiligen der Schieberegistereinrichtungen (100, ... , 216) umfasst, um die aufeinanderfolgenden Bytes von Signalinformationen von der Speichereinrichtung (62; ... 192) zu jedem Zeitpunkt zu erhalten, sowie zur Synchronisierung des Empfangs der Bytes der Standardinterframevideoinformationen (SIF1, SIF2) und der Grafikinformationen (GRAFIKDATEN) durch die jeweilige der Schieberegistereinrichtungen (100, ..., 216) für jede Zeile in Bezug auf die Darstellung der aufeinanderfolgenden Zeilen bei der Rasterabtastung in dem Monitor (80).

10. System wie in Anspruch 7 angegeben, zur Verwendung mit einem Monitor (80) zur Informationsanzeige, wobei der Monitor eine Rasterabtastung vorsieht, die durch eine Mehrzahl von Zeilen und eine Mehrzahl von Pixeln in jeder Zeile festgelegt ist,

eine Einrichtung (64; ... 196) einen ersten Bus (66, ... 175) zur Bereitstellung der Übertragung der aufeinanderfolgenden Bytes der unterschiedlichen Arten digita ler Informationen von der Steuereinrichtung 860; ... 190) zu der Speichereinrichtung (62, ... 192) umfasst, und

eine Einrichtung (122, ... 230) einen zweiten Bus (84, 86; 196) zur Auswahl der jeweiligen der Schieberegistereinrichtungen (100, 216) aus der Mehrzahl umfasst, um die aufeinanderfolgenden Bytes digitaler Informationen von der Speichereinrichtung zu jedem Zeitpunkt zu erhalten, sowie zur Synchronisierung des Empfangs der Bytes der Standardinterframevideoinformationen (SIF1, SIF2) und Grafikinformationen (GRAFIKDATEN) durch solche jeweiligen Schieberegistereinrichtungen (100, ..., 216) für jede Zeile bei der Darstellung der Zeilen bei der Rasterabtastung in dem Monitor (80),

jede Zeile bei der Rasterabtastung in dem Monitor (80) ein Austastintervall zu Beginn jeder Zeile aufweist,

eine Einrichtung (122, ..., 230) den zweiten Bus zur Übertragungsinitiierung der Bytes der Standardinterframevideoinformationen für jede Zeile von der Speichereinrichtung zu der jeweiligen Schieberegistereinrichtung zu einem bestimmten Zeitpunkt vor dem Austastintervall für eine solche Zeile bei der Rasterabtastung umfasst, und

die Schieberegistereinrichtung (100; 200) für die Bytes der Grafikinformationen in jeder Zeile eine kleinere Kapazität als die Anzahl der Bytes in einer solchen Zeile von Grafikinformationen aufweist, und die Einrichtung (122, 230), die den zweiten Bus umfasst, die Übertragung der Bytes der Grafikinformationen für jede Zeile in die jeweilige der Schieberegistereinrichtungen zu einem Zeitpunkt während des Austastintervalls in jeder Zeile bei der Rasterabtastung in dem Monitor (80) initiiert, um eine im Wesentlichen vollständig Nutzung einer solchen Schieberegistereinrichtung (100; 200) in einer solchen Zeile bereitzustellen, ohne irgendeine Übertragung der Bytes der Grafikinformationen über eine gesamte solche Zeile in eine solche Schieberegistereinrichtung wegen des vollen Ladens einer solchen Schieberegistereinrichtung zu verhindern.

11. System wie in Anspruch 7 angegeben, zur Verwendung mit einem Monitor (80) zur Informationsanzeige, wobei der Monitor eine Rasterabtastung vorsieht, die durch eine Mehrzahl von Zeilen und eine Mehrzahl von Pixeln in jeder Zeile festgelegt ist,

jede Zeile bei der Rasterabtastung in dem Monitor (80) ein Austastintervall zu Beginn der Zeile aufweist, und

eine Einrichtung einen Bus zur Übertragungsinitiierung der Bytes der Standardinterframevideoinformationen (SIF1, SIF2) für jede Zeile zu einem bestimmten Zeitpunkt vor dem Austastintervall von der Speichereinrichtung (62; ... 19) zu der jeweiligen (104, 106; 204, 206) Schieberegistereinrichtung (100, ... 206) aufweist, die solche Bytes erhält, und zur Übertragungsinitiierung der Bytes der Grafikinformationen (GRAFIKDATEN) für jede Zeile zu einem bestimmten Zeitpunkt während des Austastintervalls in einer solchen Zeile von der Speichereinrichtung zu der jeweiligen (100; 200) Schieberegistereinrichtung, die solche Bytes erhält.

12. System, wie in Anspruch 11 angegeben, in dem

die Schieberegistereinrichtung (100; 200) für die Bytes der Grafikinformationen (GRAFIKDATEN) eine kleinere Kapazität als die Anzahl von Bytes in jeder Zeile der Grafikinformationen aufweist, und die Steuereinrichtung (60; 172; 190) arbeitet, die Übertragung der Bytes der Grafikinformationen in eine solche Schieberegistereinrichtung (100; 200) zu einem Zeitpunkt während des Austastintervalls in jeder Zeile bei der Rasterabtastung in dem Monitor zu initiieren, um eine im Wesentlichen vollständige Nutzung einer solchen Schieberegistereinrichtung in einer solchen Zeile bereitzustellen, ohne irgendeine Übertragung der Bytes der Grafikinformationen über eine gesamte solche Zeile in eine solche Schieberegistereinrichtung wegen des vollen Ladens einer solchen Schieberegistereinrichtung zu verhindern.