DE68926502T2 - Senkrechte filtervorrichtung für nach einem gitter abgetastete anzeige - Google Patents

Description

• Die Erfindung betrifft das Gebiet der Filterung von Videodaten für ein Rasterbild, insbesondere eines Bildes, das computergenerierte Bildpunktdaten verwendet.
Stand der Technik
• Die meisten Kathodenstrahlröhren-(Cathade Ray Tube - CRT)- Computer-Videobildschirme werden durch eine Rasterabtastung gebildet. Viele der für diese Bildschirme verwendeten Standards lassen sich auf Fernsehstandards beziehen. So werden beispielsweise häufig zwei Halbbilder mit Zeilensprung verwendet, um ein Bild zu erhalten. Viele frühe Personal Computer stellten kompatible NTSC-Signale bereit, um einem Benutzer die Verwendung preisgünstiger Fernsehempfänger zu gestatten. In anderen Fällen generieren Computer Signale, z.B. Mischsignale, die zusammen mit NTSC-Signalen verwendet werden. Somit generieren Personal Computer häufig Bildpunktdaten zur Verwendung für Raster-Bildschirme mit Zeilensprung.
• Computergenerierte Daten haben einige Merkmale, durch die sie für einen Raster-Bildschirm mit Zeilensprung weniger wünschenswert sind als Videosignale, die von einer Videokamera stammen. Bildpunktdaten können beispielsweise über ihren gesamten Bereich Schwankungen (z.B. der Amplitude) von Bildpunkt zu Bildpunkt aufweisen. Das bedeutet, daß von einem Bildpunkt zum nächsten nahezu jede Änderung der Bildpunktdaten möglich ist. Im Gegensatz dazu verwenden Videodaten einer herkömmlichen Videokamera einen Strahlfleck, der mehr als einen einzigen Bildpunktbereich umfaßt. In diesem Fall berücksichtigen die für einen einzelnen Bildpunkt interpretierten Daten in einem gewissen Grad die Intensität und Farbe des Umgebungsbereichs. Deshalb entsteht in einer Kamera beim Abtasten des Bildes durch den Strahl ein weiches, sogar verwischtes Bild.
• Das menschliche visuelle System ist ein Umrißerkennungssystem. Die Augen können sehr gut Konturen erkennen, die Formen begrenzen. Um ein Beispiel zu geben: wird eine Folge benachbarter grauer Balken zunehmender Dichte auf einem Computerbildschirm dargestellt, so erscheinen die Kanten zwischen den Balken hervorgehoben. Die grauen Balken werden nicht als einheitliche Farben wahrgenommen, sondern erscheinen eher, als wären sie zwischen ihren Kanten schattiert. Mit anderen Worten, die Grenze zwischen den grauen Balken erscheint durch den Konturerkennungsmechanismus des Auges hervorgehoben.
• Wird eine typische reale Szene auf einem Bildschirm mit Zeilensprung dargestellt, so gibt es zwischen den einzelnen Zeilen keinen abrupten Übergang. Gegenstände haben im allgemeinen keine sehr scharfen Ränder, und wenn dies dennoch der Fall ist, fallen die Ränder im allgemeinen nicht mit einer Zeile zusammen. Im Ergebnis ist das Auge nicht in der Lage, die Begrenzung zwischen einzelnen Zeilen zu erkennen. Wenn das Auge keinen Grenze zwischen einzelnen Zeilen erkennen kann, ist es auch nicht in der Lage, Zeilen zu unterscheiden. Auf einem Zeilensprung-Bildschirm erscheint jede 1/30 s ein vollständiges Bild, wegen des Zeilensprungs nach jeder 1/60 s leuchtet jedoch entweder eine bestimmte Zeile oder die nächste Zeile auf. Das Auge nimmt diese mehrfachen Zeilen als breite Einzellinie wahr, die mit einer Geschwindigkeit von 60 Bildern pro Sekunde aufleuchtet, obwohl in Wirklichkeit 30 Bilder pro Sekunde aufleuchten. Nach diesem Modell müßte eine genaue Betrachtung eines Bildschirms mit Zeilensprung zu einer Wahrnehmung eines Flimmerns von 30 Bildern pro Sekunde führen. In der Tat geschieht dies auch: befindet man sich nahe genug an einem NTSC-Fernsehgerät, um einzelne Zeilen erkennen zu können, nimmt man das Zeilensprung-Flimmern (d.h. 30 Bilder/s) sogar bei realen Bildern wahr.
• Im Falle eines computergenerierten Bildes, z.B. eines MACINTOSH-Computerbildes auf einem Zeilensprung-Bildschirm befinden sich an nahezu jeder Stelle, die nicht einheitlich weiß oder einheitlich schwarz ist, abrupte Übergänge in der senkrechten Richtung. (Macintosh ist ein eingetragenes Warenzeichen von Apple Computer, Inc.). Im Falle der "Racing Stripes" (abwechselnde schwarze und weiße horizontale Linien) am oberen Rand eines typischen Macintosh- Fensters liegt der schärfstmögliche Übergang von Schwarz nach Weiß vor, der sich über das Fenster erstreckt und mehrmals wiederholt wird. Hier ist es für das menschliche Auge einfach, die Grenze zwischen den einzelnen Zeilen zu erkennen, so daß es die Zeilen getrennt und mit 30 Bildern/Sekunde flimmernd wahrnimmt. Die visuelle Wahrnehmung des menschlichen Betrachters ist so, daß in Bereichen abrupter Übergänge auf dem Bildschirm das NTSC-Bild so stark flimmert, daß dies störend wirkt.
• Ein weiteres Detail ist erwähnenswert. Das menschliche Auge erkennt ein Flimmern des Bildschirms immer dann, wenn die Übergänge (d.h. an Rändern oder Kanten) in der senkrechten Richtung vorliegen. Das Ausmaß des Flimmerns ist jedoch nicht für jeden Typ graphischen Musters gleich. Das "ungünstigste" Muster sind die obengenannten Racing Stripes über den oberen Rand eines Fensters. Text und andere zufällige Muster flimmern ebenfalls, jedoch nicht annähernd so ausgeprägt. Dies erklärt sich aus der Tatsache, daß es leichter ist, Unterschiede in senkrechter Richtung zu erkennen, wenn es eine hohe Musterübereinstimmung in waagrechter Richtung gibt (wie im Falle der Racing Stripes), jedoch schwieriger, die Rändern zu erkennen, wenn die Übereinstimmung in waagrechter Richtung gering ist (wie im Falle von Text). (Dies wird gezeigt werden, da die vorliegende Erfindung diesem Detail durch adaptive Filterung Rechnung trägt).
• Der Stand der Technik kennt zahlreiche Verfahren, einschl. derjenigen, die Antistufenfilter zur Beseitigung dieses Flimmerns verwenden. In einigen Fällen bilden die Filter den Verwischeffekt des Abtaststrahls in der Kamera nach, d.h. die Bildpunktdaten für eine Gruppe oder einen Flecken aus Bildpunktdaten werden "gemittelt" oder "verknüpft", um gefilterte Bildpunktdaten zu erzeugen. Im allgemeinen erfordern diese Techniken einen erheblichen rechnerischen Aufwand.
• Die US-A-4 215 414 lehrt die Verwendung sowohl senkrechter als auch waagrechter Filterung von Bildpunktdaten, um den erwünschten Verwischeffekt zu erzielen, der einer Fernsehkamera inhärent ist, und insbesondere die Verknüpfung zweier Zeilen für eine Raumbeleuchtung durch Leuchstoffröhren. Es werden auch andere Ausführungsbeispiele beschrieben, einschl. die Filterung einer 3 x 3-Bildpunktmatrix oder einer 3 x 2-Matrix.
• Dieses Dokument empfiehlt jedoch die Speicherung einer gesamten Zeile als Verzögerungszeile, was teuer und deshalb nachteilig ist.
• In dem Umfang, in dem dieses Dokument die senkrechte Filterung ohne Verzögerungszeilen beschreibt, ist darin des weiteren die Lehre des gemultiplexten Lesens von Bildpunktdaten, gefolgt von deren Demultiplexung zur Übergabe an ein Addierglied, enthalten.
• In der Beschreibung dieses Dokuments findet sich jedoch kein Hinweis, wie ein einsatzfälliges System zur senkrechten Filterung ohne Verzögerungszeilen zu erzielen ist. So ist es beispielsweise alles andere als naheliegend, Multiplexen und Demultiplexen mit normalen DRAMs, die typischerweise in einem Bildspeicher verwendet werden, zu verwirklichen. Dies würde das Auslesen der Daten aus einem Speicher mit einer Geschwindigkeit erfordern, die zu hoch ist, um eine qualitativ hochwertige Anzeige in Echtzeit zu erhalten. Geht man beispielsweise von einer Punkttaktrate von 12 MHz und 3 Zugriffen je Bildpunkt aus (für einen Bildpunkt in drei verschiedenen Zeilen), so erfordert dies eine Zugriffszeit von ca. 28 ns. Diese Zugriffszeit ist mit üblichen DRAMs nicht erzielbar. Würde man VRAMs mit ihrer größeren Bandbreite wählen, so würden Multiplexen und Demultiplexen nicht funktionieren, da man die benötigten Informationen nicht wahlfrei aus den Bitströmen herausgreifen könnte.
• Die US-A-4 215 414 stellt deshalb keine Lehre zum senkrechten Filtern bereit, die sich praktisch verwirklichen läßt.
• Die vorliegende Erfindung ist bestrebt, ein Verfahren und eine Vorrichtung zum Bereitstellen gefilterter Bildpunktdaten (nur in senkrechter Richtung) mit Hilfe einer Verknüpfungstechnik bereitzustellen, die jederzeit ausgeführt werden kann, da die rechnerischen Anforderungen erheblich geringer als die der dem Stand der Technik entsprechenden Systeme sind.
ZUSAMMENFASSUNG DER VORLIEGENDEN ERFINDUNG
• Die vorliegende Erfindung stellt Verfahren gemäß den beiliegenden Ansprüchen 1 und 10 zum Bereitstellen gefilterter Bildpunktdaten bereit.
• Die vorliegende Erfindung stellt des weiteren eine Vorrichtung gemäß Anspruch 13 bereit.
• Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung sind in den Unteransprüchen definiert.
• Insbesondere wird ein verbessertes Verfahren zum Generieren in senkrechter Richtung gefilterter Bildpunktdaten eines Raster-Videobildschirmes beschrieben. Die Videodaten werden in einem Bildspeicher (10) abgelegt, bei dem die Daten zeilenweise organisiert sind, wobei Daten für jeden Bildpunkt entlang jeder Zeile gespeichert werden. Zum Generieren der gefilterten Bildpunktdaten für einen ersten Bildpunkt einer ersten Zeile werden die Bildpunktdaten aus dem Speicher für den ersten Bildpunkt der n-ten, (n+1)-ten, (n+2)-ten, (n+N)-ten Zeilen ausgelesen. Dies erfolgt, bevor Bildpunktdaten für andere Bildpunkte in diesen Zeilen aus dem Bildspeicher ausgelesen werden. Dadurch wird die Notwendigkeit einer Vielzahl von Zeilenspeichern oder sogar zusätzlicher Bildspeicher vermieden, die erforderlich wären, würden alle Bildpunkte für jede Zeile ausgelesen. Die Bildpunktdaten für den ersten Bildpunkt der n-ten, (n+1)-ten, (n+2)-ten, ..., (n+N)-ten Zeilen werden verknüpft, um die Bildpunktdaten für den ersten Bildpunkt der ersten Zeile bereitzustellen.
• Bei einem derzeit bevorzugten "Hardware"-Ausführungsbeispiel, bei dem N = 2, werden die Bildpunktdaten in zwei Bänken aus Video-RAMs (VRAMs) abgelegt, wobei die Videodaten der Zeilen 0, 1, 4, 5, 8, 9, ... in einer Bank und die Videodaten der Zeilen 2, 3, 6, 7, 10, 11, ... in der anderen Bank gespeichert werden. Danach werden die Daten für Bildpunkt 0 der Zeilen 0, 1, 2 und 3 aus den VRAMs ausgelesen. Die Daten für Bildpunkt 0 der Zeilen 0, 1 und 2 werden verknüpft. Die Daten für Bildpunkt 0 der Zeile 3 werden ignoriert. Der Prozeß wird für Bildpunkt 1 usw. wiederholt, bis die Zeile vollständig ist.
• Bei diesem Ausführungsbeispiel besteht der Verknüpfungsschritt aus einer relativ einfachen Gewichtung, wobei die Hälfte der Gewichtung den Bildpunktdaten der n-ten und (n+2)-ten Zeile im Vergleich zur Gewichtung der Bildpunktdaten der (n+1)-ten Zeile zugemessen wird.
• Weitere Einzelheiten der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung ersichtlich.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
• Fig. 1 ist ein allgemeines Blockdiagramm, das die allgemeine Anordnung der vorliegenden Erfindung in einem Videosystem zeigt.
• Fig. 2 ist ein Diagramm zur Darstellung eines von der vorliegenden Erfindung angewendeten Verfahrens zum Auslesen der Daten aus einem Bildspeicher.
• Fig. 3 ist ein Diagramm zur Darstellung eines von der vorliegenden Erfindung angewendeten alternativen Verfahrens zum Auslesen der Daten aus einem Bildspeicher.
• Fig. 4 ist ein Blockdiagramm, das ein Ausführungsbeispiel eines in der vorliegenden Erfindung verwendeten Verknüpfers zeigt.
• Fig. 5 ist ein Blockdiagramm, das ein anderes Ausführungsbeispiel eines in der vorliegenden Erfindung verwendeten Verknüpfers zeigt.
• Fig. 6 ist ein Blockdiagramm zur Darstellung eines anderen Verfahrens zum Erhalt verknüpfter Daten, das besonders geeignet ist, wenn nicht viele Bits für jeden Bildpunkt gespeichert sind.
• Fig. 7A ist ein Blockdiagramm eines allgemeinen Vorskalierers, der mit dem Verknüpfer der vorliegenden Erfindung verwendet werden kann.
• Fig. 7B ist ein Blockdiagramm eines anderen Vorskalierers, der mit dem Verknüpfer der vorliegenden Erfindung verwendet werden kann.
• Fig. 8 ist ein Blockdiagramm einer Schaltung eines derzeit bevorzugten Hardware-Ausführungsbeispiels der Erfindung, das mit zweiweg-verschränktem Bildspeicher arbeitet.
• Fig. 9 ist ein Diagramm, das den Bildpunkt-Datenfluß zur Beschreibung der Funktion der Schaltung von Fig. 8 zeigt.
• Fig. 10 ist ein Diagramm, das die Beziehung zwischen den CPU- und VRAM-Adressen des zweiweg-verschränkten Bildspeichers zeigt.
DETAILLIERTE BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG
• Es werden ein Verfahren und eine Vorrichtung zum Bereitstellen gefilterter Daten in einer Raster-Videovorrichtung beschrieben. Die Erfindung ermöglicht das Filtern in der senkrechten Richtung (senkrecht zur Richtung der Zeilen). In der folgenden Beschreibung werden zahlreiche spezifische Einzelheiten erläutert, um ein besseres Verständnis der vorliegenden Erfindung zu erzielen. Für den Fachmann ist es jedoch naheliegend, die vorliegende Erfindung auch ohne diese Einzelheiten zu verwirklichen. In anderen Fällen sind hinreichend bekannte Schaltungen und Computeroperationen in form von Blockdiagrammen dargestellt, um die vorliegende Erfindung durch überflüssige Einzelheiten nicht unübersichtlich zu machen.
ÜBERSICHT ÜBER DIE VORLIEGENDE ERFINDUNG
• Zunächst sei auf Fig. 1 verwiesen, in der ein Bildspeicher 10 dargestellt ist, der im derzeit bevorzugten Ausführungsbeispiel ein normaler Bildspeicher sein kann, z.B. ein aus dynamischen Speichern mit wahlfreiem Zugriff (DRAMs) oder Video-Speichern mit wahlfreiem Zugriff (VRAMs) hergestellter Speicher. In den meisten Fällen sind die Daten im Bildspeicher zeilenweise organisiert, wobei Daten für jeden Bildpunkt entlang jeder Zeile gespeichert werden. In manchen Fällen sind die Bilddaten in Ebenen organisiert, so daß die Bilddaten für einen gegebenen Bildpunkt zusammen mit jedem Bit einer anderen dieser Ebenen gespeichert werden (d.h. im planaren Bildspeicher gemäß Fig. 15). Sind die Daten in dieser Anordnung organisiert, so veranlaßt eine Abtastadresse das Auslesen eines Bits jeder Ebene aus dem Speicher, die Bits werden zur Bildung eines Bildpunktes assembliert, und somit werden die Daten eines gegebenen Bildpunktes aus dem Speicher für einen Video-Bildschirm ausgelesen. (Beim Schreiben der Daten in einen nach Ebenen organisierten Speicher wird häufig in jede Ebene ein 8- oder 16-Bit-Wort eingeschrieben; dies ist besonders bei einem Schwarz/Weiß- oder Zweifarben-Bildschirm nützlich, bei dem nur ein einzige Bit pro Bildpunkt gespeichert wird und somit die Daten in nur eine Ebene eingeschrieben werden). Bei einigen Ausführungsbeispielen der vorliegenden Erfindung werden die Daten auf die normale, obenbeschriebene Weise gespeichert. Bei anderen Ausführungsbeispielen sind die Daten über zwei Speicherbänke zweiweg-verschränkt, wie in Zusammenhang mit Fig. 8 beschrieben wird. Jedoch werden auch bei dieser Anordnung die Daten zeilenweise gespeichert.
• Ein Adreßgenerator 11 dient zum Adressieren der Daten im Speicher, um ein Ausgangssignal für einen Videobildschirm bereitzustellen. Wie die vorliegende Erfindung zeigen wird, ist die Reihenfolge, in der die Daten aus dem Speicher ausgelesen werden, verschieden von der dem Stand der Technik entsprechenden, und deshalb liefert der Adreßgenerator 11 diese eindeutige Adreßreihenfolge. (Dies wird in Fig. 1 als "Kernabfrage" bezeichnet. Die angewendete spezifische Reihenfolge wird insbesondere aus der nachstehenden Erläuterung der Fig. 2 und 3 ersichtlich. Wie im Falle der dem Stand der Technik entsprechenden Generatoren wird der Adreßgenerator 11 im allgemeinen mittels eines Punkttaktes synchronisiert.
• Der Ausgang des Speichers 10 wird durch einen Verknüpfer 12 verknüpft. Der Ausgang des Verknüpfers 12 sind Bildpunktdaten, die auf normale Weise für einen Video-Bildschirm verwendet werden können. Der Verknüpfer 12 wird in Zusammenhang mit Fig. 4 und 5, und Teile davon werden in Zusammenhang mit Fig. 7A und 7B beschrieben.
• Bei dem derzeit bevorzugten Ausführungsbeispiel wird der Ausgang des Verknüpfers 12 gammakorrigiert. Ein derartiger Gammaentzerrer ist dem Fachmann gut bekannt und dient zum Ausgleich der nichtlinearen Lichtintensitätskurve von CRT- Bildschirmen. Die digitale Information in Zeile 14 wird zurm Kopplung mit einem Bildschirm in eine analoge Form gewandelt.
• Für die nachfolgende Beschreibung wird angenommen, daß der Speicher 10 Bildpunktdaten enthält. Es besteht Einigkeit darüber, daß der Speicher auf andere Speicher, wie z.B. eine Farb-Nachschlagtabelle, weisende Zeiger enthalten kann. In diesem Fall ist der Ausgang des Speichers 10 mit einer Farb-Nachschlagtabelle und der Ausgang der Farb- Nachschlagtabelle mit dem Verknüpfer 12 gekoppelt.
• In Fig. 2 wird angenommen, daß jeder der Blöcke des dargestellten Gitters einen Bildpunkt in einem Speicher für die bitweise Abbildung repräsentiert. In der waagrechten Richtung sind die Bildpunkte von 0 bis 9 numeriert; es versteht sich von selbst, daß in einem typischen Speicher sehr viel mehr Bildpunkte für den Bildschirm verwendet werden. In der senkrechten Richtung sind die Reihen der Bildpunktdaten zeilenweise, beginnend mit Zeile 0 und endend mit Zeile 5, numeriert. Auch hier versteht es sich von selbst, daß für einen typischen Bildschirm sehr viel mehr Zeilen verwendet werden. Fig. 2 stellt somit die Datenorganisation dar, wie man sie in einem typischen Bildspeicher findet.
• Bei der vorliegenden Erfindung werden die Daten für einen gegebenen Bildpunkt (z.B. Bildpunkt 0) für mehrere Zeilen (z.B. Zeilen 1, 2 und 3) aus dem Speicher ausgelesen, bevor die Bildpunktdaten für Bildpunkt 1 aus dem Speicher ausgelesen werden. Die Bildpunktdaten für mehrere Zeilen eines gegebenen Bildpunktes werden verknüpft, um die vom Bildschirm verwendeten Bildpunktdaten zu erhalten.
• Im einzelnen werden in Fig. 2 die Daten der Speicherplätze 16, 17 und 18 aus dem Speicher ausgelesen, bevor die Daten für Bildpunkt 19 aus dem Speicher ausgelesen werden. Die Bildpunktdaten der Speicherplätze 16, 17 und 18 werden dann verknüpft, um die Bildpunktdaten für Bildpunkt 0 einer Bildschirmzeile bereitzustellen. Als nächstes werden die Bildpunktdaten der Speicherplätze 19, 20 und 21 aus dem Speicher ausgelesen und verknüpft, um die Bildpunktdaten für Bildpunkt 1 der Bildschirmzeile bereitzustellen. Dieser Prozeß wird für jeden der Bildpunkte 0 bis 9 der Zeilen 1 bis 3 fortgesetzt, um die Bildpunktdaten einen gegebenen Bildschirmzeile bereitzustellen.
• Bei dem dargestellten Ausführungsbeispiel werden in dem Verknüpfungsprozeß drei Datenzeilen verwendet. In der Tat kann jede beliebige Anzahl Zeilen verwendet werden, z.B. können zuerst die Daten der Zeilen n, n+1, n+2, ..., N+n zum Bereitstellen der Bildpunktdaten einer ersten Bildschirmzeile verwendet werden. Danach werden die Daten der Zeilen n+1, n+2, n+3, ..., n+N+1 verwendet, um die Bildpunktdaten einer zweiten Bildschirmzeile bereitzustellen. Jedoch werden die Daten aus dem Speicher in der Weise verwendet, daß alle Bildpunktdaten für beispielsweise Bildpunkt M für alle in der Verknüpfung verwendeten Zeilen ausgelesen werden, bevor die Bildpunktdaten für Bildpunkt M+1 aus dem Speicher ausgelesen werden.
• In einigen Fällen liefert das für einen Bildspeicher verwendete Adreß- und Abbildungsschema mehr als nur die Daten eines einzigen Bildpunktes für jede Adresse. Wie in Fig. 3 gezeigt, sei angenommen, daß eine Einzeladresse die Bildpunktdaten für Bildpunkte 0 und 1 von Zeile 1 liefert, was mittels einer Umhüllungslinie 23 dargestellt ist. Bei der vorliegenden Erfindung werden die zur Linie 23 gehörigen Daten zuerst aus dem Speicher ausgelesen, gefolgt von einer Verknüpfung mit den zu Linien 24 und 25 gehörigen Daten. Danach erfolgt die Verknüpfung der Daten für Bildpunkt 0 der Zeilen 1, 2 und 3 für den Bildpunkt 0, gefolgt von den Daten für Bildpunkt 1 der Zeilen 1, 2, 3. Nun werden die zu den Linien 26, 27 und 28 gehörigen Daten aus dem Speicher ausgelesen usw.
• Bei einem speziell organisierten Bildspeicher, wie in dem des derzeit bevorzugten Ausführungsbeispiels, liefert eine Einzeladresse die Daten für mehrere Zeilen des Speichers. So kann beispielsweise eine Einzeladresse die zu den Linien 23, 24 und 25 gehörigen Daten liefern. In diesem Fall werden die ersten Daten für Bildpunkt 0 und dann die für Bildpunkt 1 verknüpft. Danach werden die zu den Linien 26, 27 und 28 gehörigen Daten aus dem Speicher ausgelesen, und die Daten für Bildpunkt 2, dann für Bildpunkt 3, werden verknüpft. Dieser Prozeß wird für alle Daten entlang der Zeile in den Zeilen 1, 2 und 3 fortgesetzt.
• Es werden also im allgemeinen der Daten für einen ersten Bildpunkt der Zeilen n, n+1, n+2, ..., n+N aus dem Speicher ausgelesen, bevor die Bildpunktdaten nachfolgender Bildpunkte in diesen Zeilen aus dem Speicher ausgelesen werden. Diese Daten werden dann verknüpft, um die Bildpunktdaten eines einzigen Bildpunktes bereitzustellen. Dieser Prozeß wird für jeden der Bildpunkte entlang den Zeilen n, n+1, n+2, ..., n+N wiederholt. Daran anschließend werden die Daten für einen ersten Bildpunkt entlang den Zeilen n, n+1, n+2, ..., n+N+1 wieder vor den Bildpunktdaten nachfolgender Bildpunkte entlang dieser Zeilen aus dem Speicher ausgelesen. Die Daten werden dann verknüpft, um die gefilterten Bildpunktdaten für den ersten Bildpunkt der nächsten Bildschirmzeile bereitzustellen. Dieser Prozeß wird so oft wiederholt, bis in der senkrechten Richtung gefilterte Daten für den gesamten Bildschirm bereitgestellt worden sind.
AUSFÜHRUNGSFORMEN DES VERKNÜPFERS
• Wie oben erwähnt, können die Bildpunktdaten aus "N+1" Datenzeilen verknüpft werden. Im derzeit bevorzugten Ausführungsbeispiel N=2. (In dieser Anmeldung findet sich später eine Diskussion zur Verknüpfung für andere Kerne). In diesem Fall implementiert N die Gleichung aP&sub1; + bP&sub2; + aP&sub3;/2a + b, wobei P&sub1; die Bildpunktdaten für den ersten Bildpunkt der n-ten Zeile, P&sub2; die Bildpunktdaten für den ersten Bildpunkt der (n+1)-ten Zeile und P&sub3; die Bildpunktdaten für die (n+2)-te Zeile darstellen. "a" und "b" sind Konstante, wobei "b" im allgemeinen größer ist als "a". In einer typischen Anwendung a=1 und b=2.
• In Fig. 4 enthält der Verknüpfer (entsprechend dem Kern- Verknüpfer 12 in Fig. 1) einen Vorskalierer 32, der die Eingangs-Bildpunktdaten aus dem Speicher empfängt. Das Ausmaß der vom Vorskalierer 32 vorgenommenen Vorskalierung wird vom Ausgang einer Koeffiziententabelle 33 gesteuert. Der Ausgang der Tabelle 33 wird durch die aktuelle Zyklusnummer gesteuert, was noch erläutert wird. Der Ausgang des Vorskalierers 32 liefert einen Eingang für ein Addierglied 34. Der andere Eingang des Addiergliedes 34 ist eigentlich der Ausgang desselben, nachdem er über einen Auffangspeicher 35 und einen Multiplexer 31 gekoppelt worden ist. Der Multiplexer 31 liefert entweder den Ausgang des Auffangspeichers 35 als Eingang zum Addierglied 34 oder den Wert 0. Wie bei "Zyklus 0" zu sehen ist, wird der Eingang 0 an das Addierglied 34 geliefert, sonst bildet der Inhalt des Auffangspeichers 35 den Eingang des Addiergliedes 34. Der Inhalt des Auffangspeichers 35 wird von einem Normalisierer 36 normalisiert, und der Betrag der Normalisierung, der typischerweise konstant ist, ist als Normalisierungswert 37 dargestellt. Der Ausgang des Normalisierers 36 wird in einem Auffangspeicher zwischengespeichert, und der Inhalt dieses Auffangspeichers liefert die Bildpunktdaten für einen Bildpunkt entlang einer Bildschirmzeile.
• In der Praxis handelt es sich bei dem Vorskalierer einfach um eine digitale Verschiebeeinrichtung, die eine digitale Multiplikation mit einem Faktor 1 oder 2 liefert, und der Normalisierer 36 ist eine weitere digitale Verschiebeeinrichtung, die eine Division durch Verschieben der Daten um beispielsweise 2 Stellen bei einer Division durch vier ausführt.
• Es sei zunächst angenommen, daß in der obigen Gleichung a=1 und b=2. Des weiteren sei angenommen, daß die Daten in der in Zusammenhang mit Fig. 2 dargestellten und beschriebenen Weise aus einem Speicher ausgelesen werden. Wie zu sehen ist, arbeitet der Verknüpfer in einer 3-Takt-Zyklusfolge. Während des Zyklus 0 werden die zu einem Kreis 16 gehörigen Daten mit dem Vorskalierer 32 gekoppelt. Bei Anwendung der Zyklusnummer 0 auf die Koeffiziententabelle 33 wird der Vorskalierer 32 veranlaßt, diese Daten mit eins zu multiplizieren, d.h. die Daten werden direkt mit dem Addierglied 34 gekoppelt. Der mit dem Multiplexer 31 gekoppelte Zyklus 0 wählt den Null-Eingang für das Addierglied; deshalb wird 0 zu den zu Kreis 16 gehörigen Daten addiert. Diese Daten werden einfach im Auffangspeicher 35 unter der Steuerung des Bildpunkttaktes zwischengespeichert. Als nächstes werden die zu Kreis 17 gehörigen Daten in Zyklus 1 mit dem Vorskalierer 32 gekoppelt. Der in die Tabelle 33 eingegebene Zyklus 1 veranlaßt den Vorskalierer, diese Daten mit 2 zu multiplizieren (eine Verschiebung um eins nach links), bevor sie mit dem Addierglied 34 gekoppelt werden. Gleichzeitig wird der Ausgang des Auffangspeichers 35 über den Multiplexer 31 gekoppelt und zum Ausgang des Vorskalierers 32 addiert. Somit wird die Summe P&sub1; + 2P&sub2; gebildet und mit dem Auffangspeicher 35 gekoppelt. Danach werden in Zyklus 2 die zu Kreis 18 gehörigen Daten mit dem Vorskalierer 32 gekoppelt. Die mit der Tabelle 33 gekoppelte Zyklusnummer "2" bewirkt, daß diese Daten direkt mit dem Addierglied 34 gekoppelt werden. Das Addierglied 34 addiert diese Daten zu den im Auffangspeicher 35 enthaltenen Daten, wodurch die Summe P&sub1; + 2P&sub2; + P&sub3; gebildet wird. Diese Summe wird im Auffangspeicher 35 zwischengespeichert und dann vom Normalisierer 36 normalisiert. Für das beschriebene Ausführungsbeispiel dividiert der Normalisierer 36 die Daten durch den Faktor 4 (eine Verschiebung um 2 nach rechts), wodurch die endgültige Gleichung P&sub1; + 2P&sub2; + P&sub3;/4 gebildet wird. Die resultierenden Bildpunktdaten werden in einem Auffangspeicher 38 zwischengespeichert. In Zyklus 0 können diese Daten aus dem Auffangspeicher 38 ausgelesen werden, während neue Daten für den nächsten Bildpunkt mit dem Vorskalierer 32 gekoppelt werden.
• Es kann ein vierter Zyklus (d.h. Zyklus 3) verwendet werden, in welchem Fall der Zyklus 3 den Auffangspeicher 38 steuern kann, ohne daß Daten während des Zyklus 3 in den Vorskalierer verschoben werden. Dies kann dann vorgesehen werden, wenn sich eine Taktfolge von 3 Zyklen als unvorteilhaft erweist.
• Fig. 5 zeigt einen alternativen Verknüpfer. Bei diesem Ausführungsbeispiel erhält ein Addierglied 40 als einen ersten Eingang den Ausgang eines Vorskalierers 43. Auch hier erhält der Vorskalierer 43 die Bildpunktdaten aus dem Speicher. Das Ausmaß der Vorskalierung durch den Vorskalierer 43 wird von einer Koeffiziententabelle 44 gesteuert. Der Ausgang der Tabelle 44 wird von der mit der Tabelle gekoppelten Zyklusnummer gesteuert. Der andere Eingangsanschluß des Addiergliedes 40 erhält den Ausgang eines Auffangspeichers 42. Der Eingang des Auffangspeichers ist der Ausgang eines Multiplexers 41. Der Multiplexer 41 wählt entweder den Ausgang des Vorskalierers 43 oder den Ausgang des Addiergliedes 40. Der Multiplexer 41 wird durch das Signal des Zyklus 0 gesteuert; für den Zyklus 0 wählt der Multiplexer 41 den Ausgang des Vorskalierers 43, sonst wählt er den Ausgang des Addiergliedes. Der Ausgang des Auffangspeichers 42 ist mit einem Normalisierer 46 gekoppelt. Der Betrag der Normalisierung wird von den als "Normalisierungswert 45" dargestellten Werten gesteuert. Der Ausgang des Normalisierers 45 ist mit einem Auffangspeicher 47 gekoppelt. Der Ausgang des Auffangspeichers 47 liefert die gefilterten Bildpunktdaten.
• Die Schaltung von Fig. 5 führt die gleiche Verknüpfung aus wie die Schaltung von Fig. 4.
• Es sei angenommen, daß die Daten von Zeile n für Bildpunkt 0 mit dem Vorskalierer 43 gekoppelt sind. Während des Zyklus 0 wählt der Multiplexer 41 den Ausgang des Vorskalierers 43 und koppelt die Daten mit dem Auffangspeicher 42. Der Vorskalierer 43 skaliert die Daten nicht, da a=1 gemäß der obigen Gleichung. Die Daten für den Bildpunkt 0 der Zeile n+1 werden mit 2 vorskaliert, und diese Daten werden dann zum Inhalt des Auffangspeichers addiert, wobei die Summe mit dem Multiplexer 41 gekoppelt und im Auffangspeicher 42 zwischengespeichert ist. Der Prozeß wird fortgesetzt, bis die Summe aP&sub1; + 2P&sub2; + aP&sub3; gebildet, berechnet und im Auffangspeicher 42 gespeichert ist. Der Normalisierer 45 dividiert die Summe durch einen Faktor 4, und der resultierende normalisierte Wert wird mit dem Auffangspeicher 47 gekoppelt. In Zyklus 0 (Start der neuen Daten in den Vorskalierer 43 für den neuen Bildpunkt) werden die Daten wieder von dem Auffangspeicher getaktet, wodurch die gefilterten Bildpunktdaten für den Bildschirm bereitgestellt werden. Auch hier kann wieder ein 4-Zyklus-Schema verwendet werden, wobei der vierte Zyklus (Zyklus 3) den Auffangspeicher 47 steuert.
• In Fig. 7A ist ein allgemeiner Vorskalierer, der einen Multiplizierer 50 umfaßt, dargestellt. Die Eingangs-Bildpunktdaten werden mit dem Multiplexer gekoppelt, wobei der Ausgang des Multiplexers die skalierten Bildpunktdaten liefert. Das Ausmaß der Multiplikation wird durch den Ausgang einer Koeffizienten-Nachschlagetabelle 51 gesteuert. Dieser Ausgang wird durch die Zyklusnummer bestimmt. Die Zyklusnummer (z.B. 1, 2, 3, ...) wählt das Ausmaß der Multiplikation, das für die verwendete Verknüpfung erforderlich ist, und steuert dadurch das Ausmaß der durch den Multiplizierer 50 vorgenommenen Multiplikation.
• Fig. 7B zeigt einen Vorskalierer, der verwendet werden kann, wenn die im Verknüpfungsschritt angewendete Multiplikation die Multiplikation mit eins oder zwei beinhaltet. In diesem Fall empfängt ein Multiplexer 53 die Eingangs- Bildpunktdaten an einem Anschluß und die mit zwei (d.h. Verschiebung um eins nach links mit einer rechts eingefügten Füllnull) multiplizierten Eingangs-Bildpunktdaten an seinem anderen Anschluß. Die Zyklusnummer, die die Bildpunktdaten "x2" benötigt, dient zur Wahl des Eingangs "0" am Multiplexer 53 und stellt somit die erforderlichen skalierten Eingangs-Bildpunktdaten bereit.
• Die obenerläuterten Verknüpfer eignen sich besonders gut für einen seriellen Kern-Datenstrom. Fig. 6 zeigt einen in einer Tabelle 71 implementierten Verknüpfer, der für einen parallelen Datenstrom verwendet werden kann. Er eignet sich besonders gut, wenn eine begrenzte Anzahl Bits verwendet wird; z.B. bei einem Bildschirm mit 1 Bit/Bildpunkt, für den ein 1-2-1-Kern verwendet wird. Die Ergebnisse der Verknüpfungsarithmetik werden vorberechnet und in der Tabelle abgelegt. Wie noch zu sehen sein wird, dient dies für softwaremäßige Ausführungsformen der Erfindung, in denen die Farb-Nachschlagetabelle zur Verwendung als eine Verküpfungs-Nachschlagetabelle vorgeladen wird.
DERZEIT BEVORZUGTES AUSFÜHRUNGSBEISPIEL DER ERFINDUNG
• Bei einem derzeit bevorzugten Ausführungsbeispiel der Erfindung werden die Bilddaten in zwei Bänken VRAM-Speicher gespeichert, die zusammen einen Bildspeicher umfassen. Dies ist in Fig. 8 mit Bank 0 und Bank 1 eines Speichers 58 dargestellt. Die Adressen der Speicherbänke werden entweder von der CPU oder von einem Bildpunkt-Adreßzähler 55 geliefert. Eine dieser Adressen wird von einem Multiplexer 56 gewählt. Die Daten zur und von der CPU werden über einen Bus 59 mit den RAM-Ports des Speichers gekoppelt. Der Schieberegisterausgang der Bank 0 oder 1 wird von einem Multiplexer 60 gewählt. (Dieser Multiplexer kann entfallen, wenn die 3-Zustands-Funktion des RAM-Schieberegisters schnell genug schaltet).
• Die Parallelleitungen vom Multiplexer 60 werden mit drei Auffangspeichern entsprechend einem Auffangspeicher 62 und dann parallel mit drei Schieberegistern entsprechend einem Schieberegister 63 gekoppelt. Ein Multiplexer 64 wählt die Daten eines dieser drei Schieberegister und koppelt sie mit einer Farb-Nachschlagetabelle (Color Lookup Table - CLUT) 65. Der Ausgang der CLUT wird mit einem Verknüpfer, z.B. einem Verknüpfer 68, gekoppelt, der wie oben beschrieben aufgebaut sein kann. Die digitalen Ausgänge des Verknüpfers werden von Digital/Analog-Wandlern, wie z.B. Wandler 69, gewandelt, um einem Farbmonitor RGB-Signale zu liefern. Normalerweise wird nach dem Verknüpfer 68 oder nach den Wandlern 69 ein digitaler bzw. analoget Gammaentzerrer angeordnet.
• Wie aus Fig. 8 ersichtlich ist, dient die Bank 0 zum Speichern geradzahliger Zeilenpaare mit Bildpunktdaten und die Bank 1 zum Speichern ungeradzahliger Zeilenpaare mit Bildpunktdaten. Es ist zu beachten, daß hier von "Zeilenpaaren" und nicht von den Zeilen selbst gesprochen wird. Im einzelnen sind unter "geradzahligen Zeilenpaaren" die Zeilen 0 und 1, 4 und 5, 8 und 9 etc. zu verstehen. Ungeradzahlige Zeilenpaare sind die Zeilen 2 und 3, 6 und 7 etc. Die Ausgangsströme der beiden Speicherbänke (mit Zweiweg-Verschränkung) werden gemeinsam gemultiplext, um einen einzigen Wortstrom zu bilden, wie in Fig. 9 dargestellt. Dies liefert Gruppen von 4 Wörtern, wobei jeweils ein Wort jeder Gruppe nicht verwendet wird. Die anderen drei Wörter werden wie oben beschrieben verknüpft.
• Fig. 9 zeigt den Ausgang von Bank 0, insbesondere Wort 0/Zeile 0, Wort 0/Zeile 1, Wort 1/Zeile 0 und Wort 1/Zeile 1. Außerdem ist ein entsprechender Ausgang von Bank 1, insbesondere Wort 0/Zeile 2, Wort 0/Zeile 3, Wort 1/Zeile 2 und Wort 1/Zeile 3 dargestellt. Nach dem Multiplexen liefern sie einen einzigen Wortstrom, nämlich Wort 0/Zeile 0, Wort 0/Zeile 2, Wort 0/Zeile 1, Wort 0/Zeile 3, Wort 1/Zeile 0, Wort 1/Zeile 2, Wort 1/Zeile 1 und Wort 1/Zeile 3. Danach werden, wie durch das Verknüpfen angegeben, Wort 0/Zeile 0, Wort 0/Zeile 2 und Wort 0/Zeile 1 verwendet, um Daten für den Bildpunkt oder die Bildpunkte (je nachdem, wie viele Bildpunkte für jedes Wort gespeichert sind) in Zeile 1 des Halbbildes 1 mit Zeilensprung zu liefern. Analog liefern Wort 1/Zeile 0, Wort 1/Zeile 2 und Wort 1/Zeile 1 Daten für den nachfolgenden Bildpunkt bzw. die nachfolgenden Bildpunkte dieser Zeile. Zu diesem Zeitpunkt werden Wort 0/Zeile 3 und Wort 2/Zeile 3 ignoriert. Es findet ein weiterer Durchlauf durch die Speicherdaten für die Bildpunkte in Zeile 2 des Halbbildes 2 mit Zeilensprung statt; diesmal werden Wort 0/Zeile 0 und Wort 1/Zeile 0 ignoriert.
• Von der CPU aus betrachtet, erscheint das VRAM als ein benachbarter Block. Dadurch wird die Verschränkung für die CPU transparent. Die Zuordnungen, die diese Transparenz ermöglichen, werden nachstehend erläutert.
• Die linke Spalte in Fig. 10 zeigt die herkömmliche Kopplung der Adressen zwischen der CPU und einem VRAM. In der Tat besteht eine 1:1-Zuordnung zwischen den CPU-Adreßleitungen und den VRAM-Adreßleitungen. Im Beispiel der Fig. 10 wird eine Wortgröße von 32 Bits angenommen. Die CPU-Adreßbits A0 und A1 dienen also eher zur Aktivierung von VRAM-Bytes und Wörtern als von spezifischen VRAM-Adreßbits. Aus diesem Grund ist das CPU-Adreßbit A2 mit dem VRAM-Adreßbit A0, das CPU-Adreßbit A3 mit dem VRAM-Adreßbit A1 gekoppelt usw. Da außerdem 2 VRAM-Bänke vorhanden sind, muß eine Adreßzeile als Bank Select-Signal bestimmt werden. Bei einer herkömmlichen Kopplung kann jedes zweckdienliche Adreßbit verwendet werden. In dem Beispiel ist die CPU-Adresse A19 mit BANKSEL gekoppelt dargestellt.
• Die Zuordnungen zwischen den CPU-Adreßbits und den VRAM- Adreßbits für die Zweiweg-Verschränkung ist aus der zweiten Spalte von Fig. 10 ersichtlich. Das Beispiel geht davon aus, daß in einer Zeile 1024 Bytes angeordnet sind. Ist dies der Fall, so ist das Adreßbit A10 der CPU das Bit, das zwischen ungeradzahligen und geradzahligen Zeilen wählt. Dieses Bit wird mit A0 des VRAM gekoppelt. Der Effekt dieser Bitmanipulation besteht darin, daß das Adreßbit anstelle der Wahl zwischen ungeradzahligen und geradzahligen Zeilen eine Wahl zwischen ungeradzahligen und geradzahligen Wörtern trifft, wodurch die beiden Zeilen wortweise miteinander verschränkt werden. Außerdem wird A11 mit BANKSEL gekoppelt, um eine Wahl zwischen VRAM-Bank 0 und 1 und jeder zweiten Zeile zu treffen. Aufgrund dieser Bitmanipulation erscheint die Zweiweg-Verschränkung für die CPU transparent. (Für die Länge der Zeile wird eine Potenz von 2 angenommen; andernfalls ist die Adressierung komplizierter).
• Die Schieberegister, wie z.B. das Schieberegister 63 in Fig. 8, dienen dazu, einen einzelnen Bildpunkt aus einem Wort durch Taktung zu entnehmen. Typischerweise enthält ein Wort mehr als einen Bildpunkt, weshalb ein parallel ladbares Schieberegister erforderlich ist, damit die einzelnen Bildpunkte aus dem Wort entnommen werden können. Werden darüber hinaus Bildpunkte mit mehreren Bits verwendet, so werden für jedes Wort Mehrbit-Schieberegister benötigt.

Claims (14)

1. Verfahren zum Generieren gefilterter Bildpunktdaten einer aktuellen Bildzeile eines Raster-Videobildschirmes für einen Computer, bei dem die Daten für das Bild in einem Bildspeicher (10) abgelegt sind und bei dem die Daten in dem Bildspeicher zeilenweise organisiert sind, wobei Daten für jeden Bildpunkt entlang jeder Zeile gespeichert werden, wobei das Verfahren dadurch gekennzeichnet ist, daß es folgendes umfaßt:

(a) Speichern der Bildpunktdaten in dem Bildspeicher (10) mit einer ersten und zweiten Bank von Video-RAMs, wobei die Bildpunktdaten der Zeilen 2, 3, 6, 7, 10, 11 ... in der ersten Bank und die Bildpunktdaten der Zeilen 0, 1, 4, 5, 8, 9 ... in der zweiten Bank gespeichert werden;

(b) Auslesen der Bildpunktdaten aus dem Speicher für einen ersten Bildpunkt der Zeilen n, n+1, n+2, ..., n+N vor dem Auslesen der Bildpunktdaten aus dem Speicher für nachfolgende Bildpunkte der Zeilen n, n+1, n+2, ..., n+N, wobei n eine ganze Zahl entsprechend der aktuellen Zeile und N die Anzahl benachbarter an der Filterung der Bildpunktdaten beteiligter Zeilen ist;

(c) Verknüpfen der Bildpunktdaten des ersten Bildpunktes der Zeilen n, n+1, n+2, ..., n+N, um die gefilterten Bildpunktdaten für den ersten Bildpunkt der ersten Bildzeile bereitzustellen;

(d) Wiederholen der Schritte (b) und (c) für jeden nachfolgenden Bildpunkt der aktuellen Bildzeile.

2. Verfahren nach Anspruch 1, bei dem N = 2 ist.

3. Verfahren nach Anspruch 2, bei dem der Ausleseschritt das Auslesen der Bildpunktdaten des ersten Bildpunktes der n-ten und der (n+1)-ten Zeile aus der ersten Bank und das Auslesen der Bildpunktdaten der (n+2)-ten und der (n+3)-ten Zeile aus der zweiten Bank umfaßt, bevor die Bildpunktdaten der nachfolgenden Bildpunkte der n-ten, (n+1)-ten, (n+2)- ten, ... (n+N)-ten Zeilen aus dem Bildspeicher (10) ausgelesen werden.

4. Verfahren nach Anspruch 1 oder 3, bei dem der Verknüpfungsschritt folgende Berechnung umfaßt:

(aP&sub1; + bP&sub2; + aP&sub3;)/(2a + b);

wobei P&sub1; das Bildpunktdatum des ersten Bildpunktes der n- ten Zeile, P&sub2; das Bildpunktdatum des ersten Bildpunktes der (n+1)-ten Zeile, und P&sub3; das Bildpunktdatum des Bildpunktes der (n+2)-ten Zeile ist; a und b sind Konstanten.

5. Verfahren nach Anspruch 4, bei dem b gleich ist 2a.

6. Verfahren nach Anspruch 1, bei dem die Schritte (b) bis (d) für jede Bildzeile mit N benachbarten Zeilen wiederholt werden.

7. Verfahren nach Anspruch 1, bei dem Bildpunktdaten für zwei Zeilen vor der ersten wiedergegebenen Bildzeile im Bildspeicher (10) gespeichert werden.

8. Verfahren nach Anspruch 7, bei dem die für die zwei Zeilen vor der ersten Bildzeile gespeicherten Bildpunktdaten alle schwarz repräsentieren, wodurch sich ein weicherer Übergang an der Oberkante des Bildes ergibt.

9. Verfahren nach Anspruch 1, bei dem N = 2 ist, und bei dem jede vierte Zeile der Bildpunktdaten für den Verknüpfungsschritt nicht gelesen wird.

10. Verfahren zum Generieren gefilterter Bildpunktdaten einer aktuellen Bildzeile eines abgetasteten Raster-Videobildschirmes für einen Computer, bei dem die Daten für das Bild in einem Bildspeicher (10) abgelegt sind und bei dem die Daten in dem Bildspeicher zeilenweise organisiert sind, wobei Daten für jeden Bildpunkt entlang jeder Zeile gespeichert werden, und bei dem zusätzlich jede der Zeilen benachbarte Gruppen von Pixeldaten umfaßt, und das Verfahren dadurch gekennzeichnet ist, daß es folgendes umfaßt:

(a) Speichern der Bildpunktdaten in dem Bildspeicher (10) mit einer ersten und zweiten Bank von Video-RAMs, wobei die Bildpunktdaten der Zeilen 2, 3, 6, 7, 10, 11 ... in der ersten Bank und die Bildpunktdaten der Zeilen 0, 1, 4, 5, 8, 9 ... in der zweiten Bank gespeichert werden;

(b) Auslesen der Bildpunktdaten aus dem Speicher für eine erste Gruppe der Zeilen n, n+1, n+2, ..., n+N vor dem Auslesen der Bildpunktdaten aus dem Speicher für die nächste Gruppe von Bildpunkten entlang der Zeilen n, n+1, n+2, ..., n+N, wobei n eine ganze Zahl entsprechend der aktuellen Zeile und N die Anzahl benachbarter an der Filterung der Bildpunktdaten beteiligter Zeilen ist;

(c) Verknüpfen der Bildpunktdaten der Bildpunkte der ersten Gruppe, um die gefilterten Bildpunktdaten bereitzustellen;

(d) Wiederholen der Schritte (b) und (c) für die übrigen Gruppen von Bildpunktdaten entlang der Bildzeile.

11. Verfahren nach Anspruch 10, bei dem der Verknüpfungsschritt folgende Berechnung umfaßt:

(aP&sub1; + bP&sub2; + aP&sub3;)/(2a + b);

wobei P&sub1; das Bildpunktdatum eines ersten Bildpunktes der ersten Gruppe der n-ten Zeile, P&sub2; das Bildpunktdatum des ersten Bildpunktes der ersten Gruppe der (n+1)-ten Zeile, und P&sub3; das Bildpunktdatum des ersten Bildpunktes der ersten Gruppe der (n+2)-ten Zeile ist; a und b sind Konstanten.

12. Verfahren nach Anspruch 11, bei dem b gleich ist 2a.

13. Vorrichtung zum Generieren eines Raster-Videobildschirmes aus in dem Bildspeicher (10) gespeicherten und zeilenweise organisierten Bildpunktdaten, wobei die Bildpunktdaten für Bildpunkte entlang jeder Zeile gespeichert werden, wobei die Vorrichtung in der Lage ist, senkrecht gefilterte Bildpunktdaten zu liefern und dadurch gekennzeichnet ist, daß

der Speicher (10) eine erste und eine zweite Bank von Video-RAMs aufweist, wobei die Bildpunktdaten der Zeilen 2, 3, 6, 7, 10, 11 ... in der ersten Bank und die Bildpunktdaten der Zeilen 0, 1, 4, 5, 8, 9 ... in der zweiten Bank gespeichert sind;

Adreßgenerierungs-Einrichtungen (11) vorgesehen und mit dem Speicher gekoppelt sind, um eine Adresse für den Speicher so zu generieren, daß die Bildpunktdaten eines ersten Bildpunktes der n-ten, (n+1)-ten, (n+2)-ten, ..., (n+N)-ten Zeile adressiert und aus dem Speicher ausgelesen werden, bevor alle Bildpunktdaten der Bildpunkte entlang der n-ten, (n+1)-ten, (n+2)-ten, ..., (n+N)-ten Zeile aus dem Speicher ausgelesen worden sind, wobei n eine ganze Zahl entsprechend der aktuellen Zeile und N die Anzahl benachbarter, an der Filterung der Bildpunktdaten beteiligter Zeilen ist;

Verknüpfungs-Einrichtungen (12) zum Verknüpfen der Bildpunktdaten des ersten Bildpunktes der n-ten, (n+1)-ten, (n+2)-ten, ..., (n+N)-ten Zeile vorgesehen sind, um ein vertikal gefiltertes Datum für den ersten Bildpunkt bereitzustellen, wobei die Verknüpfungs-Einrichtungen mit dem Speicher gekoppelt sind.

14. Vorrichtung nach Anspruch 13, in der die Verknüpfungs- Einrichtung folgendes umfaßt:

ein Addierglied (34); einen mit einem ersten Eingang des Addiergliedes gekoppelten Multiplexer (31); einen Vorskalierer (32) zum Vorskalieren eines Eingangs für das Addierglied, wobei der Vorskalierer mit einem zweiten Eingang des Addiergliedes, der Ausgang des Addiergliedes mit einem Auffangspeicher (35) und der Ausgang des Auffangspeichers mit dem Multiplexer und einem Normalisierer (36) zum Normalisieren des Ausgangs des Auffangspeichers gekoppelt ist.