DE69123883T2

DE69123883T2 - Dreifacher Halbbildpuffer für Fernsehbildspeicherung und Anzeige auf graphischen Rasterdarstellungsgerät

Info

Publication number: DE69123883T2
Application number: DE69123883T
Authority: DE
Inventors: Leon Lumelsky
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-06-20
Filing date: 1991-05-15
Publication date: 1997-07-17
Anticipated expiration: 2011-05-16
Also published as: CN1026941C; JPH04233592A; JPH0734153B2; EP0462396B1; CA2043177A1; KR920001931A; US5291275A; KR950007927B1; CA2043177C; BR9102556A; EP0462396A2; CN1063592A; DE69123883D1; EP0462396A3; ATE147217T1

Description

BEREICH DER ERFINDUNG:

Diese Erfindung betrifft allgemein die Anzeige von Fernsehbildern mit einem nicht im Zeilensprungverfahren arbeitenden Bildschirmgerät und insbesondere ein Anzeigesystem, das einen Bildspeicher und eine Steuervorrichtung für den Bildspeicher hat, um den Zugriff auf digitalisierte Fernsehfarbbilddaten zur Durchführung einer digitalen Filterung, Bewegungserkennung und -korrektur und zur Durchführung einer Synchronisation zu ermöglichen.

HINTERGRUND DER ERFINDUNG:

Ein erwünschtes Leistungsmerkmal bei bestimmten Grafiksystemen wie beispielsweise einem Multimedia-Arbeitsplatz ist die Anzeige eines Zeilensprungbildes, wie beispielsweise eines Farbfernsehbildes, mit einem nicht im Zeilensprungverfahren arbeitenden Grafikbildschirm. Jedoch müssen mehrere Probleme überwunden werden, um diese Funktion auf zufriedenstellende Weise bereitzustellen.
Ein erstes Problem betrifft die Verbesserung der Qualität des Fernsehbildes. Ein bekanntes Verfahren zur Bildverbesserung bezieht ein digitales Filterungs- oder Decodierverfahren, wie in Fig. 1a dargestellt wird, ein. Dieses Verfahren erfordert jedoch den Echtzeitzugriff, bezogen auf das Eingangsbild, auf eine Nachbarschaft (A) von Pixeln (B), die sich in drei aufeinanderfolgenden Fernsehzeilen eines Video-Halbbildes befinden.
Ein zweites Problem ist mit der Durchführung der bewegungsadaptiven Aufhebung der Zwischenzeilenabtastung verbunden. Wie in Fig. 1b veranschaulicht ist, erfordert dieses Verfahren einen Zugriff auf Pixel (B), die sich in drei Fernsehzeilen befinden. Zwei der drei Zeilen gehören zu einem aktuellen Video-Halbbild, während die dritte Zeile, die als gestrichelte Linie gezeigt ist, zu einem vorhergehenden Video-Halbbild gehört. Darüber hinaus müssen alle drei Zeilen mit den Bildzeilen des Grafikbildschirms synchronisiert werden.
Ein drittes Problem ist mit dem Erreichen einer vollständigen Synchronisation des Fernsehbilds, bei dem die Zwischenzeilenabtastung aufgehoben wurde, in bezug auf das Grafikbild verbunden. Eine solche Synchronisation schließt ein, daß vollständig gespeicherte Vollbilder eines Fernsehvideos, wobei jedes Vollbild aus zwei Halbbildern besteht, für die visuelle Darstellung des Fernsehbildes auf dem Grafikbildschirm verwendet werden müssen.
Aspekte des zweiten und des dritten Problems sind in den Figuren 1c und 1d näher veranschaulicht. Fig. 1c zeigt eine Position eines Objekts, das durch eine senkrechte Linie dargestellt ist, in zwei aufeinanderfolgenden Fernsehhalbbildern, wenn sich das Objekt in horizontaler Richtung bewegt. Das erste Halbbild ist in Fig. 1c(a) dargestellt, während das zweite, nachfolgende Halbbild in Fig. 1c(b) dargestellt ist. Es ist erkennbar, daß aufgrund des horizontalen Versatzes zwischen dem Objektbild in den beiden Halbbildern das Bild des Objekts verschwommen ist, wenn alle Zeilen beider Fernsehhalbbilder gleichzeitig auf einem Grafikbildschirm angezeigt werden, wie in Fig. 1c(c) dargestellt ist.
Fig. 1d veranschaulicht für dasselbe sich bewegende, vertikale Objekt den Fall, in dem der Grafikbildschirm nicht mit einem ankommenden Fernsehbild synchronisiert wird. Wenn ein neues Halbbild teilweise in einen Bildspeicher geschrieben wird, der ein vorhergehendes Halbbild enthält, ist das Bild des sich bewegenden Objekts folglich geteilt. Fig. 1d(c) veranschaulicht eine kombinierte Wirkung der Aufhebung der Zwischenzeilenabtastung und der Bildteilung. Wie zu sehen ist, ist das Nettoergebnis ein Verschwimmen des Fernsehbildes, wenn es auf dem nicht im Zeilensprungverfahren arbeitenden Grafikbildschirm angezeigt wird.
Aus US-A-4 463 372 ist ein räumliches Umsetzungssystem, das einen Schlüsselsignalgenerator umfaßt, bekannt. Das System enthält ein Verarbeitungssystem für jede Komponente eines Videoeingangssignals. Das System enthält des weiteren ein Schlüsselsignal- Verarbeitungssystem, das so angeschlossen ist, daß es mit den Bildkomponenten-Verarbeitungssystemen im Tandembetrieb arbeitet, um ein Eingangsschlüsselsignal umzusetzen, das einen Teil eines Videobildes anzeigt, das auf genau dieselbe Weise wie das von dem Videoeingangssignal definierte Bild angezeigt werden soll.
Aus EP-A-0 264 726 ist ein Bildumsetzungsspeicher bekannt, der drei Halbbildspeicher hat, die im Rotationsverfahren ein nächstes Halbbild von Videodaten speichern, ein vorhergehendes Halbbild von Videodaten und ein aktuelles Halbbild von Videodaten ausgeben, um für jeden Halbbildeingabezeitraum die Ausgabe eines ganzen Vollbildes zu ermöglichen.
Aus Electronics and Communications in Japan, Band 57-A, Nr. 10, Oktober 1974, New York, USA, Seiten 56 bis 63, Kinuhata u.a.: "Analysis of Field Correspondence and Field Memory Capacity in TV Standards Conversion" ist eine Definition der Halbbild-Entsprechung bei der Umsetzung von Fernseh-Ataststandards bekannt. Der Zeitraum, in dem ein bestimmtes Halbbild wiederholt oder ausgelassen wird und die Bedingungen für solche Vorkommnisse werden festgestellt.
In US-A-4 694 325, ausgegeben am 15. September 1987, beschreibt S. Mehrgardt eine Schnittstellenschaltung zum Anschluß eines Farbfernsehempfängers an einen Heimcomputer, wobei der Heimcomputer ein Grafiktaktsignal hat, das mit dem des Fernsehempfängers nicht synchronisiert ist. Die Schaltung von Mehrgardt enthält eine digitale Verzögerungsleitung mit kaskadierten Verzögerungsstufen. Jedoch befaßt sich Mehrgardt nur mit bereits decodierten Rot-, Grün- und Blau-Signalen und nicht mit dem Empfang und der anschließenden Anzeige eines zusammengesetzten Signals.
In US-A-4 344 075, ausgegeben am 10. August 1982, beschreibt J. Rudy ein System zur Beseitigung von rauhen vertikalen Kanten, die von einem NTSC-Farbträger auf einem nicht im Zeilensprungverfahren arbeitenden Bildschirm angezeigt werden. Rudy beschreibt eine Zeitsteuerungsschaltung, die nur während einer ausgewählten einzelnen Abtastzeile eines Nichtanzeigeteils eines jeden des aufeinanderfolgenden Halbbilder eines vorgegebenen Fernsehraster-Abtastzeilenmusters ohne Zeilensprung (Spalte 2, Zeilen 45 bis 61) betriebsbereit ist.
In US-A-4 698 674, ausgegeben am 6. Oktober 1987, beschreibt L. Bloom einen Datenumsetzer, der dazu diente, digitalisierte Zeilensprung-Daten von einer Fernsehkamera oder von einer anderen Datenquelle in Daten ohne Zeilensprung zur Speicherung in einem Rechnerspeicher umzuwandeln. Der Ansatz von Bloom ist, zwei Halbbilder des Bildes in einem Speicher abzulegen. Bloom geht offensichtlich davon aus, daß die Halbbilder des Fernsehbildes mit den Vollbildern des Grafikbildschirms synchronisiert (im Genlock-Betrieb auf Gleichlauf gebracht) sind. Jedoch ist dies in nahezu allen Anwendungen nicht der Fall. Vielmehr ist das Zeitverhalten einer nicht im Zeilensprungverfahren arbeitenden Grafiksteuereinheit von einer Fernsehbildquelle typischerweise völlig unabhängig.
Andere in Bezug genommene Schriftstücke, die von allgemeinem Interesse sind, schließen die folgenden ein. In US-A-3 970 776, ausgegeben am 20. Juli 1976, beschreiben K. Kinuhata u.a. ein System zur Umsetzung der Anzahl von Zeilen eines Fernsehsignals mit Zeilensprung-Vollbildern, wobei jedes Vollbild aus zwei benachbarten Zeilensprung-Halbbildern gebildet wird. In US-A-4 484 188, ausgegeben am 20. November 1984, beschreibt G. Ott eine Videosignal-Erzeugungsschaltung zur Verbesserung der Auflösung eines Videosignals, indem zusätzliche Videorasterzeilen zwischen aufeinanderfolgenden Rasterzeilen gebildet werden. Das System von Ott bildet die zusätzliche Videorasterzeile durch Verknüpfung von Videoattributen von benachbarten Rasterzeilen. In US-A- 4 480 267, ausgegeben am 30. Oktober 1984, beschreiben P. van den Avoort u.a. eine Halbbild-Interpolation, die dazu diente eine weitgehend gleiche Fülle an Informationen aus jedem von zwei aufeinanderfolgenden Halbbildern eines Fernsehsignals zu erhalten. Van den Avoort befaßt sich mit einer Umwandlung eines 313zeiligen Fernsehbildes in ein 625zeiliges Fernsehbild. In US- A-4 694 348, ausgegeben am 15. September 1987, beschreiben K. Kamiya u.a. einen Abtast-Zeilensprungumsetzer für eine Flüssigkristallanzeige eines Fernsehempfängers. In US-A-4 660 070, ausgegeben am 21. April 1987, beschreiben Nishi u.a. einen Videoprozessor, der dazu diente, Videobilddaten in einen Bildspeicher zu schreiben. Der Videoprozessor erzeugt in Übereinstimmung mit Horizontal- und Vertikalsynchronisiersignalen Speicheradreßdaten. In US-A-4 518 984, ausgegeben am 21. Mai 1985, beschreibt H. Mitschke eine Schaltung, die einen Videobildspeicher 221 enthält, der dazu diente, bei der Erzeugung einer kombinierten Text- und Grafik-(Videotext-)Anzeige ein flimmerfreies Bild zu erhalten.
Jedoch lehrt keine der vorstehend erwähnten US-Patentschriften, weder einzeln noch in Verbindung miteinander, eine Methode oder eine Vorrichtung, die alle oben beschriebenen Probleme in bezug auf Verbesserung der Bildqualität, bewegungsadaptive Aufhebung der Zwischenzeilenabtastung und Synchronisation bei der Anzeige eines Zeilensprungbildes, wie beispielsweise eines Fernsehsignals, mit einem nicht im Zeilensprungverfahren arbeitenden Grafikanzeigesystem auf zufriedenstellende Weise überwindet.
Es ist somit eine Aufgabe der Erfindung, ein Verfahren und eine Vorrichtung zur Anzeige eines Zeilensprung-Bildsignals auf einem nicht im Zeilensprungverfahren arbeitenden Grafikbildschirm bereitzustellen.
Es ist eine weitere Aufgabe der Erfindung, ein Verfahren und eine Vorrichtung bereitzustellen, die ein aus zwei Zeilensprung- Halbbildern bestehendes Fernseh-Farbvollbild auf einem nicht im Zeilensprungverfahren arbeitenden Grafikbildschirm anzeigen können, wobei die Erfindung drei Halbbildspeicher bereitstellt, zwei zur Speicherung der beiden Halbbilder eines fertigen Vollbildes, während der dritte Halbbildspeicher ein aktuelles Fernsehhalbbild speichert.

ZUSAMMENFASSUNG DER ERFINDUNG

Durch ein Verfahren und eine Vorrichtung zur Anzeige eines Bildsignals, das ein Zeilensprungbild ausdrückt, mit einem nicht im Zeilensprungverfahren arbeitenden Anzeigesystem werden die vorstehend erwähnten Probleme überwunden und die Aufgaben der Erfindung realisiert. Das Zeilensprungbild kann von einem Fernseh- Farbmischsignal bereitgestellt werden, das mehrere einzeln zur Verfügung gestellten Halbbildern bereitstellt. Gemäß der Erfindung werden die Speicherung von mindestens drei der Halbbilder an einem Speicherplatz beschrieben, wobei ein Pufferspeichermittel als eine Vielzahl von Speicherblöcken aufgebaut ist, von denen jeder einen Teil eines jeden der drei Halbbilder spei- chert, sowie das Auslesen von zwei zuvor gespeicherten Halbbildern aus dem Pufferspeichermittel zur Anzeige durch das Bildanzeigemittel, während ein Halbbild, das gerade von dem Halbbild-Bereitstellungsmittel bereitgestellt wird, in das Pufferspeichermittel geschrieben wird. Bei den mit 1, 2, 3, 4, 5 ... n numerierten Halbbildern liest das System der Erfindung jeweils zwei Halbbilder gleichzeitig gemäß einer vorher festgelegten Reihenfolge aus, die vorgegeben ist durch: 1 und 2, 2 und 3, 3 und 4, 4 und 5, ... (n - 1) und n, n und (n + 1).
Für einen Fall, in dem das Anzeigevollbild von längerer Dauer als ein Halbbild ist, stellt die Erfindung eine Beziehung zwischen dem Anzeigevollbild und dem Halbbild fest und ändert die vorher festgelegte Anzeigefolge so, daß die Halbbilder in einer Reihenfolge angezeigt werden, die vorgegeben ist durch: (n - 2) und (n - 1), (n - 1) und n und (n + 1) und (n + 2).
Für einen Fall, in dem das Anzeigevollbild von kürzerer Dauer als ein Halbbild ist, ändert die Erfindung die vorher festgelegte Reihenfolge so, daß die Halbbilder in einer Reihenfolge angezeigt werden, die vorgegeben ist durch: (n -2) und (n - 1) (n - 2) und (n - 1), und (n + 1) und (n + 2).
Ein Bildspeicher zur Verwendung mit der Erfindung hat eine 3x3-, eine 4x3- oder eine 8x3-Anordnung von Speicherblöcken, wobei jeder der Blöcke einen Teil eines Fernsehhalbbildes speichert. Der Bildspeicher wird so ausgelesen, daß beispielsweise eine 3x3-Nachbarschaft von Pixeln parallel zur Anzeige oder für eine nachfolgende Voranzeigeverarbeitung wie zum Beispiel eine Interpolation zur Verfügung gestellt wird.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Die oben dargelegten und weitere Merkmale der Erfindung kommen in der folgenden "ausführlichen Beschreibung der Erfindung" deutlicher zum Ausdruck, wenn Sie in Verbindung mit den beigefügten Zeichnungen gelesen wird, in denen:
Fig. 1a ein herkömmliches digitales Filterungs- oder Decodierschema veranschaulicht, das an einer Nachbarschaft von Bildpixeln, die aus drei aufeinanderfolgenden Rasterzeilen ausgewählt wurden, Operationen ausführt;
Fig. 1b ein Verfahren zum Erreichen einer bewegungsadaptiven Aufhebung der Zwischenzeilenabtastung veranschaulicht;
Fig. 1c und 1d einen Effekt der Aufhebung der Zwischenzeilenabtastung beziehungsweise einen Effekt der Aufhebung der Zwischenzeilenabtastung mit geteiltem Bildschirm veranschaulichen, wenn ein lineares, senkrecht angeordnetes Objekt, das sich in horizontaler Richtung bewegt, mit einem dem Stand der Technik entsprechenden System angezeigt wird;
Fig. 2 in Form eines Blockdiagramms eine Ausführungsform mit einem Fernsehdecodierer, der in Reihe vor einem Bildspeicher angeordnet ist, und einem Interpolator, der hinter dem Bildspeicher angeordnet ist, zeigt;
Fig. 3 in Form eines Blockdiagramms eine weitere Ausführungsform zeigt, bei welcher der Fernsehdecodierer in Reihe hinter dem Bildspeicher angeordnet ist;
Fig. 4 in Form eines Blockdiagramms eine bevorzugte Ausführungsform der Erfindung zeigt, bei welcher der Fernsehdecodierer und der Interpolator in Reihe hinter dem Bildspeicher angeordnet sind;
Fig. 5 einen derzeit bevorzugten 3x3-Speicherblockaufbau des Bildspeichers veranschaulicht;
Fig. 6 eine Ausführungsform eines Bildspeicher-Speicherblocks ausführlicher veranschaulicht;
Fig. 7 eine weitere Ausführungsform eines Bildspeicher- Speicherblocks ausführlicher veranschaulicht;
Fig. 8a eine bevorzugte Videozeilen-Speicherfolge in einem Bildspeicher veranschaulicht;
Fig. 8b die Speicherfolge von Fig. 8a ausführlicher veranschaulicht;
Fig. 9 ein Zeitdiagramm ist, das die Betriebsweise des Anzeigesystems der Erfindung für eine Vielzahl von nacheinander angezeigten Vollbildern mit hoher Auflösung darstellt;
Fig. 10 ein Zeitdiagramm ist, das die Relation eines Inkrementierungs-(INC-)Signals zu hochauflösenden und Fernseh-Vertikalsynchronisiersignalen ausführlicher zeigt;
Fig. 11 ein Blockdiagramm ist, das den Parallel-Serien- Umsetzerblock von Fig. 2, Fig. 3 und Fig. 4 ausführlicher darstellt;
Fig. 12 ein Blockdiagramm ist, das den Bildspeicher-Steuereinheitenblock von Fig. 2, Fig. 3 und Fig. 4 ausführlicher darstellt;
Fig. 13 ein Blockdiagramm ist, das den Delta-Zeitgeberblock von Fig. 12 ausführlicher darstellt;
Fig. 14 ein Zeitdiagramm ist, das die Betriebsweise des Delta-Zeitgeberblocks von Fig. 13 veranschaulicht;
Fig. 15 ein Blockdiagramm ist, das einen Teil des Fernseh-Adressengeneratorblocks von Fig. 12 ausführlicher veranschaulicht;
Fig. 16 ein Blockdiagramm ist, das einen anderen Teil des Fernseh-Adressengeneratorblocks von Fig. 12 ausführlicher veranschaulicht;
Fig. 17 ein Blockdiagramm ist, das den Bildwiederhol- Adressengeneratorblock von Fig. 12 ausführlicher veranschaulicht;
Fig. 18 ein Zeitdiagramm ist, das die Betriebsweise des Bildwiederhol-Adressengeneratorblocks von Fig. 17 veranschaulicht;
Fig. 19 ein Blockdiagramm ist, das den Abstaststeuerungsblock von Fig. 2, Fig. 3 und Fig. 4 ausführlicher darstellt;
Fig 20 ein Blockdiagramm ist, das den Aufbau der Zeilenspeicher von Fig. 4 ausführlicher darstellt; und
Fig. 21, 22 und 23 Tabellen sind, die für die unterschiedlichen Ausführungsformen der Erfindung verschiedene Aspekte der Operation des Lesens von Zeilenfolgen aus dem Bildspeicher zur Anzeige veranschaulichen.

AUSFÜHRLICHE BESCHREIBUNG VON BEVORZUGTEN AUSFÜHRUNGSFORMEN DER ERFINDUNG

Die Figuren 2, 3 und 4 zeigen drei verschiedene Blockdiagramme. Die Figuren 2 und 3 sind so dargestellt, daß sie für das Verständnis der Erfindung, die in einer derzeit bevorzugten Ausführungsform in Fig. 4 beschrieben ist, hilfreich sind. Die in Fig. 2 gezeigte Ausführungsform veranschaulicht ein System 10, das digitale Komponentenvideosignale in einem Bildspeicher 12 mit einer Tiefe von 16 Bit speichert. Das System 10 enthält auch einen Interpolator und löst zwei der zuvor beschriebenen Probleme, nämlich die Beseitigung von Bewegungsnebeneffekten und eine vollständige Synchronisation von Fernseh- und Grafikbildern. Die Ausführungsform von Fig. 2 bietet eine vollständige Lösung für Systeme, die eine Komponentenvideosignal- wie beispielsweise HDTV-Produktionsstandards (SMPTE-240M-Standard), verwenden oder für Super-VHS-Systeme, die eine bessere Qualität als NTSC haben. Es sei erwähnt, daß für Systeme wie zum Beispiel HDTV oder Super-VHS, die analoge Chrominanz/Luminanzkomponenten-Eingangssignale verwenden, kein Fernsehdecodierer notwendig ist. In diesem Fall ist ein Fernsehdecodierer nicht erforderlich, obwohl ein zusätzlicher Analog-Digital-Wandler (ADC) zur Digitalisierung der Luminanz- und Chrominanzkomponenten notwendig ist.
Die Ausführungsform von Fig. 2 wird nun ausführlicher erörtert. Es wird ein analoges, kombiniertes Videoeingangssignal von einer Fernsehsignalquelle an den Analog-Digital-Umsetzer (ADC) 14 gelegt. Der ADC 14 liefert ein digitales, kombiniertes Videosignal. Es wurde festgestellt, daß ein Ausgangssignal des ADC 14 mit einer Auflösung von acht Bit eine ausreichende Bildqualität bietet. Das digitale, kombinierte Videosignal wird an einen herkömmlichen Fernsehdecodierer 16 angelegt, der ein digitales Luminanz-(Y-)Ausgangssignal, ein digitales Chrominanz-(C-)Ausgangssignal, ein Fernseh-Vertikalsynchronisier-(TVVS-)Signal, ein Fernseh-Horizontalsynchronisier-(TVHS-)Signal und ein Fernsehhalbbild-Anzeigesignal EVENFIELD bereitstellt.
Geeignete Bauteile zur Bereitstellung der Funktionen des Umsetzers 14 und des Decodierers 16 mit Ausnahme der EVENFIELD-Erzeugung werden von der Philips Corporation als Bauteil mit den Teilenummern TDA8708 und SAA9051 hergestellt. Diese Geräte sind in "Digital Video Signal Processing", Philips-Teilehandbuch Nr. 9398 063 30011, beschrieben. Es sei erwähnt, daß sowohl 12-Bit-als auch 16-Bit-Bauteile zur Verwendung erhältlich sind und daß diese und andere Bauteile erhältlich sind, die der CCIR-601-1- Empfehlung für digitale Fernsehcodierung und -übertragung, wie im "Handbook of Recommended Standards and Procedures, International Teleproduction Society", 1987, S. 62, dargelegt, entsprechen. Die Erzeugung des EVENFIELD-Signals ist nachstehend beschrieben.
Die Luminanz- und die Chrominanzsignale- werden jeweils mit einer Auflösung von acht Bit dargestellt und dem Bildspeicher 12 zur Speicherung zur Verfügung gestellt. Die TVVS-, TVHS- und EVENFIELD-Signale werden einer Bildspeicher-Steuereinheit 18 zur Verfügung gestellt, wo diese Signale auf eine Weise, die erörtert wird, verwendet werden.
Die Bildspeicher-Steuereinheit 18 erzeugt eine Vielzahl von Video-RAM-(VRAM-)Steuersignalen einschließlich Übernahmeimpulsen für die Zeilenadresse (RAS), eines Übernahmeimpulses für die Spaltenadresse (CAS), eines Übertragungs-/Ausgabefreigabesignals TR/OE, einer Bildspeicheradresse (FBAD) und eines Bildspeicher- Schreibfreigabe-(FBWE-)Signals. Die Hardware-Installationsdaten für die Steuereinheit 18 werden von einem Host-Datenbus (DB) geladen. Die Bildspeicher-Steuersignale werden auf eine Weise erzeugt und verwendet, die in der ausgewählten VRAM-Spezifikation beschrieben ist. Beispielsweise wird ein geeigneter Bauteiletyp von Toshiba hergestellt, die als 1-Mbit-VRAM TC24256 bekannt ist. Obwohl der Bildspeicher 12 vorzugsweise aus VRAM- Einheiten besteht, ist die Verwendung von VRAMs nicht unbedingt erforderlich. Dasselbe Ergebnis läßt sich unter Verwendung von herkömmlichen, dynamischen RAM-(DRAM-)Einheiten, jedoch mit der Notwendigkeit für mehr Speicherchips, erreichen, um die erforderliche Speicherbandbreite am Ausgang des Bildspeichers 12 zur Verfügung zu stellen.
Die Steuereinheit 20 erzeugt ein hochauflösendes Grafikbild-(HR- VIDEO-)Signal. Die Steuereinheit 20 stellt auch Zeitsteuerungsfunktionen für einen hochauflösenden Farbmonitor 22 wie beispielsweise ein hochauflösendes Vertikalsynchronisier-(HRVS-)Signal und ein hochauflösendes Horizontalsynchronisier-(HRVS-)Signal bereit. Die HRVS- und die HRHS-Signale werden auch als Eingangssignale der Bildspeicher-Steuereinheit 18 verwendet. Die Steuereinheit 20 erzeugt einen seriellen Takt SCLK, um Daten von dem seriellen Anschluß der VRAMs zu verschieben, und einen hochauflösenden Videotakt HRVCLK, um Daten von einem Parallel- Serien-Umsetzer 24 zu verschieben. HRVCLK entspricht der Gesamtzahl der Pixel auf einer horizontalen Zeile des hochauflösenden Farbmonitors 22. SCLK wird abgeleitet, indem HRVCLK durch drei geteilt wird. Der hochauflösende Farbmonitor 22 hat eine Pixelauflösung von beispielsweise 1024x1024 darstellbaren Pixeln.
Bei jedem SCLK stellt der Ausgang des Bildspeichers 12 dem Parallel-Serien-Umsetzer 24 neun 16-Bit-Pixel, also insgesamt 144 Bits zur Verfügung. Die neun Pixel stellen eine 3x3-Pixelnachbarschaft dar, die aus 144 Bits besteht, wie in Fig. 1a gezeigt ist. Anders ausgedrückt, der Bildspeicher 12 liefert dem Parallel-Serien-Umsetzer 24 zu einem Zeitpunkt eines seriellen Taktes drei abgetastete Fernsehzeilen mal drei Pixel, obwohl schließlich nur eine Zeile auf dem Bildschirm des Monitors 22 angezeigt wird. Der Parallel-Serien-Umsetzer 24 setzt somit das parallele Ausgangssignal des Bildspeichers 12 in einen sequentiellen Pixeldatenstrom um, der schließlich pixelweise auf dem Bildschirm angezeigt wird.
Üblicherweise wird ein Parallel-Serien-Umsetzer verwendet, um lediglich eine Datenzeile, die parallel aus einem Bildspeicher gelesen wird, seriell zu verschieben. Jedoch werden drei Zeilen parallel aus dem Bildspeicher 12 gelesen. Folglich schiebt der Ausgang des Parallel-Serien-Umsetzers 24 drei vertikal benachbarte Pixel (48 Bit) an die Abtaststeuereinheit 26 heraus.
Als Folge eines "Drei-mal-drei"-Speicherblockaufbaus, der nachstehend ausführlich beschrieben wird, sind die drei Zeilen am Ausgang des Parallel-Serien-Umsetzers 24 nicht unbedingt aufeinanderfolgende Videozeilen. Darüber hinaus ist ihre Reihenfolge variabel und hängt von den einzelnen Adressen des Bildspeichers ab, in dem sich die Zeilen befinden. Die Abtaststeuereinheit 26 ordnet die Ausgabe des Parallel-Serien-Umsetzers 24 auf eine nachstehend ausführlich beschriebene Art und Weise um, wobei sie dem Eingang des Interpolators 26a die erforderliche Anordnung der Zeilenfolge bereitstellt.
Wenn keine Bewegungskorrektur-Verarbeitung zur Anwendung kommt, kann der Ausgang der Abtaststeuereinheit 26 direkt mit einer Farbmatrix 28 verbunden werden. Außerdem erfordert dieser einfachste Fall keinen parallelen Zugriff auf drei Fernsehzeilen.
Jedoch wird die Drei-mal-drei-Bildspeicherorganisation dennoch angewandt, um eine korrekte Synchronisation zwischen einem ankommenden Fernsehbild und dem angezeigten Grafikbild zu erreichen.
Wenn eine Bewegungserkennung und -korrektur zur Anwendung kommt, wie in Fig. 2 veranschaulicht ist, wird der Interpolator 26a zwischen der Abtaststeuereinheit 26 und der Farbmatrix 28 installiert, wie gezeigt ist. Eine geeignete Interpolator-Architektur und Betriebsbeschreibung findet sich in der Literatur wie beispielsweise in einem Artikel "Improved Definition Television" von Leonard Feldman, Radioelectronics Magazine, Januar 1989, S. 43.
Es sei erwähnt, daß das von Feldman beschriebene System nicht verwendet werden kann, wenn zwei unabhängige Videoquellen auf demselben Bildschirm angezeigt werden sollen. Der Interpolator erfordert den gleichzeitigen Zugriff auf drei Fernsehzeilen, von denen zwei zu einem aktuellen Fernsehhalbbild gehören, und von denen eine zu einem vorhergehenden Halbbild gehört. Die Quelle geht davon aus, daß die Fernsehzeilenfrequenz am Ausgang einfach verdoppelt wird, d.h. daß der Videoausgang eine direkte Funktion des Videoeingangs ist. Für diesen Fall liegt das aktuelle Halbbild immer an den Eingängen des Systems an, und das vorhergehende Halbbild wird gespeichert. Bei Verwendung einer weiteren Zeilenverzögerung werden die notwendigen drei Zeilen am Eingang des Interpolators verfügbar. Wie jedoch zuvor erwähnt wurde, ist ein hochauflösendes Bild typischerweise vollkommen unabhängig von einer zweiten Bildquelle, und das aktuelle Video-Halbbild ist zum Ausgangssignal des Bildspeichers asynchron. Die vorliegende Ausführungsform überwindet dieses Problem, indem sie dem Eingang des Interpolators 26a die erforderlichen Daten immer zur Verfügung stellt.
Wie erwähnt wurde, liefert der Interpolator 26a der Farbmatrix 28 ein Eingangssignal. Entsprechend einem anwendbaren Standard wie beispielsweise CCIR 601 wandelt die Farbmatrix 28 ein Acht- Bit-Luminanzsignal und ein Acht-Bit-Chrominanzsignal in Acht- Bit-Rot-, Acht-Bit-Blau- und Acht-Bit-Grünsignale um. Die Primärfarbensignale dienen als Eingangssignal in den Multiplexer 30. Ein zweites Eingangssignal in den Multiplexer 30 ist das aus 24-Bit-Primärfarben bestehende HR-VIDEO-Signal von der Steuereinheit 20.
Die Auswahl des hochauflösenden Fernsehbildes oder des HR-VIDEO- Signals zur Anzeige auf dem Bildschirm des hochauflösenden Farbmonitors 22 wird von einem SCHLÜSSEL-Signal-Ausgang der Steuereinheit 20 gesteuert. Das SCHLÜSSEL-Signal kann auf Pixelbasis geliefert werden, indem einer der Grafikpixeldatenwerte decodiert oder indem eine sogenannte "Fensterkennummer" decodiert wird, die angibt, wo das Fernsehbild durch ein Grafikfenster angezeigt werden soll. Im letzteren Fall haben die Grafikbildpixeldaten ein besonderes Feld mit der Bezeichnung "Fenster-ID". Im ersteren Fall wird eine der Farben nicht auf dem Bildschirm angezeigt. Statt dessen wandert der Videobild-Abtastwert an die Pixelposition auf dem Bildschirm. Durch Verwendung des Multiplexers 30 kann ein Fernsehbild beispielsweise in Verbindung mit Text- und/oder Grafikinformationen, die als das HR-VIDEO-Signal zur Verfügung gestellt werden, angezeigt werden.
Das 24-Bit-Ausgangssignal des Multiplexers 30 wird einem RGB- Digital-Analog-Umsetzer (DAC) 32 zugeführt, der auf herkömmliche Weise wiederum analoge R-, G-, B-Signale zur Ansteuerung des hochauflösenden Farbmonitors 22 liefert.
Die in Fig. 3 gezeigte Ausführungsform veranschaulicht ein System 10a, das dem System 10 von Fig. 2 ähnlich ist. Jedoch speichert das System 10a ein digitales, zusammengesetztes Signal und enthält folglich einen Bildspeicher 12 mit einer Tiefe von acht Bit. Außerdem enthält das System 10a nicht den Interpolator 26a. Folglich löst diese Ausführungsform nur das vorstehend erwähnte Synchronisationsproblem. Es sei erwähnt, daß sich der Fernsehdecodierer 16 beim System 10a im Gegensatz zum System von Fig. 2 im Datenpfad hinter dem Bildspeicher 12 befindet. Während das System 10 von Fig. 2 einen Fernsehdecodierer 16, der mit der Abtasttaktfrequenz wie beispielsweise 13,5 MHz gemäß CCIR 601 arbeitet, erfordert, macht das System von Fig. 3 folglich einen Fernsehdecodierer 16 erforderlich, der mit der hochauflösenden Videotaktfrequenz arbeitet, die wesentlich höher als die Abtasttaktfrequenz ist. Beispielsweise beträgt die hochauflösende Videotaktfrequenz 25 MHz für eine Auflösung von 640x480 und 110 MHz für eine Auflösung von 1280x1024. Ein geeigneter Hochfrequenz-Fernsehdecodierer läßt sich durch Verwendung der ASIC-Technologie (ASIC = anwendungsspezifische integrierte Schaltung) aufbauen.
Das System 10b von Fig. 4 bietet eine vollständige Lösung für alle zuvor beschriebenen Probleme. Zusätzlich zu der in Fig. 3 gezeigten Architektur, die ein digitales, zusammengesetztes Signal in einem Bildspeicher 12 mit einer Tiefe von acht Bit speichert, enthält das System 10b eine Vielzahl von Zeilenspeichern 34 und einen Interpolator 26a. Die Ausführungsform von Fig. 4 ist besonders für eine Fernsehstudioumgebung auf der Grundlage des digitalen, zusammengesetzten NTSC-Signals vorteilhaft. Solch eine Umgebung verarbeitet das digitale, kombinierte Videosignal, das von weitverbreiteten, sogenannten digitalen Bandaufnahmegeräten des Typs D2 direkt ausgegeben wird. Solche Aufnahmegeräte speichern ein Videosignal als zusammengesetzte, digitale Acht- Bit-Darstellung eines analogen, zusammengesetzten Videosignals, das mit einer Frequenz, die vier mal höher als die Frequenz des Farbsynchronsignals ist, d.h. 14,32 MHz, abgetastet wird. Wird ein digitales, zusammengesetztes Videosignal zur weiteren Editierung oder zum Bildaustausch zwischen fernen Arbeitsplatzrechnern direkt im Bildspeicher 12 gespeichert, ist der in Fig. 4 gezeigte ADC 14 nicht erforderlich.
Für den Fall, in dem ein Fernsehbild als ein zusammengesetztes Acht-Bit-Signal gespeichert und hinter dem Bildspeicher 12 decodiert wird, wie in den Figuren 3 und 4 gezeigt ist, wird der Fernsehdecodierer 16 zwischen der Abtaststeuereinheit 26 und der Farbmatrix 28 positioniert, und die Fernsehsynchronisiersignale TVVS und TVHS werden durch einen herkömmlichen Synchronisationsselektor oder Sync-Decodierer 18a aus den analogen, zusammengesetzten Signalen abgeleitet. Geeignete Bauteile sind von mehreren Fernsehbauelemente-Herstellern im Handel erhältlich.
Der von dem in Fig. 3 gezeigten System 10a angewandte Decodiervorgang erfordert zwei oder drei Zeilen aktueller Halbbilddaten, auf die parallel zugegriffen werden muß. Die vorliegenden Ausführungsformen ermöglichen die Verwendung beider Decodierschemen. Beispielsweise wird ein Drei-Zeilen-Decodierschema, wie in einem Artikel "High picture quality digital TV for NTSC and PAL systems" von S. Suzuki u.a. in IEEE Transactions on Consumer Electronics, Band CE-30, Nr. 3, August 1984, Seiten 213 bis 219, beschrieben, verwendet. Bei Verwendung dieses Verfahrens werden die Zeilen von einem Fernsehhalbbild, das im Bildspeicher 12 gespeichert ist, gelesen und dem Parallel-Serien-Umsetzer 24 zugeführt. Die Zeilen werden von der Abtaststeuereinheit 26 in die entsprechende Reihenfolge gebracht und zum Eingang des Fernsehdecodierers 16 gesendet. Es sei erwähnt, daß der Parallel- Serien-Umsetzer 24 einen 72-Bit-Eingang- und einen 24-Bit-Ausgang oder die Hälfte der von der Ausführungsform von Fig. 2 benötigten Signalleitungen hat.
Für den komplexeren, in Fig. 4 gezeigten Fall, in dem sowohl das Bewegungskorrektur- als auch das Fernsehsignal-Decodierschema eingesetzt werden, ist es notwendig, einen gleichzeitigen Zugriff auf die drei Zeilen des aktuellen Halbbildes und auf eine Zeile des vorhergehenden Halbbildes zu ermöglichen. Jedoch bietet die Drei-mal-drei-Speicherorganisation des Bildspeichers 12 keinen prompten Zugriff auf vier Bildinformationszeilen. Ein solcher Zugriff kann ermöglicht werden, indem Schreib- und Lesezyklen des Primärparts des VRAM verschachtelt werden, wobei Schreibzyklen zur Speicherung von abgetasteten Daten und Lesezyklen zum Ermöglichen des Zugriffs auf die neun Pixel in drei aufeinanderfolgenden Zeilen verwendet werden, und indem das Ergebnis dem Parallel-Serien-Umsetzer dann zur weiteren Verarbeitung direkt zugeführt wird. Dieser Ansatz erfordert jedoch eine komplexe Lese-/Schreibsteuereinheit 18 und nutzt nicht den Vorteil der Verwendung des Sekundärparts des VRAM aus.
Die derzeit bevorzugte Ausführungsform von Fig. 4 wendet statt dessen ein einfacheres Verfahren zum Zugriff auf drei Videozeilen an, indem die Zeilenspeicher 34 auf eine nachstehend beschriebene Art und Weise bereitgestellt werden.
Verschiedene Aspekte der drei Ausführungsformen, die in den Figuren 2, 3 und 4 gezeigt sind, werden nun ausführlicher beschrieben.
Wie in Fig. 5 zu sehen ist, ist der Bildspeicher 12 als eine 3x3-Matrix aus neun Speicherblöcken oder -modulen MM00 bis MM22 organisiert. Die Speichermodule MM00, MM01 und MM02 werden vom Signal RAS0 gesteuert, MM10, MM11 und MM12 werden vom Signal RAS1 und MM20, MM21 und MM22 werden vom Signal RAS2 gesteuert. Die MM00-, MM10- und MM20-Primärpart-Anschlüsse werden miteinander verbunden, wodurch sie einen 16 Bit (Fig. 2) oder einen 8 Bit (Figuren 3 und 4) breiten DQ0-Datenbus bereitstellen. Auf die gleiche Weise werden die MM01-, MM11- und MM21-Primäranpart- Anschlüsse verbunden, um einen Datenbus DQ1 bereitzustellen, und die MM02-, MM12- und MM22-Primärpart-Anschlüssen stellen einen Datenbus DQ2 bereit.
Die Speicheradresse FBAD des Bildspeichers, WE und andere Speichersteuersignale werden allen Speichermodulen gemeinsam zugeführt, sind jedoch in Fig. 5 nicht gezeigt, um die Zeichnung zu vereinfachen.
Die seriellen Ausgänge der Speichermodule MM00, MM01 und MM02 sind in einem seriellen Ausgabebus S00 zusammengefaßt. Der serielle Ausgabebus SO1 stellt die seriellen Ausgänge von MM10, MM11 und MM12, und der serielle Ausgabebus SO2 stellt die seriellen Ausgänge von MM20, MM21 und MM22 dar.
Die Speicherkapazität eines einzelnen Speichermoduls ist von Implementierung zu Implementierung in Abhängigkeit davon, ob ein digitales, zusammengesetztes Signal oder ein digitales Komponentensignal gespeichert wird und auch in Abhängigkeit vom verwendeten Fernsehstandard verschieden. Bezug nehmend auf Fig. 6, um beispielsweise ein digitales, zusammengesetztes NTSC-Signal zu speichern, das eine verhältnismäßig niedrige Auflösung hat, kann das Speichermodul zwei 256-Kbit-Speichereinheiten enthalten, von denen jede als 64K Worte mal vier Bit, d.h. als 256 mal 256 Worte mal vier Bit organisiert ist. Folglich kann ein Speichermodul als eine 256-mal-256-mal-acht-Bit-Speichereinheit mit acht Primärpart-Anschlüssen (DQ), acht seriellen Ausgangsstiften (SO) und gemeinsamen Steuersignalen betrachtet werden.
Ein Speicherblock, der für die Speicherung von digitalen NTSC- Komponentensignalen geeignet ist, ist in Fig. 7 gezeigt. Vier 64K-mal-vier-Bit-Speichereinheiten werden miteinander verknüpft, um einen 16-Bit-Abtastwertspeicher bereitzustellen. Nochmals Bezug auf Fig. 5 nehmend, haben die Datenbusse DQ0, DQ1 und DQ2 folglich acht Bit, wenn digitale, zusammengesetzte Acht-Bit-Signale verwendet werden, und 16 Bit, wenn 16-Bit-Komponentensignale verwendet werden. Dementsprechend haben die seriellen Datenbusse (SO0 bis SO2) 24 oder 72 Leitungen, um alle seriellen Datenausgänge der Speichereinheiten parallel zu erfassen.
Ankommende abgetastete Fernsehzeilen werden im Bildspeicher 12 entsprechend dem in Fig. 8 abgebildeten Aufbau gespeichert. Der gesamte Speicherbereich des Bildspeichers 12, der zur Speicherung von drei Fernsehhalbbildern notwendig ist, ist in Fig. 8 mit den Speicherhalbbildern A, B und C bezeichnet. Jedes Speicherhalbbild wird in allen Speichereinheiten gespeichert und nimmt ein Drittel des Speicherbereichs in jeder der Speicherzeilen (z.B. MM00, MM01 und MM02) ein. Es ist zu sehen, daß der Bildspeicher 12 die Fernsehzeilen in einer bestimmten Reihenfolge speichert, wobei jeder Speicherblock bei der Speicherung von drei Video-Halbbildern beteiligt ist. Als solches, und unter der Annahme, daß das gerade Halbbild zuerst empfangen wird, werden die Zeilen 0, 2 und 4 des ersten ankommenden Halbbildes in die oberen, mittleren und unteren Speicherblöcke am Speicherzeilen- Adressenplatz 0 geladen. Anschließend werden die Zeilen 6, 8 und 10 des ersten ankommenden Halbbildes in derselben Reihenfolge gespeichert, wobei jedoch die Speicherzeilenadresse 1 verwendet wird. Die ankommenden Zeilen werden so lange auf diese Weise gespeichert, bis das gesamte erste ankommende Halbbild gespeichert ist. In Anbetracht dessen, daß ein NTSC-Halbbild ungefähr 240 aktive Zeilen hat, sind nur 80 Speicherzeilen notwendig, um ein ganzes Halbbild in jeder Speichereinheit zu speichern, während insgesamt 256 Zeilen zur Verfügung stehen. Der gesamte Speicherbereich des Bildspeichers 12, der zur Speicherung des ersten ankommenden Halbbildes (A) notwendig ist, beansprucht den mit HALBBILD A bezeichneten Speicherbereich. In diesem Beispiel benötigt das HALBBILD A 240 Speicherzeilen, die gleichmäßig über die drei Speicherblöcke verteilt sind.
Das zweite ankommende Video-Halbbild beansprucht den Speicherbereich, der in Fig. 8 mit HALBBILD B bezeichnet ist. Das zweite Halbbild wird im Bildspeicher 12 mit einer Adressenverschiebung oder einem Adressenversatz gleich 85, jedoch in einer etwas anderen Reihenfolge, die mit der dritten Zeile der Speichereinheiten beginnt, gespeichert.
Das dritte ankommende Halbbild beansprucht den Speicherbereich, der in Fig. 8 mit HALBBILD C bezeichnet ist. Es wird mit einem Adressenversatz gleich 170 gespeichert, wobei jedoch wieder bei der ersten Zeile der Speichereinheiten begonnen wird.
Gemäß der Erfindung werden die ersten beiden ankommenden Halbbilder (A und B), nachdem sie vollständig gespeichert wurden, parallel ausgelesen und als erstes hochauflösendes Vollbild angezeigt. Eine detaillierte Verteilung der ankommenden Fernsehzeilen und der Bildspeicher-Zeilenadressen ist in Fig. 8b gezeigt. Das Speicherhalbbild A wird in allen drei Zeilen der Speichereinheit gespeichert. Die erste Zeile der Speichereinheit speichert einen Teil A1 des Speicherhalbbildes A, die zweite Zeile speichert A2, und die dritte Zeile speichert A3. Die Speicherhalbbilder B und C werden entsprechend verteilt. Wie in dem Zeitdiagramm von Fig. 9 zu sehen ist, wiederholt sich die Adressierungsfolge, nachdem die Abtastung und die Speicherung von sechs Fernsehhalbildern erfolgt ist.
Es sei erwähnt, daß der NTSC-Fall 240 Zeilenspeicherplätze erfordert, da NTSC ungefähr 480 aktive Zeilen pro Vollbild oder 240 aktive Zeilen pro Halbbild hat. Somit werden bei einer 256x256-Speicherorganisation nur 80 Speicherzeilen einer jeden Einheit verwendet, wobei genügend freier Speicherplatz für die nächsten beiden Halbbilder übrigbleibt. Es sei des weiteren erwähnt, daß ungefähr 15 Prozent eines Fernsehvollbildes aufgrund einer sogenannten Vollbild-"Überabtastung" auf einem Fernsehempfänger typischerweise nicht angezeigt werden. Somit stellt eine Fernsehkamera ein breiteres und höheres Bild als das, das gewöhnlich auf dem Fernsehmonitor angezeigt wird, bereit. Folglich kann eine geringe Anzahl von Zeilen abgetastet werden. Darüber hinaus ist die Gesamtzahl der abgetasteten Zeilen pro Halbbild eine Funktion der auf dem Monitor 22 anzuzeigenden Anzahl von Zeilen, das heißt, der gewünschten Abbildung des Fernsehbildes auf dem Grafikbildschirm.
Bei der PAL-Fernsehnorm, die hauptsächlich in Europa verwendet wird und über 512 aktive Zeilen pro Vollbild hat, kann eine Gesamtspeicherung erfolgen, was bedeutet, daß bei einer Abtastung von 255 Zeilen ungefähr 15 Prozent der aktiven Zeilen übersprungen werden. Dies ist jedoch nicht von Bedeutung, da normalerweise 15 Prozent des Bildes für die Anzeige nicht notwendig sind, wie im NTSC-Fall. Wenn alle Zeilen eines PAL-Bildes abgetastet und gespeichert werden müssen, können natürlich größere Speicherbausteine verwendet werden, z.B. mit einer Organisation von 512 mal 512.
Derzeit gibt es mehrere Vorschläge zur Definition eines HDTV- Formats. Der einfachste Ansatz ist die Verdopplung der Zeilenanzahl. Somit lautet der Vorschlag für den NTSC-Fall, statt 525 Abtastzeilen 1050 Abtastzeilen pro Vollbild und für den PAL- Fall, 1250 Abtastzeilen pro Vollbild zu haben. Ein dazwischen liegender Ansatz ist eine Anzahl von 1125 Zeilen pro Vollbild, von denen 1035 aktive Zeilen sind. Bei all diesen vorgeschlagenen Normen reicht die Verwendung von Speicherbausteinen mit einer 512x512-Organisation aus, um eine erforderliche Anzahl von Zeilen abzutasten. Da Bildschirme mit einer horizontalen Auflösung von bis zu 1536 Pixeln keine volle HDTV-Auflösung anzeigen können, ist der oben erläuterte 3x3-Ansatz zur Speicherorganisation unter Verwendung von Speicherbausteinen mit einer 512x512- Organisation anwendbar. Nur im Fall eines Bildschirms mit einer sehr hohen Auflösung wie beispielsweise eines Bildschirms mit 2048 horizontalen Pixeln erscheint es vorteilhaft, HDTV-Zeilen im Bildpuffer 12 vollständig abzutasten. Für diesen Fall enthält eine Speicherzeile des Bildspeichers 12 vier Speichermodule und erfordert 25 Prozent mehr Speicherbausteine, wodurch statt der zuvor beschriebenen 3x3-Ausführung eine Ausführungsform mit einem 4x3-Bildspeicher 12 bereitgestellt wird. Für diesen Ansatz ist die Lehre der Erfindung nach wie vor in vollem Umfang anwendbar und wird so modifiziert, daß von den vier vom Parallel- Serien-Umsetzer 24 verfügbaren Pixeln drei horizontal benachbarte Pixel gleichzeitig verwendet werden. Für diesen Fall werden 12 Pixel erfaßt und dann in vier Zyklen verarbeitet, während die nächsten 12 Pixel in drei Taktzyklen aus dem Bildspeicher 12 gelesen werden.
Eine weitere Ausführungsform ist die Verwendung einer 8x3-Bildspeicherorganisation, die erforderlich sein kann, um einen Bildschirm mit einer sehr hohen Auflösung wie beispielsweise 2048x1536, einer 60-Hz-Abtastung ohne Zeilensprung und einem entsprechenden Bildpixeltakt von 260 MHz mit ausreichender Bildwiederholbandbreite zur Verfügung zu stellen. Bei der gegenwärtigen VRAM-Technologie ist der serielle Takt auf 35 MHz oder 40 MHz begrenzt, und sie erfordert daher acht Speicherbausteine für eine Speicherzeile des Bildspeichers 12. Diese 8x3-Architektur ist ebenfalls uneingeschränkt mit der Lehre der Erfindung vereinbar.
Der Einfachheit halber wird nur der NTSC-Fall weiter erläutert, nach dem nun festgestellt wurde, daß die Lehre der Erfindung auch auf den PAL-Standard und auf andere Standards anwendbar ist.
Wie zu erkennen ist, gibt es ein Problem, da das hochauflösende Grafikvollbild und ein Fernsehhalbbild typischerweise nicht dieselbe Dauer oder Zeitspanne haben. Außerdem ist die Präzision, mit der die Dauer des Vollbildes angegeben werden kann, begrenzt. Obwohl die Dauer und die Genauigkeit des hochauflösenden Vollbildes vom Hersteller der hochauflösenden Anzeigevorrichtung angegeben und entsprechend den Systemvoraussetzungen geändert werden können, sind die Fernsehsynchronisationsparameter darüber hinaus durch die Fernsehnorm, die dort, wo die Vorrichtung eingesetzt wird, gültig ist, vorgeschrieben. Somit wirken sich zeitliche Inkompatibilitäten zwischen der Grafikanzeigevorrichtung und den ankommenden Fernseh-Videohalbbildern nachteilig auf die Qualität des angezeigten Fernsehbildes auf dem hochauflösenden Grafikbildschirm aus.
Die Erfindung überwindet solche Probleme, die zeitliche Imkompatibilitäten betreffen, indem die Dauer des hochauflösenden Videovollbilds so gewählt wird, daß sie geringfügig länger als die längste Dauer eines Fernsehhalbbildes oder alternativ dazu geringer als die kürzeste Dauer eines Fernsehhalbbildes, wie von der anwendbaren Fernsehnorm angegeben, ist. Wenn die Fernsehnorm beispielsweise eine Halbbildfrequenz von 60 Hz plus/minus 1 % erfordert, wird die Frequenz des Grafikbildschirm-Vollbilds so gewählt, daß sie über 60,6 Hz oder unter 59,4 Hz liegt.
Dieser Aspekt der Erfindung ist durch das Zeitdiagramm von Fig. 9 veranschaulicht, wo der Fall eines Grafikvollbildes gezeigt ist, dessen Dauer länger als die eines Fernsehhalbbildes ist. Wie zuvor beschrieben wurde, erfordert der Vorgang der Wiederholung eines hochauflösenden Grafikbildes zwei gespeicherte Fernsehhalbbilder, wobei eines der momentan angezeigten Halbbilder während des vorhergehenden Grafikvollbildes angezeigt wurde.
Die erste Zeile von Fig. 9 zeigt eine Zeitfolge von Fernsehhalbbildern, die vom Beginn des Abtastvorgangs fortlaufend numeriert sind. Die Zeile A(WR) veranschaulicht, wann das Speicherhalbbild A abgetastete Daten speichert und den ankommenden Halbbildern 1, 4, 7 usw. entspricht. Die Zeile A(RD) zeigt, wann das Halbbild A dem Ausgang des Bildschirms Daten zur Verfügung stellt. Die nächsten vier Zeilen veranschaulichen die Ein-/Aus-Reihenfolge für die Speicherhalbbilder B und C des Bildspeichers 12. Die mit HOCHAUFLÖSENDE VOLLBILDER bezeichnete Zeile stellt eine Folge von Paaren von Fernsehhalbbildern dar, die von den Speicherhalbbildern A, B und C gelesen und zur Bildung der hochauflösenden Vollbilder, die vom Monitor 22 angezeigt werden, miteinander verknüpft wurden. Beispielsweise werden die ersten beiden Fernsehhalbbilder 1 und 2 von den Speicherhalbbildern A und B gelesen, wobei sie das erste hochauflösende Vollbild zur Anzeige auf dem Monitor 22 bereitstellen. Die nächsten beiden Fernsehhalbbilder 2 und 3 werden von den Speicherhalbbildern B und C gelesen und auf dem Bildschirm zum zweiten hochauflösenden Vollbild verknüpft usw. Die hochauflösenden HRVS- und Fernseh-TVVS-Vertikalsynchronisierimpulse sind ebenfalls gezeigt. Es ist zu sehen, daß die Dauer des vertikalen Fernsehhalbbildes kürzer als die Dauer des hochauflösenden Vollbildes ist. Außerdem ist zu sehen, daß jede Abtastperiode, A(WR) und B(WR), zwischen zwei TVVS-Impulsen und jede Leseperiode, A(RD) und B(RD), zwischen zwei HRVS-Impulsen liegt.
Einem Aspekt der Erfindung entsprechend, ist die Reihenfolge, in der Speicherhalbbilder des Bildspeichers 12 gelesen werden, eine Funktion eines Phasenunterschieds (Delta) zwischen HRVS und TVVS. Der Einfachheit halber beginnt der Abtastvorgang, wenn der Phasenunterschied Delta zwischen den HRVS- und den TVVS-Signalen ungefähr Null ist. Delta steigt allmählich an und fällt dann wieder auf einen Wert von ungefähr Null.
Wie also Fig. 9 zeigt, ist die Fernsehhalbbild-Lesefolge (1,2), (2,3), (3,4), (4,5), wobei ein nachfolgend angezeigtes Halbbild als ein aktuell angezeigtes Halbbild erneut verwendet wird, gefolgt vom Paar (6,7). Der Zeitpunkt, zu dem die Lesefolge geändert wird, wird auf der Grundlage eines Meßwertes von Delta, d.h. des Zeitunterschieds zwischen TVVS und HRVS, ermittelt. Wie gezeigt wird, wird die Reihenfolge, in der Speicherhalbbilder gelesen werden, geändert, wenn Delta ungefähr gleich der Dauer des Fernsehhalbbildes wird.
Aus Fig. 9 geht hervor, daß der Speicherhalbbild-Abtastvorgang typischerweise eines der zuvor abgetasteten und gespeicherten Halbbilder mit einem neuen Halbbild überschreibt, bevor das gespeicherte Halbbild vollständig auf den Bildschirm gelesen wird. Wenn sich der Wert von Delta ungefähr der Dauer des Fernsehhalbbildes nähert, werden beide neuen Halbbilder aus dem Bildspeicher 12 gelesen. Dies ermöglicht einen Zeitsprung, der gewährleistet, daß am Ende der Speicherung des Fernsehhalbbildes in einem Speicherhalbbild die zuvor gespeicherten Fernsehhalbbilddaten vollständig ausgelesen worden sind. Die Schaltung, die Delta mißt, liefert ein Signal INC, wenn der Wert von Delta kritisch wird. Das INC-Signal unterbricht die Reihenfolge der Bildspeicherlese-(oder Bildwiederhol-)Adressen und bewirkt die Erhöhung eines Bildwiederhol-Adressenzählers des Bildspeichers 12. Wie in Fig. 9 zu sehen ist, steigt Delta allmählich an, bis (Delta 4) ein INC-Signal erzeugt. Statt eines neuen Halbbildes und eines "alten" Halbbildes (5 und 6) werden dann zwei neue Halbbilder (6 und 7) aus dem Bildspeicher 12 an den Ausgang des Bildschirms gelesen. Obwohl der Wert von Delta weiterhin steigt, fällt er schließlich auf ungefähr Null und beginnt anschließend wieder zu steigen. Wenn Delta wiederum den kritischen Wert erreicht, wird ein weiteres INC-Signal erzeugt, das bewirkt, daß anstelle des Halbbildpaares (11, 12) das Halbbildpaar (12,13) angezeigt wird.
Der Anzeigevorgang, wie er oben beschrieben wurde, wird bis zu einem Zeitpunkt wiederholt, zu dem festgestellt wird, daß eines der Fernsehhalbbilder nicht vollständig gelesen werden kann, weil das zugehörige HALBBILD A, B oder C des Bildspeichers 12 benötigt wird, um ein nächstes ankommendes Fernsehhalbbild zu speichern. Folglich, und unter Verwendung des in Fig. 9 gegebenen Beispiels, werden nach dem Lesen und der Anzeige der Fernsehhalbbilder 4 und 5 beide neuen Halbbilder 6 und 7 gelesen und angezeigt, dann die Halbbilder 7 und 8, 8 und 9, 9 und 10, 10 und 11 und schließlich wieder die beiden neuen Halbbilder 12 und 13.
Die Bildspeicher-Steuereinheit 18 führt die Änderung der Halbbild-Reihenfolge für den Halbbildspeicher- und Lesevorgang aus, indem sie Delta zwischen dem hochauflösenden Grafik-Vertikalsynchronisierimpuls HRVS und dem Fernseh-Vertikalsynchronisierimpuls TVVS ermittelt. Wenn dieser Delta-Wert unter einen bestimmten Mindestüberlappungszeitraum des Fernseh- und des Grafikvollbildes fällt, zeigt dies an, daß, wenn die Fernsehhalbhild-Lesefolge nicht geändert wird, um zwei neue Halbbilder zu erhalten, ein aktuell angezeigtes Halbbild, wenn es während einer nächsten Anzeigeperiode eines hochauflösenden Grafikvollbildes erneut angezeigt wird, vor dem Ende der Anzeigeperiode des Grafikvollbildes erforderlich ist, um ein neues ankommendes Fernsehhalbbild zu speichern. Wenn das zugehörige HALBBILD während dieser Periode erneut verwendet werden müßte, würde ein unerwünschtes Flimmern und/oder andere Anzeige-Unregelmäßigkeiten auftreten.
Für den Fall, in dem die Dauer des Grafikvollbildes kürzer als die Dauer des Fernsehhalbbildes ist, wird dasselbe grundlegende Verfahren angewandt, aber statt zwei neue Halbbilder anzuzeigen, werden zwei zuvor angezeigte Halbbilder angezeigt. Beispielsweise kann die Fernseh-Anzeigefolge Halbbilder 1 und 2, 2 und 3, 3 und 4, 3 und 4 und 6 und 7 sein. Folglich wird eines der Fernsehhalbbilder (5) übersprungen. Dieser Ansatz kann einen Flimmer-Nebeneffekt erzeugen. Wenn der Unterschied zwischen der Dauer des Fernsehhalbbildes und der Dauer des Grafikvollbildes jedoch gering genug ist, wie beispielsweise 1 %, wird ungefähr nur eines von einhundert Vollbildern übersprungen. Folglich ist die sichtbare Wirkung des Flimmerns unwesentlich.
Die vorstehende Lehre nochmals darlegend, liest das System der Erfindung bei den mit 1, 2, 3, 4, 5...n.. numerierten Halbbildern jeweils zwei Halbbilder gleichzeitig gemäß einer vorher festgelegten Reihenfolge aus, die vorgegeben ist durch: 1 und 2, 2 und 3, 3 und 4, 4 und 5, ... (n - 1) und n, n und (n + 1). Für einen Fall, in dem das Vollbild so ausgewählt wird, daß es eine längere Dauer als ein Halbbild hat, erkennt die Erfindung eine Beziehung zwischen der Dauer des Vollbilds und der Dauer des Halbbilds und ändert die vorher festgelegte Anzeigefolge so, daß die Halbbilder in einer Reihenfolge angezeigt werden, die vorgegeben ist durch: (n - 2) und (n - 1), (n - 1) und n und (n + 1) und (n + 2). Für den Fall, in dem das Vollbild so ausgewählt wird, daß es eine kürzere Dauer als ein Halbbild hat, ändert die Erfindung die vorher festgelegte Reihenfolge so, daß die Halbbilder in einer Reihenfolge angezeigt werden, die vorgegeben ist durch: (n - 2) und (n - 1), (n - 2) und (n - 1) und (n + 1) und (n + 2).
Es sei erwähnt, daß zwei Halbbilder, ein ungerades und ein gerades, am Ausgang des Bildspeichers 12 anliegen. Somit stehen immer zwei Halbbilder zur Verfügung, welche die Anzeige eines Zeilensprung-Fernsehvollbildes auf einem hochauflösenden, nicht im Zeilensprungverfahren arbeitenden Monitor ohne einen "aufspaltenden" Nebeneffekt erlauben.
Die Berechnung von Delta ist durch das Zeitdiagramm von Fig. 10 weiter veranschaulicht. Die Zeitintervalle RD1, RD2 usw. entsprechen Leseperioden aus dem Bildspeicher 12, und die Zeitintervalle WR1, WR2 usw. entsprechen Schreibperioden in den Bildpuffer 12. Während des-Intervalls RD1 wird der Lesevorgang abgeschlossen, bevor die entsprechenden Speicherplätze des Bildpuffer 12 während des Intervalls WR1 durch ein neues Fernsehhalbbild aktualisiert werden. Das Intervall RD2 ist das letzte Intervall, in dem ein Schreiben in und ein Lesen aus demselben memory field "sicher" ist, da der Lesevorgang abgeschlossen wird, wenn der Schreibvorgang beendet ist. Dementsprechend ist es nach dem HRVS-Impuls 2 notwendig, das INC-Signal auszugeben, so daß die Bildwiederholadresse für den hochauflösenden Zeitraum zwischen den HRVS-Impulsen 3 und 4 erhöht wird. Der Wert von Delta, der Zeitraum zwischen dem Auftreten von TVVS und HRVS, gibt ein Warnsignal aus, wenn
Delta + THR > = 2 TTV,
wobei THR die Dauer des hochauflösenden Vollbildes und TTV die Dauer des Fernsehhalbbildes ist.
Um einen Sicherheitsspielraum bereitzustellen, wird angenommen, daß die niedrigste Frequenz des Fernsehhalbbildes 61 Hz und die Frequenz des hochauflösenden Vollbildes 59 Hz ist. Dann
TTV = 1/61 = 16393 ns und
THR = 1/59 = 16949 ns, daher
Delta = 2 TTV - THR = 15387 ns.
Zum Messen von Delta ist es vorteilhaft, TVHS-Perioden zu verwenden. Die TVHS-Periode für NTSC ist gleich
TTV/262,5 = 16393/262,5 = 62,5 ns,
wobei 262,5 eine Anzahl von Fernsehzeilen in einem Halbbild ist. Wenn die Anzahl der TVHS-Impulse zwischen TVVS und HRVS größer als (Delta/62,5) = 246 wird, zeigt dies daher an, daß das INC- Signal erzeugt werden muß.
Nach der Erzeugung des INC-Signals steigt Delta weiter an, aber das INC-Signal sollte erst wieder erzeugt werden, nachdem Delta unter 246 gefallen ist.
Die Steuerschaltung, die den Zugriff auf den Bildspeicher 12 und einen korrekten Datenfluß ermöglicht, um die zuvor erwähnten Probleme zu lösen, wird nun ausführlicher beschrieben.
Die Verbindung des Parallel-Serien-Umsetzers 24 und des Bildspeichers 12 ist ausführlicher in Fig. 11 gezeigt. Der Parallel- Serien-Umsetzer 24 enthält drei identische Komponenten SER0, SER1 und SER2, bei denen es sich im wesentlichen um Schieberegister mit einer parallelen Ladefunktion handelt. Die Schieberegister verwenden den Videotakt VCLK als Schiebetakt. Die Schieberegister werden während des aktiven Ausgangssignals des Zählers CNT 24a vom Bildspeicher 12 geladen. Der CNT 24a teilt VCLK durch drei, wobei er eine VCLK-Periode zum Laden der Register in den Parallel-Serien-Umsetzern SER0 bis SER2 und zwei VCLK-Perioden zum Herausschieben der Daten aus den Registern zur Verfügung stellt. Die Multiplexer zwischen den Registern schalten die Eingangssignale der entsprechenden Register zwischen den seriellen Datenausgängen SO des Bildspeichers während des Ladevorgangs und die Ausgangssignale der vorherigen Register während des Schiebevorgangs. Das Ausgangssignal des Zählers CNT 24a wird auch als serieller Takt SCLK verwendet, um Daten aus dem Sekundäranschluß des Bildspeichers 12 herauszuschieben.
Die Bildspeicher-Steuereinheit 18 ist in Fig. 12 veranschaulicht. Die Steuereinheit 18 enthält einen Fernseh-Adressengenerator 50, den Bildwiederhol-Adressengenerator 51, den Delta-Generator 52, die Ablaufsteuereinheit 53, den Bildspeicher-Adressenmultiplexer 54 und die Zeilenadreßübernahmeimpuls- Multiplexer 55, 56 und 57.
Der Fernseh-Adressengenerator 50 führt dem Multiplexer 54 eine Bildspeicher-Schreibadresse WRA zu und erzeugt die Zeilenadreß- Übernahmeimpulse WRAS0, WRAS1 und WRAS2 für die Bildspeicher- Schreibsteuerung während des Abtastens (Speicherns) von Fernsehdaten in den Bildspeicher 12. Wie zuvor in bezug auf die Figuren 8a und 8b erwähnt wurde, ist die Schreibadreßfolge eine Funktion davon, ob ein gerades oder ein ungerades Halbbild abgetastet wird, wobei sich die Reihenfolge wiederholt, nachdem sechs Halbbilder geschrieben wurden. Außerdem wird jede Fernsehzeile von den RAS-Übernahmeimpulsen gesteuert in einer der Zeilen der Speichereinheiten gespeichert. Der Fernseh-Adressengenerator 50 nimmt TVVS- und TVHS-Signale vom Fernsehdecodierer 16 oder vom SYNC-Selektor 18a an und schaltet ein Signal RAS, das von einer Ablaufsteuereinheit 53 erzeugt wird, in Abhängigkeit davon, welche Zeile der Speichereinheiten des Bildspeichers 12 die abgetasteten Fernsehdaten speichern muß, an einen von drei Ausgängen WRAS0, WRAS1 und WRAS2.
Der Delta-Generator 52 erzeugt das INC-Signal, indem er die Zeitspanne zwischen TVVS und HRVS mit der Genauigkeit einer Periode des Fernseh-Horizontalsychronisiersignals TVHS mißt. Er verwendet auch HRHS zur Zeitsteuerung. Das INC-Ausgangssignal des Generators 52 wird auch in die Ablaufsteuereinheit 53 als Hinweis darauf, ob der Wert von Delta klein genug ist, um mit dem Abtastvorgang zu beginnen, eingegeben.
Die Ablaufsteuereinheit empfängt einen Abtastfreigabebefehl SAMPLEEN vom Host-Prozessor. Wenn das SAMPLEEN-Signal aktiv ist, erzeugt die Ablaufsteuereinheit 53 das notwendige RAS-Zeitsteuersignal für Lese- oder Schreibzyklen. Das RES-Signal wird nach jedem SAMPLEEN-Signal ausgegeben, um Zähler in den Adressengeneratoren 50 und 51 korrekt zu setzen. Das TVVS-Signal ermöglicht es der Ablaufsteuereinheit 53, den Abtastvorgang vom Beginn des Fernsehvollbildes zu starten. Die Polarität des Signals R/W zeigt an, ob gerade ein Lese- oder ein Schreibzyklus ausgeführt wird. Der Schreibzyklus beginnt nach jedem TVHS-Signal und dauert während einer aktiven Fernsehzeile an. Der Lesezyklus entspricht dem HRHS-Signal. Der Vorgang des Schreibens von abgetasteten Fernsehdaten in den Primäranschluß des Bildspeichers 12 unterbricht HRHS für kurze Zeit, um eine Übertragung einer abgetasteten Fernsehzeile zum Sekundäranschluß des Bildspeichers zu bewirken, von wo sie von einem SCLK an den Parallel-Serien-Umsetzer 24 herausgeschoben wird.
Nachdem der Bildwiederhol-Adressengenerator 51 von der Ablaufsteuereinheit 53 zurückgesetzt wurde, liefert er einem Bildspeicher-Adressenmultiplexer 54 eine Folge von Leseadressen RRA0, RRA1 und RRA2 des Bildspeichers 12. Er erzeugt auch drei Zeilenadreß-Übernahmeimpulse RRAS0, RRAS1 und RRAS2, die während der Bildwiederholzeit des Bildspeichers 12 aktiv sind. Das RAS- Signal von der Ablaufsteuereinheit 53 hilft dem Bildwiederhol- Adressengenerator 51 bei der Erzeugung der RRA0-2-Übernahmeimpulse. Ferner gibt der Bildwiederhol-Adressengenerator 51 ein SCANCNTR-Signal an die Abtaststeuereinheit 26 und ein Interpolationsoperations-Steuersignal IOP an den Interpolator 26a aus. Die Funktionen dieser beiden letzten Signale sind nachstehend beschrieben.
Die Multiplexer 55, 56 und 57 erlauben Zeilenadreß-Übernahmeimpulsen vom Fernseh-Adressengenerator 50 oder Zeilenadreß-Übernahmeimpulsen vom Bildwiederhol-Adressengenerator 51, den Bildspeicher 12 während Lese- beziehungsweise Schreibzyklen zu erreichen. Die Multiplexer werden vom R/W-Signal der Ablaufsteuer- einheit 53 gesteuert.
Der Adressenmultiplexer 54 des Bildspeichers 12 verbindet den Adreßbus FBAD des Bildspeichers 12 während Schreibzyklen mit dem WRA-Bus des Fernseh-Adressengenerators 50 und während Lesezyklen mit den RRA0-2-Bussen vom Bildwiederhol-Adressengenerator 51. Der Multiplexer 54 wird vom R/W-Signal der Ablaufsteuereinheit 53 gesteuert, das beispielsweise während Lesezyklen einen Logikpegel "0" und andernfalls einen Logikpegel "1" hat. Es sei erwähnt, daß die Signale RRAS0, RRAS1 und RRAS2 während eines Lesezyklus die Leseadressen RRA0, RRA1 beziehungsweise RRA2 zum Ausgang des Multiplexers 54 schalten. Daher werden alle Speichereinheiten des Bildpuffers 12 während Schreibzyklen gemeinsam von der Adresse WRA adressiert, aber nur eine der Speicherzeilen wird aktiviert, um von RAS0, RAS1 oder RAS2 gesteuert einen Schreibvorgang durchzuführen. Während Lesezyklen werden drei verschiedene Adressen RRA0, RRA1 und RRA2 an den Adreßbus des Bildspeichers gelegt, wobei diese Adressen von RRAS0-2 im Zeitmultiplexbetrieb verwendet werden. Folglich nimmt jede Zeile der Speichereinheiten ihre eigene zugehörige Adresse an, und drei verschiedene Zeilen werden dann in die Sekundärparts der Speichereinheit geladen. Die Zeilen werden anschließend parallel und synchron zu SCLK gelesen.
Es sei erwähnt, daß die Spaltenadreßsteuerung der Speichereinheiten der Einfachheit halber nicht erläutert wird. Dieser Aspekt der Betriebsweise der Speichereinheiten ist herkömmlicher Natur und wird gemäß den Spezifikationen der spezifischen VRAM- Einheit ausgeführt.
Der Delta-Generator ist im Blockdiagramm von Fig. 13 mit Bezug auf das Zeitdiagramm von Fig. 14 veranschaulicht. Der Zähler CNT wird von TVVS zurückgesetzt und verwendet TVHS als Taktimpuls. Ein HRVS-Impuls lädt das CNT-Ausgangssignal in ein Register R1.
Somit stellt der im Register R1 gespeicherte Wert den Wert von Delta in Fernsehzeilenperioden ausgedrückt dar. Da diese Zahl unter 255 liegt, ist eine Acht-Bit-Auflösung für CNT und R1 ausreichend.
Während der Vorbereitungszeit des Systems speichert ein Host eine kritische Delta-Zahl in einem Register R2. Wie zuvor gezeigt wurde, ist der kritische Wert von Delta im NTSC-Fall gleich 246. Der Komparator CMP vergleicht die Ausgangssignale von R1 und R2, die eine Steuerung der Gatter AND1 und AND2 ermöglichen. Darüber hinaus werden andere Eingänge der AND1- und AND2-Gatter mit dem Ausgang von XOR verbunden, der entsprechend dem Zeitdiagramm von Fig. 14 während eines jeden HRVS-Signals einen Impuls mit der Länge von HRHS liefert.
Wenn R1< R2, durchläuft das Ausgangssignal von XOR das Gatter AND2 und setzt das Flipflop FF4 zurück. Wenn R1> R2, setzt das AND1-Ausgangssignal FF3 auf "Eins", was den INC-Impuls auslöst. Als nächstes setzt das HRHS-Eingangssignal das Flipflop FF4, das wiederum AND2 abschaltet. Das folgende HRHS setzt FF3 zurück und bricht auf diese Weise INC ab. In der Zwischenzeit bleibt FF4 aufgrund der Rückkopplung vom FF4-Ausgang Q an den Eingang D über das ODER-Gatter gesetzt. Folglich wird INC einmal erzeugt, wenn der Wert von Delta größer als die im Register R2 gespeicherte Zahl wird, und die Schaltung 52 wird betriebsbereit, um das INC-Signal erst wieder zu erzeugen, nachdem die in R1 gespeicherten Daten weniger als die in R2 gespeicherten Daten werden.
Der Fernseh-Adressengenerator 50 besteht aus zwei Hauptblöcken. Der erste Block erzeugt die Übernahmeimpulse WRAS0 bis WRAS2 und ist in Fig. 15 veranschaulicht. Der zweite Block erzeugt die WRA-Adresse und ist in Fig. 16 gezeigt.
Die F/Fs 66, 67 und 68 von Fig. 15 werden von einem TVVS-Impuls am Anfang von geraden Halbbildern auf die Zustände 1, 0 beziehungsweise 0 und am Anfang von ungeraden Halbbildern auf die Zustände 0, 0 beziehungsweise 1 gesetzt. Der TVHS-Impuls schiebt die Daten bei jeder neuen Fernsehzeile in F/Fs 66, 67 und 68. Die Ablaufsteuereinheit 53 legt die RAS-Übernahmeimpulse nach der Freigabe der Abtastung an die Gatter 69.
Während gerader Halbbilder wird die erste abgetastete Fernsehzeile vom WRAS0-Signal begleitet, das aus dem RAS-Signal gebildet wird. Anschließend schiebt der erste TVHS-Impuls, nachdem SAMPLEEN aktiv wird, die Daten in die F/Fs 66, 67 und 68 auf den Zustand 010, und WRAS1 wird aus dem RAS-Übernahmeimpuls gebildet. Der nächste TVHS-Impuls schiebt die F/F-Daten auf den Zustand 001 und erzeugt dadurch WRAS2 aus RAS. Aufgrund der Verbindung des Ausgangs von F/F 68 mit dem Eingang von F/F 66 wird das Datenmuster 100 während der vierten abzutastenden Zeile nochmals wiederholt. Folglich wird die erste abgetastete Zeile während gerader Halbbilder in der ersten Zeile der Speichereinheiten gespeichert, die nächste Zeile wird in die zweite Zeile geschrieben und so weiter entsprechend den Figuren 8a und 8b.
Während ungerader Halbbilder wird die erste abgetastete Fernsehzeile vom WRAS2-Signal, die zweite abgetastete Zeile vom WRAS0- Signal, und die dritte vom WRAS1-Signal begleitet. Daher wird die erste Zeile in der dritten Zeile, die zweite in der ersten Zeile und die dritte in der zweiten Zeile der Speichereinheiten gespeichert.
Der Selektor 60 für gerade Halbbilder prüft den Phasenunterschied zwischen TVVS- und TVHS-Impulsen. Bei geraden Halbbildern ist die Phase 0, und das Ausgangssignal des Selektors 60 befindet sich auf dem Logikpegel "1". Während des Beginns von ungeraden Halbbildern ist die Phase gleich der Hälfte der Fernsehzeilenperiode, wobei der Ausgang des Selektors 60 auf Null geschaltet wird. Deshalb setzt das RES-Signal von der Ablaufsteuereinheit 53 F/F 63 während gerader Halbbilder zurück, dessen Ausgang das Erscheinen von TVVS am Ausgang des Gatters 65 ermöglicht, um F/F 66 zu setzen und F/F 68 zurückzusetzen F/F 67 wird immer von TVVS zurückgesetzt. Während ungerader Halbbilder wird F/F 63 gesetzt, und das Ausgangssignal des Gatters 64 setzt F/F 68 und setzt F/F 66 auf Null zurück.
Der Schreibadressengenerator von Fig. 16 enthält drei Datenregister 70, 71 und 72, deren Eingänge mit dem Datenbus DB verbunden sind. Der Host schreibt die Werte 0, 85 und 170 während der Vorbereitungszeit des Systems in diese Register. Je nach dem Zustand eines Zählers 76 verbindet der Multiplexer 73 eines der Register 70, 71 oder 72 mit den Eingängen eines Zählers 74. Der Zähler 74 wird von einem TVVS-Impuls vom Ausgang des Multiplexers 73 geladen und während ungerader Halbbilder vom Signal WRAS1 und während gerader Halbbilder vom Signal WRAS2 erhöht. Die Zählsteuerung des Zählers 74 wird von der Logik 75 in der dargestellten Art und Weise bereitgestellt. Der Zähler 76 wird vom TVVS-Signal getaktet und teilt die Fernseh-Vertikalsynchronisierungsfrequenz durch drei. Die Gatter 77 steuern, ob der RES-Impuls den Zähler 76 setzt oder zurücksetzt. Der Zähler 76 wird zurückgesetzt, wenn der Abtastvorgang bei einem geraden Halbbild beginnt, und er wird gesetzt, wenn der Abtastvorgang bei einem ungeraden Halbbild beginnt. Folglich beginnt der Abtastvorgang bei einer Adresse Null, wenn das erste abzutastende Halbbild gerade ist, und er beginnt bei einer Adresse, die gleich 85 ist, wenn das erste abzutastende Halbbild ungerade ist.
Das Ausgangssignal des Gatters 78 setzt auch F/F 79, das das Gatter 78 sperrt, wodurch sichergestellt wird, daß der Zähler 76 während des Abtastvorgangs nur einmal gesetzt oder zurückgesetzt wird. F/F 79 wird während eines passiven Zustands des SAMPLEEN- Signals zurückgesetzt.
Gemäß der Schaltung von Fig. 16 erlaubt der Zähler 76, daß die Adresse Null zu Beginn eines Abtastvorgangs und wenn das erste abgetastete Fernsehhalbbild gerade ist, in den Zähler 74 geladen wird. Nachdem WRAS0, WRAS1 und WRAS2 von Fig. 15 erzeugt wurden, wird der Zähler 74 erhöht, wobei er dem Bildspeicher 12 eine Adresse von einer der nächsten drei Fernsehzeilen bereitstellt. Während des Abtastvorgangs der ersten Zeile im nächsten Halbbild, das in diesem Beispiel ein ungerades Halbbild ist, wird der Zähler 76 erhöht und erlaubt damit das Laden des im Register 71 gespeicherten Wertes von 85 in den Zähler 74. Dann lädt WRAS2 abgetastete Daten in die Zeilenadresse 85 der dritten Zeile der Speichereinheiten des Bildspeichers 12. Die nächsten beiden Zeilen werden ebenfalls in die Zeilenadresse 85 abgetastet, jedoch in die erste Speicherzeile MM00-02 vom WRAS0-Signal und in die zweite Speicherzeile MM10-12 vom WRAS1-Signal. Das WRAS1-Signal erhöht den Zähler 74 auf die Adresse 86, und der Vorgang wiederholt sich auf dieselbe Weise, bis das ungerade Halbbild vollständig abgetastet ist. Wenn das nächste (gerade) Halbbild abgetastet wird, erhöht sich der Zähler 76 nochmals und erlaubt damit das Laden der im Register 72 gespeicherten Zahl 170 in den Zähler 74. Folglich entspricht die Schreibadreßfolge der in Fig. 8b gezeigten.
Der Bildwiederhol-Adressengenerator 51 ist in Fig. 17 veranschaulicht. Während eines Lesezyklus liefert die Ablaufsteuereinheit 53 ein RAS-Signal, das von 81 und F/Fs 82 verzögert wird, um drei Zeilenadreß-Übernahmeimpulse RRAS0, RRAS1 und RRAS2 zu erzeugen, wie im Zeitdiagramm von Fig. 18 dargestellt ist. Wie in Fig. 12 gezeigt ist, wird jeder Übernahmeimpuls während einer Lese-(Bildwiederhol-)Operation des Bildspeichers 12 durch einen zugehörigen Multiplexer 55, 56 oder 57 den Speichereinheiten des Bildspeichers 12 zugeführt, und die abfallende Flanke eines jeden RRAS-Signals gibt durch den Multiplexer 54 eine entsprechende Adresse RRA0, RRA1 und RRA2 an den Bildspeicher 12 frei. Folglich empfängt jede einzelne Speicherzeile eine Bildwiederholadresse.
Die Bildwiederholadresse wird von drei RAM-Speichereinheiten RAM0 83, RAM1 84 und RAM2 85 erzeugt. RAM0 83 stellt eine Folge von Adressen für die obere Zeile der Speicherchips bereit, RAM1 liefert Adressen für die mittlere Zeile, und RAM2 erzeugt Adressen für die untere Zeile. Die RAMs 83 bis 85 haben einen gemeinsamen Adreßbus, dessen obere Bits vom Zähler CNT1 88 bereitgestellt werden. CNT1 88 beginnt mit der Zählung, nachdem er vom RAS-Signal zu Beginn des Abtastvorgangs auf Null zurückgesetzt wurde und zählt anschließend Modulo sechs. Die unteren Adreßbits der RAMs 83 bis 85 entsprechen der Nummer der hochauflösenden Bildschirmzeile, die von einem Zähler CNT2 87 geliefert wird. CNT2 87 wird vom HRVS-Signal zurückgesetzt und zählt daraufhin die Anzahl der hochauflösenden Zeilen, wobei er das HRHS-Signal als Takt verwendet.
Für den Fall von Fig. 2, in dem es keinen Fernsehdecodierer am Ausgang des Bildspeichers 12 gibt, ist die Folge der in den RAMs 83 bis 85 gespeicherten Adressen in Fig. 21 dargestellt. Fig. 21 läßt sich in bezug auf Fig. 8b am besten verstehen, welche die Verteilung der Schreibadressen zeigt. Fig. 8b entsprechend wird angenommen, daß die Halbbilder 0 und 1 bereits abgetastet sind und das Halbbild 2 gerade abgetastet wird. Die Halbbilder 0 und 1 werden aus dem Bildspeicher 12 gelesen, um ein Vollbild ohne Zeilensprung bereitzustellen, das eine Kombination dieser beiden Halbbilder ist. Es sei erwähnt, daß das ungerade Halbbild das letzte ist, das abgetastet wurde, und es wird daher als aktuelles Halbbild in dem Interpolationsschema betrachtet. Wenn die ungerade Zeile auf dem Bildschirm angezeigt wird, wird sie somit aus dem Bildspeicher 12 direkt dem Eingang des Interpolators 26a zugeführt, und wenn die gerade Zeile angezeigt wird, wird sie zusammen mit zwei ungeraden Zeilen, einer über und einer unter der geraden Zeile, aus dem Bildspeicher 12 gelesen. Folglich werden alle drei Zeilen den Eingängen des Interpolators 26a übergeben. Der Interpolator 26a vergleicht drei benachbarte und senkrecht positionierte Pixel, wobei zwei der Pixel zu "aktuellen" ungeraden Zeilen und eines zu einer "vorhergehenden" geraden Zeile gehört. Auf der Grundlage des Vergleichsergebnisses entscheidet der Interpolator 26a, ob er das Senden des vorhergehenden Pixels oder eines Mittelwerts aller drei Pixel an den Bildschirm gestatten soll. Es sollte erwähnt werden, daß in einer anderen Ausführungsform eine andere Kombination aus Pixelwerten verwendet werden könnte. Das heißt, statt des Mittelwertes kann ein interpolierter Wert von zwei aktuellen Pixeln zum Bildschirm gesendet werden. In jedem Fall sind drei Zeilen für die Interpolation notwendig. Um den Interpolator 26a anzuweisen, daß er die Zeile entweder zum Ausgang weiterleiten oder sie statt dessen interpolieren soll, wird ein SCANRAM 86 verwendet. Das SCANRAM 86 liefert ein "Interpolationsoperations"-Bit IOP. Wenn das IOP gleich Null ist, wird keine Interpolation vorgenommen, und wenn es gleich Eins ist, erfolgt eine Interpolation.
Die erste Spalte in Fig. 21 zeigt die angezeigte Zeilennummer. Wird die Zeile 1 angezeigt, wird sie von der Adresse 85 des Halbbildspeichers B3 gelesen. Wird die Zeile 2 angezeigt, werden drei Zeilen aus dem Bildspeicher 12 von der Position 85 im Speicherhalhbild B3, der Position 0 im Speicherhalbbild A2 und der Position 85 im Speicherhalbbild B1 gelesen. Das IOP-Bit zeigt dem Interpolator 26a an, ob er die Pixelwerte interpolieren oder ob er sie direkt zum Bildschirm senden soll. Die Folge der Adressen läßt sich aus den in Fig. 8a bereitgestellten Informationen ohne weiteres berechnen. Als nächstes werden die Halbbilder 1 und 2 aus dem Bildspeicher 12 gelesen. Die Adreßfolge kann von Schreibadressen für die Halbbilder 1 und 2 in Fig. 8a abgeleitet werden. Auf ähnliche Weise werden andere Adreßfolgen für alle möglichen Kombinationen von Halbbildpaaren abgeleitet. Es gibt sechs verschiedene Reihenfolgen, um die Halbbildpaare (0,1), (1,2), (2,3), (3,4), (4,5) und (5,6) aus dem Bildspeicher 12 zu lesen. Die Halbbilder (6,7) werden auf dieselbe Weise wie die Halbbilder (0,1) gelesen, die Halbbilder (7,8) werden auf dieselbe Weise wie die Halbbilder (1,2) gelesen und so weiter. CNT1 88 von Fig. 17 stellt einen Wert bereit, um auszuwählen, welches Halbbildpaar als nächstes gelesen wird.
Wenn nach dem Lesen des Halbbildpaares 1 und 2 das INC-Signal erzeugt wird, nimmt der Bildwiederhol-Adressengenerator 51 seinen Betrieb auf, um den Lesevorgang des Halbbildpaares 2 und 3 zu überspringen und statt dessen das Halbbildpaar 3 und 4 zu lesen. Somit bewirkt das INC-Signal, daß sich der CNT1 88 erhöht, was dazu führt, daß die nächste Adressenfolge das Halbbildpaar (3,4) statt des Halbbildpaares (2,3) liest.
Es ist verständlich, daß die Zeilenfolge, die dem Eingang des Interpolators 26a übergeben wird, konsistent sein sollte. Beispielsweise können drei aufeinanderfolgende Zeilen 1, 2 und 3 als "obere", "mittlere" und "untere" Zeile betrachtet werden. Daher sollten alle "oberen" Zeilen an denselben Eingang des Interpolators 26a gelegt werden. Wenn der Interpolator drei Eingabebusse hat, muß ein Bus somit immer eine "obere" Zeile empfangen, ein Bus empfängt immer eine "mittlere" Zeile, und ein Eingabebus empfängt immer eine "untere" Zeile. Wenn die Eingabebusse des Interpolators 26a jedoch direkt mit den seriellen Ausgängen des Parallel-Serien-Umsetzers 24 verbunden sind, der wiederum mit den seriellen Ausgängen der oberen, mittleren und unteren Zeile der Speichereinheiten des Bildspeichers 12 verbunden ist, ändert sich die Reihenfolge der Zeilen, die an den Eingängen des Parallel-Serien-Umsetzers 24 erscheinen, auf eine Weise, wie sie in der Spalte "REIHENFOLGE DER ZEILEN" von Fig. 21 gezeigt ist.
Gemäß einem Aspekt der Erfindung wird die Reihenfolge der Zeilen vom Block der Abtaststeuereinheit 26, der in Fig. 19 veranschaulicht ist, korrigiert. Die seriellen Videodatenbusse SD0, SD1 und SD2 vom Parallel-Serien-Umsetzer 24 (Fig. 11) sind mit drei Multiplexern MUX0 90, MUX1 91 und MUX2 92 verbunden, die von einem 6-Bit-Eingangssignal SCANCNTR vom Ausgang des SCANRAM 86 von Fig. 17 gesteuert werden. Das Ausgangssignal SCANCNTR CODE vom SCANRAM 86 ist ebenfalls in Fig. 21 gezeigt. Unter Verwendung von SCANCNTR CODE stellt der Obere-Zeile-(TL)-Ausgang des MUX0 90 dem Interpolator 26a die obere Zeile bereit, der Mittlere-Zeile-(ML-)Ausgang des MUX1 91 stellt immer die mittlere Zeile bereit, und der Untere-Zeile-(BL-)Ausgang des MUX2 92 stellt immer die untere Zeile bereit.
Für den Fall von Fig. 3, in dem der Fernsehdecodierer 16 auf die Abtaststeuereinheit 26 folgt, wird ein anderer Zeilenfolge-Code in die RAMs 83 bis 86 von Fig. 17 geladen. Vorzugsweise empfängt der Fernsehdecodierer 16 drei Zeilen von demselben Halbbild, um die Luminanz- und Chrominanzsignale (Y, C) umzuspeichern. Die in Fig. 22 dargestellte Tabelle veranschaulicht diesen Vorgang. Diese Tabelle ist in mancher Hinsicht der in Fig. 21 dargestellten Tabelle ähnlich, die zeigt, daß die Zeilen 0, 2 und 4 aus dem Bildspeicher gelesen werden, um die Zeile 2 anzuzeigen. Die notwendige Folge der Halbbildspeicher, der Zeilenadressen, und die Reihenfolge der Zeilen ist ebenfalls in Fig. 22 veranschaulicht.
Für den Fall von Fig. 4, in dem sowohl der Interpolator 26a als auch der Fernsehdecodierer 16 vorhanden sind, empfängt der Interpolator 26a nach wie vor drei Zeilen von zwei Halbbildern, während der Fernsehdecodierer 16 nach wie vor drei Zeilen von demselben Halbbild für insgesamt vier Zeilen empfängt. Um mehr als drei Zeilen parallel bereitzustellen, während nur drei Zeilen aus dem Bildspeicher 12 gelesen werden, werden die Zeilenspeicher 34 verwendet, um dem Interpolator 26a die notwendigen Zeilen zur Verfügung zu stellen, nachdem die Zeilen vom Fernsehdecodierer 16 decodiert worden sind.
Fig. 20 zeigt die Zeilenspeicher 34 ausführlicher. Die Zeilenspeicher 34 bestehen aus drei Zeilenspeichern (LM1 34a, LM2 34b und LM3 34c), von denen jeder eine Fernsehzeile speichert. Daten vom Fernsehdecodierer 16 werden hintereinander durch die drei Zeilenspeicher geschoben. Die Ausgänge der Zeilenspeicher stellen dem Interpolator 26a die notwendige Reihenfolge der Fernsehzeilen bereit, wie in der Tabelle von Fig. 23 gezeigt ist. Die Zeilen 1, 3 und 5 werden aus dem Bildspeicher 12 an den Fernsehdecodierer 16 ausgelesen, der wiederum die Zeile 3 entnimmt und sie an den Zeilenspeicher LM3 34c sendet. Die Zeilen 2, 4 und 6 werden als nächstes aus dem Bildspeicher 12 gelesen, die Zeile 4 wird vom Fernsehdecodierer 16 decodiert und im Zeilenspeicher LM3 34c gespeichert, während die Zeile 3 zum Zeilenspeicher LM2 34b geschoben wird. Im nächsten Zyklus werden die Zeilen 3, 5 und 7 aus dem Bildspeicher 12 gelesen, die Zeile 5 wird vom Fernsehdecodierer 16 decodiert und im Zeilenspeicher LM3 34c gespeichert, während die Zeile 4 zum Zeilenspeicher LM2 34b geschoben und die Zeile 3 zum Zeilenspeicher LM1 34a geschoben wird. Somit stellen die Ausgänge von LM3, LM2 und LM1 dem Interpolator 26a die richtige Zeilenfolge bereit.
Vorteilhafte Ausführungsformen der Erfindung sind in den Ansprüchen dargelegt. Eine vorteilhafte Ausführungsform der Erfindung ist eine Vorrichtung, um ein Bildsignal, das ein Zeilensprung- Fernsehvideobild ausdrückt, an ein nicht im Zeilensprungverfahren arbeitendes Bildanzeigemittel zur Anzeige während eines Anzeigevollbildes anzuschließen, wobei das Zeilensprungbild aus einer Vielzahl von hintereinander bereitgestellten Halbbildern besteht und die Vorrichtung folgendes umfaßt:
Mittel, um die Halbbilder digital bereitzustellen;
Pufferspeichermittel mit einem Eingang, der mit dem Bereitstellungsmittel verbunden ist, und einem Ausgang, der mit dem Bildanzeigemittel verbunden ist, wobei das Pufferspeichermittel eine ausreichende Anzahl von Speicherplätzen umfaßt, um mindestens drei Halbbilder zu speichern, und als eine Vielzahl von Speicherblöcken aufgebaut ist, von denen jeder einen Teil eines jeden von drei Halbbildern speichert; und
Mittel, um aus dem Pufferspeichermittel zwei zuvor gespeicherte Halbbilder zur Anzeige durch das Bildanzeigemittel auszulesen, während ein Halbbild, das gerade vom Halbbild-Bereitstellungsmittel bereitgestellt wird, in das Pufferspeichermittel geschrieben wird;
wobei das Mittel zum Auslesen bei hintereinander bereitgestellten Halbbildern, die mit 1, 2, 3, 4, 5...n.. numeriert sind, jeweils zwei Halbbilder gleichzeitig gemäß einer vorher festgelegten Reihenfolge ausliest, die vorgegeben ist durch: 1 und 2, 2 und 3, 3 und 4, 4 und 5, ... (n - 1) und n, n und (n + 1); und
wobei jedes der Halbbilder eine erste, mit ihm verbundene Zeitdauer hat, wobei das Anzeigevollbild eine zweite, mit ihm verbundene Zeitdauer hat, und wobei das Mittel zum Auslesen auf einen Zeitunterschied zwischen dem Auftreten der Vertikalsynchronisiersignale in den Halbbildern und den Anzeigevollbildern anspricht, um die vorher festgelegte Reihenfolge periodisch zu ändern.
Diese Vorrichtung kann darüber hinaus, alternativ oder in Kombination, die folgenden Merkmale haben:
-wenn die Zeitspanne des Vollbildes von längerer Dauer ist als die längste Dauer einer Fernsehhalbbild-Zeitspanne, wird die vorher festgelegte Reihenfolge so geändert, daß die Halbbilder in einer Reihenfolge angezeigt werden, die vorgegeben ist durch: (n - 2) und (n - 1), (n - 1) und n und (n + 1) und (n + 2),
-wenn die Zeitspanne des Vollbildes von kürzerer Dauer ist als die kürzeste Dauer einer Fernsehhalbbild-Zeitspanne, wird die vorher festgelegte Reihenfolge so geändert, daß die Halbbilder in einer Reihenfolge angezeigt werden, die vorgegeben ist durch: (n - 2) und (n - 1) (n - 2) und (n - 1), und (n + 1) und (n + 2),
-das Fernseh-Videosignal ist ein zusammengesetztes Farbfernsehsignal, und die Vorrichtung umfaßt des weiteren Mittel, die seriell zwischen dem Digitalsignal-Bereitstellungsmittel und dem Pufferspeichermittel angeschlossen sind, um das digitale Signal in ein digitales Signal, das die Luminanz ausdrückt, ein digitales Signal, das die Chrominanz ausdrückt, und ein Signal, das ein Fernseh-Vertikalsynchronisiersignal ausdrückt, zu decodieren,
-das Fernseh-Videosignal schließt ein zusammengesetztes Farbfernsehsignal ein, und die Vorrichtung umfaßt des weiteren Mittel, die seriell zwischen dem Pufferspeichermittel und dem nicht im Zeilensprungverfahren arbeitenden Anzeigemittel angeschlossen sind, um das digitale Signal in ein digitales Signal, das die Luminanz ausdrückt, ein digitales Signal, das die Chrominanz ausdrückt, und ein Signal, das ein Fernseh-Vertikalsynchronisiersignal ausdrückt, zu decodieren.

Claims

1. Vorrichtung, um ein Bildsignal, das ein Zeilensprungbild ausdrückt, an ein nicht im Zeilensprungverfahren arbeitendes Bildanzeigemittel zur Anzeige während eines Anzeigevollbilds anzuschließen, wobei das Zeilensprungbild aus einer Vielzahl von hintereinander bereitgestellten Halbbildern besteht, und die Vorrichtung folgendes umfaßt:

Mittel, um die Halbbilder digital bereitzustellen;

Pufferspeichermittel mit einem Eingang, der mit dem Bereitstellungsmittel verbunden ist, und einem Ausgang, der mit dem Bildanzeigemittel verbunden ist, wobei das Pufferspeichermittel eine ausreichende Anzahl von Speicherplätzen umfaßt, um mindestens drei der Halbbilder zu speichern, und wobei das Pufferspeichermittel als eine Vielzahl von Speicherblöcken aufgebaut ist, von denen jeder einen Teil eines jeden von drei Halbbildern speichert; und

Mittel, um aus dem Pufferspeichermittel zwei zuvor gespeicherte Halbbilder zur Anzeige durch das Bildanzeigemittel auszulesen, während ein Halbbild, das gerade vom Halbbild- Bereitstellungsmittel bereitgestellt wird, in das Pufferspeichermittel geschrieben wird;

wobei das Mittel zum Auslesen bei hintereinander bereitgestellten Halbbildern, die mit 1, 2, 3, 4, 5...n.. numeriert sind, jeweils zwei Halbbilder gleichzeitig gemäß einer vorher festgelegten Reihenfolge ausliest, die vorgegeben ist durch: 1 und 2, 2 und 3, 3 und 4, 4 und 5, ... (n - 1) und n, n und (n + 1); und

wobei jedes der Halbbilder eine erste, mit ihm verbundene Zeitdauer hat, wobei das Anzeigevollbild eine zweite, mit ihm verbundene Zeitdauer hat, und wobei das Mittel zum Auslesen auf einen Zeitunterschied zwischen dem Auftreten der Vertikalsynchronisiersignale in den Halbbildern (TVVS) und den Anzeigevollbildern (HRVS) anspricht, um die vorher festgelegte Reihenfolge periodisch zu ändern.

2. Vorrichtung wie in Anspruch 1 dargelegt, wobei die erste Zeitdauer von der zweiten Zeitdauer abweicht und mit ihr nichtsynchronisiert ist.

3. Vorrichtung wie in Anspruch 2 dargelegt, wobei das Anzeigevollbild von längerer Dauer ist als die längste Dauer eines Halbbildes, und wobei die vorher festgelegte Reihenfolge so geändert wird, daß die Halbbilder in einer Reihenfolge angezeigt werden, die vorgegeben ist durch: (n - 2) und (n - 1), (n - 1) und n und (n + 1) und (n + 2).

4. Vorrichtung wie in Anspruch 2 dargelegt, wobei das Anzeigevollbild von kürzerer Dauer ist als die kürzeste Dauer eines Halbbildes, und wobei die vorher festgelegte Reihenfolge so geändert wird, daß die Halbbilder in einer Reihenfolge angezeigt werden, die vorgegeben ist durch: (n - 2) und (n - 1), (n - 2) und (n - 1), und (n + 1) und (n + 2).

5. Vorrichtung wie in einem der Ansprüche 1 bis 4 dargelegt, wobei das Bildsignal ein zusammengesetztes Farbfernsehsignal einschließt und wobei die Vorrichtung des weiteren Mittel umfaßt, die seriell zwischen dem Digitalsignal-Bereitstellungsmittel und dem Pufferspeichermittel angeschlossen sind, um das digitale Signal in ein digitales Signal, das die Luminanz ausdrückt, ein digitales Signal, das die Chrominanz ausdrückt, und ein Signal, das ein Fernseh-Vertikalsynchronisiersignal ausdrückt, zu decodieren.

6. Vorrichtung wie in einem der Ansprüche 1 bis 5 dargelegt, wobei das Bildsignal ein zusammengesetztes Farbfernsehsignal einschließt und wobei die Vorrichtung des weiteren Mittel umfaßt, die seriell zwischen dem Pufferspeichermittel und dem nicht im Zeilensprungverfahren arbeitenden Anzeigemittel angeschlossen sind, um das digitale Signal in ein digitales Signal, das die Luminanz ausdrückt, ein digitales Signal, das die Chrominanz ausdrückt, und ein Signal, das ein Fernseh-Vertikalsynchronisiersignal ausdrückt, zu decodieren.

7. Vorrichtung wie in Anspruch 2 dargelegt, wobei das Bildsignal ein zusammengesetztes Farbfernsehsignal einschließt, wobei die Vorrichtung des weiteren Mittel umfaßt, die seriell zwischen dem Digitalsignal-Bereitstellungsmittel und dem nicht im Zeilensprungverfahren arbeitenden Anzeigemittel angeschlossen sind, um das digitale Signal zu decodieren und um daraus mindestens ein erstes Vertikalsynchronisiersignal zu entnehmen, und wobei das Mittel zum Auslesen an das erste Vertikalsynchronisiersignal und an ein zweites Vertikalsynchronisiersignal, das zu dem nicht im Zeilensprungverfahren arbeitenden Anzeigemittel gehört, angeschlossen ist, um einen Zeitunterschied zwischen dem Auftreten der ersten und der zweiten Vertikalsynchronisiersignale festzustellen.

8. Vorrichtung wie in Anspruch 7 dargelegt, wobei das Mittel zum Auslesen die vorher festgelegte Reihenfolge ändert, wenn ein vorher festgelegter Zeitunterschied zwischen dem Auftreten der ersten und der zweiten Vertikalsynchronisiersignale festgestellt wird, wobei der vorher festgelegte Zeitunterschied anzeigt, daß nicht genügend Zeit zur Verfügung steht, um ein Halbbild auszulesen, bevor die zugehörigen Speicherplätze des Pufferspeichers zur Speicherung eines nächsten Halbbilds benötigt werden.