DE3114925A1 - Bildverarbeitungssystem - Google Patents

Description

Patentanwälte Dipl.-Ing. H.

Dipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber Dr. Ing. H. Liska

ό- 31 H-^q?

XI

USSN 139,590 8000 MÜNCHEN 86, DEN 13. Apfll 1981

Docket No. 1646 postfach 860820

MDHLSTRASSE 22, RUFNUMMER 98 39 21/22

AMPEX CORPORATION

401 Broadway

Redwood City, Calif. 94063, V.St.A.

Bildverarbeitungssystem

130066/0710

Beschreibung

Die Erfindung betrifft rechnergesteuerte graphische Systeme bzw. graphische Rechnersysteme und insbesondere Systeme, die als Ausgangssignale Farbfernseh-Bildsignale bzw. -Videosignale entsprechend der Rasterabtastung abgeben.

Mit einer Rasterabtastung arbeitende graphische Bildsysteme weisen einen Vorteil gegenüber graphischen Systemen vom Vektor-Anzeigetyp insofern auf, als sie kompliziertere graphische Bilder zu erzeugen vermögen, die vielfarbige Schattierungs- und Mischbereiche aufweisen. Um diese Flexibilität zu erzielen, muß jedoch ein Rasterabtastsystem eine sehr große Anzahl von Bildelementen oder sogenannten Pixels verarbeiten, und zwar entsprechend den individuell abgetasteten Punkten innerhalb einer Zeilen- und Spalten-Bildelementmatrix für jedes sichtbare Vollbild. Bei einem derartigen System ist in typischer Weise ein Vollbildspeicher vorgesehen, der ein Informationsbyte für jedes Bildelement eines Videobildes speichert. Derartige Vollbildspeicher sind extrem groß und teuer. Bei gewissen Systemen werden di(± drei Farbkomponenten eines Sichtbildes innerhalb des einzelnen Speicherbytes in den) jeweiligen Bildelement-Speicherplatz gespeichert. Dies führt zu einem nicht zufriedenstellenden Videobild bei schlechter Farb- und Helligkeitsauflösung über das gesamte Bild.

Bei anderen bekannten Systemen, wie bei Farbverzeichnissystemen, ist ein zweiter, wesentlich kleinerer Farbverzeichnisspeicher vorgesehen, der durch das eine Video-Informationsbyte an der jeweiligen Bildelement-Speicherstelle des Vollbildspeichers adressiert wird. Der be-

130066/0710

31U925

treffende Farbverzeichnisspeicher weist eine typische Konfiguration von 256 Wörter χ 24 Bits auf. Die 24 Bits ermöglichen eine Auflösung eines 8-Bit-Bytes für jede der drei Primärkomponenten eines Farbbildsignals. Der Darsteller ist dann imstande, eine von 256 Farben in jedem Farbverzeichnis-Adressenspeicherplatz zu speichern und sodann ein Daten-Byte zu speichern, welches einen dieser Farbfestlegungsplätze in jedem Farbelement-Speicherplatz des Vollbildspeichers kennzeichnet. Eine derartige Anordnung vermag ein Videobild hoher Qualität zu liefern, ist jedoch auf 256 vorgewählte Farben aus einer Kombination von Millionen möglicher Farben beschränkt, die auf einer Fernsehbild-Anzeigeeinrichtung voneinander unterschieden werden können. Diese Beschränkung auf 256 vorher festgelegte Farben reicht nicht aus, um generell eine Tiefpaßfilterung der in Fernsehqualität vorliegenden komplexen Bilder zu ermöglichen.

Verschiedene Beispiele für graphische Datensysteme mit Rasterabtastung sind in folgenden US-Patentschriften angegeben: 4 093 996, 4 117 473, 4 1:9 859, 4 156 914, 4 158 838, 4 189 743 und 4 189 744

Der Erfindung liegt nun die Aufgabe zugrunde, einen Weg zu zeigen, wie ein rechnergesteuertes graphisches System auszubilden ist, damit die vorstehend aufgezeigten Forderungen erfüllt werden können.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den Patentansprüchen erfaßte Erfindung.

Ein rechnergesteuertes graphisches System gemäß der Erfindung enthält ein Datenverarbeitungssystem, welches so geschaltet ist, daß es graphische Eingabekommandos von einem Darsteller aufnimmt. Ferner ist ein Bildsignal-Verarbeitungssystem mit dem Datenverarbeitungssystem verbunden.

130066/0710

31U925

Das Bildsignal-Verarbeitungssystem speichert eine Bildbzw. Videoinformation in einem Drei-Komponenten-Bildformat, bei dem eine Komponente, das Bildhelligkeitssignal, in einem vollständigen Dynamikbereich und unter vollständiger räumlicher Auflösung gespeichert wird. Zwei Farbfestlegungskomponenten werden jeweils mit einem vollständigen Dynamik-Bereich, jedoch mit der halben räumlichen Auflösung der Bildhelligkeits-Signalkomponente gespeichert. Dies bedeutet, daß die Helligkeitskomponente an zwei Bildelementstellen je Einzel-Bildelementstelle der Farbkomponentensignale festgelegt ist. Die beiden Farbkomponentensignale weisen somit in Kombination dieselbe effektive Bandbreite auf wie das einzalne Helligkeitskomponentensignal.

Das Bildsignal-Verarbeitungssystem umfaßt einen erweiterungsfähigen oder verkleinerbaren Vollbildspeicher, ein Speichersteuerwerk, welches X,Y-Koordinaten-Matrixadressen in Hardware-Vollspeicherkomponenten-Adressen umsetzt, eine Schnittstellenschaltung, die den Bildsignalprozeß mit dem Datenprozessor zu verbinden gestattet, und einen Bildsignal-Ausgabeprozessor, der so geschaltet ist, daß aus dem Vollbildspeicher Daten von Vollbildern gelesen werden und ein VaH.-bild-Farbvideosignal in einem Format erzeugt wird, welches von der Bildanzeigeeinrichtung, wie einem Farbbildmonitor oder einem Fernsehgerät, auf- bzw. annehmbar ist.

Der Vollbildspeicher speichert eine Bild- bzw. Videoinformation für jedes Bildelement in einer Bildelement-Koordinatenmatrix für eine Sichtanzeige. Der betreffende Speicher weist eine erste Vollbildspeicherkomponente auf, welche die Helligkeitskomponente bezüglich des jeweiligen Bildelements der Sichtanzeite mit einer vorgegebenen Auflösung speichert. Außerdem weist der betreffende Speicher einen zweiten Komponentenspeicher auf, der eine Farbfestlegungsinformation bezüglich zweier Farbkomponenten der Sichtan-

13 0066/0710

zeige speichert. Jede der betreffenden Farbkomponenten ist bei vollem Dynamikbereich festgelegt, wobei jedoch eine Abtastung lediglich bei der Hälfte der Bildelementstellen einer Sichtanzeige erfolgt. Die betreffenden Komponenten werden in abwechselnden Bildelementstellen der zweiten Vollbildspeicherkomponente gespeichert, um die synchronisierte Verarbeitung der Inhalte zweier Vollbildspeicherkomponenten bei gleicher Bandbreite zu erleichtern.

Eine flexible Hardware-Architektur ermöglicht, das graphische Bildsystem in sequentiellen Schritten von einem einfachen FarbaufZeichnungssystem bis zu einem Vollfarb-Doppelbildspeicher-Komponentensystem (YIQ-Komponenten) und zu einem Vollbildspeicher-Komponentensystem mit RotT, Grün- und Blau-Vollfarb-Auflösungstripeln auszubauen bzw. zu aktualisieren, und zwar durch alleiniges Hinzufügen von Speicherkapazität und durch Vornahme von geringfügigen Einstellungen, ohne daß bei Systemen der unteren Ausbaustufe verwendete teuere Komponenten auszuranchieren sind.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm ein rechnergesteuertes graphisches System gemäß der Erfindung.

Fig. 2 zeigt in einem Blöckdiagramm einen Vollbildspeicher für das graphische System gemäß Fig. 1.

Fig. 3 zeigt in einem Blockdiagramm ein SpeicherSteuerwerk für das in Fig. 1 dargestellte graphische System. Fig. 4 zeigt in einem Blockdiagramm eine Eingangs-Abtasteinrichtung für das in Fig. 1 dargestellte graphische System.

Fig. 5 zeigt in einem Blockdiagramm eine der Bildadressentransformation dienende Schnittstellenschaltung für das in Fig. 1 dargestellte graphische System.

130066/0710

ac 31U325

Fig. 6 zeigt in einem Blockdiagramm einen X,Y-Adressengenerator für die in Fig. 5 dargestellte, der Bildadressentrans format ion dienende Schnittstellenschaltung. Fig. 7 zeigt in einem Blockdiagramm eine schematische Darstellung eines Datenpuffers, wie er in der in Fig. 5 dargestellten, der Bildadressentransformation dienenden Schnittstellenschaltung angedeutet ist.

Fig. 8 zeigt in einem Blockdiagramm einen Bildsignal-Ausgabeprozessor des in Fig. 1 dargestellten graphischen Systems.

Fig. 9A und 9B zeigen in einem Blockdiagramm einen Einzelkomponenten-Bilddatenweg für den in Fig. 8 dargestellten Bildsignal-Ausgabeprozessor.

Nunmehr sei auf Fig. 1 Bezug-genommen, gemäß der ein mit Rastertastung arbeitendes rechnergesteuertes, graphisches System 10 in vorteilhafter Weise für eine YIQ-Farbdarstellung konfiguriert ist. Diese System enthält eine Rechner-Busleitung 12 mit einer Zentraleinheit 14, die durch einen an dieser Busleitung angeschlossenen Rechner der Firma Digital Equipment Corporation mit der Bezeichnung PDP 11/34 gebildet sein kann. Die an der Rechner-Busleitung 12 angeschlossenen Rechnerkomponenten enthalten einen zusätzlichen RAM-Speicher 16 mit wahlfreiem Zugriff, ein Speicherplatten-Dateisystem 18, ein Magnetband-Dateisystem 20 und eine Konsole sowie eine Konsolen-Schnittstellenschaltung 22. Ein Bildsignal- bzw. Video-Verarbeitungssystem 24 ist an der Rechner-Busleitung 12 über eine Hauptbus-Schnittstellenschaltung 26 angeschlossen, während eine Datentafel 28 und eine Prograirananzeigeeinrichtung 30 mit der Rechnerbusleitung 12 über eine duale 38,2 kBaud-Serienschnittstellenschaltung 32 angeschlossen sind. Weitere Rechner-Peripheriegeräte können erforderlichenfalls an der Rechner-Busleitung 12 angeschlossen sein. Die Rechner-Peripheriegeräte, wie ein zusätzlicher Speicher 16, ein Speicherplatten-Dateisystem 18, ein Magnetband-Dateisystem 20 und eine

130066/0710

ΐι~ 31U925

Konsole 22 können abgesehen von einer geringfügigen für die jeweilige Einheit erforderliche Modifikation von herkömmlichem Aufbau sein. Eine derartige Modifikation kann dabei erforderlich sein, damit ein Blockzugriff ermöglicht ist, was das Auftreten einer kontinuierlichen Folge von Serienwörtern oder -bytes mit hoher Geschwindigkeit für das Bildsignal-Verarbeitungssystem 24 bedeutet. Bei einem herkömmlichen direkten Speicherzugriff bezüglich des Blockzugriffs wird ein Adressenzähler, wie der Adressenzähler 34, innerhalb einer Haupteinheit, beispielsweise des Speicherplatten-Dateisystems 18, auf eine gewünschte Anfangsadresse gesetzt, und sodann wird der betreffende Zähler in seiner Zählerstellung für jedes Lese- oder Schreibwort erhöht, welches übertragen wird, und zwar solange,"bis eine bestimmte Anzahl von Wörtern über die Rechner-Busleitung übertragen ist. Das Bildsignal bzw. Video-Verarbeitungssystem 24 weist jedoch eine spezielle Blockzugriffs-Betriebsart auf, bei der sämtliche Datenwörter einer Blockübertragung einem adressierbaren Adressenspeicherplatz zugeführt werden müssen, der eine Komponente des Vollbildspeichers festlegt, während das Video-Verarbeitungssystem selbst zu einem vorher festgelegten Χ,Υ-AdressenspeicherpLatz zugreift und die Adresse für den betreffenden bestimmten Speicherplatz auf jede Wortübertragung automatisch erhöht. Es hat somit den Anschein, daß die. Rechner-Hauptbusleitung kontinuierlich den jeweiligen Zugriffs-Speicherplatz des Vollbild-Komponentenspeichers adressiert und nicht die an die Rechner-Busleitung abgegebene Adresse erhöht. Erreicht wird dies dadurch, daß ein Zählerfreigabeeingang für den Adressenzähler 34 über ein UND-Glied 36 angesteuert wird, welches selektiv durch eine Bit-Position in einem adressierbaren Steuerregister 38 freigegeben werden kann. Eine entsprechende Modifikation kann bezüglich jeder an der Rechner-Busleitung 12 angeschlossenen Einrichtung vorgesehen sein, damit eine Haupt-

130068/0710

31Η925

Busleitung für einen blockweisen Lese- und Schreib-Datenaustausch mit dem Video-Verarbeitungssystem 24 vorliegt.

Die Datentafel 28 ist vorzugsweise eine Koordinaten-Matrixeinrichtung, welche die Stelle eines Stiftes in einem orthogonalen X-Y-Koordinatensystem feststellt. Ein Datenstift 29 weist einen druckempfindlichen Mikroschalter auf, der eine Z-Achsen-Ein/Aus-Information liefert. Die Datentafel 28 weist vorzugsweise zwei benachbarte Bereiche auf, deren erster Bereich einem Farbmonitor 38 innerhalb des Video-Verarbeitungssystems 24 entspricht und deren zweiter der Programmanzeigeeinrichtung 30 entspricht. Auf eine Berührung eines der Anzeigebereiche durch den Stift liefert ein Anzeige-Zeiger- bzw. -Cursor eine sichtbare Rückkopplung für eine Bedienperson bezüglich der Stelle des Stiftes innerhalb des Koordinatensystems.

Eine Programmanzeigeeinrichtung ist vorzugsweise so angeordnet, daß eine Betriebsartsteuerung für·das rechnergesteuerte, graphische System 10 erfolgt. So kann beispielsweise eine Vielzahl von verfügbaren Betriebsarten auf der Programmanzeigeeinrichtung 30 angezeigt werden, wobei eine dieser Betriebsarten dadurch ausgewählt werden kann, daß der Stift zu einer Programmanzeigestelle hin bewegt wird,die der Betriebsart-Anzeigestelle entspricht, wie sie durch den Zeiger angezeigt wird, der auf der betreffenden Programmanzeigeeinricht 30 dargestellt wird. Außerdem wird an der betreffenden Stelle der Mikroschalter betätigt. Es dürfte einzusehen sein, daß die Auswahl einer vorgegebenen Betriebsart zu der anschließenden Anzeige und Auswahl von Unter-Betriebsarten führen kann. So könnten die Betriebsarten beispielsweise solche Vorgänge einschließen, wie das Ausmalen, Zeichnen, Löschen, Füllen, das Füllen von Tinte, einen Buchstaben-Eintrag, die Sicherstellung eines Bildes, das Wiederaufrufen eines Bildes, eine Auswahl

130066/0710

31U925

bezüglich eines Entlangstreichens, die Auslegung des Entlangstreichens, die Auslegung einer Palette bzw. Platte, das Wiederaufrufen der betreffenden Platte, die Speicherfolge und die Wiederaufruf^rolge. Ein Beispiel für eine Unter-Betriebsart könnte in dem Fall, daß eine Bedienperson die Auswahl bezüglich des Wiederaufrufens des Entlangstreichens tifft, dazu führen, daß eine zuvor bezeichnete Auswahl von Bürstenformen mit einer der Bürstenformen angezeigt wird, die durch Drücken des Stiftes 29 ausgewählt ist, während der betreffende Stift auf die zuvor beschriebene Bürstenform eingestellt war. Danach bewirkt die Bewegung des Stiftes innerhalb des Monitor-Anzeigebereiches der Tafel 28 das Einfärben auf dem Farbmonitor 38, und zwar derjenigen Be?eiche bzw. Flächen,die der Stiftbewegung entsprechen, und zwar so, als ob der betreffende Stift die Form der ausgewählten Bürste hätte. Weitere Funktionen können selbstverständlich ausgewählt werden, da die Zentraleinheit bzw. der Prozessor 14 im wesentlichen die vollständige Steuerung über jedes Bildelement hat, welches auf dem Farbmonitor 38 angezeigt wird.

Die Hauptbusleitungs-Schnittsteuerschaltung 26 dient der Herstellung einer Verbindung zwischen der Rechner-Busleitung 12 und einer Hauptbusleitung 40 für das Video-Verarbeitungssystem 24. Die Hauptbusleitung 40 enthält 16 Datenleitungen, 18 Adressenleitungen und 16 Steuerleitungen. Dies ermöglicht, daß die Hauptbusleitung 40 tatsächlich eine Erweiterung der Rechner-Busleitung zuläßt" -, wodurch es den an der Rechner-Busleitung angeschlossenen Haupteinrichtungen ermöglicht ist, einen direkten adressierbaren Zugriff zu den Hauptkomponenten des Video-Verarbeitungssystems 24 auszuführen, wie zu einem Video-Ausgabeporzessor 42 und einer Eingabe-Abtasteinrichtung 44, einem Speichersteuerwerk 46 und einer

130066/0710

•Φ ·Λ

41 * w

der Bildadressentransformation dienenden Schnittstellenschaltung (PATI) 48.

Ein Codierer 58 kann als wahlweise Einrichtung vorgesehen sein, um die Rot-, Grün- und Blau-Bildfarbsignale (üblicherweise mit gb bezeichnet) von dem Video-Ausgabeprozessor 42 zu lesen und ein Fernsehbildsignalgemisch zu erzeugen.

Der Kern des Video-Verarbeitungssystembereiches 24 des mit Rasterabtastung arbeitenden rechnergesteuerten graphischen Systems 10 ist ein modular erweiterungsfähiger Vollbildspeicher 50. Der Vollbildspeicher 50 enthält das, was in einem herkömmlichen graphischen System als 1, 2 oder 3 gesonderte Vollbildspeicher betrachtet würde sowie einen überlagerungsspeicher mit einer Tiefe von 1 Bit. Während jeder der Komponentenspeicher des Vollbildspeichers mit Hilfe von 16K χ 1 Bit-Speicherchips ausgeführt ist, sorgt ein Speichersteuerwerk 52 für eine solche Adressentransformation, daß jedes Bildelement einer Bildanzeige in einem XY-Koordinatensystem adressiert werden kann, in welchem eine X-Adresse eines von 768 Bildelementen in einer Abtastzeile eines Videobildes auswählt, während eine Y-Adresse eine von 512 Abtastzeiien oder -reihen innerhalb eines Videobildes auswählt. Dadurch wird lediglich ein Teil des vollständigen Bildes bzw. Vollbildes dargestellt, welches als 910 Bildelemente pro Abtastzeile und 525 Abtastzeilen pro Vollbild betrachtet werden kann. Die 16K χ 1 Bit-Speicherchips sind jeweils derart parallel angeordnet, daß der Vollbildspeicher 50 mit einer sehr hohen Eingangs/Ausgangs-Bandbreite gebildet ist, die es dem betreffenden Speicher ermöglicht, gleichzeitig folgende Funktionen zu unterstützen: eine Echtzeit-Bildsignaleingabe von der Eingabe-Abtasteinrichtung 44, eine Echtzeit-Bildsignalausgabe·über den Video-Ausgabeprozessor 42 zu dem Monitor 38 hin, einen Zugriff durch eine Busleitungs-Haupteinrichtung auf der Rechner-Bus-

130066/0710

31U925

leitung 12 über die der Bildadressentransformation dienende Schnittstelleneinrichtung, einen Erneuerung- bzw. Auffrischzugriff zum Auffrischen der Speicherchips und einen Zugriff zu zumindest einerjweiterenVideo-Verarbeitungssystemeinrichtung im Falle des zukünftigen Ausbaus.

Die Vollbildspeicher-Datenbusleitung umfaßt 104 Datenleitungen, die in 32 Datenleitungen für jeweils einen von drei Komponentenspeichern und in 8 Datenleitungen für den überlagerungs- bzw. Einblendspeicher gruppiert sind. Ein Multiplexer 54 ermöglicht die Auswahl einer dieser Gruppen, um eine Übertragung über eine 32-Bit-Datenbusleitung vonzunehmen und eine Datenverbindung über die der Bildadressentransformation dienende Schnittstelleneinrichtung 48 zu einer Bus-Haupteinrichtung an der Rechner-Busleitung 12 vorzunehmen.

In der Wort/Byte-Betriebsart bewirken die von dem überlagerungs- bzw. Einblend-Komponentenspeicher verschiedenen drei Komponenten des RahmenSpeichers eine Speicherung und das Lesen eines Informationswortes (16 Bits) oder eines InformationsbyteE (8 Bi's) für die jeweilige XY-Bildelement-Speicherstelle. Bei ι Vielfach-Byte-Betrieb bewirken diese Komponenten die Speicherung und das Lesen eines Superwortes, welches 24 Bytes umfaßt. Dies entspricht 24 benachbarten Bildelementen in einer Abtastzeile eines Videobildes. Die 768 Bildelemente für irgendeine vorgegebene Abtastzeile können somit innerhalb eines von 32 Superwörtern für die Abtastzeilen enthalten sein. Jedes der Superwörter wird über die Vollbildspeicher-Datenbusleitung 56 in Form von 6 seriell auftretenden Elementen oder Feldern mit jeweils 4 Bytes übertragen. Da der Überlagerungs- bzw. Einblendsp_eicher lediglich ein Bit je Bildelement-Speicherplatz speichert, anstatt ein 8 Bit umfassendes Byte, wie dies für die drei Komponentenspeicher zutrifft, enhält ein Überlagerungs- bzw. Einblend-Superwort

130066/0710

"J" 31H925

lediglich drei Bytes. Durch gesonderte Eingangs- und Ausgangs-Verriegelungseinrichtungen ist es dem Vollbildspeicher 50 ermöglicht, eine Information von der Eingabe-Abtasteinrichtung 44 oder von einer anderen Quelle her zu schreiben, während Daten über die Vollbildspeicher-Datenbusleitung 56 von den Ausgabe-Verriegelungseinrichtungen zu dem Video-Ausgabeprozessor 42 hin übertragen werden, und zwar für eine Anzeige auf dem Farbmonitor 38.

Nunmehr sei auf Fig. 2 Bezug genommen, gemäß der der Vollbildspeicher 50 vi er Speicherkomponenten umfaßt, zu denen eine Y/Rot-Komponente 66, eine I,Q/Grün-Komponente 68, eine Blau-Komponente 70 und eine Überlagerungs- bzw. Einblendkomponente 72 gehören. Im Falle eines Farbaufzeichnungssystems würde die Y-Komponente 66 so ausgeführt werden, daß die Videobildinformation.gespeichert wird, während die I,Q-Komponente 68 und die Blau-Komponente 70 nicht ausgeführt wären. Das System ist jedoch ohne weiteres dadurch erweiterungsfähig, daß Speicherkarten einfach in verfügbare Schlitze eingeführt werden. So kann beispielsweise ein Schwarz-Weiß-Monitorsystem oder ein Farbaufzeichnungssystem zu einem Y,I,Q-System dadurch erweitert werden, daß einfach drei 16Kx 64-Speicherkarten hinzugefügt bzw. eingesteckt werden, um die I,Q-Komponente 68 auszuführen. Der Zwei-Komponenten-Vollbildspeicher kann dann noch weiter zu einem vollständigen Rot- ,·. Grün-, Blau-(rgb)-System erweitert werden, indem noch drei weitere Speicherkarten für die Bildung der Blaukomponente 70 hinzugefügt werden. Die Überlagerungskomponente 72 kann als wahlfreie Komponente in Verbindung mit irgendeiner der verfügbaren Überwachungs-, Farbaufzeichnungs- bzw. Y,I,Q- oder rgb-Konfigurationen verwendet werden. Es sei ferner darauf hingewiesen, daß auch andere Konfigurationen, wie eine sogenannte YUV-Konfiguration, in Übereinstimmung mit den Prinzipien der Erfindung bei Vornahme geringfügiger Modifikationen ausgeführt werden könnten.

130066/0710

31U825

Obwohl der Vollbildpuffer 50 extern, d.h. außerhalb des Speichersteuerwerks 52 als vier auswählbare Komponenten enthaltender Puffer adressiert wird, dessen Komponenten die Bild- bzw. die Videoinformation in einer X/Y-Matrix speichern, besteht intern jede der Vollbildspeicherkomponenten aus Speicherplatten mit einer Konfiguration von 16K-Wörtern, wobei jedes Wort 64 Bits umfaßt. Da jede der Vollbildspeicherkomponenten 66, 68 und 70 mit Hilfe von drei Speicherplatten ausgeführt ist, führt jeder Vollbildspeicher-Lese- oder Vollbildspeicher-Schreib-Vorgang zu einer Übertragung von 192 Bits bezüglich jeder dieser Speicherkomponenten. Darüber hinaus kann die Auflösung der Speicherkapazität jeder der Komponenten 66, 68,70 und 72 dadurch erhöht werden, daß zusätzliche Speicherkapazität für jede Komponente hinzugefügt wird, und zwar durch Hinzufügen von zusätzlichen Speicherplatten in Halbplattenschritten. Obwohl die Platten eine 16Kx 64-Konfiguration für Datenübertragungszwecke, für die Adressenauswahl und für Steuerungszwecke aufweisen, sind die Speicherchips der betreffenden Platten in 8-Bit-Bytes gruppiert, wobei jede Platte 8 Bytes an paralleler Information umfaßt. Jed-is Byte speichert eine Videoinformation für ein einziges Bildelement an einer X,Y-Matrix-Speicherstelle, und diese Information in eine obere Hälfte und in eine untere Hälfte unterteilt, so daß Speichervergrößerungen irf der oberen Plattenkapazität oder in Gruppen von 16K χ 4 Bytes vorgenommen werden können. Die drei Platten für jede der Speicherkomponenten 66, 68 und 70 liefern somit 192 Bits oder 24 Datenbytes parallel, und zwar entsprechendend den 24 Bildelementen der Videoinformation. Diese 24 Datenbytes werden als ein Superwort bezeichnet; die Organisation dieses Wortes ist dabei so getroffen, daß es eine Bildinformation für 24 benachbarte Bildelemente längs der X-Matrix-Koordinate umfaßt, wobei die Grenze eines Superwortes eine gemeinsame Grenzlinie mit dem ersten Bildelement der jeweiligen Abtastzeile der

13 0066/0710

31H925

Matrix hat. Die XY-Bildelementmatrix wird so angesehen, daß an der oberen linken Ecke mit dem Bildelement 0,0 begonnen wird, wobei die X-Koordinate nach rechts mit der jeweiligen Bildelementposition zunimmt und wobei die Y-Koordinate nach unten mit jeder Reihe oder Abtastzeile zunimmt. Diese Konfiguration führt zu 32 Superwörtern, wodurch 768 Bildelemente in jeder Zeile definiert sind, was mit 512 Abtastzeilen multipliziert zu insgesamt 16K-Superwörtern führt. Es sei daran erinnert, daß lediglich die Abtastzeilen 0 bis 484 tatsächlich sichtbar sind. Die übrigen Abtastzeilen sind für andere Zwecke als dem Abspeichern der Video-Bildelementinformation verfügbar, wie für die Speicherung der Farbauswahlinformation. Die primären Vollbildspeicherkomponenten 66, 68 und 70 werden durch 14 Bits adressiert, wodurch eines der 16K-Wörter in jedem Speicherchip ausgewählt wird. Die 14 Bits werden dabei in herkömmlicher Weise im Multiplexbetrieb als 7 Zeilenbits und 7 Spaltenbits bereitgestellt. Die gemeinsamen Zeilenauswahlsignale werden an sämtliche Speicherchips gegeben, wobei individuelle Spalten-Adressenauswahlsignale (24 pro Komponente) für eine individuelle Byte-Ebenenauswahl sorgen. Dies bedeutet, daß irgendein einzelnes Byte oder Informations-Bildelement von irgendeiner der Speicherkomponenten zum Lesen oder Schreiben einer Information ausgewählt werden kann.

Der Überlagerungs-Voll bildspeicher 72 weist dieselbe X,Y-Matrix-Koordinaten-Adressierungsfähigkeit wie die anderen Vollbildspeicherkomponenten auf, speicher-t jedoch lediglich ein Informationsbit anstatt 8 Bits je Bildelementplatz. Demgemäß enthält der Überlagerungsspeicher 72 lediglich die Hafte einer Speicherkarte, und außerdem ist er als 16K-Wörter mit 24 Bits oder 3 Bytes organisiert. Bei jedem Speicherzugriff zu dem Überlagerungsspeicher 72 werden 24 Informationsbits gelesen oder geschrieben, und zwar entsprechend denselben 24 Bildelementen, die ein

130066/0710

' %' 31U825

Superwort für die primären Vollbildspeicherkomponenten
ausmachen. Der Überlagerungsspeicher 72 ist in einer
ähnlichen Weise wie die primären Komponenten byte-adressierbar, allerdings mit der Ausnahme, daß das jeweilige Byte
8 einzelnen Bildelementen in einer Zeilenmatrix entspricht
anstatt einem einzigen Bildelement, wie im Falle der primären Komponenten.'

Jede der Vollbildspeicherkomponenten weist einen Eingangspuffer und einen Ausgangspuffer auf. Diese Puffer

sind im Stande, ein Informations-Superwort zu speichern. j

Der Überlagerungsspeicher 72 weist einen 24 Bit umfassen- i

den Eingangspuffer 76 und einen 24 Bit umfassenden Aus- [;

gangspuffer 78 auf. Der Eingangspuffer 76 ist in drei ι

steuerbare Bytes unterteilt, "die parallel an einer 8 j

Leitungen umfassenden Datenbusleitung 0D8 80 angeschlossen !

i sind. Diese Busleitung bildet einen Teil der in Fig. 1 j

dargestellten Datenbusleitung 56. Die drei Bytes des "j

Eingangspuffers 76 sind individuell über drei Überla- .·

gerungs-Schreibtaktleitungen OWCLKO-2 steuerbar. In ent- \

sprechender Weise werden die 3 Bytes des Ausgangspuffers k

78 individuell freigegeben, um Daten auf die Busleitung i

0D8 zu geben, und zwar über 3 Überlagerungs-Lesefreigabe- \,

leitungen ORDENO-2. ^;_

Die Daten werden über die Busleitung 56, welche die Bus- !

leitung 0D8 80 umfaßt, in 6 Hochgeschwindigkeits-Daten- :>

Übertragungszyklen übertragen, wobei ein Informations- ;

feld oder -bereich während jeder der 6 Zyklen übertragen

wird. Im Falle des Überlagerungsspeichers 72 wird ein

erstes Datenbyte redundant während der ersten und zweiten

Zyklen übertragen. Ein zweites Byte wird redundant während

der dritten und vierten Zyklen übert ragen und ein drittes '.

Byte wird redundant während der fünften und sechsten Zyklen 'i übertragen. Diese Redundanz wird dazu ausgenutzt, die Bild- ;

130066/0710

3114825

element-Koordinatensynchronisation mit größeren Vollbildspeicherkomponenten aufrecht zu erhalten, die eine größere Datenübertragungsbandbreite erfordern.

Der Y-Komponenten-Vollbildspeicher weist einen 192-Bit-Eingangspuffer 82 und einen 192-Bit-Ausgangspuffer 84 auf. Jeder der Puffer ist an einer 32 Bit umfassenden Y-Komponenten-Datenbusleitung 86 angeschlossen, die mit YD 32 bezeichnet ist und die einen Teil der in Fig. 1 dargestellten Datenbusleitung 56 bildet. Die Puffer für die Y-Komponente 66 sind in sechs Gruppen mit jeweils 4 Bytes konfiguriert und so angeordnet, daß sie Daten von der YD-32-Busleitung 86 in Gruppen von 4 Bytes aufnehmen bzw. an diese Busleitung ibgeben, und zwar auf das Auftreten von 6 Y-Schreibtakt-S euersignalen hin, die mit YWCLKO-5 bezeichnet sind, und auf das Auftreten von mit YRDENO-5 bezeichneten 6 Y-Lesefreigabesignalen hin. Die 192 Bits eines Superworts werden somit über die Datenbusleitung YD 32 in sechs aufeinanderfolgendenhochfrequenten Bereichen oder Feldern mit jeweils 32 Bits oder 4 Bytes übertragen. Die Pufferung oder die Datenübertragungsorganisation für den I,Q-Speicher 68 und den Blau-Speicher 70 ist weitgehend gleich der Organisation für die Y-Komponente 66, weshalb hier nicht weiter darauf eingegangen wird.

Die Ausnutzung von Eingangs- und Ausgangspuffern für jede Vollbildspeicherkomilonente verleiht dem Vollbildspeicher 50 eine extrem große Datenbit-Bandbreite, die das parallele Lesen oder Schreiben von 5 790 Bits ermöglicht, während der Multiplexbetrieb der an der Datenbusleitung 56 angeschlossenen Puffer in 6 gesonderten Bereichen oder Feldern es gestattet, daß für die Datenbusleitung 56 eine wirtschaftlich brauchbare Größe möglich ist. Diese extrem hohe Bandbreite für den Vollbildspeicher 50 ermöglicht einen kontinuierlichen Echt-

130066/0710

Γα" 31U925

zeitzugriff zu dem Vollbildspeicher, sowohl von dem Video-Ausgabeprozessor 42 her, der einen Farbmonitor 38 steuert, als auch von einem Eingangs.ibtaster 44 her, der die Video-Kamerainformation aufnimmt. Dies bedeutet, daß der Farbmonitor 38 im wesentlichen eine Echtzeitinformation anzeigt, wie sie von der Eingangs-Abtasteinrichtung 44 her aufgenommen wird. Es sei darauf hingewiesen, daß eine geringe Phasenverzögerung vorhanden sein wird, die erforderlich ist, um das Bild- bzw. Videosignal nach dem sogenannten Pipeline-Prinzip durch das Video-Verarbeitungssystem 24 zu leiten. Die Bandbreite des Vollbildspeichers 50 reicht jedoch aus, damit während der Durchführung von Echtzeit-Bildzugriffen durch die Eingangssignal-Abtasteinrichtung 44 die Video-Ausgabeeinrichtung 42 gleichzeitig Zugriffe mit*niederen Frequenzen durch zusätzliche Komponenten, wie-die der Bildadressentransformation dienende Schnittstelleneinrichtung 48 und die Chip-Auffrischschaltung unterstützen bzw. ausführen kann.

Nunmehr sei auf Fig. 3 Bezug genommen, in der in größeren Einzelheiten das Speichersteuerwerk 52 veranschaulicht ist, welches X/Y-Adressen und Vo1lbilds eicher-Zugriffsanforderungen von verschiedenen Kompone iten in dem Video-Verarbeitungssystem 24 aufnimmt und daraufhin Adressen und Zeitsteuerungskommandos für den Zugriff zu eigentlichen Hardware-Anordnung bzw. -Konfiguration der Vollbildspeicherkomponenten in dem Vollbildspeicher 50 erzeugt. Eine Anforderungs-Abtasteinrichtung 100 nimmt die Vollbildspeicher-Zugriffsanforderungen von Vollbildspeicherbenutzern an 8 Eingängen auf, die mit REQA bis REQH bezeichnet sind. Die betreffende Abtasteinrichtung erteilt die Anforderung auf einer Prioritätsbasis, wobei der Eingang REQA die höchste Priorität aufweist. Einer Speicherauffrischanforderung wird die höchste Priorität am Eingang A zugeteilt, wobei die Zuteilung nur dann er-

130066/0710

"St" 31U925

folgt, wenn ein Auffrischanforderungs-Eingabesignal von der Zeitsteuerungs- und Steuerlogik 102 her aktiv ist. Die Speicheranforderung kann für einen Diagnose- oder Wartungsbetrieb unwirksam gemacht werden. Während des normalen Betriebs nehmen die Eingangs-Abtasteinrichtung 44 und der Video-Ausgabeprozessor 42 einen Zugriff zu dem Vollbildspeicher 50 vor, und zwar auf einer hinreichend schnellen und sequentiell erfolgenden Grundlage, um die Auffrischforderungen der Speicherchips des Vollbildspeichers 50 zu erfüllen. Dabei werden drei, jeweils einen ausgewählten Benutzer kennzeichnende codierte Signale einer Quittierungs-1-Decodierungsschaltung 104 und einer Quittierungs-2-Decodierungsschaltung 106 zugeführt. Die Cuittierungs-1-Decodierungsschaltung 104 erzeugt ein Benutrerquittierüngs-1-Signal für den ausgewählten Benutzer auf ein Benutzerauswahlsignal der Zeitsteuerungs-Schaltung 102 hin. Der Benutzer spricht auf das Benutzer-Quittierungs-1-Signal dadurch an, daß er eine X/Y-Adresse und eine weitere Steuerinformation an die Benutzer-Busleitung 108 abgibt. Danach spricht die Quittierungs-2-Decodierungsschaltung auf eine Datenbusleitung-Zuteilung von der Zeitsteuerungsschaltung 102 hin derart an, daß ein Benutzer-Quittierungs-2-Signal für den ausgewählten Benutzer von 8 Benutzern erzeugt wird. Dadurch wird dem betreffenden Benutzer das Kommando gegeben, Daten auf die Datenbusleitung 56 abzugeben oder von dieser Datenbusleitung her aufzunehmen. Im Falle der übertragung eines Datenbytes oder Datenworts erzeugt die Zeitsteuerschaltung 102 einen einzelnen Impuls auf ein mit Benutzer-Hilfsspeicher bezeichnetes Signal hin, welches als Lese/Freigabeimpuls oder als Schreibtaktsignal bzw. Schreibabtastsignal seitens des Benutzers dient und welches durch das Benutzer-Quittungs-2-Signal freigegeben wird. Im Falle einer Datenfeldübertragung über die Datenbusleitung 56 werden 6 aufeinanderfolgende Impulse auf das Benutzer-Hilfsspeichersignal hin durch

130066/0710

31U825

die Zeitsteuerschaltung 102 erzeugt, um 6 aufeinanderfolgende Bereiche bzw. Teile eines SuperWortes durch Taktsteuerung abzugeben. Eine Anforderungs-Abtasteinrichtung 100 gibt an die Zeitsteuerschaltung 102 ein Ablaufsteuerungs-Startkommando, um eine Vollbildspeicher-Zugriffsfolge auszulösen und um keine Signalfelder anfordernde Freigabesignale sowie Signalfelder freigebende Signale aufzunehmen, damit die Anforderungs-Abtasteinrichtung 100 in den Stand versetzt wird, eine Verriegelung bei einer höheren Benutzer-Anforderungsprioriät zu einem vorgegebenen Zeitpunkt vorzunehmen.

Ein TeHhOdr- fczw. Bereichsdecoder 108 nimmt ein 3-Bit-Benutzerfeldsignal auf der Benutzer-Busleitung 108 auf. Dieses Signal kann durch den betreffenden Decoder decodiert werden, um eine bestimmte Komponente der Vollbildkomponenten 66, 68,70 oder 72 innerhalb des Vollbildspeichers 50 zu adressieren. So kann beispielsweise eine Null die Überlagerungskomponente 72 auswählen, eine 1 kann die Y-Komponente 66 auswählen, eine 2 kann die I,Q-Kompönente 68 auswählen, eine 3 kann die B-Komponente 7o auswählen, und eine 7 kann alle vier Komponenten gleichzeitig auswählen. Der Bereichsdecoder 108 gibt an einen Spaltenadressen-Auswahldecoder 110 und an einen Speicherverriegelungs-Steuerdecoder 112 vier individuelle Signale ab, welche die Auswahl der einzelnen Vollbildspeicherkomponenten Y, I, Q, B und 0 wiedergeben, und zwar in Abhängigkeit von den drei Benutzer-Datenfeldeingangssignalen. Der TeJlMbi- bzw. Bereichsdecoder 108 nimmt außerdem Benutzersteuersignale auf, die eine Anzeige darüber liefern, ob ein angeforderter Zugriff ein Lesezugriff oder ein Schreibzugriff ist. Außerdem erfolgt eine Anzeige darüber, ob ein angeforderter Zugriff als Zugriff zu einem vollständigen Datenfeld-Superwort erfolgt, oder ob es sich um einen nicht ein derartiges Datenfeld betreffenden Zugriff handelt, oder ob der Zugriff zu einem Wort oder Byte für den Fall zu erfolgen

130066/0710

hat, daß ein nicht zu einem Datenfeld erfolgender Zugriff gefordert ist.

Kurz nachdem die Zeitsteuerschaltung 102 ein Benutzerauswahlsignal erzeugt, welches einen anfordernden Benutzer veranlaßt, eine Adresse und eine Steuerinformation an die Benutzer-Busleitung abzugeben, erzeugt die betreffende Schaltung ein Adressenverriegelungs-Abtastsignal, welches den Bereichsdecoder sowie einen Adressenumsetzer 114 veranlaßt, die Benutzerinformation aufzunehmen und zu verriegeln.

Jedesmal dann, wenn ein neuer Speicherzugriffszyklus beginnt, gibt die ZeLtsteuerschaltung 102 einen weiteren Zyklusimpuls an den Bereichsdecoder 108 ab. Um die volle Bandbreite des Vollbildspeichers 50 und dessen Verbindungs-Datenbus leitung 56 zu maximieren, wird eine verschachtelte Datenübertragung ausgeführt. Der Bereichsdecoder 108 muß daher einen laufenden Speicherzugriffszyklus sowie einen nächsten Speicherzugriffszyklus verfolgen, wobei ein neues Zykluskommando den Bereichsdecoder 108 veranlaßt, die einen gerade laufenden Zyklus betreffende Information freizugeben, die nächste Zyklusinformation als laufende Zyklusinformation umzubezeichnen und einen neuen Zugriff zu der nächsten Zyklusinformation vorzunehmen. Während eines gerade laufenden Lesezyklus, während dessen die Information in den einzelnen Speicherchips adressiert und zu den Ausgangspuffern der Vollbildspeicherkomponenten übertragen wird, können beispielsweise die Daten in 6 aufeinanderfolgenden Bereichen über die Datenbusleitung zu den Eingangspuffern der Vollbildspeicherkomponenten für die Ausführung eines nächsten Schreibzyklus weitergeleitet werden. Auf die Beendigung des gerade laufenden Lesezyklus hin können die Lesedaten über die Datenbuslcitung 56 geleitet werden, während die zuvor gepufferten Schreibdaten in die Vollbildspeicher-

13 0066/0710

31U925

komponenten geschrieben werden. Um diesen Überlappungsbetrieb freizugeben bzw. zu ermöglichen, gibt der Bereichsdecoder 108 an die Zeitsteuerschaltung 102 Signale ab, die kennzeichnend sind dafür, ob der nächste Vollbildspeicherzugriffszyklus ein Zugriff mit einer Zuführung oder ohne Zuführung ist, ob ein vorliegender oder nächster Zyklus ähnlich ist, ob der nächste Zugriff ein Lese- oder Schreibzugriff ist, ob der vorliegende Zugriff ein Zugriff ohne Zuführung oder mit Zuführung ist, ob der vorliegende
Zugriff ein Wort- oder Byte-Zugriff ist, falls es sich
bei dem betreffenden Zugriff um einen mit einer Zuführung oder ohne Zuführung handelt, und ob der vorliegende Zugriff ein Schreib- oder Lesezugriff ist. Die Zeitsteuerschaltung 102 spricht auf diese Information dadurch an, daß Zeit- bzw. Takt- und Steuersignale erzeugt werden,
durch die die richtige Adresseninformation für die Komponentenspeicherchips sowie für die Eingangs- und Ausgangspuffer verfügbar gemacht werden und durch die die Übertragung der Information über die Datenbusleitung 56 gesteuert wird.

Ein Adressenumsetzer 114 ent lält einen programmierbaren ROM-Speicher, der die X,Y-El3ment-Matrix-Auswahladressen als eine 10-Bit-X- oder Zeilanadresse und als 10-Bit-Y- oder Abtastzeilenadresse aufnimmt und auf die Aufnahme
dieser Adressen hin eine Umsetzung in eine 14 Bit umfassende Superwortadresse' bewirkt, welche als Wortadresse für die eigentlichen 16K-Speicherchips sowie als 3-Bit-Speicherplatten-Nummer und als 3-Bit-Bildelement-Nummer dient. Dies ermöglicht die Kennzeichnung eines bestimmten Wortes oder Bytes innerhalb eines Superwortes während
eines Speicherzugriffs ohne Zuführung bzw. Auffüllung.

Ein Adressenmultiplexer 116 nimmt die 14 Bit umfassende Superwortadresse sowie ein Spalten/Zeilen-Auswahlsignal von der Zeitsteuerschaltung 102 her auf, um die 14-Bit-Superwortadresse in zwei im Zeitmultiplexbetrieb auf-

130066/0710

31U325

tretende, 7 Bits umfassende Adressenumzusetzen, welche zunächst eine ausgewählte Zeile und sodann eine ausgewählte Spalte innerhalb eines Speicherchips kennzeichnen.

Der Spaltenadressen-Abtastdecoder 110 spricht auf die 4-Y/Rot-, I/Q/Grün-, Blau- und O-Auswahlsignale sowie auf die Plattennummer und die Bildelementnummer-Auswahlsignale an, um Spaltenadressen-Abtastsignale zu erzeugen, mit denen individuell der Zugriff zu jedem gesondert steuerbar η Datenbyte innerhalb des Vollbildspeichers 50 gesteuert w.ird. Dies bedeutet, daß 24 Spaltenadressen-Abtastsignale für jede der Primär-Vollbildspeicherkomponenten 66, 68 und 70 erzeugt werden, wobei drei Spaltenadressen-Abtastsignale für die Überlagerungskomponente 72 erzeugt werdenl Bei einem Lesezugriff oder Schreibzugriff mit Zuführung bzw. Auffüllung werden sämtliche Bytestellen innerhalb einer ausgewählten Vollbildspeicherkomponente, bei der es sich um irgendeine Komponente oder um sämtliche Komponenten handeln kann, aktiviert. Im Falle eines Lesezugriffs ohne Auffüllung bzw. Zuführung werden die vollständigen Daten-Superwörter in die Ausgangspuffer geladen, wobei ein einzelner Bereich für die übertragung über die Datenbusleitung 56 ausgewählt wird, während die anderen 5 Bereiche unberücksichtigt gelassen werden. Im Falle einer Schreiboperation ohne Zuführung bzw. Auffüllung speichert lediglich ein Wort oder ein Byte des 24-Byte-Eingangspuffers eine gültige Information, und ein ausgewähltes 2- oder 1-Spaltenadressen-Abtastsignal muß aktiviert werden, um das Einschreiben eines Informationswortes oder -bytes in lediglich die entsprechenden 2- odor 1-Bytes der Datenspeicherplätze zu ermöglichen.

Der Speicherverriegelungs-Steuerdecoder 112 erzeugt 6 Steuersignale für jede deijprimären Vollbildspeicher-KomponGnten-

130066/0710

Eingangs- und Ausgangspuffer sowie drei Steuersignale, und zwar jeweils für Überlagerungskomponenten-Eingangspuffer und -Ausgangspuffer, um die Informationsübertragung zwischen den Eingangs- und Ausgangspuffern 76, 78, 82 und 84 unter Heranziehung der Datenbusleitung 56 zu steuern. Im Falle einer Auffüllungsübertragung wird jedes der 6 Signale für eine ausgewählte Lese- oder Schreib-Übertragungsrichtung nacheinander freigegeben, und zwar ^weils für die Daten übertragenden Vollbildspeicherkomponenten. Die Y/Rot-, I/Q/Grün-, Blau- und O-Auswahlsignale von dem Bereichs- bzw. Teilbilddecoder 108 ermöglichen die Erzeugung dieser Puffersteuersignale für eine oder sämtliche Vollbildspeicherkomponenten, und zwar in Übereinstimmung mit den Benutzerfeld-Eingangssignalen 0-2, wie dies zuvor aufgezeigt worden ist. Im Falle einer Datenübertragung mit einer Auffüllung werden die 6 sequentiell auftretenden Schreibtaktsignale für eine Datenübertragung auf das Auftreten von 6 Schreibtaktsignalen WRITECLKO-5 von der Takt- und Steuerschaltung 102 her erzeug , während die 6 Lesefreigabesignale sequentiell auf 6 ^sefreigabesignale 0-5 von der Takt- und Steuersch iltung 02 her erzeugt werden. Im Falle einer Datenübertragung ohne Auffüllung nimmt die Zeitsteuerschaltung bzw. die Takt- und Steuerschaltung die Plattennummer und die die Bildelementnummer codiert angebenden Ausgangssignale von dem Adressenumsetzer 114 her auf, um lediglich eine Schreibtakt- oder Lesefreigabe auszuwählen, die dem einzigen der 6 Superwortbereiche entspricht, der das adressierte Wort oder Byte enthält und lediglich das entsprechende Schreibtakt- oder Lesefreigabesignal aktiviert. Demgemäß wird lediglich ein einziger Datenbereich bzw. Datenbaustein für die jeweils ausgewählte Speicherkomponente über die Datenbusleitung bei einer Übertragung oder Auffüllung übertragen. Es obliegt dem Benutzer, den vollständigen Datenbereich aufzunehmen und das gewünschte Wort oder Byte aus dem 4-Byte-Bereich auszuwählen.

130066/0710

^" 3114325

Eine HauptbusJeitungs-Schnittstellenschaltung 118 sorgt für eine Verbindung der Hauptbusleitung 40 mit einer Wartungs-Busleitung 120 sowie für eine Decodierung. Die Wartungs-Busleitung 120 stellt eine Busleitungs-Haupteinrichtung an der Rechnerbusleitung 12 dar und bewirkt einen direkten adressierbaren Zugriff über die Hauptbusleitung 50 zu ausgewählten Wort- und Speicherplätzen innerhalb des Speichersteuerwerks 52 für Wartungs- und Diagnosezwecke. Obwohl die genauen Verbindungen der Wartungsbusleitung 120 der Einfachheit halber weggelassen worden sind, dürfte einzusehen ein, daß die Busleitung Daten führen kann, die ii. Speichersteuerwerkregister zu laden sind, und zwar auf adressierte Schreibkoxnmandos hin. Außerdem können entsprechend adressierbare Verknüpfungsglieder selektiv Daten an die Wartungsbusleitung 120 auf Adresseniesekommandos hin abgeben. So kann es beispielsweise für die Zentraleinheit 14 wünschenswert sein, adressierbar in die Eingangsverriegelungsschaltungen für die Anforderungs-Abtasteinrichtung 100, den Bereichs- bzw. Teilbilddecoder 108 und den Adressenumsetzer 114 zu schreiben, um Benutzer-Kommandosignale zu simulieren. In entsprechender Weise können ausgewählte Registerausgangssignale für bzw. als Steuersignale über die Wartungsbusleitung der Zentraleinheit 14 mittels Verknüpfungsglieder geleitet werden, um das Ansprechen des Speichersteuerwerks 52 abzutasten und zu überprüfen. Es sei darauf hingewiesen,daß die Wartungsbusleitung 120 außerdem zu den Zeitsteuerschaltungen bzw. Takt- und Steuerschaltungen 108 hinführt. Die Prinzipien, gemäß denen Daten adressierbar in Untersystem-Datenspeicherplätze geschrieben bzw. aus solchen gelesen werden, werden an anderer Stelle näher beschrieben.

Nunmehr sei auf Fig. 4 Bezug genommen, gemäß der der Eingangsabtaster bzw. die Eingangsabtasteinrichtung 44 eine Farbkamera enthält, die so angeschlossen ist, daß Rot-, Grün- und Blau-Video-Farbsignale an eine Umsetzmatrix

130066/0710

31U925

abgegeben werden, welche die RGB-Leistungssignale in ein YIQ-Format umsetzt. Alternativ dazu gibt in einem monochromen bzw. Schwarzweiß-System eine Einfärben- bzw. Schwarzweiß-Kamera 134 das Y-Helligkeitssignal ab, wobei ein Schalter das y-Signal entweder von der Schwarzweiß-Kamera 134 oder von der Umsetzmatrix 132 her auswählt. In einem Schwarzweiß-System wären selbstverständlich die auf die Signale I und Q sich beziehenden Komponenten des Eingangsabtasters 44 unnötig.

Die Videosignale Y, I und Q werden über Tiefpaßfilter 138, 139 bzw. 140 einem dreifachen Umschalter 142 zugeführt, der mit einem Satz von Kontakten so beschaltet ist, daß er die YIQ-Ausgangssignale der Filter 138, 139 und 140 aufnimmt, und der mit einem Zweiten Satz von Anschlüssen so beschaltet ist, daß er die YIQ-Ausgangssignale aufnimmt, die ein Kammfilter 144 erzeugt, und zwar auf ein NTSC-Bildsignalgemisch hin. Die analogen Ausgangssignale des Schalters 142, die mit AY, AI bzw. AQ bezeichnet sind, werden mit Hilfe von Analog-Digital-Wandlern 146, 147 bzw. 148 abgetastet und in 8 Bit umfassende digitale Darstellungen umgesetzt. Der Analog-Digital-Wandler 146 tastet das Signal AY mit einer Bildelementrate ab, die eine Periode von etwa 70 Nanosekunden aufweist, wobei die Abtastung auf das Signal YCLK hin erfolgt, welches von einer Takt- und Steuerschaltung 150 erzeugt wird. In entsprechender Weise tasten die Analog-Digital-Wandler 147 und 148 die Signale AI bzw. AQ mit einer Abtastrate ab, die die Hälfte der Bildelementrate ausmacht, wobei die Abtastung auf ein Signal IQCLK von der Takt- und Steuerschaltung 150 her erfolgt. Diese Abtastung mit der halben Abtastrate ermöglicht es in dem Fall, daß die Signale I und Q in dem IQ-Komponentenbildspeicher 68 mit den I-Abtastproben in den geradzahligen Bildelementstellen und den Q-Abtastproben in den ungeradzahligen Bildelementstellen kombiniert werden, daß eine

130066/0710

- 24 -

30 31U925

Gesamt-Datenrate erhalten wird/die gleich der Y-Signaldatenrate ist. Dies ermöglicht, die kombinierten IQ-Signale synchron und parallel mit dem Y-Signal zu verarbeiten.

Ein y-Speicher 152 arbeitet unter der Steuerung des Taktsignals YCLK, um das 8-Bit-Ausgangssignal des Analog-Digital-Wandlers 146 als Leseadressen-Eingangssignal aufzunehmen und daraufhin ausgangsseitig ein entsprechendes 8-Bit-Wort abzugeben. Ein Y-Speicher 156 stellt eine extrem einfache und dennoch wirtschaftliche wirksame Einrichtung dafür dar, das Y-Signal in Überstimmung mit einer bestimmten Funktion zu variieren. So könnte beispielsweise der Y-Speicher 152 in jedem seiner 256 adressierbaren Spe icherp.1 ätze Daten gleich der Adresse des betreffenden Speicherplatzes speichern. Dies würde dazu führen, daß das Ausgangssignal des Y-Speichers 152 mit dem Eingangssignal identisch wäre. Alternativ dazu könnte der Y-Speicher 152 Daten enthalten, die eine Korrektur bezüglich der Nichtlinearitäten in dem Y-Signal oder irgendeine andere erwünschte funktioneile Beziehung zwischen dem Eingangssignal und dem Ausgangssignal hervorrufen. Ein I-Speicher 154 und ein Q-Speicher 156 lassen entsprechende funktioneile Umsetzungen bezüglich der Signale I bzw. Q zu. Ein Doppelzeilen-Y-Puffer 158 enthält zwei 768 χ 8-Zeilenpuffer für die Speicherung der Y-Komponente dos Videosignals, wie es von dem Y-Speicher 152 her aufgenommen wird. Die Zeitsteuerschaltung bzw. Takt- und Steuerschaltung 150 bewirkt Puffereingangssteuerungen zur Speicherung einer Videoinformationszeile in einem ersten Pufferbereich des Doppelzeilen-Y-Puffers 158. Sobald der erste Bereich eine Zeile der Video-Y-Komponenteniformation speichert, erfolgt eine Umschaltung, und die Puffereingangssteuerung beginnt damit, den zweiten Zeilenpuffer zu veranlassen, die zweite Videoinformationszeile aufzunehmen und zu speichern. Bei einem Format mit zwei Teilbildern dürfte einzusehen sein, daß die zweite

130066/0710

Λ * 1 *

3Α 31Η925

Zeile der zweiten Zeile des ersten Teilbildes oder der dritten Zeile eines vollständigen Bildes entspricht. Wenn die zweite Informationszeile in den zweiten Teil. des Doppelzeilen-Y-Puffers 158 geladen wird, erzeugt die Takt- und Steuerschaltung 150 Pufferausgangs-Steuersigna-Ie, die den ersten Teil des Doppelzeilen-Y-Puffers 158 veranlassen, die zuvor gespeicherte erste Informationszeile an die Y-Komponente 66 des Vollbildspeichers 50 über den Y-Datenbusleitungsteil YD32 der Datenbusleitung 56 abzugeben. Unterdessen hat der zweite Teil des Doppelzeilen-Y-Puf fers 158 die zweite Informationszeile aufgenommen, und der erste Teil bzw. Bereich dieses Puffers wird seinen vollständigen Inhalt an die Y-Vollbildspeicherkomponente 66 übertragen haben; er kann dann damit beginnen, die dritte Videoinformationszeile aufzunehmen, während die zweite Videoinformationszeile aus dem zweiten Bereich bzw. Teil des Doppelzeilen-Y-Puffers 158 an in Frage kommende Speicherstellen in der Y-Komponente 66 des Vollbildspeichers 50 übertragen wird. Es sei darauf hingewiesen, daß der Doppelzeilen-Y-Puffer 158 somit die Übertragung vollständiger Datenzeilen zu der Y-Komponente 66 hin ermöglicht, während eine Pufferung vorgenommen wird, wodurch eine Anpassung an Verzögerungen beim Zugriff zu dem Vollbildspeicher 50 sowie an die alternierend auftretenden Pausen und Bursts erfolgt, die sich aus der großen Bandbreite der Superwortübertragung über die Datenbusleitung YD32 in 6 aufeinanderfolgenden Datenbereichen oder Feldern mit jeweils 4 Bytes ergeben. Dies bedeutet, daß nach übertragung eines 24-Byte-Superwortes über die Datenbusleitung in schneller Aufeinanderfolge eine Pause mitberücksichtigt werden muß, da der Eingangsabtaster 44 den Zugriff zu dem Vollbildspeicher 50 bezüglich einer weiteren Datenübertragung abwartet. Unter normalen Bedingungen ist zu erwarten, daß der Ausgabebereich des Doppelzeilen-Y-Puffers 158 in die Vollbildspeicherkomponente 66 geleert wird, bevor der andere Bereich mit einer neuen Zeile von ein-

130066/0710

3ä 31H925

treffenden Videodaten gefüllt wird.

Die Arbeitsweise des Doppelzeilen-IQ-Puffers 160 ist weitgehend identisch mit der Arbeitsweise des Doppelzeilen-Y-Puffers 158, allerdings mit der Ausnahme, daß der Doppelzeilen-IQ-Puf fer abwechselnd Ausgangssignale von dem I-Speichar 154 und dem Q-Speicher 156 aufnimmt. Da jedes dieser Ausgangssignale mit der halben Datenrate der Ausgangssignale des Y-Speichers 152 aufgenommen wird, stimmt die Gesamtdatenrate bezüglich des Doppelzeilen-IQ-Puffers 160 mit der des Doppelzeilen-Y-Puffers 158 überein. Ein Vollbildspeicher-Adressenzähler 162 kennzeichnet die X,Y-Matrix-Superwortgrenzen bezüglich der Superwörter, die von den Doppelzeilen-Puffern 158, 160 an den Vollbildspeicher 50 ausgegeben werden. Der betreffende Zähler wird mit jeder Superwortabgabe in seiner Zählerstellung durch die Takt- und Steuerschaltung 150 erhöht. Die betreffende Takt- und Steuerschaltung 150 gibt außerdem ein Adressenausgabe-Freigabesignal auf das Signal ACK1 (Quittungssignal 1) von dem Speichersteuerwerk 46 ab und erzeugt ein Rücksetzsignal, welches eine Synchronisation des Adressenzählers 162 mit dem eintreffenden Bild- bzw. Videosignal ermöglicht. Die Takt- und Steuerschaltung 150 bewirkt außerdem eine Aufnahme und Erzeugung der Benutzer-Busleitungs-Steuersignale, die in Verbindung mit dem Speichersteuerwerk 46 beschrieben worden sind. Die Ausgangssignale betreffend das Teilbild 0-2 bezeichnen eine Zahl 6,die die Auswahl der Y-Komponente 66 und der.IQ-Komponente 68 des Vollbildspeichers 50 für die gleichzeitige Datenübertragung kennzeichnet. Es sei darauf hingewiesen, daß durch geringfügige Modifikationen, wie durch die Hinzufügung eines dritte η Doppelzeilen-Puffers für die Pufferung von drei Farbl-omponenten und durch geeignete Modifikationen bezüglich der Umsetzmatrix 132 und der Tiefpaßfilter 138-140 der Eingangsabtaster 44 in einen vollständigen RGB-3-Farben-Eingangsabtaster für den Einsatz

130068/0710

31U925

in einem solchen Anwendungs- bzw. Konfigurationsbereich umgewandelt werden könnte, gemäß dem der Vollbildspeicher 50 durch 3 Primär-Vollbildspeicherkomponenten 66, 68 und 70 ausgeführt wäre, die die Komponentensignale für die Signale Rot, Grün bzw. Blau speichern würden.

Eine Hauptbusleitungs-Schnittstellenschaltung 164 und ihre zugehörige Wartungsbusleitung 166 stehen für eine Verbindung zu der Hauptbusleitung 40 zur Verfügung und ermöglichen der Hauptbusleitung 12 bzw. der daran angeschlossenen Haupteinrichtung, ein in adressierbaren Lese- und Schreibzugriff zu ausgewählten Datenspeicherplätzen und zu der Datenstatusinformation des Eingangsabtasters 44 vorzunehmen. In einer der Ausführung der Wartungsbusleitung für das Speichersteuerwerk 46 entsprechenden Weise ermöglicht die Wartungsbusleitung 166 das Schreiben sowie das Lesen ausgewählter Wortspeicherplätze bezüglich des Y-Speichers 152, des I-Speichers 154 und des Q-Speichers 156 sowie das Schreiben und Lesen von Daten in bzw. aus den Doppelzeilen-Puffern 158 und 160. Außerdem ist ein Wartungs- und Diagnosezugriff zu ausgewählten Informationsgruppen innerhalb der Takt- und Steuerschaltung 150 vorgesehen. Die Eingangs- und Ausgangspuffer für die jeweilige Vollbildspeicherkomponente versehen den Vollbildspeicher 50 mit einer extrem großen Daten-Bit-Bandbreite, die das parallele Lesen oder Schreiben von 5790 Bits ermöglicht, während der Multiplexbetrieb der Puffer zu der Datenbusleitung 56 hin in 6 gesonderten Feldern oder Bereichen der Datenbusleitung 56 ermöglicht, eine wirtschaftlich vernünftige Größe zu haben. Diese extrem hohe Bandbreite für den Vollbildspeicher 50 ermöglicht einen fortwährenden Echtzeit-Zugriff zu dem Vollbildspeicher sowohl von dem einen Farbmonitor 38 steuernden Video-Ausgangsprozessor 42 als auch von dem die Bildkamera-Information aufnehmenden Eingangsabtaster 44. Dies bedeutet, daß der Farbmonitor 38 im wesentlichen eine Echtzeit-Infor-

130066/0710

mation anzeigen kann, wie sie von dem Eingangsabtaster erhalten wird. Es sei darauf hingewiesen, daß eine geringe Phasenverzögerung vorhanden sein kann, die für das Bildsignal erforderlich ist, um nach dem Pipeline-Prinzip durch den Ausgabeprozessor 42 des Bildverarbeitungssystems zu gelangen. Die Bandbreite des Vollbildspeichers 50 reicht aus, damit während der Durchführung bzw. Unterstützung von Echtzeit-Bildzugriffen durch den Eingangsabtaster 44 und den Video-Ausgabeprozessor 42 gleichzeitig Zugriffe mit niederer Frequenz durch zusätzliche Komponenten, wie durch die der Bildadressentransformation dienende Schnittstellenschaltung 48 und die Speicherauffrischschaltung vorgenommen bzw. unterstützt werden können.

Nunmehr sei auf Fig. 5 Bezug genommen, gemäß der die der Bildadressentransformation dienende Schnittstellenschaltung (PATI) 48 eine Hauptbusleitungs-Schnittstellenschaltung 180 enthält, welche die Hauptbusleitungsadresse aufnimmt. Außerdem sind Steuerschaltungen 0-12 vorgesehen. Überdies wird ein System-Synchronisiersignal SSYNC an die Hauptbusleitung zurück abgegeben, um die Datenübertragung zwischen der Hauptbusleitung 40 und der Schnittstellenschaltung 48 zu erleichtern. Die Schnittstellenschaltung 48 enthält ferner eine Zeitsteuerschaltung bzw. Takt- und Steuerschaltung 182, die eine Hauptbusleitungs-Steuersignalinformation von der Haüptbusleitungs-Schnittstellenschaltung 180 her aufnimmt und die die erforderlichen Takt- und Steuersignale für die Schnittstellenschaltung 48 daraufhin erzeugt. Diese Steuersignale umfassen zu der Hauptbusleitungs-Schnittstellenschaltung 180 hin übertragene Signale, durch die die Erzeugung der decodierten Lese-Decodierungssignale RDECO-15 und der Schreib-Decodierungssignale WDECO-15 für die Auswahl eines speziellen Registers und von Verknüpfungsstellen in Abhängigkeit von den Hauptbusleitungs-Adressen freigegeben

130066/0710

wird. Die Takt- und Steuerschaltung 182 erzeugt außerdem ausgewählte decodierte Signale für die Steuerung von Verknüpfungsgliedern bzw. Verknüpfungsfunktionen und zum Laden von ausgewählten Daten- und Registerstellen. Die betreffenden Signale sind dabei mit Verknüpfungsfreigabesignal GEO-15 und mit Schreibabtastsignal WSO-15 bezeichnet. Zwei sogenannte Tristate-Puffer 184, 185 werden auf die decodierten Zeitsteuerungs- bzw. Taktsignale WSO und GEO freigegeben, um bidirektionale Datenverbindungen zwischen der 16 Bit breiten Hauptdatenbusleitung und der internen 16 Bit gepufferten Datenbusleitung der Schnittstellenschaltung herzustellen. Die Puffer-Datenbusleitung 0-15 sorgt für eine Datenverbindung zu sämtlichen Hauptbetriebskomponenten der Schnittstellenschaltung 48, einschließlich der Takt- und Steuerschaltung 182, einer Benutzerbus-Schnittstellenschaltung 188, einem Adressensteuerregister 190, einem Datenpuffer 192 und einem XY-Adressengenerator 194.

Das Adressensteuerregister 190 wird mit Daten von der Hauptdatenbusleitung her auf das Auftreten eines Schreib-Decodierungssignals WDECO von der Hauptbusleitungs-Schnittstellenschaltung 180 her geladen. Das Adressensteuerregister 190 speichert eine Statusinformation von der Zentraleinheit 14, um die Betriebsart der Schnittstellenschaltung 38 zu steuern.

Aufgrund der großen Anzahl von Bildelementen in einem einzelnen Vollbild eines Fernseh-Videobildes (768 Bildelemente pro Zeile χ 485 Zeilen oder Abtastzeilen) ist es nicht vernünftig, den normalen Adressenraum der Zentraleinheit dazu heranzuziehen, die einzelnen Bildelementstellen innerhalb eines Videoinformations-Vollbildes zu unterscheiden. Die Kennzeichnung einer Bildelementstelle durch die Zentraleinheit 14 wird dadurch vorgenommen, daß zunächst über die Rechnerbusleitung 12 und die Hauptbusleitung 10 eine 10 Bit umfassende X-Adresse übertragen wird, welche

130066/0710

"^Μ" 31H925

eine bestimmte Bildelementstelle innerhalb einer Zeile kennzeichnet, und daß sodann eine 10 Bit umfassende Y-Adresse übertragen wird, die eine bestimmte Reihe bzw. Zeile innerhalb des Vollbildes kennzeichnet. Eine dritte Datenübertragung wird dann dazu herangezogen, zu der der Bildelementstelle entsprechenden Videoinformation zuzugreifen. Da die drei primären Vollbildspeicherkomponenten 66, 68 und 70 ein Informations-Byte pro Bildelementstelle speichern und die Überlagerungskomponente 72 ein Informations-Bit je Bildelementstelle speichert, jedoch Daten lediglich in Byte-Ebenen-Datengruppen überträgt, müssen bis zu 4 Daten-Bytes übertragen werden, um eine Datenverbindung mit einer einzigen Bildelementstelle in sämtlichen 4 Vollbildspeicherkomponenten zu erzielen.

Um die Ablauffolge der Vollbildspeicherzugriffe zu erleichtern und um die Forderung nach übertragung eines Wortes einer X-Adresseninformation und eines Wortes einer Y-Adresseninformation für jede Folge der Bildelementstellen zu vermeiden, führt die Schnittstellenschaltung 48 einen Blockbetrieb unter der Steuerung des Adressensteuerregisters aus, um automatisch die Adressenplätze unter Bedingungen weiterzurücken, die von der Zentraleinheit definiert sein können, welche die ausgewählte BetriebsSteuerinformation in das Adressensteuerregister 190 lädt. Die Bitstellen 15, 14 bzw. 13 des Adressensteuerregisters 190 speichern Datenbits für die Freigabe des automatischen Weiterrückens bzw. Vergrößerns der Bildelementadressen auf Zugriffe zu der Y/Rot-Vollbildspeicherkompononte 66, der IQ/Grün-Vollbildspeicherkomponente 68 und der Blau-Vollbildspeicherkomponente 70. Die Bitstelle 10 speichert in entsprechender Weise ein Bit für die automatische Weiterschaltung auf das Zugreifen zu der Überlagerungs-Vollbildspeicherkomponente 72. Die Bitstellen 9 und 8 speichern mit EAINCR und EAINCW bezeichnete Bits für die Freigabe der automatischen Weiterschaltung auf Lese- bzw. Schreibzugriffe hin. Die

130066/0710

Bitposition 2 befiehlt Blockbetriebsoperationen bei einem durch ein Verknüpfungsbit 1 gegebenen Blocklade-Freigabebit BME oder bei einzelnen Lese- oder Schreibzugriffen ohne automatisches Vergrößern, wenn der Wert 0 vorliegt. Die Bitstelle 1 zeigt an, ob die Bildelementadressen während einer Blockbetriebsoperation zu verkleinern oder zu vergrößern sind, und zwar mit einem Signal, welches mit ADEC/INC bezeichnet ist. Die Bitstelle 0 ist lediglich in einem NichtBlock-Betriebszustand wirksam und zeigt an, ob ein Datenwort oder ein Datenbyte angefordert worden ist.

Die Block-Betriebsart sorgt für Mehrfachwortübertragungen in derselben Richtung. Die Χ,Υ-Adresse muß an einer Superwort-Grenze beginnen (der Beginn jeder Zeile, d.h. X=O, wird als Superwort-Grenze garantiert), und die Anzahl der Übertragungen muß eine ganze.Anzahl von Superwörtern sein.

Die Benutzerbusleitungs-Schnittste]lenschaltung 188 spricht auf Takt- und Zeitsteuersignale von der Takt- und Steuerschaltung 182 sowie von Vollbildsp( icherkomponenten-Auswahlsignalen an, die als Teil einer Rechnerbusleitungs-Hauptadressenbezeichnung über die Hauptbusleitung-Schnittstellenschaltung 180 und die Takt- and St(Verschaltung 182 zu der Benutzerbusleitungs-Schnittstellen^chaltung 188 übertragen werden. Daraufhin erzeugt die Benutzerbusleitungs-Schnittstellenschaltung 188 die Kombination von Benutzer-Teilbildsignalen 0-2 für die Auswahl einer adressierten Vollbildspeicherkomponente. Die Benutzerbusleitungs-Schnittstellenschaltung 188 erzeugt außerdem ein PATI- bzw. Schnittstellenschaltungs-Anforderungssignal C, welches das Speichersteuerwerk 46 darüber informiert, daß die Schnittstellenschaltung 48 einen Zugriff zu dem Vollbildspeicher 50 sucht. Die Benutzerbusleitungs-Schnittstellenschaltung 188 erhält außerdem die Rückführ-Zeitsteuersignale ACK1 und ACK2 von dem SpeicherSteuerwerk 52 her.

130066/0710

Nunmehr sei auf Fig. 6 Bezug genommen, gemäß der derxY-Adressengenerator 194 zwei 12 Bit umfassende X- und Y-Grenzregister oder Aufnahmeeinrichtungen 200, 202 enthält. Diese Register können mit von der Zentraleinheit erzeugten Daten geladen werden, die über die gepufferte Datenbusleitung übertragen werden. Obwohl die X- und Y-Adressen eine maximale Größe von 10 Bits aufweisen, vermeidet die Verwendung von 12-Bit-Grenzregistern die Möglichkeit der Behandlung einer Adressenvergrößerung oder einer von der Zentraleinheit abgegebenen Adresse als sich mit der Information wiederholende Adresse, die von der Bildanzeige rechts bei unrichtiger Anzeige auf der linken Seite angezeigt wird. Die Grenzregister sorgen für eine aromatische Hardware-Überprüfung bezüglich der Video-Bildgrenzen und entlasten somit die Zentraleinheit 14 von einer beträchtlichen Programmausführungszeit, die normalerweise erforderlich wäre, um Überprüfungen vorzunehmen, damit sicher ist, daß jede ausgewählte Bildelementadressenstelle innerhalb des Adressenbereichs eines Videobildes liegt. Die Grenzregister liefern außerdem programmierbare Anzeigen der maximalen Adressengrenzen, um eine automatische Fortschaltung während der Blockbetriebs-Übertragungzu ermöglichen. Auf die Feststellung hin, daß beispielsweise der X-Adressenzähler eine maximale Grenze erreicht hat, wird der Zähler zurückgesetzt, und die Zählerstellung des Y-Adressenzählers wird um 1 erhöht, damit ein Zugriff zu einer neuen Zeile eines Bildes bzw. Vollbildes begonnen wird.

Jede der Komponenten des XY-Adressengenerators 194 wird durch eine Tristate-Verknüpfungsschaltung ausgeführt, die eine leichte Auswahl von Datenübertragungen von einer Stelle zu einer anderen Stelle unter Heranziehung der Hauptbusleitungs-Schnittstellenschaltung und der decodiorten Ausgangssignale der Takt-und Steuerschaltung ermöglicht. Durch Freigabe des Ausgangs des 12-Bit-X-Grenzregisters 200 mit Hilfe eines Signals RCED2 und durch gleichzeitiges Freigeben

130066/0710

*' 31U925

eines Tristate-Verknüpfungsgliedes 204 mit demselben Signal kann die Zentraleinheit beispielsweise den Inhalt des 12 Bit umfassenden X-Grenzregisters an die gepufferte Datenbusleitung für die Übertragung zu der Rechnerbusleitung 12 abgeben, und zwar für Wartungs- und Diagnosezwecke. Alternativ dazu kann der Ausgang des 12 Bit umfassenden X-Grenzregisters 200 unwirksam gemacht bzw. gesperrt werden, wobei die Ausgangsbusleitung des betreffenden Registers dann dazu ausgenutzt wird, Daten von der gepufferten Datenbusleitung über das Tristate-Verknüpfungsglied 206 zu einem 10-Bit-X-Adressenzähler zu übertragen. In entsprechender Weise kann ein 10-Bit-Y-Adressenzähler 210 geladen werden.

Eine 12-Bit-Vergleicherschaltung 212 nimmt an ihrem B-Eingang das Ausgangssignal des 12-Bit-X-Grenzregisters 200 und an ihrem Α-Eingang das Ausgangssignal des 10-Bit-X-Zählers 208 auf und erzeugt ein Ausgangssignal X, welches größer ist als der Maximalwert XGTM zum jeweiligen Zeitpunkt, zu dem der Inhalt des X-Adrc ssenzählers 208 den Inhalt des X-Grenzregisters 200 übersteigt. In Abhängigkeit von den Umständen und dijr Betriebsart könnte das Signal XGTM anzeigen, daß das Ende einer Abtastzeile erreicht ist und daß der X-Zähler auf 0 zurückgesetzt werden sollte, wobei der Y-Zähler in seiner Zählerstellung weitergeschaltet bzw. erhöht wird, damit eine neue Abtastzeile begonnen wird oder damit angezeigt wird, daß eine unpassende Adresse in den X-Adressenzähler 208 von dem Datenverarbeitungssy.stem her geladen worden ist. In diesem Falle ist die Schnittstellenschaltung 48 in Datenübertragungen mit der Rechnerbusleitung 12 einbezogen, sperrt jedoch Datenübertragungen in Verbindung mit dem Vollbildspeicher 50, bis der unrichtige Adressenzustand korrigiert worden ist. In entsprechender Weise vergleicht eine 12-Bit-Vergleicherschaltung 214 die in dem Zähler

130066/0710

~™~ 31U925

gespeicherte 10-Bit-Y-Adresse mit der in dem Zähler 202 gespeicherten 12-Bit-Grenzadresse, um einen Y-Wert zu erzeugen, der größer ist das maximale Signal YGTM, wenn der Y-Zähler 210 anzeigt, daß eine Adresse vorliegt, die größer ist als die Grenzadresse, welche zuvor in das Grenzregister 202 geladen worden ist. Ein ODER-Glied 216 nimmt die Signale XGTM und YGTM auf, um ein Signal X oder ein Signal Y zu erzeugen, welches größer ist als das maximale Signal X oder YGTM, damit ein möglicher Fehlerzustand für die Takt- und Steuerschaltung 182 angezeigt wird. Eine 10-Bit-X-Adressenpufferschaltung 218 nimmt eine X-Adresse von dem X-Adressenzähler 208 her auf und hält die Adresse während der Vollbildspeicher-Lese- oder -Schreibzugriffe fest. In entsprechender V'eise nimmt ein 10-Bit-Y-Adressenpuffer 220 die 10 Bit umfassende Y-Adresse von dem 10-Bit-Y-Zähler 210 her auf und hält diese Adresse während Leseoder Schreib-Vollbildspeicherzugriffe fest. Die Ausnutzung dieser Adressenpufferung ermöglicht eine Modifizierung der X- und Y-Adressenzähler 208, 210 während des Ablaufs der übertragung von relativ lang dauernden 6 Bereiche bzw. Abschnitte umfassenden Superwort-Datenübertragungen.

Obwohl sämtliche Busleitungen, Verknüpfungsglieder sowie die Lade- und Ausgabe-Auswahl-Freigabelogik für den XY-Adressengenerator 194 nicht im einzelnen beschrieben worden sind, dürfte einzusehen sein, daß in jeden Speicherplatz taktgesteuert in Verbindung mit der Freigabe der ausgewählten Registerausgänge und Verknüpfungsglieder eingeschrieben werden kann, um die geforderte Datenübertragung von einer Stelle zu einer anderen vorzunehmen.

Der Datenpuffer 192 für die Schnittstellenschaltung 48 ist in Fig. 7 im einzelnen veranschaulicht, auf die nunmehr Bezug genommen wird. Der Oatenpuffer 192 besteht aus zwei Bereichen, entsprechend einem oberen Wort oder den Bit-Positionen 16-31 der P-Datenbusleitung zu dem Multiplexer 54 hin, und aus einem unterem Wort, entsprechend den Bit-

130066/0710

Positionen 0-15 für die P-Datenbusleitung.

Die obere Hälfte des Datenpuffers 192 enthält einen 16-Bit-Schreibpuffer 234 mit zwei 8-Bit-Bereichen 236 und 238, einem 16-Bit-Lesepuffer 240, einem 16-Wdrt χ 16-Bit-Superwort-Speicher RAM 242, von dem lediglich 6 Wörter tatsächlich benutzt werden, einem 16-Bit-Eingangsdatenpuffer 244 und einem 16-Bit-Verknüpfungsglied 246, welches eine obere Datenbusleitung 24 8 mit den P-Datenbusleitungen 16-31 verbindet. Wie bei dem XY-Adressengenerator 194 sind jedes Register und Verknüpfungsglied des Datenpuffers 192 mit Tristate-Ausgangseinrichtungen versehen bzw. ausgeführt.

In entsprechender Weise enthält der untere Teil des Datenpuffers 192 eine untere.Datenbusleitung 250, die einen 16-Bit-Schreibpuffer 252, einen 16-Bit-Lesepuffer 254, einen durch für ein Superwort adressierbaren RAM-Speicher 256, einen 16-Bit-Eingangspuffer 258 und ein Verknüpfungsglied miteinander verbindet, welches eine Verbindung zu den unteren Ib Bits ler P-Datenbusleitung herstellt.

Im Falle einer blockweisen Datenübertragung werden die Daten als 32 Bit umfassende Superwort-Datenblöcke bzw. Datenbereiche zwischen dem Datenpuffer 192 und einer ausgewählten Komponente des Vollbildspeichers 50 übertragen. Die gesamte Kapazität von 32 Bits des Datenpuffers 192 wird somit für Daten ausgenutzt, die im Multiplex-Betrieb auf der gepufferten Datenbusleitung zu der Rechnerbusleitung 16 übertragen werden, und zwar in 16-Bit-Wörtern, die abwechselnd von dem unteren Bereich und dem oberen Bereich des Datenpuffers 192 entnommen werden. Im Falle eines Byte- oder Wortbetriebszugriffs werden Daten jedoch von dem Vollbildspeicher 50 zu dem Datenpuffer 192 als einzelner 32 Bit umfassender Superwortblock übertragen, der 4 Bytes enthält, wobei

130066/0710

31U925

die speziellen durch Zugriff erfaßten einen oder beiden Bytes irgendwo innerhalb der Gruppe von Bytes auftreten könnten. Um die erforderliche Programmierung für die Zentraleinheit 14 zu vermindern, sorgt die Schnittstellenschaltung 48 jedoch für eine automatische Neusynchronisierung im Falle von Byte- oder Wort-Zugriffsbetriebsarten, um die Daten an einer bevorzugten Stelle auf der gepufferten Datenbusleitung für eine Übertragung über die Hauptbusleitung 40 zu der Rechnerbusleitung 12 hin unterzubringen. Ein einzelnes Datenbyte wird stets in den Datenbus-Bitstellen 0-7 übertragen, während ein Wort oder zwei Datenbyi es übertragen werden. Dabei wird das der kleinsten Bildelementadresse entsprechende Byte an den Datenbusstellen 0-7 übertragen,und das der nächsten Bildelementadresse entsprechende Byte wird an den Bitstellen 8-15 übertragen. ·

Die mögliche Neuordnung bzw. Neuzuordnung dieser Datenbytes von einer Superwortblockstelle zu einer Datenbusstelle wird durch die Verwendung des zweiteiligen Schreibpuffers 234 in Verbindung mit zwei Verknüpfungsgliedern 262 und 264 erleichtert.

Als Beispiel sei angenommen, daß die Schnittstellenschaltung 48 im Byte-Betrieb arbeitet und daß ein erwünschtes Informations-Byte von dem- Vollbildspeicher 50 her in der den Datenbits 24-31 entsprechenden obersten Byte-Stelle auftritt bzw. zugeführt wird. Das Byte wird von dem Eingangsdatenpuffer 244 aufgenommen und über die obere Datenbusleitung 248 zu dem Lesepuffer 240 hin geleitet. Durch Freigabe des obersten Ausgangsbytes des Lesepuffers 240 mit Hilfe des Signals GE 10 kann die Information auf der gepufferten Datenbusleitung in den oberen Byte-Bitstellen untergebracht und sodann über das Verknüpfungsglied 262 übertragen werden, um in den unteren Byte-Bitpositionen dupliziert zu werden, und zwar auf das Auftreten des Schreib-Abtastsignals WS 9 hin. Außerdem kann die be-

130066/0710

JB * <(

31U925

treffende Information in den unteren 8-Bit-Schreibpuffer 238 geladen werden. Aus dem unteren Schreibpuffer 238 kann das erwünschte Datenbyte sodann zu den unteren 8 Bits des Lesepuffers 240 hin übertragen werden, und zwar für eine anschließende Übertragung zu der Rechnerbusleitung 12 als unteres Datenbyte. Diese Übertragung erfolgt über die Pufferdatenbusleitung, und zwar auf die Freigabe des Ausgangs des unteren Teiles der Lese-Datenbusleitung 240 auf das Auftreten des Verknüpfungs-Freigabesignals GE 11 hin. Alternativ dazu können Daten über die gepufferte Datenbusleitung von dem oberen Lesepuffer 240 zu dem unteren Schreibpuffer 250 hin übertragen werden. Es dürfte somit ersichtlich sein, daß durch Heranziehung der Übertragung zwischen den oberen und unteren Byte-Positionen innerhalb des oberen Wortbereiches des Datenpuffers 192 sowie der Übertragungen zwischen dem oberen Wort und dem unteren Wort Übertragungen von Teilen des Datenpuffers 192, und zwar entweder eines Datenbytes oder eines Doppel-Datenwortbytes, welctas über die 32-Bit-P-Datenbusleitung aufgenommen ist, in irgendwelchen erwünschten Byte-Stellen für eine Übertragung zu dem Datenverarbeitungssystem hin neu festgelegt bzw. adressiert werden können. Die Ausnutzung des Oatenpuffers 192 ermöglicht die Speicherung eines Sup^rwortes, um die relativ geringe Bandbreite der Rechnerbusleitung 12 an die relativ hohe Bandbreite der 32-Bit-P-Datenbusleitung anzupassen, die an dem Vollbildspeicher 50 über den Multiplexer 54 angeschlossen ist. Die Pufferung dient außerdem dazu, die Wartezeit zu minimieren und dadurch die Ausnutzung der Rechnerbusleitung 12 zu maximieren.

Als Beispiel einer blockweisen Datenübertragung sei angenommen, daß die Zentraleinheit 14 festliegt bzw. durch Kommandosteuerung vorgibt, daß eine Übertragung von einem Plattendateisystem 18 zu der Y-Komponente 66 des Vollbildspeichers 50 erfolgt, und zwar von 128K Datenbytes, was

130066/0710

aufeinanderfolgenden Bildelement-Adressenstellen entspricht, die mit der Bildelementadresse 0,0 beginnen. Die 128K Datenbytes stellen eine typische Grenze dar, die durch die Länge der Rechnersystem-Steuerungslängenzähler auferlegt ist anstatt durch die Schnittstellenschaltung 48, die längere Datenübertragungsfolgen verarbeiten bzw. handhaben könnte. Die Zentraleinheit 14 würde die Datenübertragung initiieren, daß zunächst die Adresse 0,0 in den X-Adressenzähler 208 und den Y-Adressenzähler 210 geschrieben wird und daß sodann die Schnittstellenschaltung 48 in den richtigen Betriebszustand gebracht wird, indem Einsen in die Bitpositionen 15, 8 und 2 und Nullen in die anderen Bitpositionen geschrieben werden. Dies ermöglicht eine automatische Erhöhung bzw. Weiterschaltung auf einen Zugriff zu der Y-Komponente des Vollbildspeichers 50, und zwar mit einem Schreib-Datenzugriff. Die Zentraleinheit 14 stellt dann die richtige bzw. in Frage kommende Adresse auf der Rechnerbusleitung 12 zur Verfügung, um eine 0 in die Zählersteuerbitstelle des Steuerregisters 38 einzuschreiben und das Fortschalten des Adressenzählers zu sperren. Das Plattendateisystem 18 kann dann so gesteuert werden, daß es ein Busleitungs-Hauptgerät wird und einen direkten Speicherzugriff dadurch ausführt, daß die festgelegte Anzahl von Datenbytes aus einer bezeichneten Plattendateisteile 2U der bzw. auf die PATI-Adresse hin übertragen wird, welche der Y-Komponente 66 des Vollbildspeichers 50 entspricht. Diese Adresse wird in den Adressenzähler 34 durch die Zentraleinheit 14 eingeschrieben, und anschließend werden die Adressenbits der Rechnerbusleitung 12 und damit der Hauptbusleitung 40 gesteuert, und zwar während jedes der 128K-Zyklen der folgenden Operation, die eine einen direkten Speicherzugriff betreffende blockweise Datenübertragung darstellt.

130066/0710

31U925

Die Hauptbusleitungs-Schnittstellenschaltung 180 spricht auf die ausgewählten Adressen dadurch an, daß die Takt- und Steuerschaltung 182 und die Benutzer-Busleitungs-Schnittstellenschaltung 188 veranlaßtverden, einen Benutzer-Bereichscode zu erzeugen, der d^e Y-Komponente 66 des Vollbildspeichers 50 für das Speichersteuerwerk 52 und den Multiplexer 54 kennzeichnet, damit die geeigneten Adressierungs- und Datenwege festgelegt sind. Die Schnittstellenschaltung 48 beginnt dann damit, ein von dem Plattendateisystem 18 über die Rechnerbusleitung 12 und die Hauptbusleitung 40 zu der gepufferten Datenbusleitung hin übertragenes Wort aufzunehmen, wobei abwechselnde Wörter in den unteren bzw. oberen RAM-Speicherbereich 256 bzw. 242 des Datenpuffers 192 geladen werden, bis 12-Wort-Übertragungen dazu führen, daß die RAM-Speicher ein vollständiges Superwort speichern. An dieser Stelle erzeugt die Benutzerbus-Schnittstellenschaltung 188 ein PATI-Anforderungssignal C für das Speichersteuerwerk 52, und auf die Erteilung eines Zugriffs zu der Vollbildspeicher-Datenbusleitung 56 hin wird das erste Superwort zu dem Vollbildspeicher-Eingangspuffer bezüglich der Y-Komponente 66 in 6 aufeinanderfolgenden Bereich bzw. Blöcken übertragen. Da jeder 4-Bit-Bereich bzw. -Block zu dem Vollbildspeicher 50 übertragen wird,halten die Χ,Υ-Adressenpuffer-Register 218, 220 die Anfangsadresse 0,0 fest, während der X-Adressenzähler 208 in seiner Zählerstellting um 4 erhöht wird, nachdem der jeweilige Bereich bzw. Block übertragen ist. Auf die Beendigung der 6 Bereiche bzw. Blöcke betreffenden Übertragung ist demgemäß der X-Adressenzähler 208 in seiner Zählerstellung auf 24 weitergeschaltet worden, um die Anfangs-Bildelementadresse des nächsten SuperWortes anzuzeigen, wobei 24 Bytes oder Bildelemente pro Superwort vorhanden sind. Unterdessen sind die Lesepufferregister 254 und 240 dazu verfügbar, die 13. und 14. Datenwörter von dem Plattendateisystem 18 her aufzunehmen, während das erste Superwort zu der Y-VoIIbildspeichorkomponente 66 hin

130066/0710

31U925

übertragen wird. Unter normalen Bedingungen spricht die Schnittstellenschaltung 48 hinreichend schnell auf eine Datenübertragungsanforderung an, und die 6 Datenbereiche bzw. 6 Datenblöcke werden hinreichend schnell übertragen, damit der Superwort-RAM-Speicher 242, 256 geleert werden kann und Daten von den Lesepuffern 240 bzw. 254 aufzunehmen vermag, bevor das relativ langsame Plattendateisystem 18 und die Rechnerbusleitung 12 bereit sind für eine Übertragung des 15. Wortes.Demgemäß ist der Lesepuffer 254 bereit, das 15. Wort ohne Verzögerung aufzunehmen, wobei die vollständige Bandbreite der Rechnerbusleitung 12 ausgenutzt wird. Sobald das zweite Superwort in den RAM-Speicher 256, 242 geladen ist, wird eine weitere Y-Komponente-Vollbildspeicher-Zugriffsanforderung vorgenommen, und der Prozeß wird wiederholt. Dieser Prozeß bzw. Vorgang wird so lange fortgesetzt, bis sämtliche durch Kommandosteuerung festgelegten Datenbytes von dem Plattendateisystem zu dem Vollbildspeicher übertragen worden sind.

In dem Fall, daß e Lne Blockübertragung in der anderen Richtung vorzunehmen ist, würde das Adressenbefehlsregister 190 so geladen werden, daß eine automatische Erhöhung beim Lesen anstatt.beim Schreiben ermöglicht wird. Das Plattendateisystem 18 sowie die Rechnerbusleitung 12 würden die Y-Komponenten-66-Adresse an die Andressenleitungen zusammen mit einem Lesekommando abgeben. Danach würde das Rochnersystem während einer kurzen Zeitspanne zu warten haben, bis der erste Bereich bzw. Block eines Superworts aus dem Vollbildspeicher gelesen und in die Lesepufferregister 254, 240 geladen ist. Da diese Register durch Übertragungen von aufeinanderfolgendon Wortpaaren über die Rechnerbusleitung 12 und die Hauptbusleitung 40 geleert sind, werden die anschließenden Bereiche bzw. Blöcke des ersten Superworts in den Superwort-RAM-Speicher 256, 242 geladen. Wenn das letzte Wort eines Superwortes in de.n Lesepuffer 240 geladen ist,

13 0066/0710

31U325

wird das Lesen des nächsten Superwortes aus der Y-VoIlbildspeicherkomponente 66 angefordert, und normalerweise kann der erste Bereich bzw. Block aufgenommen und für eine Übertragung in die beiden Lesepuffer 254, 240 verfügbar gemacht werden, bevor die beiden Pufferwörter über die Hauptbusleitung 40 und die Rechnerbusleitung 12 übertragen werden können. Anschließend kann das Datenverarbeitungssystem normalerweise Daten mit seiner maximalen Geschwindigkeit aufnehmen und vollständig die Bandbreite der Rechnerbusleitung 12 während eines Datenlesevorgangs sowie während eines Datenschreibvorgangs ausnutzen, nachdem das erste Datenwort aufgenommen worden ist.

Wie bei einer Datenschreiboperation steuern die Adressenpuffer 218, 220 die X- und Y-Benutzeradressenleitung, während die Zählerstellung des X-Zählers 208 um 4 nach Übertragung jedes Wortes über die Pufferdatenleitung der Hauptbusleitung 40 erhöht wird. Diese Adresse in dem X-Zähler wird um einen Zählwert von 4 je 4-Byte-Übertragung erhöht, so daß am Ende eines 24-Byte-Superwortes der X-Zähler 208 in seiner Zählerstellung auf 24 erhöht worden ist. Dadurch wird die Anfangsadresse des nächsten Superworts angezeigt. Auf die Vornahme einer Anforderung nach einer weiteren Superwortübertragung hin wird diese neue Adresse von den X- und Y-Zählern 208, 210 zu den X- und Y-Adressenpuffern 218, 220 hin übertragen. Darüber hinaus wird, wie dies bereits erläutert worden ist, dann, wenn der X-Zähler 208 in seiner Zählerstellung die Grenze des Bildes bzw. Teilbildes überschreitet, was durch einen Vergleich mit dem Inhalt des nächsten Grenzregisters 200 angezeigt wird, der X-Zähler 208 zurückgesetzt und der Y-Zähler 210 wird hinsichtlich seiner Zählung weitergeschaltet. In dem Fall, daß die Zählerstellung des Y-Zählers 210 über dessen Bildgrenze hinaus erhöht wird, werden weitere Zugriffe zu dem Vollbildspeicher 50 verhindert, während die Schnittstellenschaltung 58 fortfährt, von dem Daten-

130066/0710

• W U <rf w -

31U925

verarbeitungssystem übertragene Daten aufzunehmen.

Nunmehr sei auf Fig. 8 Bezug genommen, gemäß der der Bildausgabeprozessor 42 die Videodaten-Superwortblöcke bzw. -Superwortbereiche von dem Vollbildspeicher 50 her über den Vollbildspeicher-Datenpuffer 56 aufnimmt und diese Videodaten über einen Videodatenweg 276 verarbeitet. Eine VOP-Steuerschaltung 278 liefert die Zeitsteuerungsbzw. Takt- und Steuersignale für den Video-Ausgabeprozessor 42. Diese Signale umfassen eine Vielzahl von Datenweg-Adressensteuersignalen, die dem Datenweg 276 zugeführt werden. Die VOP-Steuerschaltung 278 gibt außerdem Verknüpfungsfreigabesignale GEO-15 sowie Schreibabtastsignale WSO-15 zur Steuerung des Ladens von Datenregistern und zur verknüpfungsmäßigen Weiterleitung der Dateninformation ab. Obwohl die genaue Art und Weise der Erzeugung dieser Verknüpfungssignale nicht gezeigt ist/ dürfte einzusehen sein, daß diese Signale in herkömmlicher Weise erzeugt sein können, um die gewünschten Stellen zu den in Frage kommenden Zeitpunkten verknüpfungsmäßig weiterzuleiten. Ein programmierbarer Zeitsteuerungs- bzw. Taktgenerator 280 nimmt gegebenenfalls externe Synchronisiersignale auf und erzeugt daraufhin ein Synchronisiersignalgemisch, ein Bildelement-Taktsignal und verschiedene Synchronisier- und Zeitsteuersignale für die Steuerung der Video- Ausgabeprozessor-Steuerschaltung 278. Eine bevorzugte Ausführungsform des programmierbaren Zeitsteuergenerator 280 wird an anderer Stelle näher beschrieben.

Der Datenteil der Hauptbusleitung MBDATO-15, ist mit bidirektional arbeitenden Verknüpfungsgliedern 282, 284 verbunden, die selektiv durch Verknüpfungssignale GEO bzw. WSO derart übertragungsfähig gesteuert werden, daß eine Datenverbindung mit einer gepufferten Hauptbusleitung-Datenbusleitung BMBDATO-15 286 erfolgt. Es sei darauf hingewiesen, daß der Bildausgabeprozessor 42

130066/0710

31U925

denselbe Tristate-Verknüpfungsgliedkomplex benutzt, wie er von dem rechnergesteuerten graphischen System 10 benutzt wird. Eine Hauptbusleitungs-Schnittstellenschaitung 288 stellt eine Adressen- und Steuerungs-Schnittstellenschaltung für die Hauptbusleitung dar, und zwar durch Aufnahme von Hauptbusleitungs-Adressensteuersignalen und durch daraufhin erfolgendes Erzeugen eines Systemsynchronisiersignals. Die Hauptbusleitungs-Schnittstellenschaltung 288 gibt Steuerungs- und Takt- bzw. Zeitsteuersignale an die VOP-Steuerschaltung 278 ab und erzeugt decodierte Register- und Verknüpfungsglied-Auswahl-Ausgangssignale WDECO-15 und RDECO-15 auf das Zeitsteuersignal 290 und die Decodierung der Hauptbusleitungs-Adressensignale hin.

Ein Hauptbusleitungs-Paramete'rspeicher 290 ist als Doppelspeicher mit Komponenten ausgeführt, die mit A und B bezeichnet sind. Jede Komponente ist ein 64 Wörter umfassender 16 Bit breiter Speicher, der eine programmierbare VOP-Betriebsart-Steuerinformation speichert. Ein Auswahlsignal A von der VOP-Steuerschaltung 278 legt fest, ob die Steuerschaltung 278 auf den Α-Teil oder den B-Teil des Parameterspeichers 290 anspricht oder niclxt.Während der Α-Teil auf die Adressierung durch die Steuerschaltung 278 anspricht, kann der B-Teil durch die Zentraleinheit 14 über die Rechnerbusleitung 12, die Hauptbusleitung 40 und gepufferte Hauptdatenbusleitung 268 sowie die Hauptbusleitungs-Schnittstellenschaltung 288 adressiert werden. Die 64 Wörter der nicht ausgewählten Parameterspeicherkomponente werden Teil der Adressenbasis der Rechnerbusleitung 12. Dies ermöglicht das Laden von neuen Parametern in eine Komponente des ParameterSpeichers 290 ohne Beeinflussung des Systembetriebs. Auf das Laden eines vollständigen Parametersatzes hin kann die VOP-Steuerschaltung 278 durch Kommandosteuerung veranlaßt werden, die Parameter-Speicher komponente umzuschalten, auf die die betreffende Schaltung anspricht, um einem neuen Satz von Parametern

130066/0710

- « - 31U925

zu ermöglichen, die Betriebsweise des Bildausgabeprozessors 42 zu steuern. Dies kann zu der Vollbild-Anfangszeit vorgenommen werden, um die Erzeugung eines vermischten Bildes zu vermeiden. Die Ausnutzung des Doppelparameterspeichers 290 vermeidet außerdem das Problem, daß ein Videovollbild teilweise auf alte Steuerparameter anspricht und teilweise auf neue Steuerparameter, wenn ein neuer Satz von Steuerparametern über eine Zeitspanne hinweg geladen wird. Gemäß einem Ausführungsbeispiel der Ausnutzung des Parameterspeichers 290 enthält der Speicher eine Anzahl von Konstanten, die für die Steuerschaltung 278 brauchbar sind, wobei eine Information kennzeichnend ist für die Anzahl der Bildelemente pro Superwort, welche Anzahl 24 bei dieser besonderen Ausführungsform beträgt. Außerdem liegt eine Information vor, die kennzeichnend ist für die Anzahl der Superwörter pro Zeile. Diese"Anzahl beträgt bei dieser Ausführungsform 32. überdies ist eine Information bezüglich der Anzahl der Zeilen pro Teilbild vorhanden. Diese Anzahl beträgt bei dieser Ausführungsform 242,5. Darüber hinaus ist ein CMAPPTR-Signal, ein Y-Vergrößerungssignal, vorhanden, welches das Ausmaß der Bildvergrößerung in der Y-Richtung anzeigt. Schließlich sind X- und Y-Ursprungssignale vorhanden, welche die Stelle des Bildsignals des Vollbildspeichers 50 anzeigen, die das Ausgabe- Videobild an der linken oberen Ecke einnehmen wird. In der Y-Richtung wird die Vergrößerung dadurch vorgenommen, daß eine Informationszeile oinfach, zweifach, dreifach oder mehrfach vorgesehen wird. Die Schnittstelle berücksichtigt dabei, eine Y-Vergrößerung für irgendeine Anzahl von Folgezeilen zuzulassen. Die Daten werden von dem Vollbild-Speicher jeweils zeilenweise aufgenommen und in einem doppelt gepufferten Zeilenpuffer gespeichert, von dem die Daten für eine Y-Vergrößerung wiederholt bereitgestellt werden.

130066/0710

31U925

Ohne eine neue Adressierung bzw. Bereitstellung des Ausgabeanzeige-Anfangspunktes würde das Ausgabe-Videobild stets die Bildelementstelle 0,0 als in dem Vollbild-Speicher 50 gespeicherte Bildelementstelle an der oberen linken Ecke des Bildes unterbringen. Da das Bild in der Y-Richtung vergrößert ist, würde infolgedessen eine Dehnung von der Oberseite zur Unterseite erfolgen, und die Unterseite des Bildes wäre verloren. Wenn das Bild in der X-Richtung gedehnt wird, würde es von links nach rechts verlaufen, und der rechte Bereich des Bildes wäre verloren. Demgemäß würde eine Vergrößerung stets dazu führen, daß lediglich die obere linke Ecke des in dem Vollbild—Speicher gespeicherten Videobildes betrachtet würde. Die X- und Y-Ursprungsdaten des Vollbild-Speichers 290 ermöglichen nun, daß das Ausgangs-Videosignal irgendeinen Bereich ..eines Videobildes anzeigt. Durch Festlegen von X auf ursprünglich gleich 48 und von Y auf ursprünglich gleich 25 würde der Bildausgabeprozessor diese Bildelementstelle als obere linke Ecke der Ausgabe-Bildanzeige ausnutzen, und der rechts und unterhalb dieses neuen Ausgangspunktes liegende Bereich würde in dem Umfang angezeigt werden, den die Vergrößerung zuläßt.

Eine Benutzer-Busleitungs-Schnittstellenschaltung 292 bewirkt den Austausch von Synchronisiersignalen mit der VOP-Steuerschaltung 278 und bewirkt die Erzeugung und Aufnahme der Benutzerbusleitungs-Steuersignale, die unter Einbeziehung der Bildadrcssentransformationsschaltung 48 übertragen werden. Dies umfaßt die Benutzer-Bereichsbits 0-2, die für den Bildausgabeprozessor 42 stets sämtliche Vollbildspeicherkomponenten festlegen würden, die bei der besonderen Anordnung des Systems ausgeführt sind. Das VOP-Anforderungssignal B ist das Signal mit der zweithöchsten Priorität in diesem System, und die Signale ACK1 und ACK2 werden mit der oben beschriebenen Bedeutung zurückgeführt. Die 10-Bit-X- und -Y-Adressenregister 294,

130066/0710

- Sf\ -

31U925

296 bewirken die Aufnahme und Verriegelung der X- und Y-Adresseninformation für eine Übertragung über die X- und Y-Benutzer-Adressenbusleitungen.

Der Videodatenweg 276 ist in Fig. 9A und 9B für eine einzige Komponente der drei Farbkomponenten des Videosignals im einzelnen veranschaulicht. Obwohl der Videodatenweg 276 für lediglich eine Komponente im einzelnen veranschaulicht ist/ dürfte dies als ausreichend für die Übertragungswege der anderen beiden Wege betrachtet werden, die mit Ausnahme von geringfügigen Modifikationen mit dem betrachteten Übertragungsweg identisch sind. Auf diese Modifikationen wird im folgenden noch eingegangen werden.

Ein Doppelzeilenpuffer 300 nimmt eine vollständige Videoinformationszeile auf einer Informationsbereichs- bzw. Informationsblockbasis zum jeweiligen Zeitpunkt auf. Um Zeitverzögerungen zu vermeiden, liefert ein Teil des Doppelzeilenpuffers 300 eine Bildinformationszeile, die zum betreffenden Zeitpunkt angezeigt wird, während in die andere Hälfte von dem Vollbild-Speieher 50 die nächste Bildinformationszeile eingegeben wird. Wenn eine neue Informationszeile anzuzeigen ist, sind die Rollen der beiden Doppelzeilenpufferbereiche vertauscht bzw. umgeschaltet, wobei die neue Informationszeile dazu herangezogen wird, die Anzeige zu steuern,und eine anschließende Informationszeile wird in den anderen Teil des Puffers gelesen. Zu irgendeinem Zeitpunkt erscheinen die beiden Pufferbereiche unabhängig zu arbeiten.

Jeder Teil bzw. Bereich des Doppelzeilenpuffers 300 ist ein 256-Wort χ 32-Bit-Speicher, der jeweils einen 4 Byte umfassenden Bereich bzw. Block eines Superwortes schreibt oder liest. Die 4 Bytes eines Bereiches oder Blockes aus dem Vollbild-Speicher 50 werden über Multiplexer 302-305 übertragen, was dem Doppelzeilenpuffer 300 ermög-

1-30066/0710

**- 31U925

S3

licht, selektiv die 4 Informationsbytes entweder von dem

Vollbild-Speicher 50 in einer normalen Art und Weise oder von der gepufferten Hauptbusleitung-Datenbusleitung für Diagnose- und Wartungszwecke aufzunehmen..

Während der Doppelzeilenpuffer 300 32 Bits parallel ausgibt, nimmt die interne Verknüpfungsschaltung eine Unterteilung dieser Bits in zwei serielle Wörter von J3weils 2 Bytes vor. Ein erstes oder geradzahliges Byte wird in ein geradzahliges Byte-Datenregister 308 geladen, während das Byte nächsthöherer Wertigkeit in das ungeradzahlige Byte-Datenregister 310 geladen wird. Bei der IQ-Vollbild-Speicherkomponente 68 würde das geradzahlige Register ein I-Komponenten-Bildement-Byte aufnehmen, während das ungeradzahlige Byte-Datenregister 310 ein Q-Komponenten-Daten-Byte aufnehmen würde. Bei dem X-Komponenten-Vollbild-Speicher 66 oder bei irgendeinem der Primär-Vollblld-Speicher-Farbkomponenten in einem RGB-System würden die geradzahligen und ungeradzahligen Datenregister 308, 310 mit einer geradzahligen bzw. ungeradzahligen Adresse geladen werden, und zwar aufeinanderfolgend mit der Bildelement-Videoinformation. Eine Adressen- und Steuerschaltung 312 spricht auf die Datenwegadressen- und Steuersignale von der VOP-Steuerschaltung 278 her an, um die Adressierung und Ausgabe der Information von den beiden

i,

Hälften des Doppelzeilenpuffers 300 unabhängig zu steuern. Die Adressen- und Steuerschaltung 312 erzeugt ferner ein Bildelement-Taktsignal mit der Geschwindigkeit des Auftretens aufeinanderfolgender Bildelemente in der Bildanzeige unter einer Periode von etwa 70 Nanosekunden. Das Bildelement-Taktsignal wird zunächst um eine ausgewählte Zahl N untersetzt, die durch per Kommando festgelegte X-Vcrgrößerungsverhältnisse angezeigt ist, um die Taktsteuerung eines Adressenzählers innerhalb der Adressen- und Steuerschaltung 312 zu bewirken.

130066/0710

- &>' 31U925

Das Laden von Daten in das Register 308 für das geradzahlige Byte bzw. die geradzahligen Bytes und in das Register 310 für das ungeradzahlige Byte bzw. die ungeradzahligen Bytes wird durch das nächst niederwertige Bit dieses Adressenzählers gesteuert. Es sei darauf hingewiesen, daß mit Rücksicht darauf, daß zwei Bytes parallel in die Register 308, 310 geladen werden, ein Neuladen lediglich für jede zweite Bildelementstelle erforderlich ist. Innerhalb des Doppelzeilenpuffers 300 bewirkt auf der Ausgangsseite jeder Impuls des unterteilten Bildelementtaktes 314 einen Übergang zwischen den oberen und unteren Wörtern eines 4-Byte-Superwortbereiches, während jedes zweite Auftreten eine Adressenerhöhung für einen neuen Superwortbereich bewirkt.

Ein Verknüpfungsnetzwerk, welches Tristate-Verknüpfungsglieder 316 bis 319 enthält", sorgt für die selektive Weiterleitung der Daten, die in den Datenregistern 308, 310 gespeichert sind, und zwar entweder über die Farbauf ze ichnungs- Bus leitung 320 oder auf dem Farbkomponenten-Datenweg 322 oder 323.

Der Videodatenweg ist in Fig. 9 bezüglich der IQ-Komponenten eines YIQ-Färbsystems veranschaulicht. Bei dieser Anordnung ist das Verknüpfungsglied 317 fortwährend über einen Schalter 324 freigegeben, um fortwährend das Aus— gangssignal des ein geradzahliges Byte aufnehmenden Datenregisters 308 an die I-Komponenten-Datenbusleitung 322 abzugeben. In entsprechender Weise gibt ein Schalter 326 fortwährend das Verknüpfungsglied 319 frei, um fortwährend da.-s Ausgangs signal des für die Aufnahme eines ungeradzahligen Bytes dienenden Datenregisters 310 an eine Y-Komponenten-Datenbusleitung 323 abzugeben, die über einen Schalter 328 mit dem Verknüpfungsglied 326 verbunden ist. Es sei daran erinnert, daß die beiden Datenregister 308 und 310 lediglich auf das Auftreten von abwechselnden Bildelement-Taktsignalen hin wieder geladen

130066/0710

31H925

werden. Demgemäß werden duplizierte Bytes bzw. Doppelbytes der Bildelementinformation über die für die ungeradzahlige Komponente vorgesehene Datenbusleitung und die Q-Komponenten-Datenbusleitung 323 übertragen, bevor die Bildinformation aktualisiert wird.· Diese Verdoppelung der I- und Q-Komponenten-Bildelementinformation für aufeinanderfolgende Bildelemente hält die I- und Q-Farbkomponenten mit einer vollständigen Farbkomponente bei der Bildelementrate synchronisiert, und zwar trotz der Tatsache, daß die I- und Q-Farbkomponenten jeweils mit lediglich der halben Bandbreite eines vollständigen Farbkomponentensignals gespeichert sind.

Die Bewegung bzw. Umschaltung des Schalters 328 in die F- oder in die Vollfarbkomponentenstellung und das Umschalten der Schalter 322, 3.24 und 326 in ihre anderen Stellungen veranlaßt die Freigabe der 'Verknüpfungsglieder 317 und 319 auf die nicht-invertierten bzw. invertierten Ausgangssignale des niederwertigsten Bits des Adressenzählers innerhalb der Zeitsteuerschaltung bzw. Takt- und Steuerschaltung 312. Diese Anordnung entspricht einem vollständigen Farbkomponenten-Datenweg, wobei die Dateninhalte der für die geradzahligen Datenbytes bzw. ungeradzahligen Datenbytes vorgesehenen Register 308,310 abwechselnd an den I-Farbkomponenten-Datenweg 322 abgegeben werden.

Ein IQ-Verknüpfungssignal wird den Verknüpfungsgliedern 331, 332 zugeführt, um abwechselnd den Inhalt des Datenregisters 308 und des Datenregisters 310 an die Farbaufzeichnungs-Busleitung 320 unter Steuerung durch das niederwertigste Adressenbit abzugeben. Diese Anordnung ermöglicht einer ausgewählten Vollbildspeicherkomponente, über die Farbaufzeichnungs-Busleitung zu steuern, welcher der drei FarbaufZeichnungsspeicher die Farbaufzeichnungs-Busleitungsdaten als Adresseninformation aufnehmen kann, um eine vollständige Dreifarben-Bildinformation in einem

130066/0710

°- 31U925

Farbaufzeichnungsbetrieb zu erzeugen. Ein Multiplexer spricht auf ein Farbaufzeichnungsbetriebs-Eingangssignal an, um ein 8 Bit umfassendes Datenausgangssignal zu erzeugen, welches entweder eine auf der Farbaufzeichnungs-Busleitung 320 auftretende Information oder eine auf der I-Farbkomponenten-Busleitung 322 auftretende Information darstellt. In dem beschriebenen YIQ-System würde der Multiplexer 374 in einem normalen Betrieb auf das auf der Busleitung 322 auftretende I-Komponenten-Farbsignal ansprechen. Das auf der Busleitung 322 auftretende Q-Farbkomponenten-Signal würde einem dritten Multiplexer, entsprechend dem Multiplexer 374, zugeführt werden, wobei die übrige Signalverarbeitung für die Q-Farbkomponente weitgehend eine duplizierte Verarbeitung der · Verarbeitung der I-Farbkomponente darstellte, die in Fig. 9B veranschaulicht ist._# Die Y-Farbkomponente hätte selbstverständlich ihre eigene gesonderte Vollbildspeicherkomponente und ihre eigene Videowegschaltung.

Ein Pipeline-Definitionsregister 336 ist so geschaltet, daß es von der Zentraleinheit 14 auf ein decodiertes Signal WDEC1 hin geladen wird, um den Betriebszustand bzw. -status des Videodatenweges 276 zu kennzeichnen. Das Definitionsregister 336 braucht nicht für jede Farbkomponente verdoppelt zu werden. Ein Farbaufzeichnungsbetriebs-Ausgangssignal in einer ersten Bitposition gibt selektiv das Ansprechen des BUdsystems entweder auf die auf der Farbaufzeichnungsbusleitung 320 auftretenden Daten oder auf die auf einer Farbkomponenten-Busleitung, wie der Busleitung 322, auftretenden Daten frei. Ein I, Q-Verknüpfungssignal bewirkt durch Kommandosteuerung die selektive Weiterleitung der Videoinformation von den Registern 308 und 310 zu der Farbkompönentenbusleitung hin, wie dies zuvor erläutert worden ist. In entsprechender Weise bewirken Y- und B-Verknüpfungssignale die selektive Weiterleitung jener Farbkomponenten über bzw.

130066/0710

31U925

an die Farbaufzeichnungs-Busleitung 520, wenn diese ausgeführt sind. Die Signale veranlassen eine Überlagerung, eine Sperrung der Überlagerung sowie eine Flip/Substitutions-Überlagerungssteuerung des Ansprechens des Bildsignals auf Daten von dem Überlagerungskomponentenspeicher 72 her, wie dies in Verbindung mit Fig. 9B im einzelnen nachstehend beschrieben ist.

Die Signalvergrößerung in dem X-Register wird durch codierte Signale XMAGO bis XMAG3 festgelegt, um eine Vergrößerung mit irgendeinem Faktor zwischen 1 und einschließlich zu ermöglichen. Diese Signale werden weitergeleitet, um durch das N-Register 338 untersetzt zu werden, welches das Bildelement-Taktsignal um die bezeichnete Zahl teilt, bevor eine Abgabe an die Takt- und Steuerschaltung 310 erfolgt. Die eine Unterteilung um N vornehmende Schaltungsanordnimg ruft eine ausgewählte Anzahl von Wiederholungen der Bilcelementinformation hervor und dient damit zur Viceoanzeige in der X-Richtung. Das Definitionsregister 336 erzeugt außerdem ein Freigabe-/Austast-Signal, welches in dem in Fig. 9B dargestellten Bereich des Datenweges ausgenutzt wird, um selektiv die gesamte Ausgabe-Anzeige auszutasten.

Ein 8-Bit-Wartungsregister kann selektiv von der Zentraleinheit 14 her hinsichtlich eines Teiles seines Adressenfeldes geladen werden, und zwar auf das decodierte Ladesignal WDEC3 hin. Das Ausgangssignal des betreffenden Registers kann selektiv an die Farbaufzeichnungs-Busleitung 320 mit einem Signal RDEC3 für Diagnose- und Wartungszwecke abgegeben werden. Weder das Wartungsregister 3^2, das Adressensteuerregister 312, die eine Untersetzung um N vornehmende Schaltung 338 noch die eine Untersetzung bzw. Teilung durch zwei vornehmende Schaltxang 3^-0 brauchen für jede der drei Farbkomponenten

130068/0710

- st-* 3114825

wiederholt vorgesehen zu sein.

Nunmehr sei auf Fig. 9B Bezug genommen, gemäß der aufeinanderfolgende Farbelemente der Farbkomponenteninformation in einen 8-Bit-Zähler 344 geladen werden. Der Zähler 344 dient als Adressenregister für einen 256 Wörter mit jeweils acht Bits umfassenden Farbaufzeichnungs-RAM-Speicher 346 während eines FarbaufZeichnungsbetriebs. Der Farbaufzeichnungs-Speicher 346 für jede Farbkoraponente erhält seine Adresse von der Farbaufzeichnungs-Datenbusleitung her und gibt eine entsprechende Farbkomponente aus. Bei einer Vollfarbenausführung gibt der Farbaufzeichnungs-RAM-Speicher 346 ein Farbkomponentensignal aus, welches identisch sein kann mit der eintreffenden Adresse bei dem betreffenden Speicher oder welches alternativ dazu eine Einstellung bezüglich der Intensitäts-Nichtlineraritäten in dem eintreffenden Farbkomponentensignal hervorrufen kann. Ein acht Bit umfassendes Ausgaberegister 348 dient als Ausgabedatenpuffer für den Farbauf zeichnungs-RAM-Speicher 346. Dieses Register wird mit der Bildelement-Taktrate taktgesteuert. Das Ausgangssignal des Registers 348 wird selektiv in Übereinstimmung mit dem Inhalt der Überlagerungs-Vollbildspeicherkomponente 72 modifiziert sowie in Übereinstimmung mit anderen Steuersignalen.

Es sei daran erinnert, daß die Überlagerungs-Vollbildspeicherkompoj>ente 72 lediglich ein Informationsbit je Bildelementstelle speichert und daß die Daten acht Bildelemente 2:um ^.sweili^en Zeitpunkt ausgeben. Da lediglich drei Informa" ionsby.es erforderlich sind, um ein Überlagerungs-Superwort .:u definieren, werden die drei Bytes auf der Superwort-Dateribusleitung als 8-Bit-Bytes abgegeben, jedoch in Paaren von sechs Blockübertragungen dupliziert. Während der Dateneingabe-Pufferbereich des Videοdatenweges 276 für die Überlagerungsspeicherkomponente 272 etwas abweicht von den anderen Komponenten, die

13 0066/0710

nicht veranschaulicht sind, dürfte einzusehen sein, daß die Überlagerungsspeicherinformation in einen Doppeleingangspuffer geladen und gleichzeitig über einen Ausgabebereich des Puffers abgegeben werden kann, um einen Serienbitstrom von Überlagerungsdaten zu erzeugen, die denselben Bildelementstellen entsprechen, die durch die Primärfarbkomponenten des Bilddatenweges adressiert werden.

Dieser Serienbitstrom wird als Überlagerungs-Eingangssignal von einem ODER-Glied 348 aufgenommen, welches als zweites Eingangssignal das festgelegte Überlagerungs-Ausgangssignal des Definitionsregister 336 aufnimmt, um das Überlagerungs-Bit gewissermaßen zu übersteuern, wenn es freigegeben ist. Das Ausgangssignal des ODER-Gliedes 348 wird dem Eingang eines UND-Gliedes 350 zugeführt, welches als zweites Ausgangssignal das invertierte Sperr-Uberlagerungssignal aufnimmt, welches von dem Definitionsregister 336 erzeugt wird. Das Ausgangssignal des UND-Gliedes 350 stellt somit des Überl igerungssignal dar, wie es durch die Veranlassungssigr ile und Sperrsignale modifiziert ist. Dieses Signal wird einem Exklusiv-ODER-Glied 352 zugeführt, welches selektiv das höchstwertige Bit des Videodatensignals invertiert, welches von einem 8-Bit-Register 354 ausgegeben wird. Diese· selektive Inversion des höchstwertigen Bits des Farbsignals auf das Überlagerungssignal hin stellt eine Kontrastfarbe sicher, wenn es über einen Digital-Analog-Wandler geleitet wird. Alternativ dazu wird das gesteuerte Überlagerung ssignal als Eingangssignal einem UND-Glied zugeführt, welches als zweites Eingangssignal das invertierte Flip-Ausgangsüberlagerungssignal von dem Definitionsregister 336 her aufnimmt. Unter normalen Bedingungen tritt das Flip-Überlagerungssignal als Verknüpfungssignal 1 auf, welches die Sperrung des Ausgangs des UND-Gliedes 5'}6 und damit die Freigabe eines Verknüpfungsgliedes 358 über einen Inverter 360 bewirkt.

130066/0710

31U925

Dadurch wird der normale Datenweg über das 8-Bit-Register 354 freigegeben, wobei das höchstwertige Farbkomponentenbit selektiv durch das gesteuerte Inversionssignal invertiert wird. Alternativ dazu tritt jedoch das Flip/Substitutions-Signal mit einem Verknüpfungswert Null auf, wodurch das UND-Glied 356 freigegeben wird. Dadurch wird ein Verknüpfungsglied 362 freigegeben, wenn das gesteuerte Überlagerungssignal vorhanden ist. Unter dieser Bedingung werden Daten, die zuvor in das 8-Bit-Register 364 als Teil der Adressenbasis bzw. Basisadresse der Zentraleinheit 14 eingeschrieben sind, dem Α-Eingang eines Multiplexers 366 anstelle des Ausgangssignals von dem Verknüpfungsglied 358 zugeführt. Sogar bei freigegebenem UND-Glied 356 werden normale Daten dem Multiplexer 366 über das Verknüpfungsglied' 358 bei Fehlen eines Überlagerungssteuerbits mit einem Verknüpfungspegel 1 zugeführt. Der Multiplexer 366 gibt selektiv das übertragene Bildsignal, wie es zuvor definiert worden ist, oder ein Bildaustastsignal mit einem Verknüpfungspegel 0 auf das Freigabe/Austast-Ausgangssignal von dem Definitionsregister 336 ab. Das Ausgangssignal des Multiplexers 336 wird einem Digital-Analog-Wandler zugeführt und selektiv über ein Verknüpfungsglied 370 auf ein Verknüpfungs- bzw. Tastsignal RDEC6 hin an die gepufferte Hauptbusdatenbusleitung abgegeben.

Das Ausgangssignal des Digital-Analog-Wandlers 368 wird anschließend über einen Verstärker 371, ein Tiefpaßfilter 372, eine Transformationsmatrix 374, die eine Umsetzung von der YIQ-Größe auf die RGB-Größe vornimmt, ein Gamma-Korrekturfilter 376 und einen Ausgangstreiber 378 geleitet, um die Y-Komponente des Bild- bzw. Videosignals zu e zeugen.

Es dürfte einzuse-.on sein, daß andere Komponenten des

1300 6 6/0710

31Η925

Farbsignals in entsprechender Weise gebildet werden können und daß die speziellen We2 te der Filter und Komponentenumsetzungen von dem besonderen Videosystem, das ausgeführt wird bzw. ist, und den gewünschten Eigenschaften des Videoausgangssignals abhängen können.

130066/0710

Claims (2)

1. 31U925

   Patentansprüche

   Bildverarbeitungssystem für ein rechnergesteuertes graphisches System, dadurch gekennzeichnet, daß ein Vollbildspeicher (50) vorgesehen ist, der eine Bildinformation bezüglich jedes Bildelementes in einer Bildelement-Koordinatenmatrix für eine Sichtanzeige zu speichern gestattet,

   daß der Vollbildspeicher 150) einen ersten Komponentenspeicher für .die Speicherung einer Helligkeitsinformation bezüglich jedes Bildelements der Sichtanzeige bei einer vorgegebenen Auflösung und einen zweiten Komponentenspeicher umfaßt, der eine Farbfestlegungsinformation bezüglich zweier Farbkomponenten der Sichtanzeige speichert, wobei die Anzahl der betreffenden Farbkomjxmenten durch die Hälfte der Anzahl der Farbelemente gegeben ist, die in dem ersten Komponentenspeicher gespeichert sind, und wobei jedes Farbelement der für die jeweiligen beiden Farbkomponenten vorhandenen Farbfestlegungsinformation die vorgegebene Auflösung aufweist,

   daß ein Speichersteuerwerk (46) vorgesehen ist, welches die Sichtanzeige-Koordinatenmatrix-Information aufnimmt und den Vollbildspeicher (50) auf diese Information hin derart adressiert, daß ausgewählte Lese- und Schreiboperationen ausführbar sind, daß eine Schnittstellenschaltung (26) vorgesehen ist, die die Bildinformation zwischen einem Datenverarbeitungs-

   130066/0710

   system (14, 16, 18, 20, 22) und den adressierten Bildelement-Speicherplätzen des Vollbildspeichers (50) zu übertragen gestattet und die der Datenübertragung zwischen der durch eine Datenverarbeitung erzeugten Koordinatenmatrix-Bildelement-Adresseninformation zu dem Speichersteuerwerk (46) und der Bildinformationsübertragung in Verbindung mit dem Vollbildspeicher (50) an den bezeichneten Bildelementstellen dient, daß ein Bildsignal-Ausgabeprozessor (42) vorgesehen ist, der eine Koordinatenmatrix-Bildelement-Adresseninfor-.mation an das Speichersteuerwerk (46) in einer eine Rasterabtast-Bildanzeige festlegenden Ablauffolge abzugeben und daraufhin eine eine Farbbildanzeige festlegende Information aus dem Vollbildspeicher (50) aufzunehmen vermag,

   und daß der Bildsignal-Ausgabeprozessor (42) eine Transformationsschaltung umfaßt, welche die die Bildanzeige festlegende Information in zumindest ein Ausgangssignal mit einem Format umsetzt, welches von der Bildanzeigeeinrichtung (38) aufnehmbar ist.
2. 2. System nach Anspruch 1, dadurch gekennzeichnet, daß der Vollbildspeicher (50) eine Vielzahl von Komponenten (66, 68, 70, 72) aufweist, die jeweils eine Bildinformation bezüglich sämtlicher Bildelemente einer Rasterabtastanzeige zu speichern und eine Bildinformation über eine gesonderte Multi-Bildelement-Datenbusleitung zu übertragen gestatten, wobei die betreffenden Komponenten jeweils derart adressierbar sind, daß Bildelement-Daten in Multi-Bildelement-Superwörtern gelesen bzw. geschrieben werden und wobei eine Adressierung in einer individuellen Bildelement-Ebene beim Schreiben einer Information bezüglich irgendeines ausgewählten einzelnen Bildelements erfolgt,

   daß eine Eingangs-Abtasteinrichtung (44) mit einer Bildsignal-Eingangsschaltung vorgesehen ist, die ein Raster-

   130066/0710

   31H925

   abtast-Bildsignal aufnimmt,

   daß ein Analog-Digital-Wandler (146, 147, 148) vorgesehen ist, der das Bildsignal aufnimmt und in eine Folge von digitalen Werten umsezt, deren jeder kennzeichnend ist für ein Bildelement der Bildinformation, daß eine zweidimensionale Adressenschaltung (194) vorgesehen ist, die Adressen für den Vollbildspeicher (50) zur richtigen Festlegung der Bildelemente Der Bildinformation in einer zweidimensionalen Speichermatrix erzeugt,

   daß ein Datenpuffer (192) vorgesehen ist, der die Bildelemente der digitalen Bildinformation von dem Analog -Bild-Wandler her aufnimmt und eine eine Mehrzahl von Bildelementen umfassende parallele Bildinformation zu dem Vollbildpuffer über die Multi-Bildelement-Datenbusleitung in Übereinstimmung nit der Erzeugung einer Adresseninformation abgibt, welche die Bildelemente in einem zweidimensionalen Vollbild festlegt, daß der Bildsignal-Ausbabeprozessor (42) eine zweidimensionale Adresseninformation zu erzeugen gestattet, welche Bildelemente der Bildinformation in einem Vollbild einer Rasterabtastameige konnzeichnet, daß der Datenpuffer (192) die Bildelemente der Bildsignaldaten über die Multi-Bildelement-Datenbusleitung auf das Auftreten der zeugten Adresseninformation hin aufnimmt und die Bildelement der betreffenden Information als Folge einer digitalen Information in einer Rasterabtast-Reihenfolge abgibt,

   daß ein Digital-Analog-Wandler die betreffende Folge der digitalen Bildelementinformation aufnimmt und ein Rasterabtast-Bildsignal daraufhin erzeugt, daß eine der Bildadressen-Transformation dienende Schnittstellenschaltung (48) Anforderungen von dem Datenverarbeitungssystem (14, 16, 18, 20, 22) für die übertragung von Bildelementen der Bildinformation

   13 0066/0710

   an den durch eine zweidimensionale Adresse bezeichneten Speicherstellen aufnimmt und einen Zugriff zu dem Vollbildspeicher an denjenigen Speicherplätzen bewirkt, die durch die Adresse bezeichnet sind, derart, daß eine Informationsübertragung zwischen dem Vollbildspeicher (50) und der zur Bildadressentransformation dienenden Schnittstellenschaltung (48) über die Multi-Büdelement-Datenbusleitung sowie zur Informationsübertragung zwischen der betreffenden Schnittstellenschaltung (48) und dem Datenverarbeitungssystem (14, 16, 18, 20, 22) dient, daß das Speichersteuerwerk (46) die zweidimensionalen Bildelement-Adressen aufnimmt und diese Adressen in solche Adressen transformiert, welche die Forderungen der Vollbildspeicherelemente erfüllen, und daß das be^]reffende Speichersteuerwerk (46) die Übertragung von Daten über die Multi-Bildelement-Datenbusleitung zwischen dem Vollbildspeicher und der Eingangs-Abtasteinrichtung (44) , dem Bildsignal-Ausgabeprozessor (42) und der der Bildadressen-Transformation dienenden Schnittstellenschaltung (48) steuert.

   130066/0710