[go: up one dir, main page]

JP3544022B2 - 表示装置用のデータ処理装置 - Google Patents

表示装置用のデータ処理装置 Download PDF

Info

Publication number
JP3544022B2
JP3544022B2 JP05426995A JP5426995A JP3544022B2 JP 3544022 B2 JP3544022 B2 JP 3544022B2 JP 05426995 A JP05426995 A JP 05426995A JP 5426995 A JP5426995 A JP 5426995A JP 3544022 B2 JP3544022 B2 JP 3544022B2
Authority
JP
Japan
Prior art keywords
frame
data
display
video data
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05426995A
Other languages
English (en)
Other versions
JPH08248392A (ja
Inventor
敦 水留
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP05426995A priority Critical patent/JP3544022B2/ja
Priority to US08/612,411 priority patent/US6310651B1/en
Priority to EP96301644A priority patent/EP0732681A3/en
Priority to KR1019960006612A priority patent/KR100220134B1/ko
Publication of JPH08248392A publication Critical patent/JPH08248392A/ja
Application granted granted Critical
Publication of JP3544022B2 publication Critical patent/JP3544022B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3651Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224Details of interlacing
    • G09G2310/0227Details of interlacing related to multiple interlacing, i.e. involving more fields than just one odd field and one even field
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232Special driving of display border areas
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/04Partial updating of the display screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/041Temperature compensation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/04Changes in size, position or resolution of an image
    • G09G2340/0407Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435Change or adaptation of the frame rate of the video stream
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/02Graphics controller able to handle multiple formats, e.g. input or output formats
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007Display of intermediate tones
    • G09G3/2059Display of intermediate tones using error diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、テレビジョン等に用いられる表示装置に関し、特に表示手段の駆動条件を変更しうる表示装置に好適な、映像データを表示データに変換するデータ処理方法及び装置に関する。
【0002】
【背景技術の説明】
表示装置に用いられる表示素子としては、LEDアレイ、電子放出素子アレイ、エレクトロルミネッセンス素子、エレクトロクローミー素子、プラズマ発光素子、液晶素子等を用いたものが知られている。なかでも液晶素子を用いた表示素子は軽量・小型化に優れており、ツイストネマティック(TN)液晶を用いたアクティブマトリクス表示素子やスーパーツイストネマティック(STN)液晶素子、あるいは強誘電性液晶素子や反強誘電性液晶素子と呼ばれるカイラルスメクティック液晶を用いた液晶素子が特に有名である。
【0003】
【発明が解決しようとする技術課題】
従来の表示装置では、入力されてくる映像データを構成するフレーム周波数と表示手段のフレーム走査周波数とが異なると、表示画像が乱れることがあるので、入力されてくる映像データを構成するフレーム周波数と、表示素子のフレーム走査周波数と、を同期させて表示を行ってきた。
【0004】
しかしながら、高温多湿や低温といった悪い環境条件のもとでは、良好な表示が行えないことがあった。そこで、本発明者は、表示特性を最適化する為に表示素子の駆動条件を可変にすることを試みた。その一例が、環境温度に応じて表示素子のフレーム走査周波数を変える方法である。しかし、このような変更は、上述した通り、入力されてくる映像データを構成するフレーム周波数と表示手段のフレーム走査周波数とを異なしめるため、採用出来ないことになる。
【0005】
(発明の目的)
本発明は上述した技術課題に鑑みなされたものであり、良好な表示の行える表示装置を提供することを第1の目的とする。
【0007】
本発明の第2の目的は、入力されてくる映像データを構成するフレーム周波数と表示手段のフレーム走査周波数とが異なっても、該映像データと該表示データとの差異を抑えた映像/表示データの変換が行える表示装置及び表示装置用のデータ処理装置を提供することにある。
【0008】
本発明の第3の目的は、中間調処理を行うに適した映像/表示データの変換が行える表示装置及び表示装置用のデータ処理装置を提供することにある。
【0009】
【技術課題を解決する為の手段】
課題を解決し本発明の目的を達成する手段は、n個のフィールドで1フレームが構成された映像データを記憶する為の映像データ記憶手段と、該表示手段に表示する表示データを記憶する為の表示データ記憶手段と、該表示データ記憶手段に記憶する表示データを生成する為に該映像データ記憶手段に記憶された映像データを1フレーム単位で読み出し処理する為のデータ処理手段と、該映像データをフィールド単位で間引く手段と、を有し、該データ処理手段は、i番目のフレームを構成するn個のフィールドのうちのL個のフィールドの映像データと、i+1番目のフレームを構成するn個のフィールドのうちのn−L個のフィールドの映像データと、からなる1フレーム分の映像データを該映像データ記憶手段より読み出すことを特徴とする表示装置用のデータ処理装置である。
【0016】
又該映像データの間引きは、該映像データの記憶手段への該映像データの書込みを禁止すること、又は記憶手段に記憶された該映像データの読み出しを禁止することにより行われることが望ましい。
【0017】
又前記表示手段は、環境条件に応じてフレーム走査周波数が可変の表示素子であることが望ましい。
【0018】
又前記表示手段は、カイラルスメクティック液晶表示素子又は強誘電性液晶を電極間に配置した表示素子であることが望ましい。
【0028】
【作用】
請求項1の発明によれば、入力されてくる映像データを構成するフレーム周波数と表示手段のフレーム走査周波数との差の大小に関わらず極力間引くフィールド数を少なく出来る。
【0032】
【実施例】
(好適な実施態様の説明)
図1は本発明の好適な実施態様による表示装置の基本構成を示すブロック図である。
【0033】
データ処理装置100は、入力端子VDIより入力されてくる映像データを記憶する映像データ記憶手段としてのメモリ102を含む変更手段101と、表示手段105に供給される表示データを記憶する表示データ記憶手段としてのバッファ103とを有する。
【0034】
設定手段104は表示手段105の駆動条件を設定する。
【0035】
メモリ102としては、DRAM、VRAMと呼ばれる半導体メモリーが好適に用いられる。メモリ102には、1フレーム相当の映像データが記憶出来ればよいのだが、処理スピードを上げる為には、独立的にアクセスでき且つ1フレーム相当の映像データを記憶出来るフレームメモリを複数用意し、一つのフレームメモリに書込みを行っている時にほかのフレームメモリから読み出しを行えるように構成することが好ましい。映像データがn個のフィールドで1フレームが構成されたデータの場合には、個別にアクセスできるフィールドメモリーをn個持つように構成すると良い。より好ましくは、m個(n<m)のフィールドメモリーを備えることが望ましい。
【0036】
バッファ103としては、DRAM、VRAMと呼ばれる半導体メモリーが好適に用いられる。、このバッファ103は表示手段に表示する1フレーム相当の表示データを記憶できればよいが、メモリ102と同様に独立的にアクセスでき且つ1フレーム相当の表示データを記憶出来るフレームバッファを複数備え、一つのフレームバッファに書込みを行っている時にほかのフレームバッファから読み出しを行えるように構成することが好ましい。
【0037】
表示手段105としては、上述したLEDアレイ、電子放出素子アレイ、エレクトロミネッセンス素子、エレクトロクローミー素子、プラズマ発光素子、液晶素子等を用いた表示素子が挙げられる。なかでもカイラルスメクティック液晶を用いた液晶表示素子は、適切な駆動条件の下ではそのメモリ性と高速スイッチング特性を生かして良好な表示が行えるが、カイラルスメクティック液晶の多くは駆動特性の温度依存性が大きいので、本発明のデータ処理方法をこの種の表示素子に適用すると効果が顕著に現れる。
【0038】
設定手段104としては、表示装置の使用される環境温度、湿度などの環境条件に応じて、走査期間を変更するものであればよいが、あわせて、駆動波形や駆動電圧などを適当に調整すると良い。環境条件の変化は、温度センサ、湿度センサを用いれば表示装置が自動的に検出できる。あるいは表示装置に調整手段を設け好みの表示状態になるように使用者自身が駆動条件を設定しても良い。
【0039】
駆動条件は変更手段101が所定のタイミングで検知するか、設定手段104自体が自動的に変更手段101に供給するかのいずれかにより、変更手段に認識される。
【0040】
変更手段101は、メモリ102に映像データを書込む時に、一部のデータを書込まないことで間引(スキップ)を行うか、あるいはメモリ102から映像データを読み出すときに、一部のデータを読み出さないことにより間引きを行う。1回の間引きにより間引くデータは1フィールド相当のデータとすることが好ましい。こうすると動画表示の際の不自然さがほとんど見られなくなる。
【0041】
図2は本発明の別の実施態様による表示装置の基本構成を示すブロック図である。
【0042】
メモリ102、バッファ103、設定手段104、表示手段105は図1と同様であるので説明は省略する。106はデータ処理手段であり、メモリ102に記憶された映像データを、表示データに変換する。また、図1の変更手段と同様の機能をも兼ね備えている。データ変換においては、ディザ法、誤差拡散法、平均誤差最小法などの信号の擬似中間調処理がなされ、多値表示のできる画素を前提とした階調データが、2値表示用の画素の対応した、擬似階調データに変換される。よってバッファ103の単位セルには表示手段の画素に1対1に対応して、1(ハイ)または0(ロー)の2値データが格納されることになる。
【0043】
そして、駆動条件を変更出来る表示装置に採用されるデータ処理装置のデータ処理手段は、次のような処理を行うことが好ましい。メモリ102に記憶された映像データを1フレーム単位で読み出し処理するとともに、所定タイミングで1フィールド相当の映像データを間引く。そしてi番目のフレームを構成するn個のフィールドのうち、間引かれなかったL個のフィールドの映像データと、i+1番目のフィールドを構成するnこのフィールドのうちのn−L個のフィールドの映像データと、を新たな1フレーム分の映像データと見なして読み出す。つまり、表示データへの変換前に1フレームの構成を入力データとは異ならしめるのである。こうすると、フィールド単位で間引きを行っても、次の処理工程にフレーム単位でのデータ供給が行えるので、擬似中間調処理のようにフレーム単位のデータが必要な場合であっても速やかに正しい処理が行える。
【0044】
更には、データ処理手段としては、次のような処理を行うことが好ましい。メモリ102として、n個のフィールドで1フレームが構成された映像データをフィールド単位で記憶する為のm個のフィールドメモリを用意し、m個のフィールドの映像データ(つまり、最も新しく更新されたものから数えてn番目までに更新されたフィールドメモリに記憶されているn個のフィールド分映像データ)を読み出してきて1フレームの表示データを生成する。こうすると、入力されてくる映像データを構成するフレーム周波数と表示手段のフレーム走査周波数との差の大小に関わらず極力間引くフィールド数を少なくできる。
【0045】
次に、本発明による表示装置の一例として、NTSC方式の映像データを入力し、中間調処理を行い、強誘電性液晶表示素子を用いて表示を行う構成を例に挙げて説明する。
【0046】
強誘電性液晶表示措置(以下FLCD)は、一度表示した画像情報を保持できるメモリー性という特徴を有しており、これまでのフラットパネルディスプレイをはるかに凌ぐ大画面かつ高精細な表示が可能である。この特徴を活かしてこれまで机上文書編集システムのディスプレイなどに応用されている。その制御方法としては、強誘電性液晶固有のメモリー性を活かした部分書換走査として画像情報の変化した走査線のみを選択的に走査する方式が採用されている。これにより表示容量増大に伴う低フレーム周波数化に対応し、コンピュータの端末表示としては十分な応答速度を実現してきた(特開昭63−285141号公報、特開昭63−65494号公報など)。
【0047】
FLCDにおいてもこれまでのコンピュータの端末表示にとどまらず、TV画像の様な動画をフルカラーで表示させる要求が高まっている。しかしながら、商業ベースのFLCDは現在のところ、1つの画素で明と暗の2状態しか表現できない2値デバイスであるため、何らかの手法を用いて中間調を表現させなければならない。2値デバイスに対して中間調を表現する方法に関しては、前述した「ディザ法」、「誤差拡散法」、「平均誤差最小法」など数多くの手法がある。これらは、いずれも2値のドット(画素)の組み合わせを変化させ目の積分作用を利用して擬似的に濃淡を知覚させるので一般に、擬似中間調処理と呼ばれる。原理的にはこの手法を実時間上で処理するように高速化(LSI化)し、ディスプレイの様なソフトコピーのシステムに適用することによって、2値のディスプレイであってもTVの様な中間調を伴った画像の表示が可能となる。
【0048】
しかしながら、このような擬似中間調処理をディスプレイに適用する場合には、注意が必要である。ディスプレイに送られてくるビデオデータには種々のフォーマットがあり、特にデータの転送順序が重要である。たとえば、TV画像を例にとると、日本ではNTSC方式に従って、2:1インターレース(2フィールドで1フレームの飛び越し走査。フレーム周波数30Hz/フィールド周波数60Hz。)で送られている。この様に送られてくるデータに対し、そのまま実時間上(リアルタイム)で擬似中間調処理を施すことは出来ない。ごく一般的なディザ法を除く殆どの中間調処理手法では、自らの画素の明/暗を決定する際、隣接する周辺画素からのデータを反映させなければならないからである。TV画像の様な飛び越し走査(インターレース)によって1本おきに送られてくる1フィールド分のビデオデータに対してその都度リアルタイムで擬似中間調処理を施してしまうと、フレームとしてみた場合誤差データを本来反映されるべき画素(隣接走査線上の画素)に正しく伝搬していないことになり、正しい中間調処理画像が得難い。このため、飛び越し走査によって送られてくるビデオデータの偶数フィールドと奇数フィールドを合わせて1つのフレームにした後、画面の上部から順次ノンインターレースで中間調処理を施さなければならない。
【0049】
また、このようにフレーム単位で中間調処理された画像をFLCDへ出力する際にも、注意が必要である。前述のように殆どの中間調処理手法では隣接する周辺画素との関係が重要であり、誤差拡散法を例にとると、ある画素を決定した際発生した誤差データ(入力されたビデオデータと処理後のデータとの誤差)は、隣接する走査線の画素にも伝搬(拡散)され、その走査線の画素の明/暗の決定要素として使われる。このため、フレーム単位で正しく中間調処理された画像も、いわゆる飛び越し走査によって表示すると、FLCD上の上下隣接走査線間で異なった因果関係の無いフレームのデータが、ある期間混在表示される形となり、中間調表現の悪い画像となる。このためFLCDへの出力は、中間調処理されたフレーム単位のデータと完全に同期をとり、画面の上部から順次ノンインターレース走査によって書き換えを行わなければならない。
【0050】
さらに、FLCDのフレーム周波数(書換速度)は、環境温度に応じて変化する。図3にその一例を示す。FLCDのフレーム周波数は同図のケースでは、環境温度5℃の場合約23Hz(TV画像を想定して512本走査時のフレーム周波数)、10℃では約26Hzとなり、15℃を超えて初めて30Hz以上となる。又、同図は電源投入後十分時間が経過した後のフレーム周波数を示したものであり、電源投入直後は同図記載のフレーム周波数より若干低下することが避けられない。この様にフレーム周波数が可変であるFLCDに対して一定周期で送られてくるTV画像を入力する場合、FLCDの環境温度が15℃以上であればそのフレーム周波数はTV画像のフレーム周波数である30Hzを超えており、特に問題はない。しかしながら、環境温度が15℃以下ではFLCDのフレーム周波数は30Hzを割り込むため、30Hz周期で送られてくるTV画像の各フレームをもれなく表示させることが出来なくなるといった問題も生じる。
【0051】
以下に述べる各実施例によれば、フレーム周波数に温度依存性を有する表示パネルに擬似中間調処理を施したTV画像等を表示する表示装置において、インターレースで入力される映像データを1フレームのビデオデータとして合成、ストアする映像データ記憶手段としてのフレームグラバーメモリと中間調処理後の表示データを蓄える表示データ記憶手段としてのフレームメモリをそれぞれダブルバッファ構成の形で設ける。そして表示パネルのフレーム周波数が入力画像のフレーム周波数(ex.TV画像の場合は、30Hz)を下回った場合には、前記フレームグラバーメモリの書込みまたは読み出しを、入力画像の1フィールド単位でスキップ即ち書込み又は読み出しを禁止する。こうして、擬似中間調処理を行う単位である1フレームのフィールド構成を変更することにより、入力映像データに対してそのフレーム周波数が非同期かつ可変である表示パネル上に、中間調処理の画質を維持しながらスムースな動画表示が実現できる。
【0052】
(実施例1)
図4は本発明の一実施例を示すブロック図である。同図において、1はホストマシンとなるワークステーション(WS)やパーソナルコンピュータ(PC)などからの映像(ビデオ)データ、水平同期信号、垂直同期信号の入力部、2はテレビジョン(TV)チューナーや光ディスク(LD)からのNTSC方式に準拠したコンポジットビデオ信号の入力部、21は表示手段としてFLCD、80は本発明のデータ処理装置にあたるビデオデータ制御部、90は表示パネル制御部である。
【0053】
ビデオデータ制御部80において、3はTVのビデオデータをアナログRGB信号に変換するカラーデコーダ、4は同じくTVのビデオデータから水平及び垂直同期信号を抽出する同期分離回路、5は水平及び垂直同期信号からシステムクロックを発生するクロック発生回路、6はA/Dコンバータ、7はインターレースで送られてくるTVのビデオデータの2フィールド分を1フレームのデータの形に合成、ストアするダブルバッファ構成のフレームグラバーメモリ、8はガンマ(γ)特性を持ったビデオデータをリニア(γ=1)特性に変換するγ補正回路、9は実時間(NTSCの1フレーム期間内)で誤差拡散処理などの擬似中間調処理を行う回路であり、本発明のデータ処理手段に相当する、10は擬似中間調処理されたビデオデータをストアするダブルバッファ構成のフレームバッファメモリ、11は各メモリへのリード/ライトのタイミング管理や擬似中間調処理時のパラメータの設定、ディスプレイユニットへのビデオデータ転送など本ビデオデータ制御部80全体の制御を司る制御回路であり、ビデオデータと表示データとの対応関係を変更する変更手段として働く。12はFLCDの有効表示領域外(枠部)の表示データを蓄えておくボーダレジスタ、13はFLCDの走査線を指定するためのデータを格納する走査線アドレスレジスタ、14は表示パネル制御部90との間でビデオデータや同期信号等のやり取りを行うパネルインターフェースである。
【0054】
50はホストマシンからのビデオデータ(アナログRGB)、51はTV画像などNTSC準拠のコンポジットビデオ信号、52及び53はそれぞれコンピュータからの水平及び垂直同期信号、54および55はコンポジットビデオ信号から同期分離回路4によって抽出された水平及び垂直同期信号、56はカラーデコーダによってアナログRGBの形に変換されたビデオデータ、57はA/Dコンバータへの変換クロック、58はA/D変換後のビデオデータ(デジタルRGB)、59はフレームグラバーメモリ7から読み出されるまたはA/D変換後のビデオデータ(デジタルRGB)、60はγ補正回路8によってリニア(γ=1)特性に変換されたビデオデータ、61は表示データとしての擬似中間調処理後のビデオデータ、62は基本クロック、63はフレームグラバーメモリへの制御信号、64はγ補正回路へγ値を設定する為の制御信号、65は擬似中間調処理回路への制御信号、66はフレームバッファメモリへの制御信号、67はフレームバッファメモリ10から読み出された表示データ、68はFLCDの有効表示領域以外(枠部)の表示データ、69はFLCDの走査線アドレスデータ、70は表示パネル制御部90に送出するデータであり(走査線アドレスデータや表示データである)、71は表示パネル制御部90との同期信号や制御信号である。
【0055】
さらに、30及び31はそれぞれコンピュータの水平及び垂直の同期信号とTVのそれとを切り替えるスイッチ、32はA/Dコンバータに入力するビデオデータをコンピュータからのものとTVからのもののどちらかに切り替えるスイッチ、33と36はビデオデータがコンピュータからのときとTV信号のときとでフレームグラバーメモリを通すか否かを切り替えるスイッチ、34と35は2つのフレームグラバーメモリ7A、7Bをダブルバッファとして機能するようにメモリへの書き込み/読み出しを切り替えるスイッチ、37と38は2つのフレームバッファメモリ10A、10Bをダブルバッファとして機能するようにメモリへの書き込み/読み出しを切り替えるスイッチ、39は表示データとしてフレームバッファメモリ10から読み出された表示データと有効表示領域以外の表示データ68とを切り替えるスイッチ、40は表示パネル制御部90に送出するデータとして両表示データに走査線アドレスデータ69を加える為の切り替えスイッチである。
【0056】
表示パネル制御部90は本発明における駆動条件の設定手段として働く。15はビデオデータ制御部80とのインターフェースや、セグメント及びコモンの両ドライバのコントロールなど、表示パネルの駆動条件の管理全般を行うパネルコントローラ、16はパネルコントローラ15からの表示データを1ライン分転送するデータシフタ、17は1ライン分の表示データを記憶するラインメモリ、18はラインメモリ17にある表示データにしたがって表示パネル21の情報電極に所定のタイミングで所定の駆動波形を出力するセグメントドライバ、19はパネルコントローラ15からの走査線アドレスデータにしたがって表示パネルの所定の走査線を選択するラインアドレスデコーダ、20は選択された走査線(走査電極)に所定のタイミングで所定の駆動波形を出力するコモンドライバ、21は強誘電性液晶(FLC)を用いた表示パネルである。72は表示データ、73は走査線アドレスデータ、74及び75は、それぞれセグメント及びコモン各ドライバ18、20への制御線である。
【0057】
次に、図4に基づき、コンピュータ及びTVの画像を表示する際の基本的なビデオデータの流れについて説明する。ディスプレイへの出力信号としては、コンピュータの場合、通常アナログRGBなるビデオデータと水平、垂直の各同期信号であり、TVは前述のようにNTSC準拠のコンポジット信号である。コンピュータからのビデオデータはそのままA/D変換器6に導かれるが、TV信号の場合は、コンポジット信号51から同期信号分離回路4によって水平及び垂直同期信号54、55を分離した後、カラーデコーダ3によってアナログRGBなるビデオデータ56に変換し、A/D変換器6へと導く。切り替えスイッチ32は、A/D変換器6に入力するビデオデータを選択する為のもので、コンピュータ画像とTV画像のどちらを表示するかによって切り替える。
【0058】
一方、水平、垂直の各同期信号は、同期信号切り替えスイッチ30、31によって、コンピュータ又はTVいずれかの同期信号が選択され、クロック発生回路5に入力される。クロック発生回路5は、PLL(Phase locked loop:位相同期ループ回路)やVCO(voltage controlled oscillator:電圧制御発信器)モジュール等から構成されており、入力された水平、垂直各同期信号から、A/D変換器の変換クロック57やシステムに必要な各種クロック62を発生する。ワークステーションからのビデオデータの場合、そのドットクロックが100MHz(=A/D変換器の変換クロック周波数)を超えるケースも珍しくなく、本実施例のクロック発生回路は140MHzまで対応できるよう設計した。
【0059】
A/D変換器へ入力されたビデオデータは、クロック発生回路5から変換クロック57によって逐次RGB各6ビットのデジタルビデオデータ58に変換される。スイッチ33、36は、A/D変換されたビデオデータ58を一旦フレームグラバーメモリ7に蓄えるか否かを切り替えるスイッチであり、TV画像の時、フレームグラバーメモリ7に蓄えるように切り替える。このフレームグラバーメモリ7は、インターレースによって送られてくるビデオデータの偶数フィールドと奇数フィールドを合わせて1つのフレームにするもので、後段の中間調処理をフレーム単位で行う為のものである。なお、コンピュータ画像の場合はノンインターレースでフレーム単位の画像が送られてくる為、フレームグラバーメモリ7を経由する必要はなく、そのままγ補正回路8へと導かれる。
【0060】
コンピュータ画像、TV画像にかかわらず、入力されるビデオデータには、例えばγ値が2.2のような非線形な電光変換特性を有するCRTへの出力を考慮して、予めγ=0.45(γ=2.2の逆数)なる特性を施されている場合が多い。この場合には、γ補正回路8でビデオデータ59をFLCDのリニア(γ=1)な電光変換特性に合わせるようにγ値を補正する必要がある。γ補正回路8は、高速SRAMを用いたルックアップテーブル(LUT)方式とし、補正のパラメータは制御回路11から与えるよう設計されている。
【0061】
γ補正されたビデオデータ60は、中間調処理回路9に入力されリアルタイム(NTSCの1フレーム時間内)で擬似中間調処理される。本例は擬似中間調処理の方式として、誤差拡散法を用いた例である。本方式は、入力した多値のビデオデータと2値化後の表示データとの濃度(輝度)の誤差を最小となるように2値化を行うもので、出力デバイスとしてのFLCDの解像度の割に高品位な中間調表現が可能である。
【0062】
擬似中間調処理されたFLCDの表示データ61は、フレームバッファメモリ10に1フレーム単位で書き込まれる。中間調処理後の表示データを蓄えるフレームバッファメモリ10は、制御回路11によって、片方のフレームバッファメモリに中間調処理後の表示データ61が書き込まれているとき、他方のフレームバッファメモリから表示データをFLCパネルユニット90に出力するといういわゆるダブルバッファとして機能するように制御される。書き込みフレームバッファメモリと読み出しフレームバッファメモリとは、FLCDの1フレーム(1画面)毎に、交互に切り替える。
【0063】
フレームバッファメモリ10内の表示データは制御回路11からの指示によって1ラインずつ読み出しフレームバッファメモリ10A or 10Bから読み出され、パネルインターフェース14を介して有効表示領域外の表示データ68と走査線アドレスデータ69を付加したのち表示パネル制御部90に出力される。ここで、A/Dコンバータ6の後段に補間拡大処理回路(不図示)を設け、FLCD21の画素数に合うよう入力画像の解像度変換を行うような場合には、フレームグラバ7のサイズとしてFLCD21の画素数分が必要である。通常、入力画像の解像度がFLCD画素数より小さい為メモリが増える。しかし、有効表示領域外の表示データ68を付加する必要はない。又中間調処理画像の品位も上がる。表示パネル制御部90内のパネルコントローラ15はビデオデータ制御部80からの走査線アドレスデータと表示データを受け取り、走査線アドレスデータ73は走査電極駆動回路(19〜20)のラインアドレスデコーダ19に、ビデオデータ72は情報電極駆動回路(16〜18)のデータシフタ16にそれぞれ転送する。走査電極駆動回路のラインアドレスデコーダ19は走査線アドレスデータ73に基づいて所定の走査線を選択する。コモンドライバ20は選択された走査線に予め定められた駆動波形を選択期間の間(1水平走査期間)出力する。一方、情報電極駆動回路のデータシフタ16は1ライン分の表示データのシフトを終了すると、その表示データをラインメモリ17に転送し、1水平走査期間の間保持する。セグメントドライバ18はラインメモリ17の表示データに応じた駆動波形をコモンドライバ20の選択期間と同期して出力する。このように一般的に広く知られている線順次走査によって、コンピュータ画像またはTV画像がFLCD21に表示される。
【0064】
以上、コンピュータとTV画像の基本的なデータの流れを説明したが、次にどの様なタイミング管理によって、中間調処理の画質を維持しながら、入力される映像データと表示データとの同期をとるかについて説明する。
【0065】
図5は、図4に示したブロック図におけるビデオデータ入力からFLCDへの出力までの一連の動作フローをタイミングチャートとして示したものである。図5において、e1、o1、e2、o2、…、ex、oxはそれぞれ、入力されるNTSC信号の1フレーム目の偶数フィールド、奇数フィールド、2フレーム目の偶数フィールド、奇数フィールド、…、xフレーム目の偶数フィールド、奇数フィールドを指し、fr1、fr2、…、frxはそれぞれ、擬似中間調処理を行いFLCDへ出力するフレームの単位を指す。また、W、Rはそれぞれ、そのメモリへの書き込み及び読み出し動作であることを示す。
【0066】
図5において、フレームグラバーメモリ又A、又Bは、A/D変換処理された2フィールド分のビデオデータを1フレームデータとして交互に合成、ストアする(同図において、“W”と表記されている部分)。フレームグラバーメモリに蓄えられた1フレーム分のビデオデータはノインターレースで順次読み出され(同図において、“R”と表記)、γ補正および擬似中間調処理によりFLCDの表示データ6に加工された後、フレームバッファメモリ10A、10Bに書き込まれる。このときのγ補正及び擬似中間調処理は、NTSCの1フレーム期間以内で行われる。フレームバッファメモリ10Aに書き込まれた表示データは、交互にFLCDのスピードに応じて読み出され、走査線アドレスデータなどを付加して表示パネル制御部に送られFLCDに表示される。
【0067】
前述のように、FLCDのフレーム周波数はNTSCのそれとは異なり、現在のところ、環境温度が15℃以下ではNTSCよりも遅い(図6)。図2において、tfr1はNTSCの1フレーム期間、tfr2はFLCDの1フレーム期間とすると、低温域ではtfr1<tfr2となりtd1のような時間差が生ずる。基本的には、奇数フレーム(e1−o1、e3−o3、e5−o5、…)はフレームグラバーメモリ7Aが、偶数フレーム(e2−o2、e4−o4、e6−o6、…)はフレームグラバーメモリ7Bが交互に取り込み、フレーム単位で合成(フリーズ)してからノンインターレースで次段の中間調処理に送るのであるが、実際には前述の時間差により自分が受け取るフィールドのビデオデータがきても、取り込むことの出来ない事態が生ずる。
【0068】
図5において、e5フィールドのビデオデータがそれにあたる。同フィールドのビデオデータは、順番からいくとフレームグラバーメモリ7Aの受け持ちなのだが、前述のフレームの時間差が蓄積されてくるためe5フィールドのビデオデータが入力される時点では、フレームグラバーメモリ7Aに前回保持した(e3−o3からから成る1フレーム(fr3))ビデオデータの読み出し、つまり次段の中間調処理へのビデオデータ送出が終了していない。このため、そのフィールドを取り込むことが出来ない。すでに説明したように一度蓄えられた1フレーム分のビデオデータがすべて読み出され、中間調処理が終了するまでは、新規のフィールドを取り込むことは出来ないように設計されている。なぜなら、中間調処理は、完全に1フレームのビデオデータをフリーズした状態で行わないと正しい中間調表現が得られないからである。従って、この様な場合は、該当するフィールドe5のビデオデータをスキップしフレームグラバーメモリに書き込まないでおいて、次に送られてくる2フィールドのビデオデータo5−e6を1フレームのビデオデータとして合成保持する。これに伴い、もう一方のフレームグラバーメモリ7Bは、次のタイミングではo6−e7を1フレームのビデオデータとして合成保持する形になり、結果的に1フィールド分ずれた形で1フレームを形成していくことになる。図5においては、o7フィールドにおいても同様のタイミングが発生するが、同様にフレームグラバーメモリ7Aはo7フィールドのビデオデータもスキップするよう動作する。
【0069】
この様にして、FLCDのフレーム周波数がNTSCのフレーム周波数を下回ったとき、入力される全てのフレームを表示することは出来ない。このとき、パネルへの表示データをフレーム単位でスキップしてしまうと特に動画時にその動きが不自然になってしまう。本方式によれば、特に低温環境下においてFLCDのフレーム周波数がNTSCのフレーム周波数を下回ったとしても、フレーム単位ではなくフィールド単位で入力データをスキップするので、動作表示の不自然さを最小限に抑えることが出来ると同時に、1フレームのビデオデータを完全にフリーズした状態で中間調処理を行うので質の高い中間調表現を実現することが可能となる。このようなスキップ即ち入力ビデオデータと表示データとの対応関係の変更は変更手段としてのタイミング制御回路11が司る。
【0070】
図6は、FLCDのフレーム周波数とNTSCのフレーム周波数との差が小さいケースの例を示したものである。このケースでは、図5に比べてフレーム周波数との差が小さい分スキップされるフィールドの頻度は下がるが、FLCDへの1フレームの書き込みが終了しても、次フレームの表示データが準備できていないタイミングが生ずる。図6においては、フレーム4(fr4)の表示データがFLCDへ書き込まれた直後のtw2の期間がそれに相当する。これは、e5のフィールドをスキップした為、その後の画像データの合成・ストア(フィールド5(fr5)・中間調処理の終了が遅れ、フレーム4(fr4)のFLCDへの書き込み終了までに間に合わなかったためである。この様なタイミングが生じた場合は、次のフレームfr5の表示データが整うまでの間、fr4の表示データを繰り返し表示するリフレッシュ書き込みを行うよう制御することでFLCD上の画質を維持することができる。
【0071】
(実施例2)
図7は、他の実施例の動作フローである。本例では図8に示すようにフレームグラバーメモリを、NTSCの1フィールド分のビデオデータを保存できるフィールドメモリを5個備えている。図7における記号は、基本的に図5、図6と同意であるが、fr1A−B などの表記については、フィールドメモリFAとFBのビデオデータで1フレーム(fr1)を構成することを意味している。本例は、入力されるフィールドのビデオデータを、フィールドメモリFA→FB→FC→FD→FE→FA→FB→FC→…と繰り返し循環的に蓄えてゆき、FLCDへの書き込み終了時点で最も最新のフィールドメモリ2枚のビデオデータを1フレームのビデオデータとして扱うことで、FLCDのフレーム周波数とNTSCのフレーム周波数の時間差の大小に関わらず、極力スキップするフィールド数を少なくした点に特徴がある。
【0072】
図7において、フレームバッファメモリ10AにフィールドメモリFD、FEからのビデオデータを1フレーム(fr5)として中間調処理終了し(“W”の終了した時点)、さらにフレームバッファメモリ10B内の表示データ(fr4)のFLCDへの書き込みが終了したタイミングに注目して欲しい。その時点でフレームグラバーメモリ内のフィールドメモリFA、FB、FCの三つのフィールドメモリに新しい(中間調処理をしていない)ビデオデータが格納されている。その場合、フィールドメモリFAのビデオデータは捨て、フィールドメモリFB及びFCのビデオデータを1フレームのビデオデータとして中間調処理を行いフレームバッファメモリ10Bに格納、FLCDへの表示データとする。
【0073】
本例では、フレームグラバーメモリ7A、7Bなる構成の前述の実施例のようにフレームグラバーメモリへの書き込みを禁止するのではなく、入力される全てのフィールドのビデオデータを循環的に取り込み、次段の中間調処理へは最新のフィールドメモリ2個を使い1フレームを構成している。このためメモリ容量は増えるが、常に最新のビデオデータが保持されている為、前述の実施例のようなFLCDへの表示データ準備のための待ち時間はなくなり、よりスムースな動画表示が可能となる。
【0074】
以上説明した実施例1、2によれば、入力画像に対してそのフレーム周波数が非同期かつ可変である表示パネルに擬似中間調処理を施したTV画像等を表示する表示装置において、入力ビデオデータを1フレームのビデオデータとして合成・ストアするフレームグラバーメモリと中間調処理後の表示データを蓄えるフレームメモリをそれぞれダブルバッファ構成の形で設け、それぞれの記憶手段の書き込み・読み出しのタイミングを制御することにより、入力画像のフレームと表示パネルのフレームとの同期をとり、擬似中間調処理の画質を維持しながらスムースな動画表示を行うことが可能となる。
【0075】
【発明の効果】
本発明によれば、駆動条件を変えてもデータ処理の誤りがなく、良好な表示が行える。
【図面の簡単な説明】
【図1】本発明の実施態様による表示装置の基本構成を示すブロック図。
【図2】本発明の別の実施態様による表示装置の基本構成を示すブロック図。
【図3】本発明に用いられる表示素子のフレーム周波数の温度特性の一例を示した図。
【図4】本発明の実施例1による表示装置のブロック図。
【図5】図4に示したブロック図におけるビデオデータの入力から表示パネルへの出力までの一連の処理フローのタイミングを示した図。
【図6】図4に示したブロック図におけるビデオデータの入力から表示パネルへの出力までの一連の処理フローのもう一つのタイミングを示した図。
【図7】本発明の実施例2におけるビデオデータの入力から表示パネルへの出力までの一連の処理フローのタイミングを示した図。
【図8】実施例2によるフレームグラバーメモリの構成を示した図。

Claims (2)

  1. n個のフィールドで1フレームが構成された映像データを記憶する為の映像データ記憶手段と、該表示手段に表示する表示データを記憶する為の表示データ記憶手段と、該表示データ記憶手段に記憶する表示データを生成する為に該映像データ記憶手段に記憶された映像データを1フレーム単位で読み出し処理する為のデータ処理手段と、該映像データをフィールド単位で間引く手段と、を有し、
    該データ処理手段は、i番目のフレームを構成するn個のフィールドのうちのL個のフィールドの映像データと、i+1番目のフレームを構成するn個のフィールドのうちのn−L個のフィールドの映像データと、からなる1フレーム分の映像データを該映像データ記憶手段より読み出すことを特徴とする表示装置用のデータ処理装置。
  2. 前記データ処理手段は、中間調処理を施す為の回路を有する請求項1に記載の表示装置用のデータ処理装置。
JP05426995A 1995-03-14 1995-03-14 表示装置用のデータ処理装置 Expired - Fee Related JP3544022B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP05426995A JP3544022B2 (ja) 1995-03-14 1995-03-14 表示装置用のデータ処理装置
US08/612,411 US6310651B1 (en) 1995-03-14 1996-03-07 Data processing method and device for use in display apparatus
EP96301644A EP0732681A3 (en) 1995-03-14 1996-03-11 Method and data processing system for adapting the display data to the operating conditions of the display device
KR1019960006612A KR100220134B1 (ko) 1995-03-14 1996-03-13 디스플레이 장치용 데이터 프로세싱 방법 및 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05426995A JP3544022B2 (ja) 1995-03-14 1995-03-14 表示装置用のデータ処理装置

Publications (2)

Publication Number Publication Date
JPH08248392A JPH08248392A (ja) 1996-09-27
JP3544022B2 true JP3544022B2 (ja) 2004-07-21

Family

ID=12965864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05426995A Expired - Fee Related JP3544022B2 (ja) 1995-03-14 1995-03-14 表示装置用のデータ処理装置

Country Status (4)

Country Link
US (1) US6310651B1 (ja)
EP (1) EP0732681A3 (ja)
JP (1) JP3544022B2 (ja)
KR (1) KR100220134B1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
US7012600B2 (en) 1999-04-30 2006-03-14 E Ink Corporation Methods for driving bistable electro-optic displays, and apparatus for use therein
JP3365341B2 (ja) * 1999-04-30 2003-01-08 日本電気株式会社 アクティブマトリックス型液晶表示装置と表示方法
US6313813B1 (en) * 1999-10-21 2001-11-06 Sony Corporation Single horizontal scan range CRT monitor
JP3487259B2 (ja) 2000-05-22 2004-01-13 日本電気株式会社 映像表示装置とその表示方法
JP4040826B2 (ja) 2000-06-23 2008-01-30 株式会社東芝 画像処理方法および画像表示システム
JP3674488B2 (ja) * 2000-09-29 2005-07-20 セイコーエプソン株式会社 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器
JP2002123208A (ja) * 2000-10-13 2002-04-26 Nec Corp 画像表示装置およびその駆動方法
JP4185678B2 (ja) * 2001-06-08 2008-11-26 株式会社日立製作所 液晶表示装置
CN102789758B (zh) * 2001-11-20 2016-05-18 伊英克公司 驱动双稳态电光显示器的方法
JP2004254937A (ja) * 2003-02-26 2004-09-16 Nanao Corp 画像表示装置およびそれに用いられる遊技機、並びにゲーム機
JP4717499B2 (ja) * 2004-06-08 2011-07-06 キヤノン株式会社 放送受信装置およびその制御方法
US7495647B2 (en) * 2004-06-14 2009-02-24 Genesis Microchip Inc. LCD blur reduction through frame rate control
US20060098001A1 (en) * 2004-10-26 2006-05-11 Lai Jimmy K L System and method for effectively preventing image tearing artifacts in displayed image data
US7692642B2 (en) * 2004-12-30 2010-04-06 Intel Corporation Method and apparatus for controlling display refresh
KR100670522B1 (ko) * 2005-07-21 2007-01-16 엘지이노텍 주식회사 디스플레이 패널의 드라이버 교체 장치 및 방법
JP5019204B2 (ja) * 2007-01-26 2012-09-05 株式会社東芝 ガンマ補正回路、ガンマ補正方法及び画像処理装置
JP4312238B2 (ja) * 2007-02-13 2009-08-12 株式会社ソニー・コンピュータエンタテインメント 画像変換装置および画像変換方法
JP4721077B2 (ja) * 2008-10-23 2011-07-13 ソニー株式会社 画像処理装置、画像処理方法、及び、プログラム
KR102148549B1 (ko) * 2012-11-28 2020-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2774492B2 (ja) 1986-09-08 1998-07-09 キヤノン株式会社 表示装置
JP2535170B2 (ja) 1987-05-15 1996-09-18 日本製紙株式会社 セメント分散剤
US4958218A (en) 1987-12-16 1990-09-18 Canon Kabushiki Kaisha Image processing method and apparatus with dot-processing
EP0323260A3 (en) * 1987-12-29 1990-10-24 Sharp Kabushiki Kaisha Drive apparatus for liquid crystal display device
GB2223141A (en) 1988-09-21 1990-03-28 Sony Corp Slow motion video signal generator with motion compensated interpolation
GB8822415D0 (en) 1988-09-23 1988-10-26 Snell & Wilcox Electronic Cons Video signal processing & video stores
JP2899073B2 (ja) 1990-06-18 1999-06-02 キヤノン株式会社 画像情報制御装置
US5291275A (en) 1990-06-20 1994-03-01 International Business Machines Incorporated Triple field buffer for television image storage and visualization on raster graphics display
JP3155771B2 (ja) 1991-05-14 2001-04-16 キヤノン株式会社 表示制御装置
US5315327A (en) * 1991-05-21 1994-05-24 Sony Corporation High scanning rate to standard scanning rate television signal converter with smooth moving edge conversion
US5488389A (en) 1991-09-25 1996-01-30 Sharp Kabushiki Kaisha Display device
JPH05216617A (ja) 1992-01-31 1993-08-27 Canon Inc 表示駆動装置および情報処理システム
DE69313161T2 (de) 1992-02-28 1998-01-29 Canon Kk Verfahren und Einrichtung zur Kontrolle einer Anzeigeeinheit
US5446496A (en) * 1994-03-31 1995-08-29 Hewlett-Packard Company Frame rate conversion with asynchronous pixel clocks

Also Published As

Publication number Publication date
EP0732681A2 (en) 1996-09-18
US6310651B1 (en) 2001-10-30
EP0732681A3 (en) 1997-04-02
JPH08248392A (ja) 1996-09-27
KR960035411A (ko) 1996-10-24
KR100220134B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
JP3544022B2 (ja) 表示装置用のデータ処理装置
US7965270B2 (en) Display device including a data generating circuit to divide image data for one frame into a plurality of pieces of sub-field image data
US6593939B2 (en) Image display device and driver circuit therefor
JP4218249B2 (ja) 表示装置
EP0686960B1 (en) Display and its driving method
US5347294A (en) Image display apparatus
JP4602608B2 (ja) 表示装置
JP3462744B2 (ja) 液晶表示制御装置、それを用いた液晶表示装置および情報処理装置
US5880707A (en) Display control apparatus and method
US6219020B1 (en) Liquid crystal display control device
JPH08110764A (ja) 表示制御方法及び装置
JPH0950265A (ja) カラー表示装置の駆動回路
JP2004309657A (ja) データ保持型表示装置およびその駆動方法
JP2003036056A (ja) 液晶表示装置
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
JP2005010579A (ja) ホールド型表示パネルの駆動方法
JPH08304774A (ja) 画像表示装置
JPH09101764A (ja) マトリクス型映像表示装置の駆動方法
JP2004317928A (ja) 液晶表示装置
JP3230405B2 (ja) 液晶表示装置及びその駆動方法
JPH0573001A (ja) 液晶表示装置の駆動方法
JP3122950B2 (ja) 液晶制御装置、液晶表示装置及びプロジェクション装置
JPS61213897A (ja) 画像表示装置
JPH08234169A (ja) 表示制御装置、及び表示制御方法
JP2004118217A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees