JP3122950B2 - 液晶制御装置、液晶表示装置及びプロジェクション装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、液晶制御装置、液晶表示装置及びプロジ
ェクション装置に関し、特にその映像信号のデータ変換
に関するものである。

［従来の技術］ 第７図は従来の液晶表示装置の概略構成図であり、図
において（１）は映像を表示するCRTを有したパソコン
（以下PCという）、（２）はビデオデッキ（以下VTRと
いう）である。

（３）はVTR（２）からの複合ビデオ映像信号（以下
複合映像信号という）あるいはPC（１）からのアナログ
RGB信号に切替える切替スイッチ部、（４）は切替スイ
ッチ部（３）からの出力信号を所定の映像信号にする信
号処理部、（５）は信号処理部（４）から出力される映
像信号を増幅し、交流反転した映像信号を出力するバッ
ファ、（６）は切替スイッチ部（３）から出力されるア
ナログRGB信号及び複合映像信号の同期信号から所定の
タイミング信号を形成し、各部に出力するタイミング形
成回路である。

（７）は液晶表示部であり、タイミング形成回路
（６）からのタイミング信号及びバッファ（５）の映像
信号により、後述するマトリックスLCD（13）の電極を
駆動し、所定の映像を表示するものである。

第８図は液晶表示部の構成を説明する図であり、説明
が簡単なためＲ信号のみの接続構成としている。

図において、（８）は第１のＸ電極ソース線ドライバ
ーであり、バッファ部（５）から出力される映像信号及
びタイミング形成回路（６）からのタイミング信号を入
力し、後述するマトリックスLCD（13）の電極を駆動す
るものであり、CMOS回路（図示せず）を含んでいる。

また、このドライバーからの出力はマトリックスLCD
のソース線に対応して、櫛羽状に接続されている。この
場合はソース線数をｎとして説明する。

（９）は第１のＹ電極ゲート線ドライバーであり、タ
イミング形成回路（６）から出力されるタイミング信号
により、マトリックスLCD（13）の電極を駆動するもの
であり、CMOS回路を含んでいる。

（10）は第２のＹ電極ゲート線ドライバーである。
（11）は第２のＸ電極ソース線ドライバーであり、バッ
ファ部（５）から出力される映像信号及びタイミング形
成回路（６）からのタイミング信号を入力し、後述する
マトリックスLCD（13）の電極を駆動するためのもので
あり、CMOS回路（図示せず）を含んでいる。

（13）はマトリックスLCDであり、液晶表示画面の画
素ごとに設けた薄膜トランジスタ（以下TFTという）を
（８）及び（11）のＸ電極ソース線ドライバーからの出
力信号並びに（９）及び（10）のＹ電極ゲート線ドライ
バーにより、行単位でON、OFFして液晶表示画面に鮮明
な画像を表示するマトリックスLCDである。

第９図は第１のＸ電極ソース線ドライバーの周波数特
性を説明する図である。

この図は、第１のＸ電極ソース線ドライバーに複合映
像信号を入力したときの周波数帯域を示す図であり、約
5MHzまでフラットに信号を送信することを補償できるこ
とを示している。

これは、例えばインターレス表示であるVTR（２）の
約4MHz程度の複合映像信号を表示する場合は、第１のＸ
電極ソース線ドライバー（８）は安定に駆動信号をマト
リックスLCD（13）に出力できることを示している。

上記のように構成された液晶表示装置は、マトリック
スLCD（13）が高精細化（例えば640×400以上）するに
ともないマトリックスLCD（13）に供給される信号の周
波数が減衰しないことが要求され、特にPC用表示信号の
クロック周波数は非常に高くなる。

例えば、切替スイッチ部（３）を切替えてVTR（２）
の複合映像信号を信号処理部（４）及びタイミング形成
回路（６）に出力したとすると、周波数帯域は、第９図
に示すようになっており、その出力信号の波形は歪むこ
となくマトリックスLCD（13）に出力され鮮明な映像を
表示するがノンインターレス表示をしなくてはならない
PC（１）のアナログRGB信号を表示する場合には、例え
ば切替スイッチ部（３）を切替えてPC（１）からのアナ
ログRGB信号を信号処理部（４）及びタイミング形成回
路（６）に入力して各ドライバーにその信号を入力した
とすると、PC（１）のアナログＲ、Ｇ、Ｂ信号は約10MH
z以上であるためドライバーの周波数特性も10MHz以上ま
でフラットであることが要求される。

しかし、ドライバーの周波数特性は約5MHzまでしか安
定でないため、その出力波形は以下に説明するように歪
む。

第10図は従来のPCの映像信号を入力したときの第１の
Ｘ電極ソース線ドライバーの出力信号を説明する図であ
る。

図において、（20）は第１のＸ電極ソース線ドライバ
ー（８）の周波数特性により出力信号の高い周波数の箇
所が歪んだ部分である。

この図は、PC（１）からの映像信号を第１のＸ電極ソ
ース線ドライバー（８）に出力すると、波形が図のよう
に歪み、マトリックスLCD（13）の電極を所定電位で駆
動することができなくなることを示している。

従って、PC（１）からの映像信号を第１のＸ電極ソー
ス線ドライバー（８）に出力すると、表示する画像の解
像度が低下し、映像が不鮮明に映ることになる。

［発明が解決しようとする課題］ 上記のような従来の液晶表示装置では、マトリックス
LCDを駆動するドライバーがVTRの映像信号をカバーする
周波数特性にされているから、PCから映像信号を入力し
た場合には、ドライバーの周波数帯域が狭いためドライ
バーからの高い周波数の箇所が歪むので、PCからの映像
が不鮮明に映るという問題点があった。

この発明は、かかる問題点を解決するためになされた
もので、PCからの映像信号を入力してもドライバーの周
波数特性を変えることなく、PCからの映像信号をパラレ
ルに変換してドライバーからの出力信号を歪ませず、映
像を鮮明に表示することができる液晶制御装置、液晶表
示装置及びプロジェクション装置を得ることを目的とす
る。

［課題を解決するための手段］ 本発明の液晶制御装置は、アナログの画像データをデ
ジタル信号に変換するA/D変換部と、前記デジタル信号
をｋ分割（ｋ＝２以上の整数）してｋ個の画像データ信
号に変換して出力するデータ変換部と、前記画像データ
信号をアナログ信号に変換し、その変換したアナログ信
号を液晶を駆動する液晶ドライバーに供給するD/A変換
部とを備え、前記データ変換部は、夫々が複数の領域を
有するｋブロックの記憶手段と、画素単位毎に、前記デ
ジタルデータを前記ｋブロックの記憶手段へ順次切換え
出力する第１の切換手段と、前記ブロック毎に設けら
れ、前記デジタルデータを記憶すべき前記記憶手段の領
域を、走査期間単位毎に切換え選択する第２の切換手段
と、前記ブロック毎に設けられ、前記記憶手段の領域の
うち前記第２の切換手段により選択されていない領域の
一つを前記走査期間単位毎に切換え選択し、該領域に記
憶されたデータを前記画像データ信号として前記D/A変
換部へ出力する第３の切換手段とを有することを特徴と
する。

また、本発明の液晶表示装置は、アナログの画像デー
タをデジタル信号に変換するA/D変換部と、前記デジタ
ル信号をｋ分割（ｋ＝２以上の整数）してｋ個の画像デ
ータ信号に変換して出力するデータ変換部と、前記画像
データ信号をアナログ信号に変換するD/A変換部と、前
記D/A変換部より出力された画像アナログ信号に基づき
画像を表示する液晶部とを備え、前記データ変換部は、
夫々が複数の領域を有するｋブロックの記憶手段と、画
素単位毎に、前記デジタルデータを前記ｋブロックの記
憶手段へ順次切換え出力する第１の切換手段と、前記ブ
ロック毎に設けられ、前記デジタルデータを記憶すべき
前記記憶手段の領域を、走査期間単位毎に切換え選択す
る第２の切換手段と、前記ブロック毎に設けられ、前記
記憶手段の領域のうち前記第２の切換手段により選択さ
れていない領域の一つを前記走査期間単位毎に切換え選
択し、該領域に記憶されたデータを前記画像データ信号
として前記D/A変換部へ出力する第３の切換手段とを有
することを特徴とする。

また、本発明のプロジェクション装置は、アナログの
画像データをデジタル信号に変換するA/D変換部と、前
記デジタル信号をｋ分割（ｋ＝２以上の整数）してｋ個
の画像データ信号に変換して出力するデータ変換部と、
前記画像データ信号をアナログ信号に変換するD/A変換
部と、前記D/A変換部より出力された画像アナログ信号
に基づき画像を表示する液晶部とを備え、前記データ変
換部は、夫々が複数の領域を有するｋブロックの記憶手
段と、画素単位毎に、前記デジタルデータを前記ｋブロ
ックの記憶手段へ順次切換え出力する第１の切換手段
と、前記ブロック毎に設けられ、前記デジタルデータを
記憶すべき前記記憶手段の領域を、走査期間単位毎に切
換え選択する第２の切換手段と、前記ブロック毎に設け
られ、前記記憶手段の領域のうち前記第２の切換手段に
より選択されていない領域の一つを前記走査期間単位毎
に切換え選択し、該領域に記憶されたデータを前記画像
データ信号として前記D/A変換部へ出力する第３の切換
手段とを有することを特徴とする。

［作用］ 本発明においては、夫々が複数の領域を有するｋブロ
ックの記憶手段を有するデータ変換部において、第１の
切換手段により、画素単位毎に、前記デジタルデータを
ｋブロックの記憶手段へ順次切換え出力し、第２の切換
手段により、ブロック毎に設けられ、デジタルデータを
記憶すべき記憶手段の領域を、走査期間単位毎に切換え
選択し、第３の切換手段により、ブロック毎に設けら
れ、記憶手段の領域のうち第２の切換手段により選択さ
れていない領域の一つを前記走査期間単位毎に切換え選
択し、該領域に記憶されたデータを画像データ信号とし
てD/A変換部へ出力することにより、A/D変換部で変換さ
れたアナログの画像データのデジタル信号ををｋ分割
（ｋ＝２以上の整数）してｋ個の画像データ信号に変換
して出力する。

［実施例］ 第１図はこの発明の第１の実施例を示す液晶表示装置
の概略構成図であり、（１）〜（７）は上記従来装置と
同様なものである。

図において、（21）は第１の切替スイッチ部であり、
VTR（２）からの複合映像信号及びPC（１）からの同期
信号を入力し、切替え動作によりいずれか一方を出力す
るものである。

（22）はタイミング信号形成部であり、第１の切替ス
イッチ部（21）から出力される複合映像信号から同期信
号を分離し、あるいはPC（１）の同期信号から電圧制御
発信器（以下VCOという）を含むフェズロックドループ
（以下PLLという）を用いて所定のタイミング信号を出
力するものである。

（23）はPC用信号処理部であり、PC（１）からのアナ
ログRGB信号を入力し、必要に応じてその信号の色調
整、明るさ及びコントラスト調整等をするものである。

（24）はA/D変換部であり、PC用信号処理部（23）か
らのアナログRGB信号をタイミング信号形成回路（22）
からタイミング信号により、マトリックスLCD（13）の
画素数に対応したシリアルの画像データに変換し、その
画像データを出力するものである。

（25）はデータ変換部であり、A/D変換器（24）から
出力されるシリアルの映像信号をタイミング信号形成回
路（22）から出力されるタイミング信号により、奇数本
目のソース線の画像データ（以下奇数画像データとい
う）及び偶数本目のソース線の画像データ（以下偶数画
像データという）を一度にパラレルの画像データとして
出力するものであり、後述する回路を備えている。

（26）はD/A変換部であり、データ変換部（25）から
出力されたパラレルの画像データをそれぞれタイミグ信
号形成回路（22）からのタイミング信号により、それぞ
れアナログの画像データに変換し、アナログの画像デー
タを出力するために所定数のD/A変換回路を備えたもの
である。

（27）は第２の切替スイッチ部であり、D/A変換部（2
6）から出力される偶数画像データあるいは切替え動作
により、後述するビデオ信号処理部からのRGB信号に切
替えるものであり、それぞれの信号に対応する切替えス
イッチを備えたものである。

（28）は第１のバッファ部であり、第２の切替スイッ
チ部（27）からの出力信号を電流増幅し、タイミング信
号形成回路（22）からのタイミング信号により、１走査
線（以下1Hという）毎に交流反転した信号を第１のＸ電
極ソース線ドライバー（８）に出力するバッファを複数
有したものである。

また、1H毎に交流反転するのを１フレーム毎としても
よい。つまり、周期的に交流反転した信号とすればよ
い。本実施例では1H毎に交流反転するとする。

（30）はビデオ信号処理部であり、VTR（２）から出
力される複合映像信号から少なくともＲ、Ｇ、Ｂの３原
色信号を再生するとともに、カラー、ティント、ブライ
ト、コントラスト等を調整するものである。

（31）は第３の切替スイッチ部であり、切替え動作に
よりD/A変換部（26）からの奇数画像データあるいはビ
デオ信号処理部（30）からのRGB信号のいずれか一方を
出力するものである。

（32）は第２のバッファ部であり、第３の切替スイッ
チ部（31）からの出力信号を増幅するとともにタイミン
グ信号形成回路（22）からのタイミング信号により、交
流反転した信号を第１のＸ電極ソース線ドライバー
（８）に出力するバッファを複数有したものである。

第２図はデータ変換部の構成を説明する図である。図
において、（24）〜（26）は第１図と同様なものであ
り、（35）は第４の切替スイッチであり、A/D変換部（2
4）のA/D変換回路から出力されるＲ信号の画像データを
タイミング信号により１画素毎に切替えることにより奇
数画像データ及び偶数画像データを出力するものであ
る。

（36）は第５の切替スイッチであり、第４の切替スイ
ッチ（35）で切替えられた奇数画像データを入力し、タ
イミング信号により1H毎に切替わり、1H期間の奇数画像
データを出力するものである。

この切替スイッチは、メモリの所定の領域に奇数画像
データを入力させる入力用の切替スイッチとなるもので
ある。

（37）は第１のメモリであり、第５の切替スイッチ
（36）から出力される1H毎の奇数画像データをタイミン
グ信号に基づいて第１の領域あるいは第２の領域に順次
格納するものである。

（39）は第６の切替スイッチであり、タイミング信号
により第５の切替スイッチ（36）と反する切替え動作を
し、第１の領域あるいは第２の領域に格納された奇数画
像データを出力するものである。

この切替スイッチは、メモリの所定の領域からの奇数
画像データを出力させる出力用の切替スイッチとなるも
のである。

（40）は第７の切替スイッチであり、第４の切替スイ
ッチ（35）で切替えられた偶数画像データを入力し、タ
イミング信号により1H毎に切替わり、1H期間の偶数画像
データを出力するものである。

この切替スイッチは、メモリの所定の領域に偶数画像
データを入力させる入力用の切替スイッチとなるもので
ある。

（41）は第２のメモリであり、第７の切替スイッチ
（40）から出力される1H毎の偶数画像データをタイミン
グ信号に基づいて第３の領域あるいは第４の領域に順次
格納するものである。

（43）は第８の切替スイッチであり、タイミング信号
により第６の切替スイッチ（39）と同時に切替わり、第
７の切替スイッチ（40）と反する切替え動作をし、第３
の領域あるいは第４の領域に格納された偶数奇数画像デ
ータを出力するものである。

この切替スイッチは、メモリの所定の領域からの偶数
画像データを出力させる出力用の切替スイッチとなるも
のである。

（49）は上記説明の（35）〜（43）の回路を有したＲ信
号用データ変換部である。

（50）は上記説明の（35）〜（43）の回路と同様なも
のを有したＧ信号用のデータ変換部である。

（55）は上記説明の（35）〜（43）の回路と同様なも
のを有したＢ信号用のデータ変換部である。

上記のデータ変換部（25）のメモリの領域に格納する
画像データは、例えばマトリックスLCD（13）の水平画
素数をｎとすると、 ｎワード/2×ｍビットの画像データを格納する。但
し、ｍビットは2^m階調に対応している。

第３図はデータ変換部の動作を説明する波形図であ
る。

図において、（ａ）に示す波形図はA/D変換部（24）
からのシリアルの画像データである。

（ｂ）に示す波形図は、第６の切替スイッチ（39）か
らの奇数画像データを示すものであり、最初に第１の領
域から出力されるシリアルの奇数画像データ（37a）
（以下第１の奇数画像データ（37a）という）及び次の
奇数画像データ以降を２倍に時間軸伸長したもので、シ
リアルの画像データに比較して周波数が1/2になってい
ることを示すものである。

（ｃ）に示す波形図は、第８の切替スイッチ（43）か
らの偶数画像データを示すものであり、最初に第３の領
域から出力されるシリアルの偶数画像データ（41a）
（以下第１の偶数画像データ（41a）という）及び次の
偶数画像データ以降を２倍に時間軸伸長したもので、シ
リアルの画像データに比較して周波数が1/2になってい
ることを示すものである。

（ｄ）に示す波形図は、データ変換部（25）から出力
される画像データ（以下パラレル画像データという）で
あり、第６の切替スイッチ（39）から出力される奇数画
像データ及び第８の切替スイッチ（43）から出力される
偶数画像データを同タイミングで出力されることを示し
たものである。

また、（Ｔ）は１画素の信号時間を示すものであり、
（2T）は１画素分の画像データを２倍の時間（2T）の期
間で出力することを示すものである。

なお、偶数画像データ用の第７の切替スイッチ（4
0）、第２のメモリ（41）及び第８の切替スイッチ（4
3）からの画像データは前記奇数画像データと同様であ
る。

第４図はドライバーからの出力波形を説明する波形図
であり、波形に歪みがないことを示すものである。

上記のように構成された液晶表示装置の動作について
図を用いて以下に説明する。

例えば、PC（１）からの映像を表示するために第１の
切替スイッチ部（21）、第２の切替スイッチ部（27）及
び第３の切替スイッチ部（31）を切替えてそれぞれPC
（１）からの映像信号を入力するようにしたとする。

すると、PC（１）からのアナログRGB信号はPC用信号
処理部（23）で必要に応じて色調整、明るさ及びコント
ラスト調整等された映像信号（図示せず）に変換され、
A/D変換部（24）は映像信号に含まれるＲ信号、Ｇ信号
及びＢ信号をそれぞれタイミング信号形成部（22）から
のタイミング信号に基づいてA/D変換回路（図示せず）
でデジタル変換したシリアルの画像データをデータ変換
部（25）に出力する。

この場合は、８ビットのシリアルの画像データを出力
することとし、以下Ｒ信号用データ変換部（49）に出力
したとする。

次に、A/D変換部（24）からのＲ信号のシリアルの画
像データ（24a）がＲ信号用データ変換部（49）の第４
の切替スイッチ（35）に出力されると、タイミング信号
形成部（22）からのタイミング信号により１画素毎に切
替わり、奇数本目のソース線のシリアルの画像データ
（奇数画像データ）及び偶数本目のソース線のシリアル
の画像データ（偶数画像データ）とし、奇数画像データ
を第５の切替スイッチ（36）に出力し、偶数画像データ
を第７の切替スイッチ（40）に出力する。

次に、第５の切替スイッチ（36）は奇数画像データが
出力される毎に1H期間分の奇数画像データを第１のメモ
リ（37）の第１の領域に格納する。

また、第７の切替スイッチ（40）は偶数画像データが
第４の切替スイッチ（35）から出力される毎に1H期間分
の偶数画像データを第２のメモリ（41）の第３の領域に
格納する。

このときには、第１のメモリ（37）の第１の領域に奇
数画像データが格納されても第６の切替スイッチ（39）
は、第１のメモリ（37）の第２の領域に格納されている
奇数画像データを取出すようにしているので第１の領域
に格納された奇数画像データをD/A変換部（26）に出力
しない。

また、第８の切替スイッチ（43）も同様に、第２のメ
モリ（41）の第３の領域に偶数画像データが格納されて
も第８の切替スイッチ（43）は、第２のメモリ（41）の
第４の領域に格納されている偶数画像データを取出すよ
うにしているので第３の領域に格納された偶数画像デー
タをD/A変換部（26）に出力しない。

次に、第５の切替スイッチ（36）により、奇数画像デ
ータが第１の領域に1H期間分格納され、かつ第７の切替
スイッチ（40）により偶数データが第３の領域にそれぞ
れ1H期間分格納された後に、第５の切替スイッチ（36）
及び第７の切替スイッチ（40）がタイミング信号により
切替わる。

さらに、タイミング信号により第６の切替スイッチ
（39）が第５の切替スイッチ（36）と反対に第１の領域
から奇数画像データを取り出すように切替わると共に、
第８の切替スイッチ（43）が第７の切替スイッチ（40）
と反対に第３の領域から偶数画像データを取り出すよう
に切替わる。

従って、第３図に示す第１の奇数画像データ（37a）
及び第３図（ｃ）に示す第１の偶数画像データ（41a）
を第３図（ｄ）に示すように同時にパラレルの画像デー
タとしてD/A変換部（26）に出力するので、１画素あた
りの読みだしスピードが1/2になり、かつパラレルに読
み出すので各画像データの信号の周波数が1/2になる。

そして、次のライン分（次の1H分）の画像データを出
力する為に、第５の切替スイッチ（36）及び第７の切替
スイッチ（40）がそれぞれ第１のメモリ（37）の第１の
領域及び第３の領域のデータを格納した後に、第５の切
替スイッチ（36）及び第７の切替スイッチ（40）がタイ
ミング信号によりそれぞれ第２のメモリ（41）の第２の
領域及び第４の領域にデータを格納するように切替わ
り、奇数画像データを第２の領域に1H期間分格納し、か
つ第７の切替スイッチ（40）により偶数データが第２の
メモリ（41）の第４の領域にそれぞれ1H期間分の画像デ
ータを格納し、上記説明のように第６の切替スイッチ
（39）及び第８の切替スイッチ（43）が切替わると同時
に奇数画像データ及び偶数画像データ（パラレル画像デ
ータ）を出力する。

従って、各メモリに２つの領域を有して、1H分の画像
データを取出した後に、他方の領域に画像を格納し終わ
るようにしたので、問題なく画像データが取出される。

以下同様な動作で最終ソース線（ｎ）までの奇数画像
データ及び最終ソース線（ｎ）までの偶数画像データを
出力するので、データ変換部（25）の出力は第３図
（ｄ）に示すように連続した奇数画像データ及び偶数画
像データをパラレルにD/A変換部（26）に出力する。

また、Ｇ信号用データ変換部（50）及びＢ信号用デー
タ変換部（55）についても動作は同様である。

次に、D/A変換部（26）は、パラレルの画像データを
それぞれD/A変換器に入力し、アナログ信号に変換して
第３の切替スイッチ部（31）を介して奇数画像データを
第２のバッファ部（32）に出力すると共に同時に、第２
の切替スイッチ部（27）を介して、第１のバッファ部
（28）に偶数画像データを出力する。

次に、第３の切替スイッチ部（31）から奇数画像デー
タが第２のバッファ部（32）に出力されると、第２のバ
ッファ部（32）は、奇数画像データの信号を電流増幅
し、タイミング信号により、1H毎に交流反転した信号を
第１のＸ電極ソース線ドライバー（８）に出力する。

また、第１のバッファ部（28）は、第２の切替スイッ
チ部（27）から奇数画像データが第１のバッファ部（2
8）に出力されると、偶数画像データを電流増幅し、タ
イミング信号により、1H毎に交流反転した信号を第２の
Ｘ電極ソース線ドライバー（11）に出力する。

すると、第１のＸ電極ソース線ドライバー（８）及び
第２のＸ電極ソース線ドライバー（11）はシリアル画像
データに比較して周波数が1/2の奇数画像データ及び偶
数画像データを順次一度にマトリックスLCD（13）に出
力する。

従って、パラレルの画像データで出力されると、第１
のＸ電極ソース線ドライバー（８）は周波数特性が第８
図に示す特性であっても第４図に示す歪みのないＸ電極
駆動信号を出力し、マトリックスLCD（13）は１度に２
画素分の画素を表示することが可能となり、かつ映像が
劣化しない鮮明映像を得ることが可能となる。

また、第１の切替スイッチ部（21）、第２の切替スイ
ッチ部（27）及び第３の切替スイッチ部（31）がVTR
（２）からの複合映像信号（図示せず）を後方の回路に
出力するように切り替わったとすれば、アナログの複合
映像信号を上記説明の第２のバッファ部（32）を介し
て、その奇数画像データを第１のＸ電極ソース線ドライ
バー（８）に出力し、偶数画像データを第１のバッファ
部（28）を介して第２のＸ電極ソース線ドライバー（1
1）に出力する。

第５図はデータ変換部の他の実施例を説明する概略構
成図である。Ｒ信号用のみについて説明する。この図
は、ｎ本（ｎ個）のソース線をｋ本（ｋ個）ずつパラレ
ルに駆動するものである。

図において、（25）〜（43）は第２図のデータ変換部
の同様なものであり、（60）はｋ個の出力部を有し、１
画素毎に切替えて出力する複数切替スイッチ部である。

（61）は複数切替スイッチ部（60）のｋ番目の出力部
から出力されるシリアルの画像データを入力し、タイミ
ング信号により1H毎に切替わるｋ番目の切替スイッチ
（以下ｋ番目の入力用切替スイッチという）である。

（62）はｋ番目のメモリであり、ｋ番目の入力用切替
スイッチ（61）から出力される画像データを第２図のメ
モリと同様にそれぞれ1H期間分格納する２つの領域を備
えたものである。

（63）は、ｋ番目の出力用スイッチであり、タイミン
グ信号により、複数の出力スイッチと同時に切替わり、
ｋ番目の入力用切替スイッチ（61）と反する切替え動作
で、ｋ番目のメモリ（62）の２つの領域の内いずれか一
方の画像データを出力するものである。

また、本実施例を構成する上でD/A変換器等は必要数
備えていることとする。

上記の構成としたデータ変換部は、A/D変換部（24）
から出力されるアナログRGB信号を複数切替スイッチ部
（60）が切替動作により第２図と同様に１画素毎にｋ番
目の出力部まで出力する。

すると、第５の切替スイッチ（36）、第７の切替スイ
ッチ（40）、ｋ番目の入力用切替スイッチ（61）の順に
所定の画像デーを出力する。

そして、第１の切替スイッチ（36）〜ｋ番目の入力用
切替スイッチ（61）までの入力切替スイッチが各メモリ
の所定の領域に所定の画像データを格納した後で、第２
図と同様に第６の切替スイッチ（39）〜ｋ番目の出力用
スイッチ（63）までの出力用スイッチが切替わり、各メ
モリの所定の領域に格納した画像データをD/A変換部（2
6）にｋ個パラレルに出力する。

即ち、全てのメモリに格納する画像データを、ｎワー
ド/k×ｍビット格納することにより、第２図と同様にド
ライバーに出力される周波数は1/kになり、ドライバー
は一度にｋ個の画像データをマトリックスLCD（13）に
出力することが可能となる。

しかし、実際は構成が多くなるので10個程度とする。

第６図はプロジェクションテレビに本発明を用いた構
成を説明する図である。図において、（１）及び（２）
は上記第１図と同様なものである。

（65）は上記第１図の（23）〜（32）を有した電気回
路部であり、第２のバッファ部（32）及び第１のバッフ
ァ部（28）はRGBの３原色に対応してそれぞれ備えてい
る。

（66）はバッファ部からの映像信号を入力するRGB色
光用のＸ電極ソース線ドライバーをそれぞれ有し、また
タイミング形成回路（６）からのタイミング信号を入力
するRGB色光用のＹ電極ゲート線ドライバーを有すると
ともに、対応するRGB色光用の変調液晶ライトバルブを
有し、前記変調液晶ライトバルブで混合合成された映像
光をスクリーン（図示せず）に投写するレンズを備えた
光学ヘッドユニットである。

上記のように構成されたプロジェクションテレビの電
気回路部（65）を第１図の構成とし、データ変換部（2
5）を第２図の構成とすると、各ドライバーの周波数特
性が第７図に示す周波数特性であっても、PC（１）から
のアナログRGB信号を上記説明のパラレルの画像データ
にすることが可能となり、スクリーンに鮮明な画像を表
示することができる。

また、データ変換部は第５図の構成としてもよい。

なお、上記実施例では点順次ドライバーを用いて説明
したが線順次ドライバーを用いてもよい。

さらに、IDTV、EDTV等において、ビデオ信号をデジタ
ル処理した後に倍速走査する場合はビデオ信号処理部に
おいてもデータ変換部の構成をもちいてドライバーに映
像データを出力しても従来の周波数帯域で鮮明な映像が
得られる。

さらに、一般にはビデオ対応時は多くの階調レベルが
要求されPC（１）対応時は少ない階調レベルしか要求さ
れないので、本発明のようにPC（１）対応時のみデジタ
ル処理を実行すると、D/Aコンバータのビット数は少な
いものですむ。

以上のように、この実施例によれば、映像信号を１水
平走査分のｋ分割（ｋ＝２以上の整数）してｋ個のパラ
レルの映像データをドライバーに出力することにより、
周波数が1/kになった映像データをｋ個のバッファから
同時に順次読み出すドライバーの出力によって映像を表
示させるようにしたので、ドライバーが複合映像信号対
応の周波数特性であっても、その出力信号を歪みがない
信号とすることができ、鮮明な映像を表示することがで
きるという効果が得られている。

さらに、ビデオ信号処理部からの複合映像信号に切替
えて、ドライバーの出力によって映像を表示させるよう
にしたので、複合映像信号にも切替えにより対応できる
という効果が得られている。

［発明の効果］ 以上のように本発明によれば、データを分割して保存
できるので、ドライバーへのデータの転送周波数を長く
することができ、また、ブロック毎に複数の記憶領域を
有し、データ変換部が画像データを同一の出力タイミン
グでパラレルに出力できるので、次段のドライバ部は同
一の位相の信号で制御できるため、ドライバの動作周波
数をトータル的に低くすることができ、消費電力が大き
くならないという効果が得られている。

【図面の簡単な説明】

第１図はこの発明の第１の実施例を示す液晶表示装置の
概略構成図、第２図はデータ変換部の構成を説明する
図、第３図のデータ変換部の動作を説明する波形図、第
４図はドライバーからの出力波形を説明する波形図、第
５図はデータ変換部の他の実施例の構成を説明する図、
第６図はプロジェクションテレビを用いたときの構成を
説明する図、第７図は従来の液晶表示装置の概略構成
図、第８図は液晶表示部の構成を説明する図、第９図は
第１のＸ電極ソース線ドライバーの周波数特性を説明す
る図、第10図は従来のPCの映像信号を入力したときの第
１のＸ電極ソース線ドライバーの出力信号を説明する図
である。 図において、（１）はPC、（２）はVTR、（３）は切替
スイッチ部、（４）は信号処理部、（５）はバッファ
部、（６）はタイミング形成回路、（７）は液晶表示
部、（21）は第１の切替スイッチ部、（22）はタイミン
グ信号形成回路、（23）はPC用信号処理部、（24）はA/
D変換部、（25）はデータ変換部、（26）はD/A変換部、
（27）は第２の切替スイッチ部、（28）は第１のバッフ
ァ部、（30）はビデオ信号処理部、（31）は第３の切替
スイッチ部、（32）は第２のバッファ部、（35）は第４
の切替スイッチ、（36）は第５の切替スイッチ、（37）
は第１のメモリ、（39）は第６の切替スイッチ、（40）
は第７の切替スイッチ、（41）は第２のメモリ、（43）
は第８の切替スイッチ、（49）はＲ信号用データ変換
部、（50）はＧ信号用のデータ変換部、（55）はＢ信号
用のデータ変換部である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−68794（ＪＰ，Ａ) 特開 昭63−71892（ＪＰ，Ａ) 特開 昭62−11977（ＪＰ，Ａ) 特開 平１−167794（ＪＰ，Ａ) 特開 昭58−199391（ＪＰ，Ａ)

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】アナログの画像データをデジタル信号に変
   換するA/D変換部と、 前記デジタル信号をｋ分割（ｋ＝２以上の整数）してｋ
   個の画像データ信号に変換して出力するデータ変換部
   と、 前記画像データ信号をアナログ信号に変換し、その変換
   したアナログ信号を液晶を駆動する液晶ドライバーに供
   給するD/A変換部とを備え、 前記データ変換部は、夫々が複数の領域を有するｋブロ
   ックの記憶手段と、画素単位毎に、前記デジタルデータ
   を前記ｋブロックの記憶手段へ順次切換え出力する第１
   の切換手段と、前記ブロック毎に設けられ、前記デジタ
   ルデータを記憶すべき前記記憶手段の領域を、走査期間
   単位毎に切換え選択する第２の切換手段と、前記ブロッ
   ク毎に設けられ、前記記憶手段の領域のうち前記第２の
   切換手段により選択されていない領域の一つを前記走査
   期間単位毎に切換え選択し、該領域に記憶されたデータ
   を前記画像データ信号として前記D/A変換部へ出力する
   第３の切換手段とを有することを特徴とする液晶制御装
   置。
2. 【請求項２】アナログの画像データをデジタル信号に変
   換するA/D変換部と、 前記デジタル信号をｋ分割（ｋ＝２以上の整数）してｋ
   個の画像データ信号に変換して出力するデータ変換部
   と、 前記画像データ信号をアナログ信号に変換するD/A変換
   部と、 前記D/A変換部より出力された画像アナログ信号に基づ
   き画像を表示する液晶部とを備え、 前記データ変換部は、夫々が複数の領域を有するｋブロ
   ックの記憶手段と、画素単位毎に、前記デジタルデータ
   を前記ｋブロックの記憶手段へ順次切換え出力する第１
   の切換手段と、前記ブロック毎に設けられ、前記デジタ
   ルデータを記憶すべき前記記憶手段の領域を、走査期間
   単位毎に切換え選択する第２の切換手段と、前記ブロッ
   ク毎に設けられ、前記記憶手段の領域のうち前記第２の
   切換手段により選択されていない領域の一つを前記走査
   期間単位毎に切換え選択し、該領域に記憶されたデータ
   を前記画像データ信号として前記D/A変換部へ出力する
   第３の切換手段とを有することを特徴とする液晶表示装
   置。
3. 【請求項３】アナログの画像データをデジタル信号に変
   換するA/D変換部と、 前記デジタル信号をｋ分割（ｋ＝２以上の整数）してｋ
   個の画像データ信号に変換して出力するデータ変換部
   と、 前記画像データ信号をアナログ信号に変換するD/A変換
   部と、 前記D/A変換部より出力された画像アナログ信号に基づ
   き画像を表示する液晶部とを備え、 前記データ変換部は、夫々が複数の領域を有するｋブロ
   ックの記憶手段と、画素単位毎に、前記デジタルデータ
   を前記ｋブロックの記憶手段へ順次切換え出力する第１
   の切換手段と、前記ブロック毎に設けられ、前記デジタ
   ルデータを記憶すべき前記記憶手段の領域を、走査期間
   単位毎に切換え選択する第２の切換手段と、前記ブロッ
   ク毎に設けられ、前記記憶手段の領域のうち前記第２の
   切換手段により選択されていない領域の一つを前記走査
   期間単位毎に切換え選択し、該領域に記憶されたデータ
   を前記画像データ信号として前記D/A変換部へ出力する
   第３の切換手段とを有することを特徴とするプロジェク
   ション装置。