[go: up one dir, main page]

DE10297349T5 - Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit - Google Patents

Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit Download PDF

Info

Publication number
DE10297349T5
DE10297349T5 DE10297349T DE10297349T DE10297349T5 DE 10297349 T5 DE10297349 T5 DE 10297349T5 DE 10297349 T DE10297349 T DE 10297349T DE 10297349 T DE10297349 T DE 10297349T DE 10297349 T5 DE10297349 T5 DE 10297349T5
Authority
DE
Germany
Prior art keywords
charge control
zone
control electrodes
semiconductor substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10297349T
Other languages
English (en)
Inventor
Christopher Boguslaw Kocon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE10297349T5 publication Critical patent/DE10297349T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/29—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to radiation having very short wavelengths, e.g. X-rays, gamma-rays or corpuscular radiation
    • H10F30/298—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to radiation having very short wavelengths, e.g. X-rays, gamma-rays or corpuscular radiation the devices being characterised by field-effect operation, e.g. MIS type detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Halbleiteranordnung mit
a) einem Halbleitersubstrat;
b) einer ersten Zone einer ersten Leitfähigkeitsart im Halbleitersubstrat;
c) einer zweiten Zone einer zweiten Leitfähigkeitsart im Halbleitersubstrat;
d) mehreren Ladungssteuerungselektroden, wobei jede Ladungssteuerungselektrode in der Vielzahl der Ladungssteuerungselektroden ausgebildet ist, anders als die anderen Ladungssteuerungselektroden in der Vielzahl der Ladungselektroden vorgespannt zu werden; und
e) einem dielektrischem Material, das um jede der gestapelten Ladungssteuerungselektroden herum angeordnet ist.

Description

  • GEBIET DER ERFINDUNG
  • Diese Erfindung betrifft im Allgemeinen eine Halbleitertechnologie und insbesondere Halbleiteranordnungen und ihre Herstellung.
  • HINTERGRUND DER ERFINDUNG
  • In einer herkömmlichen vertikalen MOSFET (Metal Oxide Semiconductor Field Effect Transistor)-Anordnung ist es wünschenswert, den Drain-Source-Widerstand oder RDS(on) der Anordnung zu minimieren. RDS(on) ist proportional zur Höhe der verbrauchten Leistung bei eingeschalteter MOSFET-Anordnung, so dass eine Reduktion von RDS(on) die Höhe der von der MOSFET-Anordnung verbrauchten Leistung herabsetzt. Der RDS(on) könnte durch Erhöhung der Dotierungssubstanz- (oder Träger-) Konzentration in der Driftzone der Anordnung reduziert werden. Jedoch kann es nicht wünschenswert sein, die Dotierungssubstanzkonzentration zu erhöhen, weil eine Erhöhung der Dotierungssubstanzkonzentration die Durchbruchspannung der Anordnung herabsetzt. Demgegenüber kann die Trägerkonzentration in der Driftzone der MOSFET-Anordnung nicht reduziert werden, um die Durchbruchspannung zu erhöhen, ohne auch in unerwünschter Weise den RDS(on) zu erhöhen.
  • Die US 5 216 275 A beschreibt Halbleiteranordnungen mit erhöhten Durchbruchspannungen und verbesserten Durchlasswiderstandseigenschaften. Die Anordnungen der in dieser Patentschrift beschriebenen Art werden als "Superjunction"-Anordnungen bezeichnet. Jeder der beschriebenen Superjunction-Anordnungen weist eine Komposit-Pufferschicht auf. Die Komposit-Pufferschicht hat alternierende dotierte P- und N-Zonen, die sich im Ladungsgleichgewicht befinden. Ausweislich der wissenschaftlichen Literatur zeigen Superjunction-Transistoranordnungen einen 5- bis 100-fach geringeren spezifischen Durchlasswiderstand (Ron,sp) als herkömmliche Hochspannungs-MOSFET-Anordnungen.
  • Während derartige Superjunction-Transistoranordnungen hohe Durchbruchspannungen und einen niedrigen Durchlasswiderstand besitzen, sind sie schwierig herzustellen. Für eine ordnungsgemäße Funktion einer Superjunction-Anordnung müssen die alternierenden dotierten P- und N-Zonen in der Komposit-Pufferschicht mit derselben Menge von Ladungsmaterial dotiert sein, um ein perfektes Ladungsgleichgewicht zu erzielen. Dies ist in der Praxis schwierig zu erreichen. Vergleiche beispielsweise "Analysis of the Effect of Charge Imbalance on the Static and Dynamic Characteristics of the Super Junction MOSFET", Proc. Of the ISPSD '99, S. 95–98, 1999. Da es extrem schwierig ist, in der Dotierung in der Komposit-Pufferschicht einer Superjunction-Transistoranordnung ein präzises Gleichgewicht herzustellen, ist zusätzlich das in der Komposit-Pufferschicht erzielbare praktische maximale elektrische Feld auf etwa 2 × 105 V/cm begrenzt. Das durch eine Superjunction-Transistoranordnung erzielte praktische maximale elektrische Feld schränkt ihre Durchbruchspannung ein.
    •
  • Es würde wünschenswert sein, eine verbesserte Halbleiteranordnung zur Verfügung zu stellen, die weniger schwierig herzustellen ist und eine höhere Durchbruchspannung und einen geringeren Durchlasswiderstand als die zuvor beschriebenen Superjunction-Anordnungen besitzt.
  • ABRISS DER ERFINDUNG
  • Ausführungen der Erfindung sind auf Halbleiteranordnungen und Verfahren zur Herstellung von Halbleiteranordnungen gerichtet.
  • Ein Ausführungsbeispiel der Erfindung ist gerichtet auf eine Halbleiteranordnung mit: a) einem Halbleitersubstrat; b) einer ersten Zone einer ersten Leitfähigkeitsart im Halbleitersubstrat; c) einer zweiten Zone einer zweiten Leitfähigkeitsart im Halbleitersubstrat; d) mehreren Ladungssteuerungselektroden, wobei an jeder Ladungssteuerungselektrode der mehreren Ladungssteuerungselektroden eine andere Vorspannung anliegt als an den anderen Ladungssteuerungselektroden der mehreren Ladungssteuerungselektroden; und e) einem dielektrischem Material, das um jede der gestapelten Ladungssteuerungselektroden herum angeordnet ist.
  • Ein anderes Ausführungsbeispiel der Erfindung ist gerichtet auf einen Feldeffekttransistor mit: a) einem Halbleitersubstrat einer ersten Leitfähigkeitsart mit einer größeren Fläche, einer Driftzone und einer Drainzone; b) einer im Halbleitersubstrat ausgebildeten Senkenzone einer zweiten Leitfähigkeitsart; c) einer in der Senkenzone ausgebildeten Sourcezone der ersten Leitfähigkeitsart; d) einer benachbart zur Sourcezone gebildeten Gateelektrode; e) mehreren gestapelten Ladungssteuerungselektroden, die innerhalb der Driftzone eingebettet sind, wobei an jeder Ladungssteuerungselektrode der mehreren gestapelten Ladungssteuerungselektroden eine andere Vorspannung anliegt als an den anderen Ladungssteuerungselektroden der mehreren Ladungssteuerungselektroden, wobei die mehreren gestapelten Ladungssteuerungselektroden dazu ausgebildet sind, ein elektrisches Feldprofil innerhalb der Driftzone des Halbleitersubstrates einzustellen; und f) einem dielektrischen Material, das um jede der gestapelten Ladungssteuerungselektroden herum angeordnet ist.
  • Ein anderes Ausführungsbeispiel der Erfindung ist gerichtet auf ein Verfahren zur Bildung einer Halbleiteranordnung mit den Schritten: a) ein Halbleitersubstrat mit einer ersten Zone einer ersten Leitfähigkeitsart herzustellen; b) eine Zone einer zweiten Leitfähigkeitsart im Halbleitersubstrat zu bilden; c) eine erste Ladungssteuerungselektrode zu bilden; und d) eine zweite Ladungs-steuerungselektrode zu bilden, während die erste Ladungssteuerungselektrode so ausgeführt, dass an sie eine andere Vorspannung anliegt als an der ersten Ladungssteuerungselektrode.
  • Ein anderes Ausführungsbeispiel der Erfindung ist gerichtet auf einen Feldeffekttransistor mit: a) einem Halbleitersubstrat einer ersten Leitfähigkeitsart mit einer Hauptfläche, einer Driftzone und einer Drainzone; b) einer im Halbleitersubstrat ausgebildeten Senkenzone einer zweiten Leitfähigkeitsart; c) einer in der Senkenzone ausgebildeten Sourcezone der ersten Leitfähigkeitsart; d) einer mit der Sourcezone gekoppelten Sourcekontaktschicht; e) einer benachbart zur Sourcezone ausgebildeten Gateelektrode; f) einer in der Driftzone eingebetteten Ladungssteuerungselektrode, wobei die Ladungssteuerungselektrode so ausgeführt ist, dass an sie ein anderes Vorspannungspotential als an der Gateelektrode oder der Sourcekontaktschicht anliegt, und ausgeführt ist, um das elektrische Feld in der Driftzone zu steuern; und g) einem dielektrischen Material, das um die Ladungssteuerungselektrode herum angeordnet ist.
  • Ein anderes Ausführungsbeispiel der Erfindung ist gerichtet auf ein Verfahren zur Bildung eines Feldeffekttransistors mit den Schritten: a) ein Halbleitersubstrat einer ersten Leitfähigkeitsart mit einer Hauptfläche, einer Driftzone und einer Drainzone herzustellen; b) eine Senkenzone einer zweiten Leitfähigkeitsart im Halbleitersubstrat zu bilden; c) eine Sourcezone der ersten Leitfähigkeitsart in der Senkenzone zu bilden; d) eine Sourcekontaktschicht auf der Sourcezone zu bilden; e) eine Gateelektrode benachbart zur Sourcezone zu bilden; f) eine Ladungssteuerungselektrode innerhalb der Driftzone zu bilden, wobei die Ladungssteuerungselektrode ausgeführt ist, dass an ihr ein anderes Vorspannungspotential als an der Gateelektrode oder der Sourcekontaktschicht anliegt, und ausgebildet ist, um das elektrische Feld in der Driftzone zu steuern; und g) dielektrisches Material um die Ladungssteuerungselektrode herum auszubilden.
  • Diese und andere Ausführungsbeispiele der Erfindung werden anhand der nachfolgend aufgeführten Figuren und der detaillierten Beschreibung beschrieben.
    •
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Querschnittsansicht einer vertikalen Trench-MOSFET-Anordnung gemäß einem Ausführungsbeispiel der Erfindung.
  • 2(a) zeigt ein Diagramm des elektrischen Feldes und des Durchbruchpotentials über die Distanz (in μ) in einer Trench-MOSFET-Anordnung gemäß einem Ausführungsbeispiel der Erfindung.
  • 2(b) zeigt ein Diagramm des elektrischen Feldes und des Durchbruchpotentials über die Distanz (in μ) in einer vertikalen Trench-MOSFET-Anordnung gemäß einer herkömmlichen vertikalen Trench-MOSFET-Anordnung ohne Ladungssteuerungselektroden.
  • 3 zeigt eine Querschnittsansicht einer vertikalen planaren MOSFET-Anordnung gemäß einem Ausführungsbeispiel der Erfindung.
  • 4 zeigt eine Querschnittsansicht einer Leistungsdiodenanordnung gemäß einem Ausführungsbeispiel der Erfindung.
  • 5 zeigt eine Querschnittsansicht eines bipolaren Transistors gemäß einem Ausführungsbeispiel der Erfindung.
  • 6 zeigt eine Querschnittsansicht eines lateralen MOSFET gemäß einem Ausführungsbeispiel der Erfindung.
  • Die 7(a) bis 7(i) zeigen Querschnittsansichten von Halbleitersubstraten mit darin ausgebildeten gestapelten Elektroden.
  • Diese und andere Ausführungsbeispiele der Erfindung werden nachfolgend des weiteren im Detail beschrieben.
  • DETAILLIERTE BESCHREIBUNG
  • Die Ausführungsbeispiele der Erfindung sind auf Halbleiteranordnungen gerichtet. Bei den Halbleiteranordnungen handelt es sich vorzugsweise um Leistungshalbleiteranordnungen. Beispiele solcher Halbleiteranordnungen umfassen vertikale MOSFETs (z. B. planare oder vertikale Trench-MOSFETs), laterale MOSFETs, bipolare Transistoren, Leistungsdioden etc.
  • Die Halbleiteranordnungen weisen ein Halbleitersubstrat wie beispielsweise ein Silizium- oder Galliumarsenidsubstrat auf. Das Halbleitersubstrat weist eine Zone einer ersten Leitfähigkeitsart (z. B. eine N-Zone) auf und kann eine Hauptfläche besitzen. Eine Zone einer zweiten Leitfähigkeitsart (z. B. eine P-Zone) ist ebenfalls im Halbleitersubstrat ausgebildet.
  • In den Ausführungsbeispielen der Erfindung weist die Halbleiteranordnung eine oder mehrere Ladungssteuerungselektroden auf. Die Ladungssteuerungselektroden können mit einem anderem Potential als das Gate, die Source und der Drain vorgespannt sein, um das elektrische Feld innerhalb des Halbleitermaterials zu steuern. Bei einigen Ausführungsbeispielen können diese Ladungssteuerungselektroden auch als "Feldplatten" bezeichnet werden. Die Beabstandung und Anordnung der Ladungssteuerungselektroden können in verschiedenen Streifen- oder Zellen-Ausbildungen vorgenommen werden. Bei einigen Ausführungsbeispielen können die Seitenwände jeder Ladungssteuerungselektrode im Wesentlichen parallel ausgerichtet sein.
  • In bevorzugten vertikalen Halbleiteranordnungsausführungen sind die Ladungssteuerungselektroden gestapelt und innerhalb des Halbleitersubstrates eingebettet. Der Stapel der Ladungssteuerungselektroden ist im Wesentlichen vertikal gegenüber der Hauptfläche des Halbleitersubstrates orientiert. Ein dielektrisches Material ist um jede der gestapelten Ladungssteuerungselektroden herum angeordnet, um jede der Ladungssteuerungselektroden vom Halbleitermaterial im Halbleitersubstrat zu trennen. In horizontalen Halbleiteranordnungsausführungen können die Ladungssteuerungselektroden quer auf oder in dem Halbleitersubstrat angeordnet und brauchen nicht gestapelt zu sein. In beiden vertikalen und horizontalen Ausführungen kann die Orientierung der mehreren Ladungssteuerungselektroden im Wesentlichen parallel zur Richtung des Stromflusses in der Driftzone sein.
  • Bei einigen Ausführungsbeispielen der Erfindung können erste, zweite, dritte etc. Gruppen von mehreren Ladungssteuerungselektroden vorgesehen sein. Jede Gruppe von mehreren Ladungssteuerungselektroden kann in einer separaten dielektrischen Materialstruktur eingebettet sein. Diese unterschiedlichen Gruppen von mehreren Ladungssteuerungselektroden können an jeder geeigneten Stelle in der Halbleiteranordnung angeordnet sein. Beispielsweise können in einer vertikalen MOSFET-Anordnung die unterschiedlichen Gruppen von mehreren gestapelten Ladungssteuerungselektroden unter einem Gate der Anordnung und/oder an der Seite des Gate angeordnet sein. Die verschiedenen Gruppen von mehreren Ladungssteuerungselektroden können unabhängig voneinander oder zusammen arbeiten, um das elektrische Feld innerhalb des Halbleitersubstrats zu ändern.
  • Jede Ladungssteuerungselektrode in einer Gruppe von Ladungssteuerungselektroden ist ausgebildet, um anders als die anderen Ladungssteuerungselektroden in derselben Gruppe der Ladungssteuerungselektroden vorgespannt zu sein. Die unterschiedlich vorgespannten Ladungssteuerungselektroden können verwendet werden, um das elektrische Feld innerhalb des Halbleitersubstrates einzustellen. Wenn sich eine vertikale MOSFET-Anordnung in einem Sperrzustand befindet, können beispielsweise die Ladungssteuerungselektroden innerhalb einer Gruppe von Ladungssteuerungselektroden unterschiedlich vorgespannt sein, um ein im Wesentlichen gleichförmiges und hohes elektrisches Feld innerhalb der Driftzone des Halbleitersubstrates aufrecht zu erhalten. Durch Bildung eines im Wesentlichen gleichförmigen elektrischen Feldes innerhalb der Driftzone wird die Durchbruchspannung der vertikalen MOSFET-Anordnung erhöht. Die Driftzone kann hoch dotiert sein, um den Durchlasswiderstand der Halbleiteranordnung ohne Kompromisse in Bezug auf die Durchbruchspannungseigenschaften der Anordnung zu reduzieren. Dementsprechend können in Ausführungen der Erfindung Halbleiteranordnungen mit hohen Durchbruchspannungen und/oder niedrigen Eigenwiderstandseigenschaften produziert werden.
  • Die Ausführungsbeispiele der Erfindung besitzen eine Anzahl von Vorteilen gegenüber herkömmlichen Halbleiteranordnung (z. B. vertikalen MOSFET-Anordnungen). Beispielsweise werden bei Ausführungen der Erfindung die Ladungssteuerungselektroden zur Ladungsverbreitung im Halbleitersubstrat verwendet. Die Ladungsverbreitung in der Driftzone einer Anordnung wird von der Vorspannung der Ladungssteuerungselektroden gesteuert, die präzise eingestellt werden kann. Folglich kann das maximale elektrische Feld im Halbleitersubstrat viel größer als etwa 2 × 105 V/cm sein, bei welchem es sich um das maximale praktische elektrische Feld handelt, das durch Superjunction-Anordnungen erzielbar ist. In den Ausführungsbeispielen der Erfindung ist das maximale elektrische Feld, das im Halbleitersubstrat erzeugt werden kann, nur durch die Fähigkeit des die Ladungssteuerungselektroden umgebenden dielektrischen Materials, die Spannungen der Ladungssteuerungselektroden zu schützen, begrenzt. Das in den Ausführungen der Erfindung erzielbare maximale elektrische Feld kann leicht 3,5 × 105 V/cm übersteigen, bei dem es sich um einen Wert größer als das elektrische Feld handelt, das in einer Superjunction-Anordnung erzielbar ist. Ein anderer Vorteil der vorgeschlagenen Struktur besteht in der relativen Einfachheit, schmale Ladungsverteilungszonen im Halbleitersubstrat zu erzeugen. Dies verbessert die Verwendung und Wirksamkeit des Halbleitersubstrats. Ebenfalls benötigen die Halbleiteranordnungen gemäß den Ausführungsbeispielen der Erfindung keine Verwendung einer Komposit-Pufferschicht mit präzise dotierten Zonen unterschiedlicher Leitfähigkeitsarten. Dementsprechend werden die mit der Herstellung von präzise dotierten Zonen unterschiedlicher Leitfähigkeitsarten verbundenen Probleme verringert oder beseitigt. Außerdem können in den Ausführungen der Erfindung die Halbleiteranordnungen Durchbruchwerte in niedrigen bis mittleren Spannungsbereichen und dabei gleichzeitig einen niedrigen Durchlasswiderstandbesitzen. Beispielsweise für einen 150 V-N-Kanal-Leistungs-MOSFET ist der Durchlasswiderstand pro Flächeneinheit bei Ausführungen der Erfindung auf 50% weniger als der Durchlasswiderstand pro Flächeneinheit bei herkömmlichen 150 V-N-Kanal-Leistungs-MOSFETs simuliert worden. Während Superjunction-Anordnungen geringe Eigenwiderstandseigenschaften haben, haben es die Anforderungen an eine präzise Dotierung bei Superjunction-Anordnungen verhindert, dass die Durchbruchspannungswerte in niedrigen bis mittleren Spannungsbereichen (z. B. < 200 V) liegen. Je niedriger die Spannung ist, wo diffundierte P/N-Säulen verwendet werden, desto geringer ist die erforderliche Teilung. Eine thermische Verarbeitung macht die Bildung von Strukturen mit kleiner Teilung schwierig wegen unvermeidlicher Diffusionsprobleme zwischen den Dotierungen. Die Ausführungen der Erfindung besitzen solche Beschränkungen nicht.
  • 1 zeigt eine Querschnittsansicht einer Trench-MOSFET-Anordnung 200 gemäß einem Ausführungsbeispiel der Erfindung. Die MOSFET-Anordnung 200 weist ein Halbleitersubstrat 250 auf, das eine Hauptfläche 252 besitzt. Das Halbleitersubstrat 250 ist von einer ersten Leitfähigkeitsart. In diesem Beispiel handelt es sich bei der ersten Leitfähigkeitsart um die N-Art, und das Halbleitersubstrat 250 weist eine N–-Driftzone 240 und eine N+-Drainzone 218 auf. Die Driftzone 240 kann der "epitaktischen" oder "epi"-Schicht in einer vertikalen MOSFET-Anordnung entsprechen. Eine Drainelektrode 226 liegt benachbart zur Drainzone 218 und kann als Drainanschluss für die Trench-MOSFET-Anordnung 200 dienen.
  • Die Trench-MOSFET-Anordnung 200 weist eine Senkenzone 230 einer zweiten Leitfähigkeitsart und eine in der Senkenzone 230 ausgebildete Sourcezone 232 auf. In diesem Beispiel handelt es sich bei der zweiten Leitfähigkeitsart um die P-Art, und die Sourcezone 232 besitzt eine N+-Dotierung. Eine P+-Schwerkörperzone 246 kann ebenfalls im Halbleitersubstrat 250 ausgebildet sein.
  • Eine Gatestruktur 236 ist in einem Kanal (Trench) 210(b) ausgebildet und kann deshalb als mit einem Kanal versehene Gatestruktur bezeichnet werden. Die Gatestruktur 236 kann jedes geeignete leitfähige Material aufweisen, dass dotiertes oder undotiertes Polysilizium oder Metall (z. B. feuerfestes Metall) enthält. In diesem Beispiel füllt die Gatestruktur 236 eine U-förmige Nut in einem dielektrischen Material 206(b) im Kanal 210(b). In anderen Ausführungen könnte die Gatestruktur eine V-förmige Nut in einem dielektrischen Material füllen. Das dielektrische Material 206(b), das die Gatestruktur 236 umgibt, kann einen oder mehrere der Stoffe wie z. B. Siliziumdioxid, Siliziumnitrit, Glas etc. aufweisen.
  • Eine dielektrische Kappenstruktur 208 bedeckt die Gatestruktur 236, um die Gatestruktur 236 von der Sourcezone 232 zu isolieren. Die dielektrische Kappenstruktur 208 kann beispielsweise Borsilikat-Glas aufweisen. Eine Sourcekontaktschicht 202 kann sich in Kontakt mit der N+-Sourcezone 232 befinden. Die Sourcekontaktschicht 202 kann ein Material wie Wolfram oder Polyzid aufweisen. Eine Sourcemetallschicht 242 kann ein Metall wie Aluminium aufweisen und die Sourcekontaktschicht 202 sowie dielektrische Kappenstruktur 208 bedecken.
  • Eine Mehrzahl von Kanälen 210(a) bis 210(c) ist im Halbleitersubstrat 250 ausgebildet. Jedes der Trenches 210(a) bis 210(c) erstreckt sich von der Hauptfläche 252 in die Driftzone 240. Die Böden der Kanäle 210(a) bis 210(c) liegen oberhalb der Drainzone 218, könnten sich jedoch in die Drainzonen 218 hinein erstrecken.
  • Unterschiedliche Gruppen von Ladungssteuerungselektroden sind in der MOSFET-Anordnung vorgesehen. Jede Ladungssteuerungselektrode kann aus geeignetem Material gebildet sein. Beispielsweise können die Ladungssteuerungselektroden aus dotiertem oder undotiertem Polysilizium oder Metall gebildet sein.
  • In dem in 1 gezeigten Beispiel sind eine erste Gruppe von Ladungssteuerungselektroden 212(a) bis 212(b), eine zweite Gruppe von Ladungssteuerungselektroden 214(a) bis 214(b) bzw. eine dritte Gruppe von Ladungssteuerungselektroden 216(a) bis 216(b) entsprechend in ersten, zweiten bzw. dritten Kanälen 210(a) bis 210(c) angeordnet. Ladungssteuerungselektroden innerhalb eines gemeinsamen Kanal sind in einer gestapelten Anordnung gezeigt. Die Ladungssteuerungselektroden sind voneinander und von der N–-Driftzone 240 durch das dielektrische Material 206(a) bis 206(c) innerhalb jeder der Kanäle 210(a) bis 210(c) getrennt. Die Ladungssteuerungselektroden innerhalb unterschiedlicher Gruppen der Ladungssteuerungselektroden können in etwa demselben vertikalen Abstand von der Hauptfläche 252 angeordnet sein. Beispielsweise können die Ladeelektroden 212(a), 214(a) und 216(a) in derselben vertikalen Position innerhalb des Halbleitersubstrats 252 liegen.
  • In diesem Beispiel besteht jede Gruppe von mehreren Ladungssteuerungselektroden in jedem Kanal aus zwei Ladungssteuerungselektroden. Obwohl zwei Ladungssteuerungselektroden in jedem der Kanäle 210(a) bis 210(c) in dem in 1 dargestellten Ausführungsbeispiel gezeigt sind, versteht es sich, dass jede geeignete Anzahl von Ladungssteuerungselektroden in jedem Kanal in den Ausführungen der Erfindung vorgesehen sein kann. Beispielsweise können in einigen Ausführungen der Erfindung drei, vier, fünf etc. vertikal gestapelte Ladungssteuerungselektroden in jedem Kanal vorgesehen sein. Im Allgemeinen kann ein gleichförmigeres elektrisches Feld in der Driftzone 240 erzeugt werden, wenn mehrere Ladungssteuerungselektroden pro Stapel der Ladungssteuerungselektroden vorhanden sind.
  • In anderen Ausführungsbeispielen (z. B. den Feldeffekttransistor-Ausführungen) kann eine Ladungssteuerungselektrode (z. B. pro Kanal) in der Driftzone einer Anordnung eingebettet sein. Die eine Ladungssteuerungselektrode kann direkt unter einer Gateelektrode angeordnet sein oder könnte auch an einer Seite einer Gateelektrode angeordnet sein. In einem Feldeffekttransistor sind die eine oder mehreren Ladungssteuerungselektroden vorzugsweise unter einem unterschiedlichen Potential gegenüber dem Sourcekontaktmetall, der Gateelektrode und/oder der Drainelektrode vorgespannt.
  • Bei den Ausführungen der MOSFET-Anordnungen mit einer Gateelektrode können eine oder mehrere Ladungssteuerungselektroden in einer geeigneten Zone angeordnet sein. Beispielsweise können die Ladungssteuerungselektroden z. B. (i) an einer oder beiden Seiten der Gateelektrode und nicht direkt unterhalb der Gateelektrode, (ii) nur direkt unterhalb der Gateelektrode, jedoch nicht an beiden Seiten der Gateelektrode oder (iii) direkt unterhalb der Gateelektrode und an den Seiten der Gateelektrode angeordnet sein. Wie bereits zuvor erwähnt, kann die Gateelektrode mit einem Kanal versehen oder planar sein.
  • An jeder der Ladungssteuerungselektroden 212(a) bis 212(b), 214(a) bis 214(b), 216(a) bis 216(b) kann eine individuelle Vorspannung mit Hilfe von (nicht dargestellten) Vorspannungselementen anliegen, welche in oder auf dem Halbleitersubstrat 250 ausgebildet sein können. Die Vorspannungselemente können die Ladungssteuerungselektroden 212(a) bis 212(b), 214(a) bis 214(b), 216(a) bis 216(b) auf einem Potential vorspannen, das sich von dem des Sourcekontaktmetalls 202, der Gateelektrode 236 und/oder der Drainelektrode 226 unterscheidet. Jedes geeignete Vorspannungselement kann verwendet werden, um die Ladungssteuerungselektroden vorzuspannen. Beispielsweise können die Vorspannungselemente Widerstände mit unterschiedlichen Widerstandswerten in einem Spannungsteiler sein. Alternativ könnten die Vorspannungselemente eine Reihe von Dioden mit unterschiedlichen Spannungsgrenzwerten aufweisen. Beispiele von geeigneten Dioden sind in der US 5 079 608 A angegeben. Bei einigen Ausführungen können die Vorspannungselemente an die Ladungssteuerungselektroden angeschlossen sein. Beispielsweise könnte die Sourceelektrode 242 von den Ladungssteuerungselektroden durchsetzt sein, damit an den Ladungssteuerungselektroden 212(a) bis 212(b), 214(a) bis 214(b), 216(a) bis 216(b) geeignete Vorspannungen angelegt werden können. Die Vorspannungselemente könnten ebenfalls an die Gateelektrode 216 oder die Drainelektrode 226 angeschlossen sein.
  • Die vorgespannten Ladungssteuerungselektroden 212(a) bis 212(b), 214(a) bis 214(b), 216(a) bis 216(b) in jedem Kanal 210(a) bis 210(c) können verwendet werden, um das elektrische Feld innerhalb der Driftzone 240 des Halbleitersubstrates 250 zu verändern. Wenn sich die Anordnung 200 im Sperrzustand befindet, verändern die vorgespannten Ladungssteuerungselektroden 212(a) bis 212(b), 214(a) bis 214(b), 216(a) bis 216(b) das elektrische Feld innerhalb der Driftzone 240, so dass das resultierende elektrische Feldprofil in der Driftzone 240 höher und gleichmäßiger ist, wenn keine Ladesteuerungsmittel in der Driftzone 218 vorgesehen sind. Vorzugsweise verändern die vorgespannten Ladungssteuerungselektroden 212(a) bis 212(b), 214(a) bis 214(b), 216(a) bis 216(b) das elektrische Feld innerhalb der Driftzone 240, so dass das elektrische Feld hoch bzw. stark und im Wesentlichen gleichförmig ist, und zwar über einen wesentlichen Abschnitt der Driftzone 218 oder zumindest in den Zonen, wo Strom durch die Driftzone 240 von den Sourcezonen 232 zur Drainzone 218 fließt.
  • Das elektrische Feld in der Driftzone kann durch die folgende Gleichung angegeben werden, wobei E für das elektrische Feld, VS für die Spannung an einem Punkt im Halbleitersubstrat, VCCE für die Spannung in der Ladungssteuerungselektrode und d für die Dicke des dielektrischen Materials zwischen dem Punkt im Halbleitersubstrat und der Ladungssteuerungselektrode steht:
    Figure 00130001
  • Bei dem in 1 dargestellten Beispiel kann ein im Wesentlichen konstantes elektrisches Feld von etwa 3,0 × 105 V/cm in der Driftzone 240 unter Verwendung der Ladungssteuerungselektroden 214(a) bis 214(b), 216(a) bis 216(b) erzeugt werden. Die Dicke d des dielektrischen Materials 206(b), 206(c) im Kanal 210(b), 210(c) kann etwa 1 μ betragen. An einem Punkt A in der Driftzone 240 kann der Halbleiter ein Potential von etwa 40 V haben, während das Potential an einem Punkt B in der Driftzone 240 etwa 60 V betragen kann. Zur Aufrechterhaltung eines konstanten, horizontal gerichteten elektrischen Feldes von etwa 3,0 × 105 V/cm in der Driftzone 240 können die ersten Ladungssteuerungselektroden 214(a), 216(a) in den jeweils zugehörigen Kanälen 210(b), 210(c) auf 10 V vorgespannt sein, während die zweiten Ladungssteuerungselektroden 214(b), 216(b) auf 30 V vorgespannt sein können. Wie in diesem Beispiel dargestellt, kann die an den unterschiedlichen einzelnen Ladungssteuerungselektroden anliegende Vorspannung vom Übergang zwischen dem P-Körper und der N–-Driftzone auf die Drainzone hin ansteigen. Wie in diesem Beispiel gezeigt, können in einigen Ausführungen die Ladungssteuerungselektroden auf derselben vertikalen Position in einem Halbleitersubstrat, aber innerhalb unterschiedlicher Gruppen der mehreren Ladungssteuerungselektroden auf dieselbe Spannung vorgespannt sein. Beispielsweise können in der MOSFET-Anordnung 200 von 1 die unteren Ladungssteuerungselektroden 212(b), 214(b), 216(b) in ähnlicher Weise vorgespannt sein. Jedoch würde sich in einigen Ausführungen die an den unteren Ladungssteuerungselektroden 212(b), 214(b), 216(b) angelegte Vorspannung von der an den oberen Ladungssteuerungselektroden 212(a), 214(a), 216(a) angelegten Vorspannung unterscheiden.
  • Die Verwendung von unterschiedlich vorgespannten Ladungssteuerungselektroden in der Driftzone einer Halbleiteranordnung "glättet" das elektrische Feldprofil über die Driftzone (im Vergleich zum elektrischen Feldprofil, dass in einer Driftzone ohne die Ladungssteuerungselektroden anwesend sein würde). Wenn die Ladungssteuerungselektroden nicht vorhanden sind, würde das elektrische Feldprofil über die Driftzone "dreiecksförmig" sein. In einer herkömmlichen Anordnung hat das elektrische Feld sein Maximum am Körper/Driftzonen- oder Senken/Driftzonen-PN-Übergang und sein Minimum in der Drainzone. Das elektrische Feldprofil fällt anschließend linear vom PN-Übergang zur Drainzone ab. Der Erfinder der vorliegenden Erfindung hat ermittelt, dass ein flacheres und höheres elektrisches Feldprofil über die Driftzone einer Halbleiteranordnung zu erhöhten Durchbruchspannungen führt. Das flachere und höhere elektrische Feld in der Driftzone kann unter Verwendung von Ladungssteuerungselektroden erzeugt werden. Im Allgemeinen kann die Verwendung von Ladungssteuerungselektroden mit stärker differierenden Vorspannungen in der Driftzone zu einem gleichförmigeren elektrischen Feld in der Driftzone führen.
  • 2(a) zeigt einen Graph, in dem der Verlauf des elektrischen Feldes und des Durchbruchpotentials über die vertikale Distanz durch die vertikale Trench-Leistungs-MOSFET-Anordnung mit zwei gestapelten Ladungssteuerungselektroden dargestellt ist. Der Graph ist das Ergebnis einer Computersimulation. Die niedrigeren Werte auf der X-Achse (d. h. Y(μ)) repräsentieren Punkte im Halbleitersubstrat, die in der Nähe der Sourcezone der MOSFET-Anordnung liegen, während die höheren Werte Punkte repräsentieren, die in der Nähe der Drainzone liegen. Die Werte auf der X-Achse des Graphen repräsentieren eine besondere vertikale Position im Halbleitersubstrat.
  • Der in 2(a) gezeigte Graph enthält zwei Linien, nämlich eine erste Linie 12 für das elektrische Feld (Em) als Funktion der Distanz und eine zweite Linie 14, die das Durchbruchpotential als Funktion der Distanz zeigt. Die erste Linie 12 weist einen Spitzenwert 16(a) entsprechend dem elektrischen Feld an einem PN-Übergang im Halbleitersubstrat (z. B. bei P-Senke/N-Driftdiode) auf. Der Spitzenwert 16(b) kann dem lokalen maximalen elektrischen Feld aufgrund einer ersten Ladungssteuerungselektrode (z. B. der Ladungssteuerungselektrode 216(a) in 1) entsprechen. Die erste Ladungssteuerungselektrode kann auf z. B. 25 V vorgespannt sein. Der Spitzenwert 16(b) kann dem lokalen maximalen elektrischen Feld aufgrund einer zweiten Ladungssteuerungselektrode (z. B. der Ladungssteuerungselektrode 216(b) in 1) entsprechen. Die zweite Ladungssteuerungselektrode kann auf z. B. 64 V vorgespannt sein. Wie in 2(a) gezeigt ist, besitzt die erste Linie 12 im Allgemeinen eine Trapezform. Sie besitzt lokale Maximalwerte, wo die Ladungssteuerungselektroden und ein PN-Übergang vorhanden sind, und fällt auch zwischen den lokalen Maximalwerten ab. Falls mehr Ladungssteuerungselektroden verwendet werden, würde der obere Abschnitt der Trapezform flacher sein und weniger abfallen. Die zweite Linie 14 zeigt, dass das Durchbruchpotential in der Nähe des PN-Überganges kleiner und dichter an der Driftzone der Halbleiteranordnung größer ist. Wie durch die zweite Linie 14 gezeigt ist, steigt das Durchbruchpotential durch die Driftzone langsam an.
  • Im Vergleich hierzu zeigt 2(b) einen Graph, der den Verlauf des elektrischen Feldes und des Durchbruchpotentials über die vertikale Distanz für eine herkömmliche vertikale MOSFET-Anordnung (ohne Ladesteuerungselektroden) angibt, und zwar aufgrund einer Computersimulation. Der Graph enthält eine erste Linie 22 und eine zweite Linie 24. Die erste Linie 22 stellt eine Funktion des elektrischen Feldes über die Distanz dar, während die zweite Linie 24 eine Funktion der Durchbruchspannung über die Distanz darstellt. Wie durch die erste Linie 22 dargestellt ist, hat das elektrische Feld sein Maximum am PN-Übergang in der MOSFET-Anordnung und fällt zur Drainzone hin ab. Die erste Linie 22 zeigt, dass das elektrische Feldprofil über die Dicke der Halbleiteranordnung "dreieckig" verläuft, und zwar im Gegensatz zu dem Feldprofil in 2(a), das im Wesentlichen flach verläuft. Die zweite Linie 24 zeigt, dass die Durchbruchspannung über die Driftzone schnell ansteigt.
  • Ein Vergleich der Graph-Funktionen für das Durchbruchpotential über die Distanz zeigt, dass das Durchbruchpotential in der herkömmlichen MOSFET-Anordnung zur Drainzone schneller ansteigt als in der MOSFET-Anordnung gemäß einem Ausführungsbeispiel der Erfindung. Beispielsweise ist die Linie 14 in 2(a) mit der Linie 26 in 2(b) zu vergleichen. Die Computersimulationen zeigen, dass die Ausführungen der Erfindung eine höhere Durchbruchspannung als MOSFET-Anordnungen haben, die keine Ladungssteuerungselektroden besitzen. Beispielsweise haben die Computersimulationen gezeigt, dass für dieselbe Driftzonenträgerkonzentration die Durchbruchspannung einer herkömmlichen MOSFET-Anordnung etwa 80 V betrug, während die Durchbruchspannung einer MOSFET-Anordnung mit Ladungssteuerungselektroden geschätzt bei etwa 138 V lag.
  • Verschiedene andere Ausführungsbeispiele der Anordnung mit Ladungssteuerungselektroden können anhand der 3 bis 6 beschrieben werden.
  • 3 zeigt einen vertikalen MOSFET 100 gemäß einem anderen Ausführungsbeispiel der Erfindung. Der vertikale MOSFET 100 enthält ebenfalls ein Halbleitersubstrat 150 mit einer P+-Senkenzone 130 und einer darin ausgebildeten N+-Sourcezone 132. Eine P+-Körperzone 146 befindet sich ebenfalls in der Nähe der N+-Sourcezone 132. Eine Drainzone 118 und eine Driftzone 140 sind ebenfalls im Halbleitersubstrat 150 vorgesehen. Eine Drainelektrode 126 kontaktiert die N+-Drainzone 118, während ein Sourcemetall 102 die N+-Sourcezone 132 kontaktiert. In dieser Figur besitzt der vertikale MOSFET 100 eine planare Gatestruktur 120, die von einem Gateoxid 122 umgeben ist. Ebenfalls gibt es in diesem Beispiel keine Ladungssteuerungselektroden unterhalb der planaren Gatestruktur 120.
  • Die beiden Kanäle 110(a) bis 110(b) sind an gegenüberliegenden Seiten der Gatestruktur 120 angeordnet. Jeder Kanal 110(a) bis 110(b) enthält gestapelte Ladungssteuerungselektroden 112(a) bis 112(b), 114(a) bis 114(b), die voneinander und vom Halbleitermaterial in der Driftzone 140 durch ein dielektrisches Material 106(a), 106(b) isoliert sind. Obwohl, wie zuvor erwähnt, zwei Ladungssteuerungselektroden 112(a) bis 112(b), 114(a) bis 114(b) pro Kanal oder pro Gruppe der mehreren Ladungssteuerungselektroden in diesem Beispiel vorhanden sind, können drei, vier, fünf etc. oder mehr Ladungssteuerungselektroden pro Kanal oder pro Gruppe von mehreren Ladungssteuerungselektroden in anderen Ausführungsbeispielen vorgesehen sein.
  • Die Ladungssteuerungselektroden 112(a) bis 112(b), 114(a) bis 114(b) können in geeigneter Weise vorgespannt sein, um ein im Wesentlichen gleichförmiges elektrisches Feld innerhalb der Driftzone 140 der vertikalen MOSFET-Anordnung 100 zu bilden. (Nicht dargestellte) Vorspannungselemente wie beispielsweise Dioden oder ein Spannungsteiler können dazu verwendet werden, um die Ladungssteuerungselektroden 112(a) bis 112(b), 114(a) bis 114(b) in geeigneter Weise vorzuspannen. Die Vorspannungselemente können an die Source, das Gate oder den Drain der vertikalen MOSFET-Anordnung 100 angeschlossen sein.
  • 4 zeigt eine Leistungsdiode 80 gemäß einem Ausführungsbeispiel der Erfindung. Die Leistungsdiode 80 weist ein Halbleitersubstrat 85 mit einer ersten Zone 86 einer ersten Leitfähigkeitsart und einer zweiten Zone 82 einer zweiten Leitfähigkeitsart auf. In diesem Beispiel hat die erste Zone 86 eine N-Dotierung und die zweite Zone 82 eine P+-Dotierung. Das Halbleitersubstrat 85 weist ebenfalls eine Kontaktzone 84 der ersten Leitfähigkeitsart (d. h. eine N+-Zone) auf.
  • Mehrere Kanäle 98(a) bis 98(d) sind im Halbleitersubstrat 85 ausgebildet.
  • Jeder Kanal 98(a) bis 98(d) enthält eine Vielzahl von gestapelten Ladungssteuerungselektroden 90(a) bis 90(b), 92(a) bis 92(b), 94(a) bis 94(b), 96(a) bis 96(b). Ähnlich wie bei den zuvor beschriebenen Ausführungsbeispielen können die Ladungssteuerungselektroden unter Verwendung von (nicht dargestellten) Vorspannungselementen unterschiedlich vorgespannt sein. Ein dielektrisches Material 88(a) bis 88(d) (z. B. Siliziumdioxid) kann in jedem der Kanäle 98(a) bis 98(d) vorgesehen sein, um die Ladungssteuerungselektroden 90(a) bis 90(b), 92(a) bis 92(b), 94(a) bis 94(b), 96(a) bis 96(b) vom Halbleitermaterial in der ersten Zone 86 der ersten Leitfähigkeitsart zu isolieren.
  • Die unterschiedlich vorgespannten Ladungssteuerungselektroden 90(a) bis 90(b), 92(a) bis 92(b), 94(a) bis 94(b), 96(a) bis 96(b) können ein gleichförmiges elektrisches Feld über die erste Zone 86 der ersten Leitfähigkeitsart bilden, um die Durchbruchspannung der Leistungsdiode 80 zu erhöhen. Wie bei früheren Ausführungen kann die erste Zone 86 der ersten Leitfähigkeitsart stärker dotiert sein, um den Widerstand im Durchlassvorspannungszustand der Leistungsdiode zu senken, während die Sperrspannung im gesperrten Vorspannungszustand der Leistungsdiode erhöht wird.
  • 5 zeigt eine Querschnittsansicht eines bipolaren Transistors 300 gemäß einem Ausführungsbeispiel der Erfindung. Der bipolare Transistor 300 weist ein Halbleitersubstrat 350 mit einer N–-Driftzone (oder N–-epi-Zone) 340 und einer N+-Zone 318 auf.
  • Das Halbleitersubstrat 350 weist ebenfalls eine N-Emitterzone 332 auf, die innerhalb einer P-Basiszone 330 ausgebildet ist. Ein Basismetall 342 ist an die P-Basiszone 330 und ein Emittermetall 302 an die Emitterzone 332 angeschlossen. Eine N-Kollektorzone 316 und ein Kollektormetall 326 sind von dem Emittermetall 302 und der N-Emitterzone 332 beabstandet.
  • Eine dielektrische Zwischenschicht 306 isoliert das Basismetall 342 und das Emittermetall 302. Die dielektrische Zwischenschicht 306 schließt ebenfalls vorgespannte Ladungssteuerungselektroden 314(a), 314(b) ein. (Nicht dargestellte) Vorspannungselemente können ausgebildet sein, um die Ladungssteuerungselektroden 314(a), 314(b) mit unterschiedlichem Potential vorzuspannen. Die Vorspannungselemente können an das Basismetall 342, das Source-Emitter-Metall 302 und das Kollektormetall 326 angeschlossen sein. Wenn die Ladungssteuerungselektroden 314(a), 314(b) in geeigneter Weise vorgespannt sind, können sie das elektrische Feld innerhalb des Gebietes der Driftzone 340 zwischen der P-Basiszone 330 und der N-Kollektorzone 314 steuern.
  • In alternativen Ausführungen könnten die Ladungssteuerungselektroden 314(a), 314(b) in der Driftzone 340 des bipolaren Transistors 300 eingebettet sein. Ein dielektrisches Material kann die eingebetteten Ladungssteuerungselektroden überdecken.
  • 6 zeigt eine laterale MOSFET-Anordnung 400 gemäß einem Ausführungsbeispiel der Erfindung. Der laterale MOSFET 400 weist ein Halbleitersubstrat 450 mit einer N–-Driftzone 440 und einer N+-Zone 418 auf. Eine P–-Senkenzone 430 ist im Halbleitersubstrat 450 ausgebildet. Eine P+-Körperzone 430 und N+-Sourcezone 432 sind innerhalb der P–-Senkenzone 430 ausgebildet. Eine N+-Drainzone 428 ist von der P–-Senkenzone 430 durch die Driftzone 440 getrennt. Ein Sourcemetall 442 bzw. ein Drainmetall 426 sind an die N+-Sourcezone 432 bzw. die N+-Drainzone 428 angeschlossen.
  • Ein planare Gatestruktur 416 liegt zwischen der N+-Sourcezone 432 und der N+-Drainzone 428. Vorgespannte Elektroden 414(a), 414(b) sind von der Hauptfläche des Halbleitersubstrates 450 beabstandet. Die vorgespannten Elektroden 414(a), 414(b) und die planare Gatestruktur sind von einer dielektrischen Zwischenschicht 406 bedeckt. (Nicht dargestellte) Vorspannungselemente können verwendet werden, um die Elektroden 414(a), 414(b) vorzuspannen.
  • Bei alternativen Ausführungen könnten die Ladungssteuerungselektroden 414(a), 414(b) in der Driftzone 440 der MOSFET-Anordnung 400 eingebettet sein. Ein dielektrisches Material kann die eingebetteten Ladesteuerungs-elektroden überdecken.
  • Andere Ausführungsbeispiele der Erfindung sind auf Verfahren zur Herstellung von Halbleiteranordnungen mit Ladungssteuerungselektroden gerichtet. Beispielsweise erhält man in einigen Ausführungen ein Halbleitersubstrat mit einer ersten Zone einer ersten Leitfähigkeitsart. Eine zweite Zone einer zweiten Leitfähigkeitsart wird im Halbleitersubstrat ausgebildet. Vor oder nach Ausbildung der zweiten Zone der zweiten Leitfähigkeitsart werden eine erste Ladungssteuerungselektrode und eine zweite Ladungssteuerungselektrode ausgebildet. Die ersten und zweiten Ladungssteuerungselektroden können benachbart zueinander und im Halbleitersubstrat oder auf dem Halbleitersubstrat ausgebildet werden. Die erste Ladungssteuerungselektrode wird ausgebildet, damit an ihr eine andere Vorspannung als an der ersten Ladungssteuerungselektrode angelegt werden kann.
  • Ausführungsbeispiele von Verfahren zur Bildung von gestapelten Ladungssteuerungselektroden innerhalb eines Kanal in einem Halbleitersubstrat können anhand der 7(a) bis 7(i) beschrieben werden.
  • Wie 7(a) erkennen lässt, kann ein Halbleitersubstrat 500 zunächst hergestellt und ein Kanal 502 in das Halbleitersubstrat 500 geätzt werden. Ein anisotropischer Ätzprozess kann angewendet werden, um den Kanal 502 zu bilden. Nach Bildung des Kanals 502 wird eine erste Oxidschicht 504 auf den Wänden des Kanals 502 und auf der Hauptfläche des Halbleitersubstrats 500 ausgebildet. Die erste Oxidschicht 502 kann beispielsweise durch chemischen Dampfauftrag (CVD) gebildet werden.
  • Wie 7(b) erkennen lässt, kann nach Bildung der Oxidschicht 504 eine Polysiliziumschicht 510 auf dem Halbleitersubstrat 500 ausgebildet werden, so dass der Kanal 502 mit Polysilizium gefüllt wird. Das Polysilizium, das den Kanal 502 füllt, kann verwendet werden, um eine erste Ladungssteuerungselektrode zu bilden (nicht dargestellt).
  • Wie 7(c) erkennen lässt, kann nach Bildung der Polysiliziumschicht 510 im Polysilizium eine Aussparung herausgeätzt werden, um eine erste Ladungssteuerungselektrode 508 zu bilden. Typischerweise wird die Polysiliziumschicht 510 mittels eines Trocken-RIE(reactive ion etch)-Ätzverfahrens geätzt. Wie in 7(c) gezeigt ist, wird die hergestellte Ladungssteuerungselektrode 508 deutlich unterhalb der Hauptfläche 530 des Halbleitersubstrates 500 angeordnet und ebenfalls innerhalb des Halbleitersubstrates 500 eingebettet.
  • Wie 7(d) erkennen lässt, kann nach Bildung der ersten Ladungssteuerungselektrode 508 eine dielektrische Schicht 514 auf dem Halbleitersubstrat 500 aufgebracht werden, um die leeren Räume des Kanals 502 zu füllen. Die dielektrische Schicht 514 kann beispielsweise Glas wie BPSG (Borophosphosilikat-Glas) oder BSG (Borsilikat-Glas) aufweisen. Bei Verwendung von Glas kann Glas beispielsweise unter Anwendung eines Dampfauftragsverfahrens mit einem anschließenden Rückflussschritt aufgebracht werden. Im Rückflussschritt wird die gesamte Struktur erhitzt, damit das Glas fließt, so dass es die leeren Räume des Kanals 502 füllen kann. Alternativ könnte ein dielektrisches Material wie beispielsweise Siliziumoxid oder Siliziumnitrit in der dielektrischen Schicht 514 verwendet werden.
  • Wie 7(e) zu entnehmen ist, wird nach Auftrag der dielektrischen Schicht 514 mit einem geeigneten Ätzmittel in einem weiteren Verfahren zum Ätzen einer Aussparung geätzt. Die dielektrische Schicht 514 wird so geätzt, dass eine dielektrische Struktur 516 auf der ersten Ladungssteuerungselektrode 508 vorgesehen wird. Die dielektrische Struktur 516 kann als Barriere zwischen der ersten Ladungssteuerungselektrode 508 und einer (nicht gezeigten) später gebildeten zweiten Ladungssteuerungselektrode dienen.
  • Wie 7(f) zu entnehmen ist, kann nach Bilden der dielektrischen Struktur 516 eine zweite Oxidschicht 518 auf dem Halbleitersubstrat 500 ausgebildet werden. Ähnlich wie die zuvor beschriebene erste Oxidschicht kann die zweite Oxidschicht 518 unter Anwendung eines Oxidationsverfahrens oder eines Dampfauftragsverfahrens (z. B. CVD) ausgebildet werden.
  • Wie 7(g) zu entnehmen ist, kann nach Bildung der zweiten Oxidschicht 518 eine weitere Polysiliziumschicht 520 auf dem Halbleitersubstrat 500 ausgebildet werden. Die Polysiliziumschicht 520 kann in derselben oder auf unterschiedliche Weise wie die zuvor beschriebene Polysiliziumschicht ausgebildet werden.
  • Wie 7(h) zu entnehmen ist, wird nach Bildung der Polysiliziumschicht 520 ein weiteres Verfahren zum Ätzen einer Aussparung durchgeführt, um eine zweite Ladungssteuerungselektrode 522 zu bilden. Bei diesem Beispiel wird die zweite Ladungssteuerungselektrode 522 unterhalb der Hauptfläche 530 des Halbleitersubstrates 500 angeordnet. Die ersten und zweiten Ladungssteuerungselektroden 508, 522 werden beide voneinander und vom Halbleitermaterial im Halbleitersubstrat 500 durch ein dielektrisches Material getrennt.
  • Wie in 7(i) gezeigt ist, kann nach Bildung der zweiten Ladungssteuerungselektrode 522 ein Abschnitt der zweiten Oxidschicht 518 entfernt werden, so dass sich der übrige Abschnitt unterhalb der Hauptfläche des Halbleitersubstrates 500 befindet. Es ist offensichtlich, dass die hier beschriebene hauptsächliche Verfahrensreihenfolge verwendet werden könnte, um zusätzliche Ladungssteuerungselektroden oberhalb oder an den Seiten der zweiten Ladungssteuerungselektrode 522 auszubilden.
  • Nach Bildung der ersten und zweite Ladungssteuerungselektroden 508, 522 können verschiedene bekannte Verfahrensschritte zur Bildung von MOSFET-Anordnungen (z. B. Bildung der Senke, Bildung des Körpers, Bildung der Source etc.) auf der in 7(i) gezeigten Struktur ausgeführt werden. Alternativ können einer oder mehrere Schritte eines MOSFET-Anordnungs-Prozesses wie beispielsweise Bildung der Senke, des Körpers und der Source vor der Bildung der ersten und/oder zweiten Ladungssteuerungselektroden 508, 522 durchgeführt werden.
  • Zusätzliche Einzelheiten betreffend die Bildung der Senkenzonen, Gatestrukturen, Sourcezonen und Schwerkörpern sind in der US 6 429 481 A beschrieben.
  • Der zuvor anhand der 7(a) bis 7(i) beschriebene Verfahrensablauf kann ebenfalls benutzt werden, um einen Kanal mit einer Gatestruktur und einer Ladungssteuerungselektrode im Kanal auszubilden. Beispielsweise könnte die in 7(a) gezeigte Ladungssteuerungselektrode 522 als Gatestruktur anstelle einer Ladungssteuerungselektrode ausgebildet werden. In diesem Fall würde eine Ladungssteuerungselektrode 508 unterhalb der ausgebildeten Gatestruktur vorgesehen werden.
  • Bei einigen Ausführungen können Feldeffekttransistoren durch Schaffung eines Halbleitersubstrates einer ersten Leitfähigkeitsart mit einer Hauptfläche, einer Driftzone und einer Drainzone gebildet werden. Eine Senkenzone einer zweiten Leitfähigkeitsart wird im Halbleitersubstrat und eine Sourcezone der ersten Leitfähigkeitsart in der Senkenzone gebildet. Nach Bildung der Sourcezone wird eine Sourcekontaktschicht auf der Sourcezone ausgebildet. Vor oder nach diesen Schritten wird eine Gateelektrode benachbart zur Sourcezone gebildet. Vor oder nach Bildung der Sourcezone und/oder der Gateelektrode werden eine oder mehrere Ladungssteuerungselektroden ausgebildet und in der Driftzone eingebettet. Jede Ladungssteuerungselektrode ist ausgeführt, um auf einem anderen Potential als die Gateelektrode oder die Sourcekontaktschicht vorgespannt zu werden, und jede Ladungssteuerungselektrode ist ausgeführt, um das elektrische Feld in der Driftzone zu steuern. Ein dielektrisches Material wird um die Ladungssteuerungselektroden herum in einem oder mehreren Schritten ausgebildet. Die Bildung von Ladungssteuerungselektroden und einem die Ladungssteuerungselektroden bedeckenden dielektrischen Material ist in den 7(a) bis 7(i) gezeigt.
  • Obwohl eine Anzahl von spezifischen Ausführungsbeispielen gezeigt und zuvor beschrieben sind, sind die Ausführungen der Erfindung hierauf nicht beschränkt. Beispielsweise ist es klar, dass die Dotierungspolaritäten der gezeigten und beschriebenen Strukturen umgekehrt und/oder die Dotierungskonstellationen der verschiedenen Elemente geändert werden könnten, ohne von der Erfindung abzuweichen.
  • Ferner sei angemerkt, dass die Merkmale von einem oder mehreren Ausführungsbeispielen der Erfindung mit einem oder mehreren Merkmalen von anderen Ausführungsbeispielen der Erfindung kombiniert werden können, ohne von der Erfindung abzuweichen. Beispielsweise könnten, obwohl die in 1 dargestellte vertikale Anordnung keine Ladungssteuerungselektroden unterhalb des Gates zeigt, Ladungssteuerungselektroden unterhalb des Gates in anderen Ausführungen der Erfindung vorgesehen sein.
  • Zusammenfassung
  • Eine Halbleiteranordnung wird beschrieben. Die Halbleiteranordnung weist eine oder mehrere Ladungssteuerungselektroden auf. Die eine oder mehreren Ladungssteuerungselektroden können das elektrische Feld innerhalb der Driftzone einer Halbleiteranordnung steuern.

Claims (32)

  1. Halbleiteranordnung mit a) einem Halbleitersubstrat; b) einer ersten Zone einer ersten Leitfähigkeitsart im Halbleitersubstrat; c) einer zweiten Zone einer zweiten Leitfähigkeitsart im Halbleitersubstrat; d) mehreren Ladungssteuerungselektroden, wobei jede Ladungssteuerungselektrode in der Vielzahl der Ladungssteuerungselektroden ausgebildet ist, anders als die anderen Ladungssteuerungselektroden in der Vielzahl der Ladungselektroden vorgespannt zu werden; und e) einem dielektrischem Material, das um jede der gestapelten Ladungssteuerungselektroden herum angeordnet ist.
  2. Halbleiteranordnung nach Anspruch 1, bei welcher die Halbleiteranordnung eine Leistungsdiode ist.
  3. Halbleiteranordnung nach Anspruch 1, bei welcher die Halbleiteranordnung ein bipolarer Transistor ist.
  4. Halbleiteranordnung nach Anspruch 1, bei welcher das Halbleitersubstrat einen Kanal (Trench) aufweist und die Ladungssteuerungselektroden in der Vielzahl von Ladungssteuerungselektroden innerhalb des Kanals gestapelt sind.
  5. Halbleiteranordnung nach Anspruch 1, bei welcher die mehreren Ladungssteuerungselektroden eine erste Gruppe von Ladungssteuerungselektroden bildet und die Halbleiteranordnung eine zweite Gruppe von Ladungssteuerungselektroden enthält.
  6. Halbleiteranordnung nach Anspruch 1, bei welcher die erste Leitfähigkeitsart eine n-Art und die zweite Leitfähigkeitsart eine p-Art ist.
  7. Halbleiteranordnung nach Anspruch 1, bei welcher jede der Vielzahl von Ladungssteuerungselektroden Polysilizium aufweist.
  8. Halbleiteranordnung nach Anspruch 1, bei welcher an den mehreren Ladungssteuerungselektroden eine Vorspannung anliegt, um ein im Wesentlichen gleichförmiges elektrisches Feld in der ersten Zone zu erzeugen.
  9. Feldeffekttransistor mit a) einem Halbleitersubstrat einer ersten Leitfähigkeitsart mit einer Hauptfläche, einer Driftzone und einer Drainzone; b) einer im Halbleitersubstrat ausgebildeten Senkenzone einer zweiten Leitfähigkeitsart; c) einer in der Senkenzone ausgebildeten Sourcezone der ersten Leitfähigkeitsart; d) einer benachbart zur Sourcezone ausgebildeten Gateelektrode; e) einer Vielzahl von gestapelten Ladungssteuerungselektroden, die in der Driftzone eingebettet sind, wobei jede Ladungssteuerungselektrode der Vielzahl von gestapelten Ladungssteuerungselektroden ausgebildet ist, um anders als die anderen Ladungssteuerungselektroden in der Vielzahl der Ladungssteuerungselektroden vorgespannt zu werden; und f) einem dielektrischem Material, das um jede der gestapelten Ladungssteuerungselektroden herum angeordnet ist.
  10. Feldeffekttransistor nach Anspruch 9, bei welchem die Vielzahl der gestapelten Ladungssteuerungselektroden direkt unter der Gateelektrode liegt.
  11. Feldeffekttransistor nach Anspruch 9, bei welchem die Gateelektrode eine mit einem Kanal versehene (trenched) Gateelektrode ist.
  12. Feldeffekttransistor nach Anspruch 9, ferner mit einer Vielzahl von Vorspannungselementen zur Vorspannung der Steuerungselektroden innerhalb der Vielzahl von Steuerungselektroden.
  13. Feldeffekttransistor nach Anspruch 9, bei welchem die Vielzahl von gestapelten Ladungssteuerungselektroden an einer Seite der Gateelektrode angeordnet ist.
  14. Feldeffekttransistor nach Anspruch 9, bei welchem die Vielzahl von gestapelten Ladungssteuerungselektroden eine erste Gruppe von gestapelten Ladungssteuerungselektroden bildet und der Feldeffekttransistor außerdem eine zweite Gruppe von gestapelten Ladungssteuerungselektroden enthält.
  15. Feldeffekttransistor nach Anspruch 9, bei welchem die mehreren gestapelten Ladungssteuerungselektroden ausgebildet sind, um ein elektrisches Feldprofil innerhalb der Driftzone des Halbleitersubstrates einzustellen, so dass die Größe des elektrischen Feldes über die Driftzone im Wesentlichen gleichförmig ist und 2 × 105 V/cm übersteigt.
  16. Feldeffekttransistor nach Anspruch 9, ferner mit einem Kanal (Trench), wobei die Ladungssteuerungselektroden innerhalb der Vielzahl von gestapelten Ladungssteuerungselektroden innerhalb des Kanals angeordnet sind.
  17. Feldeffekttransistor nach Anspruch 9, bei welchem der Feldeffekttransistor ein Metalloxidhalbleiterleistungsfeldeffekttransistor (MOSFET) ist.
  18. Verfahren zur Bildung einer Halbleiteranordnung, mit den Schritten, a) ein Halbleitersubstrat mit einer ersten Zone einer ersten Leitfähigkeitsart zu schaffen; b) eine Zone einer zweiten Leitfähigkeitsart im Halbleitersubstrat auszubilden; c) eine erste Ladungssteuerungselektrode zu bilden; und d) eine zweite Ladungssteuerungselektrode zu bilden, wobei die erste Ladungssteuerungselektrode ausgebildet wird, um anders als die erste Ladungssteuerungselektrode vorgespannt zu werden.
  19. Verfahren nach Anspruch 18, ferner mit dem Schritt, einen Kanal im Halbleitersubstrat auszubilden, wobei der Schritt, die erste Ladungssteuerungselektrode zu bilden, die Anordnung eines leitfähigen Materials im Kanal und anschließend das Ätzen des aufgebrachten leitfähigen Materials umfasst.
  20. Verfahren nach Anspruch 19, bei welchem das leitfähige Material ein erstes leitfähiges Material ist und der Schritt, die zweite Ladungssteuerungselektrode zu bilden, die Anordnung eines zweiten leitfähigen Materials im Kanal und anschließend das Ätzen des aufgebrachten zweiten leitfähigen Materials umfasst.
  21. Verfahren nach Anspruch 18, ferner mit dem Schritt, eine mit einem Kanal versehene Gatestruktur im Halbleitersubstrat auszubilden.
  22. Verfahren nach Anspruch 18, bei welchem die ersten und zweiten Ladungssteuerungselektroden Polysilizium aufweisen.
  23. Verfahren nach Anspruch 18, ferner mit dem Schritt, eine Vielzahl von Vorspannungselementen auf oder in dem Halbleitersubstrat auszubilden, wobei die Vorspannungselemente ausgeführt sind, um verschiedene Vorspannungen an die ersten und zweiten Ladungssteuerungselektroden anzulegen.
  24. Verfahren nach Anspruch 18, bei welchem die Halbleiteranordnung ein Leistungs-MOSFET ist.
  25. Feldeffekttransistor mit a) einem Halbleitersubstrat einer ersten Leitfähigkeitsart mit einer Hauptfläche, einer Driftzone und einer Drainzone; b) einer im Halbleitersubstrat ausgebildeten Senkenzone einer zweiten Leitfähigkeitsart; c) einer in der Senkenzone ausgebildeten Sourcezone der ersten Leitfähigkeitsart; d) einer Sourcekontaktschicht, die an die Sourcezone angeschlossen ist; e) einer benachbart zur Sourcezone ausgebildeten Gateelektrode; f) einer Ladungssteuerungselektrode, die in der Driftzone eingebettet ist, wobei die Ladungssteuerungselektrode ausgebildet ist, um auf anderem Potential als die Gateelektrode oder die Sourcekontaktschicht vorgespannt zu werden, und ausgebildet ist, um das elektrische Feld in der Driftzone zu steuern; und g) einem dielektrischen Material, das um die Ladungssteuerungselektrode herum angeordnet ist
  26. Feldeffekttransistor nach Anspruch 25, ferner mit einem Vorspannungselement, das ausgeführt ist, um die Ladungssteuerungselektrode auf unterschiedlichem Potential vorzuspannen.
  27. Feldeffekttransistor nach Anspruch 25, bei welchem die Gateelektrode eine mit einem Kanal versehene Gateelektrode ist.
  28. Feldeffekttransistor nach Anspruch 25, bei welchem die Ladungssteuerungselektrode direkt unter der Gateelektrode liegt.
  29. Feldeffekttransistor nach Anspruch 25, bei welchem die Ladungssteuerungselektrode direkt unter der Gateelektrode liegt und die Gateelektrode eine mit einem Kanal versehene Gateelektrode ist.
  30. Verfahren zur Bildung eines Feldeffekttransistors, mit den Schritten a) ein Halbleitersubstrat einer ersten Leitfähigkeitsart mit einer Hauptfläche, einer Driftzone und einer Drainzone zu schaffen; b) eine Senkenzone einer zweiten Leitfähigkeitsart im Halbleitersubstrat zu bilden; c) eine Sourcezone der ersten Leitfähigkeitsart in der Senkenzone zu bilden; d) eine Sourcekontaktschicht auf der Sourcezone zu bilden; e) eine Gateelektrode benachbart zur Sourcezone zu bilden; f) eine Ladungssteuerungselektrode in der Driftzone zu bilden, wobei die Ladungssteuerungselektrode ausgeführt ist, auf anderem Potential als die Gateelektrode oder die Sourcekontaktschicht vorgespannt zu werden, und ausgebildet ist, um das elektrische Feld in der Driftzone zu steuern; und g) ein dielektrisches Material um die Ladungssteuerungselektrode herum zu bilden.
  31. Verfahren nach Anspruch 30, bei welchem die Gateelektrode eine mit einem Kanal versehene Gateelektrode ist.
  32. Verfahren nach Anspruch 30, ferner mit dem Schritt, ein Vorspannungselement zu bilden, das ausgeführt ist, um die Ladungssteuerungselektrode vorzuspannen.
DE10297349T 2001-10-17 2002-10-16 Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit Ceased DE10297349T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/981,583 US6677641B2 (en) 2001-10-17 2001-10-17 Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US09/981583 2001-10-17
PCT/US2002/033515 WO2003034470A2 (en) 2001-10-17 2002-10-16 Semiconductor structure with improved smaller forward voltage loss and higher blocking capability

Publications (1)

Publication Number Publication Date
DE10297349T5 true DE10297349T5 (de) 2005-01-27

Family

ID=25528484

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297349T Ceased DE10297349T5 (de) 2001-10-17 2002-10-16 Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit

Country Status (8)

Country Link
US (3) US6677641B2 (de)
JP (1) JP2005507160A (de)
KR (1) KR100886420B1 (de)
CN (1) CN100339959C (de)
AU (1) AU2002335103A1 (de)
DE (1) DE10297349T5 (de)
TW (1) TW587328B (de)
WO (1) WO2003034470A2 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041257A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041256A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Ag Trenchtransistor sowie Verfahren zur Herstellung eines Trenchtransistors
DE102005041358A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102007004323A1 (de) * 2007-01-29 2008-07-31 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor
DE102007004091A1 (de) * 2007-01-26 2008-08-07 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
DE102009038709A1 (de) * 2009-08-25 2011-04-07 Infineon Technologies Austria Ag Halbleiterbauelement mit dielektrischem Schichtstapel
DE102012217626B4 (de) * 2011-09-30 2017-12-07 Infineon Technologies Austria Ag Halbleiterbauelement mit selbstladenden Feldelektroden
DE102016106346B4 (de) 2015-04-08 2018-10-31 Infineon Technologies Austria Ag Feldplattengraben-Halbleitervorrichtung mit planarem Gate

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7221011B2 (en) 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
CN1179397C (zh) * 2001-09-27 2004-12-08 同济大学 一种制造含有复合缓冲层半导体器件的方法
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US6555883B1 (en) * 2001-10-29 2003-04-29 Power Integrations, Inc. Lateral power MOSFET for high switching speeds
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US6750524B2 (en) * 2002-05-14 2004-06-15 Motorola Freescale Semiconductor Trench MOS RESURF super-junction devices
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
WO2004032244A1 (ja) * 2002-10-04 2004-04-15 Shindengen Electric Manufacturing Co., Ltd. 半導体装置、半導体装置の製造方法
JP2004335990A (ja) * 2003-03-10 2004-11-25 Fuji Electric Device Technology Co Ltd Ｍｉｓ型半導体装置
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10339488B3 (de) * 2003-08-27 2005-04-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit einer wenigstens eine Feldelektrode aufweisenden Driftzone
DE10339455B3 (de) * 2003-08-27 2005-05-04 Infineon Technologies Ag Vertikales Halbleiterbauelement mit einer eine Feldelektrode aufweisenden Driftzone und Verfahren zur Herstellung einer solchen Driftzone
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
US7142297B2 (en) * 2003-10-31 2006-11-28 Synopsys Switzerland Llc Method for simulating the movement of particles
JP4903055B2 (ja) * 2003-12-30 2012-03-21 フェアチャイルド・セミコンダクター・コーポレーション パワー半導体デバイスおよびその製造方法
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
DE102004005775B4 (de) * 2004-02-05 2009-10-22 Infineon Technologies Ag Halbleiterbauelement
US7268395B2 (en) 2004-06-04 2007-09-11 International Rectifier Corporation Deep trench super switch device
US20050275037A1 (en) * 2004-06-12 2005-12-15 Chung Shine C Semiconductor devices with high voltage tolerance
EP3570374B1 (de) 2004-06-23 2022-04-20 pSemi Corporation Integriertes hf-frontend
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102004041198B4 (de) * 2004-08-25 2016-06-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102004064308B3 (de) 2004-08-25 2018-10-31 Infineon Technologies Austria Ag Laterale Halbleiterdiode mit einer Feldelektrode und einer Eckstruktur
JP4959928B2 (ja) * 2004-09-07 2012-06-27 株式会社東芝 絶縁ゲート型半導体装置
DE102004044619B4 (de) * 2004-09-13 2009-07-16 Infineon Technologies Ag Kondensatorstruktur in Grabenstrukturen von Halbleiterbauteilen und Halbleiterbauteile mit derartigen Kondensatorstrukturen und Verfahren zur Herstellung derselben
DE102004046697B4 (de) * 2004-09-24 2020-06-10 Infineon Technologies Ag Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
DE102004047772B4 (de) * 2004-09-30 2018-12-13 Infineon Technologies Ag Lateraler Halbleitertransistor
US7767527B2 (en) * 2004-09-30 2010-08-03 Infineon Technologies Ag Method for producing a vertical transistor component
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
DE102004057791B4 (de) * 2004-11-30 2018-12-13 Infineon Technologies Ag Trenchtransistor sowie Verfahren zu dessen Herstellung
FR2880193A1 (fr) * 2004-12-23 2006-06-30 St Microelectronics Sa Diode schottky a barriere verticale
US7250668B2 (en) * 2005-01-20 2007-07-31 Diodes, Inc. Integrated circuit including power diode
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
US20060255401A1 (en) * 2005-05-11 2006-11-16 Yang Robert K Increasing breakdown voltage in semiconductor devices with vertical series capacitive structures
JP4955222B2 (ja) 2005-05-20 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7535057B2 (en) * 2005-05-24 2009-05-19 Robert Kuo-Chang Yang DMOS transistor with a poly-filled deep trench for improved performance
CN101536163B (zh) 2005-06-10 2013-03-06 飞兆半导体公司 电荷平衡场效应晶体管
TWI400757B (zh) * 2005-06-29 2013-07-01 Fairchild Semiconductor 形成遮蔽閘極場效應電晶體之方法
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
US7890891B2 (en) 2005-07-11 2011-02-15 Peregrine Semiconductor Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
USRE48965E1 (en) 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US8742502B2 (en) 2005-07-11 2014-06-03 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US9653601B2 (en) 2005-07-11 2017-05-16 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFETs using an accumulated charge sink-harmonic wrinkle reduction
US7910993B2 (en) 2005-07-11 2011-03-22 Peregrine Semiconductor Corporation Method and apparatus for use in improving linearity of MOSFET's using an accumulated charge sink
US8692324B2 (en) * 2005-07-13 2014-04-08 Ciclon Semiconductor Device Corp. Semiconductor devices having charge balanced structure
US7589378B2 (en) * 2005-07-13 2009-09-15 Texas Instruments Lehigh Valley Incorporated Power LDMOS transistor
US7282765B2 (en) * 2005-07-13 2007-10-16 Ciclon Semiconductor Device Corp. Power LDMOS transistor
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
US8110868B2 (en) * 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
US8461648B2 (en) * 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
EP2267785A3 (de) 2005-07-27 2011-09-07 Infineon Technologies Austria AG Halbleiterbauelement mit einer Driftzone und einer Driftsteuerzone
DE102006009942B4 (de) * 2006-03-03 2012-02-09 Infineon Technologies Austria Ag Laterales Halbleiterbauelement mit niedrigem Einschaltwiderstand
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7420247B2 (en) * 2005-08-12 2008-09-02 Cicion Semiconductor Device Corp. Power LDMOS transistor
SG130099A1 (en) * 2005-08-12 2007-03-20 Ciclon Semiconductor Device Co Power ldmos transistor
US7235845B2 (en) * 2005-08-12 2007-06-26 Ciclon Semiconductor Device Corp. Power LDMOS transistor
DE102005039804B4 (de) * 2005-08-22 2009-07-09 Infineon Technologies Ag Laterales Halbleiterbauelement mit Driftstrecke und Potentialverteilungsstruktur, Verwendung des Halbleiterbauelements sowie Verfahren zur Herstellung desselben
US7514743B2 (en) * 2005-08-23 2009-04-07 Robert Kuo-Chang Yang DMOS transistor with floating poly-filled trench for improved performance through 3-D field shaping
DE102005043916B3 (de) * 2005-09-14 2006-12-21 Infineon Technologies Austria Ag Leistungshalbleiterbauelement mit einer Feldelektrode und Verfahren zu dessen Herstellung
DE102005047056B3 (de) * 2005-09-30 2007-01-18 Infineon Technologies Ag Leistungshalbleiterbauelement mit einer Feldelektrodenstruktur und Verfahren zur Herstellung einer Feldelektrodenstruktur
US8598659B2 (en) * 2005-10-26 2013-12-03 Hewlett-Packard Development Company, L.P. Single finger gate transistor
US7378717B2 (en) * 2005-11-15 2008-05-27 International Business Machines Corporation Semiconductor optical sensors
US7446375B2 (en) * 2006-03-14 2008-11-04 Ciclon Semiconductor Device Corp. Quasi-vertical LDMOS device having closed cell layout
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US8080848B2 (en) 2006-05-11 2011-12-20 Fairchild Semiconductor Corporation High voltage semiconductor device with lateral series capacitive structure
DE102006026943B4 (de) * 2006-06-09 2011-01-05 Infineon Technologies Austria Ag Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
US7319256B1 (en) * 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP2010505270A (ja) * 2006-09-27 2010-02-18 マックスパワー・セミコンダクター・インコーポレイテッド 窪んだフィールドプレートを備えたパワーｍｏｓｆｅｔ
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
DE102006055742B4 (de) * 2006-11-25 2011-07-14 Infineon Technologies Austria Ag Halbleiterbauelementanordnung mit mehreren zu einer Driftzone benachbart angeordneten Steuerelektroden
US8344451B2 (en) * 2007-01-09 2013-01-01 Maxpower Semiconductor, Inc. Semiconductor device
US8564057B1 (en) 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
DE102007002965A1 (de) 2007-01-19 2008-07-24 Infineon Technologies Ag Verfahren zur Herstellung einer kapazitiven Struktur oder Varistorstruktur in einem Graben eines Halbleiterkörper
DE102007004331B4 (de) 2007-01-29 2014-08-21 Infineon Technologies Austria Ag Halbleiterbauelement mit reduziertem mechanischen Stress
US7859037B2 (en) 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US8021563B2 (en) * 2007-03-23 2011-09-20 Alpha & Omega Semiconductor, Ltd Etch depth determination for SGT technology
US7521332B2 (en) * 2007-03-23 2009-04-21 Alpha & Omega Semiconductor, Ltd Resistance-based etch depth determination for SGT technology
US7960772B2 (en) * 2007-04-26 2011-06-14 Peregrine Semiconductor Corporation Tuning capacitance to enhance FET stack voltage withstand
US20080296636A1 (en) * 2007-05-31 2008-12-04 Darwish Mohamed N Devices and integrated circuits including lateral floating capacitively coupled structures
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US7745846B2 (en) * 2008-01-15 2010-06-29 Ciclon Semiconductor Device Corp. LDMOS integrated Schottky diode
US7956411B2 (en) * 2008-01-15 2011-06-07 Fairchild Semiconductor Corporation High aspect ratio trench structures with void-free fill material
EP3346611B1 (de) 2008-02-28 2021-09-22 pSemi Corporation Verfahren und vorrichtung für digitale abstimmung eines kondensators bei einer integrierten schaltung
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
US20090267145A1 (en) * 2008-04-23 2009-10-29 Ciclon Semiconductor Device Corp. Mosfet device having dual interlevel dielectric thickness and method of making same
DE102008028452B4 (de) * 2008-06-14 2012-10-25 X-Fab Semiconductor Foundries Ag Leistungstransistor für hohe Spannungen in SOI-Technologie
US20100308400A1 (en) * 2008-06-20 2010-12-09 Maxpower Semiconductor Inc. Semiconductor Power Switches Having Trench Gates
US9030248B2 (en) * 2008-07-18 2015-05-12 Peregrine Semiconductor Corporation Level shifter with output spike reduction
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
EP2346169A3 (de) 2008-07-18 2013-11-20 Peregrine Semiconductor Corporation Lärmarme, hocheffiziente Vorspannungserzeugungsschaltung und Verfahren
US7906810B2 (en) * 2008-08-06 2011-03-15 United Microelectronics Corp. LDMOS device for ESD protection circuit
US8642459B2 (en) 2008-08-28 2014-02-04 Infineon Technologies Ag Method for forming a semiconductor device with an isolation region on a gate electrode
US7800176B2 (en) * 2008-10-27 2010-09-21 Infineon Technologies Austria Ag Electronic circuit for controlling a power field effect transistor
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
US7871882B2 (en) * 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US7989293B2 (en) 2009-02-24 2011-08-02 Maxpower Semiconductor, Inc. Trench device structure and fabrication
WO2010098742A1 (en) * 2009-02-24 2010-09-02 Maxpower Semiconductor Inc. Trench device structure and fabrication
US8129778B2 (en) * 2009-12-02 2012-03-06 Fairchild Semiconductor Corporation Semiconductor devices and methods for making the same
US8198678B2 (en) * 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8624302B2 (en) * 2010-02-05 2014-01-07 Fairchild Semiconductor Corporation Structure and method for post oxidation silicon trench bottom shaping
US8525260B2 (en) * 2010-03-19 2013-09-03 Monolithic Power Systems, Inc. Super junction device with deep trench and implant
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8373206B2 (en) * 2010-07-20 2013-02-12 Nth Tech Corporation Biosensor apparatuses and methods thereof
US8569842B2 (en) 2011-01-07 2013-10-29 Infineon Technologies Austria Ag Semiconductor device arrangement with a first semiconductor device and with a plurality of second semiconductor devices
US8455948B2 (en) 2011-01-07 2013-06-04 Infineon Technologies Austria Ag Transistor arrangement with a first transistor and with a plurality of second transistors
US9264053B2 (en) 2011-01-18 2016-02-16 Peregrine Semiconductor Corporation Variable frequency charge pump
US8461646B2 (en) * 2011-02-04 2013-06-11 Vishay General Semiconductor Llc Trench MOS barrier schottky (TMBS) having multiple floating gates
JP2012204529A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法
US8610235B2 (en) * 2011-09-22 2013-12-17 Alpha And Omega Semiconductor Incorporated Trench MOSFET with integrated Schottky barrier diode
US8759939B2 (en) * 2012-01-31 2014-06-24 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US8866253B2 (en) * 2012-01-31 2014-10-21 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
US9070585B2 (en) 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same
US8697560B2 (en) 2012-02-24 2014-04-15 Semiconductor Components Industries, Llc Process of forming an electronic device including a trench and a conductive structure therein
US8704296B2 (en) 2012-02-29 2014-04-22 Fairchild Semiconductor Corporation Trench junction field-effect transistor
US8829562B2 (en) * 2012-07-24 2014-09-09 Infineon Technologies Ag Semiconductor device including a dielectric structure in a trench
JP2014027182A (ja) * 2012-07-27 2014-02-06 Toshiba Corp 半導体装置
US9590674B2 (en) 2012-12-14 2017-03-07 Peregrine Semiconductor Corporation Semiconductor devices with switchable ground-body connection
US9853140B2 (en) * 2012-12-31 2017-12-26 Vishay-Siliconix Adaptive charge balanced MOSFET techniques
US20150236748A1 (en) 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US10861938B2 (en) * 2013-07-19 2020-12-08 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing the same
JP6229646B2 (ja) * 2013-12-20 2017-11-15 株式会社デンソー 半導体装置
US9190478B2 (en) * 2013-12-22 2015-11-17 Alpha And Omega Semiconductor Incorporated Method for forming dual oxide trench gate power MOSFET using oxide filled trench
US9400513B2 (en) 2014-06-30 2016-07-26 Infineon Technologies Austria Ag Cascode circuit
CN104241376B (zh) * 2014-09-01 2017-12-05 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件
JP2016062981A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置及びその製造方法
US9431532B1 (en) 2015-02-13 2016-08-30 PowerWyse, Inc. System and method for fabricating high voltage power MOSFET
JP2016152377A (ja) * 2015-02-19 2016-08-22 株式会社リコー 半導体デバイス及びその製造方法並びに撮像装置
US9831857B2 (en) 2015-03-11 2017-11-28 Peregrine Semiconductor Corporation Power splitter with programmable output phase shift
US9761656B2 (en) * 2015-04-10 2017-09-12 Macronix International Co., Ltd. Semiconductor device having buried region and method of fabricating same
TWI599041B (zh) * 2015-11-23 2017-09-11 節能元件控股有限公司 具有底部閘極之金氧半場效電晶體功率元件及其製作方法
US10388783B2 (en) 2016-02-17 2019-08-20 Polar Semiconductor, Llc Floating-shield triple-gate MOSFET
DE102016103587B4 (de) * 2016-02-29 2020-12-03 Infineon Technologies Ag Halbleitervorrichtung mit Hilfselektrodenpins
DE102016107203B4 (de) * 2016-04-19 2021-12-23 Infineon Technologies Austria Ag Leistungshalbleiterbauelementgraben mit Feldplatte und Gateelektrode und Verfahren zur Herstellung
DE102016114229B3 (de) * 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
CN106298937B (zh) * 2016-08-17 2019-02-01 电子科技大学 一种沟槽型vdmos
US9948281B2 (en) 2016-09-02 2018-04-17 Peregrine Semiconductor Corporation Positive logic digitally tunable capacitor
US10236872B1 (en) 2018-03-28 2019-03-19 Psemi Corporation AC coupling modules for bias ladders
US10886911B2 (en) 2018-03-28 2021-01-05 Psemi Corporation Stacked FET switch bias ladders
US10505530B2 (en) 2018-03-28 2019-12-10 Psemi Corporation Positive logic switch with selectable DC blocking circuit
EP3624201B1 (de) * 2018-09-17 2022-11-02 Infineon Technologies Austria AG Transistorvorrichtung
CN112786695B (zh) * 2019-11-08 2022-05-03 株洲中车时代电气股份有限公司 一种分裂栅沟槽功率半导体器件
US11476849B2 (en) 2020-01-06 2022-10-18 Psemi Corporation High power positive logic switch
JP7447769B2 (ja) * 2020-11-13 2024-03-12 三菱電機株式会社 半導体素子、半導体装置
US11830830B2 (en) 2021-05-12 2023-11-28 Texas Instruments Incorporated Semiconductor doped region with biased isolated members
CN115498010A (zh) * 2021-06-18 2022-12-20 力晶积成电子制造股份有限公司 半导体结构以及其形成方法

Family Cites Families (286)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3404295A (en) 1964-11-30 1968-10-01 Motorola Inc High frequency and voltage transistor with added region for punch-through protection
US3412297A (en) 1965-12-16 1968-11-19 United Aircraft Corp Mos field-effect transistor with a onemicron vertical channel
US3497777A (en) 1967-06-13 1970-02-24 Stanislas Teszner Multichannel field-effect semi-conductor device
US3564356A (en) 1968-10-24 1971-02-16 Tektronix Inc High voltage integrated circuit transistor
US3660697A (en) 1970-02-16 1972-05-02 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer
US4003072A (en) 1972-04-20 1977-01-11 Sony Corporation Semiconductor device with high voltage breakdown resistance
US4337474A (en) 1978-08-31 1982-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
US4698653A (en) 1979-10-09 1987-10-06 Cardwell Jr Walter T Semiconductor devices controlled by depletion regions
US4638344A (en) 1979-10-09 1987-01-20 Cardwell Jr Walter T Junction field-effect transistor controlled by merged depletion regions
JPS5658267A (en) 1979-10-17 1981-05-21 Nippon Telegr & Teleph Corp <Ntt> Insulated gate type field-effect transistor
US4345265A (en) 1980-04-14 1982-08-17 Supertex, Inc. MOS Power transistor with improved high-voltage capability
US4868624A (en) 1980-05-09 1989-09-19 Regents Of The University Of Minnesota Channel collector transistor
US4300150A (en) 1980-06-16 1981-11-10 North American Philips Corporation Lateral double-diffused MOS transistor device
US4326332A (en) 1980-07-28 1982-04-27 International Business Machines Corp. Method of making a high density V-MOS memory array
DE3070786D1 (en) 1980-11-12 1985-07-25 Ibm Deutschland Electrically switchable read-only memory
US4969028A (en) 1980-12-02 1990-11-06 General Electric Company Gate enhanced rectifier
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4974059A (en) 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
JPS6016420A (ja) 1983-07-08 1985-01-28 Mitsubishi Electric Corp 選択的エピタキシヤル成長方法
US4639761A (en) 1983-12-16 1987-01-27 North American Philips Corporation Combined bipolar-field effect transistor resurf devices
FR2566179B1 (fr) 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4774556A (en) 1985-07-25 1988-09-27 Nippondenso Co., Ltd. Non-volatile semiconductor memory device
JPS6269562A (ja) 1985-09-20 1987-03-30 Mitsubishi Electric Corp 電界効果トランジスタ装置およびその製造方法
JPS62173764A (ja) * 1986-01-27 1987-07-30 Matsushita Electric Works Ltd 半導体装置
US5262336A (en) 1986-03-21 1993-11-16 Advanced Power Technology, Inc. IGBT process to produce platinum lifetime control
US5034785A (en) 1986-03-24 1991-07-23 Siliconix Incorporated Planar vertical channel DMOS structure
US4716126A (en) 1986-06-05 1987-12-29 Siliconix Incorporated Fabrication of double diffused metal oxide semiconductor transistor
US5607511A (en) 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4746630A (en) 1986-09-17 1988-05-24 Hewlett-Packard Company Method for producing recessed field oxide with improved sidewall characteristics
US4941026A (en) 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
JP2577330B2 (ja) 1986-12-11 1997-01-29 新技術事業団 両面ゲ−ト静電誘導サイリスタの製造方法
US5105243A (en) 1987-02-26 1992-04-14 Kabushiki Kaisha Toshiba Conductivity-modulation metal oxide field effect transistor with single gate structure
US4821095A (en) 1987-03-12 1989-04-11 General Electric Company Insulated gate semiconductor device with extra short grid and method of fabrication
AU601537B2 (en) 1987-03-25 1990-09-13 Kabushiki Kaisha Komatsu Seisakusho Hydraulic clutch pressure control apparatus
US4823176A (en) 1987-04-03 1989-04-18 General Electric Company Vertical double diffused metal oxide semiconductor (VDMOS) device including high voltage junction exhibiting increased safe operating area
US4801986A (en) 1987-04-03 1989-01-31 General Electric Company Vertical double diffused metal oxide semiconductor VDMOS device with increased safe operating area and method
JPH0620102B2 (ja) 1987-05-20 1994-03-16 株式会社東芝 半導体装置及びその製造方法
JPS63186475U (de) 1987-05-22 1988-11-30
JP2570742B2 (ja) * 1987-05-27 1997-01-16 ソニー株式会社 半導体装置
JPS6422051U (de) 1987-07-30 1989-02-03
US5164325A (en) 1987-10-08 1992-11-17 Siliconix Incorporated Method of making a vertical current flow field effect transistor
US4893160A (en) 1987-11-13 1990-01-09 Siliconix Incorporated Method for increasing the performance of trenched devices and the resulting structure
US4914058A (en) 1987-12-29 1990-04-03 Siliconix Incorporated Grooved DMOS process with varying gate dielectric thickness
JP2647884B2 (ja) 1988-01-27 1997-08-27 株式会社日立製作所 半導体装置の製造方法
EP0332822A1 (de) 1988-02-22 1989-09-20 Asea Brown Boveri Ag Feldeffektgesteuertes, bipolares Leistungshalbleiter-Bauelement sowie Verfahren zu seiner Herstellung
US4967245A (en) 1988-03-14 1990-10-30 Siliconix Incorporated Trench power MOSFET device
US5283201A (en) 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
KR0173111B1 (ko) 1988-06-02 1999-02-01 야마무라 가쯔미 트렌치 게이트 mos fet
JPH0216763A (ja) 1988-07-05 1990-01-19 Toshiba Corp 半導体装置の製造方法
US4853345A (en) 1988-08-22 1989-08-01 Delco Electronics Corporation Process for manufacture of a vertical DMOS transistor
US5268311A (en) 1988-09-01 1993-12-07 International Business Machines Corporation Method for forming a thin dielectric layer on a substrate
US5072266A (en) 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JP2611429B2 (ja) * 1989-05-26 1997-05-21 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
US4992390A (en) 1989-07-06 1991-02-12 General Electric Company Trench gate structure with thick bottom oxide
EP0450082B1 (de) 1989-08-31 2004-04-28 Denso Corporation Bipolarer transistor mit isolierter steuerelektrode
US5248894A (en) 1989-10-03 1993-09-28 Harris Corporation Self-aligned channel stop for trench-isolated island
JPH03145768A (ja) * 1989-10-31 1991-06-20 Nec Kansai Ltd 電界効果トランジスタ
US5071782A (en) 1990-06-28 1991-12-10 Texas Instruments Incorporated Vertical memory cell array and method of fabrication
US5079608A (en) 1990-11-06 1992-01-07 Harris Corporation Power MOSFET transistor circuit with active clamp
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US5164802A (en) 1991-03-20 1992-11-17 Harris Corporation Power vdmosfet with schottky on lightly doped drain of lateral driver fet
US5219793A (en) 1991-06-03 1993-06-15 Motorola Inc. Method for forming pitch independent contacts and a semiconductor device having the same
KR940006702B1 (ko) 1991-06-14 1994-07-25 금성일렉트론 주식회사 모스패트의 제조방법
US5298761A (en) 1991-06-17 1994-03-29 Nikon Corporation Method and apparatus for exposure process
JP2570022B2 (ja) 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
JPH0613627A (ja) 1991-10-08 1994-01-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH05304297A (ja) 1992-01-29 1993-11-16 Nec Corp 電力用半導体装置およびその製造方法
JP3103655B2 (ja) 1992-02-07 2000-10-30 新電元工業株式会社 半導体装置
US5315142A (en) 1992-03-23 1994-05-24 International Business Machines Corporation High performance trench EEPROM cell
JP2904635B2 (ja) 1992-03-30 1999-06-14 株式会社東芝 半導体装置およびその製造方法
US5554862A (en) 1992-03-31 1996-09-10 Kabushiki Kaisha Toshiba Power semiconductor device
JPH06196723A (ja) 1992-04-28 1994-07-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5640034A (en) 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
US5233215A (en) 1992-06-08 1993-08-03 North Carolina State University At Raleigh Silicon carbide power MOSFET with floating field ring and floating field plate
US5430324A (en) 1992-07-23 1995-07-04 Siliconix, Incorporated High voltage transistor having edge termination utilizing trench technology
US5558313A (en) 1992-07-24 1996-09-24 Siliconix Inorporated Trench field effect transistor with reduced punch-through susceptibility and low RDSon
US5294824A (en) 1992-07-31 1994-03-15 Motorola, Inc. High voltage transistor having reduced on-resistance
GB9216599D0 (en) 1992-08-05 1992-09-16 Philips Electronics Uk Ltd A semiconductor device comprising a vertical insulated gate field effect device and a method of manufacturing such a device
US5300447A (en) 1992-09-29 1994-04-05 Texas Instruments Incorporated Method of manufacturing a minimum scaled transistor
JPH06163907A (ja) 1992-11-20 1994-06-10 Hitachi Ltd 電圧駆動型半導体装置
US5275965A (en) 1992-11-25 1994-01-04 Micron Semiconductor, Inc. Trench isolation using gated sidewalls
US5326711A (en) 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
DE4300806C1 (de) 1993-01-14 1993-12-23 Siemens Ag Verfahren zur Herstellung von vertikalen MOS-Transistoren
US5418376A (en) 1993-03-02 1995-05-23 Toyo Denki Seizo Kabushiki Kaisha Static induction semiconductor device with a distributed main electrode structure and static induction semiconductor device with a static induction main electrode shorted structure
US5341011A (en) 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
US5365102A (en) 1993-07-06 1994-11-15 North Carolina State University Schottky barrier rectifier with MOS trench
BE1007283A3 (nl) 1993-07-12 1995-05-09 Philips Electronics Nv Halfgeleiderinrichting met een most voorzien van een extended draingebied voor hoge spanningen.
JPH07122749A (ja) 1993-09-01 1995-05-12 Toshiba Corp 半導体装置及びその製造方法
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
JP3400846B2 (ja) 1994-01-20 2003-04-28 三菱電機株式会社 トレンチ構造を有する半導体装置およびその製造方法
US5412228A (en) * 1994-02-10 1995-05-02 North Carolina State University Multifunctional semiconductor switching device having gate-controlled regenerative and non-regenerative conduction modes, and method of operating same
US5429977A (en) 1994-03-11 1995-07-04 Industrial Technology Research Institute Method for forming a vertical transistor with a stacked capacitor DRAM cell
DE4417150C2 (de) 1994-05-17 1996-03-14 Siemens Ag Verfahren zur Herstellung einer Anordnung mit selbstverstärkenden dynamischen MOS-Transistorspeicherzellen
US5454435A (en) 1994-05-25 1995-10-03 Reinhardt; Lisa Device for facilitating insertion of a beach umbrella in sand
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
US5405794A (en) 1994-06-14 1995-04-11 Philips Electronics North America Corporation Method of producing VDMOS device of increased power density
US5424231A (en) 1994-08-09 1995-06-13 United Microelectronics Corp. Method for manufacturing a VDMOS transistor
US5583368A (en) 1994-08-11 1996-12-10 International Business Machines Corporation Stacked devices
EP0698919B1 (de) 1994-08-15 2002-01-16 Siliconix Incorporated Verfahren zum Herstellen eines DMOS-Transistors mit Grabenstruktur unter Verwendung von sieben Masken
US5581100A (en) 1994-08-30 1996-12-03 International Rectifier Corporation Trench depletion MOSFET
US5583065A (en) 1994-11-23 1996-12-10 Sony Corporation Method of making a MOS semiconductor device
US5674766A (en) 1994-12-30 1997-10-07 Siliconix Incorporated Method of making a trench MOSFET with multi-resistivity drain to provide low on-resistance by varying dopant concentration in epitaxial layer
US5597765A (en) 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
JPH08204179A (ja) 1995-01-26 1996-08-09 Fuji Electric Co Ltd 炭化ケイ素トレンチｍｏｓｆｅｔ
US5670803A (en) 1995-02-08 1997-09-23 International Business Machines Corporation Three-dimensional SRAM trench structure and fabrication method therefor
JP3325736B2 (ja) 1995-02-09 2002-09-17 三菱電機株式会社 絶縁ゲート型半導体装置
EP0726603B1 (de) 1995-02-10 1999-04-21 SILICONIX Incorporated Graben-Feldeffekttransistor mit PN-Verarmungsschicht-Barriere
JP3291957B2 (ja) 1995-02-17 2002-06-17 富士電機株式会社 縦型トレンチｍｉｓｆｅｔおよびその製造方法
US5595927A (en) 1995-03-17 1997-01-21 Taiwan Semiconductor Manufacturing Company Ltd. Method for making self-aligned source/drain mask ROM memory cell using trench etched channel
US5592005A (en) 1995-03-31 1997-01-07 Siliconix Incorporated Punch-through field effect transistor
US5744372A (en) 1995-04-12 1998-04-28 National Semiconductor Corporation Fabrication of complementary field-effect transistors each having multi-part channel
JPH08306914A (ja) 1995-04-27 1996-11-22 Nippondenso Co Ltd 半導体装置およびその製造方法
US5567634A (en) 1995-05-01 1996-10-22 National Semiconductor Corporation Method of fabricating self-aligned contact trench DMOS transistors
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5648670A (en) 1995-06-07 1997-07-15 Sgs-Thomson Microelectronics, Inc. Trench MOS-gated device with a minimum number of masks
US5689128A (en) 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
US5629543A (en) 1995-08-21 1997-05-13 Siliconix Incorporated Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness
US5705409A (en) 1995-09-28 1998-01-06 Motorola Inc. Method for forming trench transistor structure
US5879971A (en) 1995-09-28 1999-03-09 Motorola Inc. Trench random access memory cell and method of formation
US5973367A (en) 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US5616945A (en) 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
EP0772244B1 (de) 1995-11-06 2000-03-22 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
JP3392665B2 (ja) * 1995-11-06 2003-03-31 株式会社東芝 半導体装置
US6037632A (en) 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
KR0159075B1 (ko) 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
US5780343A (en) 1995-12-20 1998-07-14 National Semiconductor Corporation Method of producing high quality silicon surface for selective epitaxial growth of silicon
US5637898A (en) 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
KR970054363A (ko) 1995-12-30 1997-07-31 김광호 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법
GB2309336B (en) 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
WO1997029518A1 (de) 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
US6084268A (en) 1996-03-05 2000-07-04 Semiconductor Components Industries, Llc Power MOSFET device having low on-resistance and method
US5814858A (en) 1996-03-15 1998-09-29 Siliconix Incorporated Vertical power MOSFET having reduced sensitivity to variations in thickness of epitaxial layer
DE19611045C1 (de) 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5895951A (en) 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
US5770878A (en) 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
US5742076A (en) * 1996-06-05 1998-04-21 North Carolina State University Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
DE69739206D1 (de) 1996-07-19 2009-02-26 Siliconix Inc Hochdichte-graben-dmos-transistor mit grabenbodemimplantierung
US5808340A (en) 1996-09-18 1998-09-15 Advanced Micro Devices, Inc. Short channel self aligned VMOS field effect transistor
JP2891205B2 (ja) 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
US5972741A (en) 1996-10-31 1999-10-26 Sanyo Electric Co., Ltd. Method of manufacturing semiconductor device
US6168983B1 (en) 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6207994B1 (en) 1996-11-05 2001-03-27 Power Integrations, Inc. High-voltage transistor with multi-layer conduction region
KR100233832B1 (ko) 1996-12-14 1999-12-01 정선종 반도체 소자의 트랜지스터 및 그 제조방법
US6011298A (en) 1996-12-31 2000-01-04 Stmicroelectronics, Inc. High voltage termination with buried field-shaping region
JPH10256550A (ja) 1997-01-09 1998-09-25 Toshiba Corp 半導体装置
JP3938964B2 (ja) 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US5877528A (en) 1997-03-03 1999-03-02 Megamos Corporation Structure to provide effective channel-stop in termination areas for trenched power transistors
US6057558A (en) 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
KR100225409B1 (ko) 1997-03-27 1999-10-15 김덕중 트렌치 디-모오스 및 그의 제조 방법
US6163052A (en) 1997-04-04 2000-12-19 Advanced Micro Devices, Inc. Trench-gated vertical combination JFET and MOSFET devices
US5879994A (en) 1997-04-15 1999-03-09 National Semiconductor Corporation Self-aligned method of fabricating terrace gate DMOS transistor
US6281547B1 (en) 1997-05-08 2001-08-28 Megamos Corporation Power transistor cells provided with reliable trenched source contacts connected to narrower source manufactured without a source mask
JPH113936A (ja) 1997-06-13 1999-01-06 Nec Corp 半導体装置の製造方法
JP3618517B2 (ja) 1997-06-18 2005-02-09 三菱電機株式会社 半導体装置およびその製造方法
US6096608A (en) 1997-06-30 2000-08-01 Siliconix Incorporated Bidirectional trench gated power mosfet with submerged body bus extending underneath gate trench
US6037628A (en) 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
US6110799A (en) 1997-06-30 2000-08-29 Intersil Corporation Trench contact process
DE19731495C2 (de) 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
JP3502531B2 (ja) 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
DE19740195C2 (de) 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
DE19743342C2 (de) 1997-09-30 2002-02-28 Infineon Technologies Ag Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung
US5776813A (en) 1997-10-06 1998-07-07 Industrial Technology Research Institute Process to manufacture a vertical gate-enhanced bipolar transistor
KR100249505B1 (ko) 1997-10-28 2000-03-15 정선종 수평형 이중 확산 전력 소자의 제조 방법
US6337499B1 (en) 1997-11-03 2002-01-08 Infineon Technologies Ag Semiconductor component
US5943581A (en) 1997-11-05 1999-08-24 Vanguard International Semiconductor Corporation Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits
US6005271A (en) 1997-11-05 1999-12-21 Magepower Semiconductor Corp. Semiconductor cell array with high packing density
GB9723468D0 (en) 1997-11-07 1998-01-07 Zetex Plc Method of semiconductor device fabrication
US6081009A (en) 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
US6429481B1 (en) 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JPH11251592A (ja) * 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置
JPH11204782A (ja) 1998-01-08 1999-07-30 Toshiba Corp 半導体装置およびその製造方法
JP4090516B2 (ja) 1998-01-22 2008-05-28 三菱電機株式会社 絶縁ゲート型バイポーラ半導体装置
US5949104A (en) 1998-02-07 1999-09-07 Xemod, Inc. Source connection structure for lateral RF MOS devices
US5900663A (en) 1998-02-07 1999-05-04 Xemod, Inc. Quasi-mesh gate structure for lateral RF MOS devices
GB9826291D0 (en) 1998-12-02 1999-01-20 Koninkl Philips Electronics Nv Field-effect semi-conductor devices
DE19808348C1 (de) 1998-02-27 1999-06-24 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US5897343A (en) 1998-03-30 1999-04-27 Motorola, Inc. Method of making a power switching trench MOSFET having aligned source regions
JP2002503401A (ja) 1998-04-08 2002-01-29 シーメンス アクチエンゲゼルシヤフト プレーナ構造用の高耐圧コーナー部シール体
US5945724A (en) 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6150697A (en) * 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
US6303969B1 (en) 1998-05-01 2001-10-16 Allen Tan Schottky diode with dielectric trench
US6048772A (en) 1998-05-04 2000-04-11 Xemod, Inc. Method for fabricating a lateral RF MOS device with an non-diffusion source-backside connection
US6063678A (en) 1998-05-04 2000-05-16 Xemod, Inc. Fabrication of lateral RF MOS devices with enhanced RF properties
DE19820223C1 (de) 1998-05-06 1999-11-04 Siemens Ag Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
US6104054A (en) 1998-05-13 2000-08-15 Texas Instruments Incorporated Space-efficient layout method to reduce the effect of substrate capacitance in dielectrically isolated process technologies
US6015727A (en) 1998-06-08 2000-01-18 Wanlass; Frank M. Damascene formation of borderless contact MOS transistors
US6064088A (en) 1998-06-15 2000-05-16 Xemod, Inc. RF power MOSFET device with extended linear region of transconductance characteristic at low drain current
DE19828191C1 (de) 1998-06-24 1999-07-29 Siemens Ag Lateral-Hochspannungstransistor
KR100372103B1 (ko) 1998-06-30 2003-03-31 주식회사 하이닉스반도체 반도체소자의소자분리방법
US6156611A (en) 1998-07-20 2000-12-05 Motorola, Inc. Method of fabricating vertical FET with sidewall gate electrode
EP1026749B1 (de) 1998-07-23 2003-09-17 Mitsubishi Denki Kabushiki Kaisha Verfahren zur Herstellung einer Halbleiteranordnung und dadurch erzeugbare Halbleiteranordnung
JP3988262B2 (ja) 1998-07-24 2007-10-10 富士電機デバイステクノロジー株式会社 縦型超接合半導体素子およびその製造方法
JP4253374B2 (ja) 1998-07-24 2009-04-08 千住金属工業株式会社 プリント基板のはんだ付け方法および噴流はんだ槽
DE19839970C2 (de) 1998-09-02 2000-11-02 Siemens Ag Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
DE19841754A1 (de) 1998-09-11 2000-03-30 Siemens Ag Schalttransistor mit reduzierten Schaltverlusten
DE19843659A1 (de) * 1998-09-23 2000-04-06 Siemens Ag Halbleiterbauelement mit strukturiertem Halbleiterkörper
JP3382163B2 (ja) 1998-10-07 2003-03-04 株式会社東芝 電力用半導体装置
US7462910B1 (en) 1998-10-14 2008-12-09 International Rectifier Corporation P-channel trench MOSFET structure
DE19848828C2 (de) 1998-10-22 2001-09-13 Infineon Technologies Ag Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6194741B1 (en) * 1998-11-03 2001-02-27 International Rectifier Corp. MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance
JP3951522B2 (ja) 1998-11-11 2007-08-01 富士電機デバイステクノロジー株式会社 超接合半導体素子
US6291856B1 (en) 1998-11-12 2001-09-18 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP3799888B2 (ja) 1998-11-12 2006-07-19 富士電機デバイステクノロジー株式会社 超接合半導体素子およびその製造方法
JP2000156978A (ja) 1998-11-17 2000-06-06 Fuji Electric Co Ltd ソフトスイッチング回路
US6156606A (en) 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
US6084264A (en) 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
DE19854915C2 (de) * 1998-11-27 2002-09-05 Infineon Technologies Ag MOS-Feldeffekttransistor mit Hilfselektrode
DE59914942D1 (de) * 1998-11-27 2009-02-12 Infineon Technologies Ag Mos-feldeffekttransistor mit hilfselektrode
GB9826041D0 (en) 1998-11-28 1999-01-20 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
US6452230B1 (en) 1998-12-23 2002-09-17 International Rectifier Corporation High voltage mosgated device with trenches to reduce on-resistance
US6351018B1 (en) 1999-02-26 2002-02-26 Fairchild Semiconductor Corporation Monolithically integrated trench MOSFET and Schottky diode
US6204097B1 (en) 1999-03-01 2001-03-20 Semiconductor Components Industries, Llc Semiconductor device and method of manufacture
JP3751463B2 (ja) 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
DE19913375B4 (de) 1999-03-24 2009-03-26 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur
JP3417336B2 (ja) 1999-03-25 2003-06-16 関西日本電気株式会社 絶縁ゲート型半導体装置およびその製造方法
US6316806B1 (en) 1999-03-31 2001-11-13 Fairfield Semiconductor Corporation Trench transistor with a self-aligned source
US6188105B1 (en) 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
WO2000068998A1 (en) 1999-05-06 2000-11-16 C.P. Clare Corporation High voltage mosfet structures
WO2000068997A1 (en) 1999-05-06 2000-11-16 C.P. Clare Corporation Mosfet with field reducing trenches in body region
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6433385B1 (en) 1999-05-19 2002-08-13 Fairchild Semiconductor Corporation MOS-gated power device having segmented trench and extended doping zone and process for forming same
US6198127B1 (en) 1999-05-19 2001-03-06 Intersil Corporation MOS-gated power device having extended trench and doping zone and process for forming same
US6291298B1 (en) 1999-05-25 2001-09-18 Advanced Analogic Technologies, Inc. Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses
US6191447B1 (en) 1999-05-28 2001-02-20 Micro-Ohm Corporation Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same
DE69938541D1 (de) 1999-06-03 2008-05-29 St Microelectronics Srl Leistungshalbleiteranordnung mit einer Randabschlussstruktur mit einem Spannungsteiler
US6593619B1 (en) 1999-06-03 2003-07-15 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
JP3851744B2 (ja) 1999-06-28 2006-11-29 株式会社東芝 半導体装置の製造方法
US6274905B1 (en) 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
GB9916370D0 (en) 1999-07-14 1999-09-15 Koninkl Philips Electronics Nv Manufacture of semiconductor devices and material
GB9916520D0 (en) 1999-07-15 1999-09-15 Koninkl Philips Electronics Nv Manufacture of semiconductor devices and material
GB9917099D0 (en) 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
JP3971062B2 (ja) 1999-07-29 2007-09-05 株式会社東芝 高耐圧半導体装置
TW411553B (en) 1999-08-04 2000-11-11 Mosel Vitelic Inc Method for forming curved oxide on bottom of trench
JP4774580B2 (ja) 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
US6566804B1 (en) * 1999-09-07 2003-05-20 Motorola, Inc. Field emission device and method of operation
US20030060013A1 (en) 1999-09-24 2003-03-27 Bruce D. Marchant Method of manufacturing trench field effect transistors with trenched heavy body
US6228727B1 (en) 1999-09-27 2001-05-08 Chartered Semiconductor Manufacturing, Ltd. Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
GB9922764D0 (en) 1999-09-28 1999-11-24 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
JP3507732B2 (ja) 1999-09-30 2004-03-15 株式会社東芝 半導体装置
US6222233B1 (en) 1999-10-04 2001-04-24 Xemod, Inc. Lateral RF MOS device with improved drain structure
US6271552B1 (en) 1999-10-04 2001-08-07 Xemod, Inc Lateral RF MOS device with improved breakdown voltage
JP4450122B2 (ja) 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
US6137122A (en) * 1999-12-02 2000-10-24 Analog And Power Electronics Corp. Latch-up controllable insulated gate bipolar transistor
GB9929613D0 (en) 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Manufacture of semiconductor material and devices using that material
JP3425131B2 (ja) * 1999-12-17 2003-07-07 松下電器産業株式会社 高耐圧半導体装置
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US6285060B1 (en) 1999-12-30 2001-09-04 Siliconix Incorporated Barrier accumulation-mode MOSFET
US6346469B1 (en) 2000-01-03 2002-02-12 Motorola, Inc. Semiconductor device and a process for forming the semiconductor device
GB0002235D0 (en) 2000-02-02 2000-03-22 Koninkl Philips Electronics Nv Trenched schottky rectifiers
JP4765012B2 (ja) 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
US6376878B1 (en) 2000-02-11 2002-04-23 Fairchild Semiconductor Corporation MOS-gated devices with alternating zones of conductivity
GB0003184D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv A semiconductor device and a method of fabricating material for a semiconductor device
GB0003185D0 (en) 2000-02-12 2000-04-05 Koninkl Philips Electronics Nv An insulated gate field effect device
US6271100B1 (en) 2000-02-24 2001-08-07 International Business Machines Corporation Chemically enhanced anneal for removing trench stress resulting in improved bipolar yield
JP2001244461A (ja) 2000-02-28 2001-09-07 Toyota Central Res & Dev Lab Inc 縦型半導体装置
AU5172001A (en) 2000-03-17 2001-10-03 Gen Semiconductor Inc Trench dmos transistor having a double gate structure
JP3636345B2 (ja) 2000-03-17 2005-04-06 富士電機デバイステクノロジー株式会社 半導体素子および半導体素子の製造方法
GB0006957D0 (en) 2000-03-23 2000-05-10 Koninkl Philips Electronics Nv A semiconductor device
US6580123B2 (en) 2000-04-04 2003-06-17 International Rectifier Corporation Low voltage power MOSFET device and process for its manufacture
JP4534303B2 (ja) 2000-04-27 2010-09-01 富士電機システムズ株式会社 横型超接合半導体素子
JP4240752B2 (ja) 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
US6509240B2 (en) 2000-05-15 2003-01-21 International Rectifier Corporation Angle implant process for cellular deep trench sidewall doping
DE10026924A1 (de) 2000-05-30 2001-12-20 Infineon Technologies Ag Kompensationsbauelement
US6479352B2 (en) 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
US6627949B2 (en) 2000-06-02 2003-09-30 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
US6635534B2 (en) 2000-06-05 2003-10-21 Fairchild Semiconductor Corporation Method of manufacturing a trench MOSFET using selective growth epitaxy
US6472678B1 (en) 2000-06-16 2002-10-29 General Semiconductor, Inc. Trench MOSFET with double-diffused body profile
JP4984345B2 (ja) 2000-06-21 2012-07-25 富士電機株式会社 半導体装置
US6555895B1 (en) 2000-07-17 2003-04-29 General Semiconductor, Inc. Devices and methods for addressing optical edge effects in connection with etched trenches
US6472708B1 (en) 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
EP1205980A1 (de) 2000-11-07 2002-05-15 Infineon Technologies AG Verfahren zur Herstellung eines Feldeffekttransistors in einem Halbleiter-Substrat
US6362112B1 (en) 2000-11-08 2002-03-26 Fabtech, Inc. Single step etched moat
US6608350B2 (en) 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
CN1223008C (zh) 2001-02-21 2005-10-12 三菱电机株式会社 半导体器件及其制造方法
JP2002299622A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 電力用半導体素子
KR100393201B1 (ko) 2001-04-16 2003-07-31 페어차일드코리아반도체 주식회사 낮은 온 저항과 높은 브레이크다운 전압을 갖는 고전압수평형 디모스 트랜지스터
US6465304B1 (en) 2001-10-04 2002-10-15 General Semiconductor, Inc. Method for fabricating a power semiconductor device having a floating island voltage sustaining layer

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US7790550B2 (en) 2005-08-31 2010-09-07 Infineon Technologies Ag Trench transistor and method for fabricating a trench transistor
DE102005041358A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
DE102005041256B4 (de) * 2005-08-31 2007-12-20 Infineon Technologies Ag Trenchtransistor
DE102005041257A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102005041257B4 (de) * 2005-08-31 2009-06-25 Infineon Technologies Austria Ag Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
US7414286B2 (en) 2005-08-31 2008-08-19 Infineon Technologies Ag Trench transistor and method for fabricating a trench transistor
US7465987B2 (en) 2005-08-31 2008-12-16 Infineon Technologies Austria Ag Field electrode trench transistor structure with voltage divider
DE102005041256A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Ag Trenchtransistor sowie Verfahren zur Herstellung eines Trenchtransistors
DE102007004091A1 (de) * 2007-01-26 2008-08-07 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
US7709891B2 (en) 2007-01-26 2010-05-04 Infineon Technologies Ag Component arrangement including a power semiconductor component having a drift control zone
DE102007004091B4 (de) * 2007-01-26 2014-08-14 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Driftsteuerzone aufweisenden Leistungshalbleiterbauelement
DE102007004323A1 (de) * 2007-01-29 2008-07-31 Infineon Technologies Austria Ag Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor
DE102009038709A1 (de) * 2009-08-25 2011-04-07 Infineon Technologies Austria Ag Halbleiterbauelement mit dielektrischem Schichtstapel
DE102009038709B4 (de) * 2009-08-25 2017-05-11 Infineon Technologies Austria Ag Halbleiterbauelement mit dielektrischem Schichtstapel
US9786659B2 (en) 2009-08-25 2017-10-10 Infineon Technologies Austria Ag Semiconductor component with dielectric layer stack and voltage divider
DE102012217626B4 (de) * 2011-09-30 2017-12-07 Infineon Technologies Austria Ag Halbleiterbauelement mit selbstladenden Feldelektroden
DE102016106346B4 (de) 2015-04-08 2018-10-31 Infineon Technologies Austria Ag Feldplattengraben-Halbleitervorrichtung mit planarem Gate

Also Published As

Publication number Publication date
CN100339959C (zh) 2007-09-26
KR100886420B1 (ko) 2009-03-02
US6991977B2 (en) 2006-01-31
AU2002335103A1 (en) 2003-04-28
CN1605119A (zh) 2005-04-06
US20030071320A1 (en) 2003-04-17
US20040063269A1 (en) 2004-04-01
WO2003034470A3 (en) 2003-09-12
JP2005507160A (ja) 2005-03-10
KR20040062570A (ko) 2004-07-07
WO2003034470A2 (en) 2003-04-24
US20030073287A1 (en) 2003-04-17
US6677641B2 (en) 2004-01-13
US6717230B2 (en) 2004-04-06
TW587328B (en) 2004-05-11

Similar Documents

Publication Publication Date Title
DE10297349T5 (de) Halbleiterstruktur mit verbesserten geringeren Durchlassspannungsverlusten und höherer Sperrfähigkeit
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE10220810B4 (de) Halbleiterbauteil
DE69621200T2 (de) Durchgriff-feldeffekttransistor
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102012204420B4 (de) Halbleitervorrichtung
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102007001643B4 (de) Halbleitervorrichtung
DE10153739B4 (de) Halbleiterbauelement
DE69512021T2 (de) DMOS-Anordnung-Struktur und Verfahren zur Herstellung
DE10120030A1 (de) Lateralhalbleiterbauelement
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE10112463A1 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE202012013628U1 (de) Halbleiterbauteil
DE102013113284A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
AT505176A2 (de) Grabenfeldplattenabschluss für leistungsvorrichtungen
DE60222094T2 (de) Halbleiterbauelemente und ihr peripherieabschluss
DE102012217031A1 (de) Halbleiterbauelement und herstellungsverfahren dafür

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 10297349

Country of ref document: DE

Date of ref document: 20050127

Kind code of ref document: P

8131 Rejection