[go: up one dir, main page]

DE19841754A1 - Schalttransistor mit reduzierten Schaltverlusten - Google Patents

Schalttransistor mit reduzierten Schaltverlusten

Info

Publication number
DE19841754A1
DE19841754A1 DE19841754A DE19841754A DE19841754A1 DE 19841754 A1 DE19841754 A1 DE 19841754A1 DE 19841754 A DE19841754 A DE 19841754A DE 19841754 A DE19841754 A DE 19841754A DE 19841754 A1 DE19841754 A1 DE 19841754A1
Authority
DE
Germany
Prior art keywords
switching transistor
drain
switching
source
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19841754A
Other languages
English (en)
Inventor
Gerald Deboy
Martin Maerz
Franz Hirler
Hans Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19841754A priority Critical patent/DE19841754A1/de
Priority to PCT/DE1999/002874 priority patent/WO2000016407A2/de
Priority to EP99969183A priority patent/EP1119876A2/de
Priority to JP2000570842A priority patent/JP2002525853A/ja
Publication of DE19841754A1 publication Critical patent/DE19841754A1/de
Priority to US09/804,325 priority patent/US6388287B2/en
Priority to US10/846,998 priority patent/USRE40352E1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Electronic Switches (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft einen Schalttransistor mit reduzierten Schaltverlusten. Bei diesem Schalttransistor hat die Ausgangskapazität bei kleinen Drain-Source-Spannungen sehr hohe Werte, wobei diese Kapazität mit steigender Drain-Source-Spannung auf so kleine Werte abfällt, daß die im Transistor gespeicherte Energie sehr niedrige Werte annimmt.

Description

Die vorliegende Erfindung betrifft einen Schalttransistor mit reduzierten Schaltverlusten insbesondere für den Einsatz in geschalteten Netzteilen.
Unter dem Begriff "geschaltetes Netzteil" sollen alle Arten von Durchflußwandlern, Sperrwandlern, Halb- und Vollbrücken­ wandlern sowie Hoch- und Tiefsetzstellern, wie sie beispiels­ weise in Netzteilen, Lampenvorschaltgeräten, Schweißumrich­ tern oder HF-Umrichtern eingesetzt werden, verstanden werden.
Bereits seit längerem besteht ein verstärkter Trend zur Sy­ stem-Miniaturisierung und zur Erhöhung der Leistungsdichte in Bauelementen. Es ist zu erwarten, daß sich diese Tendenz in der Leistungselektronik auch in der Zukunft fortsetzen wird. Mit diesem Trend verbunden ist eine Entwicklung hin zu immer höheren Schaltfrequenzen, da sich nur auf diese Weise auch passive Komponenten entsprechend miniaturisieren lassen. Da­ neben beginnen Leistungs-Schalttransistoren in Schaltnetztei­ len speziell bei Industriegeneratoren in Frequenzbereiche vorzustoßen, die lange Zeit Elektronen-Röhren vorbehalten wa­ ren, so z. B. bis zu der sogenannten "ISM"-Frequenz von 13,56 MHz.
Mit steigender Schaltfrequenz gewinnen die Schaltverluste in Schalttransistoren zunehmend an Bedeutung. Diese Schaltverlu­ ste lassen sich grob in drei Gruppen einteilen:
  • a) Verluste im Schalttransistor, die durch externe, meist parasitäre oder nicht-ideale Schaltungselemente verur­ sacht werden und die sich auch mit "idealen" Schalttran­ sistoren nicht vermeiden lassen;
  • b) Verluste im Schalttransistor aufgrund einer Überlappungs­ phase von Strom und Spannung beim eigentlichen Schaltvor­ gang; und
  • c) Verluste im Schalttransistor durch das Entladen der schaltereigenen Kapazitäten beim Einschaltvorgang.
Die oben unter Punkt (a) genannten, durch den Schalttransi­ stor selbst kaum beeinflußbaren Schaltverluste werden derzeit bei hohen Schaltfrequenzen durch die Verwendung spezieller Bauelemente, wie z. B. Schottky-Dioden, oder durch die Auswahl von Schaltungstopologien ohne kritische Kommutierungsvorgän­ ge, wie z. B. Resonanz-Wandler, reduziert bzw. ganz vermieden. Zu dieser Art von Verlusten zählt beispielsweise auch die durch die Sperrverzugsladung verursachte Verlustleistung beim aktiven Abkommutieren des Stroms von pn-Dioden.
Die übrigen Schaltverluste gemäß obigen Punkten (b) und (c) sind über die Eigenschaften des Schalttransistors und seiner Ansteuerung maßgeblich beeinflußbar. So hängen beispielsweise die Strom/Spannungs-Überlappungsverluste entscheidend von der Dauer des Schaltvorgangs selbst ab.
Zur Erläuterung sind in Fig. 2a die Verläufe von Drain-Strom Id und Drain-Source-Spannung Uds eines MOSFET-Leistungsschal­ ters 1 (vgl. Fig. 1) als Beispiel eines Schalttransistors beim Abschalten einer induktiven Last 2 dargestellt. Ein Schaltvorgang mit einer Schaltzeit T beginnt mit dem Abfall der Steuer-Gate-Spannung Vgs, wodurch der Widerstand des Lei­ stungsschalters 1 ansteigt. Die induktive Last 2 erzwingt je­ doch ein Weiterfließen des Stroms Id, mit der Folge, daß mit dem Widerstand auch die Drain-Source-Spannung Uds ansteigt, bis der volle Laststrom Id von einem anderen Schaltungszweig, z. B. einer Freilaufdiode 3 übernommen werden kann. Dies be­ deutet, daß während der gesamten Phase, in der die Spannung Uds am Leistungsschalter 1 ansteigt, noch der volle Laststrom Id über den Leistungsschalter 1 fließt. Die Fläche 6 unter dem Produkt aus Schalter-Strom und Spannung (schraffiert dar­ gestellt) entspricht der im Leistungsschalter 1 umgesetzten Schaltverlustenergie. Durch Verringerung der Schaltzeit T kann diese Fläche zwar verkleinert, in der Praxis aber nicht gegen Null gebracht werden.
Hohe Schaltgeschwindigkeiten erfordern aufgrund der hohen Ga­ teladung derzeitiger Leistungsschalter, insbesondere MOS- FET's, sehr hohe Treiberströme, so daß einer Reduzierung der Schaltzeiten T häufig schon aus Kostengründen Grenzen gesetzt sind.
Zur Ausschalt-Entlastung wird deshalb ein Kondensator 4 mit einer externen Kapazität Cext parallel zum Leistungsschalter 1 vorgesehen. Auch an die Nutzung der MOSFET-eigenen Ausgangs­ kapazität zur Schaltentlastung wurde bereits gedacht (vgl. B. Carsten: "FET selection and driving considerations for zero switching loss and low EMI in HF "Thyristor dual" power con­ verters", Power Conversion 1996, Conference Proceedings 5/96, Seiten 91-102).
Durch den Kondensator 4 mit der Kapazität Cext wird, wie aus Fig. 2(b) zu ersehen ist, der Anstieg der Spannung Uds ver­ langsamt. Gleichzeitig entstehen zwei Strompfade mit einem Strom Ich über den Kanal des den Leistungsschalter bildenden MOSFET's und einem Strom über den Kondensator 4. Da nun der Strom Ich - ohne einen Anstieg der Drain-Source-Spannung Uds zu verursachen - sehr schnell abgeschaltet werden kann (kein "Miller"-Effekt, vgl. Gate-Drain-Kapazität Cgd in Fig. 1), läßt sich die Überlappungsfläche von Strom Ich und Drain- Source-Spannung Uds und damit die Ausschalt-Verlustenergie (vgl. Fläche 6) nahezu beliebig reduzieren.
Allerdings ist eine solche Beschaltung nur für Schaltungen geeignet, bei denen das Einschalten des Leistungsschalters spannungslos erfolgt (zero-voltage switching, ZVS), da anson­ sten nur eine Verlagerung der Verluste vom Ausschalt- auf den Einschaltvorgang erfolgt. Beim Einschalten unter Spannung wird nämlich die im externen Kondensator 4 sowie die in der Ausgangskapazität gespeicherte Energie im Leistungsschalter 1 in Verlustwärme umgesetzt (vgl. schraffierte Fläche 5 in Fig. 2b und 2c, die dem zeitlichen Integral des Produktes aus Spannung Uds und Strom Ioss + cext entspricht, mit Ioss = Aus­ gangsstrom und Coss = Cgd + Cds). Die weitaus meisten Standard­ schaltungen erfordern jedoch ein Einschalten unter Spannung. In diesem Fall kann bisher eine Ausschalt-Entlastung nur durch eine komplexe, im allgemeinen auch verlustbehaftete Be­ schaltung des Leistungsschalters bzw. Schalttransistors er­ reicht werden.
Für die Vermeidung obiger Schaltverluste ist bisher keine be­ friedigende Lösung gefunden worden.
Es ist daher Aufgabe der vorliegenden Erfindung einen Schalt­ transistor zu schaffen, der sich durch drastisch reduzierte Schaltverluste auszeichnet.
Diese Aufgabe wird bei einem Schalttransistor der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß durch Schaffung einer großen inneren spannungsabhängigen Oberfläche des sperrenden pn-Überganges des Schalttransistors die Drain- Source-Kapazität Cds bei Drain-Source-Spannungen unterhalb von 15 V mindestens 75 pF/mm2 (UdsBr/600 V) und bei Drain- Source-Spannungen unterhalb von 5 V mindestens 150 pF/mm2 (UdsBr/600 V) erreicht, und daß die Drain-Source-Kapazität Cds bei maximal einem Sechstel der Durchbruchsspannung UdsBr einen Wert von
unterschreitet.
Bei dem erfindungsgemäßen Schalttransistor hat die Ausgangs­ kapazität bei kleinen Drain-Source-Spannungen (z. B. unter 45 V bei Hochvolt-MOSFETs) sehr hohe Werte, wobei diese Kapa­ zität mit steigender Drain-Source-Spannung auf so kleine Wer­ te abfällt, daß die im Transistor gespeicherte Energie sehr niedrige Werte annimmt.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den nachfolgenden Beschreibungen von Ausführungsbeispielen anhand der Zeichnungen. Es zeigen:
Fig. 1 eine Grundfunktionseinheit eines geschalteten Netzteiles,
Fig. 2a bis 2c Strom- und Spannungsverläufe bei bestehenden Schaltnetzteilen (Fig. 2a und 2b) und bei dem erfindungsgemäßen Schaltnetzteil (Fig. 2c),
Fig. 3 einen Schnitt durch einen bei dem erfindungs­ gemäßen Schaltnetzteil verwendbaren MOSFET,
Fig. 4a bis 4c mögliche Layouts für den MOSFET von Fig. 3 und
Fig. 5 den Verlauf der Drain-Source-Kapazität Cds in Abhängigkeit von der Drain-Source-Spannung Uds bei einem Standard-MOSFET und dem erfin­ dungsgemäßen Schalttransistor.
Fig. 1 zeigt schematisch die Grundstruktur eines geschalteten Netzteiles (ohne Kondensator 4 und Freilaufdiode 3) mit einem nach der Erfindung ausgebildeten Leistungsschalter 1 in der Form eines MOSFET's, zu dem beispielsweise eine induktive Last 2 in Reihe liegt.
Um Schaltverluste im Vergleich zum Stand der Technik zu redu­ zieren, hat der MOSFET des Leistungsschalters 1 speziell die folgenden Eigenschaften:
  • a) geringe Gateladung für hohe Schaltgeschwindigkeit bei niedriger Treiberleistung;
  • b) geringer Energieinhalt der Ausgangskapazität für geringe Einschaltverluste; und
  • c) "verlustfreie" Verzögerung des Spannungsanstiegs nach dem Ausschalten.
Keiner der derzeit verfügbaren Leistungsschalter vermag die Eigenschaften (b) und (c) gleichzeitig zu erfüllen. Gerade dies gelingt aber mit der vorliegenden Erfindung, da bei die­ ser der Schalttransistor bzw. Leistungsschalter 1, wie in Fig. 2c dargestellt ist, einen extrem nichtlinearen Verlauf der Drain-Source-Kapazität Cds hat. Durch sehr hohe Werte von Cds bei kleinen Drain-Source-Spannungen Uds wird die gewünsch­ te Verzögerung des Spannungsanstiegs nach dem Abschalten des Kanals des MOSFETs erreicht. Der Laststrom wird damit zu­ nächst vom Kanalstrom Ich zum Ladestrom der Ausgangskapazität Coss. Durch die Verzögerung des Spannungsanstiegs kann auch bei endlicher Treiberleistung und damit Abschaltgeschwindig­ keit ein nahezu verlustfreies Ausschalten erreicht werden. Beim erfindungsgemäßen Schalttransistor sinkt die Drain- Source-Kapazität Cds mit steigender Drain-Source-Spannung Uds sehr schnell auf sehr kleine Werte, so daß die in der Drain- Source-Kapazität Cds gespeicherte Energie
bei der vorgesehenen Betriebsspannung kleiner als bei her­ kömmlichen MOSFETs bleibt. Auf diese Weise werden neben den Ausschaltverlusten auch die Einschaltverluste beim Schalten unter Spannung reduziert. Bei resonanten Schaltungen wird durch die geringe Energie in der Drain-Source-Kapazität Cd5 des Leistungsschalters beim erfindungsgemäßen Schalttransi­ stor die für den ZVS-Betrieb erforderliche Kommutierungsener­ gie vorteilhaft reduziert.
Ein verlustleistungsoptimierter Transistor weist gegenüber heutigen MOSFET's besonders niedrige Produkte aus Einschalt­ widerstand Rds(on) und Gate-Ladung Qgtot sowie Einschaltwider­ stand und gespeicherter Energie Eds auf und erreicht dadurch außerordentlich geringe Schaltverluste. Vorzugsweise ist bei­ spielsweise bei 600 V-MOSFET's das Produkt Ron.Eds (400 V) ≦ 1,6 V2 µs und das Produkt Ron.Qgtot (10 V)/10 V ≦ 2,5 ns. Die Klammerausdrücke (400 V) usw. geben die anliegenden Span­ nungen an.
Der extrem nichtlineare Kapazitätsverlauf des Leistungsschal­ ters 1 führt des weiteren zu einer oberwellenarmen, EMV-gün­ stigen, weichen Schaltflanke. Wie in Fig. 2c dargestellt, wird die Schaltflanke vorteilhaft "verrundet" aber nicht übermäßig verlängert, wie dies bei Verwendung eines diskreten Kondensators (Kurve 7) oder eines herkömmlichen MOSFETs mit hoher Ausgangskapazität (Kurve 8) der Fall wäre. Eine Verlän­ gerung der Schaltflanken schränkt im allgemeinen das minimale Tastverhältnis ein und führt dadurch im System zu Problemen im Schwachlastbetrieb.
Besonders vorteilhaft macht sich der angegebene nichtlineare Kapazitätsverlauf in Brückenschaltungen bemerkbar, da hier - durch die sehr hohen Kapazitätswerte bei kleinen Drain- Source-Spannungen - sowohl die untere als auch die obere "Ecke" der Spannungsflanke verrundet wird.
Die Ausgangskapazität Coss entspricht in erster Näherung der Parallelschaltung der Kapazitäten Cds und Cgd. Dabei sollte Cgd so klein als möglich bleiben, um die Rückwirkung zu minimie­ ren ("Miller"-Effekt).
Der gewünschte hohe Wert der Drain-Source-Kapazität Cds läßt sich in einem Leistungsschalter durch die gezielte Vergröße­ rung der Oberfläche des sperrenden pn-Übergangs erreichen. Technisch lassen sich solche Strukturen durch das Einfügen von z. B. pleitenden Gebieten in die n-leitende Driftstrecke des Halbleiter-Leistungsschalters realisieren. Der sperrende pn-Übergang muß dabei eine innere zusammenhängende Oberfläche aufweisen, d. h. alle p-Gebiete müssen leitend miteinander verbunden sein. Der Hauptanteil der Ausgangskapazität stammt in einer solchen Konfiguration aus der Drain-Source-Kapazi­ tät. Um die im Leistungsschalter gespeicherte Energie mög­ lichst gering zu halten, muß die Ausgangskapazität nach Glei­ chung 1 bei großen Spannungen sehr kleine Werte annehmen. Zwar erfolgt in MOSFETs eine Kapazitätsreduktion, die umge­ kehrt proportional zur Wurzel aus der Drain-Source-Spannung Uds ist und die eindimensional betrachtete Zunahme der Weite der Raumladungszone widerspiegelt.
Für eine wesentlich raschere Verringerung der Drain-Source- Kapazität Cds ist aber eine Reduktion der Oberfläche des sperrenden pn-Übergangs mit steigender Spannung erforderlich. Werden die in der Driftzone eingelagerten p-Gebiete von ihrer Dotierung und ihren Abmessungen her so dimensioniert, daß ih­ re Ladung durch die entgegengesetzte Ladung des umgebenden Halbleitermaterials bei niedrigen Spannungen über elektrische Querfelder ausgeräumt werden, so wird eine rasche Verringe­ rung der Oberfläche bei steigender Spannung erreicht. Die Di­ mensionierung muß dabei so erfolgen, daß das Linienintegral über die Dotierung der p-Gebiete senkrecht zu ihrer Oberflä­ che unterhalb der materialspezifischen Durchbruchsladung bleibt. Die Ausräumspannung ist dabei um so geringer, je kleiner die Abstände der Halbleitergebiete entgegengesetzten Leitungstyps sind.
Die obige Bedingung erfordert keine vollständige Kompensation des Grundmaterials, das Prinzip funktioniert vielmehr auch bei einer unvollständigen Kompensation; bei Überkompensation ist dagegen ein zusätzliches vertikales elektrisches Feld er­ forderlich, um die p-Gebiete auszuräumen. Damit verlagert sich der steile Abfall der Drain-Source-Kapazität zu höheren Spannungen.
Im Bereich niedersperrender Transistoren läßt sich das oben genannte Prinzip ebenfalls verwirklichen.
Fig. 3 zeigt nun einen erfindungsgemäßen MOSFET als Lei­ stungsschalter in einem geschalteten Netzteil.
Auf einem n+-dotiertem Si-Halbleitersubstrat 9 befindet sich eine beispielsweise zwischen 4 und 50 µm dicke Si-Halbleiter­ schicht 10, in die eine p+-leitende Source- bzw. Drainzone 11 bzw. 12 eingebettet ist, welche jeweils eine Eindringtiefe von etwa 2 µm haben. Unterhalb der Source- und Drainzone 11 bzw. 12 ist ein p-leitendes Gebiet 13 bzw. 14 mit einer Ein­ dringtiefe von 4 bis 40 µm ausgebildet, so daß es in einem Abstand von etwa 1 bis 10 µm von dem Halbleitersubstrat 9 en­ det. Oben gelten die höheren Werte für Hochvolt-Bauelemente, während die niedrigeren Werte für Niedervolt-Bauelemente zu­ treffend sind.
Zwischen den Source- und Drainzonen 11 bzw. 12 ist noch eine Gateelektrode 15 vorgesehen.
Die angegebenen Leitungstypen können selbstverständlich auch jeweils umgekehrt sein. Auch ist es möglich, anstelle von Vertikal-Strukturen Lateral-Strukturen zu verwenden.
Die Fig. 4a bis 4c zeigen noch mögliche Strukturen für die p­ leitenden Gebiete 13 und 14: diese sind fein strukturiert und bestehen beispielsweise aus schmalen Platten (Fig. 4a), die mäanderförmig zusammenhängen können, aus Säulen in quadrati­ scher oder hexagonaler Anordnung (Fig. 4b) oder aus blattför­ migen Ausführungen in quadratischer oder hexagonaler Anord­ nung (Fig. 4c), die über eine gemeinsame Elektrode miteinan­ der verbunden sind.
Die Erfindung ermöglicht ein geschaltetes Netzteil mit redu­ ziertem Schaltverlust unter Verwendung eines MOSFET-Lei­ stungsschalters 1. Die Ausgangskapazität Cds des MOSFET- Leistungsschalters 1 sinkt in Abhängigkeit von der Drain- Source-Spannung Uds derart rasch auf kleine Werte ab, daß ein am MOSFET-Leistungsschalter 1 liegender Laststrom Id vom Ka­ nalstrom des MOSFET-Leistungsschalters 1 zum Ladestrom der Ausgangskapazität Coss wird.
Fig. 5 veranschaulicht die erheblichen, mit der vorliegenden Erfindung zu erzielenden Vorteile am Beispiel eines Schalt­ transistors mit 600 V und einer aktiven Chipfläche von 20 mm2 (190 mΩ): Bei kleinen Drain-Source-Spannungen Uds unter etwa 40 V ist die Drain-Source-Kapazität erheblich größer (vgl. Kurve B) als beim Stand der Technik (vgl. Kurve A), während bei höheren Drain-Source-Spannungen die Drain-Source-Kapazi­ tät des erfindungsgemäßen Schalttransistors deutlich unter den entsprechenden Werten des bestehenden Transistors liegt.
Bezugszeichenliste
1
Leistungsschalter
2
induktive Last
3
Freilaufdiode
4
Kondensator
5
schraffierte Fläche für Einschaltverlust
6
Ausschaltverlust
7
Kurve für festen Kondensator
8
Kurve für bestehenden MOSFET
9
Halbleitersubstrat
10
Halbleiterschicht
11
Sourcezone
12
Drainzone
13
p-leitendes Gebiet
14
p-leitendes Gebiet
15
Gateelektrode
Id
Drainstrom, Laststrom
Uds
Drain-Source-Spannung
TSchaltzeit
Vgs
Gate-Source-Spannung
Cexc
extreme Kapazität
IchKanalstrom
ICds
+ cext
Strom über Kapazitäten von Leistungsschalter
1
und Kondensator
4
Cds
Drain-Source-Kapazität
Coss
Ausgangskapazität
Cgd
Gate-Drain-Kapazität
Ioss
Ausgangsstrom
Udssr
Drain-Source-Durchbruchsspannung
Qgtot
Gateladung
Eds
gespeicherte Energie

Claims (7)

1. Schalttransistor mit reduzierten Schaltverlusten insbe­ sondere für den Einsatz in geschalteten Netzteilen, dadurch gekennzeichnet, daß durch Schaffung einer großen inneren spannungsabhän­ gigen Oberfläche des sperrenden pn-Überganges des Schalt­ transistors die Drain-Source-Kapazität Cds bei Drain- Source-Spannungen unterhalb von 15 V mindestens 75 pF/mm2 .(UdsBr/600 V) und bei Drain-Source-Spannungen unterhalb von 5 V mindestens 150 pF/mm2.(UdsBr/600 V) erreicht, und daß die Drain-Source-Kapazität Cds bei maximal einem Sechstel der Durchbruchsspannung UdsBr einen Wert von
unterschreitet.
2. Schalttransistor nach Anspruch 1, dadurch gekennzeichnet, daß bei diesem das Produkt aus Einschaltwiderstand Ron und Gate-Ladung Qgtot sowie Einschaltwiderstand und ge­ speicherter Energie Eds jeweils gegeben ist durch Ron.Qgtot (10 V)/10 V ≦ 2,5 ns und Ron.Eds (400 V) ≦ 1,6 V2 µs.
3. Schalttransistor nach Anspruch 1 oder 2, gekennzeichnet durch eine bei steigender Spannung verringerte Fläche seines sperrenden pn-Überganges.
4. Schalttransistor nach Anspruch 3, dadurch gekennzeichnet, daß in eine Driftzone des einen Leitungstyps Gebiete des anderen Leitungstyps eingelagert sind.
5. Schalttransistor nach Anspruch 4, dadurch gekennzeichnet, daß das Linienintegral über der Dotierung der Gebiete des anderen Leitungstyps senkrecht zur Oberfläche des Schalt­ transistors (1) unterhalb der materialspezifischen Durch­ bruchsladung bleibt.
6. Schalttransistor nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Gebiete des anderen Leitungstyps in Vertikal- oder Lateral-Struktur vorgesehen sind.
7. Geschaltetes Netzteil, bestehend aus mindestens einem Schalttransistor, einer induktiven Last und einer Ansteu­ ereinrichtung, dadurch gekennzeichnet, daß der Schalttransistor nach einem der Ansprüche 1 bis 6 ausgebildet ist.
DE19841754A 1998-09-11 1998-09-11 Schalttransistor mit reduzierten Schaltverlusten Withdrawn DE19841754A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19841754A DE19841754A1 (de) 1998-09-11 1998-09-11 Schalttransistor mit reduzierten Schaltverlusten
PCT/DE1999/002874 WO2000016407A2 (de) 1998-09-11 1999-09-10 Geschaltetes netzteil mit reduzierten schaltverlusten
EP99969183A EP1119876A2 (de) 1998-09-11 1999-09-10 Geschaltetes netzteil mit reduzierten schaltverlusten
JP2000570842A JP2002525853A (ja) 1998-09-11 1999-09-10 低減されたスイッチング損失を有する接続されたパワーパック
US09/804,325 US6388287B2 (en) 1998-09-11 2001-03-12 Switch mode power supply with reduced switching losses
US10/846,998 USRE40352E1 (en) 1998-09-11 2004-05-14 Switch mode power supply with reduced switching losses

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19841754A DE19841754A1 (de) 1998-09-11 1998-09-11 Schalttransistor mit reduzierten Schaltverlusten

Publications (1)

Publication Number Publication Date
DE19841754A1 true DE19841754A1 (de) 2000-03-30

Family

ID=7880725

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19841754A Withdrawn DE19841754A1 (de) 1998-09-11 1998-09-11 Schalttransistor mit reduzierten Schaltverlusten

Country Status (5)

Country Link
US (2) US6388287B2 (de)
EP (1) EP1119876A2 (de)
JP (1) JP2002525853A (de)
DE (1) DE19841754A1 (de)
WO (1) WO2000016407A2 (de)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
US6828609B2 (en) * 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) * 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
JP4832731B2 (ja) 2004-07-07 2011-12-07 株式会社東芝 電力用半導体装置
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
DE102008032876B4 (de) 2008-07-14 2010-04-08 Sew-Eurodrive Gmbh & Co. Kg Verfahren, Schaltungsanordnung und Brückenschaltung
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8860136B2 (en) * 2012-12-03 2014-10-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9698768B2 (en) 2015-07-14 2017-07-04 Infineon Technologies Austria Ag System and method for operating a switching transistor

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3110127C2 (de) * 1980-03-14 1988-12-29 Sony Corp., Tokio/Tokyo, Jp
DE4222998A1 (de) * 1991-07-12 1993-01-21 Matsushita Electric Works Ltd Zweifach-diffundierter feldeffekttransistor mit niedriger ausgangskapazitaet

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
IT1272567B (it) * 1992-09-15 1997-06-23 Int Rectifier Corp Dispositivo transistore di potenza, dotato di una regione ultraprofonda a concentrazione maggiorata
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
JP3808116B2 (ja) * 1995-04-12 2006-08-09 富士電機デバイステクノロジー株式会社 高耐圧ｉｃ
GB2309336B (en) * 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
DE59707158D1 (de) * 1996-02-05 2002-06-06 Infineon Technologies Ag Durch feldeffekt steuerbares halbleiterbauelement
US6057558A (en) * 1997-03-05 2000-05-02 Denson Corporation Silicon carbide semiconductor device and manufacturing method thereof
US6239466B1 (en) * 1998-12-04 2001-05-29 General Electric Company Insulated gate bipolar transistor for zero-voltage switching
US6380569B1 (en) * 1999-08-10 2002-04-30 Rockwell Science Center, Llc High power unipolar FET switch
US6870220B2 (en) * 2002-08-23 2005-03-22 Fairchild Semiconductor Corporation Method and apparatus for improved MOS gating to reduce miller capacitance and switching losses

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3110127C2 (de) * 1980-03-14 1988-12-29 Sony Corp., Tokio/Tokyo, Jp
DE4222998A1 (de) * 1991-07-12 1993-01-21 Matsushita Electric Works Ltd Zweifach-diffundierter feldeffekttransistor mit niedriger ausgangskapazitaet

Also Published As

Publication number Publication date
WO2000016407A3 (de) 2000-11-09
EP1119876A2 (de) 2001-08-01
JP2002525853A (ja) 2002-08-13
USRE40352E1 (en) 2008-06-03
US6388287B2 (en) 2002-05-14
WO2000016407A2 (de) 2000-03-23
US20010050549A1 (en) 2001-12-13

Similar Documents

Publication Publication Date Title
DE19841754A1 (de) Schalttransistor mit reduzierten Schaltverlusten
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
EP1352471B1 (de) Elektronische schalteinrichtung und betriebsverfahren
DE19730759C1 (de) Vertikaler Leistungs-MOSFET
DE10137676A1 (de) Schaltungsanordnung zum entlasteten Schalten
DE10308313B4 (de) Halbleiterdiode, elektronisches Bauteil, Spannungszwischenkreisumrichter und Steuerverfahren
DE102005023026A1 (de) Leistungshalbleiterbauelement mit Plattenkondensator-Struktur
DE4421249C2 (de) Schaltstromversorgungsgerät mit Snubber-Schaltung
EP1931023A1 (de) Gleichstromversorgungssystem
WO2001057925A1 (de) Schutzanordnung für schottky-diode
DE3540433A1 (de) Integriertes mosfet-bauelement
EP1287607B1 (de) Schaltungsanordnung zum entlasteten schalten und verfahren
DE10103633A1 (de) Leistungselektronischer Drosselwandler zur Spannungsanpassung
EP3552305A1 (de) Dc/dc-wandler mit vollbrückenansteuerung
EP3236572A1 (de) Leistungselektronische schaltzelle sowie umrichterschaltung mit solchen schaltzellen
DE102005019860B4 (de) Steuerbare Halbleiterdiode, elektronisches Bauteil und Spannungszwischenkreisumrichter
DE10007416C1 (de) Steuerbare Halbleiteranordnung und ihre Verwendung
DE4240027A1 (de) MOS-gesteuerte Diode
EP0463523B1 (de) Leistungs-Halbleiterschaltung
EP3120447A1 (de) Elektrische schaltung umfassend eine halbbrücke
DE69105841T2 (de) Leistungshalbleiteranordnung.
DE102018220247A1 (de) Leistungsschalteranordnung
DE2650673C2 (de)
EP0798857A2 (de) Gleichstromsteller
DE10038150B4 (de) Mittels Feldeffekt steuerbares Halbleiterelement mit integrierter Schottky-Diode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee