DE10137676A1

DE10137676A1 - Schaltungsanordnung zum entlasteten Schalten

Info

Publication number: DE10137676A1
Application number: DE10137676A
Authority: DE
Inventors: Gerald Deboy
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-08-01
Filing date: 2001-08-01
Publication date: 2003-02-20
Anticipated expiration: 2021-08-02
Also published as: DE10137676B4; US6664590B2; US20030025124A1

Abstract

Demgemäß ist eine Schaltungsanordnung zum entlasteten Schalten vorgesehen, mit einer Brückenschaltung, die mindestens zwei steuerbare Leistungsschalter aufweist, deren gesteuerte Strecken in Reihe zueinander und zwischen einem ersten und einem zweiten Versorgungspotenzial angeordnet sind, mit einer Ansteuerschaltung zur Ansteuerung der Leistungsschalter, mit einem induktiven Element, welches mit Ausgangsanschlüssen der Brückenschaltung verbunden ist. Erfindungsgemäß ist mindestens ein Leistungschalter als durch Feldeffekt steuerbarer, integrierter Transistor nach dem Prinzip der Ladungsträgerkompensation ausgebildet bzw. weist mindestens ein Leistungsschalter tiefe pn-Übergänge auf.

Description

Die Erfindung betrifft eine Schaltungsanordnung der im Oberbegriff des Patentanspruchs 1 genannten Art. Demgemäss ist eine Schaltungsanordnung zum entlasteten Schalten vorgesehen, mit einer Brückenschaltung, die mindestens zwei steuerbare Leistungsschalter aufweist, deren gesteuerte Strecken in Reihe zueinander und zwischen einem ersten und einem zweiten Versorgungspotenzial angeordnet sind, mit einer Ansteuerschaltung zur Ansteuerung der Leistungsschalter, mit einem induktiven Element, welches mit Ausgangsanschlüssen der Brückenschaltung verbunden ist.

In dem Artikel von Leo Zaro et al. "High-Voltage MOSFET Behaviour in Soft-Switching Converters: Analysis and Reliability Improvements", in Proceedings INTELEC, 1999, Seiten 30-40, ist eine gattungsgemäße Schaltung zum spannungsentlasteten Schalten beschrieben, die dort als Vollbrückenschaltung mit vier Leistungsschaltern ausgebildet sind.

Bei Leistungsschaltern lassen sich grundsätzlich zwei unterschiedliche Verlustleistungstypen unterscheiden: zum Einen die Verlustleistung während der "Ein-Phase", bei der der Leistungsschalter eingeschaltet bzw. niederohmig gesteuert ist. Diese Verluste resultieren im Wesentlichen aus der durch einen Stromfluss im Kanalbereich des Halbleiterschalters abfallenden Spannung. Zum Anderen existieren auch Schaltverluste, die durch den wechselseitigen Ein- und Ausschaltvorgang des Leistungsschalters hervorgerufen werden, also wenn gleichzeitig eine hohe Stromdichte und eine hohe Spannung am Leistungsschalter anliegen. Jedoch fallen diese Verluste nur während zeitlich sehr kurzer Intervalle beim Einschalten und beim Ausschalten an. Mit steigender Schaltfrequenz und/oder mit zunehmender zu schaltender Leistung gewinnen aber diese schaltbedingten Verluste zunehmend an Bedeutung für die Gesamtverlustleistungsbilanz.

Daher geht die Entwicklung hin zu Schaltungskonzepten, die solche Schaltverluste durch geeignete Wahl der Schaltbedingungen herabsetzten. Ein solches Konzept ist das sogenannte spannungslose Schalten, das in der einschlägigen Fachliteratur auch als "Zero Voltage Switching" (ZVS) bezeichnet wird. Die entsprechenden Schaltungen werden auch als resonante Schaltungen oder als Schaltungen zum spannungslosen bzw. spannungsentlasteten Schalten bezeichnet. Bei solchen Schaltungsanordnungen wird der Halbleiterschalter zu einem Zeitpunkt ein- bzw. ausgeschaltet, bei dem am Schalter keine oder nur eine geringe Spannung anliegt. In diesem Fall muss der Halbleiterschalter idealerweise gar keinen Kommutierungsstrom von anderen Schaltungsteilen übernehmen, wodurch hier Einschaltverluste vernachlässigt werden können. Beim Ausschaltvorgang wird Sorge getragen, dass der Spannungsanstieg am Bauelement so verzögert wird, dass zu keinem Zeitpunkt gleichzeitig die maximale Stromdichte und die maximale Spannung am Leistungsschalter anliegen.

In dem eingangs genannten Artikel von Zaro et al. ist der grundsätzliche Aufbau und die Funktionsweise einer als PWM- Konverter ausgebildeten Schaltungsanordnung zum entlasteten Schalten ausführlich beschrieben. Die bei Zaro et al. in Fig. 1 beschriebene Schaltungstopologie besteht aus einer Vollbrücke mit vier MOSFETs S1-S4 und einem induktiven Element in der Mitte der Brücke. Problematisch hierbei ist, dass bei sehr hohen zu schaltenden Leistungen die Verwendung herkömmlicher MOSFETs für solche Schaltungstopologien zum Funktionsausfall der Schaltung führt.

Anhand der Fig. 9 und 10 soll dieser Zerstörungsmechanismus veranschaulicht werden. Fig. 9 zeigt den zeitlichen Verlauf der Drain-Source-Spannung VS2 am MOSFET S2 und Fig. 10 einen schematischen Teilschnitt eines typischerweise hierfür verwendeten, vertikalen MOSFETs. Ursache für den Zerstörungsmechanismus ist eine Injektion von Speicherladung in den Driftbereich des im Rückwärtsbetrieb betriebenen MOSFETs 52, die nur sehr langsam abgebaut wird (Phase a). Bei einem anschließenden Abschalten (Phase b) des MOSFETs S2 - beispielsweise nach einigen Mikrosekunden - führt die im Volumen des Driftbereichs 110 noch vorhandene Speicherladung zu einem überhöhten Löcherstrom (Phase c) zum Sourceanschluss, der einen Spannungsabfall in der Bodyzone 113 des MOSFETs zur Folge hat. Übersteigt der Spannungsabfall VS2 zum Zeitpunkt t_krit die Einschaltspannung einer parasitären Diode am pn-Übergang zwischen Basiszone und Drainzone, dann wird der einem MOSFET stets inhärente, parasitäre Bipolartransistor, dessen Emitter, Basis und Kollektor durch die Sourcezone 114, Basiszone 113 und Drain- und Driftzone 110, 107 gebildet werden, unerwünschterweise eingeschaltet (Phase d). Dieses unerwünschte Einschalten des parasitären Bipolartransistors wird auch als Latch-up-Effekt oder "Second Break Down" bezeichnet. In einem solchen Fall sinkt die Sperrspannung des Halbleiterbauelementes sehr schnell ab, was typischerweise zur unmittelbaren Zerstörung des Halbleiterbauelementes selbst führt. Verstärkt wird dieser Latch-up-Effekt durch die Tatsache, dass der Spannungsdurchbruch begünstigt durch die Krümmung des pn- Übergangs zwischen Basiszone 113 und Driftzone 110 in der Regel am Rande der Basiszone 113 auftritt, da der Löcherstrom aus dem Volumen des Halbleiterkörpers vornehmlich über den seitlichen pn-Übergang in die Basiszone 113 fließt, so dass dort die große Stromdichte entsteht.

Zaro et al. kommen im eingangs genannten Artikels daher zum Schluss, dass Halbleiterbauelemente in ZVS-Schaltungstopologien, die eine hohe Speicherladung Qrr im Rückwärtsbetrieb und eine entsprechend lange Freiwerdezeit trr aufweisen, von eben dem genannten Zerstörungsmechanismus betroffen sind. Fig. 11 zeigt den zeitlichen Verlauf der Laststromkurve eines herkömmlichen MOSFETs, über die die Speicherladung Qrr und die Freiwerdezeit trr definiert ist. Die Speicherladung Qrr ergibt sich aus

dass heißt die Speicherladung Qrr ist die Gesamtmenge der Ladung im Zeitraum zwischen t10 und t20. Der Zeitpunkt t20 ergibt sich durch Interpolation der Gerade durch die Punkte I_r,90% = 0,9 × I_rrm und I_r,10% = 0,1 × I_rrm, wobei I_rrm den minimalen Laststrom Ir bezeichnet. Die Freiwerdezeit ist dann definiert als

trr = t20 - t10.

Die Autoren empfehlen in ihrem Artikel, Transistoren mit hoher Speicherladung Qrr und langer Freiwerdezeit trr bei ZVS- Schaltungstopologien, insbesondere bei ZVS-Brückenschaltungen, nicht zu verwenden. Dieser in dem genannten Artikel geäußerten Empfehlung der Autoren wurde bislang bei den Herstellern und Kunden solcher Schaltungsanordnungen, beispielsweise in der Ausrüsterindustrie für Telekommunikationsprodukte, gefolgt, so dass heute Leistungstransistoren mit hoher Speicherladung Qrr und hoher Freiwerdezeit trr kaum in ZVS- Schaltungen eingesetzt werden.

Eine Möglichkeit, den Zerstörungsmechanismus zu entschärfen, liegt im Einsatz von Halbleiterbauelementen, bei denen eine Bestrahlung zur Reduzierung der Lebensdauer der Ladungsträger vorgenommen wird. Die Maßnahme führt auf Grund der in der Raumladungszone des Halbleiterbauelementes verteilten Rekombinationszentren zu einem schnelleren Abbau der in die Driftzone injizierten Ladungsträger auch dann, wenn kein elektrisches Feld vorhanden ist. Durch die Bestrahlung wird jedoch der Halbleiterkristall gestört, was sich je nach Bestrahlungsart auf den Einschaltwiderstand RDS_on, die Sperrfähigkeit oder die Einsatzspannung des Halbleiterbauelementes nachteilig auswirkt. Die Verschlechterung, d. h. die Vergrößerung des Einschaltwiderstandes RDS_on gilt es jedoch insbesondere bei Leistungsbauelementen zu vermeiden, da hohe Einschaltwiderstände eine hohe Verlustleistung im eingeschalteten Zustand des Halbleiterbauelementes zur Folge haben. Darüber hinaus reicht es bei einer kurzen Dauer zwischen Vorwärtspolung des Stromes und seinem Abschalten selbst bei Verwendung der Bestrahlungstechnik nicht aus, um die in der Driftzone enthaltene Speicherladung derart abzubauen, dass ein wie oben beschriebener Latch-up-Effekt vermieden wird. Daher sind die genannten, bestrahlten Halbleiterbauelemente für ZVS-Schaltungstopologien, die für sehr hohe Sperrspannungen ausgelegt sein müssen, nur bedingt geeignet.

Bislang existieren also keine ZVS-Schaltungstopologien bzw. ZVS-Brückenschaltungen, die einerseits bei hohen Speicherladungen funktionsfähig sind und die andererseits auch einen optimalen Einschaltwiderstand aufweisen.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine funktionsfähige Schaltungsanordnung, insbesondere Brückenschaltung, zum entlasteten Schalten anzugeben, deren Leistungsschalter einen möglichst niedrigen Einschaltwiderstand aufweisen.

Erfindungsgemäß wird diese Aufgabe durch Schaltungsanordnungen mit den Merkmalen des Patentanspruchs 1 und des Patentanspruchs 2 gelöst. Dem gemäß sind gattungsgemäße Schaltungsanordnungen zum entlasteten Schalten vorgesehen, die dadurch gekennzeichnet sind,

- dass mindestens einer der Leistungsschalter als durch Feldeffekt steuerbarer, integrierter Transistor nach dem Prinzip der Ladungsträgerkompensation ausgebildet ist (Anspruch 1) bzw.
- dass der Transistor tiefe pn-Übergänge aufweist (Anspruch 2).

Durch Modifikation der Transistor-Struktur kann erfindungsgemäß zum einen die Gesamtmenge der im Halbleiterkörper vorhandenen Speicherladung reduziert werden und zum anderen der durch Injektion von Löchern hervorgerufene Strom gewissermaßen von den Kompensationsstrukturen zielgerichtet geleitet werden. Auf diese Weise wird bei erfindungsgemäß mit Kompensationsbauelementen ausgestatten Schaltungen trotz einer hohen Speicherladung Qrr und einer relativ hohen Freiwerdezeit trr, die bei herkömmlichen MOSFETs zur Zerstörung des MOSFETs und damit zum Funktionsausfall der Schaltung führen würden, eben dieser Zerstörungsmechanismus vermieden. Das in dem eingangs genannten Artikel dargelegte Vorurteil der Fachwelt, welches den Zerstörungsmechanismus eines herkömmlichen MOS- FETs beim Einsatz in einer Vollbrückenschaltung beschreibt, wird durch strukturelle Modifikation eines MOSFETs wiederlegt. Die strukturelle Modifikation kann zum einen in der Bereitstellung von Leistungsschaltern nach dem Prinzip der Ladungsträgerkompensation erfolgen. Die erfindungsgemäß hierfür vorgesehenen Kompensationsbauelemente zeichnen sich gegenüber herkömmlichen MOSFETs außerdem dadurch aus, dass sie einen sehr niedrigen Einschaltwiderstand RDS_on und somit deutlich geringere Leistungsverluste im Betrieb aufweisen. Zum anderen kann sich die strukturelle Modifikation auf die Bereitstellung von Leistungsschaltern mit tiefen pn-Übergängen beziehen. Unter tiefen pn-Übergängen sind solche Strukturen zu verstehen, wenn die Ausdehnung der Bodyzone und mit der Bodyzone gekoppelte Gebiete von der ersten Oberfläche des Halbleiterkörpers zum Draingebiet mehr als 30% - vorzugsweise mehr als 45% - der Weite der Raumladungszone bei angelegter Spannung beträgt. Ein Kompensationsbauelement ist ein solches Bauelement mit tiefen pn-Übergängen, da sich das Bodygebiet und die daran angeschlossene Ausräumzone gleichen Leitungstyps typischerweise sogar noch tiefer als 50% der Weite der Raumladungszone in den Halbleiterkörper erstrecken.

Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind den Unteransprüchen sowie der Beschreibung unter Bezugnahme auf die Zeichnung entnehmbar.

Die Erfindung wird nachfolgend anhand der in den Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigt dabei:
Fig. 1 ein erstes Ausführungsbeispiel einer erfindungsgemäßen, als Vollbrücke ausgebildeten Schaltungsanordnung;
Fig. 2 ein zweites Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung, bei der die Vollbrücke gemäß Fig. 1 Bestandteil eines Schaltnetzteiles mit induktiver Kopplung ist;
Fig. 3 in einem Teilschnitt den Aufbau eines als MOSFET ausgebildeten, vertikalen Leistungsschalters für die Brückenschaltungen entsprechend der Fig. 1 und 2;
Fig. 4 in einem Teilschnitt ein zweites Ausführungsbeispiel eines als MOSFET ausgebildeten, vertikalen Leistungsschalters;
Fig. 5 in einem perspektivischen Teilschnitt ein drittes Ausführungsbeispiel eines als MOSFET ausgebildeten, lateralen Leistungsschalters;
Fig. 6 in einem Teilschnitt ein vierten Ausführungsbeispiel eines als MOSFET ausgebildeten, vertikalen Leistungsschalters;
Fig. 7 das Signal-Zeit-Diagramms für eine erfindungsgemäße Vollbrückenschaltung;
Fig. 8 ein schematischer Teilschnitt zur Darstellung der Wirkungsweise der erfindungsgemäßen MOSFET-Struktur;
Fig. 9 den zeitlichen Verlauf der Drain-Source-Spannung bei einem herkömmlichen MOSFET;
Fig. 10 in einem schematischen Teilschnitt eines herkömmlichen, vertikalen MOSFETs;
Fig. 11 den zeitlichen Verlauf des Laststromes Ir bei einem herkömmlichen MOSFET zur Definition der Speicherladung Qrr und der Freiwerdezeit trr.
In allen Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente und Signale - sofern nichts anderes angegeben ist - mit gleichen Bezugszeichen versehen.
Fig. 1 zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung. Die Schaltungsanordnung entsprechend Fig. 1 weist eine mit Bezugszeichen 1 bezeichnete Vollbrücke auf. Die Vollbrücke 1 ist zwischen zwei Anschlüssen 2, 3, an denen eine Versorgungsspannung V2-V3 anlegbar ist, angeordnet. Im vorliegenden Fall liegt an dem ersten Anschluss 2 ein erstes Versorgungspotenzial V2, beispielsweise ein positives Versorgungspotenzial, und an dem zweiten Anschluss 3 ein zweites Versorgungspotenzial V3, beispielsweise ein negatives Versorgungspotenzial oder das Potenzial der Bezugsmasse, an. Die Vollbrücke 1 weist vier Leistungsschalter 4-7 auf. Die gesteuerten Strecken jeweils zweier Leistungsschalter 4-7, im vorliegenden Fall der Leistungsschalter 4, 5 einerseits und der Leistungsschalter 6, 7 andererseits, sind in Reihe zueinander und zwischen den Anschlüssen 2, 3 geschaltet. Der Mittelabgriff der beiden Reihenschaltungen definiert jeweils einen Ausgang 8, 9 der Vollbrücke 1. Die Vollbrücke 1 enthält ferner ein induktives Element 10, welches zwischen den beiden Ausgängen 8, 9 angeordnet ist und diese miteinander koppelt. Jedem Leistungsschalter 4-7 ist jeweils eine Parallelschaltung bestehend aus einer Diode 11-14 und einem kapazitiven Element 15-18 parallel geschaltet.
Die steuerbaren Leistungsschalter 4-7 sind im vorliegenden Fall als Enhancement-n-Kanal-MOSFETs 4-7 ausgebildet. Die Dioden 11-14 können beispielsweise die einem jeweiligen MOSFET 4-7 inhärente Inversdiode sein, während das kapazitive Elemente 15-18 beispielsweise als ebenfalls mitintegrierter Pufferkondensator bestehend aus der Ausgangskapazität des Transistors oder einer externen Snapperkapazität ausgebildet sein kann. Die MOSFETs 4-7 weisen ferner einen Steueranschluss G4-G7 auf, über den die jeweilige gesteuerte Strecke der MOSFETs 4-7 gesteuert wird. Zur Steuerung der MOSFETs 4-7 ist eine in Fig. 1 nicht dargestellte Ansteuerschaltung vorgesehen.
Fig. 2 zeigt ein zweites Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung, die hier als Schaltnetzteil mit induktiver Kopplung ausgebildet ist. Das Schaltnetzteil weist einen Primärkreis 28 mit der ZVS-Vollbrücke 1 und einen Sekundärkreis 29 auf. Die Schaltung in Fig. 2 ist in vereinfachter Form dargestellt worden, d. h. es wurde hier auf die Darstellung der primärseitigen Schaltungsteile zur Bereitstellung eines Ansteuersignals sowie der Zwischenkreisspannung verzichtet, da die Ausgestaltung dieser Schaltungsteile dem Fachmann in vielerlei Varianten bekannt sind. Das induktive Element 10 bildet hier gleichsam die primärseitige Induktivität 10 eines Transformators 20. Der Transformator 20 weist darüber hinaus eine sekundärseitige Induktivität 21 sowie eine dazu in Reihe geschaltete Diode 22 auf. Parallel zu der Reihenschaltung aus Diode 22 und Induktivität 21 und somit parallel zum Ausgang des Schaltnetzteiles, an der die Ausgangsspannung 23 abgreifbar ist, ist ein Pufferkondensator 25 vorgesehen. Über einen Rückkopplungszweig 26 kann das Ausgangssignal 27, beispielsweise der Ausgangsstrom, in den Primärkreis des Schaltnetzteiles rückgekoppelt werden. Die Ansteuerung der MOSFETs 4-7 erfolgt über eine Ansteuerschaltung 30 nach Maßgabe des primärseitig durch die Induktivität 10 fließenden Stromes I10, der an den Ausgängen 8, 9 anliegenden Potenzialen V8, V9 sowie des rückgekoppelten Ausgangssignals 27.
Die Ansteuerschaltung 30 steuert die Steueranschlüsse G4-G7 der MOSFETs 4-7 derart an, dass diese jeweils immer dann ein- und ausgeschaltet werden, wenn über deren gesteuerten Strecken gerade keine bzw. keine nennenswerte Spannung anliegt bzw. gerade kein Laststrom fließt. Die Ansteuerschaltung 30 steuert somit die MOSFETs 4-7 der Vollbrücke 1 mithin so an, dass diese strom- bzw. spannungsentlastet geschaltet werden.
Erfindungsgemäß sind nun die MOSFETs 4-7, zumindest aber diejenigen MOSFETs, die mit dem negativen Versorgungspotenzial V3 bzw. dem Potenzial der Bezugsmasse verbunden sind, also im vorliegenden Fall die MOSFETs 5, 7, als durch Feldeffekt steuerbare Transistoren nach dem Prinzip der Ladungsträgerkompensation ausgebildet. Der Aufbau und die Funktionsweise solcher nachfolgend kurz als Kompensationsbauelemente bezeichneter Halbleiterbauelemente ist vielfach bekannt und beispielsweise in den US-Patenten US 5,216,275 und US 5,754,310 wie auch in der WO 97/29518, der DE 43 09 764 C2 und der DE 198 40 032 C1 beschrieben worden.
Nachfolgend wird anhand von vier Ausführungsbeispielen der Aufbau eines solchen Kompensationsbauelementes näher erläutert.
Fig. 3 zeigt in einem Teilschnitt einen Ausschnitt eines vertikal ausgebildeten, erfindungsgemäßen Kompensationsbauelementes, das hier als n-Kanal MOSFET ausgebildet ist. In Fig. 3 ist mit 101 ein Halbleiterkörper - beispielsweise eine einkristalline Siliziumscheibe - bezeichnet. Der Halbleiterkörper 101 weist eine erste Oberfläche 102, die sogenannte Scheibenvorderseite, und eine zweite Oberfläche 103, die sogenannte Scheibenrückseite, auf. Der Halbleiterkörper 101 weist eine an die Oberfläche 103 angrenzende, stark n- dotierte Drainzone 107 auf, die über eine großflächig auf die Oberfläche 103 aufgebrachte Drain-Metallisierung 120 mit dem Drain-Anschluss D verbunden ist. An der der Oberfläche 103 entgegengesetzten Grenzschicht 106 schließt sich eine Kompensationsschicht 108 des Kompensationsbauelementes an. Die Kompensationsschicht 108, die bei einem Kompensationsbauelement unter anderem die Funktion der Driftstrecke inne hat, weist abwechselnd nebeneinander angeordnete Dotierungsgebiete 104, 105 beider Leitfähigkeitstypen, die die Kompensationsstruktur bilden, auf. Die schwach p-dotierten Gebiete 105 werden nachfolgend auch als Ausräumzonen und die schwach n-dotierten Gebiete 104 als Komplementärausräumzonen bezeichnet. Die Gesamtmenge der Dotierung in den Ausräumzonen 105 entspricht dabei im wesentlichen der Gesamtmenge der Dotierung in den Komplementärausräumzonen 104. Die Gebiete 104, 105 sind im Beispiel in Fig. 3 lateral streifenförmig und vertikal säulenförmig ausgebildet, jedoch wäre auch ein anderes Design denkbar.
An der Oberfläche 102 sind mehrere p-dotierte Bodyzonen 113 in die Kompensationsschicht 108 wannenförmig eingebettet. In jeweils eine Bodyzone 113 sind eine oder mehrere stark ndotierte Sourcezonen 114 eingebettet. Die Bodyzonen 113 und Sourcezonen 114 können in bekannter Art und Weise durch Diffusion oder Ionenimplantation in den Halbleiterkörper 101 eingebracht und/oder durch Epitaxie auf den Halbleiterkörper 101 aufgebracht werden. Die Bodyzonen 113 sind an der Oberfläche 102 voneinander durch eine Zwischenzone 115 beabstandet, die Bestandteil der die Komplementärausräumzonen 104 sind und somit auch deren Dotierung aufweist. Die p-dotierten Bodyzonen 113 und Ausräumzonen 105 bilden pn-Übergänge zu den angrenzenden, n-dotierten Zwischenzonen 115 und Komplementärausräumzonen 104. In einer typischen Ausgestaltung ragen die Bodyzonen 113 etwa 2 µm, und die Kompensationsschicht 108 etwa 40 µm in den Halbleiterkörper 101 hinein, so dass die aneinander angrenzenden Gebiete 104, 105 unterschiedlichen Leitungstyps tiefe pn-Übergänge 124 definieren.
Oberhalb der Zwischenzonen 115 ist jeweils eine Gate-Elektrode 116 vorgesehen, die lateral verlaufend bis zu den Sourcezonen 114 reichen. Die Gate-Elektroden 116 sind gegen die Oberfläche 102 über ein dünnes Gate-Oxid 117 isoliert. Ferner ist eine Source-Metallisierung 118 vorgesehen, die die Sourcezonen 114 und Bodyzonen 113 über einen Nebenschluss elektrisch kontaktiert und die gegen die Gate-Elektroden 116 über ein Schutz-Oxid 119 beabstandet ist. An der Vorderseite des Halbleiterkörpers 101 sind die Source-Metallisierung 118 mit einem Source-Anschluss S und die Gate-Elektroden 116 mit einem Gate-Anschluss G verbunden.
Im Layout des Halbleiterkörpers 101 bezeichnen die mit Gate- Elektroden 116 sowie mit Bodyzonen 113 und Sourcezonen 114 bedeckten Bereiche das aus einer Vielzahl von Zellen bestehende Zellenfeld und somit den aktiven Bereich des Kompensationsbauelementes. Jeweils eine Zelle beinhaltet einen Einzeltransistor. Die Parallelschaltung der Laststrecken der Vielzahl von Einzeltransistoren ergibt den MOSFET des Kompensationsbauelements. Ein Kompensationsbauelement weist typischerweise auch einen Randbereich auf, der außerhalb des Zellenfeldes angeordnet ist und der im Betrieb des Kompensationsbauelementes einen definierten Verlauf der Feldlinien im Randbereich gewährleisten soll. Im Randbereich sind Feldplatten 121 vorgesehen, die ebenfalls über ein Schutz-Oxid 122 gegen den Halbleiterkörper 101 und die Source-Metallisierung 118 isoliert sind.
Die Zellen des Zellenfeldes sowie die Kompensationsstrukturen bilden ein Raster. Im vorliegenden Ausführungsbeispiel in Fig. 3 sind die Gebiete 104, 105 an die Bodyzonen 113 angeschlossen, wobei das Raster des Zellenfeldes auf das Raster der Kompensationsschicht 108 justiert ist. Denkbar wäre jedoch auch, dass diese Strukturen nicht zueinander justiert sind bzw. die Gebiete 104, 105 nicht an die Strukturen des Zellenfeldes angeschlossen sind.
Die Gate-Elektroden 116 bestehen typischerweise aus Polysilizium, jedoch können sie auch aus einem anderen Material, beispielsweise aus Metall oder Silicid, bestehen, wenngleich diese Materialien herstellungstechnisch und aufgrund deren physikalischen und elektrischen Eigenschaften nicht so vorteilhaft sind wie hochdotiertes Polysilizium. Gleichsam kann für das Gate-Oxid 116 und Schutz-Oxid 119, 122 statt Siliziumdioxid (SiO₂) auch jedes andere isolierende Material, beispielsweise Siliziumnitrid (Si₃N₄) Verwendung finden, jedoch ist thermisch hergestelltes Siliziumdioxid insbesondere bei Verwendung als Gate-Oxid qualitativ am hochwertigsten und deshalb vorzuziehen. Als Source-Metallisierung 118 und Drain- Metallisierung 120 wird typischerweise Aluminium oder eine Aluminiumlegierung - wie zum Beispiel AlSi, AlSiCu, oder dergleichen - verwendet, jedoch könnte hier auch jedes andere hochleitfähige Material, das einen guten Kontakt zu dem Halbleiterkörper 101 gewährleistet, verwendet werden.
Fig. 4 zeigt in einem Teilschnitt ein zweites Ausführungsbeispiel eines vertikal ausgebildeten, erfindungsgemäßen Kompensationsbauelementes. Das Halbleiterbauelement in Fig. 4 unterscheidet sich von dem in Fig. 1 dargestellten Halbleiterbauelement insbesondere im Aufbau der Kompensationsschicht 108. Hier sind die Ausräumzonen 105 und Komplementärausräumzonen 104 der Kompensationsschicht 108 nicht an die rückseitige Drainzone 107 angeschlossen, dass heißt zwischen den Zonen 104, 105 ist eine schwach n-dotierte Driftzone 110 angeordnet. Die Zonen 104, 105 sind somit in der Kompensationsschicht 108 mehr oder weniger floatend ausgebildet. Das in Fig. 4 dargestellt Halbleiterbauelement bildet in Hinblick auf die Ausgestaltung der Kompensationsschicht 108 insbesondere aus technologischen Gründen die vorteilhafteste Ausführung, die somit bei einer technischen Realisierung eines Kompensationshalbleiterbauelementes gegenüber dem in Fig. 1 dargestellten Ausführungsbeispiel, bei dem die Kompensationsschicht 108 an die Drainzone 107 direkt angeschlossen ist, vorzuziehen ist.
Fig. 5 zeigt in perspektivischer Ansicht einen Ausschnitt eines lateral ausgebildeten, erfindungsgemäßen Kompensationsbauelementes. Fig. 5 unterscheidet sich von den in den Fig. 3 und 4 gezeigten Ausführungsbeispielen dadurch, dass die Kompensationsstrukturen lateral angeordnet sind. Die Drain- und die Source-Elektrode D, S befinden sich hier an derselben Oberfläche 102 des Halbleiterkörpers 101, wodurch es zu einem oberflächennahen, im wesentlichen lateralen Stromfluss kommt. Auf die Darstellung der an den Oberfläche 102 angeordneten Elektroden und Passivierungsschichten wurden hier aus Gründen der besseren Übersicht verzichtet. Die Gebiete 104, 105 sind hier streifenförmig in den Halbleiterkörper 101 eingebracht.
Fig. 6 zeigt in einem Teilschnitt ein vierten Ausführungsbeispiel eines erfindungsgemäßen Kompensationsbauelementes. Hier weist die Kompensationsschicht 108 Streuzentren bzw. Störstellen 123 (Kreuze) zur Reduzierung der injizierten Speicherladung auf. Die Störstellen 123 können beispielsweise durch Bestrahlung oder durch Implantation hochenergetischer Ionen oder Teilchen, z. B. von Elektronen, Protonen oder Helium, erzeugt werden. Zwar verschlechtert sich durch die Bestrahlung der Einschaltwiderstand RDS_on, die Sperrfähigkeit oder die Einsatzspannung des Halbleiterbauelementes, jedoch kann diese sehr einfach durch geeignete Dimensionierung der Kompensationsstrukturen, insbesondere der Dotierungsverhältnisse der Ausräumzonen 105 und Komplementärausräumzonen 104, ausgeglichen werden. Wenngleich die Streuzentren bzw. Störstellen 123 im Beispiel in Fig. 6 in der gesamten Kompensationsschicht 108 vorgesehen sind, reicht es vielfach auch aus, das diese lediglich in den n-dotierten Komplementärausräumzonen 104 und/oder lediglich in oberflächennahen Bereichen der Kompensationsschicht 108 vorgesehen sind.
Kompensationsbauelemente beruhen auf dem Prinzip, dass sich bei Anlegen einer Sperrspannung die freien Ladungsträger der n- und p-dotierten Gebiete 104, 105 innerhalb der Kompensationsschicht 108 mehr oder weniger gegenseitig ausräumen und somit kompensieren. Der Vorteil von Kompensationsbauelementen besteht darin, dass sie im Durchlassbetrieb einen gegenüber herkömmlichen Halbleiterbauelementen ohne Kompensationsstrukturen deutlich verringerten Einschaltwiderstand RDS_on bei gleicher Sperrcharakteristik aufweisen.
Nachfolgend wird die Funktionsweise einer Vollbrückenschaltung entsprechend Fig. 1, die ein Kompensationshalbleiterbauelement entsprechend einem der Fig. 3-5 aufweist, anhand des Signal-Zeit-Diagramms in Fig. 7 näher erläutert:
In Phase I sind die MOSFETs 4, 7 im eingeschalteten Zustand, d. h. am Ausgang 8 liegt das positive Versorgungspotenzial V8 = V2 an, während an dem anderen Ausgang 9 das Potenzial V9 = V3 = 0V ist. Somit liegt an der Induktivität 10 eine Spannung V10 an, die der gesamten Versorgungsspannung V10 = V2 - V3 = V2 entspricht. Beim resonanten, d. h. entlasteten Schalten wird zunächst der MOSFET 7 abgeschalten (Phase II). Die von der Induktivität 10 gespeicherte Energie wird in Form eines Stromes I10 abgegeben und erhöht das Potenzial V9 so lange, bis die Diode 13 leitet und den gesamten Primärstrom I10 = I13 aufnimmt (Phase III). Kurz danach wird der MOSFET 6 eingeschaltet. Das Einschalten des MOSFETs 6 erfolgt spannungsentlastet, da die über seine Laststrecke abfallende Spannung nahezu Null ist. Der Primärstrom I10 fließt nun durch den sich ausgebildeten Kanal des MOSFETs 6. Die Potenziale V8, V9 an den jeweiligen Ausgängen 8, 9 sind identisch und entsprechen dem positiven Versorgungspotenzial, d. h. V8 = V9 = V2. Die an der Induktivität 10 abfallende Spannung V10 ist damit Null (Phase IV).
Anschließend wird der MOSFET 4 abgeschaltet (Phase V). Wesentlich für eine spannungsentlastete Charakteristik ist, dass der MOSFET 4 so schnell abgeschaltet wird, dass dessen Kanalstrom schneller abgeschnürt wird, als dessen Drain- Source-Spannung V2-V8 ansteigen kann. Durch das Abschalten des MOSFETs 4 sinkt das Potenzial V8 langsam gegen das negative Versorgungspotenzial V3. Die Richtung des Stromes I10 dreht sich, wobei der Strom I10 = I12 zunächst durch die Diode 12 fließt (Phase VI), bevor der MOSFET 5 vollständig eingeschaltet ist (Phase VII). In dieser Phase fließt der gesamte Laststrom I10 jeweils durch die beiden MOSFETs 5, 6. Die Diodenströme I12, I13 dieser MOSFETs 5, 6 sind also Null. Wird der MOSFET 5 wieder ausgeschaltet, dann steigt das Potenzial V8 wieder an, während gleichermaßen das Potenzial V9 abfällt (Phase VIII).
Erfindungsgemäß erfolgt hier kein Second-Break-Down oder Latch-up-Effekt, wie dies bereits einleitend ausführlich dargelegt wurde, bei MOSFETs in Vollbrückenschaltungen nach dem Stand der Technik typischerweise geschieht. Die Ursache hierfür liegt in einer strukturellen Veränderung der MOSFET- Topologie. Durch Verwendung eines Kompensationsbauelementes lässt sich trotz vergleichsweise hoher injizierter Speicherladung Qrr und hoher Freiwerdezeit trr der eingangs beschriebene Zerstörungsmechanismus vermeiden. Dies sei anhand des schematischen Teilschnitts in Fig. 8 erläutert:
Im Rückwärtsbetrieb des MOSFETs 5 sammelt sich eine hohe Speicherladung in dessen Kompensationsschicht 108 an. Die Summe der Speicherladungen Qrr hängt im wesentlichen von der Dotierungskonzentration in der Kompensationsschicht 108 und die Effizient der al Emitter fungierenden Gebiete 107, 113 ab. Die abwechselnd nebeneinander angeordneten Ausräumzonen 105 und Komplementärausräumzonen 104 definieren innerhalb der Kompensationsschicht tiefe pn-Übergänge 124, die folgendes bewirken: Bei Anlegen einer geringen Vorwärtsspannung, beispielsweise beim Ausschaltvorgang des Halbleiterbauelementes, wird die in die Kompensationsschicht 108 injizierte Speicherladung Qrr zumindest in demjenigen Bereich entfernt, der von den tiefen pn-Übergängen 124 und somit von den Bereichen 104, 105 erreicht wird. Dadurch, dass die Kompensationsschicht 108 weitestgehend von Gebieten 104, 105 durchsetzt ist, wird im Vorwärtsbetrieb des Halbleiterbauelementes auch bei sehr geringen elektrischen Feldern die Speicherladung nahezu vollständig entfernt. Wird der MOSFET nun abgeschaltet, dann dehnt sich die Raumladungszone (gestrichelte Linien) in bekannter Weise mit zunehmender Spannung in die Tiefe der Kompensationsschicht 108 aus. Da nun keine oder nahezu keine Speicherladung mehr in der Kompensationsschicht 108 vorhanden ist, kommt es nun aber nicht zu einem großem Löcherverschiebungsstrom (Pfeile) und somit auch zu keinem Einschalten eines parasitären Bipolartransistors, wodurch der unerwünschte Latch-up-Effekt unterbleibt.
Darüber hinaus wirkt die große Oberfläche der in die Tiefe des Halbleiterkörpers 101 hineinragenden pn-Übergänge 124 als sehr große Ausgangskapazität, die einen unerwünscht schnellen Anstieg der Drain-Source-Spannung wirkungsvoll bremst. Diese Ausgangskapazitäten 15-18 sind bei einer ZVS-Schaltungen zur Pufferung der Spannung beim Ausschalten sehr wichtig. Vorteilhafterweise sind die Ausgangskapazitäten 15-18 als Kondensatoren ausgebildet ist und weisen jeweils eine hohe Kapazität im Bereich zwischen 40 pF/mm² und 100 pF/mm² bei einer an den Platten des Kondensators anliegenden Spannung von 25 V auf.
Im Gegensatz zu herkömmlichen MOSFETs erreicht die Raumladungszone bei Kompensationsbauelementen schon bei relativ niedrigen Spannungen, beispielsweise bei etwa 50 V, die Grenzfläche 106 zwischen Driftzone 110 und Drainzone 107. Damit kann sich jedoch auch in diesem rückwärtigen Bereich des Halbleiterbauelementes keine Speicherladung mehr halten.
Aufgrund der tiefen pn-Übergänge 124 weist das Kompensationsbauelement vorteilhafterweise auch ein eingebautes elektrisches Feld auf, das die Elektronen und Löcher mehr oder weniger lokal voneinander trennt. So werden die Löcher in einem in etwa senkrecht zu einem aus Bodyzonen 113 und Sourcezonen 114 gebildeten Bereich der Ausräumzonen 105 fokussiert. Damit fließen die Löcher (Pfeile) vorzugsweise nicht seitlich in die Bodyzone 113 und unterhalb der Sourcezone 114 zum Sourceanschluss, wodurch mangels Stromdichte in diesem kritischen Bereich ein Zünden des parasitären Bipolartransistors zusätzlich erschwert wird. Durch die erfindungsgemäße Struktur wird also der Löcherverschiebungsstrom im Vorwärtsbetrieb unter dem Kontaktloch der Source-Elektrode 118 fokussiert und führt somit nicht, wie dies bei einem MOSFET nach dem Stand der Technik der Fall ist, zu hohen Stromdichten genau im kritischen Bereich unterhalb der Sourcezonen 114.
Die Erfindung sei nicht ausschließlich auf die Halbleiterstrukturen der Fig. 3-6 beschränkt. Vielmehr können dort beispielsweise durch Austauschen der Leitfähigkeitstypen n gegen p und durch Variation der Dotierungskonzentration eine Vielzahl neuer Bauelementvarianten angegeben werden. Bezüglich weiterer Ausführungsbeispiele eines Kompensationsbauelementes wird auf die bereits erwähnten Druckschriften US 5,216,275, US 4,754,310, WO 97/29518, DE 43 09 764 C2 und DE 198 40 032 C1 verwiesen, deren Gegenstände vollinhaltlich in die vorliegende Patentanmeldung mit einbezogen werden.
Neben der genannten Schaltungsanwendung der Fig. 1 und 2 ließen sich selbstverständlich eine Vielzahl weiterer Anwendungen für das erfindungsgemäße Kompensationsbauelement finden. Die Erfindung eignet sich insbesondere bei allen Schaltungen, bei denen ein spannungsentlastetes Schalten vorteilhaft ist, wie zum Beispiel Schaltnetzteile, Halb- oder Vollbrückenschaltungen, Gleich- oder Wechselrichterschaltungen, Spannungsregler, Stromversorgung, Lampenansteuerschaltungen und dergleichen.
Die vorliegende Erfindung wurde anhand der vorstehenden Beschreibung so dargelegt, um das Prinzip der Erfindung und dessen praktische Anwendung bestmöglich zu erklären. Selbstverständlich lässt sich die vorliegende Erfindung im Rahmen des fachmännischen Handels und Wissens in geeigneter Weise in mannigfaltigen Ausführungsformen und Abwandlungen realisieren. Bezugszeichenliste 1 Vollbrücke
2, 3 Versorgungsanschlüsse
4-7 MOSFETs, Leistungsschalter
8, 9 Ausgänge, Mittelabgriffe
10 induktives Element, primärseitige Induktivität
11-14 Dioden
15-18 kapazitive Elemente, Pufferkondensatoren
20 Transformator
21 sekundärseitige Induktivität
22 Diode
23 Ausgangsspannung
25 Pufferkondensator
26 Rückkopplungszweig
27 Ausgangsstrom
28 Primärkreis
29 Sekundärkreis
30 Ansteuerschaltung
101 Halbleiterkörper
102, 103 Oberflächen
104 Komplementärausräumzone
105 Ausräumzone
106 Grenzschicht
107 Drainzone
108 Kompensationsschicht
110 Driftzone
113 Bodyzone
114 Sourcezone
115 Zwischenzone
116 Gate-Elektrode
117 Gateoxid
118 Source-Metallisierung
119 Schutzoxid
120 Drain-Metallisierung
120 Metallisierung
121 Feldplatten
122 Schutzoxid
123 Streuzentren, Störstellen
124 tiefe pn-Übergänge
D Drainanschluss
G Gateanschluss
G4-G7 Steueranschlüsse
I10 Strom an der Induktivität
I12, I13 Diodenströme
Ir Laststrom
Irrm minimaler Laststrom
Qrr Speicherladung
S Sourceanschluss
t10, t20 Zeitpunkte
t_krit kritischer Zeitpunkt
trr Freiwerdezeit
V2 erstes, positives Versorgungspotenzial
V3 zweites, negatives Versorgungspotenzial, Bezugsmasse
V8, V9 Potenzial an den Ausgängen
V10 Spannung an der Induktivität
VS2 Drain-Source-Spannung

Claims

1. Schaltungsanordnung zum entlasteten Schalten
mit einer Brückenschaltung (1), die mindestens zwei steuerbare Leistungsschalter (4-7) aufweist, deren gesteuerte Strecken in Reihe zueinander und zwischen einem ersten und einem zweiten Versorgungspotenzial (V2, V3) angeordnet sind,
mit einer Ansteuerschaltung (30) zur Ansteuerung der Leistungsschalter (4-7),
mit einem induktiven Element (10), welches mit Ausgangsanschlüssen (8, 9) der Brückenschaltung (1) verbunden ist,
dadurch gekennzeichnet,
dass mindestens ein Leistungsschalter (4-7) als durch Feldeffekt steuerbarer, integrierter Transistor nach dem Prinzip der Ladungsträgerkompensation ausgebildet ist.

2. Schaltungsanordnung zum entlasteten Schalten
mit einer Brückenschaltung (1), die mindestens zwei steuerbare Leistungsschalter (4-7) aufweist, deren gesteuerte Strecken in Reihe zueinander und zwischen einem ersten und einem zweiten Versorgungspotenzial (V2, V3) angeordnet sind,
mit einer Ansteuerschaltung (30) zur Ansteuerung der Leistungsschalter (4-7),
mit einem induktiven Element (10), welches mit Ausgangsanschlüssen (8, 9) der Brückenschaltung (1) verbunden ist,
dadurch gekennzeichnet,
dass der Transistor (4-7) tiefe pn-Übergänge (124) aufweist.

3. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Leistungsschalter (4-7) als MOSFET, insbesondere als Enhancement-MOSFET, ausgebildet ist.

4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass der oder die MOSFETs (4-7) als vertikale MOSFETs ausgebildet sind.

5. Schaltungsanordnung nach einem der Ansprüche 3 bis 4, dadurch gekennzeichnet, dass der oder die MOSFETs (4-7) jeweils eine mitintegrierte Diode (11-14) und jeweils ein mitintegriertes kapazitives Element (15-18) aufweist, die parallel zueinander und zur gesteuerten Strecke des jeweils zugeordneten MOSFETs (4-7) geschaltet sind.

6. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass das kapazitive Element (15-18) als Kondensator ausgebildet ist und eine hohe Kapazität im Bereich zwischen 40 pF/mm² und 100 pF/mm² bei einer an den Platten des Kondensators anliegenden Spannung von 25 V aufweist.

7. Schaltungsanordnung nach einem der vorstehenden Ansprüche,
gekennzeichnet durch
einen Halbleiterkörper (101), in dem der durch Feldeffekt steuerbare, integrierte Transistor (4-7) angeordnet ist,
mit mindestens einer im Halbleiterkörper (101) angeordneten Kompensationsschicht (108), die mindestens eine Ausräumzone (105) des ersten Leistungstyps und mindestens eine Komplementärausräumzone (104) des zweiten, entgegengesetzten Leistungstyps aufweist, wobei Ausräumzonen (105) und daran angrenzende Komplementärausräumzonen (104) tiefe pn-Übergänge (124) bilden,
mit mindestens einer in der Kompensationsschicht (108) eingebetteten Bodyzone (113) des ersten Leistungstyps,
mit mindestens einer in der Bodyzone (113) eingebetteten Sourcezone (114) des zweiten Leistungstyps,
mit mindestens einer Gate-Elektrode (108), über die bei Anlegen eines Gate-Potenzials an die Gate-Elektrode (108) ein stromführender Kanal in der Bodyzone (105) ausbildbar ist.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass die Gesamtmenge der Dotierung der Ausräumzonen (105) etwa der Gesamtmenge der Dotierung der Komplementärausräumzonen (104) entspricht.

9. Schaltungsanordnung nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass die mindestens eine Ausräumzone (105) und die mindestens eine Komplementärausräumzone (104) in der Kompensationsschicht (108) abwechselnd nebeneinander angeordnet sind.

10. Schaltungsanordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Ausräumzonen (105) an die Basiszonen (113) angrenzen.

11. Schaltungsanordnung nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, dass mindestens eine Drainzone (107) des zweiten Leitungstyps vorgesehen ist, die mit der Kompensationsschicht (108) verbunden ist, wobei die Dotierungskonzentration in der Drainzone (107) sehr viel größer ist die Dotierungskonzentration in der Komplementärausräumzone (105).

12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, dass zwischen Drainzone (107) und Kompensationsschicht (108) eine Driftzone (110) des zweiten Leitungstyps vorgesehen ist, deren Dotierungskonzentration sehr viel kleiner ist als die der Drainzone (107).

13. Schaltungsanordnung nach einem der Ansprüche 7 bis 12, dadurch gekennzeichnet, dass in der Kompensationsschicht (108) und/oder in der Driftzone (110) Mittel zur Lebensdauerabsenkung (123) vorgesehen sind, die dort eine Reduzierung der freien Ladungsträger bewirken.

14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, dass die Mittel zur Lebensdauerabsenkung (123) als durch Bestrahlung und/oder durch Implantation erzeugte Streuzentren und/oder Strahlenschäden (123) ausgebildet sind.

15. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Brückenschaltung (1) als Vollbrücke ausgebildet ist, die mindestens vier Leistungsschalter (4-7) aufweist, wobei die gesteuerten Strecken jeweils zweier Leistungsschalter (4, 5; 6, 7) zueinander in Reihe und zwischen den Anschlüssen (2, 3) angeordnet sind und das induktive Element (10) mit den beiden Ausgängen (8, 9) der Brückenschaltung (1) verbunden ist.

16. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das induktive Element (10) als primärseitige Induktivität eines Transformators (20) ausgebildet ist.

17. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Schaltungsanordnung als Schaltnetzteil, als getaktete Stromversorgung, als Spannungsregler oder als Lampenansteuerschaltung ausgebildet ist.

18. Schaltungsanordnung nach Anspruch 17, dadurch gekennzeichnet, dass die Schaltungsanordnung einen primärseitigen und einen sekundärseitigen Kreis (28, 29) aufweist, die induktiv über das im Primärkreis (28) angeordnete induktive Element (10) und einer im Sekundärkreis (29) angeordneten Induktivität (21) eines Transformators (20) gekoppelt sind, und dass die Brückenschaltung (1) dem getakteten Schalten der primärseitig bereitgestellten Leistung hin zum Sekundärkreis (29) dient.