JP3799888B2 - 超接合半導体素子およびその製造方法 - Google Patents
超接合半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP3799888B2 JP3799888B2 JP23728699A JP23728699A JP3799888B2 JP 3799888 B2 JP3799888 B2 JP 3799888B2 JP 23728699 A JP23728699 A JP 23728699A JP 23728699 A JP23728699 A JP 23728699A JP 3799888 B2 JP3799888 B2 JP 3799888B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- semiconductor device
- main
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/01—Manufacture or treatment
- H10D62/051—Forming charge compensation regions, e.g. superjunctions
- H10D62/058—Forming charge compensation regions, e.g. superjunctions by using trenches, e.g. implanting into sidewalls of trenches or refilling trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
- H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
- H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]
- H10D62/109—Reduced surface field [RESURF] PN junction structures
- H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、オン状態では電流を流すとともに、オフ状態では空乏化する並列ｐｎ層からなる特別な構造を備えるＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、バイポーラトランジスタ、ダイオード等の半導体素子に関する。
【０００２】
【従来の技術】
相対向する二つの主面に設けられた電極間に電流が流される縦型半導体素子において、高耐圧化を図るには、両電極間の高抵抗層の厚さを厚くしなければならず、一方そのように厚い高抵抗層をもつ素子では、必然的に両電極間のオン抵抗が大きくなり、損失が増すことになることが避けられなかった。すなわちオン抵抗（電流容量）と耐圧間にはトレードオフ関係がある。このトレードオフ関係は、ＩＧＢＴ、バイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。またこの問題は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアスによる空乏層の延びる方向とが異なる横型半導体素子についても共通である。
【０００３】
この問題に対する解決法として、ドリフト層を、不純物濃度を高めたｎ型の領域とｐ型の領域とを交互に積層した並列ｐｎ層で構成し、オフ状態のときは、空乏化して耐圧を負担するようにした構造の半導体装置が、ＥＰ００５３８５４、ＵＳＰ５２１６２７５、ＵＳＰ５４３８２１５および本発明の発明者らによる特開平９−２６６３１１号公報に開示されている。
【０００４】
なお本発明の発明者らは、オン状態では電流を流すとともに、オフ状態では空乏化する並列ｐｎ層からなるドリフト層を備える半導体素子を超接合半導体素子と称することとした。
【０００５】
【発明が解決しようとする課題】
しかし、前記の発明はいずれも、試作的な段階で、量産化のための検討がなされているとは言えない。例えば、並列ｐｎ層は、同じ不純物濃度、同じ幅とされている。しかし、実際の素子の製造過程では必ずばらつきを生じる。
【０００６】
また、量産化および製品化において重要であるＬ負荷アバランシェ破壊電流に関する具体的な数値がこれまで規定されていない。製品化のためには定格電流以上のＬ負荷アバランシェ破壊電流であることが望まれる。
【０００７】
このような状況に鑑み本発明の目的は、不純物濃度、幅等について許容される範囲を明らかにすることによって、オン抵抗と耐圧とのトレードオフ関係を大幅に改善しつつ高耐圧を実現し、しかも量産に適した超接合半導体素子を提供することにある。
【０００８】
【課題を解決するための手段】
上記の課題解決のため本発明は、第一と第二の主面と、主面に設けられた第一と第二の主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、第一導電型ドリフト領域の不純物量が第二導電型仕切り領域の不純物量の１００〜１５０％の範囲内にあるものとする。
【０００９】
あるいは、第一導電型ドリフト領域の不純物量が第二導電型仕切り領域の不純物量の１１０〜１５０％の範囲内にあるのがよい。
【００１０】
また、第一導電型ドリフト領域と第二導電型仕切り領域とがそれぞれほぼ同じ幅のストライプ状であることが有効である。
【００１１】
また、これとは別に、第一と第二の主面と、主面に設けられた第一と第二の主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の不純物量が、他方の領域の不純物量の９２〜１０８％の範囲内にあるものとする。
【００１２】
特に、第一導電型ドリフト領域と第二導電型仕切り領域とがそれぞれほぼ同じ幅でありその内の一方の領域の平均不純物濃度が、他方の領域の平均不純物濃度の９２〜１０８％の範囲内にあってもよいし、また、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の不純物濃度が、他方の領域の不純物濃度の９２〜１０８％の範囲内にあってもよい。
【００１３】
また、第一導電型ドリフト領域と第二導電型仕切り領域とがそれぞれほぼ同じ濃度でありその内の一方の領域の幅が、他方の領域の幅の９４〜１０６％の範囲内にあるものとする。
【００１４】
第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とをオフ状態で空乏化するためには、両領域の不純物量がほぼ等量であることが必要である。仮に一方の不純物濃度が他方の不純物濃度の半分であれば、倍の幅としなければならないことになる。従って、両領域は同じ不純物濃度とすると、同じ幅ですむので、半導体表面の利用効率の点から最も良いことになる。
【００１５】
その同じ不純物濃度、同じ幅として、上記のようにすれば、双方の領域がほぼ均等に空乏層化するので、空乏化しない部分が残ることによる耐圧低下が、後述するように理想的な場合の１０％程度に抑えられる。
【００１６】
製造方法としては、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の不純物量の９２〜１０８％の範囲内にある不純物量の他方の領域をエピタキシャル成長により形成するのに、部分的に不純物の埋め込み領域を形成しておいてから、エピタキシャル成長する工程を数回繰り返しても、該数回繰り返した後、熱拡散により他方の領域を形成してもよい。
【００１７】
【発明の実施の形態】
以下に本発明のためにおこなった実験とその結果について説明する。
【００１８】
［実施例１］
先ず、図３は実験に用いた縦型のｎチャネル型の超接合ＭＯＳＦＥＴの基本的な部分の部分断面図である。他に、主に周縁部分に耐圧を保持するための部分が設けられるが、その部分は、例えばガードリング構造のような一般的な方法で形成される。なお以下でｎまたはｐを冠記した層や領域は、それぞれ電子、正孔を多数キャリアとする層、領域を意味している。また添字の+は比較的高不純物濃度の、―は比較的低不純物濃度の領域をそれぞれ意味している。
【００１９】
図３において、１１は低抵抗のｎ+ドレイン層、１２はｎドリフト領域１２ａ、ｐ仕切り領域１２ｂとからなる並列ｐｎ層のドリフト層である。ドリフト層１２のうちドリフト電流が流れるのは、ｎドリフト領域１２ａであるが、ここではｐ仕切り領域１２ｂを含めた並列ｐｎ層をドリフト層１２と呼ぶことにする。表面層には、ｎドリフト領域１２ａに接続してｎチャネル領域１２ｄが、ｐ仕切り領域１２ｂに接続してｐウェル領域１３ａがそれぞれ形成されている。ｐウェル領域１３ａの内部にｎ+ソース領域１４と高濃度のｐ+コンタクト領域１３ｂとが形成されている。ｎ+ソース領域１４とｎドリフト領域１２ａとに挟まれたｐウェル領域１３ａの表面上には、ゲート絶縁膜１５を介して多結晶シリコンのゲート電極層１６が、また、ｎ+ソース領域１４と高濃度のｐ+コンタクト領域１３ｂの表面に共通に接触するソース電極１７が設けられている。ｎ+ドレイン層１１の裏面にはドレイン電極１８が設けられている。１９は表面保護および安定化のための絶縁膜であり、例えば、熱酸化膜と燐シリカガラス（ＰＳＧ）からなる。ソース電極１７は、図のように絶縁膜１９を介してゲート電極層１６の上に延長されることが多い。ｎ型分割領域１とｐ型分割領域２の交互配置は、ストライプ状でも、一方を格子状とした他の方法でも良い。ｎドリフト領域１２ａは、例えばエピタキシャル成長により形成される。ｐ仕切り領域１２ｂは、ｎドリフト領域１２ａに設けられた掘り下げ部にエピタキシャル成長により充填して形成する。この製造方法に関しては特願平１０―２０９２６７号で詳細に説明している。
【００２０】
例えば、４００ＶクラスのＭＯＳＦＥＴとして、各部の基準的な寸法および不純物濃度等は次のような値をとる。ｎ+ドレイン層１１の比抵抗は０．０１Ω・ｃｍ、厚さ３５０μｍ、ドリフト層１２の厚さ３２μｍ、ｎドリフト領域１２ａおよびｐ仕切り領域１２ｂの幅８μｍ（すなわち、同じ領域の中心間間隔１６μｍ）、不純物濃度３．０×１０15ｃｍ− 3、ｐウェル領域１３ａの拡散深さ３μｍ、表面不純物濃度２×１０17ｃｍ− 3、ｎ+ソース領域１４の拡散深さ０．３μｍ、表面不純物濃度３×１０20ｃｍ− 3である。
【００２１】
例えば、８００ＶクラスのＭＯＳＦＥＴとして、各部の基準的な寸法および不純物濃度等は次のような値をとる。ｎ+ドレイン層１１の比抵抗は０．０１Ω・ｃｍ、厚さ３５０μｍ、ドリフト層１２の厚さ４８μｍ、ｎドリフト領域１２ａおよびｐ仕切り領域１２ｂの幅５μｍ（すなわち、同じ領域の中心間間隔１０μｍ）、不純物濃度３．５×１０15ｃｍ− 3、ｐウェル領域１３ａの拡散深さ１μｍ、表面不純物濃度３×１０18ｃｍ− 3、ｎ+ソース領域１４の拡散深さ０．３μｍ、表面不純物濃度１×１０20ｃｍ− 3である。
【００２２】
図３の超接合ＭＯＳＦＥＴの動作は、次のようにおこなわれる。ゲート電極層１６に所定の正の電圧が印加されると、ゲート電極層１６直下のｐウェル領域１３ａの表面層に反転層が誘起され、ｎ+ソース領域１４から反転層を通じてｎチャネル領域１３ｄに電子が注入される。その注入された電子がｎドリフト領域１２ａを通じてｎ+ドレイン層１１に達し、ドレイン電極１８、ソース電極１７間が導通する。
【００２３】
ゲート電極層１６への正の電圧が取り去られると、ｐウェル領域１３ａの表面層に誘起された反転層が消滅し、ドレイン電極１８、ソース電極１７間が遮断される。更に、逆バイアス電圧を大きくすると、各ｐ仕切り領域１２ｂはｐウェル領域１３ａを介してソース電極１７で連結されているので、ｐウェル領域１３ａとｎチャネル領域１２ｄとの間のｐｎ接合Ｊａ、ｎドリフト領域１２ａとｐ仕切り領域１２ｂとの間のｐｎ接合Ｊｂからそれぞれ空乏層がｎドリフト領域１２ａ、ｐ仕切り領域１２ｂ内に広がってこれらが空乏化される。
【００２４】
ｐｎ接合Ｊｂからの空乏端は、ｎドリフト領域１２ａの幅方向に広がり、しかも両側のｐ仕切り領域１２ｂから空乏層が広がるので空乏化が非常に早まる。従って、ｎドリフト領域１２ａの不純物濃度を高めることができる。またｐ仕切り領域１２ｂも同時に空乏化される。ｐ仕切り領域１２ｂも両側のｐｎ接合から空乏層が広がるので空乏化が非常に早まる。ｐ仕切り領域１２ｂとｎドリフト領域１２ａとを交互に形成することにより、隣接するｎドリフト領域１２ａの双方へ空乏端が進入するようになっているので、空乏層形成のためのｐ仕切り領域１２ｂの総占有幅を半減でき、その分、ｎドリフト領域１２ａの断面積の拡大を図ることができる。［実施例２］
ｐ仕切り領域１２ｂのボロンの不純物量（ドーズ量）を１×１０13ｃｍ-2に固定して、これに対するｎドリフト領域１２ａのリンの不純物量（ドーズ量）を８０〜１５０％の範囲で変えてｎチャネル型ＭＯＳＦＥＴをシミュレーションし、また実際に試作して確認した。
【００２５】
図５は、オン抵抗（Ｒon・Ａ）と発生耐圧（ＶDSS）の不純物量依存性を示す特性図である。横軸は、発生耐圧（ＶDSS）、縦軸はオン抵抗（Ｒon・Ａ）である。 ｐ仕切り領域１２ｂの不純物量（ドーズ量）は１×１０13ｃｍ-2に固定し、幅はともに８μｍとし、ドリフト層１２の深さは３２μｍとした。
【００２６】
例えば、 ｎドリフト領域１２ａの不純物量を１．０×１０13cm-2（１００％）のとき、発生耐圧は４４５Ｖで、オン抵抗は３８ｍΩ・ｃｍ2となるが、１．３×１０13cm-2（１３０％）とすると発生耐圧は３６５Ｖでオン抵抗は２４ｍΩ・ｃｍ2に、１．５×１０13cm-2（１５０％）とすると発生耐圧は２８０Ｖでオン抵抗は２０ｍΩ・ｃｍ2に低下する。
【００２７】
図から、 ｎドリフト領域１２ａの不純物量がｐ仕切り領域１２ｂの不純物量に対して１００〜１５０％になるに従い、発生耐圧（ＶDSS）は低下するものの、オン抵抗（Ｒon・Ａ）が低減されることがわかる。また、この１００〜１５０％の範囲での製品毎のオン抵抗（Ｒon・Ａ）のばらつきは小さいので、量産時には発生耐圧のばらつきのみを考慮して製造すればよくなるので、製造や工程管理が容易となる。また、この実施例は４００Ｖクラスとしたが、どの耐圧クラスでも同じことが言える。
【００２８】
［実施例３］
図６は、Ｌ負荷アバランシェ破壊電流（Ａ）の不純物量依存性を示す特性図である。横軸は、 ｎドリフト領域１２ａのリンの不純物量（ドーズ量）、縦軸はＬ負荷アバランシェ破壊電流（Ａ）である。 ｐ仕切り領域１２ｂのボロンの不純物量（ドーズ量）を１×１０13ｃｍ-2に固定して、これに対するｎドリフト領域１２ａのリンの不純物量（ドーズ量）を８０〜１５０％の範囲で変えた。設定条件は実施例１と同じである。
【００２９】
例えば、 ｎドリフト領域１２ａの不純物量を１．０×１０13cm-2（１００％）のとき、アバランシェ破壊電流（Ａ）は約７Ａとなるが、１．３×１０13cm-2（１３０％）とするとアバランシェ破壊電流（Ａ）は約６３Ａに、１．５×１０13cm-2（１５０％）とするとアバランシェ破壊電流（Ａ）は約７２Ａとなる。
【００３０】
図から、Ｌ負荷アバランシェ破壊電流が定格電流以上、好ましくは２倍以上要求される場合には、 ｎドリフト領域１２ａの不純物量（ドーズ量）を１１０％以上にすればよいことがわかる。また、１４０％以上でのＬ負荷アバランシェ破壊電流は飽和傾向であるので、図１での発生耐圧の低下を考慮すると１５０％以下であることが望ましい。また、このＬ負荷アバランシェ破壊電流に関してもどの耐圧クラスでも同じことが言える。
【００３１】
以上の実験により並列ｐｎ層のｎドリフト領域１２ａおよびｐ仕切り領域１２ｂの不純物量の許容される範囲が明らかになったので、これを基に超接合半導体素子を設計すれば、オン抵抗と耐圧とのトレードオフ関係を大幅に改善しつつ、更にＬ負荷アバランシェ破壊の保証をした、高耐圧の超接合半導体素子の量産化が容易にできる。［実施例４］
ｐ仕切り領域１２ｂの不純物濃度ＣPを変えてｎチャネル型ＭＯＳＦＥＴをシミュレーションし、また実際に試作して確認した。
【００３２】
図１は、耐圧（ＶDSS）の不純物濃度ＣP依存性を示す特性図である。横軸は、ｐ仕切り領域１２ｂの不純物濃度ＣP、縦軸は耐圧（ＶDSS）である。ｎドリフト領域１２ａの不純物濃度Ｃnは３．５×１０15ｃｍ-3に固定し、幅はともに５μｍとし、ドリフト層１２の深さは４８μｍとした。
【００３３】
例えば、Ｃn＝ＣP＝３．５×１０15ｃｍ-3のとき、耐圧は最大値９６０Ｖとなるが、ＣP＝３×１０15ｃｍ-3とすると耐圧は約７５０Ｖに、２×１０15ｃｍ-3とすると更に約３８０Ｖに低下する。
【００３４】
これは、ｎドリフト領域１２ａに十分空乏化しきれない部分を生じるためである。逆にｐ仕切り領域１２ｂの不純物濃度をｎドリフト領域１２ａより高くしたときは、ｐ仕切り領域１２ｂに十分空乏化しきれない部分を生じて、やはり耐圧が低下する。
【００３５】
図から、ｐ仕切り領域１２ｂの不純物濃度ＣPが、ｎドリフト領域１２ａの不純物濃度Ｃnに対して上下８％以内にあるならば、耐圧の低下は１０％程度ですむことがわかる。
【００３６】
この実施例は、ｐ仕切り領域１２ｂの不純物濃度ＣPを変えた場合であるが、同じことは当然ｎドリフト領域１２ａの不純物濃度Ｃnを変えた場合についても言える。また、設定耐圧に関してもどの耐圧クラスでも同じことが言える。［実施例５］
次に、ｎドリフト領域１２ａの幅Ｌnを５μｍ一定とし、ｐ仕切り領域１２ｂの幅ＬPを変えてｎチャネル型ＭＯＳＦＥＴをシミュレーションし、また実際に試作して確認した。
【００３７】
図１は、耐圧（ＶDSS）の寸法依存性を示す特性図である。横軸は、ｐ仕切り領域１２ｂの幅ＬP、縦軸は耐圧（ＶDSS）である。不純物濃度は３．５×１０15ｃｍ-3に固定し、ドリフト層１２の深さは４８μｍとした。
【００３８】
例えば、Ｌn＝ＬP＝５μｍのとき、耐圧は最大値９６０Ｖとなるが、ＬP＝４μｍとすると耐圧は約５５０Ｖに低下する。
【００３９】
これは、ｎドリフト領域１２ａに十分空乏化しきれない部分を生じるためである。逆にｐ仕切り領域１２ｂをｎドリフト領域１２ａより厚くしたときは、ｐ仕切り領域１２ｂに十分空乏化しきれない部分を生じて、やはり耐圧が低下する。
【００４０】
図から、ｐ仕切り領域１２ｂの幅ＬPが、ｎドリフト領域１２ａの幅Ｌnに対して上下６％以内にあるならば、耐圧の低下は１０％程度ですむことがわかる。
【００４１】
この実施例は、ｐ仕切り領域１２ｂの幅ＬPを変えた場合であるが、同じことは当然ｎドリフト領域１２ａの幅Ｌnを変えた場合についても言える。また、設定耐圧に関してもどの耐圧クラスでも同じことが言える。
【００４２】
以上の実験により並列ｐｎ層のｎドリフト領域１２ａおよびｐ仕切り領域１２ｂの不純物濃度や寸法等の許容される範囲が明らかになったので、これを基に超接合半導体素子を設計すれば、オン抵抗と耐圧とのトレードオフ関係を大幅に改善しつつ、高耐圧の超接合半導体素子の量産化が容易にできる。［実施例６］
他の製造方法として、エピタキシャル成長の前に部分的に不純物の埋め込み領域を形成しておいてから、高抵抗層をエピタキシャル成長する工程を数回繰り返した後、熱処理により拡散させて並列ｐｎ層を形成することもできる。
【００４３】
図４はそのような方法で製造した縦型のｎチャネル型超接合ＭＯＳＦＥＴの基本的な部分の部分断面図である。
【００４４】
図３の超接合ＭＯＳＦＥＴの断面図と殆ど変わらないが、ｎドリフト領域２２ａ、ｐ仕切り領域２２ｂが均一な不純物濃度でなく、内部に不純物濃度分布があることが違っている。分かり易くするため、点線で等しい不純物濃度の線を示した。等しい不純物濃度の線は、曲線（三次元的には曲面）となっている。これは不純物の埋め込み領域を形成しておいてから、高抵抗層をエピタキシャル成長する工程を数回繰り返した後、熱処理により埋め込まれ不純物源から拡散したためである。十分な拡散時間を経れば、ｎドリフト領域２２ａとｐ仕切り領域２２ｂとの境界は図のような直線（三次元的には平面）となる。
【００４５】
このような場合に、ｎドリフト領域２２ａ、ｐ仕切り領域２２ｂが十分空乏化しきれない部分を生じることが無いようにするには、両領域に埋め込まれた不純物量がほぼ等しいことが重要である。
【００４６】
特に、先に述べたように、ｎドリフト領域２２ａ、ｐ仕切り領域２２ｂの幅が等しい時に、半導体結晶面の利用率が大きくなることから、ｎドリフト領域２２ａ、ｐ仕切り領域２２ｂの平均不純物濃度がほぼ等しいことが重要である。
【００４７】
そして、この例の場合も、実施例３と全く同じく、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の不純物量が、他方の領域の不純物量の９２〜１０８％の範囲内にあれば、耐圧の低下は１０％程度に抑えられる。
【００４８】
幅が等しいとすれば、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の平均不純物濃度が、他方の領域の平均不純物濃度の９２〜１０８％の範囲内にあればよいことになる。
【００４９】
また、ｎドリフト領域２２ａ、ｐ仕切り領域２２ｂの幅の許容範囲としても、９４〜１０６％の範囲内にあればよいことになる。
【００５０】
なお、ｎドリフト領域１２ａおよびｐ仕切り領域１２ｂの幅を狭くし、不純物濃度を高くすれば、より一層のオン抵抗の低減、オン抵抗と耐圧とのトレードオフ関係の改善が可能である。
【００５１】
なお、実施例は縦型のＭＯＳＦＥＴの例を掲げたが、この問題は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアスによる空乏層の延びる方向とが異なる横型半導体素子についても共通である。更に、ＩＧＢＴやｐｎダイオード、ショットキーバリアダイオード、バイポーラトランジスタでも同様の効果が得られる。
【００５２】
【発明の効果】
以上説明したように本発明は、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、並列ｐｎ層の第一導電型ドリフト領域と第二導電型仕切り領域との不純物濃度や寸法等の許容される範囲を明らかにすることによって、オン抵抗と耐圧とのトレードオフ関係を大幅に改善しつつ、更にＬ負荷アバランシェ破壊の保証をして、高耐圧の超接合半導体素子の量産化を容易にした。
【図面の簡単な説明】
【図１】 本発明の超接合ＭＯＳＦＥＴにおける耐圧（ＶDSS）のＬP幅依存性を示す特性図
【図２】 耐圧（ＶDSS）の不純物濃度ＣP依存性を示す特性図
【図３】 実施例１の超接合ＭＯＳＦＥＴの基本的な構造部分の部分断面図
【図４】 実施例２の超接合ＭＯＳＦＥＴの基本的な構造部分の部分断面図
【図５】 本発明の超接合ＭＯＳＦＥＴにおけるオン抵抗（Ｒon・Ａ）と発生耐圧（ＶDSS）の不純物量依存性を示す特性図
【図６】 Ｌ負荷アバランシェ破壊電流（Ａ）の不純物量依存性を示す特性図
【符号の説明】
１１、２１ ｎ+ドレイン層
１２、２２ ドリフト層
１２ａ、２２ａ ｎドリフト領域
１２ｂ、２２ｂ ｐ仕切り領域
１３ａ、２３ａ ｐウェル領域
１３ｂ、２３ｂ ｐ+コンタクト領域
１４、２４ ｎ+ソース領域
１５ ゲート絶縁膜
１６ ゲート電極層
１７ ソース電極
１８ ドレイン電極
１９ 絶縁膜
【発明の属する技術分野】
本発明は、オン状態では電流を流すとともに、オフ状態では空乏化する並列ｐｎ層からなる特別な構造を備えるＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、バイポーラトランジスタ、ダイオード等の半導体素子に関する。
【０００２】
【従来の技術】
相対向する二つの主面に設けられた電極間に電流が流される縦型半導体素子において、高耐圧化を図るには、両電極間の高抵抗層の厚さを厚くしなければならず、一方そのように厚い高抵抗層をもつ素子では、必然的に両電極間のオン抵抗が大きくなり、損失が増すことになることが避けられなかった。すなわちオン抵抗（電流容量）と耐圧間にはトレードオフ関係がある。このトレードオフ関係は、ＩＧＢＴ、バイポーラトランジスタ、ダイオード等の半導体素子においても同様に成立することが知られている。またこの問題は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアスによる空乏層の延びる方向とが異なる横型半導体素子についても共通である。
【０００３】
この問題に対する解決法として、ドリフト層を、不純物濃度を高めたｎ型の領域とｐ型の領域とを交互に積層した並列ｐｎ層で構成し、オフ状態のときは、空乏化して耐圧を負担するようにした構造の半導体装置が、ＥＰ００５３８５４、ＵＳＰ５２１６２７５、ＵＳＰ５４３８２１５および本発明の発明者らによる特開平９−２６６３１１号公報に開示されている。
【０００４】
なお本発明の発明者らは、オン状態では電流を流すとともに、オフ状態では空乏化する並列ｐｎ層からなるドリフト層を備える半導体素子を超接合半導体素子と称することとした。
【０００５】
【発明が解決しようとする課題】
しかし、前記の発明はいずれも、試作的な段階で、量産化のための検討がなされているとは言えない。例えば、並列ｐｎ層は、同じ不純物濃度、同じ幅とされている。しかし、実際の素子の製造過程では必ずばらつきを生じる。
【０００６】
また、量産化および製品化において重要であるＬ負荷アバランシェ破壊電流に関する具体的な数値がこれまで規定されていない。製品化のためには定格電流以上のＬ負荷アバランシェ破壊電流であることが望まれる。
【０００７】
このような状況に鑑み本発明の目的は、不純物濃度、幅等について許容される範囲を明らかにすることによって、オン抵抗と耐圧とのトレードオフ関係を大幅に改善しつつ高耐圧を実現し、しかも量産に適した超接合半導体素子を提供することにある。
【０００８】
【課題を解決するための手段】
上記の課題解決のため本発明は、第一と第二の主面と、主面に設けられた第一と第二の主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、第一導電型ドリフト領域の不純物量が第二導電型仕切り領域の不純物量の１００〜１５０％の範囲内にあるものとする。
【０００９】
あるいは、第一導電型ドリフト領域の不純物量が第二導電型仕切り領域の不純物量の１１０〜１５０％の範囲内にあるのがよい。
【００１０】
また、第一導電型ドリフト領域と第二導電型仕切り領域とがそれぞれほぼ同じ幅のストライプ状であることが有効である。
【００１１】
また、これとは別に、第一と第二の主面と、主面に設けられた第一と第二の主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の不純物量が、他方の領域の不純物量の９２〜１０８％の範囲内にあるものとする。
【００１２】
特に、第一導電型ドリフト領域と第二導電型仕切り領域とがそれぞれほぼ同じ幅でありその内の一方の領域の平均不純物濃度が、他方の領域の平均不純物濃度の９２〜１０８％の範囲内にあってもよいし、また、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の不純物濃度が、他方の領域の不純物濃度の９２〜１０８％の範囲内にあってもよい。
【００１３】
また、第一導電型ドリフト領域と第二導電型仕切り領域とがそれぞれほぼ同じ濃度でありその内の一方の領域の幅が、他方の領域の幅の９４〜１０６％の範囲内にあるものとする。
【００１４】
第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とをオフ状態で空乏化するためには、両領域の不純物量がほぼ等量であることが必要である。仮に一方の不純物濃度が他方の不純物濃度の半分であれば、倍の幅としなければならないことになる。従って、両領域は同じ不純物濃度とすると、同じ幅ですむので、半導体表面の利用効率の点から最も良いことになる。
【００１５】
その同じ不純物濃度、同じ幅として、上記のようにすれば、双方の領域がほぼ均等に空乏層化するので、空乏化しない部分が残ることによる耐圧低下が、後述するように理想的な場合の１０％程度に抑えられる。
【００１６】
製造方法としては、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の不純物量の９２〜１０８％の範囲内にある不純物量の他方の領域をエピタキシャル成長により形成するのに、部分的に不純物の埋め込み領域を形成しておいてから、エピタキシャル成長する工程を数回繰り返しても、該数回繰り返した後、熱拡散により他方の領域を形成してもよい。
【００１７】
【発明の実施の形態】
以下に本発明のためにおこなった実験とその結果について説明する。
【００１８】
［実施例１］
先ず、図３は実験に用いた縦型のｎチャネル型の超接合ＭＯＳＦＥＴの基本的な部分の部分断面図である。他に、主に周縁部分に耐圧を保持するための部分が設けられるが、その部分は、例えばガードリング構造のような一般的な方法で形成される。なお以下でｎまたはｐを冠記した層や領域は、それぞれ電子、正孔を多数キャリアとする層、領域を意味している。また添字の+は比較的高不純物濃度の、―は比較的低不純物濃度の領域をそれぞれ意味している。
【００１９】
図３において、１１は低抵抗のｎ+ドレイン層、１２はｎドリフト領域１２ａ、ｐ仕切り領域１２ｂとからなる並列ｐｎ層のドリフト層である。ドリフト層１２のうちドリフト電流が流れるのは、ｎドリフト領域１２ａであるが、ここではｐ仕切り領域１２ｂを含めた並列ｐｎ層をドリフト層１２と呼ぶことにする。表面層には、ｎドリフト領域１２ａに接続してｎチャネル領域１２ｄが、ｐ仕切り領域１２ｂに接続してｐウェル領域１３ａがそれぞれ形成されている。ｐウェル領域１３ａの内部にｎ+ソース領域１４と高濃度のｐ+コンタクト領域１３ｂとが形成されている。ｎ+ソース領域１４とｎドリフト領域１２ａとに挟まれたｐウェル領域１３ａの表面上には、ゲート絶縁膜１５を介して多結晶シリコンのゲート電極層１６が、また、ｎ+ソース領域１４と高濃度のｐ+コンタクト領域１３ｂの表面に共通に接触するソース電極１７が設けられている。ｎ+ドレイン層１１の裏面にはドレイン電極１８が設けられている。１９は表面保護および安定化のための絶縁膜であり、例えば、熱酸化膜と燐シリカガラス（ＰＳＧ）からなる。ソース電極１７は、図のように絶縁膜１９を介してゲート電極層１６の上に延長されることが多い。ｎ型分割領域１とｐ型分割領域２の交互配置は、ストライプ状でも、一方を格子状とした他の方法でも良い。ｎドリフト領域１２ａは、例えばエピタキシャル成長により形成される。ｐ仕切り領域１２ｂは、ｎドリフト領域１２ａに設けられた掘り下げ部にエピタキシャル成長により充填して形成する。この製造方法に関しては特願平１０―２０９２６７号で詳細に説明している。
【００２０】
例えば、４００ＶクラスのＭＯＳＦＥＴとして、各部の基準的な寸法および不純物濃度等は次のような値をとる。ｎ+ドレイン層１１の比抵抗は０．０１Ω・ｃｍ、厚さ３５０μｍ、ドリフト層１２の厚さ３２μｍ、ｎドリフト領域１２ａおよびｐ仕切り領域１２ｂの幅８μｍ（すなわち、同じ領域の中心間間隔１６μｍ）、不純物濃度３．０×１０15ｃｍ− 3、ｐウェル領域１３ａの拡散深さ３μｍ、表面不純物濃度２×１０17ｃｍ− 3、ｎ+ソース領域１４の拡散深さ０．３μｍ、表面不純物濃度３×１０20ｃｍ− 3である。
【００２１】
例えば、８００ＶクラスのＭＯＳＦＥＴとして、各部の基準的な寸法および不純物濃度等は次のような値をとる。ｎ+ドレイン層１１の比抵抗は０．０１Ω・ｃｍ、厚さ３５０μｍ、ドリフト層１２の厚さ４８μｍ、ｎドリフト領域１２ａおよびｐ仕切り領域１２ｂの幅５μｍ（すなわち、同じ領域の中心間間隔１０μｍ）、不純物濃度３．５×１０15ｃｍ− 3、ｐウェル領域１３ａの拡散深さ１μｍ、表面不純物濃度３×１０18ｃｍ− 3、ｎ+ソース領域１４の拡散深さ０．３μｍ、表面不純物濃度１×１０20ｃｍ− 3である。
【００２２】
図３の超接合ＭＯＳＦＥＴの動作は、次のようにおこなわれる。ゲート電極層１６に所定の正の電圧が印加されると、ゲート電極層１６直下のｐウェル領域１３ａの表面層に反転層が誘起され、ｎ+ソース領域１４から反転層を通じてｎチャネル領域１３ｄに電子が注入される。その注入された電子がｎドリフト領域１２ａを通じてｎ+ドレイン層１１に達し、ドレイン電極１８、ソース電極１７間が導通する。
【００２３】
ゲート電極層１６への正の電圧が取り去られると、ｐウェル領域１３ａの表面層に誘起された反転層が消滅し、ドレイン電極１８、ソース電極１７間が遮断される。更に、逆バイアス電圧を大きくすると、各ｐ仕切り領域１２ｂはｐウェル領域１３ａを介してソース電極１７で連結されているので、ｐウェル領域１３ａとｎチャネル領域１２ｄとの間のｐｎ接合Ｊａ、ｎドリフト領域１２ａとｐ仕切り領域１２ｂとの間のｐｎ接合Ｊｂからそれぞれ空乏層がｎドリフト領域１２ａ、ｐ仕切り領域１２ｂ内に広がってこれらが空乏化される。
【００２４】
ｐｎ接合Ｊｂからの空乏端は、ｎドリフト領域１２ａの幅方向に広がり、しかも両側のｐ仕切り領域１２ｂから空乏層が広がるので空乏化が非常に早まる。従って、ｎドリフト領域１２ａの不純物濃度を高めることができる。またｐ仕切り領域１２ｂも同時に空乏化される。ｐ仕切り領域１２ｂも両側のｐｎ接合から空乏層が広がるので空乏化が非常に早まる。ｐ仕切り領域１２ｂとｎドリフト領域１２ａとを交互に形成することにより、隣接するｎドリフト領域１２ａの双方へ空乏端が進入するようになっているので、空乏層形成のためのｐ仕切り領域１２ｂの総占有幅を半減でき、その分、ｎドリフト領域１２ａの断面積の拡大を図ることができる。［実施例２］
ｐ仕切り領域１２ｂのボロンの不純物量（ドーズ量）を１×１０13ｃｍ-2に固定して、これに対するｎドリフト領域１２ａのリンの不純物量（ドーズ量）を８０〜１５０％の範囲で変えてｎチャネル型ＭＯＳＦＥＴをシミュレーションし、また実際に試作して確認した。
【００２５】
図５は、オン抵抗（Ｒon・Ａ）と発生耐圧（ＶDSS）の不純物量依存性を示す特性図である。横軸は、発生耐圧（ＶDSS）、縦軸はオン抵抗（Ｒon・Ａ）である。 ｐ仕切り領域１２ｂの不純物量（ドーズ量）は１×１０13ｃｍ-2に固定し、幅はともに８μｍとし、ドリフト層１２の深さは３２μｍとした。
【００２６】
例えば、 ｎドリフト領域１２ａの不純物量を１．０×１０13cm-2（１００％）のとき、発生耐圧は４４５Ｖで、オン抵抗は３８ｍΩ・ｃｍ2となるが、１．３×１０13cm-2（１３０％）とすると発生耐圧は３６５Ｖでオン抵抗は２４ｍΩ・ｃｍ2に、１．５×１０13cm-2（１５０％）とすると発生耐圧は２８０Ｖでオン抵抗は２０ｍΩ・ｃｍ2に低下する。
【００２７】
図から、 ｎドリフト領域１２ａの不純物量がｐ仕切り領域１２ｂの不純物量に対して１００〜１５０％になるに従い、発生耐圧（ＶDSS）は低下するものの、オン抵抗（Ｒon・Ａ）が低減されることがわかる。また、この１００〜１５０％の範囲での製品毎のオン抵抗（Ｒon・Ａ）のばらつきは小さいので、量産時には発生耐圧のばらつきのみを考慮して製造すればよくなるので、製造や工程管理が容易となる。また、この実施例は４００Ｖクラスとしたが、どの耐圧クラスでも同じことが言える。
【００２８】
［実施例３］
図６は、Ｌ負荷アバランシェ破壊電流（Ａ）の不純物量依存性を示す特性図である。横軸は、 ｎドリフト領域１２ａのリンの不純物量（ドーズ量）、縦軸はＬ負荷アバランシェ破壊電流（Ａ）である。 ｐ仕切り領域１２ｂのボロンの不純物量（ドーズ量）を１×１０13ｃｍ-2に固定して、これに対するｎドリフト領域１２ａのリンの不純物量（ドーズ量）を８０〜１５０％の範囲で変えた。設定条件は実施例１と同じである。
【００２９】
例えば、 ｎドリフト領域１２ａの不純物量を１．０×１０13cm-2（１００％）のとき、アバランシェ破壊電流（Ａ）は約７Ａとなるが、１．３×１０13cm-2（１３０％）とするとアバランシェ破壊電流（Ａ）は約６３Ａに、１．５×１０13cm-2（１５０％）とするとアバランシェ破壊電流（Ａ）は約７２Ａとなる。
【００３０】
図から、Ｌ負荷アバランシェ破壊電流が定格電流以上、好ましくは２倍以上要求される場合には、 ｎドリフト領域１２ａの不純物量（ドーズ量）を１１０％以上にすればよいことがわかる。また、１４０％以上でのＬ負荷アバランシェ破壊電流は飽和傾向であるので、図１での発生耐圧の低下を考慮すると１５０％以下であることが望ましい。また、このＬ負荷アバランシェ破壊電流に関してもどの耐圧クラスでも同じことが言える。
【００３１】
以上の実験により並列ｐｎ層のｎドリフト領域１２ａおよびｐ仕切り領域１２ｂの不純物量の許容される範囲が明らかになったので、これを基に超接合半導体素子を設計すれば、オン抵抗と耐圧とのトレードオフ関係を大幅に改善しつつ、更にＬ負荷アバランシェ破壊の保証をした、高耐圧の超接合半導体素子の量産化が容易にできる。［実施例４］
ｐ仕切り領域１２ｂの不純物濃度ＣPを変えてｎチャネル型ＭＯＳＦＥＴをシミュレーションし、また実際に試作して確認した。
【００３２】
図１は、耐圧（ＶDSS）の不純物濃度ＣP依存性を示す特性図である。横軸は、ｐ仕切り領域１２ｂの不純物濃度ＣP、縦軸は耐圧（ＶDSS）である。ｎドリフト領域１２ａの不純物濃度Ｃnは３．５×１０15ｃｍ-3に固定し、幅はともに５μｍとし、ドリフト層１２の深さは４８μｍとした。
【００３３】
例えば、Ｃn＝ＣP＝３．５×１０15ｃｍ-3のとき、耐圧は最大値９６０Ｖとなるが、ＣP＝３×１０15ｃｍ-3とすると耐圧は約７５０Ｖに、２×１０15ｃｍ-3とすると更に約３８０Ｖに低下する。
【００３４】
これは、ｎドリフト領域１２ａに十分空乏化しきれない部分を生じるためである。逆にｐ仕切り領域１２ｂの不純物濃度をｎドリフト領域１２ａより高くしたときは、ｐ仕切り領域１２ｂに十分空乏化しきれない部分を生じて、やはり耐圧が低下する。
【００３５】
図から、ｐ仕切り領域１２ｂの不純物濃度ＣPが、ｎドリフト領域１２ａの不純物濃度Ｃnに対して上下８％以内にあるならば、耐圧の低下は１０％程度ですむことがわかる。
【００３６】
この実施例は、ｐ仕切り領域１２ｂの不純物濃度ＣPを変えた場合であるが、同じことは当然ｎドリフト領域１２ａの不純物濃度Ｃnを変えた場合についても言える。また、設定耐圧に関してもどの耐圧クラスでも同じことが言える。［実施例５］
次に、ｎドリフト領域１２ａの幅Ｌnを５μｍ一定とし、ｐ仕切り領域１２ｂの幅ＬPを変えてｎチャネル型ＭＯＳＦＥＴをシミュレーションし、また実際に試作して確認した。
【００３７】
図１は、耐圧（ＶDSS）の寸法依存性を示す特性図である。横軸は、ｐ仕切り領域１２ｂの幅ＬP、縦軸は耐圧（ＶDSS）である。不純物濃度は３．５×１０15ｃｍ-3に固定し、ドリフト層１２の深さは４８μｍとした。
【００３８】
例えば、Ｌn＝ＬP＝５μｍのとき、耐圧は最大値９６０Ｖとなるが、ＬP＝４μｍとすると耐圧は約５５０Ｖに低下する。
【００３９】
これは、ｎドリフト領域１２ａに十分空乏化しきれない部分を生じるためである。逆にｐ仕切り領域１２ｂをｎドリフト領域１２ａより厚くしたときは、ｐ仕切り領域１２ｂに十分空乏化しきれない部分を生じて、やはり耐圧が低下する。
【００４０】
図から、ｐ仕切り領域１２ｂの幅ＬPが、ｎドリフト領域１２ａの幅Ｌnに対して上下６％以内にあるならば、耐圧の低下は１０％程度ですむことがわかる。
【００４１】
この実施例は、ｐ仕切り領域１２ｂの幅ＬPを変えた場合であるが、同じことは当然ｎドリフト領域１２ａの幅Ｌnを変えた場合についても言える。また、設定耐圧に関してもどの耐圧クラスでも同じことが言える。
【００４２】
以上の実験により並列ｐｎ層のｎドリフト領域１２ａおよびｐ仕切り領域１２ｂの不純物濃度や寸法等の許容される範囲が明らかになったので、これを基に超接合半導体素子を設計すれば、オン抵抗と耐圧とのトレードオフ関係を大幅に改善しつつ、高耐圧の超接合半導体素子の量産化が容易にできる。［実施例６］
他の製造方法として、エピタキシャル成長の前に部分的に不純物の埋め込み領域を形成しておいてから、高抵抗層をエピタキシャル成長する工程を数回繰り返した後、熱処理により拡散させて並列ｐｎ層を形成することもできる。
【００４３】
図４はそのような方法で製造した縦型のｎチャネル型超接合ＭＯＳＦＥＴの基本的な部分の部分断面図である。
【００４４】
図３の超接合ＭＯＳＦＥＴの断面図と殆ど変わらないが、ｎドリフト領域２２ａ、ｐ仕切り領域２２ｂが均一な不純物濃度でなく、内部に不純物濃度分布があることが違っている。分かり易くするため、点線で等しい不純物濃度の線を示した。等しい不純物濃度の線は、曲線（三次元的には曲面）となっている。これは不純物の埋め込み領域を形成しておいてから、高抵抗層をエピタキシャル成長する工程を数回繰り返した後、熱処理により埋め込まれ不純物源から拡散したためである。十分な拡散時間を経れば、ｎドリフト領域２２ａとｐ仕切り領域２２ｂとの境界は図のような直線（三次元的には平面）となる。
【００４５】
このような場合に、ｎドリフト領域２２ａ、ｐ仕切り領域２２ｂが十分空乏化しきれない部分を生じることが無いようにするには、両領域に埋め込まれた不純物量がほぼ等しいことが重要である。
【００４６】
特に、先に述べたように、ｎドリフト領域２２ａ、ｐ仕切り領域２２ｂの幅が等しい時に、半導体結晶面の利用率が大きくなることから、ｎドリフト領域２２ａ、ｐ仕切り領域２２ｂの平均不純物濃度がほぼ等しいことが重要である。
【００４７】
そして、この例の場合も、実施例３と全く同じく、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の不純物量が、他方の領域の不純物量の９２〜１０８％の範囲内にあれば、耐圧の低下は１０％程度に抑えられる。
【００４８】
幅が等しいとすれば、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の平均不純物濃度が、他方の領域の平均不純物濃度の９２〜１０８％の範囲内にあればよいことになる。
【００４９】
また、ｎドリフト領域２２ａ、ｐ仕切り領域２２ｂの幅の許容範囲としても、９４〜１０６％の範囲内にあればよいことになる。
【００５０】
なお、ｎドリフト領域１２ａおよびｐ仕切り領域１２ｂの幅を狭くし、不純物濃度を高くすれば、より一層のオン抵抗の低減、オン抵抗と耐圧とのトレードオフ関係の改善が可能である。
【００５１】
なお、実施例は縦型のＭＯＳＦＥＴの例を掲げたが、この問題は、オン時にドリフト電流が流れる方向と、オフ時の逆バイアスによる空乏層の延びる方向とが異なる横型半導体素子についても共通である。更に、ＩＧＢＴやｐｎダイオード、ショットキーバリアダイオード、バイポーラトランジスタでも同様の効果が得られる。
【００５２】
【発明の効果】
以上説明したように本発明は、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、並列ｐｎ層の第一導電型ドリフト領域と第二導電型仕切り領域との不純物濃度や寸法等の許容される範囲を明らかにすることによって、オン抵抗と耐圧とのトレードオフ関係を大幅に改善しつつ、更にＬ負荷アバランシェ破壊の保証をして、高耐圧の超接合半導体素子の量産化を容易にした。
【図面の簡単な説明】
【図１】 本発明の超接合ＭＯＳＦＥＴにおける耐圧（ＶDSS）のＬP幅依存性を示す特性図
【図２】 耐圧（ＶDSS）の不純物濃度ＣP依存性を示す特性図
【図３】 実施例１の超接合ＭＯＳＦＥＴの基本的な構造部分の部分断面図
【図４】 実施例２の超接合ＭＯＳＦＥＴの基本的な構造部分の部分断面図
【図５】 本発明の超接合ＭＯＳＦＥＴにおけるオン抵抗（Ｒon・Ａ）と発生耐圧（ＶDSS）の不純物量依存性を示す特性図
【図６】 Ｌ負荷アバランシェ破壊電流（Ａ）の不純物量依存性を示す特性図
【符号の説明】
１１、２１ ｎ+ドレイン層
１２、２２ ドリフト層
１２ａ、２２ａ ｎドリフト領域
１２ｂ、２２ｂ ｐ仕切り領域
１３ａ、２３ａ ｐウェル領域
１３ｂ、２３ｂ ｐ+コンタクト領域
１４、２４ ｎ+ソース領域
１５ ゲート絶縁膜
１６ ゲート電極層
１７ ソース電極
１８ ドレイン電極
１９ 絶縁膜
Claims (15)
- 第一と第二の主面と、主面に設けられた第一と第二の主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層を備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、第一導電型ドリフト領域の不純物量が第二導電型仕切り領域の不純物量の１００〜１５０％の範囲内にあることを特徴とする超接合半導体素子。
- 第一と第二の主面と、主面に設けられた第一と第二の主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層を備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、第一導電型ドリフト領域の不純物量が第二導電型仕切り領域の不純物量の１１０〜１５０％の範囲内にあることを特徴とする超接合半導体素子。
- 第一と第二の主面と、主面に設けられた第一と第二の主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層を備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の不純物量が、他方の領域の不純物量の９２〜１０８％の範囲内にあることを特徴とする超接合半導体素子。
- 第一と第二の主面と、主面に設けられた第一と第二の主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層を備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、第一導電型ドリフト領域と第二導電型仕切り領域とがそれぞれほぼ同じ幅であり、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の平均不純物濃度が、他方の領域の平均不純物濃度の９２〜１０８％の範囲内にあることを特徴とする超接合半導体素子。
- 第一と第二の主面と、主面に設けられた第一と第二の主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層を備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、第一導電型ドリフト領域と第二導電型仕切り領域とがそれぞれほぼ同じ幅であり、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の不純物濃度が、他方の領域の不純物濃度の９２〜１０８％の範囲内にあることを特徴とする超接合半導体素子。
- 第一と第二の主面と、主面に設けられた第一と第二の主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層を備える超接合半導体素子において、第一導電型ドリフト領域と第二導電型仕切り領域の少なくとも一方が深さ方向に周期的に埋め込まれた不純物が連結されてなり、第一導電型ドリフト領域と第二導電型仕切り領域とがそれぞれほぼ同じ濃度であり、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の幅が、他方の領域の幅の９４〜１０６％の範囲内にあることを特徴とする超接合半導体素子。
- 第一導電型ドリフト領域と第二導電型仕切り領域とがそれぞれストライプ状であることを特徴とする請求項１乃至請求項６のいずれか１項に記載の超接合半導体素子。
- 第一の主電極が第一の主面に、第二の主電極が第二の主面に設けられていることを特徴とする請求項１ないし請求項７のいずれか１項に記載の超接合半導体素子。
- 第一の主面側に設けられた第二導電型のウェル、該ウェルの表面に選択的に設けられたソース領域、ソース領域と接するウェルの表面にゲート絶縁膜を介して設けられたゲート電極とを備えたＭＩＳ型半導体素子であることを特徴とする請求項１ないし請求項８のいずれか１項に記載の超接合半導体素子。
- 前記ウェルの幅が前記第二導電型仕切り領域の幅より大きいことを特徴とする請求項９に記載の超接合半導体素子。
- 前記ウェルと前記ソース領域とが第一の主面に設けられた第一の電極と電気的に接続されていることを特徴とする請求項９または請求項１０に記載の超接合半導体素子。
- 前記ウェルが前記第一の主面に設けられた第一の電極と電気的に接続される部分に高濃度の第二導電型のコンタクト領域を設けたことを特徴とする請求項１１に記載の超接合半導体素子。
- 前記ウェルと前記第一の主面に設けられた第一の電極との電気的接続が少なくとも２箇所あり、該２箇所の間のゲート電極の上に絶縁膜を介して前記第一の電極が配置されていることを特徴とする請求項１１または請求項１２に記載の超接合半導体素子。
- 第一と第二の主面と、主面に設けられた第一と第二の主電極と、その主電極間に、オン状態では電流を流すとともにオフ状態では空乏化する、第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列ｐｎ層とを備える超接合半導体素子の製造方法において、第一導電型ドリフト領域と第二導電型仕切り領域との内の一方の領域の不純物量の９２〜１０８％の範囲内にある不純物量の他方の領域をエピタキシャル成長により形成するのに、部分的に不純物の埋め込み領域を形成しておいてから、エピタキシャル成長する工程を数回繰り返すことを特徴とする超接合半導体素子の製造方法。
- 前記エピタキシャル成長する工程を数回繰り返した後、熱拡散により他方の領域を形成することを特徴とする請求項１４に記載の超接合半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23728699A JP3799888B2 (ja) | 1998-11-12 | 1999-08-24 | 超接合半導体素子およびその製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32156798 | 1998-11-12 | ||
| JP10-321567 | 1999-08-05 | ||
| JP22186199 | 1999-08-05 | ||
| JP11-221861 | 1999-08-05 | ||
| JP23728699A JP3799888B2 (ja) | 1998-11-12 | 1999-08-24 | 超接合半導体素子およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005377001A Division JP4927401B2 (ja) | 1998-11-12 | 2005-12-28 | 超接合半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001111041A JP2001111041A (ja) | 2001-04-20 |
| JP3799888B2 true JP3799888B2 (ja) | 2006-07-19 |
Family
ID=27330592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23728699A Expired - Lifetime JP3799888B2 (ja) | 1998-11-12 | 1999-08-24 | 超接合半導体素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3799888B2 (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6461918B1 (en) | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
| JP4534303B2 (ja) * | 2000-04-27 | 2010-09-01 | 富士電機システムズ株式会社 | 横型超接合半導体素子 |
| US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US7132712B2 (en) | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
| US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US7345342B2 (en) | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
| EP1261036A3 (en) | 2001-05-25 | 2004-07-28 | Kabushiki Kaisha Toshiba | Power MOSFET semiconductor device and method of manufacturing the same |
| US7061066B2 (en) | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| US7078296B2 (en) | 2002-01-16 | 2006-07-18 | Fairchild Semiconductor Corporation | Self-aligned trench MOSFETs and methods for making the same |
| US6949798B2 (en) | 2002-01-28 | 2005-09-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| KR100859701B1 (ko) | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| JP3993458B2 (ja) | 2002-04-17 | 2007-10-17 | 株式会社東芝 | 半導体装置 |
| US6825513B2 (en) * | 2002-09-27 | 2004-11-30 | Xerox Corporation | High power mosfet semiconductor device |
| US7033891B2 (en) | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| JP5299373B2 (ja) * | 2003-01-16 | 2013-09-25 | 富士電機株式会社 | 半導体素子 |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US7265415B2 (en) | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
| US7504306B2 (en) | 2005-04-06 | 2009-03-17 | Fairchild Semiconductor Corporation | Method of forming trench gate field effect transistor with recessed mesas |
| US7385248B2 (en) | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
| DE102006055131A1 (de) | 2005-11-28 | 2007-06-06 | Fuji Electric Holdings Co., Ltd., Kawasaki | Halbleiterbauteil und Verfahren zu seiner Herstellung |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| JP4580886B2 (ja) * | 2006-03-27 | 2010-11-17 | 株式会社東芝 | 半導体装置の製造方法 |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| KR101630734B1 (ko) | 2007-09-21 | 2016-06-16 | 페어차일드 세미컨덕터 코포레이션 | 전력 소자 |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| JP5920970B2 (ja) * | 2011-11-30 | 2016-05-24 | ローム株式会社 | 半導体装置 |
| JP6292929B2 (ja) * | 2014-03-06 | 2018-03-14 | 新日本無線株式会社 | 半導体装置、その半導体装置の製造方法および検査方法 |
-
1999
- 1999-08-24 JP JP23728699A patent/JP3799888B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001111041A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3799888B2 (ja) | 超接合半導体素子およびその製造方法 | |
| US6787420B2 (en) | Semiconductor device with alternating conductivity type layer and method of manufacturing the same | |
| JP3951522B2 (ja) | 超接合半導体素子 | |
| US8610210B2 (en) | Power semiconductor device and method for manufacturing same | |
| US9087893B2 (en) | Superjunction semiconductor device with reduced switching loss | |
| JP4843843B2 (ja) | 超接合半導体素子 | |
| JP4564510B2 (ja) | 電力用半導体素子 | |
| JP4534303B2 (ja) | 横型超接合半導体素子 | |
| EP1803159B1 (en) | Mos-gated transistor with reduced miller capacitance | |
| US6475864B1 (en) | Method of manufacturing a super-junction semiconductor device with an conductivity type layer | |
| US6677626B1 (en) | Semiconductor device with alternating conductivity type layer and method of manufacturing the same | |
| US8188521B2 (en) | Power semiconductor device | |
| CN105047712B (zh) | 纵向型半导体装置及其制造方法 | |
| JP4774580B2 (ja) | 超接合半導体素子 | |
| CN104254920B (zh) | 半导体装置及半导体装置的制造方法 | |
| JP2000040822A (ja) | 超接合半導体素子およびその製造方法 | |
| JP4764974B2 (ja) | 半導体装置 | |
| JP2003101022A (ja) | 電力用半導体素子 | |
| WO2003044864A1 (fr) | Dispositifs semi-conducteurs | |
| US20040108551A1 (en) | Semiconductor device | |
| JP4483001B2 (ja) | 半導体素子 | |
| CN223007812U (zh) | 一种槽栅超结vdmos器件 | |
| JP4927401B2 (ja) | 超接合半導体素子 | |
| JP4765104B2 (ja) | 超接合半導体素子の製造方法 | |
| CN111244157A (zh) | 一种横向半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050914 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060417 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3799888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |