[go: up one dir, main page]

JP3851744B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3851744B2
JP3851744B2 JP18168799A JP18168799A JP3851744B2 JP 3851744 B2 JP3851744 B2 JP 3851744B2 JP 18168799 A JP18168799 A JP 18168799A JP 18168799 A JP18168799 A JP 18168799A JP 3851744 B2 JP3851744 B2 JP 3851744B2
Authority
JP
Japan
Prior art keywords
conductivity type
region
area
impurity ions
irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18168799A
Other languages
English (en)
Other versions
JP2001015448A (ja
JP2001015448A5 (ja
Inventor
徹 武田
哲次郎 角田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP18168799A priority Critical patent/JP3851744B2/ja
Priority to US09/604,100 priority patent/US6346464B1/en
Publication of JP2001015448A publication Critical patent/JP2001015448A/ja
Priority to US10/817,623 priority patent/USRE41181E1/en
Publication of JP2001015448A5 publication Critical patent/JP2001015448A5/ja
Application granted granted Critical
Publication of JP3851744B2 publication Critical patent/JP3851744B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/261—Bombardment with radiation to produce a nuclear reaction transmuting chemical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に低損失電力用半導体装置に使用されるものである。
【０００２】
【従来の技術】
従来の低損失電力用半導体装置には、第１導電型領域と第２導電型領域とをウェハー表面に対して垂直に交互に配置した縦型ジャンクション群（以下スーパージャンクションと呼ぶ）からなる接合構造を備えるものがある。
【０００３】
従来このような構造を実現するために、Ｎ-エピタキシアル成長法とイオン注入法を繰り返し適用してスーパージャンクションを形成する方法が知られている。図７を用いてその製造工程の概要を説明する。図７において右側に製造工程の流れが、左側に工程断面図が示されている。
【０００４】
図７（ａ）、図７（ｂ）に示すようにＮ+シリコンウェハー１０１を用意し、Ｎ+シリコンウェハー１０１の上にＮ-エピタキシアル層１０２を成長する。次に図７（ｃ）、図７（ｄ）に示すように、イオン注入マスクを用いてホウ素イオンを注入し、Ｎ-エピタキシアル層１０２にＰ+領域１０３を形成する。引き続き前記イオン注入マスクの反転マスクを用いて、前記Ｐ+領域１０３に隣接する領域に燐イオンを注入し、Ｎ+領域１０４を形成する。
【０００５】
これらのイオン注入領域は、アニール（図示せず）によりそれぞれ活性化される。なお、これらのアニールは、全てのイオン注入工程を終了した後に行っても良い。このようにして、エピタキシアル層の表面に対して接合面が垂直で、交互に配置されたスーパージャンクションの一部が形成される。
【０００６】
次に図７（ｅ）に示すように、再度Ｎ-エピタキシアル層１０２を成長し、図７（ｃ）、図７（ｄ）に示す工程を繰り返せば、図７（ｆ）に示すように、ウェハー表面に対して垂直に交互に配置した縦型のスーパージャンクションを形成することができる。
【０００７】
図７（ｆ）に示すようなスーパージャンクションを備える低損失電力用半導体装置の形成方法については、後に図５（ｄ）において述べるので、ここでは詳細な説明を省略する。
【０００８】
このようなスーパージャンクションを用いて、高電圧が印加される低損失電力用半導体装置を形成すれば、ドレイン接合面がウェハー表面に対して垂直方向に伸びたＰ+領域とＮ+領域で構成され、バルク部にＮ+層の電流経路が作られるため、オン抵抗が小さく、かつ、ドレイン耐圧の大きいＮＭＯＳ型の低損失電力用半導体装置を提供することができる。
【０００９】
しかし上記のように、エピタキシアル結晶成長法を繰り返し用いた従来の低損失電力用半導体装置の製造方法はコストが高く、また、製造が困難であって多量生産に適しないという問題点があった。
【００１０】
【発明が解決しようとする課題】
上記したように従来の選択結晶成長法を用いたスーパージャンクションを備える半導体装置の製造方法はコストが高く、また製造が困難であるという問題があった。
【００１１】
本発明は上記の問題点を解決すべくなされたもので、製造が容易で多量生産に適したスーパージャンクションを備える低損失電力用半導体装置の製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記第１、第２導電型の領域の不純物濃度が照射方向に沿って一定であって、かつ、前記照射方向に直角な面内における前記第１、第２導電型の領域の断面形状と断面積とが前記照射方向に沿って一定となるように、前記不純物イオンの加速エネルギーと前記不純物イオンの照射領域の面積とを制御することを特徴とする。
【００１４】
好ましくは前記照射領域の面積は、前記不純物イオンの電気的又は磁気的走査により制御され、前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記照射領域の面積を変化させることを特徴とする。
【００１５】
また好ましくは、前記照射領域の面積は、前記不純物イオンを遮蔽するマスクにより制御され、前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記マスクの開口面積を変化させることを特徴とする。
【００２０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。図１乃至図３を用いて本発明の第１の実施の形態に係るイオン注入法によるスーパージャンクションの形成方法の一例について説明する。
【００２１】
図１に示すように、Ｎ+シリコンウェハー１の表面から低エネルギーのホウ素イオンビーム２を照射すれば、Ｎ+シリコンウェハー１の内部に注入されたホウ素は短い飛程でエネルギーを失い、表面近傍にホウ素停止領域３を形成する。
【００２２】
このとき、Ｎ+シリコンウェハー１の表面に沿う水平方向、及び深さ方向に沿う垂直方向のホウ素分布は、図１の下と右に示すようになる。ここで、Ｘ軸はホウ素イオンビーム２の照射領域における幅方向（水平方向）の位置座標、Ｚ軸はＮ+シリコンウェハー１の表面に対して深さ方向（垂直方向）の位置座標、Ｙ軸はホウ素濃度分布である。
【００２３】
ホウ素イオンビームの照射領域は紙面に垂直方向に長いストライプ型の形状を有するように設定され、ホウ素イオン照射領域の制御はホウ素イオンビームを電気的に走査することにより行われる。走査方法として磁気的走査を用いることもできる。
【００２４】
またホウ素イオンビームをフラックス状に拡大して、ホウ素イオンのソースとシリコンウェハーとの間にストライプ状の遮蔽マスクを設け、この遮蔽マスクの開口部の幅を用いてホウ素イオン照射領域の制御を行っても良い。
【００２５】
低エネルギー照射の場合にはホウ素の表面からの飛程が短かいので、照射方向に対して直角な面（垂直入射では表面に平行な面）に平行なホウ素停止領域３の断面形状は、ほぼホウ素イオン照射領域の形状に等しくなる。
【００２６】
Ｎ+シリコンウェハー１の内部におけるホウ素の分布をさらに詳細に説明すれば、図１の下に示すように、ホウ素分布はホウ素イオン照射領域幅に亘って水平方向にほぼ平坦になり、その両側に注入されたホウ素の横広がりを生じる。
【００２７】
また図１の右に示すように、垂直方向の表面から浅い位置にホウ素イオンの飛程に相当するホウ素濃度のピークを生じる。引き続きアニール工程において、Ｎ+シリコンウェハー１の内部に注入されたホウ素の活性化熱処理を行えば、図１の右下がりハッチで示すように、ホウ素停止領域３がＰ+型に変化する。
【００２８】
次に図２を用いてＮ+シリコンウェハー１の表面から高エネルギーのホウ素イオンビーム２を照射する場合について説明する。高エネルギーのホウ素イオンビーム２を照射すればＮ+シリコンウェハー１の内部に注入されたホウ素の飛程は長いので、Ｎ+シリコンウェハー１の裏面近傍にホウ素停止領域３を形成することができる。なお図２、図３において、図１と対応する部分には同一の参照番号が付されている。
【００２９】
先にのべたように、Ｎ+シリコンウェハー１に注入されたホウ素分布には横広がりがあるので、裏面近傍に形成されるホウ素停止領域の幅が図１と等しくなるためには、図２の破線に示すように、図１に比べてホウ素イオン照射領域幅を狭めなければならない。
【００３０】
高エネルギー照射を行うことにより、Ｎ+シリコンウェハー１の裏面近傍にホウ素停止領域３を形成する場合には、図２の右に示すように、裏面近傍にホウ素濃度のピークを生じるようになる。このため、図２の破線の間に囲まれるホウ素停止領域３以外の領域では高エネルギーに加速されたホウ素イオンが単に通過するのみであり、ホウ素はほとんど添加されない。したがって、引き続きホウ素の活性化熱処理を行えば、図２に右下がりのハッチで示すようにホウ素停止領域３のみがＰ+に変化する。
【００３１】
このように、高エネルギー照射を行えばＮ+シリコンウェハー１の深い位置にＰ+領域を形成することができるが、表面からＰ+ホウ素停止領域３までの途中にはホウ素が添加されないので、この途中の領域をＰ+にすることができない。
【００３２】
図３及びその右に示すように、Ｎ+シリコンウェハー１の表面から裏面まで、幅が一様なストライプ状のＰ+ホウ素注入領域３ａを形成するためには、注入するホウ素イオンの加速エネルギーを連続的に変化させ、Ｎ+シリコンウェハー１の内部におけるホウ素の飛程を変化させることにより垂直方向に一様なホウ素分布を形成しなければならない。
【００３３】
すなわち、注入されたホウ素の横広がりは飛程が長いほど大きくなるので、図３に矢示したように、ホウ素イオン照射領域幅は加速エネルギーが高くホウ素の飛程が長いほど狭くなるように制御して、ホウ素注入領域３ａの濃度と幅を垂直方向に対して一様にする。
【００３４】
このとき、ホウ素の飛程の変化は、加速エネルギーを連続的に増加してホウ素注入領域３ａがＮ+シリコンウェハー１の表面から裏面に達するようにしても良いし、逆に加速エネルギーを連続的に減少してホウ素注入領域３がＮ+シリコンウェハー１の裏面から表面に達するようにしても良い。このようにして活性化熱処理を行えばホウ素注入領域３がＰ+に変化し、Ｎ+シリコンウェハー１を横断するスーパージャンクションを形成することができる。
【００３５】
上記第１の実施の形態において、ホウ素イオンの照射領域をスリット状に形成し、その幅を制御する場合について説明したが、この照射領域の形状は必ずしもスリット状である必要はない。
【００３６】
照射領域を任意の形状とし、その照射面積をホウ素イオンの加速エネルギーに応じて制御すれば、図３において、Ｐ+ホウ素注入領域３ａ内の不純物ホウ素濃度が照射方向に沿って一定であって、かつ、前記照射方向に直角な面内における前記Ｐ+ホウ素注入領域３ａの断面形状と断面積とが前記照射方向に沿って一定となるようにすることができる。
【００３７】
このように、Ｐ+ホウ素注入領域３ａの断面形状を任意とすることにより、スーパージャンクションのデバイスへの適用範囲を拡大することができる。なお、このことは以下に述べる各実施の形態についても同様である。
【００３８】
次に図４に基づき、本発明の第２の実施の形態について説明する。第２の実施の形態では、レジストの遮蔽マスクを用いてホウ素イオンを注入することにより、スーパージャンクションを形成する方法について説明する。図４において、１はＮ+シリコンウェハー、２はホウ素イオンビーム、３ａはＰ+ホウ素注入領域、４はフォトレジストである。
【００３９】
はじめに、ＰＥＰ(Photo-Engraving-Process:写真蝕刻工程の略称)を用いて、ホウ素イオン照射領域を開口部とするフォトレジスト４からなるホウ素イオンビームの遮蔽マスクを形成し、加速エネルギーを連続的に変化させてホウ素イオンビーム２を照射する。このとき、ホウ素イオンの照射は幅広いフラックス状のホウ素イオンを用いて一括照射を行っても良いし、ホウ素イオンビームを電気的又は磁気的に走査しても良い。
【００４０】
第１の実施の形態で説明したように、加速エネルギーを制御することによりＮ+シリコンウェハー１の内部におけるホウ素の飛程を制御して、Ｐ+ホウ素注入領域３ａが垂直方向に一定のホウ素濃度を示すようにする。このとき、加速エネルギーのみならずビーム電流を制御することにより同時に注入量の制御を行っても良い。
【００４１】
ホウ素の加速エネルギーと注入量の制御は、照射面に対して垂直方向にホウ素イオンの飛程の分布が互いに重なり合い、一様な分布になるように選択する。注人されたホウ素の横方向の広がりは、ホウ素の散乱により飛程が長いほど大きくなるので、Ｎ+シリコンウェハー１の厚さは、ストライプ状のＰ+ホウ素注入領域３ａが裏面近傍で重なり合うように選択している。
【００４２】
引き続きホウ素の活性化熱処理を行えば、図４の右下がりハッチで示すホウ素注入領域３ａがＰ+型に変化し、Ｎ+シリコンウェハー１を横断するスーパージャンクションを形成することができる。
【００４３】
このようにしてＮ+シリコンウェハー１の裏面に先に図７で説明したＮ+ドレイン領域を拡散又はイオン注入を用いて形成すれば、必ずしもＰ+ホウ素注入領域の幅が図３に示すように深さ方向に一定でなくても、良好な低損失電力用半導体装置を形成することができる。
【００４４】
なお、ホウ素イオン注入後のアニール工程において、ホウ素の拡散による横広がりを生じるため、Ｐ+ホウ素注入領域３ａの裏面近傍での重なりはさらに大きくなるが、Ｎ+シリコンウェハー１の裏面のＮ+ドレイン領域とウェハー内に３角形に残された図４のＮ+領域とが十分接続されるようにすれば、低損失電力用半導体装置の特性が大きく損なわれることはない。（図５（ｄ）の説明参照）。
【００４５】
次に図５に基づき、本発明の第３の実施の形態について説明する。第３の実施の形態では、反転マスクを用いたホウ素と燐のイオン注入によるスーパージャンクションの形成方法について説明する。図５（ａ）において１ａはシリコンウェハー、２はホウ素イオンビーム、３ａはＰ+ホウ素注入領域、４はフォトレジストである。
【００４６】
図５（ａ）に示すように、第２の実施の形態と同様フォトレジスト４からなる遮蔽マスクを用い、加速エネルギーを連続的に変化させてシリコンウェハー１ａにホウ素イオンビーム２を照射する。このようにしてシリコンウェハー１ａの内部に右下がりハッチで示すＰ+ホウ素注入領域３ａを形成する。
【００４７】
次に図５（ｂ）に示すように、ＰＥＰを用いてシリコンウェハー１ａの上に、前記フォトレジスト４とは開口部と遮蔽部とが互いに反転したフォトレジスト４ａからなる遮蔽マスクを形成する。この遮蔽マスクは、ポジ、ネガを反転させたフォトマスクをあらかじめ用意し、同一のフォトレジストを用いてシリコンウェハー１ａの上に形成しても良いし、同一のフォトマスクを用いてフォトレジストのポジ、ネガを反転することにより形成しても良い。
【００４８】
引き続き前記反転したフォトレジスト４ａからなる遮蔽マスクの開口部から、加速エネルギーを連続的に変化させて燐イオンビーム２ａを照射し、図５（ｂ）に左下がりハッチで示したＮ+燐注入領域３ｂを形成する。ここで、先のＰ+ホウ素注入領域３ａも、後のＮ+燐注入領域３ｂも、共に注入されたイオンの横方向広がりは飛程が長いほど大きくなるので、両者の横広がりは垂直方向に進むに従い互いに重なり、図５（ｂ）の実線、破線のクロスハッチで示すような補償領域３ｃが形成される。
【００４９】
ここで、注入されたホウ素と燐の活性化熱処理を行えば、ホウ素注入領域はＰ+に、燐注入領域はＮ+に変化し、両者の横広がりが重なった補償領域３ｃは、尾根伝いにＰ+／Ｎ+接合面が形成され、そのホウ素注入領域側は燐で補償されたＰ+領域、燐注入領域側はホウ素で補償されたＮ+領域となる。
【００５０】
このようにして形成されたスーパージャンクションの形状を図５（ｃ）に示す。活性化熱処理を終了した補償後のＰ+領域３ａ′と補償後のＮ+領域３ｂ′とは、それぞれ一定幅で深さ方向の濃度がほぼ一様な領域となる。
【００５１】
引き続き燐等を拡散又はイオン注入して、図５（ｄ）に示すようにＮ+ドレイン領域５とＮ+ソース領域６を形成し、さらに、Ｎ+ドレイン領域５に接続された補償後のＮ+領域３ｂ′とＮ+ソース領域６との間の基板表面に露出した補償後のＰ+領域３ａ′を覆うように、ゲート絶縁膜（図示せず）を介してゲート電極７を形成する。次にソース電極Ｓとドレイン電極Ｄを形成すれば目的とするデバイス構造が完成する。
【００５２】
このようにして基板表面に露出した補償後のＰ+領域３ａ′の表面をＮチャンネルに反転させれば、ＮＭＯＳ型のデバイスとして動作させることができる。すなわち、図５（ｄ）に示すデバイスは、高電圧が印加されるドレイン接合面が、ウェハー表面に対して垂直に広がるＰ+領域３ａ′とＮ+領域３ｂ′からなるスーパージャンクションで構成されるためオン抵抗が小さい。
【００５３】
また、ドレイン空乏層がこのスーパージャンクションに沿ってＮ+領域３ｂ′の内部を通り、Ｎ+ドレイン領域５に達するまで拡大されるので、耐圧の大きいＮＭＯＳ型の低損失電力用半導体装置として動作する特徴がある。なお、上記の説明において、Ｐ型、Ｎ型を反転すれば、同様にしてＰＭＯＳ型の低損失電力用半導体装置を形成することができる。
【００５４】
次に図６を用いて本発明の第４の実施の形態について説明する。第４の実施の形態ではＰ+シリコンインゴットに鉛マスクを介して中性子線を照射し、核反応によりシリコン原子を燐原子に変化させてスーパー・ジャンクションを形成する方法を説明する。
【００５５】
図６において１０は原子炉、１１は原子炉から発生した高速中性子線、１２は高速中性子線の減速材（水）、１３は減速材を通過した熱中性子線、１４は鉛マスクからなる中性子線のコリメータ、１５はコリメートされた中性子線、１６はＰ+シリコンインゴットである。
【００５６】
図６に示す装置構成において、Ｐ+シリコンインゴット１６をインゴットの成長軸方向と中性子線の照射方向とが平行になるように設置し、鉛マスク１４を介してコリメートされた中性子線１５を照射して原子核反応によりシリコン原子を燐原子に変化させ、Ｐ+領域１７（Ｐ+シリコンインゴットの一部）の中にＮ+領域１８を交互に形成する。
【００５７】
中性子線は原子炉の核分裂で生成された高速中性子線１１を減速材１２（水）を通過させることにより低エネルギーの熱中性子線１３とし、原子核反応の断面積を増加させる。
【００５８】
ストライプ状のＮ+領域１８は、Ｐ+のシリコンインゴット１６の表面に中性子を完全に吸収するストライプ状の鉛マスク１４を配置し、熱中性子線１３をコリメートされた中性子線１５にすることにより形成される。このとき、鉛の厚さは中性子を十分吸収し、通過する中性子線がＰ+シリコンインゴット１６の内部で十分平行になり、かつ、形成されるＮ+型領域１８の幅が一様になるように選択される。
【００５９】
中性子線の透過率は高いので、Ｐ+シリコンインゴット１６全体に幅の一様なＮ+領域１８を形成することができる。その後中性子線の照射方向（インゴットの成長軸方向）に対して直角にウェハーを切り出せば、ウェハー面に対して直角方向に多数のスーパージャンクションを備えるウェハーを一括して形成することができる。
【００６０】
なお本発明は上記の実施の形態に限定されることはない。例えば第１、第２の実施の形態において、Ｎ+シリコンウェハーにＰ+型不純物としてホウ素を注入する場合について説明したが、Ｎ+領域を備えるシリコンウェハーを用いれば同様にスーパージャンクション領域を備えるシリコンウェハーを得ることができる。
【００６１】
一般に第１、第２導電型のシリコンウェハーに、それぞれ第２、第１導電型の不純物を注入することにより、同様なスーパージャンクションを形成できることはいうまでもない。
【００６２】
また、第４の実施の形態において、Ｐ+シリコンインゴットをＰ+領域を備えたシリコンインゴットとすれば、同様にスーパージャンクション領域を備えるシリコンインゴットを得ることができる。
【００６３】
また、中性子線照射の方向はシリコンインゴットの成長軸に対して平行としたが、Ｐ+領域を備えるシリコンインゴットに対して、任意の方向からコリメートされた中性子線を照射することにより、スーパージャンクションを形成することができる。
【００６４】
第４の実施の形態において、Ｐ+シリコンに中性子線を照射する場合について説明したが、必ずしもシリコンに限定されるものではない。ゲルマニウムやシリコンカーバイト等の４族元素からなる半導体材料に対して同様の方法を用いることができる。その他本発明の要旨を逸脱しない範囲で種々変形して実施することができる。
【００６５】
【発明の効果】
上述したように本発明のスーパージャンクションの形成方法によれば、従来用いてきた選択結晶成長やトレンチエッチング等の複雑で製造が困難な工程を用いることなく、深さ方向に一様で任意の断面形状を有するスーパージャンクションを形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る低エネルギーイオン照射のホウ素分布を示す図。
【図２】本発明の第１の実施の形態に係る高エネルギーイオン照射のホウ素分布を示す図。
【図３】本発明の第１の実施の形態に係るイオン照射を用いたスーパージャンクションの製造方法を示す図。
【図４】本発明の第２の実施の形態に係る遮蔽マスクを用いたスーパージャンクションの製造方法を示す図。
【図５】本発明の第３の実施の形態に係る反転遮蔽マスクを用いたスーパージャンクションの製造方法を示す図。
【図６】本発明の第４の実施の形態に係る中性子線照射を用いたスーパージャンクションの製造方法を示す図。
【図７】従来のスーパージャンクションの製造方法の一例を示す図。
【符号の説明】
１…Ｎ+ シリコンウェハー
１ａ…シリコンウェハー
２…ホウ素イオンビーム
２ａ…燐イオンビーム
３…Ｐ+ ホウ素停止領域
３ａ…Ｐ+ ホウ素注入領域
３ａ′…補償後のＰ+ 領域
３ｂ…Ｎ+ 燐注入領域
３ｂ′…補償後のＮ+ 領域
３ｃ…補償領域
４…フォトレジスト
４ａ…反転フォトレジスト
５…Ｎ+ ドレイン領域
６…Ｎ+ ソース領域
７…ゲート電極
１０…原子炉
１１…高速中性子線
１２…減速材
１３…熱中性子線
１４…鉛マスク
１５…コリメートされた中性子線
１６…Ｐ+ シリコンインゴット
１７…Ｐ+ 領域
１８…Ｎ+ 領域
１０１…Ｎ+ ドレイン領域
１０２…Ｎ型シリコンウェハー
１０３…トレンチ
１０４…Ｐ+ イオン注入
１０５…Ｎ+ シリコン選択結晶生長
１０６…切断面
１０７…Ｐ+ 領域
１０８…Ｎ+ ソース領域
１０９…ゲート電極

Claims (21)

  1. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記第１、第２導電型の領域の不純物濃度が照射方向に沿って一定であって、かつ、前記照射方向に直角な面内における前記第１、第２導電型の領域の断面形状と断面積とが前記照射方向に沿って一定となるように、前記不純物イオンの加速エネルギーと前記不純物イオンの照射領域の面積とを制御することを特徴とする半導体装置の製造方法。
  2. 前記照射領域の面積は、前記不純物イオンの電気的又は磁気的走査により制御され、前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記照射領域の面積を変化させることを特徴とする請求項１の半導体装置の製造方法。
  3. 前記照射領域の面積は、前記不純物イオンを遮蔽するマスクにより制御され、前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記マスクの開口面積を変化させることを特徴とする請求項１記載の半導体装置の製造方法。
  4. 前記照射領域の面積は、不純物イオンからなるイオンビームを形成し、前記照射領域上を前記イオンビームにより垂直方向および水平方向に走査することにより制御され、前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの変化に応じて前記照射領域の面積を変化させることを特徴とする請求項１の半導体装置の製造方法。
  5. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの増加に応じて前記照射領域の面積を減少させることを特徴とする請求項２または４に記載の半導体装置の製造方法。
  6. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの減少に応じて前記照射領域の面積を増加させることを特徴とする請求項２または４に記載の半導体装置の製造方法。
  7. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記照射方向に直角な面内における前記第１、第２導電型の領域の断面形状と断面積とが前記照射方向に沿って一定となるように互いに反転関係にある前記不純物イオンの遮蔽マスクを用いて前記不純物イオンの照射領域を定め、前記第１、第２導電型の領域の不純物濃度が照射方向に沿って一定となるように前記不純物イオンの加速エネルギーを制御し、ポジ型レジスト及びネガ型レジストを用いて前記半導体上に同じマスクパターンを焼き付けることにより、前記互いに反転関係にある前記不純物イオンの遮蔽マスクを形成することを特徴とする半導体装置の製造方法。
  8. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記不純物イオンの照射領域の面積は前記不純物イオンの電気的又は磁気的走査により制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、照射方向に垂直な面内における前記第１、第２導電型の領域の断面形状と断面積とが照射方向に沿って一定となるように、前記加速エネルギーの増加に応じて前記照射領域の面積を減少させることを特徴とする半導体装置の製造方法。
  9. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記不純物イオンの照射領域の面積は前記不純物イオンの電気的又は磁気的走査により制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、照射方向に垂直な面内における前記第１、第２導電型の領域の断面形状と断面積とが照射方向に沿って一定となるように、前記加速エネルギーの減少に応じて前記照射領域の面積を増加させることを特徴とする半導体装置の製造方法。
  10. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記不純物イオンの照射領域の面積は前記不純物イオンの電気的又は磁気的走査により制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、照射方向に垂直な面内における前記第１、第２導電型の領域の断面形状と断面積とが照射方向に沿って一定となるように、前記加速エネルギーの減少に応じて前記マスクの開口面積を増加させることを特徴とする半導体装置の製造方法。
  11. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記不純物イオンの照射領域の面積は前記不純物イオンの電気的又は磁気的走査により制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、照射方向に垂直な面内における前記第１、第２導電型の領域の断面形状と断面積とが照射方向に沿って一定となるように、前記加速エネルギーの増加に応じて前記マスクの開口面積を減少させることを特徴とする半導体装置の製造方法。
  12. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記不純物イオンの照射領域の面積は、不純物イオンからなるイオンビームを形成し、前記照射領域上を前記イオンビームにより垂直方向および水平方向に走査することにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、照射方向に垂直な面内における前記第１、第２導電型の領域の断面形状と断面積とが照射方向に沿って一定となるように、前記加速エネルギーの増加に応じて前記照射領域の面積を減少させることを特徴とする半導体装置の製造方法。
  13. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記不純物イオンの照射領域の面積は、不純物イオンからなるイオンビームを形成し、前記照射領域上を前記イオンビームにより垂直方向および水平方向に走査することにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、照射方向に垂直な面内における前記第１、第２導電型の領域の断面形状と断面積とが照射方向に沿って一定となるように、前記加速エネルギーの減少に応じて前記照射領域の面積を増加させることを特徴とする半導体装置の製造方法。
  14. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記不純物イオンの照射領域の面積は、不純物イオンからなるイオンビームを形成し、前記照射領域上を前記イオンビームにより垂直方向および水平方向に走査することにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、照射方向に垂直な面内における前記第１、第２導電型の領域の断面形状と断面積とが照射方向に沿って一定となるように、前記加速エネルギーの減少に応じて前記マスクの開口面積を増加させることを特徴とする半導体装置の製造方法。
  15. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記不純物イオンの照射領域の面積は、不純物イオンからなるイオンビームを形成し、前記照射領域上を前記イオンビームにより垂直方向および水平方向に走査することにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、照射方向に垂直な面内における前記第１、第２導電型の領域の断面形状と断面積とが照射方向に沿って一定となるように、前記加速エネルギーの増加に応じて前記マスクの開口面積を減少させることを特徴とする半導体装置の製造方法。
  16. 前記イオンビームは前記照射領域上を電気的または磁気的に走査されることを特徴とする請求項４、１２、１３、１４または１５に記載の半導体装置の製造方法。
  17. 前記イオンビームは前記半導体を移動させることにより前記照射領域上を走査されることを特徴とする請求項４、１２、１３、１４または１５に記載の半導体装置の製造方法。
  18. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、前記不純物イオンの照射領域の面積は、前記不純物イオンを遮蔽するマスクにより制御され、前記不純物イオンの加速エネルギー及び前記照射領域の面積の制御は、照射方向に垂直な面内における前記第１、第２導電型の領域の断面形状と断面積とが照射方向に沿って一定となるように、前記加速エネルギーの変化に応じて前記マスクの開口面積を変化させることを特徴とする半導体装置の製造方法。
  19. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの増加に応じて前記マスクの開口面積を減少させることを特徴とする請求項３または１８に記載の半導体装置の製造方法。
  20. 前記加速エネルギー及び前記照射領域の面積の制御は、前記加速エネルギーの減少に応じて前記マスクの開口面積を増加させることを特徴とする請求項３または１８に記載の半導体装置の製造方法。
  21. 半導体に不純物イオンを選択的に照射することにより、ウェハー表面に対して交互に配置された第１導電型の領域及び第２導電型の領域を前記半導体中に形成する半導体装置の製造方法において、
    前記第１導電型及び第２導電型の領域を接合が形成されるように交互に配置し、照射方向に直角な面内における前記第１、第２導電型の領域の断面形状と断面積とが前記照射方向に沿って一定となるように互いに反転関係にあるポジ型レジスト及びネガ型レジストを用いて前記半導体上に同じマスクパターンを焼き付けることにより前記不純物イオンの遮蔽マスクを形成し、この遮蔽マスクを用いて前記不純物イオンの照射領域を定めることを特徴とする半導体装置の製造方法。
JP18168799A 1999-06-28 1999-06-28 半導体装置の製造方法 Expired - Fee Related JP3851744B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18168799A JP3851744B2 (ja) 1999-06-28 1999-06-28 半導体装置の製造方法
US09/604,100 US6346464B1 (en) 1999-06-28 2000-06-27 Manufacturing method of semiconductor device
US10/817,623 USRE41181E1 (en) 1999-06-28 2004-04-05 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18168799A JP3851744B2 (ja) 1999-06-28 1999-06-28 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006086192A Division JP4580886B2 (ja) 2006-03-27 2006-03-27 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2001015448A JP2001015448A (ja) 2001-01-19
JP2001015448A5 JP2001015448A5 (ja) 2005-02-03
JP3851744B2 true JP3851744B2 (ja) 2006-11-29

Family

ID=16105125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18168799A Expired - Fee Related JP3851744B2 (ja) 1999-06-28 1999-06-28 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US6346464B1 (ja)
JP (1) JP3851744B2 (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461918B1 (en) 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
FI120310B (fi) * 2001-02-13 2009-09-15 Valtion Teknillinen Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US7078296B2 (en) 2002-01-16 2006-07-18 Fairchild Semiconductor Corporation Self-aligned trench MOSFETs and methods for making the same
KR100859701B1 (ko) 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7033891B2 (en) 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7199006B2 (en) * 2003-12-19 2007-04-03 Third Dimension (3D) Semiconductor, Inc. Planarization method of manufacturing a superjunction device
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
US20050242411A1 (en) * 2004-04-29 2005-11-03 Hsuan Tso [superjunction schottky device and fabrication thereof]
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US7385248B2 (en) 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
JP4182986B2 (ja) * 2006-04-19 2008-11-19 トヨタ自動車株式会社 半導体装置とその製造方法
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
JP5011881B2 (ja) * 2006-08-11 2012-08-29 株式会社デンソー 半導体装置の製造方法
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
KR101630734B1 (ko) 2007-09-21 2016-06-16 페어차일드 세미컨덕터 코포레이션 전력 소자
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5528076B2 (ja) * 2009-12-03 2014-06-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5533067B2 (ja) * 2010-03-15 2014-06-25 富士電機株式会社 超接合半導体装置の製造方法
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8487371B2 (en) 2011-03-29 2013-07-16 Fairchild Semiconductor Corporation Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US20120329233A1 (en) * 2011-06-27 2012-12-27 Ruei-Hao Huang Wafer treatment method and fabricating method of mos transistor
US8710620B2 (en) 2012-07-18 2014-04-29 Infineon Technologies Ag Method of manufacturing semiconductor devices using ion implantation
US8884409B2 (en) 2012-07-26 2014-11-11 Advanced Micro Devices, Inc. Wafer backside doping for thermal neutron shielding
CN103681262B (zh) * 2012-09-17 2017-07-11 中国科学院微电子研究所 一种高度电荷平衡超结器件的制作方法
DE102015202121B4 (de) * 2015-02-06 2017-09-14 Infineon Technologies Ag SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser
DE102016110523B4 (de) * 2016-06-08 2023-04-06 Infineon Technologies Ag Verarbeiten einer Leistungshalbleitervorrichtung
US10636660B2 (en) * 2018-09-28 2020-04-28 General Electric Company Super-junction semiconductor device fabrication
CN110491779B (zh) * 2019-08-22 2022-05-20 吉林华微电子股份有限公司 Vld终端的制造方法及vld终端
CN111326567A (zh) * 2020-03-06 2020-06-23 上海瞻芯电子科技有限公司 超级结的制造方法及其超级结肖特基二极管

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4033788A (en) * 1973-12-10 1977-07-05 Hughes Aircraft Company Ion implanted gallium arsenide semiconductor devices fabricated in semi-insulating gallium arsenide substrates
US4472871A (en) * 1978-09-21 1984-09-25 Mostek Corporation Method of making a plurality of MOSFETs having different threshold voltages
JPS5669823A (en) 1979-11-09 1981-06-11 Nippon Telegr & Teleph Corp <Ntt> Impurity-adding method for semiconductor
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
US5141882A (en) * 1989-04-05 1992-08-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor field effect device having channel stop and channel region formed in a well and manufacturing method therefor
DE4309764C2 (de) 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET
GB2316224B (en) * 1996-06-14 2000-10-04 Applied Materials Inc Ion implantation method
TW330318B (en) * 1997-01-28 1998-04-21 Ind Tech Res Inst The BJT device and its producing method
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US6027953A (en) * 1998-02-25 2000-02-22 Industrial Technology Research Institute Lateral PN arrayed digital X-ray image sensor
JP2000156978A (ja) * 1998-11-17 2000-06-06 Fuji Electric Co Ltd ソフトスイッチング回路
JP4447065B2 (ja) 1999-01-11 2010-04-07 富士電機システムズ株式会社 超接合半導体素子の製造方法

Also Published As

Publication number Publication date
JP2001015448A (ja) 2001-01-19
US6346464B1 (en) 2002-02-12
USRE41181E1 (en) 2010-03-30

Similar Documents

Publication Publication Date Title
JP3851744B2 (ja) 半導体装置の製造方法
US10950446B2 (en) Manufacturing method of semiconductor device
KR100615657B1 (ko) 격자간 원자들을 생성하기 위한 준-비정질의 경사각 주입을 이용하여 강화된 횡방향 확산을 제공하는 채널 길이가 감소된 저농도로 도핑된 드레인 트랜지스터
KR100527207B1 (ko) 도펀트 확산을 가로막도록 생성된 격자간 변화도를 이용한접합 깊이 및 채널 길이의 제어
JP2001015448A5 (ja)
TWI696214B (zh) 離子植入方法及離子植入裝置
JP3115916B2 (ja) 浅い注入を行うための多角度注入法
TWI390581B (zh) 離子束角度擴散控制的技術
CN101982871A (zh) 一种功率器件及其制造方法
TW200818231A (en) Beam angle adjustment in ion implanters
JP4580886B2 (ja) 半導体装置の製造方法
JP4336804B2 (ja) 絶縁ゲート電界効果トランジスタの製造方法
GB1562875A (en) Method of making static induction transistor locic
US4305201A (en) Process for the production of a MIS field effect transistor having an adjustable, extremely short channel length
JP2677987B2 (ja) 半導体集積回路装置の製造方法
JP7384106B2 (ja) 半導体装置の製造方法
TWI601293B (zh) Tunneling field effect transistor
KR100640207B1 (ko) 박막트랜지스터 및 그 제조방법
JP2000077350A (ja) 電力用半導体装置及びその製造方法
JPH038323A (ja) イオン注入方法およびイオン注入装置
JPH07297414A (ja) 半導体装置とその製造方法
KR100548567B1 (ko) 전계효과 트랜지스터 제조방법
KR100505859B1 (ko) 도펀트확산을가로막도록생성된격자간변화도를이용한접합깊이및채널길이의제어
KR100293269B1 (ko) 반도체 소자 제조방법
JP2007317833A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060904

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130908

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees