[go: up one dir, main page]

CN1828830A - 在具有空位团的衬底中形成的薄层的转移的方法 - Google Patents

在具有空位团的衬底中形成的薄层的转移的方法 Download PDF

Info

Publication number
CN1828830A
CN1828830A CNA2006100019925A CN200610001992A CN1828830A CN 1828830 A CN1828830 A CN 1828830A CN A2006100019925 A CNA2006100019925 A CN A2006100019925A CN 200610001992 A CN200610001992 A CN 200610001992A CN 1828830 A CN1828830 A CN 1828830A
Authority
CN
China
Prior art keywords
donor substrate
substrate
density
support substrates
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100019925A
Other languages
English (en)
Other versions
CN100524620C (zh
Inventor
C·马勒维尔
E·尼雷特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1828830A publication Critical patent/CN1828830A/zh
Application granted granted Critical
Publication of CN100524620C publication Critical patent/CN100524620C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47L—DOMESTIC WASHING OR CLEANING; SUCTION CLEANERS IN GENERAL
    • A47L9/00—Details or accessories of suction cleaners, e.g. mechanical means for controlling the suction or for effecting pulsating action; Storing devices specially adapted to suction cleaners or parts thereof; Carrying-vehicles specially adapted for suction cleaners
    • A47L9/24—Hoses or pipes; Hose or pipe couplings
    • A47L9/242—Hose or pipe couplings
    • A47L9/246—Hose or pipe couplings with electrical connectors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

按照本发明的第一方面，涉及一种用于制造衬底的方法，该衬底包括半导体材料的薄层和支撑衬底，通过将具有第一密度的空位团的施主衬底的一部分转移到支撑衬底上而形成所述的薄层，其特征在于：该方法包括：在将施主衬底的所述部分转移到支撑衬底之后，补救存在于被转移到支撑衬底上的施主衬底的该部分中的空位团的步骤，使其从第一密度降低到第二密度；在所述补救步骤之前，采用一个或几个步骤使得不增加在施主衬底的所述部分中具有第一密度的空位团的尺寸。本发明还涉及通过此方法获得的SeOI衬底，以及用于循环利用衬底的方法，该衬底具有空位团并且已经被用作施主衬底，从其上获得薄层并转移到支撑衬底上。

Description

在具有空位团的衬底中形成的薄层的转移的方法
技术领域
本发明涉及一种通过将薄层的半导体材料从施主衬底转移到支撑衬底以制造衬底的方法。
本发明的一个应用领域是制造绝缘体上半导体(SeOI)结构(例如绝缘体上硅(SOI)结构)的方法，这些SeOI结构用作电子元件、光学元件和光电子元件的衬底。
背景技术
因此SeOI结构包括插在半导体材料制成的薄层与支撑衬底之间的绝缘层。
SMARTCUT型方法是这种类型方法的一个示例。这些方法对应于本发明的优选实施例。
在“Kluwer Academic Publishers”出版的Jean-Pierre Colinge的“Silicon-On-Insulator Technology：Materials to VLSI，第二版”文献的50和51页中给出了关于SMARTCUT方法的详细说明。
使用SMARTCUT方法制造SeOI结构以及特别是其中的薄层特别薄的(通常小于400nm)SeOI结构需要使用结晶起因的微粒没有任何空位团(公知为结晶起因的微粒(crystal originated particle)或COPs)形式的缺陷的初始施主衬底。
这些存在于施主衬底体积中的空位团可以产生尺寸大于最终SeOI结构的薄层厚度的缺陷。
这些所述的贯穿缺陷据说是致命缺陷；形成在这些缺陷上的部件将不能工作。因此，这些贯穿缺陷的存在是控制将在最终结构上形成的部件质量的参数。因此，必须使存在的这些贯穿缺陷最小化。
明显地，应当理解，如果薄层的厚度很薄，则贯穿缺陷的问题特别重要。
一种用于限制SeOI结构中贯穿缺陷的并且在过去被频繁使用的解决方案是使用具有非常高的晶体质量、具有低COP密度的初始衬底。
通常通过切割由CZ(长晶)方法获得的晶棒(ingot)来形成初始衬底。
控制拉晶速度(pulling speed)和晶棒冷却速率提供了降低空位团型缺陷数量的手段。因此，通常通过切割由CZ(柴氏提拉(Czochralskipulling)方法获得的晶棒来形成几乎没有COP的初始衬底，CZ(Czochralski pulling)方法使用特定的拉晶条件和特别缓慢的拉晶(拉晶也被称作“极慢拉晶”，以获得由于缺陷数量非常少而被本领域所技术人员称作几乎完美的晶体)。
通过切割由较简单和/或较快速拉晶方法获得的晶棒所形成的衬底具有相对较多的空位团，因此被认为与目标应用领域(例如，光学元件、电子元件或光电子元件)所施加的限制不相容。
例如，通过切割在小于0.5mm/min速率下由“极慢拉晶”型拉晶获得的几乎完美的晶体所形成的衬底，通常具有在0.045至0.075COPs/cm2之间的COP(大于0.1μm)密度(相当于在晶片周围允许5mm的限制区的、具有300mm直径、660cm2的表面积的晶片中具有30到50个大于0.1μm的COP。
相比较地，使用速率比“极慢拉晶”型拉晶快1.2至1.5倍的标准拉晶所获得的衬底将具有在1.5至4.5COPs/cm2之间的COP(大于0.1μm)密度(相当于在300mm直径的晶片中具有1000到3000个大于0.1μm的COP)。
应当注意，拉晶期间的晶棒冷却速率是影响其晶体质量的另一个因素。在W.von Ammon和E.Domberger的“Si MELT GROWTH：GROWN-IN DEFECTS AND SIMULATION OF THEIR FORMATION”的1.6章中在INSPEC出版社出版(1998年1月)的Robert Hull的“Properties of Crystalline Silicon”文献的39至51页给出了关于此主题的信息，信息说明了高的冷却速率(拉晶被称为“快速冷却”)会增加缺陷密度。因此，通过切割由“快速冷却”型拉晶获得的晶棒所形成的衬底也和本发明应用领域中所施加的限制不相容。
高质量衬底(通过CZ“极慢拉晶”型拉晶获得的几乎没有COP的几乎完美的晶体)的生产效率明显低于使用简单和/或快速拉晶方法的衬底的生产效率。因此，通过“极慢拉晶”型拉晶所生产的几乎完美的衬底特别昂贵；其成本通常比通过标准CZ拉晶获得的衬底的成本高30％。
应当注意，还提出过使用先前热处理的标准衬底作为制造SOI结构方法中的初始衬底，以降低COP的数量。例如，在Solid StateTechnology journal在第2003年3月期发行的J.L.Vasat和T.Torack的文章“A NOVEL METHOD FOR ACHIEVING VERY LOW COPS IN CZWAFERS”中给出了关于此主题的其它信息。
但是，使用这种先前热处理也不令人满意。这种处理改变了初始衬底的表面特性(特别是增加了其表面粗糙度)，使得在将初始衬底键结到支撑衬底的过程中出现问题(特别是键结质量下降)。此外，此先前热处理能够产生“滑线”型缺陷或氧化沉淀物将损害通常用在SMARTCUT型方法中的初始衬底的循环使用。
发明内容
本发明的一个目的是降低通过将半导体材料的薄层从施主衬底转移到支撑衬底而制造的衬底的成本价格，特别是SeOI衬底的成本价格。
更具体地，本发明的目的是，能够在SMARTCUT型转移方法中使用通过切割由比“极慢拉晶”型拉晶更具有成本效率的CZ拉晶以得到几近完美晶体而获得的晶棒所形成的初始衬底，同时使薄层晶体质量与预想的应用相符合，而不会遇到任何使用上述先前热处理技术所导致的键结或循环利用类型的问题。
为了实现此目的，按照第一方面，本发明提出一种用于制造绝缘体上半导体衬底的方法，该衬底包括插在半导体材料的薄层与支撑衬底之间的绝缘层，通过将具有第一密度的空位团的施主衬底的一部分转移到支撑衬底上形成所述薄层，该方法特征在于包括：
·在将所述部分从施主衬底转移到支撑衬底之前，采用形成绝缘层的步骤以使得不增加在施主衬底的该部分中具有第一密度的空位团的尺寸，
·在转移之后，补救(curing step)存在于被转移到支撑衬底上的施主衬底的该部分中的空位团的步骤，使其从第一密度降低到第二密度。
下面给出此方法的一些优选但非限制性的方面的列表：
—通过支撑衬底的热氧化来执行绝缘层的形成步骤；
—通过在施主衬底和/或支撑衬底上沉积氧化物层来执行绝缘层的形成步骤；
—在转移之后立即执行补救步骤；
—在转移之后通过对获得的结构进行热退火来执行补救步骤；
—在非氧化环境下进行热退火；
—在含有纯氢、纯氩或氢/氩混合物的环境下进行热退火；
—热退火是快速热退火(RTP)；
—在炉中进行热退火；
—热退火是在含有氢和盐酸的环境下执行的平滑退火；
—施主衬底是通过切割由拉晶获得的所述半导体材料的晶棒所形成的衬底，拉晶产生的空位团的平均尺寸小于通过切割由缓慢拉晶获得的晶棒所形成的几乎完美的衬底中存在的空位团的尺寸；
—通过切割由CZ拉晶获得的晶棒所形成施主衬底，使得产生的大于0.14μm的空位团的密度小于0.01/cm2；
—方法包括用于制备施主衬底的预先步骤，预先步骤包括以下的操作：
—通过拉晶制造所述半导体材料的晶棒，拉晶产生的空位团的平均尺寸小于通过切割由缓慢拉晶获得的晶棒所形成的几乎完美的衬底中存在的空位团的尺寸；
—在此晶棒中切割施主衬底；
—通过切割由CZ拉晶所获得的晶棒形成施主衬底，使得产生的小于0.2μm的空位团的密度大于1.5/cm2；
—通过切割由CZ拉晶所获得的晶棒形成施主衬底，使得产生的小于0.12μm的空位团的密度大于3/cm2；
—通过切割由CZ方法以至少大于用于获得几乎完美晶体的所述缓慢拉晶的速率的1.2倍速率进行拉晶所获得的晶棒来形成施主衬底；
—通过切割经历快速冷却的晶棒来形成施主衬底；
—施主衬底是通过切割经历氮掺杂的晶棒所形成的衬底；
—方法包括在施主衬底厚度内生成脆化区域的步骤，所述施主衬底在之前没有经历清洁处理(cleaning treatment)；
—在生成脆化区域的步骤之前，方法包括在施主衬底表面上沉积氧化物层以形成保护层的步骤，一旦已经生成了脆化区域就可能去除所述保护层；
—施主衬底由硅制成；
—按照与施主衬底相同的方式获得支撑衬底。
按照另一方面，本发明涉及一种绝缘体上半导体衬底，该衬底包括插在半导体材料的薄层与使用本发明第一方面的方法获得的支撑衬底之间的绝缘层，并且本发明特别涉及一种从具有空位团密度大约等于3/cm2的施主衬底获得的SeOI衬底，其特征在于薄层最终包括的空位团的密度大约等于或小于0.075/cm2。
按照另一方面，本发明涉及一种用于制造衬底的方法，该衬底包括半导体材料的薄层和支撑衬底，通过将具有第一密度的空位团的施主衬底的一部分转移到支撑衬底上来形成所述薄层，该方法特征在于包括：
·在将施主衬底的所述部分转移到支撑衬底之后，补救存在于被转移到支撑衬底上的施主衬底的该部分中的空位团的步骤，使其从第一密度降低到第二密度，
·在所述补救步骤之前，采用一个或几个步骤使得不增加在施主衬底的所述部分中具有第一密度的空位团的尺寸。
按照另一方面，本发明涉及一种用于循环利用衬底的方法，该衬底具有空位团并且被用作从其上获得薄层并转移薄层到支撑衬底上的施主衬底，，该方法特征在于方法包括使用一个或几个步骤以使得不增加在所述衬底中存在的空位团的尺寸。
附图说明
在阅读下面的本发明优选实施例的详细说明之后，本发明其它的方面、目的和优点将变得更清楚，参照附图给出非限制性的示例，其中：
图1显示了作为晶棒拉晶速率的函数的COP的尺寸和密度的变化；
图2显示了在实施本发明方法的可能的实施例期间COP的补救。
具体实施方式
本发明涉及一种用于制造衬底的方法，该衬底包括半导体材料的薄层和支撑衬底，通过转移具有第一密度的空位团的施主衬底的一部分来形成所述的薄层。
本发明的一个优选实施例特别涉及SMARTCUT型转移方法，下面将说明其主要步骤。
形成薄层的半导体材料施主衬底受到核素注入，以便在施主衬底的厚度内生成脆化区域。然后使其中被注入的施主衬底的表面与支撑衬底紧密接触。然后在脆化区域的水平面分离施主衬底，由此施主衬底的一部分被转移到支撑衬底上以便在支撑衬底上形成薄层。
当制造SeOI结构时，在薄层与支撑衬底之间插入绝缘层。
在本发明的上下文中，不是必须通过切割由“极慢拉晶”型CZ拉晶所获得的具有几乎完美的晶体质量(“几乎完美的晶体”)的晶棒来形成施主衬底。
相反，在按照本发明的用于将薄层从施主衬底转移到支撑衬底的方法的一个有利实施例中，通过切割由拉晶获得的半导体材料的晶棒来形成施主衬底，拉晶产生的空位团的平均尺寸小于通过切割由缓慢拉晶获得的晶棒所形成的几乎完美的衬底中存在的空位团的平均尺寸。
按照一个可能的实施例，本发明的方法包括用于制备施主衬底的预先步骤，预先步骤包括通过拉晶来制造半导体材料的晶棒的操作，拉晶产生的空位团的平均尺寸小于通过缓慢拉晶所获得的几乎完美的晶体中存在的空位团的平均尺寸，本发明的方法还包括在此晶棒中切割施主衬底的步骤。
上述的拉晶模式具有优点，其相对于“极慢拉晶”型拉晶不是非常昂贵。
例如，这种类型的拉晶模式包括快速CZ拉晶或快速冷却，以获得通常称为“低缺陷晶体”或称为“标准晶体”的晶体。
按照本发明方法的一个有利的实施例，当拉晶从其获得施主衬底的晶棒时，能够进行氮掺杂。这种类型的氮掺杂能够促进补救步骤(将在下面详细说明)，以便从转移的薄层去除COP。例如，在“Journal ofApplied Physics”期刊第2002年7月，92卷，1号的X.YU，D.YANG，X.MA，J.YANG，L.LI和D.QUE等人的“GROWN-IN DEFECTS INNITROGEN-DOPED CZROCHRALSKI SILICON”中给出了关于此主题的信息，其中描述了晶棒的氮掺杂提供了一种产生较小COP(公认的是具有较大的密度)的方法，该方法更容易受到热处理的影响。
优选地，在对晶棒拉晶期间进行的氮掺杂适于引入1014至5×1015氮原子/cm3。
按照本发明的一个有利的实施例，也按照上述制备施主衬底的方式来制备支撑衬底，特别是通过切割由标准CZ拉晶形成的晶棒。
参照图1，该图显示了作为按照CZ方法的半导体材料晶棒的拉晶速率的函数的COP的尺寸变化和COP的密度变化。
使用KLA-Tencor公司制造的用于激光检查晶片的表面扫描SP1工具来获得此图中显示的关于COP数量和它们尺寸的数据，特别是对300mm直径晶片表面下的最多5000埃的厚度内的大于0.1μm的COP进行计数。
从图1中清晰可见，COP的密度随着拉晶速率而增加，而它们的尺寸随着拉晶速率而降低。
因此，通过小于0.5mm/min的极慢拉晶速率获得的衬底，其中尺寸在0.1μm至0.3μm之间的COP的密度大约在0.045至0.075COPs/cm2之间(相当于在300mm直径的晶片中具有30到50个尺寸在0.1μm至0.3μm之间的COP)。
这是具有几乎完美的晶体质量(几乎完美的晶体)的衬底，其通常在SMARTCUT型方法中用作施主衬底。
在通过拉晶速度大于“极慢拉晶”型的拉晶速度1至1.2倍的“缓慢拉晶”型拉晶所获得衬底中，尺寸在0.1μm至0.3μm之间的COP的密度大约在0.75至1.5COPs/cm2之间(相当于在300mm直径的晶片中具有500到1000个尺寸在0.1μm至0.3μm之间的COP)。
在通过拉晶速度大于“极慢拉晶”型的拉晶速度1至1.2倍的“标准”拉晶所获得衬底中，尺寸在0.1μm至0.2μm之间的COP的密度大约在1.5至4.5COPs/cm2之间(相当于在300mm直径的晶片中具有1000到3000个尺寸在0.1μm至0.2μm之间的COP)。
最后，在通过拉晶速度大于“极慢拉晶”型的拉晶速度1.5至2倍的“快速拉晶”型拉晶所获得衬底中，尺寸在0.1μm至0.12μm之间的COP的密度明显大于3COPs/cm2之间(相当于在300mm直径的晶片中具有2000个尺寸在0.1μm至0.12μm之间的COP)。
如图所示，在通过标准或快速拉晶获得的晶棒中切割的衬底具有高密度的小COP，而在通过缓慢或极慢拉晶获得的晶棒中切割的衬底具有低密度的大COP。因此，控制拉晶速度提供了一种控制COP的尺寸和密度的手段。
在与控制拉晶速度相同的方式中，控制晶棒冷却速率提供了一种控制COP的尺寸和密度的手段。因此，如在已经提到的文献“Si MELTGROWTH：GROWN-IN DEFECTS AND SIMULATION OF THEIRFORMATION”中所述，晶棒的快速冷却降低了缺陷的尺寸，但是增加了缺陷的数量。通常，快速冷却涉及减少1100℃至800℃之间的冷却时间的晶棒的冷却。
在说明书的其余部分中，我们将使用产生的空位团的平均尺寸小于几乎完美的晶体(例如通过“快速拉晶”型拉晶获得的)中存在的空位团的尺寸的拉晶产生空位团的示例。应当理解，本发明不限于这种拉晶模式，而是能够扩展至包括任何拉晶模式，有利地地是，虽然本发明扩展到导致衬底具有大量的COP的任何拉晶模式，但是其比用于获得几乎完美的晶体衬底的拉晶更经济。
因此，通过CZ“快速拉晶”型拉晶(其明显比“极慢拉晶”型拉晶便宜)制备支撑衬底，提供了具有高密度的小COP的初始衬底。
当通过快速拉晶型CZ方法(与极慢拉晶相对)制造施主衬底时，并且如果所述的拉晶衬底在转移薄层之前没有经历能够增加COP尺寸的步骤，则在转移到支撑衬底上之后薄层将不具有任何能够产生贯穿缺陷的COP。
由于快速拉晶型，所以施主衬底将只具有小的COP(无可否认，具有大的密度)，该COP不可能穿通转移的薄层的整个厚度。
但是，在SMARTCUT型转移方法中通常执行的一些操作能够增加COP的尺寸，因此导致形成贯穿缺陷。例如氧化、基本清洁、剖光作用在COP上并且增加了它们的尺寸，特别是通过在所有方向中刻蚀COP的壁时。
当通常使用SMARTCUT方法来制造SeOI型衬底时，施主衬底通常在注入核素之前经历热氧化，以形成在转移之后插在薄层与支撑衬底之间的绝缘层(此层通常称作埋入氧化物层)。
施主衬底氧化步骤消耗了施主衬底表面上的材料，也消耗了COP的壁。则COP的尺寸增加了与产生的氧化物的厚度相同量级的大小。
此外，在其材料消耗中，热氧化的影响是整合了将被转移到表面的COP的体积。
因此，对于SeOI衬底的传统实施例，由于在转移到施主衬底之前的热氧化导致COP的尺寸增加，由此在转移之后产生贯穿缺陷。
另一方面，如已经提到的，由于快速拉晶只产生小的COP(或者更精确的，使得产生的尺寸大于大约0.14μm的COP的密度小于0.01/cm2，相当于在300mm直径的晶片中只有几个大于0.14μm的COP)，如果在转移之前没有施主衬底的热氧化(或者更一般的在转移之前使用任何能够增加COP尺寸的操作)，则COP通常不能大到足以在转移之后立即形成贯穿缺陷。
在按照本发明制造SeOI衬底的过程中，为了避免形成贯穿缺陷，如上所述，通常不通过使施主衬底经历热氧化来形成埋入的绝缘层。
因此，在转移之前，按照本发明的方法包括适于不增加在所述薄层中存在的空位团的尺寸的形成绝缘层的步骤。
换言之，施主衬底具有在第一密度的空位团，并且采用在将施主衬底的一部分转移到支撑衬底上以形成薄层之前进行的用于形成绝缘层而不增加在所述第一密度的施主衬底的该部分中存在的空位团的尺寸的步骤。
按照第一可能的实施例，通过使支撑衬底而不是施主衬底(传统已知的是其本身)经历热氧化来形成埋入绝缘层。
按照第二可能的实施例，通过在施主衬底和/或在支撑衬底上沉积氧化物层来形成绝缘层。
例如，能够使用低压化学气相沉积(LPCVD)技术，例如在低温以及在含有TEOS(tetraethylorthosilicateSi(OC2H5)4)前体(precursor)的环境下，或者含有硅烷和氧气的环境的高温(高温氧化物HTO)下，制造这种类型的沉积。
也能够使用等离子增强化学气相沉积(PECVD)技术来制造这种类型的沉积，等离子增强化学气相沉积(PECVD)技术能够在比LPCVD更低的温度下使用。
现在返回到按照本发明优选实施例的SMARTCUT型转移方法的一般说明，支撑衬底被注入核素以便在其体积内生成脆化区域。
注意，在施主衬底上沉积氧化物层以形成最终结构的绝缘层的情况下，透过沉积在施主衬底上的所述氧化物层来进行此核素的注入。
此外，沉积在施主衬底表面上的这种类型的氧化物层能够用作保护层，以保护在其上进行注入的施主衬底的表面。
按照可能的实施例，在注入之前，在施主衬底上沉积这样的氧化物层作为保护层，然后在注入之后且在将施主衬底与支撑衬底接触之前去除氧化物层(在此情况下，例如可以通过支撑衬底的氧化、或通过在施主衬底上沉积新的层来形成埋入绝缘层)。
优选地，施主衬底在注入之前不经历清洁步骤。如我们所见(按照与通过快速拉晶所形成的施主衬底的热氧化步骤相同的方式)，这种类型的清洁能够增加COP的尺寸，因此产生贯穿缺陷。
作为本发明上述的可能实施例的变形，可以使用其它的注入技术(例如像本申请人在2004年9月21日提交的仍未公开的PCT专利申请IB2002003300中呈现的，几种核素的共同注入、通过等离子注入)和/或其它的薄层转移技术。
而且，准缺乏的大的COP(通常大于0.14μm)提供了一种转移比能依传统方式够转移的层要薄的缺陷自由层的手段(当施主衬底具有大的缺陷时)。薄层中存在的“贯穿”缺陷，换言之，到达埋入氧化物层的孔直接与施主衬底中COP的尺寸相关。
因此，在本发明的内容中，可以调整注入参数，以便转移具有大约0.15μm或更大厚度的层。
返回到本发明可能实施例的说明，然后使施主衬底和支撑衬底紧密接触，之后在脆化区域的水平面分离施主衬底。则施主衬底的部分被转移到支撑衬底上，在支撑衬底上形成薄层。
能够通过对接触的衬底的一个或两个表面应用等离子活化处理来促进键结。如果通过共同注入来获得断裂区域的话，这是非常有利的，其在一些情况下能够使键结步骤更灵敏。
注意，在紧密接触之前可以使用用于清洁施主衬底和支撑衬底的表面的处理，以便增强键结能量。
但是，在本发明的情况下，这样的清洁处理只适于减少被处理表面的刻蚀，因此对COP只具有有限的影响。
可以通过RCA湿法清洁型的化学表面处理来进行清洁。例如，通过监控化学溶液的温度、暴露时间或产品浓度，可以控制这种RCA处理的侵蚀性，使得只发生少量的刻蚀。
特别地，只得一提的是，经历清洁处理的表面的刻蚀速率是有限的(每分钟几个埃)，并且在此方面，采用清洁处理仅能够导致少量的刻蚀。
按照本发明的方法还包括在转移之后用于补救在转移的薄层中存在的空位团(或COP)的步骤，使其从第一密度降低到第二密度。
优选地在转移之后并且优选地在任何能够增加COP尺寸的操作(例如，薄层的牺牲氧化)之前的任何情况下，立即进行此补救步骤。
按照一个可能的实施例，通过在转移之后对所获得的结构进行热退火来执行此补救步骤。
此步骤能够补救从施主衬底转移到支撑衬底的薄层中的小COP。例如，在非氧化环境下，通过退火能够补救在厚度最多为5μm的层中存在的COP。然后，层的体积中存在的高迁移率的填隙原子(intersititialatom)能够在由此被消除的COP处重新构建晶体。
例如，在非氧化环境下(例如在中性和/或还原环境下，特别是在含有氩和/或氢的环境下)对分离之后所获的结构进行的退火，可以是按照对转移之后所获得的结构分别热处理的高温RTP(快速热处理)退火，或者是在炉中进行的对不同结构一批处理的热退火。
RTP退火可以是在含有纯氢、纯氩或氢/氩混合物的环境下进行的RTA(快速处理退火)型的退火。退火温度通常在1050℃至1250℃之间，并且退火持续时间通常小于60秒钟。
在炉中的退火可以在900℃至1200℃之间的温度，在含有纯氢、纯氩或氢/氩混合物的环境下进行几个小时。
热退火的另一个示例是在含有氢和盐酸的环境下进行的平滑退火，例如像文献US2002090818中所述的。这种类型的平滑退火可以是RTA型快速退火，或者是外延设备型的退火(持续时间在几秒到几分钟之间)，然后对分离后所获得的结构进行单独处理。可以在炉中进行平滑退火(大约几个小时)，不同的结构可以分批处理。
这种通过热退火补救的热预算(换言之，特别是退火持续时间和温度)是所选的退火类型、COP的尺寸(如同我们已经了解的，特别取决于拉晶速率和冷却速率)、薄层的厚度以及是否进行氮掺杂的函数。应当注意，当COP较小时补救退火更有效。
还需注意，这些退火操作对薄层的表面还具有平滑的效果(通过在平滑的非氧化的表面上重构晶体)。
因此，按照这种热退火步骤，明显降低了薄层中COP的密度。
图2在左侧显示了从初始衬底转移到施主衬底的薄层，初始衬底是通过快速拉晶并含有大约2000个COP(“第一密度”)的类型。在补救步骤之后，薄层(在右侧显示)只含有大约50个缺陷(“第二密度”)，也就是少了40倍。
在COP补救步骤之后，如同在SMARTCUT型转移方法的传统情况一样，能够进行氧化、刻蚀和剖光类型的步骤。
还需注意，用于补救COP的热退火步骤具有热预算，使得所述步骤还适于增强薄层与支撑衬底之间的键结。
SMARTCUT型转移方法的一个公认的优点是能够循环利用施主衬底，或者用于形成新的施主衬底，在该新的施主衬底上将形成并转移新的活性层，或者用于制造新的支撑衬底。
在本发明的内容中，在将薄层转移到支撑衬底上之后，该方法可以包括施主衬底的处理步骤，采用这些步骤能够循环使用该衬底(换言之，在转移方法中重新使用它)。
按照第一实施例，采用这个处理步骤能够循环使用施主衬底，使其能够被再次用作施主衬底。这个处理步骤恢复了与新剥离的薄层一致的表面条件，并且执行此步骤不需要实施能够增加此衬底中存在的空位团的尺寸的操作。例如，这个处理步骤可以包括按照与上述用于预先键结清洁处理的类似方式的剖光操作(CMP)和/或清洁操作，使得对COP只产生有限的影响，例如通过限制所使用的化学产品的活性。
按照第二实施例，采用该处理步骤以便能够循环利用施主衬底，使其能够在制造新的绝缘体上半导体衬底时用作支撑衬底。在此情况下，设计该处理步骤以便恢复与分子键结一致的表面条件(其通常要求表面粗糙度小于5埃RMS)。
在此循环利用处理步骤期间，必须将循环结构的厚度内所去除的材料量限制在小于10微米，使得最终SeOI晶片(在循环利用之后)的厚度保持在强制的厚度范围内(对于775微米晶片通常是+/-10微米)。
在此第二实施例的内容中，为在循环利用处理期间能够进行的操作的选择提供了更大的自由度。支撑衬底中COP的尺寸和密度对最终SeOI衬底的质量只有有限的影响。因此，能够使用COP密度等于或者甚至大于初始衬底中COP密度的衬底(例如密度大于1.5COP/cm2或者甚至大于3COP/cm2；对于300mm的晶片，分别相当于大于1000或者甚至大于2000个COP)。
明显地，本发明决不限于说明和给出的实施例，本领域技术人员将能够增加许多的改变或修改。
特别地，为了制造SOI结构，显然是通过切割硅晶棒来形成施主衬底。
而且，本发明不限于CZ拉晶方法，而是能够使用任何类型的长晶方法。
最后，应当理解本发明决不限于给出的晶片尺寸，其可适用于所有的晶片尺寸。

Claims (26)

1.一种用于制造绝缘体上半导体衬底的方法，该衬底包括插在半导体材料的薄层与支撑衬底之间的绝缘层，通过将具有第一密度的空位团的施主衬底的一部分转移到支撑衬底上形成了所述薄层，其特征在于：该方法包括：
·在将所述部分从施主衬底转移到支撑衬底之前的绝缘层的形成步骤，所述绝缘层的形成步骤使得不增加在施主衬底的所述部分中具有第一密度的空位团的尺寸，
·在转移之后的补救步骤，所述补救步骤使得存在于被转移到支撑衬底上的施主衬底的所述部分中的空位团从第一密度降低到第二密度。
2.如权利要求1所述的方法，其特征在于：通过支撑衬底的热氧化来执行所述绝缘层的形成步骤。
3.如权利要求1所述的方法，其特征在于：通过在施主衬底和/或支撑衬底上沉积氧化物层来执行所述绝缘层的形成步骤。
4.如前述权利要求中任意一个权利要求所述的方法，其特征在于：在转移之后立即执行所述补救步骤。
5.如前述权利要求中任意一个权利要求所述的方法，其特征在于：在转移之后通过对获得的结构进行热退火来执行补救步骤。
6.如先前权利要求所述的方法，其特征在于：在非氧化环境下进行热退火。
7.如权利要求6所述的方法，其特征在于：热退火是快速热退火。
8.如权利要求6所述的方法，其特征在于：在炉中进行热退火。
9.如权利要求6至8中任意一个权利要求所述的方法，其特征在于：在含有纯氢、纯氩或氢/氩混合物的环境下进行热退火。
10.如权利要求6至8中任意一个权利要求所述的方法，其特征在于：热退火是在含有氢和盐酸的环境下执行的平滑退火。
11.如权利要求1至10中任意一个权利要求所述的方法，其特征在于：施主衬底是通过切割由拉晶获得的所述半导体材料的晶棒所形成的衬底，拉晶产生的空位团的平均尺寸小于通过切割由缓慢拉晶获得的晶棒所形成的几乎完美的衬底中存在的空位团的尺寸。
12.如权利要求11所述的方法，其特征在于：通过切割由CZ拉晶获得的晶棒形成施主衬底以便产生的大于0.14μm的空位团的密度小于0.01/cm2。
13.如权利要求1至10中任意一个权利要求所述的方法，其特征在于：方法包括用于制备施主衬底的预先步骤，预先步骤包括以下的操作：
-通过拉晶制造所述半导体材料的晶棒，拉晶产生的空位团的平均尺寸小于通过切割由缓慢拉晶获得的晶棒所形成的几乎完美的衬底中存在的空位团的尺寸；以及
-在该晶棒中切割出施主衬底。
14.如权利要求11至13中任意一个权利要求所述的方法，其特征在于：通过切割由CZ拉晶所获得的晶棒形成施主衬底以便使得产生的小于0.2μm的空位团的密度大于1.5/cm2。
15.如权利要求11至14中任意一个权利要求所述的方法，其特征在于：通过切割由CZ拉晶所获得的晶棒形成施主衬底以便产生的小于0.12μm的空位团的密度大于3/cm2。
16.如权利要求11至15中任意一个权利要求所述的方法，其特征在于：通过切割由CZ方法以至少大于用于获得几乎完美晶体的所述缓慢拉晶的速率的1.2倍速率下拉晶所获得的晶棒来形成施主衬底。
17.如权利要求11至16中任意一个权利要求所述的方法，其特征在于：通过切割经历快速冷却的晶棒来形成施主衬底。
18.如权利要求11至17中任意一个权利要求所述的方法，其特征在于：施主衬底是通过切割经过氮掺杂的晶棒来所形成的施主衬底。
19.如前述权利要求中任意一个权利要求所述的方法，其特征在于：方法包括在施主衬底厚度内生成脆化区域的步骤，而所述施主衬底在之前没有经过清洁处理。
20.如先前权利要求所述的方法，其特征在于：在生成脆化区域的步骤之前，方法包括在施主衬底表面上沉积氧化物层以形成保护层的步骤，一旦已经生成了脆化区域就可能去除所述保护层。
21.如前述权利要求中任意一个权利要求所述的方法，其特征在于：施主衬底由硅制成。
22.如前述权利要求中任意一个权利要求所述的方法，其特征在于：按照与施主衬底相同的方式获得支撑衬底
23.一种用于制造衬底的方法，该衬底包括半导体材料的薄层和支撑衬底，通过将具有第一密度的空位团的施主衬底的一部分转移到支撑衬底上而形成所述薄层，其特征在于：该方法包括：
·在将施主衬底的所述部分转移到支撑衬底之后的补救步骤，所述补救步骤使得存在于被转移到支撑衬底上的施主衬底的该部分中的空位团从第一密度降低到第二密度，以及
·在所述补救步骤之前，采用一个或几个步骤使得不增加在施主衬底的所述部分中具有第一密度的空位团的尺寸。
24.一种从具有空位团密度大约等于3/cm2的施主衬底开始、通过根据前述任一项中的方法获得的绝缘体上半导体衬底，该衬底包括插在半导体材料的薄层与支撑衬底之间的绝缘层，其特征在于：所述薄层具有的空位团的密度小于或等于大约0.075/cm2。
25.如先前权利要求所述的衬底，其特征在于：支撑衬底的空位团的密度大于或等于大约3/cm2。
26.一种用于循环利用衬底的方法，该衬底具有空位团并且已经被用作施主衬底，从该施主衬底上获得薄层并转移到支撑衬底上，其特征在于：该方法包括一个或几个使得不增加所述衬底中存在的空位团的尺寸的步骤。
CNB2006100019925A 2005-01-31 2006-01-25 半导体衬底及其制造和循环利用的方法 Active CN100524620C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0500936A FR2881573B1 (fr) 2005-01-31 2005-01-31 Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
FR0500936 2005-01-31

Publications (2)

Publication Number Publication Date
CN1828830A true CN1828830A (zh) 2006-09-06
CN100524620C CN100524620C (zh) 2009-08-05

Family

ID=34979525

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100019925A Active CN100524620C (zh) 2005-01-31 2006-01-25 半导体衬底及其制造和循环利用的方法

Country Status (7)

Country Link
US (1) US7285471B2 (zh)
JP (1) JP5025957B2 (zh)
KR (1) KR100796831B1 (zh)
CN (1) CN100524620C (zh)
FR (1) FR2881573B1 (zh)
SG (1) SG124408A1 (zh)
TW (1) TWI305661B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292809A (zh) * 2009-01-22 2011-12-21 S.O.I.Tec绝缘体上硅技术公司 分解绝缘体上半导体型结构的外周环中的氧化物层的方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5314838B2 (ja) * 2006-07-14 2013-10-16 信越半導体株式会社 剥離ウェーハを再利用する方法
WO2008050176A1 (en) * 2006-10-27 2008-05-02 S.O.I.Tec Silicon On Insulator Technologies Improved process for transfer of a thin layer formed in a substrate with vacancy clusters
US8124499B2 (en) * 2006-11-06 2012-02-28 Silicon Genesis Corporation Method and structure for thick layer transfer using a linear accelerator
JP5249511B2 (ja) * 2006-11-22 2013-07-31 信越化学工業株式会社 Ｓｏｑ基板およびｓｏｑ基板の製造方法
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
EP1950803B1 (en) 2007-01-24 2011-07-27 S.O.I.TEC Silicon on Insulator Technologies S.A. Method for manufacturing silicon on Insulator wafers and corresponding wafer
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
EP1986229A1 (en) * 2007-04-27 2008-10-29 S.O.I.T.E.C. Silicon on Insulator Technologies Method for manufacturing compound material wafer and corresponding compound material wafer
WO2009106915A1 (en) * 2008-02-26 2009-09-03 S.O.I.Tec Silicon On On Insulator Technologies Method for reducing the amount or eliminating the crystalline defects, in a semiconductor layer of a composite structure
US8299485B2 (en) * 2008-03-19 2012-10-30 Soitec Substrates for monolithic optical circuits and electronic circuits
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
EP2513964B1 (en) 2009-12-15 2014-02-19 Soitec Process for recycling a substrate.
EP3685440A4 (en) * 2017-09-24 2021-09-22 Monolithic 3D Inc. 3D SEMICONDUCTOR DEVICE, STRUCTURE AND PROCESSES
WO2019125810A1 (en) * 2017-12-21 2019-06-27 Globalwafers Co., Ltd. Method of treating a single crystal silicon ingot to improve the lls ring/core pattern

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2857456B2 (ja) * 1990-01-19 1999-02-17 株式会社リコー 半導体膜の製造方法
JPH05259012A (ja) * 1992-03-10 1993-10-08 Nec Corp 半導体基板およびその製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
KR19980060508A (ko) * 1996-12-31 1998-10-07 김영환 접합형 SOI(Silicon-On-Insulator) 기판의 제조 방법
US6245430B1 (en) 1997-12-12 2001-06-12 Sumitomo Sitix Corporation Silicon single crystal wafer and manufacturing method for it
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
WO1999039380A1 (fr) 1998-02-02 1999-08-05 Nippon Steel Corporation Substrat soi et procede de fabrication dudit substrat
JP3500063B2 (ja) 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
US6224668B1 (en) 1998-06-02 2001-05-01 Shin-Etsu Handotai Co., Ltd. Method for producing SOI substrate and SOI substrate
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4228419B2 (ja) * 1998-07-29 2009-02-25 信越半導体株式会社 Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
FR2797713B1 (fr) * 1999-08-20 2002-08-02 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
US6489241B1 (en) * 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
EP1158581B1 (en) 1999-10-14 2016-04-27 Shin-Etsu Handotai Co., Ltd. Method for producing soi wafer
JP3994602B2 (ja) 1999-11-12 2007-10-24 信越半導体株式会社 シリコン単結晶ウエーハおよびその製造方法並びにｓｏｉウエーハ
DE19960823B4 (de) * 1999-12-16 2007-04-12 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
JP4276764B2 (ja) * 2000-03-27 2009-06-10 シルトロニック・ジャパン株式会社 シリコン単結晶基板及びその製造方法
JP2001278692A (ja) * 2000-03-29 2001-10-10 Shin Etsu Handotai Co Ltd シリコンウエーハおよびシリコン単結晶の製造方法
JP2002110688A (ja) * 2000-09-29 2002-04-12 Canon Inc Ｓｏｉの熱処理方法及び製造方法
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
JP2003204048A (ja) 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
US6995075B1 (en) * 2002-07-12 2006-02-07 Silicon Wafer Technologies Process for forming a fragile layer inside of a single crystalline substrate
JP4192530B2 (ja) * 2002-08-27 2008-12-10 株式会社Ｓｕｍｃｏ パーティクルモニター用シリコン単結晶ウェーハの製造方法
KR100473855B1 (ko) * 2002-09-12 2005-03-10 주식회사 실트론 에스오아이 웨이퍼의 제조 방법
US20040060899A1 (en) * 2002-10-01 2004-04-01 Applied Materials, Inc. Apparatuses and methods for treating a silicon film
TWI265217B (en) 2002-11-14 2006-11-01 Komatsu Denshi Kinzoku Kk Method and device for manufacturing silicon wafer, method for manufacturing silicon single crystal, and device for pulling up silicon single crystal
TW200428637A (en) 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7566482B2 (en) 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102292809A (zh) * 2009-01-22 2011-12-21 S.O.I.Tec绝缘体上硅技术公司 分解绝缘体上半导体型结构的外周环中的氧化物层的方法

Also Published As

Publication number Publication date
US20060172508A1 (en) 2006-08-03
JP2006261648A (ja) 2006-09-28
JP5025957B2 (ja) 2012-09-12
TW200723364A (en) 2007-06-16
CN100524620C (zh) 2009-08-05
KR100796831B1 (ko) 2008-01-22
US7285471B2 (en) 2007-10-23
SG124408A1 (en) 2006-08-30
KR20060088052A (ko) 2006-08-03
FR2881573A1 (fr) 2006-08-04
FR2881573B1 (fr) 2008-07-11
TWI305661B (en) 2009-01-21

Similar Documents

Publication Publication Date Title
CN1828830A (zh) 在具有空位团的衬底中形成的薄层的转移的方法
CN100343424C (zh) 一种用于制造由单晶半导体材料制成的无支撑衬底的方法
CN100426459C (zh) 化合物材料晶片的制造方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
CN1217381C (zh) 化合物半导体衬底及其制造方法
KR100886620B1 (ko) 복합물 웨이퍼 제조방법 및 사용한 도우너 기판의리싸이클링 방법
KR100841353B1 (ko) 층전이 웨이퍼의 재생 방법 및 이 방법에 의해 재생된층전이 웨이퍼
JP2019153797A (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JP5245380B2 (ja) Ｓｏｉウェーハの製造方法
CN1666330A (zh) 从包括缓冲层的晶片转移薄层
CN1868053A (zh) 注入或联合注入后由冲击引发薄层自持转移的方法
CN1436369A (zh) 制备衬底的方法以及使用该方法获得的衬底
CN1541406A (zh) 具有受控机械强度的可拆除基片及其生产方法
WO2003092041B1 (en) Method for fabricating a soi substrate a high resistivity support substrate
CN1781188A (zh) 用于同时得到一对由有用层覆盖的衬底的方法
CN1155755A (zh) 绝缘体上的硅(soi)衬底的制造工艺
CN1692482A (zh) 硅片的制造方法
CN1930674A (zh) 用于改进所剥离薄层质量的热处理
JP5113182B2 (ja) 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法
CN1849700A (zh) 多层基板的洗涤方法及基板的贴合方法、以及贴合晶片的制造方法
CN1757115A (zh) Soi晶片及其制造方法
CN1757097A (zh) 对多层晶片的环圈的预防性处理工艺
US8013417B2 (en) Low cost substrates and method of forming such substrates
WO2004003996A1 (en) Method of producing an soi wafer
CN103299395A (zh) Soi晶片的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SUTAIKE INC.

Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES

CP01 Change in the name or title of a patent holder

Address after: French Bernini

Patentee after: SOITEC

Address before: French Bernini

Patentee before: S.O.J. Tec Silicon on Insulator Technologies