[go: up one dir, main page]

CN100426459C - 化合物材料晶片的制造方法 - Google Patents

化合物材料晶片的制造方法 Download PDF

Info

Publication number
CN100426459C
CN100426459C CNB2005101156304A CN200510115630A CN100426459C CN 100426459 C CN100426459 C CN 100426459C CN B2005101156304 A CNB2005101156304 A CN B2005101156304A CN 200510115630 A CN200510115630 A CN 200510115630A CN 100426459 C CN100426459 C CN 100426459C
Authority
CN
China
Prior art keywords
donor substrate
substrate
layer
initial donor
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005101156304A
Other languages
English (en)
Other versions
CN1790620A (zh
Inventor
弗雷德里克·杜蓬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1790620A publication Critical patent/CN1790620A/zh
Application granted granted Critical
Publication of CN100426459C publication Critical patent/CN100426459C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/93—Ternary or quaternary semiconductor comprised of elements from three different groups, e.g. I-III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及包括以下步骤的化合物材料晶片的制造方法：提供初始施体基材(1)，在初始施体基材(1)内形成预定的分离区(4)，将初始施体基材(1)附着在操作基材(2)上，和在预定的分离区(4)对施体基材(1)进行拆分，从而将施体基材(1)的层(6)转移至操作基材(2)上以形成化合物材料晶片(10)。为改善该方法的成本效率，该方法还包括在拆分步骤之后将层(12)沉积在施体基材的残余部分(9)上以至少部分地恢复所述初始施体基材(1)的厚度和再次使用具有沉积层(12)的施体基材(1)作为步骤a)中的初始施体基材(1)。本发明还涉及至少包括根据所述方法制造的化合物材料晶片部件的电子学、光电子学或光学元件。

Description

化合物材料晶片的制造方法
技术领域
本发明涉及化合物材料晶片的制造方法。
背景技术
由文献US 2003/0153163，已知有使用SmartCut技术将材料层从施体基材转移至操作(handle)基材的方法。所述已知方法包括通过粘合第一晶片而形成施体基材的步骤，该层将从所述第一晶片上转移至支撑基材上。根据US 2003/0153163，由于可以由同一初始第一晶片反复进行多次转移操作，直至第一晶片的全部厚度耗尽，因此形成该施体晶片对于转移昂贵材料层是有利的。
然而，所述已知方法存在下列问题。由于施体基材是由两个经粘合的晶片构成，其厚度，特别是对于最初的几次转移，通常大于在标准工艺例如用于制造覆硅的绝缘体晶片的SmartCut技术工艺中的施体晶片的厚度。因而，在转移工艺中用于操作和支撑施体晶片的设备必须特别适合于增大的重量和厚度，或者支撑基材需要特别地减小其厚度。然而，这两种情况都需要非常昂贵的自适应步骤。此外，在制造过程中，施体晶片的厚度不断变化，其变化程度取决于所进行的转移的数目。因此加工设备和操作设备需要进行特别的设计以应付变化的条件。因而设备需要进行特别的设计并因此变得更加昂贵。
发明内容
因而本发明的目的是提供化合物材料晶片的制造方法，该方法能够克服现有技术中的问题，以便化合物材料晶片能够使用标准晶片加工设备进行制造。
该目的通过本发明所述的化合物材料晶片的制造方法得以实现。本发明的方法包括以下步骤：a)提供初始施体基材，b)在初始施体基材内形成预定的分离区，c)将初始施体基材附着在操作基材上，和d)在预定的分离区对所述施体基材进行拆分，从而将初始施体基材上的层转移至操作基材上以形成化合物材料晶片，其特征在于e)在拆分步骤之后将一个层沉积在施体基材的残余部分上以至少部分地恢复初始施体基材的厚度和f)再次使用具有沉积层的施体基材作为步骤a)中的初始施体基材。
由于并未与附加的支撑基材相粘合，因而本发明的方法中所使用的施体基材比在现有技术工艺中所使用的施体基材更薄。此外，由于沉积层的存在，施体基材的厚度变化不大，可以使用标准晶片加工设备，使得不需要使用耗时且昂贵的自适应性或特殊的操作设备。因而本发明的工艺比现有技术中的工艺实施起来更便宜。
在再次使用施体基材的残余部分之前，可以在将要附着至操作基材的施体基材的残余部分的表面上进行额外的修整步骤。该修整例如可以通过抛光进行。
在进行沉积步骤e)之前，步骤a)～d)优选至少重复两次，其中在重复的步骤a)中将施体基材的拆分残余部分再次用作初始施体基材。由于较少的步骤对应于更快的因而更便宜的制造方法，所以重复实施该工艺的沉积前的部分有助于进一步优化该工艺。
优选地，重复步骤a)～d)直至初始施体基材达到预定的最小厚度。重复次数的上限可以由使基材的性质，例如机械强度，开始下降时的施体基材的残余部分的厚度决定，或者与需要特定最小厚度以便能够适当地发挥功能的操作设备的性质有关。由于所述重复，因此可以进一步优化整个工艺，同时可以保持较高的化合物材料晶片的品质和产率。
根据一个优选实施方式，步骤e)中的层可以均相外延地进行沉积。本发明的方法对于通常是晶体材料的昂贵的施体基材特别有利。通过将施体基材均相外延地再生长至其初始厚度或超过其初始厚度，由于施体基材能够再利用的次数超过了耗尽初始施体基材厚度所必需的次数，因而该工艺实际上变得与施体基材的可得性无关。在本文中，均相外延是指沉积层由与初始施体基材的材料相同的具有相同晶体学性质的材料所构成。
优选地，在步骤e)中均相外延层可以由金属有机化学气相沉积(MOCVD)法、混合气相外延(HVPE)法或分子束外延(MBE)法提供，从而与初始施体基材中的位错密度相比，在均相外延层中实现改善的位错密度，特别是小于1×107/cm2的位错密度，尤其是小于1×106/cm2的位错密度。在生长过程中位错倾向于停留在特定水平，使得额外生长的材料呈现较低的位错密度。因而，施体基材的品质变得更好，从而与由市售标准施体基材得到的转移层相比，所述转移层的品质也变得更好。
优选地，步骤e)包括在施体基材的残余部分的与进行拆分的表面侧相对的表面侧上提供一个层。当使用极性施体基材时，意味着该基材的两个主要表面具有不同的性质，通常的情况是外延生长可以在一个表面上被很好的控制，而对于另一表面却不是如此。材料化合物晶片的转移层的自由表面应当对应于这样的表面：该表面的极性允许其它外延层的受控生长，因为在制造微电子或光电子元件的进一步的加工步骤中可能需要所述其他外延层。因此，附着在操作基材表面上的转移层的表面将具有第二极性。所以进行拆分的施体基材的残余部分的表面具有无法良好控制外延生长的极性。因此附加层的沉积优选在所述相对侧进行，从而可以在该相对侧进行受控的均相外延生长，使得沉积层的品质良好。
优选地，在实施步骤e)之前，进行拆分的表面侧可以具有保护层，特别是使用氧化物和/或氮化物层来作为保护层。该保护层有利地可以保护施体基材的残余部分免受诸如金属或颗粒等的污染，特别是在晶片的相对侧上沉积层过程中。这种保护可以改善或维持化合物材料晶片的品质。
有利地，该方法可以包括在再次使用具有该层的施体基材作为初始施体基材之前，除去保护层的其它步骤。最终除去步骤可以伴有额外的抛光步骤或清洁步骤。因而，当将施体基材的保护性表面侧附着在操作基材上时，再次使用的施体基材具有这样的表面性质，使得可以进行粘合并且其中在进行粘合处表面品质很高。
有利地，将在步骤e)中设置该层的施体基材的残余部分的表面侧可以在沉积该层之前进行抛光和/或清洁。这将改善沉积层的品质，当沉积层是均相外延层时这将特别有利，而在制造工艺的后面的阶段中将其用作转移层。
该方法对于选自氮化镓(GaN)、碳化硅(SiC)、锗(Ge)、氮化铝(AlN)或金刚石中的一种的施体基材是特别有利的。这些基材在电子应用中非常重要并且很难以合理的价格获得良好的品质。通过将上述方法用于该类材料，可以获得比其自身的散装材料更便宜的具有良好品质的材料化合物晶片。
优选地，所使用的操作基材是单晶材料或多晶材料，特别是选自砷化镓(GaAs)、氧化锌(ZnO)、碳化硅(SiC)或氮化铝(AlN)中的一种。优选使用具有与施体基材材料相似的热膨胀系数的操作基材，以进一步改善材料化合物晶片的品质。为了进一步降低成本，与单晶材料相比，使用多晶材料是有利的。在更常见的情况中，操作基材也可以由硅(Si)、玻璃或陶瓷材料形成。
根据另一形式，操作基材可以具有绝缘层，特别是二氧化硅(SiO2)或氮化硅(Si3N4)等绝缘层，或在将附着至施体基材的表面上具有传导层。该附加层还增加了适用于微电子学或光电子学的各种应用的不同化合物材料晶片的数量。
本发明还涉及至少包括根据上述方法制造的化合物材料晶片部件的电子学、光电子学或光学元件。
附图说明
本发明的具体实施方式将由下列参考附图的详细描述而更加清楚，其中
图1显示了根据本发明的实施方式实施化合物材料晶片的制造方法的步骤的示意图，
图2a和2b显示了具有两种不同类型沉积层的施体基材的示意图，
图3显示了根据本发明的第二实施方式实施化合物材料晶片的制造方法的步骤的示意图。
具体实施方式
图1和图2的化合物材料晶片的新的制造方法的实施方式是基于SmartCut技术。然而，任何其它适于制造化合物材料晶片并包含预定分离区的工艺也是适用的。
图1a图解了初始施体基材1，类似于例如，具有预定尺寸、特别是由如碳化镓(GaN)、碳化硅(SiC)、锗(Ge)、氮化铝(AlN)或金刚石构成的晶片。这些材料在微电子学和光电子学应用中非常重要，但是难于制造因而比较昂贵。这就是为什么根据本发明将初始施体基材1用于把该施体的薄层转移至如图1b所示的操作基材2上成为材料较便宜的晶片的原因。优选操作基材2具有与初始施体基材1的材料相似的热膨胀系数。在GaN的情况中，例如，合适的材料可以是砷化镓(GaAs)、氧化锌(ZnO)、碳化硅(SiC)或氮化铝(AlN)。对于这些晶片，材料并不必须是单晶的，多晶型晶片也可以使用。
在另一变化形式中，在如图1d所示的粘合步骤之前，可以将绝缘层，特别是二氧化硅(SiO2)或氮化硅(Si3N4)绝缘层或传导层设置在操作基材2的将与施体基材1进行粘合的表面7上。
为了能够将施体基材1的层转移至操作基材2上，必须在初始施体基材1内制造预定的分离区。采用如图1c所示的SmartCut技术，这是通过以预定剂量和能量注入原子物质3(例如氢离子或其它惰性气体)，使得由所注入的原子物质3而在施体基材1中产生预定的分离区4而实现的。预定的分离区4基本上与施体基材1的主表面5平行。在该主表面5和预定分离区4之间，制造将在下列工序中转移至操作基材2上的层6。
图1d图解了该工艺的下一个步骤，其中包括通过将施体基材1的主表面5粘合到操作基材的一个主表面7上，而将初始施体基材1附着到操作基材2上。在粘合之前，已经这样制备了待接触的表面5和7使得它们可以彼此粘合。
然后将施体操作化合物8放入炉(未示出)中并进行加热以使预定分离区4脆化，这最终会导致施体基材1的残余部分9从由操作基材2和转移层6构成的化合物材料晶片10上拆分。除了提供热能之外，脆化和拆分也可以通过提供任何形式的其它能量，例如机械能或热能和机械能的组合而进行。
这两个产物，化合物材料晶片10和初始基材的残余部分9如图1e和图1f所示。在进一步加工之前，材料化合物晶片10可以接受最终的表面处理，例如抛光和/或清洁。
对于图1f，现在可以再次使用施体基材的残余部分9(图1f)作为初始施体基材1且该工艺可以以图1a所示的步骤重新开始，或如下文进一步所述进行层的沉积。最终在再次使用之前，在进行拆分的表面11可以通过，例如，在下列图1c和图1d所示的注入步骤和粘合步骤之前的抛光进行修整。如果假设各层的转移和修整会导致除去约5-的厚度，并且从施体基材1的主体中除去约50μm会导致基材的脆化(即，达到无法保证适于应用的转移层6的品质的程度)，施体基材的残余部分9的重复再使用可以进行数次，例如可达10次。
因而，当达到了施体基材的残余部分9的最小厚度或为确保工艺的良好机能而对于操作设备所必需的最小厚度时，该方法以图1g所示的步骤进行，即将层12沉积在施体基材的残余部分9上。沉积层12的厚度13使得可以至少部分恢复初始施体基材1的厚度，以便该经修整的施体基材14能够如图1a所示被再次用作初始施体基材1。
根据一种变化形式，如图2a所示，沉积层12′由能够快速沉积在与基材的残余部分9的进行拆分的表面11相对的表面侧15上的材料构成。因而，根据该变化形式，重点是能够使施体基材的残余部分9快速恢复至足以再次使用的厚度。因而，沉积层12′的材料并不是必须与初始施体基材9的材料相同。然而，如果选择层12′的材料使其与施体基材9相同，则可以选择生长条件以使生长速度得到最优化。在该情况中附加层12′的晶体品质可能不足以用作后面使用的转移层6。在该情况中，一旦初始施体基材1被完全消耗，则工艺中需要引入新的施体基材晶片1。
根据如图2b所示的变化形式，沉积层12″是由与施体基材的残余部分9相同的材料构成，此外，是均相外延生长的，从而层12″的晶体品质至少可以与基材残余部分9的晶体品质相当。层12″可以沉积在表面11上或表面15上。在该情况中，不需要在工艺中引入新的施体基材1，因为沉积层12″稍后可以用作转移层6。使用MOCVD、HVPE或MBE法，甚至可能获得晶体品质比施体基材1的初始品质更好的层12″。特别是，当初始施体基材的位错密度通常大于1×107/cm2时，可能会获得小于该值的位错密度。
在图2a的情况中，经修整的施体基材14和操作基材2之间的附着将通过表面11进行。在图2b的情况中附着可以通过两个表面进行。
图3图解了本发明的制造方法的第二实施方式，其中如图1g所示的步骤被由图3a～3c所示的工序所代替。附图标记与图1中所使用的附图标记相同的的部件和特征与图1一致，因而不再详细解释，但它们的说明在此引入作为参考。
根据图3a中所示的制造步骤，将保护层30沉积在进行拆分的施体基材的残余部分9的表面11之上，以保护表面11免受污染或机械损害。合适的保护材料包括二氧化氮或氮化硅(SiO2或Si3N4)。
图3b中所示的步骤中，将层12沉积在施体基材的残余部分9的相对表面侧15上。该步骤与对第一实施方式的图1g的描绘和叙述相同。
图3c中所示的下列步骤包括除去保护层30。然后将包含施体基材的残余部分9和沉积层12的经修整的施体基材14再次用作初始施体基材1。最终保护层30的除去可以与表面11的额外的抛光步骤和/或清洁步骤一起进行。
根据另一变化形式，在层12生长后，附加层16的表面16可以具有其它保护膜以在如图1a～1f中所示的工序中保护经修整的施体基材14的该表面。
下面，将用包含经转移的GaN层的化合物晶片的例子对本发明的制造方法的应用进行详细描述。下文中不再进行解释的各种变化形式在任何时候都仍然适用，因而以参考的方式引入。
提供作为初始施体基材1的GaN晶片，提供作为操作基材的具有相同直径的GaAs晶片作为操作基材2。
GaN晶片，在其六方晶系结构中，具有极性的主表面，即一个表面存在Ga原子(下述的Ga表面)，而另一个表面存在N原子(下述的N表面)。为了转移GaN层，通常需要将Ga表面作为自由表面，因而GaN晶片的N表面与操作基材2粘合。
在开始转移过程之前，对GaN施体基材1的N表面进行抛光以除去通常延伸超过2μm～4μm的缺陷层。这些缺陷层是由曾用于GaN晶片的初始形成的缓冲层产生的。这可以通过抛光来完成。然而其它GaN基材并不存在这些不便，如WO 03/017357中所披露的基材。
预定分离区4通过剂量约为1×1015at/cm2～1×1018at/cm2和能量约为20keV～200keV的H离子的离子注入而获得(如图1c中所示的工艺步骤)。采用5×1016at/cm2的剂量和60keV的能量，预定分离区的深度距表面约为几百纳米。在注入之前，可以沉积保护层(SiO2或Si3N4)以避免GaN层受污染和/或形成有助于粘合到操作基材2的层。
根据步骤1d，将GaN基材1与操作基材GaAs 2粘合。为了完成粘合，将要彼此接触的代表N表面的表面5和表面7必须在原子尺度上是平整的。这可以通过对GaN基材的N表面进行适当的抛光来实现，使得对于采用5μm×5μm的尺寸的扫描可以得到低于0.3nm RMS(均方根值)的粗糙度。
然后将施体操作化合物8放入炉中在约200℃～500℃的温度下进行约1小时～6小时的热处理以弱化预定分离区直至发生拆分。另外，可以采用机械能，如引入叶片，或采用热能和机械能的组合。
在由初始GaN施体基材1进行例如2～5次转移操作之后，将GaN施体基材的残余部分9引入外延反应器中，在此用MOCVD、HVPE或MBE法将GaN的层12以外延的形式沉积在Ga表面15上。生长温度约为700℃～1100℃。取决于应用，沉积层12可以另外进行掺杂。沉积的总厚度可以高达几百纳米，理想地是选择该厚度以恢复初始GaN施体基材1的初始厚度。取决于生长条件，可以获得位错密度比起始基材更好或更差的GaN层。
取决于目前所需要的表面，当然可以适当地提供/除去Ga表面或N表面的保护层。除了Ga表面的修整之外，可以用适当的CMP和/或清洁步骤来进行外延准备步骤。
一旦沉积了GaN层12，则可以进行重复上述步骤的SmartCut循环。

Claims (12)

1. 一种化合物材料晶片的制造方法，该方法包括以下步骤：
a)提供初始施体基材(1)，
b)在所述初始施体基材(1)内形成预定的分离区(4)，
c)将所述初始施体基材(1)附着在操作基材(2)上，和
d)在所述预定分离区(4)对施体基材(1)进行拆分，从而将所述初始施体基材(1)上的层(6)转移至所述操作基材(2)上以形成化合物材料晶片(10)，和
e)在拆分步骤之后将沉积层(12)沉积在所述施体基材的残余部分(9)上以至少部分地恢复所述初始施体基材(1)的厚度，和
f)再次使用具有沉积层(12)的所述施体基材(1)作为步骤a)中的初始施体基材(1)，以及
其特征在于：
步骤e)包括在所述施体基材的残余部分(9)的与进行拆分的表面侧(11)相对的表面侧(15)上提供沉积层(12)。
2. 如权利要求1所述的方法，该方法包括在实施步骤e)之前，步骤a)～d)至少重复两次，其中在重复的步骤a)中将所述施体基材的拆分残余部分再次用作初始施体基材(1)。
3. 如权利要求2所述的方法，其中重复步骤a)～d)，直至所述初始施体基材(1)达到预定的最小厚度。
4. 如权利要求1所述的方法，其中步骤e)中的沉积层(12)以均相外延的方式沉积。
5. 如权利要求4所述的方法，其中在步骤e)中，均相外延的沉积层(12)由金属有机化学气相沉积法、混合气相外延法或分子束外延法提供，从而与初始施体基材(1)中的位错密度相比，在所述均相外延的沉积层(12)中实现小于1×107/cm2的改善的位错密度。
6. 如权利要求4或5所述的方法，其中包括在步骤e)之前在进行拆分的表面侧(11)上提供保护层(30)的步骤。
7. 如权利要求6所述的方法，其中还包括在再次使用具有沉积层(12)的施体基材(1)作为初始施体基材(1)之前除去所述保护层(30)的步骤。
8. 如权利要求1～4任一项所述的方法，其中还包括对将在步骤e)中设置所述沉积层(12)的施体基材的残余部分(9)的表面侧(11，15)进行抛光和/或清洁的步骤。
9. 如权利要求1～4任一项所述的方法，其中所述施体基材(1)是选自GaN、SiC、Ge、AlN或金刚石中的一种。
10. 如权利要求1～4任一项所述的方法，其中所述操作基材(2)是单晶材料或多晶材料。
11. 如权利要求1～4任一项所述的方法，其中所述操作基材(2)是玻璃材料或陶瓷材料。
12. 如权利要求1～4任一项所述的方法，其中还包括在步骤c)之前在将附着至所述施体基材(1)的所述操作基材(2)的表面(7)上提供绝缘层或传导层的步骤。
CNB2005101156304A 2004-11-09 2005-11-08 化合物材料晶片的制造方法 Active CN100426459C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04292655A EP1667223B1 (en) 2004-11-09 2004-11-09 Method for manufacturing compound material wafers
EP04292655.0 2004-11-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200810002207.7A Division CN101221895B (zh) 2004-11-09 2005-11-08 化合物材料晶片的制造方法

Publications (2)

Publication Number Publication Date
CN1790620A CN1790620A (zh) 2006-06-21
CN100426459C true CN100426459C (zh) 2008-10-15

Family

ID=34931512

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005101156304A Active CN100426459C (zh) 2004-11-09 2005-11-08 化合物材料晶片的制造方法
CN200810002207.7A Active CN101221895B (zh) 2004-11-09 2005-11-08 化合物材料晶片的制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200810002207.7A Active CN101221895B (zh) 2004-11-09 2005-11-08 化合物材料晶片的制造方法

Country Status (9)

Country Link
US (3) US7531428B2 (zh)
EP (2) EP1667223B1 (zh)
JP (1) JP4489671B2 (zh)
KR (1) KR100746182B1 (zh)
CN (2) CN100426459C (zh)
AT (1) ATE420461T1 (zh)
DE (1) DE602004018951D1 (zh)
SG (1) SG122972A1 (zh)
TW (2) TWI303842B (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2880184B1 (fr) * 2004-12-28 2007-03-30 Commissariat Energie Atomique Procede de detourage d'une structure obtenue par assemblage de deux plaques
US20070023761A1 (en) * 2005-07-26 2007-02-01 Robbins Virginia M Silicon carbon germanium (SiCGe) substrate for a group III nitride-based device
JP5003033B2 (ja) * 2006-06-30 2012-08-15 住友電気工業株式会社 ＧａＮ薄膜貼り合わせ基板およびその製造方法、ならびにＧａＮ系半導体デバイスおよびその製造方法
JP4873467B2 (ja) * 2006-07-27 2012-02-08 独立行政法人産業技術総合研究所 オフ角を有する単結晶基板の製造方法
JP5016321B2 (ja) * 2007-02-22 2012-09-05 東京応化工業株式会社 サポートプレートの処理方法
WO2008134828A2 (en) * 2007-05-04 2008-11-13 Katholieke Universiteit Leuven Tissue degeneration protection
JP5143477B2 (ja) * 2007-05-31 2013-02-13 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
US20090061593A1 (en) * 2007-08-28 2009-03-05 Kishor Purushottam Gadkaree Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20120167819A1 (en) * 2007-10-06 2012-07-05 Solexel, Inc. Method for reconstructing a semiconductor template
JP5522917B2 (ja) * 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Ｓｏｉ基板の製造方法
CN101842910B (zh) * 2007-11-01 2013-03-27 株式会社半导体能源研究所 用于制造光电转换器件的方法
WO2009063288A1 (en) * 2007-11-15 2009-05-22 S.O.I.Tec Silicon On Insulator Technologies Semiconductor structure having a protective layer
CN101521155B (zh) * 2008-02-29 2012-09-12 信越化学工业株式会社 制备具有单晶薄膜的基板的方法
JP5297219B2 (ja) * 2008-02-29 2013-09-25 信越化学工業株式会社 単結晶薄膜を有する基板の製造方法
FR2928775B1 (fr) * 2008-03-11 2011-12-09 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semiconducteur sur isolant
WO2009141724A1 (en) * 2008-05-23 2009-11-26 S.O.I.Tec Silicon On Insulator Technologies Formation of substantially pit free indium gallium nitride
WO2010023516A1 (en) 2008-08-28 2010-03-04 S.O.I.Tec Silicon On Insulator Technologies Uv absorption based monitor and control of chloride gas stream
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US8278167B2 (en) 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
JP2010165927A (ja) * 2009-01-16 2010-07-29 Sumitomo Electric Ind Ltd 発光素子用基板
US8198172B2 (en) 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates
US8178396B2 (en) * 2009-03-11 2012-05-15 Micron Technology, Inc. Methods for forming three-dimensional memory devices, and related structures
JP2010232609A (ja) * 2009-03-30 2010-10-14 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体複合基板、ｉｉｉ族窒化物半導体基板、及びｉｉｉ族窒化物半導体複合基板の製造方法
US8871109B2 (en) * 2009-04-28 2014-10-28 Gtat Corporation Method for preparing a donor surface for reuse
US9018077B2 (en) 2009-04-30 2015-04-28 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
KR101752901B1 (ko) * 2009-08-25 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 재생 방법, 재생 반도체 기판의 제작 방법, 및 ｓｏｉ 기판의 제작 방법
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP2011077102A (ja) * 2009-09-29 2011-04-14 Toyoda Gosei Co Ltd ウエハ、ｉｉｉ族窒化物系化合物半導体素子、及びそれらの製造方法
WO2011043178A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
US8461566B2 (en) * 2009-11-02 2013-06-11 Micron Technology, Inc. Methods, structures and devices for increasing memory density
EP2513964B1 (en) * 2009-12-15 2014-02-19 Soitec Process for recycling a substrate.
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
WO2011084381A2 (en) * 2009-12-21 2011-07-14 Applied Materials, Inc. Cleaning optimization of pecvd solar films
US8513722B2 (en) * 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US9646869B2 (en) 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8288795B2 (en) 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US8609453B2 (en) 2010-11-22 2013-12-17 International Business Machines Corporation Low cost solar cell manufacture method employing a reusable substrate
US9082948B2 (en) 2011-02-03 2015-07-14 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US9142412B2 (en) 2011-02-03 2015-09-22 Soitec Semiconductor devices including substrate layers and overlying semiconductor layers having closely matching coefficients of thermal expansion, and related methods
FR2971365B1 (fr) * 2011-02-08 2013-02-22 Soitec Silicon On Insulator Méthode de recyclage d'un substrat source
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US20130137244A1 (en) * 2011-05-26 2013-05-30 Solexel, Inc. Method and apparatus for reconditioning a carrier wafer for reuse
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
JP5587848B2 (ja) * 2011-10-11 2014-09-10 日本電信電話株式会社 半導体積層構造の製造方法
WO2013066977A1 (en) 2011-10-31 2013-05-10 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
KR20130049484A (ko) * 2011-11-04 2013-05-14 삼성코닝정밀소재 주식회사 박막 접합 기판 제조방법
WO2013093590A1 (en) 2011-12-23 2013-06-27 Soitec Methods of fabricating semiconductor structures using thermal spray processes, and semiconductor structures fabricated using such methods
US8916954B2 (en) 2012-02-05 2014-12-23 Gtat Corporation Multi-layer metal support
US8841161B2 (en) 2012-02-05 2014-09-23 GTAT.Corporation Method for forming flexible solar cells
JP5285793B2 (ja) * 2012-05-10 2013-09-11 東京応化工業株式会社 サポートプレートの処理方法
JP2013247362A (ja) * 2012-05-29 2013-12-09 Samsung Corning Precision Materials Co Ltd 半導体素子用薄膜貼り合わせ基板の製造方法
JP2015528783A (ja) 2012-06-29 2015-10-01 コーニング インコーポレイテッド 半導体プロセスのためのガラス―セラミック基板
US8785294B2 (en) 2012-07-26 2014-07-22 Gtat Corporation Silicon carbide lamina
US8735219B2 (en) * 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US9418963B2 (en) 2012-09-25 2016-08-16 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
CN105051919A (zh) * 2013-01-16 2015-11-11 Qmat股份有限公司 用于形成光电器件的技术
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP5888286B2 (ja) 2013-06-26 2016-03-16 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3007892B1 (fr) * 2013-06-27 2015-07-31 Commissariat Energie Atomique Procede de transfert d'une couche mince avec apport d'energie thermique a une zone fragilisee via une couche inductive
US9876081B2 (en) 2013-07-16 2018-01-23 The United States Of America, As Represented By The Secretary Of The Navy Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates
JP6136786B2 (ja) 2013-09-05 2017-05-31 信越半導体株式会社 貼り合わせウェーハの製造方法
WO2015103274A1 (en) * 2013-12-30 2015-07-09 Veeco Instruments, Inc. Engineered substrates for use in crystalline-nitride based devices
CN108713075B (zh) * 2016-03-23 2020-11-13 株式会社德山 氮化铝单晶基板的制造方法
US10679852B2 (en) * 2016-06-13 2020-06-09 QROMIS, Inc. Multi-deposition process for high quality gallium nitride device manufacturing
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
FR3055064B1 (fr) * 2016-08-11 2018-10-05 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'une couche epitaxiee sur une plaque de croissance
DE102018111450B4 (de) * 2018-05-14 2024-06-20 Infineon Technologies Ag Verfahren zum Verarbeiten eines Breiter-Bandabstand-Halbleiterwafers, Verfahren zum Bilden einer Mehrzahl von dünnen Breiter-Bandabstand-Halbleiterwafern und Breiter-Bandabstand-Halbleiterwafer
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
FR3103962B1 (fr) 2019-11-29 2021-11-05 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
US20210254241A1 (en) * 2020-02-14 2021-08-19 Kyocera Corporation Method for recycling substrate, method for manufacturing semiconductor device, and semiconductor device
CN115943489A (zh) 2020-03-19 2023-04-07 隔热半导体粘合技术公司 用于直接键合结构的尺寸补偿控制

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0767486A2 (en) * 1995-10-06 1997-04-09 Canon Kabushiki Kaisha Semiconductor substrate and producing method thereof
EP1026728A2 (en) * 1999-02-02 2000-08-09 Canon Kabushiki Kaisha Substrate and method of manufacturing the same
CN1269599A (zh) * 1999-03-26 2000-10-11 佳能株式会社 制造半导体部件的方法
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US20030224582A1 (en) * 1996-08-27 2003-12-04 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
WO2004019404A2 (en) * 2002-08-26 2004-03-04 S.O.I.Tec Silicon On Insulator Technologies Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
US20040185638A1 (en) * 2003-02-14 2004-09-23 Canon Kabushiki Kaisha Substrate manufacturing method

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US38466A (en) * 1863-05-12 Improved medicine for piles
IT1210982B (it) 1981-02-03 1989-09-29 Giuseppe Stefano Piana Capsula a perdere, per la confezione di preparati idrosolubili in dosi, atti a consentire la preparazione di bevande calde in genere.
FI83197C (fi) 1984-10-23 1991-06-10 Mars G B Ltd Dryckpaose.
JPH05275332A (ja) * 1992-03-26 1993-10-22 Shimadzu Corp ヘテロエピタキシャル膜の製膜方法
US20030087503A1 (en) 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
EP0874405A3 (en) 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JP3492142B2 (ja) 1997-03-27 2004-02-03 キヤノン株式会社 半導体基材の製造方法
JPH1174209A (ja) * 1997-08-27 1999-03-16 Denso Corp 半導体基板の製造方法
JPH10335617A (ja) * 1997-05-30 1998-12-18 Denso Corp 半導体基板の製造方法
FR2774214B1 (fr) 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP3453544B2 (ja) * 1999-03-26 2003-10-06 キヤノン株式会社 半導体部材の作製方法
US6716722B1 (en) * 1999-07-15 2004-04-06 Shin-Etsu Handotai Co., Ltd. Method of producing a bonded wafer and the bonded wafer
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6223650B1 (en) 1999-09-30 2001-05-01 Robert M. Stuck Apparatus for conveyorized toasting of breads and like food items
JP3943782B2 (ja) 1999-11-29 2007-07-11 信越半導体株式会社 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ
US6475882B1 (en) 1999-12-20 2002-11-05 Nitride Semiconductors Co., Ltd. Method for producing GaN-based compound semiconductor and GaN-based compound semiconductor device
EP2270875B1 (de) 2000-04-26 2018-01-10 OSRAM Opto Semiconductors GmbH Strahlungsmittierendes Halbleiterbauelement und dessen Herstellungsverfahren
FR2817394B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6740345B2 (en) 2000-12-22 2004-05-25 Edward Zhihua Cai Beverage making cartridge
US6497763B2 (en) 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
JP3826825B2 (ja) * 2001-04-12 2006-09-27 住友電気工業株式会社 窒化ガリウム結晶への酸素ドーピング方法と酸素ドープされたｎ型窒化ガリウム単結晶基板
JP2003022989A (ja) * 2001-07-09 2003-01-24 Sumitomo Mitsubishi Silicon Corp エピタキシャル半導体ウェーハ及びその製造方法
FR2828762B1 (fr) 2001-08-14 2003-12-05 Soitec Silicon On Insulator Procede d'obtention d'une couche mince d'un materiau semi-conducteur supportant au moins un composant et/ou circuit electronique
JP2003101025A (ja) * 2001-09-26 2003-04-04 Toshiba Corp 半導体装置
FR2834124B1 (fr) 2001-12-20 2005-05-20 Osram Opto Semiconductors Gmbh Procede de production de couches semi-conductrices
FR2834123B1 (fr) 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
JP2003204048A (ja) 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
AU2003246718A1 (en) * 2002-07-17 2004-02-02 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating substrates, in particular for optics, electronics or optoelectronics
WO2004019403A2 (en) * 2002-08-26 2004-03-04 S.O.I.Tec Silicon On Insulator Technologies Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom
US7008857B2 (en) 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0767486A2 (en) * 1995-10-06 1997-04-09 Canon Kabushiki Kaisha Semiconductor substrate and producing method thereof
US20030224582A1 (en) * 1996-08-27 2003-12-04 Seiko Epson Corporation Exfoliating method, transferring method of thin film device, and thin film device, thin film integrated circuit device, and liquid crystal display device produced by the same
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
EP1026728A2 (en) * 1999-02-02 2000-08-09 Canon Kabushiki Kaisha Substrate and method of manufacturing the same
CN1269599A (zh) * 1999-03-26 2000-10-11 佳能株式会社 制造半导体部件的方法
WO2004019404A2 (en) * 2002-08-26 2004-03-04 S.O.I.Tec Silicon On Insulator Technologies Recycling a wafer comprising a buffer layer, after having taken off a thin layer therefrom
US20040185638A1 (en) * 2003-02-14 2004-09-23 Canon Kabushiki Kaisha Substrate manufacturing method

Also Published As

Publication number Publication date
DE602004018951D1 (de) 2009-02-26
SG122972A1 (en) 2006-06-29
US7968909B2 (en) 2011-06-28
CN101221895B (zh) 2014-04-23
TW200824037A (en) 2008-06-01
JP2006140445A (ja) 2006-06-01
TW200616014A (en) 2006-05-16
KR100746182B1 (ko) 2007-08-03
JP4489671B2 (ja) 2010-06-23
CN101221895A (zh) 2008-07-16
EP1962340A2 (en) 2008-08-27
EP1667223A1 (en) 2006-06-07
US20110049528A1 (en) 2011-03-03
US20090191719A1 (en) 2009-07-30
TWI303842B (en) 2008-12-01
TWI367544B (en) 2012-07-01
ATE420461T1 (de) 2009-01-15
EP1962340A3 (en) 2009-12-23
US7851330B2 (en) 2010-12-14
US20060099776A1 (en) 2006-05-11
EP1667223B1 (en) 2009-01-07
KR20060052446A (ko) 2006-05-19
CN1790620A (zh) 2006-06-21
US7531428B2 (en) 2009-05-12

Similar Documents

Publication Publication Date Title
CN100426459C (zh) 化合物材料晶片的制造方法
KR100805469B1 (ko) 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
CN101355013B (zh) 制备无排除区的外延用结构的工艺
US8216368B2 (en) Method of fabricating an epitaxially grown layer
JP4733633B2 (ja) エピタキシャル基板の製造方法
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US20060234486A1 (en) Wafer separation technique for the fabrication of free-standing (Al,In,Ga)N wafers
US20240384432A1 (en) Structure comprising monocrystalline layers of aln material on a substrate and substrate for the epitaxial growth of monocrystalline layers of aln material
US8785293B2 (en) Adaptation of the lattice parameter of a layer of strained material
US11976380B2 (en) Method for manufacturing a monocrystalline layer of GaAs material and substrate for epitaxial growth of a monocrystalline layer of GaAs material
US20230422619A1 (en) Method for producing a crystalline layer of pzt material by transferring a seed layer of srtio3 to a silicon carrier substrate and epitaxially growing the crystalline layer of pzt, and substrate for epitaxial growth of a crystalline layer of pzt

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SAWTEK INC.

Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR

CP03 Change of name, title or address

Address after: French Boerning

Patentee after: Soitec Silicon On Insulator

Address before: French Berneni

Patentee before: Silicon on Insulator Technologies S. A.