[go: up one dir, main page]

DE19960823B4 - Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung - Google Patents

Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung Download PDF

Info

Publication number
DE19960823B4
DE19960823B4 DE19960823A DE19960823A DE19960823B4 DE 19960823 B4 DE19960823 B4 DE 19960823B4 DE 19960823 A DE19960823 A DE 19960823A DE 19960823 A DE19960823 A DE 19960823A DE 19960823 B4 DE19960823 B4 DE 19960823B4
Authority
DE
Germany
Prior art keywords
semiconductor wafer
epitaxial
epitaxial layer
silicon
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19960823A
Other languages
English (en)
Other versions
DE19960823A1 (de
Inventor
Wolfgang Dipl.-Phys. Dr. Siebert
Peter Dipl.-Phys. Dr. Storck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to DE19960823A priority Critical patent/DE19960823B4/de
Priority to JP2000379297A priority patent/JP3772088B2/ja
Publication of DE19960823A1 publication Critical patent/DE19960823A1/de
Priority to US10/731,034 priority patent/US6995077B2/en
Application granted granted Critical
Publication of DE19960823B4 publication Critical patent/DE19960823B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiterscheibe mit einer Vorderseite und einer Rückseite und einer auf der Vorderseite abgeschiedenen epitaktischen Schicht aus halbleitendem Material, dadurch gekennzeichnet, daß das Verfahren folgende Prozessschritte umfasst:
(a) als einzigen Polierschritt einen Abtragspolierschritt;
(b) Reinigen und Trocknen der Halbleiterscheibe;
(c) Vorbehandeln der Vorderseite der Halbleiterscheibe in einer Atmosphäre, die Chlorwasserstoff und Wasserstoff enthält, bei einer Temperatur von 950 bis 1250 Grad Celsius in einem Epitaxiereaktor zur Reduktion der Oberflächenrauhigkeit, wobei ein Ätzabtrag von bis zu 0,2 μm erzielt wird; und
(d) Abscheiden der epitaktischen Schicht auf der Vorderseite der vorbehandelten Halbleiterscheibe.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterscheibe mit einer Vorderseite und einer Rückseite und einer auf der Vorderseite abgeschiedenen epitaktischen Schicht aus halbleitendem Material. Derartige Halbleiterscheiben eignen sich für die Verwendung in der Halbleiterindustrie, insbesondere zur Fabrikation von elektronischen Bauelementen mit Linienbreiten gleich oder kleiner 0,18 μm.
  • Eine Halbleiterscheibe, die insbesondere zur Fabrikation von elektronischen Bauelementen mit Linienbreiten gleich oder kleiner 0,18 μm geeignet sein soll, muß eine Vielzahl besonderer Eigenschaften aufweisen. Zwei besonders wichtige Eigenschaften von Halbleiterscheiben sind die Anzahl von Lichtstreuzentren (localized light scatterers, LLS) und die Rauhigkeit (Haze) auf der Oberfläche, auf welcher Halbleiter-Bauelemente erzeugt werden sollen; in einer gewissen Anzahl und Größe können LLS zum Ausfall der Bauelemente führen.
  • Einkristalline Halbleiterscheiben mit einer einkristallin aufgewachsenen Schicht derselben Kristallorientierung, einer sogenannten Epitaxie- oder epitaktisch aufgewachsenen Schicht, auf welcher Halbleiter-Bauelemente aufgebracht werden, beispielsweise eine Siliciumscheibe mit einer Siliciumschicht, weisen gegenüber Halbleiterscheiben aus einem homogenen Material gewisse Vorteile auf. In erster Linie ist dabei das sogenannte Latch-up-Problem zu nennen, das beispielsweise in CMOS-Schaltkreisen auf homogenem Material auftreten und zu Spannungen in den Transistoren führen kann, die eine Ladungsumkehr ermöglichen und einen Kurzschluß des betreffenden Bauelementes bewirken können. Dem Fachmann ist bekannt, daß dieses Latch-up-Problem effektiv durch den Einsatz einer epitaxierten Halbleiterscheibe aus einer hochdotierten Substratscheibe (niedriger elektrischer Widerstand) und einer niedrig dotierten Epitaxieschicht (hoher Widerstand) verhindert werden kann, was gleichzeitig eine erwünschte Getterwirkung des Substrates bewirkt und außerdem den Flächenverbrauch des Bauelementes senkt. Darüber hinaus weisen epitaxierte Oberflächen eine im Vergleich mit polierten Halbleiterscheiben niedrigere Defektdichte, ausgedrückt als LLS, die beispielsweise sogenannte COPs (crystal-originated particles) sein können, auf, was in der Regel zu einer höheren Ausbeute an intakten Halbleiterbauelementen führt. Weiterhin besitzen Epitaxieschichten keinen nennenswerten Sauerstoffgehalt, womit das Risiko von potentiell schaltkreiszerstörenden Sauerstoffpräzipitaten in bauelementerelevanten Bereichen ausgeschlossen ist.
  • Nach dem Stand der Technik werden epitaxierte Halbleiterscheiben aus geeigneten Vorprodukten durch die Prozeßfolge Abtragspolieren-Endpolieren-Reinigen-Epitaxie hergestellt, wobei die Oberflächenrauhigkeit nach dem Abtragspolieren, gemessen mit dem Atomic-Force-Microscope-Verfahren (AFM) in einem Bereich von 1 μm mal 1 μm, je nach Prozeßführung etwa 0,5 bis 3 nm RMS (root-mean-square) und nach dem Endpolieren etwa 0,05 bis 0,2 nm RMS beträgt. Ebenfalls bekannt sind drei- oder vierstufige Polierprozesse, bei denen die Rauhigkeit sukzessive abgesenkt wird. In der Patentanmeldung EP 684 634 A2 ist eine Vorgehensvariante beschrieben, bei welcher im Abtragspolierschritt nacheinander zwei verschiedene Poliersole unterschiedlicher Körnung zugeführt werden, bevor die Halbleiterscheiben einem Endpoliturschritt unterzogen werden. Nachteil mehrstufiger Polierverfahren ist, daß mit jedem zusätzlichen Schritt die Herstellkosten der Halbleiterscheiben ansteigen.
  • In der Patentanmeldung EP 711 854 A1 und der entsprechenden DE-695 10 300 T2 ist ein Verfahren zur Herstellung einer epitaxierten Scheibe beschrieben, indem eine gesägt-geläppt-geätzte Siliciumscheibe abtragspoliert wird, wobei sich eine Oberflächenrauhigkeit von 0,3 bis 1,2 nm RMS (AFM, 1 μm mal 1 μm) einstellt, und zur Kostensenkung ohne Durchführung eines glättenden Endpolierschrittes eine epitaktische Siliciumschicht abgeschieden wird. Zwar ist die so hergestellte Epitaxieschicht einer unter vorheriger Anwendung eines Endpolier schrittes konventionell hergestellten Epitaxieschicht in ihren elektrischen Eigenschaften vergleichbar, jedoch führt der durch die relativ hohe Ausgangsrauhigkeit verursachte Anstieg an Lichtstreuzentren auf der epitaxierten Oberfläche potentiell zum vermehrten Ausfall von auf diesen Scheiben hergestellten Bauelementen.
  • D. Gräf et al. beschreiben in Mater. Res. Soc. Symp. Proc. (1993), S.23–33 eine Korrelation zwischen der Oberflächenrauhigkeit und der Anzahl an Lichtpunktdefekten.
  • Die US-5360509 offenbart einen kostensparenden Weg zur Herstellung von epitaxierten Halbleiterscheiben. Dieser Weg kommt ohne jeden Polierschritt aus. Stattdessen wird vor der Epitaxie Material von 6–10 μm mit einer Chlorwasserstoff/Wasserstoff-Atmosphäre abgeätzt.
  • Die US-4263336 beschreibt ein Verfahren, bei dem eine Halbleiterscheibe vor dem Abscheiden einer epitaktischen Schicht erst einer Wasserstoffatmosphäre ausgesetzt und dann in einer Chlorwasserstoff-Atmosphäre geätzt wird.
  • In der DE-OS 19 49 871 ist ein Reinigungsschritt vor dem Abscheiden der epitaktischen Schicht in einem auf Germanium basierenden System offenbart, der darin besteht, die Substratscheibe auf Temperaturen, die oberhalb der Abscheidetemperatur liegen, in einer Wasserstoff-Atmosphäre aufzuheizen.
  • Die US-3945864 offenbart ein Verfahren, bei dem vor dem Abscheiden der epitaktischen Schicht die Substratscheibe in einer Chlorwasserstoff/Wasserstoff-Atmosphäre zu ätzen ist.
    •
  • Es war daher die Aufgabe gestellt, ein kostengünstiges Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe bereitzustellen, die zur Fabrikation von elektronischen Bauelementen mit Linienbreiten gleich oder kleiner 0,18 μm geeignet ist und die erwähnten Nachteile hinsichtlich der Anzahl an Lichtstreuzentren auf der epitaxierten Oberfläche nicht aufweist. Ferner sollten die weiteren Eigenschaften der epitaxierten Halbleiterscheibe mindestens genau so gut sein wie die von nach dem Stand der Technik hergestellten epitaxierten Halbleiterscheiben.
  • Gegenstand der Erfindung ist ein Verfahren zur Herstellung einer Halbleiterscheibe mit einer Vorderseite und einer Rückseite und einer auf der Vorderseite abgeschiedenen epitaktischen Schicht aus halbleitendem Material, das dadurch gekennzeichnet ist, daß das Verfahren folgende Prozessschritte umfasst:
    • (a) als einzigen Polierschritt einen Abtragspolierschritt;
    • (b) Reinigen und Trocknen der Halbleiterscheibe;
    • (c) Vorbehandeln der Vorderseite der Halbleiterscheibe in einer Atmosphäre, die Chlorwasserstoff und Wasserstoff enthält, bei einer Temperatur von 950 bis 1250 Grad Celsius in einem Epitaxiereaktor zur Reduktion der Oberflächenrauhigkeit, wobei ein Ätzabtrag von bis zu 0,2 μm erzielt wird; und
    • (d) Abscheiden der epitaktischen Schicht auf der Vorderseite der vorbehandelten Halbleiterscheibe.
  • Durch die Kombination der Verfahrensschritte (a) bis (c) wird die Oberfläche der Vorderseite der Halbleiterscheibe so konditioniert, daß die Qualität der nachfolgend aufwachsenden epitaktischen Schicht hinsichtlich der maximalen Anzahl von Lichtstreuzentren auf der Oberfläche der Schicht mindestens den Anforderungen des Stands der Technik entspricht. Die Kosten einer gemäß der Verfahrensschritte (a) bis (d) hergestellten Halbleiterscheibe sind jedoch geringer als die einer vergleichbaren, nach dem Stand der Technik hergestellten Halbleiterscheibe.
  • Gemäß Schritt (c) des Verfahrens wird eine Halbleiterscheibe, die lediglich einer Abtragspolitur unterzogen wurde, in einem Epitaxiereaktor derart vorbehandelt, daß in einem ersten Schritt natürliches Oxid (native Oxide) von der Vorderseite der Halbleiterscheibe entfernt wird, indem die Halbleiterscheibe einer Wasserstoffatmosphäre ausgesetzt wird. In einem zweiten Schritt wird die Oberflächenrauhigkeit der Vorderseite der Halbleiterscheibe reduziert, indem gasfömiges HCl in die Wasserstoffatmosphäre eingeleitet wird. Die derartig vorbehandelte Halbleiterscheibe erhält in Schritt (d) des Verfahrens eine epitaktische Schicht, die Dank der vorangegangenen Verfahrensschritte hinsichtlich der Rauhigkeit der epitaxierten Oberfläche und der Anzahl von Lichtstreuzentren mindestens dem Stand der Technik entspricht, das heißt, Charakteristika von vergleichbaren Halbleiterscheiben aufweist, deren Herstellung jedoch eine Abtragspolitur und eine Endpolitur (finishing) umfaßt.
  • Die Behandlung einer Halbleiterscheibe in einer HCl/H2-Atmosphäre wurde in einem anderen Zusammenhang bereits beschrieben (H. M. Liaw und J. W. Rose in: Epitaxial Silicon Technology Academic Press Inc., Orlando Florida 1986, Seiten 71–73).
  • Im vorgeschlagenen Verfahren bewirkt die gemäß Schritt (c) erfolgende Zugabe einer geringen Menge von gasförmigem HCl zur Wasserstoffatmosphäre eine deutliche Glättung der nur abtragspolierten Oberfläche der Halbleiterscheibe. Es wird vermutet, daß Silicium in Folge der nur geringen Zugabe von HCl nicht nur durch beginnende Ätze abgetragen wird, sondern auch eine Wiederabscheidung flüchtiger Chlorsilane und eine Rekristallisation von Silicium an der Oberfläche stattfindet. Dabei wird Silicium von Stellen hoher Reaktivität zu energetisch günstigeren Stellen bewegt, und die deutliche Reduzierung der Rauhigkeit der Oberfläche bewirkt. In Gegenwart einer höheren HCl-Konzentration wird dieser Effekt durch den substanziellen Abtrag von Silicium durch Anätzen und die damit verbundene Aufrauhung der Oberfläche nicht mehr beobachtet.
  • Das erfindungsgemäße Verfahren kann prinzipiell zur Herstellung eines scheibenförmigen Körpers eingesetzt werden, der aus einem Material besteht, welches mit dem eingesetzten chemo-mechanischen Einseiten- oder Doppelseiten-Polierverfahren bearbeitet und epitaxiert werden kann. Silicium in einkristalliner Form mit einer Kristallorientierung (100), (110) oder (111), beispielsweise kristallisiert durch einen Czochralski- oder einen Zonenziehprozeß, ist bevorzugt. Das Silicium enthält dabei eine gewisse Menge an Dotierstoff, wobei man zwischen Dotierstoffen aus der 3. Hauptgruppe des Periodensystems der Elemente, beispielsweise Bor, die zu Material vom p-Typ führen, und Elementen der 5. Hauptgruppe, beispielsweise Phosphor, Arsen oder Antimon, die zu Material vom n-Typ führen, unterscheidet. Silicium oder Silicium/Germanium ist als Material für die epitaktische Beschichtung bevorzugt. Die epitaktische Beschichtung unterscheidet sich in der Regel durch ihren Dotierstoffgehalt in ihren elektrischen Eigenschaften von denen der Halbleiterscheibe. Dies ist jedoch nicht zwingend erforderlich. So ist es auch möglich, eine Epitaxieschicht ohne jeglichen Dotierstoffgehalt aufwachsen zu lassen. Im Rahmen der Erfindung sind Siliciumscheiben mit einer epitaktischen Beschichtung aus Silicium besonders bevorzugt, wobei Siliciumscheibe und Epitaxieschicht entweder beide vom p-Typ oder beide vom n-Typ sind.
  • Das Verfahren eignet sich besonders zur Herstellung von Siliciumscheiben mit Durchmessern von insbesondere 200 mm, 300 mm, 400 mm und 450 mm und Dicken von wenigen 100 μm bis einigen cm, bevorzugt von 400 μm bis 1200 μm. Die epitaxierten Halbleiterscheiben können entweder direkt als Ausgangsmaterial für die Herstellung von Halbleiterbauelementen eingesetzt werden oder nach Aufbringen von Rückseitenversiegelungen oder weiterer Behandlung der Rückseite durch Schleifen, Ätzen, Polieren etc. jeweils nach dem Stand der Technik ihrem Bestimmungszweck zugeführt werden. Neben der Herstellung von Scheiben aus einem homogenen Material kann die Erfindung natürlich auch zur Herstellung von mehrschichtig aufgebauten Halbleitersubstraten wie SOI-Scheiben (silicon-on-insulator) und sogenannten "bonded wafers" eingesetzt werden, obwohl hierbei der Kostenvorteil verloren gehen kann.
  • Die weitere Beschreibung des Verfahrens erfolgt am Beispiel der Herstellung einer Siliciumscheibe mit einer epitaktischen Beschichtung der Vorderseite mit Silicium.
  • Prinzipiell ist es möglich, eine beispielsweise durch ein Innenloch- oder Drahtsägeverfahren gesägte Siliciumscheibe direkt dem erfindungsgemäßen Prozeß zu unterziehen. Es ist jedoch sinnvoll und daher bevorzugt, die scharf begrenzte und daher mechanisch sehr empfindliche Scheibenkante mit Hilfe einer geeignet profilierten Schleifscheibe zu verrunden. Weiterhin ist es zwecks Verbesserung der Geometrie und teilweisem Abtrag der zerstörten Kristallschichten möglich, die Siliciumscheibe einem mechanischen Abtragsschritt wie Läppen oder Schleifen zu unterziehen, um den Materialabtrag im Polierschritt zu reduzieren. Bevorzugt ist, die Siliciumscheibe einem Oberflächen-Schleifschritt zu unterziehen, wobei entweder eine Seite geschliffen wird oder beide Seiten sequentiell oder beide Seiten gleichzeitig geschliffen werden. Zum Entfernen des in den mechanischen Prozeßschritten zwangsläufig erzeugten Damage der Scheibenobenfläche und -kante und zum Entfernen von gegebenenfalls vorhandenen Verunreinigungen kann an dieser Stelle ein Ätzschritt folgen. Dieser Ätzschritt kann entweder als naßchemische Behandlung der Siliciumscheibe in einer alkalischen oder sauren Ätzmischung oder als Plasmabehandlung ausgeführt werden. Ein saurer Ätzschritt mit einer Mischung aus konzentrierter wäßriger Salpetersäüre und konzentrierter wäßriger Flußsäure, beispielsweise die in der deutschen Patentanmeldung mit der Anmeldenummer 198 33 257.2 beanspruchte Ausführungsform, ist bevorzugt.
  • Ein besonders bevorzugtes Ausgangsmaterial für die erfindungsgemäße Prozeßfolge sind Halbleiterscheiben aus Silicium mit einem Durchmesser von gleich oder größer 200 mm, hergestellt durch Sägen eines Silicium-Einkristalls, gefolgt von Kantenverrunden, sequentiellem Oberflächenschleifen beider Scheibenseiten unter Abtrag von 10 μm bis 100 μm Silicium pro Seite und naßchemischem Ätzen in einer sauren Ätzmischung unter Abtrag von 5 μm bis 50 μm Silicium pro Scheibenseite.
  • Schritt (a) der erfindungsgemäßen Prozeßfolge:
  • Zur erfindungsgemäßen Herstellung von epitaxierten Halbleiterscheiben werden die Scheiben lediglich einer Abtragspolitur unterzogen, wobei die Politur entweder auf beiden Seiten gleichzeitig oder nur auf einer Seite der Scheibe durchgeführt wird. Ein geeigneter Polierprozeß für zweiseitig polierte Scheiben ist beispielsweise in der Patentanmeldung mit der Anmeldenummer 199 05 737.0 beschrieben.
  • Schritt (b) der erfindungsgemäßen Prozeßfolge:
  • Nach dem Polierschritt (a) werden die Siliciumscheiben von der Poliermaschine entfernt und einer Reinigung und Trocknung nach dem Stand der Technik unterzogen. Die Reinigung kann entweder als Batchverfahren unter gleichzeitiger Reinigung einer Viel zahl von Scheiben in Bädern oder mit Sprühverfahren oder auch als Einzelscheibenprozeß ausgeführt werden.
  • Schritt (c) der erfindungsgemäßen Prozeßfolge:
  • Die gemäß der Schritte (a) und (b) behandelten Siliciumscheiben werden nun in einem Reaktor, der auch zur nachfolgenden epitaktischen Abscheidung einer Siliciumschicht benutzt wird, einer Vorbehandlung unterzogen, bei der zunächst das natürliche Oxid (native Oxide) von der Oberfläche entfernt und danach die nach der Abtragspolitur noch vorhandene Oberflächenrauhigkeit deutlich reduziert wird. Das Entfernen des Oxids erfolgt in einer reinen Wasserstoffatmosphäre in einem Temperaturbereich von 950 bis 1200 Grad Celsius, wobei ein Temperaturbereich von 1100 bis 1150 Grad bevorzugt ist. Der Wasserstofffluß liegt in einem Bereich von 1 bis 100 SLM, bevorzugt 50 SLM. Die Einheit SLM (Standard-Liter pro Minute) beschreibt einen Gasfluss einer Gasmenge pro Minute, die bei Normalbedingungen einem Volumen von einem Liter entspricht. Die Reduzierung der Oberflächenrauhigkeit erfolgt durch Zugabe von gasförmigem HCl in die Wasserstoffatmosphäre bei einer Temperatur von 950 bis 1200 Grad Celsius, bevorzugt 1100 bis 1180 Grad Celsius, besonders bevorzugt 1140 Grad Celsius. Dabei wird die Konzentration des gasförmigen HCl so gering gehalten, daß die Ätzrate in einem Bereich von 0,01 μm/min bis 0,1 μm/min liegt, wobei der Ätzabtrag in einem Bereich von 0,01 bis 0,2 μm, vorzugsweise von 0,01 bis unter 0,1 μm liegt.
  • Schritt (d) der erfindungsgemäßen Prozeßfolge:
  • Die gemäß der Schritte (a) bis (c) behandelten Siliciumscheiben werden nach einem Standardverfahren mit einer epitaktischen Siliciumschicht mindestens auf der Vorderseite versehen. Dies geschieht bevorzugt nach dem CVD-Verfahren (chemical vapor deposition), indem Silane, beispielsweise Silan (SiH4), Dichlorsilan (SiH2Cl2), Trichlorsilan (SiHCl3) oder Tetrachlorsilan (SiCl4) zur Scheibenoberfläche geführt werden, sich dort bei Temperaturen von 600°C bis 1250°C zu elementarem Silicium und flüchtigen Nebenprodukten zersetzen und eine epitaktische, das heißt einkristalline, kristallographisch an der Halbleiterscheibe orientiert aufgewachsene Siliciumschicht bilden. Bevorzugt werden Siliciumschichten mit einer Dicke von 0,3 μm bis 10 μm. Die Epitaxieschicht kann undotiert oder gezielt beispielsweise mit Bor, Phosphor, Arsen oder Antimon dotiert sein, um den Leitungstyp und die gewünschte Leitfähigkeit einzustellen.
  • Nach Durchführung der epitaktischen Beschichtung mindestens der Vorderseite der Halbleiterscheibe mit vorzugsweise Silicium liegt eine erfindungsgemäß hergestellte Halbleiterscheibe vor, die eine hydrophobe Oberfläche besitzt und in dieser Form einer Weiterverarbeitung zur Herstellung integrierter Bauelemente zugeführt werden kann. Es ist jedoch möglich, wenn auch im Rahmen der Erfindung nicht zwingend notwendig, die Scheibenoberfläche zum Schutz vor Kontaminationen zu hydrophilieren, das heißt, sie mit einer dünnen Oxidschicht zu überziehen, beispielsweise einer Oxidschicht einer Dicke von etwa 1 nm, die dem Fachmann als "native oxide" bekannt ist. Dies kann prinzipiell auf zwei verschiedene Arten geschehen: Zum einem kann die Oberfläche der epitaxierten Halbleiterscheibe mit einem oxidativ wirkenden Gas, beispielsweise Ozon, behandelt werden, was in der Epitaxiekammer selbst oder in einer separaten Anlage durchgeführt werden kann. Zum anderen ist eine Hydrophilierung in einer Badanlage mit einer Badsequenz vom RCA-Typ, gefolgt von einer Trocknung der Scheiben, möglich.
  • Nach Durchführung der erfindungsgemäßen Prozeßsequenz (a) bis (d) liegen mindestens auf der Vorderseite epitaxierte Halbleiterscheiben mit einer schleierfreien Oberfläche vor, die vor ihrer weiteren Weiterverarbeitung zur Herstellung von Halbleiter-Bauelementen einer Charakterisierung ihrer Eigenschaften zugeführt werden können. Messungen mit einem auf Laserbasis arbeitenden optischen Oberflächeninspektionsgerät zeigen eine maximale Dichte von 0,14 Streulichtzentren pro cm2 epitaxierter Scheibenoberfläche und eine Oberflächenrauhigkeit (Haze) von weniger als 0,2 ppm an.
  • Falls notwendig, kann an einer geeigneten Stelle der Prozeßkette eine Laserbeschriftung zur Scheibenidentifizierung und/oder ein Kantenpolierschritt eingefügt werden, zum Beispiel vor oder nach dem Schleifen im Falle der Lasermarkierung sowie vor, im oder nach der Doppelseitenpolitur im Falle des Kantenpolierens. Eine Reihe weiterer, für bestimmte Produkte erforderliche Prozeßschritte wie beispielsweise die Aufbringung von Rückseitenbeschichtungen aus Polysilicium, Siliciumdioxid und/oder Siliciumnitrid läßt sich ebenfalls nach dem Fachmann bekannten Verfahren an den geeigneten Stellen in die Prozeßkette einbauen. Es kann darüber hinaus auch zweckmäßig sein, die Halbleiterscheibe vor oder nach einzelnen Prozeßschritten einer Batch- oder Einzelscheibenreinigung nach dem Stand der Technik zu unterziehen.
  • Hinsichtlich der weiteren üblicherweise zur Scheibencharakterisierung herangezogenen, dem Fachmann wohlbekannten Parameter wie beispielsweise Metallkontamination der Scheibenoberfläche und Minoritätsladungsträger-Lebensdauer sowie nanotopologische Eigenschaften weist eine erfindungsgemäß hergestellte epitaxierte Halbleiterscheibe keine Nachteile gegenüber einer epitaxierten Halbleiterscheibe auf, die nach dem Stand der Technik unter Anwendung eines Endpolierschrittes vor der Abscheidung der Epitaxieschicht hergestellt wird.
  • Eine erfindungsgemäß hergestellte epitaxierte Halbleiterscheibe, insbesondere eine Siliciumscheibe mit einer epitaktischen Siliciumbeschichtung, erfüllt die Anforderungen für die Herstellung von Halbleiterbauelementen mit Linienbreiten gleich oder kleiner 0,18 μm. Das erfindungsgemäße Verfahren hat sich als optimale Lösung zur Herstellung von epitaxierten Siliciumscheiben mit den geschilderten Merkmalen erwiesen. An das Ausgangsprodukt werden minimale Geometrieanforderungen gestellt, was die Anforderungen an die Vorprozesse reduziert. Die im beidseitigem Polieren erzielte gute Geometrie tritt schon nach relativ geringen Materialabträgen und durch die erhöhte Prozeßsicherheit, gepaart mit einem verringerten Bruchrisiko, in sehr hohen Ausbeuten auf, ohne daß kostenintensive Schritte zur lokalen Geometriekorrektur beispielsweise durch Plasmaätzen notwendig sind, und bleibt durch die entfallende Notwendigkeit der Durchführung eines Endpolierschrittes auch am erfindungsgemäß hergestellten Endprodukt voll erhalten.
  • Alle im folgenden aufgeführten Beispiele und Vergleichsbeispiele betreffen die Herstellung von Siliciumscheiben mit einem Durchmesser von (300 ± 0,2) mm, einem Sauerstoffgehalt von (6 ± 1)·1017 Atomen/cm3 und einer Bor-Dotierung, die zu einem Widerstand im Bereich von 5 bis 20 mΩ·cm führt, und die eine epitaktische Siliciumschicht auf der Vorderseite mit einer Bor-Dotierung, die zu einem Widerstand im Bereich von 1 bis 10 Ω·cm führt, besitzen.
  • Beispiel
  • Für dieses Beispiel standen 300-mm-Siliciumscheiben mit doppelseitig polierter Oberfläche, die entsprechend den Schritt (a) und (b) poliert und gereinigt worden waren, zur Verfügung. Die Rauhigkeit der vorpolierten Scheibe betrug 0,7 nm RMS (AFM, 1 μm mal 1 μm)
  • Schritt (c): Die Vorderseite der Halbleiterscheiben wurden nun vor der epitaktischen Beschichtung in dem Epitaxiereaktor einer Vorbehandlung unterzogen, die zum Ziel hatte, in einem ersten Schritt das natürliche Oxid auf der Vorderseite zu entfernen und in einem zweiten Schritt die Rauhigkeit auf der Oberfläche drastisch zu verringern, so daß nach epitaktischer Beschichtung eine Halbleiterscheibe mit deutlich verbesserten Eigenschaften hinsichtlich Oberflächenrauhigkeit und Anzahl der Lichtstreuzentren zur Verfügung steht. Dies wurde dadurch erreicht, daß zunächst das natürliche Oxid in einer Wasserstoffatmosphäre bei 1120 Grad Celsius für eine Minute entfernt wurde. Danach wurde für eine Minute bei einer Temperatur von 1140 Grad Celsius der Wasserstoffatmosphäre gasförmiges HCl zugesetzt mit dem Ziel, die noch vorhandenen Rauhigkeit auf der Vorderseite deutlich zu reduzieren. Die Ätzrate betrug dabei weniger als 0,04 μm/min, der Ätzabtrag 0,04 μm. Nach dieser erfindungsgemäßen Vorbehand lung wiesen die Scheiben eine Oberflächenrauhigkeit von etwa 0,17 nm RMS (AFM, 1 μm mal 1 μm) auf.
  • Schritt (d): Die entsprechend dem Schritt (c) vorbehandelten Halbleiterscheiben wurden dann entsprechend dem Stand der Technik in dem Epitaxiereaktor auf der Vorderseite mit einer epitaktisch aufgewachsenen Siliciumschicht versehen, wobei als Siliciumkomponente SiHCl3 zum Einsatz kam und der Widerstand durch Dotierung mit Diboran, B2H6, eingestellt wurde. Bei einer Reaktorkammertemperatur von 1140°C wurde bei einer Abscheiderate von 3 μm/min eine Schicht der Dicke 3,2 μm abgeschieden.
  • Charakterisierung der epitaxierten Siliciumscheiben:
  • Die mit Silicium auf der Vorderseite epitaxierten Siliciumscheiben wurden auf einem nach dem Laserprinzip arbeitenden Oberflächeninspektionsgerät des Typs SP1 der Fa. KLA-Tencor hinsichtlich ihrer Defekte auf der epitaxierten Vorderseite charakterisiert; für die Gesamtzahl der LLS-Defekte gleich oder größer 0,12 μm ergab sich im DWN-Kanal ("dark field wide") ein Mittelwert von 22 ± 15, entsprechend (0,03 ± 0,02) LLS/cm2, der Hazewert lag bei 0,06 ± 0,03 ppm.
  • Vergleichsbeispiel 1
  • Es wurde so vorgegangen, daß die zweiseitig nach dem in (a) beschriebenen Verfahren polierten Scheiben nach Reinigung und Trocknung eine Rauhigkeit von 0,7 nm RMS (AFM, 1 μm mal 1 μm) aufwiesen. Ohne die in der Erfindung beschriebene Vorbehandlung wurde nach der epitaktischen Beschichtung auf der Vorderseite ein Mittelwert der LLS-Defekte gleich oder größer 0,12 μm im DWN-Kanal von 368 ± 124, entsprechend (0,52 ± 0,18) LLS/cm2, gefunden. Der Hazewert lag bei 0,09 ± 0,04 ppm.
  • Vergleichsbeispiel 2
  • Es wurde so vorgegangen, daß die wie im Vergleichsbeispiel 1 beschriebenen doppelseitig polierten Scheiben einer Vorbehandlung im Epitaxiereaktor unterzogen wurden, wobei die HCl-Konzentration so hoch war, daß die Ätzrate 2 μm/min betrug und insgesamt 2 μm von der Siliziumoberfläche abgeätzt wurden. Nach epitaktischer Siliciumabscheidung wurden die folgenden Meßwerte erhalten: Mittelwert LLS-Defektzahl Vorderseite gleich oder größer 0,12 μm im DWN-Kanal 150 ± 45, entsprechend (0,21 ± 0,06) LLS/cm2. Der Hazewert lag bei 1,2 ± 0,4 ppm.
  • Weitere Charakterisierung der hergestellten Scheiben
  • Die Vorderseiten, Rückseiten und Kanten der nach dem oben aufgeführten Beispiel und den beiden Vergleichsbeispielen hergestellten 300-mm-Siliciumscheiben wurden mit den üblichen, dem Fachmann bekannten Methoden hinsichtlich Metallkontamination der Scheibenoberfläche und Minoritätsladungsträger-Lebensdauer sowie nanotopologische Eigenschaften charakterisiert. Es wurden keine statistisch relevanten Abweichungen zwischen den einzelnen Versuchsgruppen beobachtet.
    •

Claims (10)

  1. Verfahren zur Herstellung einer Halbleiterscheibe mit einer Vorderseite und einer Rückseite und einer auf der Vorderseite abgeschiedenen epitaktischen Schicht aus halbleitendem Material, dadurch gekennzeichnet, daß das Verfahren folgende Prozessschritte umfasst: (a) als einzigen Polierschritt einen Abtragspolierschritt; (b) Reinigen und Trocknen der Halbleiterscheibe; (c) Vorbehandeln der Vorderseite der Halbleiterscheibe in einer Atmosphäre, die Chlorwasserstoff und Wasserstoff enthält, bei einer Temperatur von 950 bis 1250 Grad Celsius in einem Epitaxiereaktor zur Reduktion der Oberflächenrauhigkeit, wobei ein Ätzabtrag von bis zu 0,2 μm erzielt wird; und (d) Abscheiden der epitaktischen Schicht auf der Vorderseite der vorbehandelten Halbleiterscheibe.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Abtragspolieren die Vorder- und die Rückseite der Halbleiterscheibe gleichzeitig poliert werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß beim Abtragspolieren nur die Vorderseite der Halbleiterscheibe poliert wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die in Schritt (c) genannte Vorhandlung direkt vor der epitaktischen Abscheidung im Epitaxiereaktor durchgeführt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Vorbehandlung gemäß Schritt (c) eine Behandlung der Halbleiterscheibe in einer Wasserstoffatmosphäre bei einer Temperatur von 950 bis 1250 Grad Celsius vorangestellt wird.
  6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Ätzabtrag gemäß Schritt (c) mit einer Ätzrate von 0.01 μm/min bis 0.1 μm/min erzielt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die in Schritt (d) abgeschiedene epitaktische Schicht eine Dicke von 0,3 μm bis 10 μm besitzt und bei einer Temperatur von 600°C bis 1250°C abgeschieden wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die in Schritt (d) abgeschiedene epitaktische Schicht mit einem oxidierenden Gas hydrophiliert wird.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die in Schritt (d) abgeschiedene epitaktische Schicht naßchemisch hydrophiliert wird.
  10. Verwendung einer nach einem der Ansprüche 1 bis 9 hergestellten epitaxierten Halbleiterscheibe zur Herstellung von integrierten Halbleiter-Bauelementen.
DE19960823A 1999-12-16 1999-12-16 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung Expired - Fee Related DE19960823B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19960823A DE19960823B4 (de) 1999-12-16 1999-12-16 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
JP2000379297A JP3772088B2 (ja) 1999-12-16 2000-12-13 半導体デイスクの製法
US10/731,034 US6995077B2 (en) 1999-12-16 2003-12-09 Epitaxially coated semiconductor wafer and process for producing it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19960823A DE19960823B4 (de) 1999-12-16 1999-12-16 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung

Publications (2)

Publication Number Publication Date
DE19960823A1 DE19960823A1 (de) 2001-07-05
DE19960823B4 true DE19960823B4 (de) 2007-04-12

Family

ID=7932972

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19960823A Expired - Fee Related DE19960823B4 (de) 1999-12-16 1999-12-16 Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung

Country Status (3)

Country Link
US (1) US6995077B2 (de)
JP (1) JP3772088B2 (de)
DE (1) DE19960823B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4215447B2 (ja) * 2002-04-17 2009-01-28 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
EP1588406B1 (de) * 2003-01-27 2019-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiterstrukturen mit strukturhomogenität
EP1605498A1 (de) * 2004-06-11 2005-12-14 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zur Herstellung eines Halbleiterwafers
US20060138681A1 (en) * 2004-12-27 2006-06-29 Asml Netherlands B.V. Substrate and lithography process using the same
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
FR2881573B1 (fr) * 2005-01-31 2008-07-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince formee dans un substrat presentant des amas de lacunes
DE102005045339B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045337B4 (de) * 2005-09-22 2008-08-21 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005045338B4 (de) * 2005-09-22 2009-04-02 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
DE102006020825A1 (de) 2006-05-04 2007-11-08 Siltronic Ag Verfahren zur Herstellung einer Schichtenstruktur
US7651948B2 (en) * 2006-06-30 2010-01-26 Applied Materials, Inc. Pre-cleaning of substrates in epitaxy chambers
JP5210549B2 (ja) * 2007-05-31 2013-06-12 株式会社半導体エネルギー研究所 レーザアニール方法
DE102009004557B4 (de) 2009-01-14 2018-03-08 Siltronic Ag Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
DE102009010556B4 (de) * 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
WO2012102755A1 (en) * 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
US9595438B2 (en) * 2011-09-12 2017-03-14 Nasp Iii/V Gmbh Method for producing a III/V Si template
FR2995913B1 (fr) * 2012-09-24 2014-10-10 Commissariat Energie Atomique Procede de formation d'une couche de silicium epitaxiee.
US9368415B1 (en) 2015-02-25 2016-06-14 International Business Machines Corporation Non-destructive, wafer scale method to evaluate defect density in heterogeneous epitaxial layers
JP6402703B2 (ja) * 2015-11-17 2018-10-10 信越半導体株式会社 欠陥領域の判定方法
US10544519B2 (en) 2017-08-25 2020-01-28 Aixtron Se Method and apparatus for surface preparation prior to epitaxial deposition
KR20200141931A (ko) * 2019-06-10 2020-12-21 에이에스엠 아이피 홀딩 비.브이. 석영 에피택셜 챔버를 세정하는 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1949871A1 (de) * 1968-10-03 1970-04-09 Ibm Verfahren zum Herstellen von dotierten epitaktischen Germaniumschichten mit definierten reproduzierbaren elektrischen Eigenschaften
US3945864A (en) * 1974-05-28 1976-03-23 Rca Corporation Method of growing thick expitaxial layers of silicon
US4263336A (en) * 1979-11-23 1981-04-21 Motorola, Inc. Reduced pressure induction heated reactor and method
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
DE69510300T2 (de) * 1994-11-14 1999-11-18 Shin-Etsu Handotai Co., Ltd. Epitaktisches Plättchen und Verfahren zu seiner Herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5219613A (en) * 1990-06-13 1993-06-15 Wacker-Chemitronic Gesellschaft Fur Elektronik-Grundstoffe Mbh Process for producing storage-stable surfaces of polished silicon wafers
US5571373A (en) 1994-05-18 1996-11-05 Memc Electronic Materials, Inc. Method of rough polishing semiconductor wafers to reduce surface roughness
JP4244411B2 (ja) * 1998-09-14 2009-03-25 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハの製造方法
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19905737C2 (de) 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
DE10025871A1 (de) * 2000-05-25 2001-12-06 Wacker Siltronic Halbleitermat Epitaxierte Halbleiterscheibe und Verfahren zu ihrer Herstellung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1949871A1 (de) * 1968-10-03 1970-04-09 Ibm Verfahren zum Herstellen von dotierten epitaktischen Germaniumschichten mit definierten reproduzierbaren elektrischen Eigenschaften
US3945864A (en) * 1974-05-28 1976-03-23 Rca Corporation Method of growing thick expitaxial layers of silicon
US4263336A (en) * 1979-11-23 1981-04-21 Motorola, Inc. Reduced pressure induction heated reactor and method
US5360509A (en) * 1993-03-08 1994-11-01 Gi Corporation Low cost method of fabricating epitaxial semiconductor devices
DE69510300T2 (de) * 1994-11-14 1999-11-18 Shin-Etsu Handotai Co., Ltd. Epitaktisches Plättchen und Verfahren zu seiner Herstellung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Graef D. et al., Silicon surface treatments and their impact on chemical compositions and morpho- logy Mater. Res. Coc. Symp. Proc. (1993), 315 (Surface Chemical Cleaning and Passivation for Se- miconductor Processing), 23-33 (abstr.) HCAPlus [online] In. STN. Accession Nr. 1994:174075
Graef D. et al., Silicon surface treatments and their impact on chemical compositions and morpho- logy Mater. Res. Coc. Symp. Proc. (1993), 315 (Surface Chemical Cleaning and Passivation for Se-miconductor Processing), 23-33 (abstr.) HCAPlus [online] In. STN. Accession Nr. 1994:174075 *

Also Published As

Publication number Publication date
US20040115941A1 (en) 2004-06-17
JP3772088B2 (ja) 2006-05-10
US6995077B2 (en) 2006-02-07
DE19960823A1 (de) 2001-07-05
JP2001244272A (ja) 2001-09-07

Similar Documents

Publication Publication Date Title
DE19960823B4 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe und deren Verwendung
EP1160360B1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE19938340C1 (de) Verfahren zur Herstellung einer epitaxierten Halbleiterscheibe
DE69528611T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE69333619T2 (de) Herstellungsverfahren für Halbleitersubstrate
DE4304849C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE69031753T2 (de) Verfahren zur Herstellung einer Kontaktstelle für die Schaltung eines Halbleiterbauelementes
DE102008059044B4 (de) Verfahren zum Polieren einer Halbleiterscheibe mit einer verspannt-relaxierten Si1-xGex-Schicht
DE112010002718B4 (de) Verfahren zur reinigung eines siliciumwafers sowie verfahren zur herstellung eines epitaktischen wafers unter verwendung des reinigungsverfahrens
DE19833257C1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE102005045337B4 (de) Epitaxierte Siliciumscheibe und Verfahren zur Herstellung von epitaxierten Siliciumscheiben
EP3248215B1 (de) Epitaktisch beschichtete halbleiterscheibe und verfahren zur herstellung einer epitakisch beschichteten halbleiterscheibe
DE112014001496T5 (de) Verfahren zum Polieren eines Siliziumwafers und Verfahren zur Herstellung eines Epitaxiewafers
DE10340882B4 (de) Siliciumwafer-Reinigungsverfahren
DE102008026784A1 (de) Epitaxierte Siliciumscheibe mit <110>-Kristallorientierung und Verfahren zu ihrer Herstellung
DE19823904A1 (de) Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
DE112010002935B4 (de) Epitaktischer Siliciumwafer und Verfahren zur Herstellung desselben
DE10336271B4 (de) Siliciumscheibe und Verfahren zu deren Herstellung
EP0745704B1 (de) Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
DE3485808T2 (de) Materialien fuer halbleitersubstrate mit moeglichkeit zum gettern.
DE10143741A1 (de) Beschichtete Siliciumscheibe und Verfahren zu ihrer Herstellung
DE102017213587A1 (de) Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung der Halbleiterscheibe
DE102005058713B4 (de) Verfahren zur Reinigung des Volumens von Substraten, Substrat sowie Verwendung des Verfahrens
DE2705902C3 (de) Germanium enthaltender Siüciumnitrid-Film
DE102013213839A1 (de) Verfahren zur Herstellung einer hochdotierten Halbleiterscheibe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: WACKER SILTRONIC AG, 84489 BURGHAUSEN, DE

8127 New person/name/address of the applicant

Owner name: SILTRONIC AG, 81737 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110701