[go: up one dir, main page]

CN1541406A - 具有受控机械强度的可拆除基片及其生产方法 - Google Patents

具有受控机械强度的可拆除基片及其生产方法 Download PDF

Info

Publication number
CN1541406A
CN1541406A CNA028097440A CN02809744A CN1541406A CN 1541406 A CN1541406 A CN 1541406A CN A028097440 A CNA028097440 A CN A028097440A CN 02809744 A CN02809744 A CN 02809744A CN 1541406 A CN1541406 A CN 1541406A
Authority
CN
China
Prior art keywords
substrate
layer
wafer
bonding
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028097440A
Other languages
English (en)
Other versions
CN100435278C (zh
Inventor
伯纳德・阿斯巴
伯纳德·阿斯巴
・莫里索
休伯特·莫里索
耶・雷萨克
奥利维耶·雷萨克
・吉瑟朗
布鲁诺·吉瑟朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
US Atomic Energy Commission (AEC)
Original Assignee
US Atomic Energy Commission (AEC)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by US Atomic Energy Commission (AEC) filed Critical US Atomic Energy Commission (AEC)
Publication of CN1541406A publication Critical patent/CN1541406A/zh
Application granted granted Critical
Publication of CN100435278C publication Critical patent/CN100435278C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/008—Manufacture of substrate-free structures separating the processed structure from a mother substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Adornments (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种用于一个可拆除基片的生产的方法，包括用于借助于使用分子粘结把一层的一个表面固定在基片的一个表面上生产界面的一个方法步骤，其中在固定之前，提供用于所述表面至少一个的一个处理阶段，使在界面处的机械耐力处于这样一种受控制级，以与以后拆除相容。

Description

具有受控机械强度的可拆除基片及其生产方法
技术领域
本发明涉及一种组装两个微电子晶片的方法和生成结构。它在构造薄层基片时和把各层或元件转移到任何种类的支撑上时获得应用。
背景技术
元件日益必须集成到与用来生产它们的那些不同的支撑上。
例如，可以列举在塑料材料基片上或在可弯曲基片上的元件。元件指的是完全或部分“加工”，即完全或部分生产的任何微电子、光电子或传感器(例如，化学、机械、热、生物或生物化学传感器)器件。
能使用一种层转移方法把元件集成到可弯曲支撑上。
有多种其它应用例子，其中层转移技术能提供用来把元件或层集成到事前与用于其生产的不同的支撑上的一种适当解决办法。在相同的思路中，当需要把带有或不带有元件的一个薄层与其原始基片隔离时，例如通过分离或消除后者，层转移技术也非常有用。仍在相同的思路中，翻转一个薄层和把它转移到另一个支撑上提供给工程师有价值的自由度，以设计否则不可能的结构。抽样和翻转薄膜能用来生产埋入结构，例如像用于动态随机存取存储器(DRAM)的埋入电容器，其中与通常的情形截然不同，首先形成电容器，并且然后在新基片上构造电路的剩余部分之前转移到另一个硅基片上。另一个例子涉及称作双栅极结构的晶体管结构的生产。使用一种常规技术在一个基片上生产CMOS晶体管的第一栅极，并且然后翻转和转移到一个第二基片上以生产第二栅极和完成晶体管，由此使第一栅极埋在结构中(见，例如，K.Suzuki，T.Tanaka，Y.Tosaka，H.Horie和T.Sugii，“High-Speed and Low-Power n+-p+ Double-Gate SOI CMOS”，IEICE Trans.Electron.，vol.E78-C，1995，pp.360-367)。
在发光二极管(LED)的领域中遇到把薄层与其原始基片隔离的要求，例如，如在文档W.S Wong等，Journal of ElectronicMATERIALS，第1409页，Vol.28，N°12，1999和I.Pollentier等。第1056页，SPIE Vol.1361 Physical Concepts of Materials for NovelOpto-electronic Device Application I(1990)中报告的那样。这里的目的之一在于改进发射光的抽取的控制。另一个目的涉及这样的事实，在这个具体例子中，用来生产外延堆的蓝宝石基片事后体积庞大，特别是因为它是电气绝缘的，这防止进行电气接触。对于生长材料的阶段有利的能够在之后除去蓝宝石基片因而显得是希望的。
例如，在对于电信和微波的应用领域中遇到一种相同情形。在这种情况下，希望把元件最终集成到具有高电阻率，典型地至少几kohms.cm的支撑上。然而，一种高电阻基片不必以与通常采用的标准基片相同的成本和相同的质量得到。在硅的情况下，标准电阻率的200和300mm硅晶片是可得到的，而对于大于1kohms.cm的电阻率，200mm尺寸的提供非常少而300mm尺寸根本没有。一种解决办法在包括(例如具有从14到22ohm.cm的电阻率的p型硅的)标准基片的原始结构上生产元件时和然后在最后加工步骤期间包括把一个包含元件的薄层转移到一个玻璃、石英、蓝宝石等绝缘基片上。
从技术观点出发，这些转移操作的主要好处在于使其中形成元件的层的性质和最后支撑的那些性质无关，并因此它们在多种其它情形下是有益的。
也可以列举其中对于元件生产有益的原始基片成本过高的情形。在例如提供改进性能(较高使用温度、显著提高的最大使用功率和频率等)、但其成本与硅相比非常高的碳化硅的情况下，把昂贵原始基片的一个薄层(在这个例子中是碳化硅)转移到便宜的最后基片(这里是硅)上、和可能在一次重新循环操作之后重新覆盖用于再次使用的昂贵原始基片的剩余部分是有益的。转移操作能在元件的生产之前、期间或之后进行。
以上技术在其中得到一个薄基片对于最后应用是重要的所有领域中也能证明是有益的。特别是可以列举功率用途，不管为了与散热有关的原因，还是因为在某些情况下电流必须以与经其电流通过的厚度成第一近似比例的损失流经基片的厚度。也可以列举为了灵活性原因要求一个薄基片的智能卡用途。对于这些用途，在较厚或标准厚度基片上生产电路，这首先具有对于各种加工步骤的良好机械阻力的优点，并且第二具有与其在一定生产设备上的使用有关的标准相一致的优点。然后最后薄化通过分离实现。这种分离能伴随有向另一个支撑的转移。在某些情况下，向另一个支撑的转移不是不可缺少的，特别是如果在薄化期间目标最后厚度足以产生自支撑结构。
各种技术能用来把各层从一个支撑转移到另一个上。在某些情况下，层和支撑的组装可能是临时的。例如，情况是这样，当对于其功能是在转移期间或在转移之前在其层经受的各种处理期间提供保证保持的薄层转移处理(handle)基片使用时。对于这个主题见T.Hamagushi等，IEDM 1985，p.688-691的文档。然后在选择用来组装层和基片的装置时产生一个问题。具体地说粘结装置必须足够强，以便完成其作用并且特别是抵抗由施加到要转移的部分上的处理强加的应力。而且，必须有可能分离组件，以便拆下要转移的层。当在转移之前当把该层固定到处理基片上时必须完全或部分生产元件(微电子的、光电、机械、压电、超导体、或磁性元件)时，在粘结装置上有另外的应力(热的、机械的等)。即使在元件构造过程期间，粘结装置因此也必须都牢固以在薄层与处理基片之间提供组件，并且同时是可逆的以实现处理基片的最终脱开。
更一般地，产生的问题是把晶片与另一个晶片组装，该晶片能是基片、薄层、或足够厚以便自支撑、合成的或其它的，包括部分、完全加工或未加工的至少一种或多种半导体材料，组件必须此后在组件界面处分离。在脱开之前，必定有可能在两个晶片的至少一个上完全或部分生产元件或者完成外延生长步骤。
已经设想各种解决方案。
第一种解决方案包括通过研磨消除支撑晶片，但在这种情况下消耗晶片(在过程期间损坏)。如果一个蚀刻阻挡层提供在两个晶片之间，则情况也是这样：支撑晶片由研磨和蚀刻的组合消耗。
基于“搬走”原理的其它方法也分离结合到一种原始支撑上的一个薄层，同样不必消耗后者。这些方法一般使用可能与机械力有关的一个埋入中间层的选择性化学蚀刻。这种类型的方法非常广泛地用来把III-V元素转移到不同类型的支撑上(见C.Camperi等，IEEETransactions on photonics technology，vol.3，12(1991)，1123)。如在P.Demeester等的论文，Semicond.Sci.Technol.8(1993)，1124-1135中解释的那样，一般在外延生长步骤之后发生的转移能在元件的生产之前或之后执行(分别通过“后加工”或“预加工”)。然而，基于搬走的这些技术取决于它对于横向规模超过1mm难以得到搬走的事实。
另一种情形包括：在绝缘体硅片(SOI)结构的情况下利用埋入氧化物的存在，并且不管后者是如何标准(即，生产而不寻求任何具体的可拆除性效果)。如果把结构足够强地粘结到另一个基片上并且把一个高应力施加到结构上，则最好在氧化物中实现的局部断裂能导致在整个基片比例上的切削效果。文档“PHILIPS Journal ofResearch”，vol.49，N°1/2，1995在第53至55页上表示这种的一个例子。不幸地是，断裂难以控制并且必需较高机械应力产生它，这没有免除折断基片或损坏元件的危险。
文档EP0702609 A1公开了通过控制结合能量把一层转移到最终基片上。然而，在以上文档中，有在一个薄层与一个第一基片之间的一个第一结合能量。然后控制在层与第二基片、目标基片、或操作器之间的粘合常数的结合能量，从而它在层与第一基片之间大于第一结合能量。
用来增大在两个晶片之间的结合能量的技术是众所周知的。它们用在以前列举的情形中，但也用在其它情形中。例如，有SOI结构的产生。
如果要得到SOI结构，则最后打算提供表面准备操作，并且常常借助于在结合之后执行的退火，高结合能量典型地从1到2J/m2。按常规，在借助于标准准备操作SiO2/SiO2结合的情况下，结构的结合能量是在室温下几十mJ/M2和在400℃下退火30分钟之后的500mJ/M2(通过由Maszara开发的卫板(blade)方法确定结合能量(见：Maszara等，J Appl.Phys.，64(10)，p.4943，1988))。当在高温(1100℃)下退火结构时，结合能量一般具有2J/m2的量级(C.Maleviile等，Semiconductor wafer bonding，Science Technologyand Application IV，PV 97-36，46，The Electrochemical SocietyProceedings Series，Pennington，NJ(1998))。存在在结合之前的其它准备形式，例如要结合的表面对于等离子体(例如氧等离子体)的暴露，并且能产生等效结合能量而不总是必需这种退火(YA，Li andR.W.Bower，Jpn.J：Appl.Phys.，vol.37，p.737，1998)。借助于这个数值的能量的密封与脱开不相容。
一些变形称做结合SOI(BSOI)及结合和蚀刻背部SOI(BESOI)。除分子粘合结合之外，这些变形基于通过抛光技术和/或化学蚀刻技术的原始基片的实际除去。在这种情况下消耗基片。
本发明者已经表明，通过修改亲水性质和表面的粗糙度能得到不同的机械强度，大于或小于常规得到的机械强度。例如，如在由O.Rayssac等的论文中指示的那样(Proceedings of the 2ndInternational Conference on Materials for Microelectronics，IOMCommunications，p.183，1998)，氢氟酸蚀刻增大氧化硅层的粗糙度。该论文描述8000rms蚀刻增大粗糙度近似0.2nm到0.625nm。已经证实，对于面对表面具有0.625nm和0.625nm RMS粗糙度的SiO2/SiO2结合在1100℃下退火之后产生500mJ/m2量级的最大结合能量值，即远低于在以前列举的标准情形中。
发明内容
本发明因此包括在一种通过分子粘结结合两个晶片的组装技术中，生成结构打算在组件界面处分离。在层上已经完全或部分生产元件或传感器之后或者在晶片之一上的外延生长步骤之后，一般实现结构的脱开或搬走。
本发明也包括在一种结构中，这种结构包括由具有容易控制机械强度级的一个界面或一个中间层接合在一起的两个晶片，从而所述结构与元件的完全或部分生产相容(例如，外延堆的沉积)，而且从而能分离所述结构。文献一般把这样的结构称作“可拆除结构”或“可拆除基片”。
为此，本发明提出通过一个晶片的一个表面和另一个晶片的一个表面的分子粘结结合产生一个界面，具有一个施加到被结合的表面的至少一个上以控制界面的机构强度级的以前处理步骤，借助于或不借助于一个中间层(氧化物、氮化物)能完成分子粘结结合。
在与晶片的各部分处的分离确切相对应的情况下(模片、元件、模片组或子组等)，晶片的准备最好包括一个步骤，由此在脱开步骤之前划界出所述层的至少一段。
为了控制界面的机械强度，准备要组装的两个表面至少一个的步骤是必需的，以便控制其粗糙度和/或亲水性能。
-为了通过控制粗糙度准备表面，例如，在SiO2表面的情况下，能使用氢氟酸蚀刻。当然，根据要被蚀刻的材料的性质，其它化学处理是可能的。
-为了产生SOI类型的一个可拆除基片，考虑SiO2/SiO2和Si/SiO2的例子。在不同种类层的情况下(Si3N4是另一个常规例子，但也有硅化物)，使用适当的化学处理就足够了(例如用于Si3N4的HF或H3PO4，与用于Si的NH4OH/H2O2/H2O(也叫作SC1)类似)。
-界面的机械强度通过处理修改，例如热处理，以便以一种受控方式强化界面，即，通过控制热处理参数(处理时间、温度、温度梯度等)，从而它与以后的脱开相容。热处理包括与元件的以后生产有关的那些。然后能分子粘结结合以这种方式处理的表面，借助于或不借助于一个中间层(例如，像一个氧化物或氮化物层)。
-生产界面的步骤跟随有搬走两个晶片的步骤；在脱开之后，能执行生产全部或部分微电子、光电子、机械、热电、超导体或磁性元件的步骤。在生产界面的步骤与搬走步骤之间，能便利地执行另一个结合步骤以产生一个第二界面。这种结合步骤便利地包括分子粘结结合或粘合剂结合(例如，使用一种由UV辐射硬化的粘合剂、一种树脂、一种聚合物粘合剂)。在这种情况下，通过酸蚀刻和/或机械应力和/或热和/或光应力的施加能便利地执行在第二界面高度处的搬走。在搬走之后能再次便利地使用还没有处理或转移的晶片。
-晶片最好是从Si、Ge、SiGe、SiC、GaN和其它等效氮化物、AsGa、InP或铁电或压电材料(LiNbO3、LiTaO3)或“加工”或没有加工的磁性材料选择的半导体材料的。
-在两个晶片的至少一个中能产生一个薄层。
-通过平面化和/或化学机械抛光或其它抛光和/或化学蚀刻得到薄化。
-通过切断能得到薄层。
-通过分裂一个薄弱埋入层实现切断。
-通过植入得到薄弱埋入层，并且通过热和/或机械和/或化学处理得到分裂。
-植入的物质是一种气体(氢、氦等)。
关于产品，本发明提出一种在结合界面处接合在一起的两晶片的组件，结合界面的机械强度处于受控级，特别是通过控制表面粗糙度和/或亲水性能。
根据最佳特征，有可能组合：
·在两个晶片的至少一个中能产生一个薄层。
·便利地通过分子粘结结合或粘合剂结合，例如使用由UV辐射硬化的粘合剂，把所述层进一步结合到一个第二基片上。
·根据它是否是结合粗糙化表面、多孔材料、埋入的缺陷、气体或非气体微腔的一个问题，选择性地使用局部或非均匀处理(热处理、UV曝光、激光辐射、等)选择性地修改界面或连接层的化学和/或机械强度，以便选择性地增强或选择性地弱化除其它之外的某些区域。
·该层具有半导体材料(Si、Ge、SiGe、SiC、GaN和其它等效氮化物、AsGa、InP、Ge等)或者铁电材料或压电材料(LiNbO3、LiTaO3)、或者处理或未处理的磁性或超导体材料(YbaCuO、NbN等)。
附图说明
由经由说明和非限制性例子和参照附图给出的如下描述，显现本发明的目的、特征和优点，其中：
-图1是在基片上的薄层、在层与具有结合能量的基片之间的界面的组合的截面中的视图，
-图2是在沉积或生长一个表面层之后图1组合的视图，
-图3是在分子粘结称作最后基片的一个第二基片之后以前结构的视图，
-图4是在薄层与第一基片之间的界面处的搬走动作期间的视图，
-图5是在搬走和除去自由界面层之后得到的晶片的视图，
-图6是图1类型可拆除组件的视图，
-图7是其在元件，例如一个第一晶体管栅极，的生产之后的视图，
-图8是其在沉积氧化物之后的视图，
-图9是其在平面化之后的视图，
-图10是其在分子粘结结合(包括热处理)之后的视图，
-图11是其在脱开和还原以除去自由界面层之后的视图，
-图12是图1类型可拆除组件的视图，
-图13是其在元件生产之后的视图，
-图14是其在通过氢氟酸蚀刻和/或机械力的施加而没有到一个目标基片的转移的视图，
-图15是其在脱开到一个最后基片和一个能重新循环的基片中的视图，
-图16是在元件之间切削沟道或凹槽之后、图13的一种变形，
-图17其视图，表示例如在氢氟酸蚀刻之后搬走的元件，
-图18是与图1类似的视图，
-图19是在一个透明基片的粘合剂结合之后在图3组件的截面中的视图，
-图20是在搬走和抛光之后这个组件的上部的视图，
-图21是在搬走和抛光之后这个组件的上部的视图，
-图22是与图1类似的整体视图，表示通过化学和机械切削消除的区域，
-图23是其在结合一个上部基片之后的视图，
-图24是与图1的类似的组件的视图，
-图25是其在沉积一个基于GaN的外延堆之后的视图，
-图26是其在基片结合之后的视图，
-图27是其在搬走时的视图，
-图28是其在除去自由界面层之后的上部的视图，及
-图29是其在除去初始在堆下方的层之后的视图。
具体实施方式
为详细描述选择的最佳例子主要涉及一般以例如200mm直径的圆形基片形式得到的硅。这些方法以非限制方式和不脱离本发明范围地易于变换到其特征具体在于除硅之外的材料的其它系统上。
根据本发明的方法的某些实施例往往鼓励以整体级把层搬离其基片，即在基片的整体规模上，而其它往往搬走限制的各段。
为了生产一种可拆除SOI基片，考虑SiO2/SiO2和Si/SiO2结合的例子。在不同种类层的情况下(Si3N4是另一个常规例子，但也有硅化物)，并且通过从下文描述的类推，只要使用适当的化学处理就足够了(例如用于Si的NH4OH/H2O2/H2O(也称作SC1)和用于Si3N4的H3PO4或HF)。图1表示其中基片(11)和薄层(14)是单晶硅的并且两个中间层(12)和(13)在分别结合在基片(11)和薄层(14)上之前形成的选择。当然，只有两个中间层(12)或(13)的一个可能就足够了，并且它们可能都不存在(即Si/Si结合的)。如果中间层(12)和(13)存在并且都是SiO2的，则系统称作SiO2/SiO2结合。如果两个之一存在，并且包括SiO2，那么系统称作Si/SiO2结合。
多种技术能用来生产像在图1中表示的结构，除与分子粘结结合有关的特定方面之外，对于不可分离SOI基片的生产包括以前列举的那些(见Semiconductor Wafer Bonding，Science andTechnology，Q.Y.Tong and U.Gsele，Wiley Intersciencepublications)。除其中把一个例如辅助外延层沉积到层(14)上的某些特定情况之外，下文把层(14)称作是包括元件的层的活性层。某些变形称作结合SOI(BSOI)及结合与蚀刻背部SOI(BESOI)。除分子粘结结合之外，这些变形基于通过抛光技术和/或化学蚀刻技术的原始基片的物理除去。下文部分描述为层转移技术的其它变形除分子粘结结合之外基于通过沿减弱区域的“切削”的脱开，如在文档US-A-5374564(或EP-A-533551)和US-A-6020252(或EP-A-807970)：沿一个掺杂区域的分离，或文档EP0925888：通过沿已经致使多孔的一个埋入层的断开的分离，中描述的方法。
参照与用于可分离基片生产的结合有关的特定方面，在SiO2/SiO2(或甚至Si/SiO2)结合的情况下，氧化物层能以几种方式准备(沉积、硅的热氧化)并且能具有根据用途变化的厚度。对于这个例子，选择1μm厚热氧化物。因此得到如下结构：用1μm热氧化物覆盖的硅基片。
这随后是氢氟酸蚀刻以使氧化物表面粗糙，要求的粗糙化随除去氧化物的厚度增大。对于每种用途，能优化粗糙度，特别是根据生产元件(或外延增长)的方法，这在元件生产和适于最后分离的方法期间在没有分层地结合之后必须使用。典型地，除去约几十至几百纳米的氧化物厚度的氢氟酸蚀刻是一种良好的最初折衷。氢氟酸蚀刻增加氧化物层(12)和/或(13)的粗糙度。这能与选择性湿润或干燥清理结合以得到专用于氧化物层的亲水性质。生成的效果是比标准结合弱的结合之一。
用来控制可拆除界面的结合能量的另一种选择是在结合操作之后使用热退火。在结合之后实现的在退火中的约100°的温差，特别是在超过800℃的范围内，导致结合能量的显著变化。这种选择能与至少一个中间层(12)和/或(13)、或其自己(即根本没有任何粗糙化步骤)组合地使用。对于结合实施的一种高度有益的选择，但一定不要认为对于本发明的限制，不是退火在图4中表示的结构的整体，或者在足够低的温度下退火它，最好温度不超过在其下生产元件的温度，外延层等或对于一个短时间等。这种可选择例对于为了元件和其它结构的生产不需要高温的用途、对于不使用机械应力和结构的非常攻击性的化学处理的用途、及对于在脱开之后不需要到另外一个支撑上的转移的用途(自支撑最后结构)特别有吸引力。
在其中在基片(11)上完成它们的情形下，已经列举氧化物的粗糙化和沉积。一个可选择例是在薄层(14)的侧面上，或甚至在两侧上，执行这些操作。
除可拆除基片本身的生产之外，使用基于分子结合的技术，有关于其使用和关于实现它的装置的几种装置。
可分离基片的好处，依据未加工活性层或加工活性层的厚度(即，其当已经加工它以生产元件的全部或部分的厚度)，在于它允许活性层的分离以得到一个自支撑层(一个较厚层，不管厚度在其构造之后的沉积步骤期间制造或得到的可分离基片中已经存在，如是在外延生长步骤中的情形)或一个一般较薄、转移到一个目标支撑上的表面层，不管后者是最后支撑或者只是本身打算拆除的临时支撑。
有把表面层转移到目标基片上的各种方式。
首先，通过成为要转移到另一个基片上的薄层的分子粘结结合能实现转移。
可拆除基片的好处在于能够任意在基片上“安装”和“拆下”薄层，通过翻转该层，允许在层两个表面上的元件的全部或部分生产。
作为说明，在生产一种这里称作第二SOI结构的新SOI结构的上下文中描述一种分离方法。这种方法比以前描述的技术仍然具有多个好处。这里选择的例子与具有一个埋入氧化物层500厚的第二SOI基片的生产有关，直接使用这种方法难以得到该厚度。
通过以前描述的方法之一得到第一结构，产生与图1相对应的一种可分离基片。在这个例子中，单晶硅层14成为活性层。到其中连接层已经在结合之前粗糙化并且还没有经受在非常高温度(希望小于1100℃并且小于1000℃或甚至900℃更好)下的任何强化热处理的这种可分离基片上，通过热氧化形成一个500氧化物层以产生在图2中表示的结构。这种氧化物成为第二SOI结构的埋入氧化物。在本例子中，把可分离基片(11+12+13+14+15)分子粘结结合到要成为活性层的最后支撑的一个硅基片16上(见图3)。得到的堆最好在高温(1100℃)下稳定以强烈固结在层(15)和(16)的界面处的第二结合。第一结合，如果经受相同的处理，仍然具有小于第二结合的机械强度，因为首先使它粗糙。能使用一种化学和/或机械分离方法。例如，把以上得到的堆首先浸入在一个氢氟酸槽中，其一个目的在于从组件的边缘开始过蚀刻氧化物层12和13。最好蚀刻两个界面12/13和15/16。况且，可分离基片的界面12/13便利地是一个氧化物/氧化物界面。它因此使在氧化物与硅之间的界面15/16的蚀刻便利。因而，在这个第一搬走步骤期间，在第二结合的界面处比在可分离基片的界面处有较少表面蚀刻。机械分离(通过加压水喷嘴，如在文档EP0925888中那样，通过压缩空气喷嘴，如在文档FR2796491中那样，通过牵引，如在文档WO00/26000中那样，通过刀片的插入等)完全解除最后结构13+14+15+16(见图4)。在氧化物13除去之后，例如由氢氟酸蚀刻，得到最后SOI结构(图5)。用作在可分离基片内的基片的Si晶片11能重新循环和重新使用，例如以生产另一个可分离基片(最好在消除层12之后)。
便于分离开始的另一种方法是消除基片外环的至少一部分。为此能采用湿润或干燥化学蚀刻技术或其它机械抛光技术、激光切削等技术，局限于环(这产生其中除去阴影面积的图22配置，这在固定一个第二基片之后产生图23配置)。
注意，以前在层14上形成的500厚埋入氧化物层15可能在结合之前已经形成在基片16上而不是在基片14上。另一种变形把500厚度划分成两部分，在基片16上的一部分例如250厚，而在层14上的另一部分在这个例子中也是250厚。
注意，如果两个分子粘结结合界面都是氧化物/氧化物类型的，则能以这样一种方式实现在高温下的第二结合的稳定，从而保证希望的氢氟酸蚀刻发生在第一界面处。在这种方法中，一个薄弱第一界面的产生实现在第一结合界面处的完整堆的希望分离。
使用根据本发明方法的另一个例子与双栅极晶体管结构的生产有关(见图6至11)。与晶体管的制造有关的第一操作基本上包括使用常规技术(图6)在一个可分离基片上生产第一CMOS晶体管栅极(图7)，如在图1中所示，例如以与对于带有一个薄埋入氧化物层的SOI结构的生产以前描述的相同方式。在900/1000℃量级的温度范围内能降低结合稳定温度。然后使用一种常规沉积技术(例如CVD)把具有1μm量级厚度的一个氧化物层沉积到这个基片上(图8)。使用一种常规化学/机械抛光技术使氧化物平面化(图9)。这随后是对于另一个硅基片16的分子粘结结合(图10)。如果对于第一栅极形成的结构能承受这样高的一个温度，则希望在从1000到1100℃的温度下稳定结合，否则在900/1000℃量级的温度下。最后(图11)，以与以上准确相同的方式(刀片的插入、加压水喷嘴、压缩空气喷嘴等)实现分离。在恢复晶体管制造过程之前，特别是为了生产第二栅极，通过化学蚀刻除去氧化物层13的剩余部分。因为借助于对于硅已知蚀刻选择性的氢氟酸溶液蚀刻氧化物，所以一旦已经完全蚀刻氧化物，露出一个硅表面，蚀刻就自然停止。这种分离技术超越例如基于通过植入得到的其它断裂的技术的主要优点在于，就其产生缺陷的可能性-例如对于最后抛光操作-而论不必使有问题的精整工序过分复杂。
在多种其它用途中能使用相同的过程。如果第一SOI结构(见图1)用来生产晶体管、电路、元件等，这些能最后转移到多种类型的专用支撑上。例如，对于其电气绝缘性质(高电阻率硅、石英、蓝宝石等)能选择基片16，以便为微波和电信电路提供理想支撑，由此限制在基片中的损失。对于与平屏幕有关的用途，对于最后支撑选择一种透明基片，例如熔化硅。
在薄基片上生产电路的情况下，这里简要描述分离的另一个例子(图12至15)。感兴趣的最后厚度典型地小于几百μm，甚至约几十μm。它们例如与功率用途或对于智能卡和对于其要求某种柔性的其它电路的用途(塑料材料支撑、弯曲支撑等)有关。这个例子与不必转移到一个目标基片的一种分离类型有关。当层14足够厚自我支撑但太薄不能没有损坏地承受集体电路生产过程(典型地小于几百μm厚，并且甚至约几十μm)时，这里目的是在生产电路或元件之后实现分离而不转移层14。例如，生产可分离基片的方法在每个方面与以前描述的生产图1结构的那些的任一种相同。在200mm直径硅晶片的情况下，标准基片厚度是725μm。如果用途要求例如80μm的最后基片厚度，对于支撑基片11选择一个硅基片725-80＝645μm(图12)。生成的组件因此与标准厚度相对应，并且把足够的抵抗力供给用来构造元件的过程。在后者生产之后(图13)，可以使用以前列举的分离技术之一(图14)，不同之处在于能省略基片16。在分离之后，自支撑层14(图15)单独代表感兴趣的最后基片，其特征在于包括元件的80μm基片厚度。
用来准备分离界面的参数必须适于在可分离基片上在分离之前必须完成的技术操作，特别是热和化学处理，并且根据机械应力的性质。例如，如果可分离基片包括一个承受550℃的外延生长温度的一个SiO2-SiO2结合界面的锗表面层(它在生长GaInAs情况下是典型的以构成在空间使用的太阳能电池)，那么对于可分离的基片rms粗糙度必须便利地是0.4nm。
使用的另一个例子涉及用于智能卡的电路生产，其中支撑的柔性成为关键的，首先因为电路尺寸的增大，而其次因为趋势是要求卡具有日益高的变形抵抗力。在这个角度上其厚度大于约50μm的单晶硅支撑太脆弱，因为如果它经受弯曲力，如对于智能卡可能常常发生的那样，则其厚度太大。
注意，对于模片的生产，这里能提供有(见图16)从图13配置开始的、一个扯下工具SA能个别除去的凹槽隔离段(图17)。
图18表示与在图1中表示的类似的最初组件，使一个最初基片11′覆盖有一个氧化硅层12′，氧化硅层12′分子粘结结合到一个第二氧化硅层13′上，氧化硅层13′又覆盖有一个硅层14′。在硅层14′内生产电路。然后，对于到第二支撑16′上的组件，最好选择一种产生一个非常薄层15的粘合剂，而在例如＜400℃的低温下具有最高可能机械强度，从而没有损坏在这个结合步骤之后产生的活性层的元件的危险。这些可能便利地是由加热或通过暴露于UV辐射硬化的粘合剂(在这种后一情况下，足以选择对于UV透明的最后基片16′)(见图19)。
为了搬走可分离基片(这里在结合界面12′/13′处)，可能显得难以产生纯化学搬走，因为粘合剂和对于UV透明的基片(在实际中由石英和玻璃制成)对于化学制品(氢氟酸、溶剂等)不全是惰性的。另一方面，如果使在分离界面处的结合能量低于粘合剂和构成集成电路的各层的强度(这能比较容易地实现)，则一种纯机械作用可以足以搬走在界面12′/13′处的结构。它然后有可能使用基片11′几次。为了便于分离，可能便利的是消除基片的一个外环。除基片外环的有限化学蚀刻之外，通过在粘合剂结合之后在结构中进行圆形切削进一步有可能消除环。切削能便利地由激光实现(见图22和23)。
作为一般规则，得到第一基片的残余物，基片的支撑至今称作“可分离的”(图20)和可重新使用的，最好在抛光层12′和转移到其它支撑16′，如在图21中那样，或要不然如果层14′的厚度是适当的则免除和自支撑的活性层14′之后。
不像以前的例子，第二基片16′在长得多的过程中能代之以仅是一个中间基片。在图21中表示的结构本身能是一种可分离结构。生产然后借助于中间基片16′或到又一个支撑上的另一种层转移操作继续，一般涉及基片16′的消除。把借助于以前描述的技术得到的可分离基片粘合剂结合到已经加工之后的中间基片上。中间基片能是刚性的或柔性的(见以上例子)。如果它是刚性的，则它甚至能是硅晶片。
对于粘合剂结合，特别是对于切削硅晶片和封装集成电路或包装或背端(“Blu Tak”、Teflon粘合剂膜等)的操作，能设想熟悉本专业的技术人员已知的粘合剂膜的使用。如果粘合剂膜是双侧的，则也可以把一个中间基片粘着到膜的后表面上，以起一个基片或用来在切削时加强组件的支撑的作用。
能设想的搬走技术包括牵引力和/或剪力和/或弯曲力的施加。也可以把力的施加与界面的化学蚀刻、或诸如超声波之类的其它手段相结合。如果要搬走的界面是氧化物型的，则在结合界面处便于蚀刻低能量界面，并且这鼓励加工层到中间基片的转移。在这些条件下，保护处理层是便利的(例如在氢氟酸蚀刻的情况下通过氮化物的另外沉积)。
用来施加应力的装置能是机械的(特别是通过在结合界面处插入刀片)、和/或搬走工具的使用(见WO00/26000)、和/或喷嘴的使用，或者涉及插入一个气体流，如在文档FR2796491中描述的那样，和/或流体(见EP0925888、EP0989593)。在气体流(或甚至流体流，例如如果界面是氧化物的则是氢氟酸流)的情况下，能便利地预先准备可分离基片(例如通过化学蚀刻)以把流体局部供给到结合界面。这便于在多层结构结合界面处的潜在搬走，其中搬走必定发生，通过保护包括元件的结构的各层。因而有可能搬走结合界面，即使当在内部元件层之间的粘合较弱时也是如此。
然后能总体或部分地把有时称作“处理(handle)”的中间层(为了形成凹口或切削先驱)切削成与能转移到不同支撑上的电子元件相对应的元件。转移能是集体的，在这种情况下所有元件，即使它们仅通过一个支撑互连，也同时在相同的技术操作中转移，或一个元件一个元件地(或一个模片一个模片地)，如果后者一个接一个地转移。支撑能是塑料材料的，如在智能卡的情况下那样，并且在这种情况下，一种粘合剂便利地用于转移。元件也能转移到包括其它电子或光电器件的晶片上，在这种情况下，转移能同样使用分子粘结技术(见图1至5，假定在层(14)中形成的元件的另外存在)。通过诸如拾取和放置装置之类的常规装置能转移元件。例如，也能把元件转移到另一个支撑上以提高热性能。
然后，通过施加应力或局部加热(例如使用激光)，借助于机械力能把以前结合到其最后支撑上的薄层与其处理分离(一个元件或一个元件地，或总体地)。
与根据本发明力图鼓励层与其基片以整体，即在基片整体的规模上，分离的方法的实施例相反，其它力图分成各段，各段的形状清楚地与模片或由活性层生产的元件相关。一种有趣的变形包括使用常规元件切削技术(锯、激光切削等)至少部分绕模片、各段等切削或定界沟槽。另一种有益的变形基于与照相平版操作有关的化学蚀刻的使用，  以产生相同的沟槽和/或除去在模片轮廓处的连接区域。例如，在大面积上准备分子粘结结合时，只把层3和4切削到表示的轮廓(图16)，其后把每段搬离基片，这相当于认为把基片搬离每段(作为一个选择例，一次和同时能切削所有层或所有段。
当然，以前描述的实施例不限于单晶硅的单一情形，并且能扩展到多种材料，如其它半导体材料(Ge、SiGe、SiC、GaN和其它等效氮化物、AsGa、InP等)、铁电和压电材料(LiNbO3、LiTaO3)、及磁性材料，不管元件是否是在分离之前生产。
如已经描述的那样，对于包括带有必须经受550℃的外延生长温度的SiO2-SiO2结合界面的锗表面层的可分离基片的情形(如在生长GaInAs以构成用在空间中的太阳能电池的情况下是典型的)，那么rms粗糙度对于可分离的基片应该便利地是0.4nm。
另一个例子(图24至29)是在可分离基片(图24)上外延生长一个外延堆。这特别适用于蓝和白LED和薄层激光二极管的生产(例如，对于改进的发射光的抽取或改进的热量消除，由于到是良好热导体的基片的转移，如铜或金刚石)。在这种情况下，有关的外延堆(图25)基于从GaN(AIN、GaAIN、GaAIInN等)导出的合成半导体。一种方法包括使用以前描述的形成等效于图1(或以前列举的类似图)的可分离结构的过程之一，其中层(14)是SiC6H(转移Si表面在图中的顶部处)的，层(12)和(13)是氧化硅的，如在图1的例子中，及基片(11)是多晶硅SiC(或蓝宝石)的。基于氮化物的堆在这种结构上外延生长。使用的外延技术对于熟悉本专业的技术人员是熟知的，例如像用于一个种类的分子束外延(MBE)、和用于另一个种类的金属有机化学蒸气沉积(MOCVD)。在前一种情况下，外延生长温度几乎不超过600℃，而用于第二种类的典型温度能高达1100℃。对于以上两种技术的每一种，必须优化与结合界面的机械强度有关的参数(粗糙化、通过热处理强化、氢氟酸性能等)的选择。在第二种情况下，例如选择以前描述的基于通过氢氟酸蚀刻使两个氧化物层12和13粗糙化的过程之一。以后在1100℃下的MOCVD外延生长产生其厚度是约1μm的堆。在外延生长阶段之前，典型地在从900至1200℃的温度范围内选择性地退火该结构，以便强烈强化环的机械强度。在生长步骤之后，组件经受氧化物的沉积、通过CMP的平面化、和其中适用的一个基片16的分子粘结结合(例如到一个硅基片上)、及在1100℃下退火以加强后一种结合。最后，在结合界面处分离可拆除基片(图27)。包括在50％氢氟酸槽中几小时的预备步骤便利地足以从基片的边缘把氧化物层横向蚀刻到几毫米的深度。这接着是借助于机械力的分离，例如通过插入一个刀片、应用加压水喷嘴、或应用压缩空气喷嘴，例如使用以前描述的技术，产生在图28所示的情形。一个最后还原步骤除去氧化物层(13)的残余部分。用作用于外延堆的一个成核层的至少SiC层14能通过蚀刻选择性地消除(图29)。在最后转移之前或之后能生产二极管。
注意，根据本发明，粗糙化和修改氟化氢性能的一个可选择例是使用用来退火结合界面的低温，而不是在其中不必粗糙化表面的结合情况下1100至1200℃的传统温度。便利地优化退火温度，以得到对于元件足够但足够低以允许在要求时间下分离的结合能量。
按照在其自己权利方面是原始的本发明的一个方面，在界面的生产、和借助于化学蚀刻和/或机械力的施加，例如通过空气或其它流体，搬走的一个可选择技术生产步骤(均匀或不均匀结构的生产、元件的完全或部分生产、外延生长等)之后，这里局限于可拆除基片的结合界面。
本发明因而已经证明，表面的粗糙化或亲水性能的修改能产生可拆除结合界面，即使在高达1100℃的高温下退火之后也是如此。通过明智地把在结合之前的粗糙化准备与适当的热退火处理相结合，已经表明可拆除SOI基片能不用在组件界面处的最终拆除，而承受用于CMOS晶体管的生产的过程的步骤的大多数(特别包括在高温，典型1100℃下的热处理步骤、以及例如氮化物的沉积限制层的步骤)，并且通过受控机械应力的故意施加在结合界面处能事后分离。对于与例如在分离基片之前的外延沉积步骤的执行有关的其它用途也已经证明这点。

Claims (29)

1.一种通过把一个第一晶片的一个表面分子粘结结合到一个第二晶片的一个表面上来生产一种可拆除结构的方法，该方法包括：在结合之前，一个处理所述表面的至少一个的步骤以产生两个晶片之间的界面的机构强度控制级，与部分或全部元件的两个晶片的至少一个的生产相容并且与结构的以后拆除也相容。
2.根据权利要求1所述的方法，其特征在于，处理步骤包括修改表面至少一个的粗糙度和/或亲水性能的步骤。
3.根据权利要求2所述的方法，其特征在于，修改粗糙度的步骤包括一个增大粗糙度的步骤。
4.根据权利要求3所述的方法，其特征在于，增大一个表面的粗糙度的步骤包括所述表面的局部化学蚀刻。
5.根据权利要求4所述的方法，其特征在于，化学蚀刻是酸蚀刻。
6.根据权利要求5所述的方法，其特征在于，使用氢氟酸进行酸蚀刻。
7.根据权利要求1至6任一项所述的方法，其特征在于，在两个晶片的至少一个中产生一个薄层。
8.根据权利要求7所述的方法，其特征在于，通过晶片的化学和/或机械薄化得到薄层。
9.根据权利要求7所述的方法，其特征在于，通过分裂一个晶片的一个埋入薄弱区域得到薄层。
10.根据权利要求9所述的方法，其特征在于，埋入薄弱区域通过植入气体物质得到。
11.根据权利要求1至10任一项所述的方法，其特征在于，产生结构的步骤跟随有一个分离在结合界面处的结构的步骤。
12.根据权利要求11所述的方法，其特征在于，通过化学蚀刻和/或热应力的施加和/或机械力的施加执行拆除步骤。
13.根据权利要求11或12所述的方法，其特征在于，在搬走之前，把晶片的至少一个切削成至少一个元件。
14.根据权利要求13所述的方法，其特征在于，一个元件一个元件地执行拆除。
15.根据权利要求11至14任一项所述的方法，其特征在于，在产生结构的步骤与拆除步骤之间，实现一个第二结合步骤，在此期间把结构结合到一个基片(16、16′)上，在其薄层处。
16.根据权利要求15所述的方法，其特征在于，所述结合步骤包括分子粘结结合。
17.根据权利要求15所述的方法，其特征在于，所述结合步骤包括粘合剂结合。
18.根据权利要求17所述的方法，其特征在于，使用由UV辐射硬化的粘合剂执行所述粘合剂结合。
19.根据权利要求15至18任一项所述的方法，其特征在于，通过化学蚀刻和/或机械和/或热和/或光子应力的施加执行搬走基片的步骤。
20.根据权利要求1至19任一项所述的方法，其特征在于，在生产结构的步骤与拆除步骤之间，实现一个产生所有或部分微电子、光电、机械、压电、超导体、或磁性元件的步骤。
21.根据权利要求1至20任一项所述的方法，其特征在于，在分离结构之后，再次使用晶片的至少一个。
22.根据权利要求7至21任一项所述的方法，其特征在于，薄层是一层半导体材料。
23.一种可拆除结构，包括通过分子粘结在相应表面处结合在一起的两个晶片，所述表面的至少一个已经处理成具有受控粗糙度和/受控制氢氟酸性能，以得到在两个晶片之间的界面处的一个选择机械强度。
24.根据权利要求23所述的结构，其特征在于，处理表面的每一个。
25.根据权利要求23或24所述的结构，其特征在于，晶片的一个是一个基片，而另一个是结合到一个第二基片(16、16′)上的薄层。
26.根据权利要求25所述的结构，其特征在于，分子粘结结合所述第二基片。
27.根据权利要求25所述的结构，其特征在于，粘结结合所述第二基片。
28.根据权利要求27所述的结构，其特征在于，使用由UV辐射硬化的粘合剂实现所述粘合剂结合。
29.根据权利要求25至28任一项所述的结构，其特征在于，薄层是一层半导体材料。
CNB028097440A 2001-04-13 2002-04-11 具有受控机械强度的可拆除基片及其生产方法 Expired - Lifetime CN100435278C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR01/05130 2001-04-13
FR0105130A FR2823599B1 (fr) 2001-04-13 2001-04-13 Substrat demomtable a tenue mecanique controlee et procede de realisation

Publications (2)

Publication Number Publication Date
CN1541406A true CN1541406A (zh) 2004-10-27
CN100435278C CN100435278C (zh) 2008-11-19

Family

ID=8862352

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028097440A Expired - Lifetime CN100435278C (zh) 2001-04-13 2002-04-11 具有受控机械强度的可拆除基片及其生产方法

Country Status (9)

Country Link
US (1) US7902038B2 (zh)
EP (1) EP1378004B1 (zh)
JP (2) JP2004533717A (zh)
KR (2) KR101056356B1 (zh)
CN (1) CN100435278C (zh)
FR (1) FR2823599B1 (zh)
MY (1) MY139201A (zh)
TW (1) TW563248B (zh)
WO (1) WO2002084722A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448643A (zh) * 2014-06-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 晶圆的处理方法
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2835095B1 (fr) * 2002-01-22 2005-03-18 Procede de preparation d'ensembles a semi-conducteurs separables, notamment pour former des substrats pour l'electronique, l'optoelectrique et l'optique
FR2846788B1 (fr) 2002-10-30 2005-06-17 Procede de fabrication de substrats demontables
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
JP4151421B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) * 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
FR2858461B1 (fr) 2003-07-30 2005-11-04 Soitec Silicon On Insulator Realisation d'une structure comprenant une couche protegeant contre des traitements chimiques
FR2859312B1 (fr) 2003-09-02 2006-02-17 Soitec Silicon On Insulator Scellement metallique multifonction
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2865574B1 (fr) * 2004-01-26 2006-04-07 Soitec Silicon On Insulator Procede de fabrication d'un substrat demontable
EP2249389B1 (en) 2004-02-25 2019-02-20 Sony Semiconductor Solutions Corporation Method of manufacturing a photodetecting device
EP1719179B1 (en) * 2004-02-25 2018-10-03 Sony Semiconductor Solutions Corporation Photodetecting device
FR2866982B1 (fr) * 2004-02-27 2008-05-09 Soitec Silicon On Insulator Procede de fabrication de composants electroniques
EP1571705A3 (fr) 2004-03-01 2006-01-04 S.O.I.Tec Silicon on Insulator Technologies Réalisation d'une entité en matériau semiconducteur sur substrat
FR2866983B1 (fr) 2004-03-01 2006-05-26 Soitec Silicon On Insulator Realisation d'une entite en materiau semiconducteur sur substrat
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
EP1605502A1 (en) * 2004-06-08 2005-12-14 Interuniversitair Microelektronica Centrum Vzw Transfer method for the manufacturing of electronic devices
EP1605503A3 (en) * 2004-06-04 2008-02-27 Interuniversitair Microelektronica Centrum ( Imec) Transfer method for the manufacturing of electronic devices
FR2880189B1 (fr) * 2004-12-24 2007-03-30 Tracit Technologies Sa Procede de report d'un circuit sur un plan de masse
JP4624812B2 (ja) * 2005-01-20 2011-02-02 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
JP4834309B2 (ja) * 2005-01-25 2011-12-14 株式会社豊田中央研究所 半導体装置の製造方法
JP4594121B2 (ja) * 2005-02-03 2010-12-08 信越化学工業株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) * 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2893750B1 (fr) * 2005-11-22 2008-03-14 Commissariat Energie Atomique Procede de fabrication d'un dispositif electronique flexible du type ecran comportant une pluralite de composants en couches minces.
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
FR2894067B1 (fr) * 2005-11-28 2008-02-15 Soitec Silicon On Insulator Procede de collage par adhesion moleculaire
KR100695118B1 (ko) * 2005-12-27 2007-03-14 삼성코닝 주식회사 다중-프리스탠딩 ＧａＮ 웨이퍼의 제조방법
FR2896618B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite
CN101401195B (zh) * 2006-03-28 2010-11-03 夏普株式会社 半导体元件的转印方法和半导体装置的制造方法以及半导体装置
KR100803773B1 (ko) * 2006-10-26 2008-02-15 엘지전자 주식회사 조리기기
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
JP4290745B2 (ja) * 2007-03-16 2009-07-08 豊田合成株式会社 Ｉｉｉ−ｖ族半導体素子の製造方法
FR2913968B1 (fr) 2007-03-23 2009-06-12 Soitec Silicon On Insulator Procede de realisation de membranes autoportees.
FR2914493B1 (fr) 2007-03-28 2009-08-07 Soitec Silicon On Insulator Substrat demontable.
KR100889625B1 (ko) 2007-07-19 2009-03-20 삼성모바일디스플레이주식회사 접합방법 및 그를 이용한 유기전계발광표시장치의 제조방법
JP5460984B2 (ja) * 2007-08-17 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2926672B1 (fr) 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication de couches de materiau epitaxie
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
JP5748088B2 (ja) * 2010-03-25 2015-07-15 日本電気硝子株式会社 ガラス基板の製造方法
US9275888B2 (en) 2010-07-15 2016-03-01 Soitec Temporary substrate, transfer method and production method
FR2962848B1 (fr) 2010-07-15 2014-04-25 Soitec Silicon On Insulator Substrat temporaire, procede de transfert et procede de fabrication
FR2965396B1 (fr) 2010-09-29 2013-02-22 S O I Tec Silicon On Insulator Tech Substrat démontable, procédés de fabrication et de démontage d'un tel substrat
US8970045B2 (en) 2011-03-31 2015-03-03 Soitec Methods for fabrication of semiconductor structures including interposers with conductive vias, and related structures and devices
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
CN105965990B (zh) * 2012-05-29 2018-06-01 旭硝子株式会社 玻璃层叠体和电子器件的制造方法
JP5966157B2 (ja) * 2012-06-18 2016-08-10 パナソニックＩｐマネジメント株式会社 赤外線検出装置
CN104507853B (zh) 2012-07-31 2016-11-23 索泰克公司 形成半导体设备的方法
FR2998089A1 (fr) * 2012-11-09 2014-05-16 Soitec Silicon On Insulator Procede de transfert de couche
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
US10014177B2 (en) * 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
US9154138B2 (en) 2013-10-11 2015-10-06 Palo Alto Research Center Incorporated Stressed substrates for transient electronic systems
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
KR102195254B1 (ko) * 2013-12-30 2020-12-28 삼성디스플레이 주식회사 표시 장치 제조 방법
CN106132688B (zh) 2014-01-27 2020-07-14 康宁股份有限公司 用于薄片与载体的受控粘结的制品和方法
JP2017518954A (ja) 2014-04-09 2017-07-13 コーニング インコーポレイテッド デバイスで改質された基体物品、およびそれを製造する方法
DE102015113041A1 (de) * 2014-12-01 2016-06-02 Schott Ag Verfahren und Vorrichtung zur Verarbeitung von dünnen Gläsern
WO2016114382A1 (ja) * 2015-01-16 2016-07-21 住友電気工業株式会社 半導体基板の製造方法、半導体基板、複合半導体基板の製造方法、複合半導体基板、および半導体接合基板
US9780044B2 (en) 2015-04-23 2017-10-03 Palo Alto Research Center Incorporated Transient electronic device with ion-exchanged glass treated interposer
JP2018524201A (ja) 2015-05-19 2018-08-30 コーニング インコーポレイテッド シートをキャリアと結合するための物品および方法
DE102015210384A1 (de) 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
CN117534339A (zh) 2015-06-26 2024-02-09 康宁股份有限公司 包含板材和载体的方法和制品
US9577047B2 (en) * 2015-07-10 2017-02-21 Palo Alto Research Center Incorporated Integration of semiconductor epilayers on non-native substrates
US10012250B2 (en) 2016-04-06 2018-07-03 Palo Alto Research Center Incorporated Stress-engineered frangible structures
FR3053046B1 (fr) 2016-06-24 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage reversible entre deux elements
US10026579B2 (en) 2016-07-26 2018-07-17 Palo Alto Research Center Incorporated Self-limiting electrical triggering for initiating fracture of frangible glass
US10224297B2 (en) 2016-07-26 2019-03-05 Palo Alto Research Center Incorporated Sensor and heater for stimulus-initiated fracture of a substrate
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
US10903173B2 (en) 2016-10-20 2021-01-26 Palo Alto Research Center Incorporated Pre-conditioned substrate
FR3060601B1 (fr) * 2016-12-20 2018-12-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Composition adhesive et son utilisation dans l'electronique
US10026651B1 (en) 2017-06-21 2018-07-17 Palo Alto Research Center Incorporated Singulation of ion-exchanged substrates
KR102659516B1 (ko) 2017-08-18 2024-04-23 코닝 인코포레이티드 유리 적층체
FR3074960B1 (fr) 2017-12-07 2019-12-06 Soitec Procede de transfert d'une couche utilisant une structure demontable
WO2019118660A1 (en) 2017-12-15 2019-06-20 Corning Incorporated Method for treating a substrate and method for making articles comprising bonded sheets
US10626048B2 (en) 2017-12-18 2020-04-21 Palo Alto Research Center Incorporated Dissolvable sealant for masking glass in high temperature ion exchange baths
US10717669B2 (en) 2018-05-16 2020-07-21 Palo Alto Research Center Incorporated Apparatus and method for creating crack initiation sites in a self-fracturing frangible member
FR3082998B1 (fr) * 2018-06-25 2021-01-08 Commissariat Energie Atomique Dispositif et procedes pour le report de puces d'un substrat source vers un substrat destination
US11107645B2 (en) 2018-11-29 2021-08-31 Palo Alto Research Center Incorporated Functionality change based on stress-engineered components
US10947150B2 (en) 2018-12-03 2021-03-16 Palo Alto Research Center Incorporated Decoy security based on stress-engineered substrates
FR3094559B1 (fr) * 2019-03-29 2024-06-21 Soitec Silicon On Insulator Procédé de transfert de paves d’un substrat donneur sur un substrat receveur
US10969205B2 (en) 2019-05-03 2021-04-06 Palo Alto Research Center Incorporated Electrically-activated pressure vessels for fracturing frangible structures
FR3108439B1 (fr) 2020-03-23 2022-02-11 Soitec Silicon On Insulator Procede de fabrication d’une structure empilee
FR3109016B1 (fr) 2020-04-01 2023-12-01 Soitec Silicon On Insulator Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable
US12013043B2 (en) 2020-12-21 2024-06-18 Xerox Corporation Triggerable mechanisms and fragment containment arrangements for self-destructing frangible structures and sealed vessels
US11904986B2 (en) 2020-12-21 2024-02-20 Xerox Corporation Mechanical triggers and triggering methods for self-destructing frangible structures and sealed vessels

Family Cites Families (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915757A (en) 1972-08-09 1975-10-28 Niels N Engel Ion plating method and product therefrom
US3913520A (en) 1972-08-14 1975-10-21 Precision Thin Film Corp High vacuum deposition apparatus
US3993909A (en) 1973-03-16 1976-11-23 U.S. Philips Corporation Substrate holder for etching thin films
FR2245779B1 (zh) 1973-09-28 1978-02-10 Cit Alcatel
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
US4170662A (en) 1974-11-05 1979-10-09 Eastman Kodak Company Plasma plating
US4121334A (en) 1974-12-17 1978-10-24 P. R. Mallory & Co. Inc. Application of field-assisted bonding to the mass production of silicon type pressure transducers
US3957107A (en) 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
US4039416A (en) 1975-04-21 1977-08-02 White Gerald W Gasless ion plating
GB1542299A (en) 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4028149A (en) 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4074139A (en) 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
US4108751A (en) 1977-06-06 1978-08-22 King William J Ion beam implantation-sputtering
US4179324A (en) 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
DE2849184A1 (de) 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS55104057A (en) 1979-02-02 1980-08-09 Hitachi Ltd Ion implantation device
CH640886A5 (de) 1979-08-02 1984-01-31 Balzers Hochvakuum Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen.
US4244348A (en) 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2506344B2 (fr) 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2475068B1 (fr) 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
US4342631A (en) 1980-06-16 1982-08-03 Illinois Tool Works Inc. Gasless ion plating process and apparatus
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
FR2501727A1 (fr) 1981-03-13 1982-09-17 Vide Traitement Procede de traitements thermochimiques de metaux par bombardement ionique
US4361600A (en) 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4412868A (en) 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
US4486247A (en) 1982-06-21 1984-12-04 Westinghouse Electric Corp. Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof
FR2529383A1 (fr) 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2537768A1 (fr) 1982-12-08 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
DE3246480A1 (de) 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4468309A (en) 1983-04-22 1984-08-28 White Engineering Corporation Method for resisting galling
GB2144343A (en) 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
JPS6088535U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
FR2558263B1 (fr) 1984-01-12 1986-04-25 Commissariat Energie Atomique Accelerometre directif et son procede de fabrication par microlithographie
GB2155024A (en) 1984-03-03 1985-09-18 Standard Telephones Cables Ltd Surface treatment of plastics materials
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4542863A (en) 1984-07-23 1985-09-24 Larson Edwin L Pipe-thread sealing tape reel with tape retarding element
US4566403A (en) 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
US4837172A (en) 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4717683A (en) 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
JPS63254762A (ja) 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US4847792A (en) 1987-05-04 1989-07-11 Texas Instruments Incorporated Process and apparatus for detecting aberrations in production process operations
SE458398B (sv) 1987-05-27 1989-03-20 H Biverot Ljusdetekterande och ljusriktningsbestaemmande anordning
FR2616590B1 (fr) 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US4956698A (en) 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
US4846928A (en) 1987-08-04 1989-07-11 Texas Instruments, Incorporated Process and apparatus for detecting aberrations in production process operations
US4887005A (en) 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
US5015353A (en) 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5138422A (en) 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5200805A (en) 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
JP2666945B2 (ja) 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US4894709A (en) 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4853250A (en) 1988-05-11 1989-08-01 Universite De Sherbrooke Process of depositing particulate material on a substrate
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
JP2670623B2 (ja) 1988-09-19 1997-10-29 アネルバ株式会社 マイクロ波プラズマ処理装置
US4952273A (en) 1988-09-21 1990-08-28 Microscience, Inc. Plasma generation in electron cyclotron resonance
US4996077A (en) 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
JPH02302044A (ja) 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
US4929566A (en) 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5036023A (en) 1989-08-16 1991-07-30 At&T Bell Laboratories Rapid thermal processing method of making a semiconductor device
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
JPH0650738B2 (ja) 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
CN1018844B (zh) 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
JPH04199504A (ja) * 1990-11-28 1992-07-20 Mitsubishi Electric Corp 半導体装置の製造方法
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
GB2251546B (en) 1991-01-11 1994-05-11 Philips Electronic Associated An electrical kettle
DE4106288C2 (de) 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5110748A (en) 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5256581A (en) 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5400458A (en) 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US5611316A (en) 1993-12-28 1997-03-18 Honda Giken Kogyo Kabushiki Kaisha Gas fuel supply mechanism for gas combustion engine
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
JPH0817777A (ja) * 1994-07-01 1996-01-19 Mitsubishi Materials Shilicon Corp シリコンウェーハの洗浄方法
JPH0851103A (ja) 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5524339A (en) 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
DE69502709T2 (de) 1994-10-18 1998-12-24 Philips Electronics N.V., Eindhoven Verfahren und herstellung einer dünnen silizium-oxid-schicht
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2736934B1 (fr) 1995-07-21 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5863832A (en) 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5897331A (en) 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
DE19648501A1 (de) * 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE19648759A1 (de) * 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
ATE261612T1 (de) 1996-12-18 2004-03-15 Canon Kk Vefahren zum herstellen eines halbleiterartikels unter verwendung eines substrates mit einer porösen halbleiterschicht
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JPH10275752A (ja) 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US6013954A (en) 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6010590A (en) * 1997-06-27 2000-01-04 Cherkas; Ronald Surface coating on a substrate for printing a high quality image thereon and method of providing same
US6645833B2 (en) * 1997-06-30 2003-11-11 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
US6054369A (en) 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) * 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US5981400A (en) * 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
JP3406207B2 (ja) * 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
FR2771852B1 (fr) * 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JPH11191617A (ja) * 1997-12-26 1999-07-13 Mitsubishi Materials Silicon Corp Ｓｏｉ基板の製造方法
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US6057212A (en) * 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
DE19840421C2 (de) * 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
JP3921823B2 (ja) * 1998-07-15 2007-05-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP4228419B2 (ja) * 1998-07-29 2009-02-25 信越半導体株式会社 Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
US6118181A (en) * 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
EP0989593A3 (en) * 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
JP2000223683A (ja) * 1999-02-02 2000-08-11 Canon Inc 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
WO2000063965A1 (en) 1999-04-21 2000-10-26 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
US6362082B1 (en) * 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
FR2796491B1 (fr) * 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
FR2797347B1 (fr) 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
EP1212787B1 (en) 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) * 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
DE19958803C1 (de) * 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
US6586841B1 (en) * 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
JP2002270553A (ja) * 2001-03-13 2002-09-20 Mitsubishi Gas Chem Co Inc 電子部品の製造法
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US6645831B1 (en) * 2002-05-07 2003-11-11 Intel Corporation Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
JP4199504B2 (ja) 2002-09-24 2008-12-17 イーグル工業株式会社 摺動部品及びその製造方法
US7071077B2 (en) * 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448643A (zh) * 2014-06-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 晶圆的处理方法
CN105448643B (zh) * 2014-06-26 2018-09-07 中芯国际集成电路制造(上海)有限公司 晶圆的处理方法
CN108010834A (zh) * 2017-11-22 2018-05-08 电子科技大学 一种柔性单晶薄膜及其制备与转移方法

Also Published As

Publication number Publication date
KR20090099019A (ko) 2009-09-18
MY139201A (en) 2009-08-28
TW563248B (en) 2003-11-21
KR101056356B1 (ko) 2011-08-12
JP2004533717A (ja) 2004-11-04
KR100991395B1 (ko) 2010-11-02
EP1378004B1 (fr) 2019-01-16
JP2009267427A (ja) 2009-11-12
FR2823599A1 (fr) 2002-10-18
WO2002084722A3 (fr) 2003-11-06
KR20030094338A (ko) 2003-12-11
CN100435278C (zh) 2008-11-19
US20040222500A1 (en) 2004-11-11
EP1378004A2 (fr) 2004-01-07
FR2823599B1 (fr) 2004-12-17
WO2002084722A2 (fr) 2002-10-24
US7902038B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
CN1541406A (zh) 具有受控机械强度的可拆除基片及其生产方法
CN100355025C (zh) 可拆除基片或可拆除结构及其生产方法
CN1781188A (zh) 用于同时得到一对由有用层覆盖的衬底的方法
CN1868054A (zh) 制备和组装基材的方法
CN1802737A (zh) 用于获得具有支撑衬底和超薄层的结构的方法
CN1586004A (zh) 用于制造含微型元件的薄层的方法
CN1473361A (zh) 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
CN104718599B (zh) 具有改善的单晶材料使用效率的伪衬底
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
KR20030093359A (ko) 박막 및 그 제조방법
JP2003224042A (ja) 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
JP2006528592A (ja) エピタキシャル成長層の形成方法
JP2005005699A (ja) ウェーハ製造方法
CN1234601A (zh) Soi衬底的回收方法和再生的衬底
CN103026460A (zh) 用于制备多层式晶体结构的方法
TW201120961A (en) Semiconductor device having an InGaN layer
JP4729896B2 (ja) 半導体薄膜の表面処理方法
CN115715425A (zh) 与非常高的温度兼容的可分离临时衬底以及从所述衬底转移工作层的方法
JP7186872B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
TW202501566A (zh) 用於製造包含片體之複合結構的方法
JP2007019112A (ja) 半導体チップの製造方法、分離装置及び分離方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081119