[go: up one dir, main page]

CN103026460A - 用于制备多层式晶体结构的方法 - Google Patents

用于制备多层式晶体结构的方法 Download PDF

Info

Publication number
CN103026460A
CN103026460A CN201080064913XA CN201080064913A CN103026460A CN 103026460 A CN103026460 A CN 103026460A CN 201080064913X A CN201080064913X A CN 201080064913XA CN 201080064913 A CN201080064913 A CN 201080064913A CN 103026460 A CN103026460 A CN 103026460A
Authority
CN
China
Prior art keywords
layer
body structure
ion
donor
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201080064913XA
Other languages
English (en)
Inventor
D·A·维特
J·L·利伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
SunEdison Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SunEdison Inc filed Critical SunEdison Inc
Publication of CN103026460A publication Critical patent/CN103026460A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24174—Structurally defined web or sheet [e.g., overall dimension, etc.] including sheet or component perpendicular to plane of web or sheet

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明一般而言涉及用于制造多层式晶体结构的方法。所述方法包括将离子注入到供体结构中，将经注入的供体结构接合到第二结构以形成接合结构，劈裂所述接合结构，以及从完成的多层式晶体结构去除所述供体结构的任何残留部分。

Description

用于制备多层式晶体结构的方法
技术领域
本发明一般而言涉及多层式晶体结构的制备方法。
背景技术
包括诸如硅锗或蓝宝石层的具有器件质量表面的器件层和具有与器件层的材料不同的晶格结构的硅衬底的多层式结构被用于各种不同目的。这些多层式结构典型包括具有不同热膨胀系数的多个材料层。然而，在制造这样的结构期间，在多层式结构被加热时，不同的热膨胀率在多层式结构中可产生极大的应力，这会使器件层或衬底破裂。这一点严重限制了这些不同类的对在制造期间可被暴露到的最大温度。
包括接合到衬底的器件质量层（device quality layer）的多层式结构可以多种方式制造。例如，在一种方法中，可以通过直接层转移而形成多层式结构。在该方法中，注入的晶片被直接接合到衬底，经受低温退火，并进行热和/或机械劈裂（cleave）以在衬底表面上产生薄但却粗糙的层。该粗糙层然后必须被平滑化。可以在相对低的温度下使用化学机械抛光步骤实现某种程度的平滑化。然而，化学机械抛光通常不适合于获得当前技术状态的多层式结构所需的均匀性，因而是不希望的。还可以使用热方法来减薄和平滑化晶片表面；然而，虽然热方法容易实现膜目标厚度、均匀性以及平滑度，但却需要晶片被加热到高温，因此这会因上述应力而损害膜的结晶性。
可以制造或制备这样的多层式结构并解决平滑化问题的另一方法包括将绝缘体上硅晶片接合到异类衬底并对二者进行低温接合强化退火（参见例如D.V.Singh,L.Shi,K.W.Guarni,P.M.Mooney,S.J.Koester和A.Grill的“Electronic Materials”Vol.32,no.11,Pg.1339,2003）。然后，可以将处理晶片（handle wafer）研磨或向下蚀刻到BOX层，并通过氢氟酸蚀刻去除BOX层。暴露的硅层表面从而具有与初始绝缘体上硅晶片相同的厚度，并且最终暴露的表面具有与经抛光的表面相似的粗糙度而不需要化学机械抛光或热步骤。然而，以该方式制备的多层式结构并非没有问题。例如，由于整个处理晶片必须被研磨或蚀刻掉，该方法变得费时且昂贵。
发明内容
因而，简要地，本发明涉及一种用于制备多层式晶体结构的方法。所述方法包括：将选自氢、氦及其组合的离子注入到供体（donor）结构中。所述供体结构包括中心轴和器件层，所述器件层具有与所述中心轴大致垂直的注入表面和器件表面以及沿轴方向从所述器件层的所述注入表面延伸到所述器件表面的平均厚度t。所述供体结构还包括处理层以及中间层，所述中间层沿所述供体结构的所述中心轴位于所述器件表面与所述处理层之间。所述离子通过所述注入表面而在所述供体结构中被注入到注入深度D1以在注入的供体结构中形成损伤层，所述注入深度D1大于所述器件层的厚度t，所述损伤层大致垂直于所述轴并位于所述中间层中和/或所述处理层中。所述方法还包括将所述注入的供体结构接合到第二结构以形成接合结构；沿所述损伤层劈裂所述供体结构以形成包括所述第二结构、所述器件层以及残留材料（residual material）的多层式晶体结构，所述残留材料至少包括所述中间层的一部分和可选地所述处理层的一部分；以及从所述多层式晶体结构去除所述残留材料。
在另一方面，本发明涉及一种用于制备多层式微电子器件的方法。所述方法包括提供微电子器件并将所述微电子器件接合到通过上述方法形成的所述多层式晶体结构。
本发明的其他目的和特征将在下文中部分地明显且被部分地指出。
附图说明
图1A为供体结构10的截面示意图，该供体结构10包括器件层14、处理层20以及中间层22。处理层20中的虚线24表示存在于其中的损伤层24。
图1B为在与1A的供体结构接合之前的第二结构26的截面示意图。
图2为通过使供体结构（图1A中示例）的器件层14的表面与第二结构26（图1B中示例）的表面接触而产生的接合结构30的截面示意图。
图3为示例了沿处理层20中的损伤层24的接合结构30的分离和由此的器件层14、中间层22以及可选地存在于其上的处理层20的残留部分（residual portion）40向第二结构26的转移的截面示意图。
图4为本发明的多层式晶体结构42的截面示意图。
在附图中，对应参考标号指示对应的部分。
具体实施方式
根据本发明，发现了用于制造多层式晶体结构的改善的方法。更具体而言，发现了使用层转移和化学蚀刻技术提供用于更有效地制造多层式晶体结构的改善的方法。根据本发明，供体结构可以为通常至少包括器件层、处理晶片以及设置在器件层与处理晶片之间的中间层的任何结构。有利地，供体结构的处理晶片可以被反复利用多次。为了本文中示例的目的，供体结构为绝缘体上硅结构。
应注意，在本发明的示例性实施例中用于供体结构的绝缘体上硅结构是通过公知方法形成的。这样的方法包括例如通过如下的SOI形成：氧注入（Simox）、将半导体晶片接合到氧化的处理层（handle）并研磨/蚀刻掉半导体晶片的一部分（BESOI）、或在序列号为2007/0041566和2007/0117350的美国专利申请公开中描述的接合和层转移技术，通过引用将其整个内容并入到本文中以用于所有目的。优选地，本发明的方法利用晶片接合和层转移技术制备供体结构。因此，本发明将在这些技术的上下文中被更详细地阐明。然而，应理解，这是为了示例的目的，不应被视为限制性的。还应理解，在本发明的实施中，这些技术可以适当地使用本领域中公知的各种装置和工艺条件实施，并且在某些情况下，可以被略去或与其他技术和条件组合而不背离本发明的范围。
1．多层式晶体结构的形成
本发明的多层式晶体结构可以通过如下步骤制备：将离子注入到包括器件层、处理层和中间层的供体结构中，将供体结构接合到第二结构以形成接合结构（bonded structure），从保持接合到第二结构的器件层劈裂处理层的全部或一部分和可选的中间层的一部分，以及可选地从器件层蚀刻剩余的处理层和/或中间层的一部分或全部，由此暴露器件层。在一个实施例中，第一结构（本文中称为“供体结构”）为SOI结构，第二结构为蓝宝石晶片。
供体结构提供用于最终的多层式晶体结构的器件层。下文中，其他衬底将称为“第二结构”。第二结构可以由蓝宝石、石英晶体、碳化硅、硅或玻璃构成。在一个替代实施例中，在将供体结构接合到第二结构之前，在供体结构和第二结构中的至少一者上设置一定量的接合层。
A．供体结构
现在参考图1A，供体结构10包括中心轴12和器件层14，其中器件层14包括注入表面16和器件表面18。注入表面16和器件表面18通常垂直于中心轴12。平均厚度t沿轴方向从器件层14的注入表面16延伸到器件表面18。供体结构10还包括处理层20和中间层22，该中间层22沿供体结构10的中心轴12位于器件表面18和处理层20之间。
器件层包括适用于微电子或光伏器件的制造的任何材料。器件层典型包括选自硅、碳化硅、蓝宝石、锗、硅锗、氮化镓、氮化铝或其任何组合的材料。在一个优选实施例中，器件层包括硅。
通常，器件层具有适合于制造微电子和光伏器件的平均厚度t；然而，器件层可以具有大于典型使用的厚度的厚度而不背离本发明的范围。通常，器件层具有至少约20nm，典型地至少约90nm的平均厚度t，并可以具有从约20nm到约500nm的厚度t。
中间层可以为能够附接到器件层和处理层二者并可由离子注入渗透的任何材料。典型地，中间层为介电层并包括选自二氧化硅和氮化硅的材料。通常，中间层具有至少约10nm，典型地至少约50nm的平均厚度。
处理层可以为可在其上沉积中间层的任何材料。在本发明的一些实施例中，将离子注入到处理层中。在这样的实施例中，处理层包括适合于离子注入的材料并能够通过本领域公知的离子注入和层离（delamination）技术而被劈裂。典型地，处理层包括选自硅、碳化硅、蓝宝石、锗、硅锗、氮化镓、氮化铝、砷化镓、砷化铟镓或其任何组合的材料。
通常，处理层可以具有能够提供充分的结构完整性以允许层离中间层的至少一部分和器件层以及可选地处理层的一部分的任何厚度而不背离本发明的范围。通常，处理层可以具有至少约100微米，典型地至少约200微米的平均厚度，并可以具有从约100到约900微米，或甚至从约500到约800微米的厚度。
在一些实施例中，供体晶片10可以还包括在将离子注入到供体结构10之前或之后和/或在将供体结构10接合到第二结构26之前在注入表面16上形成的接合层，例如，氧化层、沉积的氧化物、TEOS、CVD氮化物或有机粘合剂。替代地或附加地，可以在接合之前在第二结构上形成接合层。接合层的施加提供了供体结构10与第二结构26之间的接合界面，以防止在将供体结构10与第二结构26直接接合期间出现的界面间隙的形成。虽然并不需要，但当存在时，接合层可以具有至少10nm的平均厚度，并可以具有至少约1微米、至少约3微米或更大的平均厚度。
应注意，可使用本领域中公知的技术形成供体结构。例如，可以使用层转移方法、背侧蚀刻方法或SIMOX方法形成供体结构。
还应注意，上述范围和最小厚度值对于本发明并不十分关键，只要该厚度足以通过任何上述方法进行器件层到第二结构的转移即可。
重新参考图1A，通过注入表面16将诸如氢和/或氦的离子注入在基本上均匀的深度处。在示例性实施例中，离子被注入通过注入表面16并进入到处理层20至注入深度D1，其中D1大于器件层和中间层的组合厚度。然而，在另一实施例中，离子可以被注入通过注入表面16并进入到中间层12中，使得离子不到达处理层。应该注意，在其中在注入发生之前接合层被沉积在注入表面上的实施例中，可以增加注入深度D1以将接合层的增加的厚度考虑进去。离子注入在其中注入了离子的层中限定了损伤层。在示例性实施例中，如图1A所示，离子注入在处理层20中限定了损伤层24。
通常，离子被注入到这样的平均深度，该平均深度足以确保在随后的接合和劈裂工艺后器件层14的令人满意的转移。优选地，注入深度被最小化以减小随器件层转移的处理层20和/或中间层的量。通常，依赖于器件层和中间层的厚度，离子被注入到在注入表面之下的至少约200埃，或甚至至少约1微米的深度。在一些实施例中，离子可以被注入到至少约20nm，典型地至少约90nm、至少约250nm或甚至至少约500nm的深度。然而，应该注意，在不背离本发明的范围的情况下，可以使用更大的注入深度，这是因为这些更大的注入深度仅仅增加了在劈裂之后为了显露出器件层而必须去除的中间层和/或处理层的量。这样，可以优选将离子注入到从约200埃到约1微米或甚至从约20nm到约500nm的深度。
可以使用本领域公知的手段实现离子注入。例如，可以根据序列号为6,790,747的美国专利的方法的方式实现注入，通过引用将其全部内容并入到本文中。在一些实施例中，可以使用例如至少约10keV，至少约20keV，至少约80kev或至少约120kev的能量以至少约1x1016离子/cm2，至少约2x1016离子/cm2，至少约1x1017离子/cm2，或甚至至少约2x1017离子/cm2的剂量注入氢。典型地，注入的氢的浓度可以为从约2x1016离子/cm2到约6x1016离子/cm2。应注意，氢可以作为H2 +或作为H+注入而不背离本发明的范围。
在其他实施例中，可以使用例如至少约10keV，至少约20keV，或至少约30keV，至少约50keV，至少约80keV，或甚至至少约120keV的能量以至少约5x1015离子/cm2，至少约1x1016离子/cm2，至少约5x1016离子/cm2，或甚至至少约1x1017离子/cm2的剂量注入氦。典型地，注入的氦的浓度可以为从约1x1016离子/cm2到约3x1016离子/cm2。
在其他实施例中，注入氢和氦二者。应注意，组合注入氢和氦二者可以同时进行，或依次进行，在氦之前注入氢，或在氢之前注入氦。优选地，依次注入氢和氦，其中首先使用至少约10keV，至少约20keV，或至少约30keV，至少约50keV，至少约80keV，或甚至至少约120keV的能量以至少约5x1015离子/cm2，至少约1x1016离子/cm2，至少约5x1016离子/cm2，或甚至至少约1x1017离子/cm2的剂量注入氦，然后使用至少约10keV，至少约20keV，或至少约30keV，至少约50keV，至少约80keV或甚至至少约120kev的能量以至少约5x1015离子/cm2，至少约1x1016离子/cm2，至少约5x1016离子/cm2，或甚至至少约1x1017离子/cm2的剂量在与氦基本上相同的深度处注入氢。在一个实施例中，例如，使用约36keV将约1x1016He+离子/cm2注入到供体结构中，之后，以约48keV将约0.5x1016H2 +离子/cm2或以约24keV将约1x1016H+离子/cm2注入到供体结构中。进行离子向供体结构中的注入所需的能量的具体的量依赖于所选择的离子的类型和形式，离子被注入通过和进入的材料的结晶结构和所希望的注入深度。应注意，可以在适合于这样的注入的任何温度下进行注入。然而，典型地，可以在室温下进行注入。还应注意，对于这一点，所提及的注入温度为全局温度，并且由于离子注入的性质，可能在离子束的实际位置处出现局部温度尖峰。
在进行注入之后，可以对供体结构10进行热处理以开始在损伤层24处形成劈裂面。例如，可以在从约150℃到约375℃的温度下对供体结构进行持续1小时到约100小时的时长的热处理。在备选实施例中，如下面所描述的，该热处理可以与在将供体结构10接合到第二结构26之后进行的热处理组合以同时强化供体结构10与第二结构26之间的接合并开始在损伤层24处形成劈裂面。
B．处理晶片结构
现在参考图1B，第二结构26包括具有接合表面28的单一晶片或多层式晶片。在示例性实施例中，如图1B所示，第二结构26为单一晶片。第二结构26可以包括选自蓝宝石、石英晶体、玻璃、碳化硅、硅、氮化镓、氮化铝、氮化镓铝或其任何组合的材料。在一个优选实施例中，第二结构26包括蓝宝石晶片。
C.晶片接合和器件层的转移
一旦制备或选择了供体结构10和第二结构26，形成最终的多层式晶体结构包括将供体结构10的器件层14转移到第二结构26上。一般而言，通过如下步骤实现该转移：使器件层14的注入表面16与第二结构26的接合表面28接触以形成具有在这两个表面之间的接合界面32的单一的接合结构30，然后沿着沿损伤层24形成的劈裂面而劈裂或分离该接合结构。
在接合之前，可以使用本领域公知的技术，注入表面16和/或接合表面28可以可选地经历清洁、短时（brief）蚀刻和/或平坦化来制备用于接合的这些表面。不受特定理论的限制，通常认为在接合之前的两个表面的质量将对所产生的接合界面的质量或强度具有直接影响。
替代地或附加地，为了进一步调节注入表面16和/或接合表面28，可以在将供体结构接合到第二结构之前在注入表面和/或接合表面上形成接合层。应注意，当在供体结构上形成接合层时，在注入步骤之前或之后，进行这样的形成。接合层可以包括适合于将供体结构接合到第二结构的任何材料，包括例如，诸如二氧化硅的氧化物层、氮化硅、诸如TEOS的沉积的氧化物以及接合粘合剂。不受特定理论的限制，接合层的包含提供了供体接合10与第二结构26之间的接合截面以防止形成在供体结构10和第二结构26的直接接合期间会出现的界面间隙。热氧化物生长温度的范围可以从至少约800℃到约1100℃，以及接合层的厚度的范围典型为从约10nm到约200nm。接合层的生长气氛典型地包括用于干氧化的氧气、氮气、氩气和/或其混合物和用于湿氧化的水蒸气。典型地在低温下（即，从约400℃到约600℃）沉积CVD沉积的氧化物。此外，可以在室温或稍高的温度下以至少1微米的厚度施加某些接合粘合剂，然后在到约200℃的温度下烘烤或固化。
表面的粗糙度为定量测量表面质量的一种方式，其中较低表面粗糙度值对应于较高质量表面。因此，器件层14的注入表面16和/或第二结构26的接合表面28可以经历处理以降低表面粗糙度。例如，在一个实施例中，表面粗糙度小于约5埃。该降低的RMS值可通过清洁和/或平坦化在接合之前实现。可以根据诸如亲水表面制备工艺的湿化学清洁过程来进行清洁。一种常用的亲水表面制备工艺为RCA SC1清洁工艺，其中使表面与约60℃的包含氢氧化铵、过氧化氢以及水（比率为例如1:4:20）的溶液接触约10分钟，之后用去离子水清洗并旋转干燥。可以使用化学机械抛光（CMP）技术进行平坦化。此外，可以在湿法清洁工艺之前、之后或替代湿法清洁工艺，对表面中的一个或两个进行等离子体激活以增大所产生的接合强度。等离子体环境可以包括例如氧、氨、氩、氮、乙硼烷（diboran）或膦。在一个优选实施例中，等离子体激活环境选自氮、氧及其组合。
现在参考图2，通过将器件层14的注入表面16和第二结构26的接合表面28设置到一起而形成接合界面32，将供体结构10接合到第二结构26。一般而言，可使用本领域公知的实质上任何技术实现晶片接合，只要用以实现接合界面的形成的能量足以确保在随后的处理（例如，通过劈裂或分离的层转移）期间保持接合界面的完整性。然而，典型地，通过使器件层的表面和第二结构在室温下接触，之后以足以产生具有大于约500mJ/m2、约750mJ/m2、约1000mJ/m2或更高的接合强度的接合界面的时长进行低温退火，来实现晶片接合。为了实现这样的接合强度值，典型地在至少约200℃、300℃、400℃或甚至500℃的温度下持续至少约5分钟、30分钟、60分钟或甚至300分钟的时长进行加热。如上所述，在一个实施例中，与在上述接合之前对供体结构的热处理组合地或替代该热处理，进行该低温热退火。在其中在接合之前没有对供体结构10进行热退火的实施例中，接合结构30的低温热退火有利于接合界面的强化以及沿损伤层24的劈裂面的形成。
现在参考图3，在已经形成接合界面32之后，使所产生的接合结构30经历足以诱导沿处理层20内的损伤层24的开裂（fracture）的条件。一般而言，可以使用本领域公知的技术，例如通过机械或热劈裂，来实现该开裂。然而，典型地，通过在升高的温度下持续诱导开裂的时长对结合结构进行退火来实现开裂。例如，退火温度可以为至少约200℃，至少约250℃或更高。在一些实施例中，该退火甚至可以在至少约350℃、450℃、550℃、650℃或甚至750℃的温度下，典型地在从约200℃到约750℃、更典型从约200℃到约400℃的温度下进行。然而，应注意，由于所包括的各种材料（例如，硅和蓝宝石）的不同热膨胀系数，归因于供体材料和处理层之间的热失配，通常优选在较低的温度下进行上述退火。因此，可以优选使用从约200℃到约300℃的退火温度进行退火。以至少约5分钟、30分钟、60分钟或甚至30分钟的时长进行该退火。较高的退火温度将需要较短的退火时间，反之亦然。可以在环境或惰性气氛（例如，氩或氮）中，进行该退火步骤。
在一个优选实施例中，分离（即，使该结构沿处理层20内的损伤层24开裂）包括单独地或与退火处理组合地施加机械力。施加这样的机械力的实际手段对于本发明并不关键；即，可以采用施加在半导体结构中诱导分离的机械力的任何公知方法，只要可以避免对器件层的实质损伤即可。
再次参考图3，在分离后形成两个结构（34和36）。如果沿处理层20中的损伤层24发生接合结构30的分离并且劈裂面不与接合界面32相符而是存在于处理层20中，则处理层的一部分为这两个结构的部分（即，处理层的一部分与中间层22和器件层14一起被转移）。在示例性实施例中，结构34包括处理层20的某部分38。结构36包括第二结构26、器件层14、中间层22以及在其表面上的处理层20的残留部分40。在其中离子被注入到使损伤层完全形成在中间层内的深度的替代实施例中，结构34包括整个处理层和可选的中间层的一部分，且结构36包括第二结构26、器件层14以及中间层22的全部或一部分。
当存在时，处理层20的残留部分40具有厚度（T），该厚度（T）近似等价于离子被注入到处理层20中的深度。因此，该厚度（T）典型地大于约10nm。例如，在一些情况下，残留层可以可选地为至少约20nm、50nm、75nm、100nm、200nm厚或更大。优选地，厚度（T）足以避免在分离后对器件层14的损伤；例如，在一个优选实施例中，残留部分的厚度在约20nm到约200nm之间。
2．在层转移之后完成多层式晶体结构
A．残留处理层的去除
根据本发明并参考图3和4，在已经将器件层14、中间层22的至少一部分以及可选地处理层20的残留部分40转移到第二结构26以形成接合结构30之后，对接合结构30进行附加处理以制造具有用于在其上的器件制造的希望的特征的多层式晶体结构。例如，如果存在处理层20的残留部分40，可以对接合结构30进行一个或多个处理步骤以去除该残留部分以及中间层22。虽然可以使用本领域的基本上任何公知技术，优选通过蚀刻去除残留部分40和中间层22。可以根据包括处理层20的残留部分40的组成、中间层22的组成以及蚀刻剂的选择性的各种因素来选择蚀刻组成。在一个实施例中，通过使用包括NH4OH、H2O2以及H2O的蚀刻剂的湿法蚀刻工艺去除处理层20的整个残留部分40和基本上整个中间层22。该蚀刻剂为本领域的技术人员所公知并通常称为“SC1”溶液。这样的蚀刻工艺典型地在从约50℃到约80℃的温度下进行，这样的蚀刻的时长依赖于要去除的层的厚度、SC1组成的确切组成以及进行该蚀刻的温度。在另一实施例中，可以使用KOH溶液去除处理层，并可以使用HF溶液去除中间层。有利地，HF溶液将去除中间层而不使器件层表面粗糙化。在另一实施例中，使用SC1溶液去除处理层并使用HF溶液去除中间层。
如图4所示，最终的多层式晶体结构42包括第二结构26和器件层14。在一个优选实施例中，最终的多层式晶体结构42包括具有接合到其的硅层的蓝宝石层。
3．多层式晶体结构
根据本发明制备的多层式晶体结构可以具有从约300μm到约800μm的范围的基本上均匀的厚度。优选地，在这些或其他实施例中，器件层具有从约20nm到约200nm的厚度，且第二结构具有从约300μm到约800μm的厚度。
根据本发明制造的多层式晶体结构可被用于各种技术。例如，本发明的多层式晶体结构适用于制造包括微电子器件和本发明的多层式晶体结构的多层式微电子器件。合适的微电子器件包括但不限于晶体管和天线结构。
权利要求书(按照条约第19条的修改)
1.一种用于制备多层式晶体结构的方法，所述方法包括：
将选自氢、氦及其组合的离子注入到绝缘体上硅结构中，其中所述绝缘体上硅结构包括中心轴、器件层、处理层以及中间层，所述器件层具有与所述中心轴大致垂直的注入表面和器件表面以及沿轴方向从所述器件层的所述注入表面延伸到所述器件表面的平均厚度t，所述中间层沿所述绝缘体上硅结构的所述中心轴位于所述器件表面与所述处理层之间，其中所述离子通过所述注入表面而被注入到所述绝缘体上硅结构中至注入深度D1以在注入的绝缘体上硅结构中形成损伤层，所述注入深度D1大于所述器件层的厚度t，所述损伤层大致垂直于所述轴并位于所述中间层中和/或所述处理层中；
将所述注入的绝缘体上硅结构接合到第二结构以形成接合结构；
沿所述损伤层劈裂所述绝缘体上硅结构以形成包括所述第二结构、所述器件层以及残留材料的多层式晶体结构，所述残留材料至少包括所述中间层的一部分和可选地所述处理层的一部分；以及
从所述多层式晶体结构去除所述残留材料。
2.根据权利要求1的方法，其中，使用至少约10keV的注入能量注入所述离子。
3.根据权利要求1的方法，其中，使用至少约80keV的注入能量注入所述离子。
4.根据权利要求1的方法，其中，使用高至120keV的注入能量注入所述离子。
5.根据权利要求1的方法，其中，至少约1x1016离子/cm2被注入到所述绝缘体上硅结构中。
6.根据权利要求1的方法，其中，至少约2x1016离子/cm2被注入到所述绝缘体上硅结构中。
7.根据权利要求1的方法，其中，至少约1x1017离子/cm2被注入到所述绝缘体上硅结构中。
8.根据权利要求1的方法，其中，至少约2x1017离子/cm2被注入到所述绝缘体上硅结构中。
9.根据权利要求1的方法，还包括热处理所述注入的绝缘体上硅结构以开始劈裂面的形成。
10.根据权利要求9的方法，其中，热处理所述注入的绝缘体上硅结构包括将所述注入的绝缘体上硅结构加热到从约150℃到约300℃的温度，持续时长为从约1小时到约100小时。
11.根据权利要求1的方法，其中，将所述注入的绝缘体上硅结构接合到第二结构包括热处理所述接合结构以强化所述绝缘体上硅结构与所述第二结构之间的接合以及形成所述损伤层。
12.根据权利要求11的方法，其中，热处理所述接合结构包括对所述接合结构进行低温热退火。
13.根据权利要求11的方法，其中，所述低温热退火包括将所述多层式结构加热到从约150℃到约600℃的温度，持续时长为从约1分钟到约100小时。
14.根据权利要求1的方法，还包括通过将处理晶片接合到供体晶片以形成接合的晶片对并将所述供体晶片的层转移到所述处理晶片来形成所述绝缘体上硅结构。
15.根据权利要求1的方法，其中，所述中间层是介电层。
16.根据权利要求15的方法，其中，所述中间层包括选自二氧化硅和氮化硅的材料。
17.根据权利要求1的方法，其中，所述处理层包括可分裂的材料。
18.根据权利要求14的方法，其中，所述供体晶片被劈裂以将所述供体晶片的所述层转移到所述处理晶片。
19.根据权利要求1的方法，其中，所述第二结构选自蓝宝石、石英晶体、玻璃、碳化硅、硅、氮化镓、氮化铝、氮化镓铝、砷化镓、砷化铟镓或其任何组合。
20.根据权利要求1的方法，其中，注入所述绝缘体上硅结构包括将选自氦和氢的原子注入通过所述绝缘体上硅结构的所述器件层并进入到所述中间层中。
21.根据权利要求1的方法，其中，所述离子被注入到至少约200埃的深度D1。
22.根据权利要求1的方法，其中，所述离子被注入到在所述注入表面之下的从约200埃到约1微米的深度D1。
22．根据权利要求1的方法，其中，所述离子被注入到在所述器件层之下的从约20nm到约500nm的深度D1。
23.根据权利要求1的方法，其中，所述第二结构包括选自蓝宝石的材料。
24.根据权利要求1的方法，其中，所述第二结构包括多层式衬底。
25.根据权利要求1的方法，其中，所述方法还包括在将所述绝缘体上硅结构接合到所述第二结构之前在所述第二结构和所述器件层中的至少一者上沉积或生长接合层。

Claims (25)

1.一种用于制备多层式晶体结构的方法，所述方法包括：
将选自氢、氦及其组合的离子注入到供体结构中，其中所述供体结构包括中心轴、器件层、处理层以及中间层，所述器件层具有与所述中心轴大致垂直的注入表面和器件表面以及沿轴方向从所述器件层的所述注入表面延伸到所述器件表面的平均厚度t，所述中间层沿所述供体结构的所述中心轴位于所述器件表面与所述处理层之间，其中所述离子通过所述注入表面而被注入到所述供体结构中至注入深度D1以在注入的供体结构中形成损伤层，所述注入深度D1大于所述器件层的厚度t，所述损伤层大致垂直于所述轴并位于所述中间层中和/或所述处理层中；
将所述注入的供体结构接合到第二结构以形成接合结构；
沿所述损伤层劈裂所述供体结构以形成包括所述第二结构、所述器件层以及残留材料的多层式晶体结构，所述残留材料至少包括所述中间层的一部分和可选地所述处理层的一部分；以及
从所述多层式晶体结构去除所述残留材料。
2.根据权利要求1的方法，其中，使用至少约10keV的注入能量注入所述离子。
3.根据权利要求1的方法，其中，使用至少约80keV的注入能量注入所述离子。
4.根据权利要求1的方法，其中，使用高至120keV的注入能量注入所述离子。
5.根据权利要求1的方法，其中，至少约1x1016离子/cm2被注入到所述供体结构中。
6.根据权利要求1的方法，其中，至少约2x1016离子/cm2被注入到所述供体结构中。
7.根据权利要求1的方法，其中，至少约1x1017离子/cm2被注入到所述供体结构中。
8.根据权利要求1的方法，其中，至少约2x1017离子/cm2被注入到所述供体结构中。
9.根据权利要求1的方法，还包括热处理所述注入的供体结构以开始劈裂面的形成。
10.根据权利要求9的方法，其中，热处理所述注入的供体结构包括将所述注入的供体结构加热到从约150℃到约300℃的温度，持续时长为从约1小时到约100小时。
11.根据权利要求1的方法，其中，将所述注入的供体结构接合到第二结构包括热处理所述接合结构以强化所述供体结构与所述第二结构之间的接合以及形成所述损伤层。
12.根据权利要求11的方法，其中，热处理所述接合结构包括对所述接合结构进行低温热退火。
13.根据权利要求11的方法，其中，所述低温热退火包括将所述多层式结构加热到从约150℃到约600℃的温度，持续时长为从约1分钟到约100小时。
14.根据权利要求1的方法，其中，所述器件层包括选自硅、碳化硅、蓝宝石、锗、硅锗、氮化镓、氮化铝、砷化镓、砷化铟镓或其任何组合的材料。
15.根据权利要求1的方法，其中，所述中间层是介电层。
16.根据权利要求15的方法，其中，所述中间层包括选自二氧化硅和氮化硅的材料。
17.根据权利要求1的方法，其中，所述处理层包括可分裂的材料。
18.根据权利要求17的方法，其中，所述处理层包括选自硅、碳化硅、蓝宝石、锗、硅锗、氮化镓、氮化铝、砷化镓、砷化铟镓或其任何组合的材料。
19.根据权利要求1的方法，其中，所述第二结构选自蓝宝石、石英晶体、玻璃、碳化硅、硅、氮化镓、氮化铝、氮化镓铝、砷化镓、砷化铟镓或其任何组合。
20.根据权利要求1的方法，其中，注入所述供体结构包括将选自氦和氢的原子注入通过所述供体结构的所述器件层并进入到所述中间层中。
21.根据权利要求1的方法，其中，所述离子被注入到至少约200埃的深度D1。
22.根据权利要求1的方法，其中，所述离子被注入到在所述注入表面之下的从约200埃到约1微米的深度D1。
22．根据权利要求1的方法，其中，所述离子被注入到在所述器件层之下的从约20nm到约500nm的深度D1。
23.根据权利要求1的方法，其中，所述第二结构包括选自蓝宝石的材料。
24.根据权利要求1的方法，其中，所述第二结构包括多层式衬底。
25.根据权利要求1的方法，其中，所述方法还包括在将所述供体结构接合到所述第二结构之前在所述第二结构和所述器件层中的至少一者上沉积或生长接合层。
CN201080064913XA 2009-12-30 2010-12-22 用于制备多层式晶体结构的方法 Pending CN103026460A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US29096109P 2009-12-30 2009-12-30
US61/290,961 2009-12-30
PCT/US2010/061858 WO2011082079A1 (en) 2009-12-30 2010-12-22 Method for the preparation of a multi-layered crystalline structure

Publications (1)

Publication Number Publication Date
CN103026460A true CN103026460A (zh) 2013-04-03

Family

ID=43587555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080064913XA Pending CN103026460A (zh) 2009-12-30 2010-12-22 用于制备多层式晶体结构的方法

Country Status (8)

Country Link
US (2) US8367519B2 (zh)
EP (2) EP2519965B1 (zh)
JP (2) JP5591949B2 (zh)
KR (1) KR20120117843A (zh)
CN (1) CN103026460A (zh)
SG (1) SG181986A1 (zh)
TW (2) TW201330062A (zh)
WO (1) WO2011082079A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
US8796054B2 (en) * 2012-05-31 2014-08-05 Corning Incorporated Gallium nitride to silicon direct wafer bonding
JP6024400B2 (ja) * 2012-11-07 2016-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
US9281233B2 (en) * 2012-12-28 2016-03-08 Sunedison Semiconductor Limited Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
TWI509681B (zh) * 2013-11-15 2015-11-21 All Ring Tech Co Ltd Method and apparatus for processing on wafers
US9496128B1 (en) 2015-10-15 2016-11-15 International Business Machines Corporation Controlled spalling utilizing vaporizable release layers
EP3785293B1 (en) 2018-04-27 2023-06-07 GlobalWafers Co., Ltd. Light assisted platelet formation facilitating layer transfer from a semiconductor donor substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040077184A1 (en) * 2002-10-17 2004-04-22 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
CN1773677A (zh) * 2004-11-11 2006-05-17 硅电子股份公司 半导体基材及其制造方法
WO2008107751A1 (en) * 2007-03-06 2008-09-12 S.O.I.Tec Silicon On Insulator Technologies Process for fabricating a substrate comprising a deposited buried oxide layer

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
JPH11145438A (ja) * 1997-11-13 1999-05-28 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US7076042B1 (en) 2000-09-06 2006-07-11 Cisco Technology, Inc. Processing a subscriber call in a telecommunications network
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2819099B1 (fr) 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
US6686630B2 (en) * 2001-02-07 2004-02-03 International Business Machines Corporation Damascene double-gate MOSFET structure and its fabrication method
TWI256076B (en) 2001-04-11 2006-06-01 Memc Electronic Materials Control of thermal donor formation in high resistivity CZ silicon
US6930375B2 (en) 2001-06-22 2005-08-16 Memc Electronic Materials, Inc. Silicon on insulator structure having an epitaxial layer and intrinsic gettering
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
US20040224482A1 (en) * 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
ATE426918T1 (de) 2003-01-07 2009-04-15 Soitec Silicon On Insulator Recycling eines wafers mit einer mehrschichtstruktur nach dem abnehmen einer dunnen schicht
US6911375B2 (en) * 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
JP4407384B2 (ja) * 2004-05-28 2010-02-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の製造方法
FR2876841B1 (fr) * 2004-10-19 2007-04-13 Commissariat Energie Atomique Procede de realisation de multicouches sur un substrat
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
US20070117350A1 (en) 2005-08-03 2007-05-24 Memc Electronic Materials, Inc. Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
FR2889887B1 (fr) * 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
EP1763069B1 (en) 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US7608521B2 (en) * 2006-05-31 2009-10-27 Corning Incorporated Producing SOI structure using high-purity ion shower
FR2906078B1 (fr) * 2006-09-19 2009-02-13 Commissariat Energie Atomique Procede de fabrication d'une structure micro-technologique mixte et une structure ainsi obtenue
FR2917235B1 (fr) * 2007-06-06 2010-09-03 Soitec Silicon On Insulator Procede de realisation de composants hybrides.
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
SG159484A1 (en) * 2008-09-05 2010-03-30 Semiconductor Energy Lab Method of manufacturing soi substrate
JP5364345B2 (ja) * 2008-11-12 2013-12-11 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
US20100216295A1 (en) * 2009-02-24 2010-08-26 Alex Usenko Semiconductor on insulator made using improved defect healing process
US8198172B2 (en) * 2009-02-25 2012-06-12 Micron Technology, Inc. Methods of forming integrated circuits using donor and acceptor substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040077184A1 (en) * 2002-10-17 2004-04-22 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
CN1773677A (zh) * 2004-11-11 2006-05-17 硅电子股份公司 半导体基材及其制造方法
WO2008107751A1 (en) * 2007-03-06 2008-09-12 S.O.I.Tec Silicon On Insulator Technologies Process for fabricating a substrate comprising a deposited buried oxide layer

Also Published As

Publication number Publication date
TW201330062A (zh) 2013-07-16
US20110159665A1 (en) 2011-06-30
KR20120117843A (ko) 2012-10-24
JP5591949B2 (ja) 2014-09-17
WO2011082079A1 (en) 2011-07-07
TWI430339B (zh) 2014-03-11
JP2013175787A (ja) 2013-09-05
JP2013516767A (ja) 2013-05-13
EP2733735A2 (en) 2014-05-21
EP2519965A1 (en) 2012-11-07
US20130137241A1 (en) 2013-05-30
EP2519965B1 (en) 2014-10-01
TW201140662A (en) 2011-11-16
EP2733735A3 (en) 2014-07-23
US8367519B2 (en) 2013-02-05
SG181986A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
CN1950937B (zh) 用于改善剥离薄层的质量的方法
US7407867B2 (en) Method for concurrently producing at least a pair of semiconductor structures that each include at least one useful layer on a substrate
KR100855083B1 (ko) 타겟 기판에 결합된 박막을 구비하는 적층 구조의 제조 방법
JP6487454B2 (ja) 層状半導体構造体の製造方法
TWI492275B (zh) The method of manufacturing the bonded substrate
KR101335713B1 (ko) 접합 기판의 제조방법 및 접합 기판
JP2008021971A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
WO2002043153A1 (en) Method for manufacturing semiconductor wafer
WO2007094233A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
CN103026460A (zh) 用于制备多层式晶体结构的方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP2007227415A (ja) 貼り合わせ基板の製造方法および貼り合わせ基板
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2013516767A5 (zh)
JP2012519372A (ja) ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
JP7275438B2 (ja) 剥離可能な構造及び前記構造を使用する剥離プロセス
KR20200090812A (ko) 도너 기판의 잔류물을 제조하는 방법, 그 방법에 의해 제조된 기판 및 그 기판의 사용
KR20070019697A (ko) 반도체 층의 열처리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130403