[go: up one dir, main page]

CN1950937B - 用于改善剥离薄层的质量的方法 - Google Patents

用于改善剥离薄层的质量的方法 Download PDF

Info

Publication number
CN1950937B
CN1950937B CN2005800141634A CN200580014163A CN1950937B CN 1950937 B CN1950937 B CN 1950937B CN 2005800141634 A CN2005800141634 A CN 2005800141634A CN 200580014163 A CN200580014163 A CN 200580014163A CN 1950937 B CN1950937 B CN 1950937B
Authority
CN
China
Prior art keywords
layer
donor wafer
bonding
temperature
ground floor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2005800141634A
Other languages
English (en)
Other versions
CN1950937A (zh
Inventor
N·达瓦尔
T·赤津
N-P·源
O·雷萨克
K·布德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR0409980A external-priority patent/FR2867310B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN1950937A publication Critical patent/CN1950937A/zh
Application granted granted Critical
Publication of CN1950937B publication Critical patent/CN1950937B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种形成包含从施主晶片(10)剥离的层(2)的结构(30)的方法，该施主晶片(10)在去除之前包含由不同材料制成的第一层(1)和第二层(2)。本发明的方法在于：(a)注入原子种类用于在第二层(2)下面形成脆弱区(4)，(b)将施主晶片(10)键合到接收晶片(20)，(c)提供能量用于在脆弱区(4)中从施主晶片分离剥离层(1，2)，以及(d)选择性地蚀刻在第二层(2)前面的第一层(1)的剩余部分。所述方法还涉及在低于约800℃的温度进行的键合增强阶段。以这样一种方式来控制在阶段(a)执行的注入的参数，使得在阶段(c)之后立即出现的粗糙度最小化。

Description

用于改善剥离薄层的质量的方法
技术领域
本发明涉及一种形成包含从施主晶片的半导体材料剥离的层的结构的方法，该方法包括以下的连续步骤：
(a)注入原子种类以在施主晶片中在给定深度形成弱区(weaknesszone)；
(b)将施主晶片键合(bonding)到主晶片；
(c)提供能量以在弱区处分离(detach)从施主晶片剥离的层；
(d)处理该剥离层。
背景技术
这种类型的层剥离称为
Figure G2005800141634D00011
并且对于本领域技术人员是公知的。尤其是，可在已经公开了的许多文献中找到详细资料，例如在由“Kluwer Academic Publishers”出版的Jean-Pierre Colinge的著作“Silicon on Insulator technology：material tools VLSI，second edition”的第50和51页的摘录。
可用要注入的化学类型的剂量和适当的注入能量通过单一注入(例如氢)或通过共同注入(例如氢和氦)来执行步骤(a)。
借助由介电材料如SiO2制成的键合层，通常在已经受注入的施主晶片的表面上进行键合(剥离层的)主晶片的步骤(b)。
本领域的技术人员通常所使用的键合技术包括通过分子附着(adhesion)的初始键合。我们可以参考文献“Semiconductor WaferBonding Science and Technology”(QY Tong and U.
Figure G2005800141634D00012
WileyInterscience Publication，Johnson Wiley and Sons，Inc.)以获得更多的信息。
在步骤(c)中，至少部分地提供能量，通常是以热的形式。因此需要考虑热预算(热处理组合的温度/持续时间)以确定要分离的层被分离的时刻。
以该方式，可形成绝缘体上半导体结构，如SOI结构(在分离层由硅制成的情况下)、SiGeOI(在分离层由锗硅制成的情况下)、sSOI(在剥离层由应变硅制成的情况下)、SGOI(在剥离层包含应变Si层位于其上的松弛SiGe层的情况下)或GeOI(在分离层由锗制成的情况下)。
可以频繁地观察到，在分离层分离了之后，特别是由于预先进行了注入和分离步骤的事实，分离层会具有十分粗糙的表面以及其表面上较低质量的晶体结构。
参考图1，示意性地示出了绝缘体上半导体结构30(由借助电隔离层5通过分离层1覆盖的主晶片20组成)，在其半导体部分(即，分离层1)中，具有晶体质量的这种降低。
可观察到，分离层1包含缺陷区1A，该缺陷区1A包含现有的晶体缺陷和表面粗糙度。
缺陷区1A对于氢的原子注入通常具有约150nm的厚度。
此外，注入步骤会在要分离的层1中导致晶体质量降低。
因此，需要处理分离层1的步骤(d)以去除该缺陷区1A，并由此复原剥离层1的完好区1B的至少一部分。
例如，可以使用消除表面粗糙度的机械抛光或化学-机械抛光(CMP)和/或缺陷区1A的牺牲氧化步骤。
作为示例，在文献US2004/0053477中描述了这种四步骤方法，在该文献中从包含SiGe缓冲层的施主衬底分离应变硅层。步骤(a)由在缓冲层中进行注入组成，以及步骤(d)包括借助表面抛光SiGe、然后相对于应变Si选择性地蚀刻SiGe，而去除从缓冲层分离的部分。该选择性蚀刻尤其能够最后获得具有良好质量的表面精整的所需层，而没有损伤它的太高危险(如果仅使用抛光则会是这种情况)。
然而，用在该步骤(d)中的化学蚀刻在某些情况下会导致键合界面(在步骤(b)中进行键合)的至少部分分离问题。甚至，步骤(d)的化学蚀刻尤其可导致在键合层边缘的分层(de-lamination)，就是说在所产生的结构片接触键合层的地方侵蚀键合层。例如，我们可以提及在包含掩埋在应变Si下面的SiO2的sSOI(绝缘体上应变硅)结构上HF处理的情况，或在sSi/SiGeOI结构(绝缘体上的SiGe上应变硅)上H2O2∶HF∶HAc处理(HAc是乙酸的缩写)的情况，其中掩埋的SiGe和SiO2有可能在应变Si层下面被蚀刻。
可设想来克服上一问题的可选方案是相当大地稀释蚀刻溶液，以使得较易控制其作用。然而该解决方法并不令人满意，由于它不完全地解决分层问题且该方法略微慢下来的事实。
而且，该化学蚀刻需要预先准备要蚀刻的表面，通常利用机械抛光方式执行。事实上，该蚀刻准备仍然是必需的，以校正随后会导致不够均匀的蚀刻且可能在剩余层中产生穿越(traversing)缺陷或洞的主粗糙度的部分。
然而，从经济的观点来看，抛光和化学蚀刻的连续行为使得分离后精整步骤(d)(以及整个取样(sampling)方法)时间长、复杂且成本高。
进一步提到，还提出了通过注入若干原子种类(通常通过进行氦的注入和氢的注入)来进行注入步骤(a)。在下文该类型的注入以术语共同注入来指称。
进行共同注入实际上允许所使用的共同注入种类的总剂量比注入单种类时低。由此共同注入的总剂量通常为单种类注入剂量的1/3。
由于总注入剂量的减少导致缺陷区厚度的减小，其尤其允许减小或简化分离之后进行的精整处理。
然而，关于在Si层内的共同注入，如申请人在其2004年9月21日提交的no IB2004003300的PCT申请(尚未公开)中所示、且其教导在2005年3月1日在IP.com网站以参考IPCOM000083333D在线公开，帮助使粗糙度最小化的共同注入参数导致形成某些缺陷(如在键合界面处的气泡(blisters)，或在剥离层厚度内的晶体缺陷)，相反地，帮助使所述缺陷最小化的共同注入参数导致增大的粗糙度。换句话说，必须在粗糙度和这些缺陷的形成之间作一个折衷，并且求助共同注入因此并不能同样满意地解决有关存在缺陷和表面粗糙度的上述问题。
本发明的第一目的是减少在剥离层的步骤(d)期间处理手段的持续时间、经济成本和数量，尤其是停止使用机械抛光手段。
本发明的第二目的是当进行精整化学蚀刻时避免键合层边缘的分层。
本发明的第三目的是产生一种结构，如绝缘体上半导体结构，包含剥离层，该剥离层包含比Si更弱的材料，如应变Si或SiGe。
第四目的是由较好质量的取样层(sampled layer)制作这种结构。
本发明的第五目的是减小处理剥离层时所浪费材料的数量。
本发明的第六目的是提出一种可以容易结合到整个取样型方法中的处理剥离层的简单方法。
发明内容
本发明试图通过根据第一方面提出一种形成包含从施主晶片剥离的层的结构的方法来克服这些问题，该施主晶片在剥离之前包含由选自半导体材料的第一材料制成的第一层、以及由选自半导体材料的第二材料制成的在该第一层上的第二层，该方法包括以下步骤：
(a)注入原子种类以在第二层下面形成弱区；
(b)将该施主晶片键合到主晶片；
(c)提供能量以在弱区处从施主晶片分开(disunite)剥离层；
(d)相对于第二层选择性地蚀刻第一层的剩余部分；
其中调节在步骤(a)中执行的注入的参数，以最小化在执行步骤(c)之后立即出现的表面粗糙度，以及其中该方法还包括在低于约800℃(1,472°F)的温度进行的、能够增强键合的步骤。
本发明的其它可能特征是：
-能够增强键合的步骤在步骤(b)之前执行，并且包括等离子体激活(plasma activation)；
-能够增强键合的步骤在步骤(b)之后执行，并且包括等离子体热处理；
-能够增强键合的另一步骤在步骤(b)之后执行，并且包括等离子体热处理；
-该热处理在约350℃(660°F)和约800℃(1,472°F)之间的温度进行约30分钟和约四小时之间；
-该热处理在约550℃(1,022°F)和约800℃(1,472°F)之间的温度进行约30分钟和约四小时之间；
-该热处理在步骤(c)之后进行并且在同一炉中从步骤(c)连续(in continuity)；
-该热处理包括从步骤(c)的分离温度到选择用于热处理的温度的单温度改变；
-步骤(c)在约500℃(1,022°F)执行，可以持续约30分钟至约2小时的持续时间；
-执行能够增强键合的步骤，以便在步骤(d)之前，获得大于或等于约0.8J/m2的能量；
-在步骤(c)之后立即出现的所述表面粗糙度在10×10μm表面上测量小于约40
-在步骤(a)期间注入的原子种类包括不同的原子元素，由此步骤(a)是共同注入；
-步骤(a)的共同注入是氦和氢的共同注入；
-施主晶片包含SiGe层，根据适于在所述SiGe层中形成弱区、并且氦浓度峰在施主衬底的厚度内位于比氢散布区(spreading zone)更深且还比弱区更深的注入参数来进行步骤(a)的共同注入；
-该热处理在基本包括在575℃和625℃之间的温度进行；
-选择氦和氢的剂量分别为约0.9.1016/cm2和约1.0.1016/cm2；
-在步骤(c)之后，该方法不包括机械抛光手段；
-该方法还包括，在步骤(d)之后，在第二层上晶体生长第二材料以使第二层更厚；
-第一层由Si1-xGex制成，其中0＜x≤1，并且第二层由弹性应变Si制成；
-施主晶片包含由固体Si制成的支撑衬底、由SiGe制成的缓冲结构、含Si1-xGex(x≠0)的第一层以及由应变Si制成的第二层；
-第一层由弹性应变SiGe制成，第二层由Si1-xGex 0＜x≤1制成，该施主晶片还包括在第一层下面由Si1-xGex制成的第三层；
-还在第一层下面进行步骤(a)的注入，并且在步骤(c)和步骤(d)之间该方法还包括相对于第一层选择性蚀刻第三层的剩余部分；
-施主晶片包含由固体Si制成的支撑衬底、由SiGe制成的缓冲结构和多层结构，该多层结构交替地包含Si1-xGex(x≠0)的第一层和由应变Si制成的第二层，以便能够从同一施主晶片剥离多次；
-该方法进一步包括，在步骤(a)之前，在约450℃(842°F)和约650℃(1,202°F)之间的沉积温度形成应变层，并且在低于或等于沉积温度的温度进行在该沉积和步骤(c)所获得的分离之间使用的处理；
-该方法进一步包括，在步骤(b)之前，在施主晶片上和/或主晶片上形成键合层的步骤，该键合层包含电绝缘材料，例如SiO2、Si3N4或SixOyNz。
根据第二方面，本发明提出了所述形成结构的方法的应用，用于形成绝缘体上半导体结构。
根据第三方面，本发明提出了在执行该方法的所有步骤(a)、(b)和(c)之后、并且在去除剥离层与施主晶片剩余部分的接触之后所获得的绝缘体上半导体结构，该结构具有在10×10μm表面上测量小于约
Figure G2005800141634D00061
的表面粗糙度，以及大于或等于约0.8J/m2的键合能。
附图说明
在阅读了借助非限制性实例并参考附图给出的对本发明优选方法的应用的以下详细描述之后，本发明的其它特征、目的和优点将变得显而易见，其中：
图1示出了在应用根据当前技术的
Figure G2005800141634D00062
方法之后获得的绝缘体上半导体结构的截面示意图。
图2示出了在应用本发明的方法之后获得的绝缘体上半导体结构的申请人由TEM获得的截面图。
图3a至3e示意性地示出了用于形成包含利用
Figure G2005800141634D00063
剥离的层的结构的本发明方法的不同步骤。
图4示出了在根据图3a至3e中所示方法的分离步骤期间和处理剥离层期间，可根据本发明使用的热处理温度的第一时间进展。
图5示出了在根据图3a至3e中所示方法的分离步骤期间和处理剥离层期间，可根据本发明使用的热处理温度的第二时间进展。
图6a和6b示意性地示出了根据本发明的第一变型。
图7a和7b示意性地示出了根据本发明的第二变型。
图8a、8b和8c代表已经受He/H共同注入的Si施主晶片的由TEM获得的截面图。
图9、10和11特别给出了在分别包括含Si和SiGe的剥离层的结构上的表面粗糙度测量。
图12特别给出了包括分别含Si和SiGe的剥离层的结构的缺陷量化结果。
具体实施方式
基于在IV族材料或合金中、尤其是在Si和SiGe中使用剥离的层，以下描述了根据本发明方法的实施例的实例以及根据本发明的应用。
参考图3a至3e，示出了根据本发明从施主晶片10剥离Si1-xGex(其中x∈[0；1])的第一层1和由弹性应变Si制成的第二层2，以使它们转移到主晶片20的第一方法。
参考图3a，示出了施主晶片10，其包括由Si1-xGex制成的第一层1和由弹性应变Si制成的第二层2。
通常，包含Si1-xGex的施主晶片10包括固体Si衬底5，在该衬底5上例如通过晶体生长形成了由不同层组成的SiGe缓冲结构(未示出)。尤其是，该缓冲结构可在厚度中具有其Ge组分的逐渐变化，在固体Si衬底平面处从0％开始到在与由Si1-xGex制成的第一层1(其也优选由晶体生长形成)的界面平面处约100x％。
在Si1-xGex的第一层1上形成由应变Si制成的第二层2。在第一种情况下，原位进行第二层2的生长，直接接着第一层1的形成。在第二种情况下，在下面的适应层(adaptation layer)2表面的小准备步骤之后，例如通过CMP抛光，进行第二层2的生长。
有利地，利用公知的技术如化学汽相沉积(CVD)和分子束外延(MBE)技术通过外延形成由Si制成的第二层2。
然后第一层1强迫(obliged)包含在第二层2中的硅，增大其标称的网格参数以使其或多或少与其生长衬底相同并由此呈现内部弹性应变张力。必需形成十分薄的第二层2：如果该层太厚，比临界平衡厚度厚，将会导致膜厚度中朝着硅的标称晶格参数的应变松弛和/或产生缺陷。我们可以参考Friedrich Schaffler的标题为“High mobility Si and Gestructures”的文献(“Semiconductor Science Technology”，12(1997)1515-1549)以获得对于该主题的更多细节。
然而，在足够低的温度沉积应变材料的特定情况下，能够形成具有较大厚度的这种第二应变层2(临界平衡厚度的确与沉积温度有关：当在低温下沉积时其更显要)。
参考图3b，然后在施主晶片10中在第二层2下面形成弱区4。尤其是，该注入可在由Si1-xGex制成的第一层1中进行(未示于图3b中)。
弱区4通过注入原子种类形成，其中选择原子种类的剂量、本性和能量以便确定注入的深度和脆弱的程度。
尤其是，调节确定原子类型注入的参数以便最小化在分离之后在弱区4平面处出现的表面粗糙度。事实上，分离后表面粗糙度的程度部分地由限定所使用的注入的参数造成，如我们随后将看到的。
因此，优选地根据本发明，原子种类的注入可是原子种类的共同注入(即主要是至少两种原子元素的注入)，例如共同注入氢、氦或氩或另一稀有气体或另一适合气体。
在共同注入的情况下，申请人事实上观察到，弱区4通常比单一注入的情况薄(参见下面的研究)。
选择注入的能量以便具有邻近第一层1深度的注入深度。
因此，对于约0.9.1016/cm2及50与90kev之间能量的氦以及1.0.1016/cm2及20与60kev之间能量的氢的共同注入，我们可以获得约300至600纳米的注入深度。
在此发现共同注入的一个优点，其允许使用比注入单种类时所使用的剂量低的共同注入种类的总剂量来剥离薄层。因此共同注入的总剂量通常为单种类注入剂量的1/3。
依靠共同注入首先允许获得比用单一氢或氦注入所获得的粗糙度低的分离后表面粗糙度。该表面粗糙度由此在10×10μm2表面面积上测量通常小于约40
参考图3c，执行主晶片20与已经受共同注入的施主晶片10一侧的键合步骤。
主晶片20可由固体Si或其它材料制成。
在注入步骤之前，可在要键合的各表面中的一个和/或另一个上形成键合层，例如包含SiO2、Si3N4、SixOyNz的层。在该键合层必须形成在施主晶片上的情况下，用于形成该键合层的技术可以是沉积，以避免在第二层2中的应变的任何退化或因此在第一层1中的任何扩散。
在使主晶片20与施主晶片10接触之前，可利用公知的表面清洗和抛光技术例如SC1和SC2溶液、臭氧溶液等，来准备要键合的表面。
通过分子附着，通过能够考虑到要键合的两个表面中每一个的亲水性(hydrophily)，可首先进行键合自身。
还能够恰在键合之前使用两个键合表面中的一个或两个的等离子体激活。
等离子体激活尤其能够例如在氧化物表面上、在要处理的表面上产生悬处理键(handling bonds)，因此增大了要形成的键合力并减小了在键合界面6处的缺陷数目以及它们对键合质量的影响。
键合界面6的这种增强因此还具有使该界面更能抵抗随后蚀刻(当精整剥离层表面时所使用)的化学侵蚀的优点，并避免如在前论述的边缘处的分层问题，对于约0.8J/m2以下的键合能其通常出现。
尤其是，使用等离子体激活以便最后在键合之后和剥离之后，键合能大于或等于约0.8J/m2。
所述等离子体例如可由惰性气体如Ar或N2获得，或者由氧化性气体例如O2获得。
通常在环境温度、低于约100℃进行等离子体激活。因此，使用该技术还具有不引起Ge从第一SiGe层1扩散到第二应变Si层的任何显著问题的优点(一般而言，对于高得多的温度、通常约800℃或更高，Ge的扩散在相邻层的厚度中开始变得显著)。
等离子体处理的持续时间很短，通常少于一分钟。
所使用的设备例如是RIE或ICP-TIE型或其它的标准等离子体蚀刻设备。
在键合之前使用这种处理之后，可后来在键合时使用低于800℃或低于限制温度(我们可以认为从该限制温度Ge在相邻层中的扩散变成损伤性的)的退火热处理，以进一步增强键合，从而进一步避免进行分离后选择性蚀刻时的任何分层，这与先前没有等离子体激活的热处理相反，其对于等效的结果要求温度高于约900℃是有效的并且在该情况下尤其由于Ge扩散的问题其不能使用。
因此，在等离子体激活在键合之前的情况下，在200℃的退火热处理之后，我们通常可以达到至少1J/m2的键合能。
参考图3d，示出了分离步骤。这通过提供热能和/或机械能来进行，足以断开在弱区4处的弱连接，由此将施主晶片10分离成包含第一层的剩余物1″的第一部分10′与包含第一层的另一部分1′和第二层2的第二部分30。该热能于是足以在弱区4平面处引起对封入在那里导致弱连接裂开的气体类型的热影响。
在约300℃和约600℃之间的温度持续不同长度的时间可获得分开，其依赖于温度是低(较长)还是高(较长)。
例如，对于由Si1-xGex制成的要剥离的层，我们可以在约500℃的温度热处理15到30分钟达2小时的持续时间。
在仅仅通过热处理进行分开的情况下，这可允许分开发生而不必结束与施主晶片的剩余部分10′的接触。
在上一情况下，任选地，我们可以在分离之后直接实施新的热处理方法，而不从炉(其中实施分离热处理方法)中移动晶片，且没有产生浪费时间且需要使用适当设备的任何另外处理。而且，施主晶片的剩余部分10′保护第一和第二剥离层1′和2′不受任何可能的污染物、氧化剂或其它这种剂的影响，其再次提供了在不同气氛下使用热处理的可能性。
还可在已物理分离晶片(以及从分离炉移开)之后进行热处理。
以该方式，根据该方法的变型，我们可以直接在分离之后使用热处理以增强键合界面6。
该热处理可在可能于键合之前使用的等离子体激活(参见上述)之外还使用或代替其使用。
在除了等离子体激活外还使用该热处理的情况下，因此能够确保这两个处理的组合效应获得所希望的目标，尤其是键合能足以使键合界面6抵抗后来蚀刻的化学侵蚀，并由此避免在边缘上的分层问题，如前所述。我们可以由此组合这两个热处理来增强键合界面6以获得大于或等于约0.8J/m2的键合能。
在任一情况下，在温度T2进行用于增强键合界面6的热处理，选择温度T2低于Ge显著地扩散到第二层2厚度中的温度。
选择该热处理以充分地增强键合来防止在剥离之后使用的选择性蚀刻期间在边缘处分层的任何危险。尤其是，可使用该热处理来获得键合能高于或等于约0.8J/m2的结果。
在低于或等于约800℃的温度T2进行增强键合界面6的热处理。
在施主晶片的剩余部分10′和结构30在分开之后仍接触的情况下，在低于重附着温度的温度进行增强键合界面6的该热处理，从该重附着温度第一层的两个部分1′和1″重附着(或再次结合在一起)，在本发明的范围内以及基于申请人对SiGe的经验，在此认为重附着温度在约800℃以上。
任选地，温度T2比分开时晶片10和20经受到的温度T1高。
在氧化或稍微氧化的惰性气氛(如Ar或N2气氛)中进行增强键合的该热处理。
例如，温度T2可在350℃和800℃之间，持续30分钟和4小时之间。
温度T2可更尤其在550℃和800℃之间，持续约30分钟和4小时之间。
参考图4和5，提供了根据本发明在键合界面6的结合阶段和增强期间的可能温度进展的实例。
因此，参考图4，到达约500℃的第一平台并保持约30分钟，以在结束时产生分离(在箭头1000处)，然后升高温度至约600℃以根据本发明进行热处理来增强键合界面6(在温度平台2000处)。键合界面6的增强热处理可持续2小时或更长。
参考图5，分离不在温度平台期间出现，而在约500℃的温度升高期间出现(在图中箭头1000处)，然后在约600℃到达键合界面6增强温度平台2000。
令人惊讶地，由此申请人观察到，通过使用键合界面6增强的这种步骤，尤其是当之后是共同注入步骤时，剥离层于是具有：
-在注入期间(参考图3b)和分开期间(参考图3d)所损伤的部分中提高的晶体质量；
-平滑表面，尤其是对于高频粗糙度(HF粗糙度)；
-键合能大于约0.8J/m2(没有等离子体激活)。
在将施主晶片的剩余部分10′从其与剥离层1′和2的接触去除之后，获得了结构30，其包含主晶片20、第二层2和第一层的剩余部分1′。该结构30具有提高的晶体质量和减小的粗糙度，而不需要中间抛光操作。
在预先于第二层2和主晶片20之间形成电绝缘层的情况下，于是获得了SiGe/sSOI或Ge/sSOI结构。
然后使用精整步骤来去除表面处的轻微粗糙度和较少剩余晶体缺陷，例如使用化学蚀刻。
不一定需要包括在化学蚀刻之前所使用的机械抛光手段以减小表面粗糙度(并因此使得蚀刻的不同点更均匀)。事实上，如我们将在以下看到的，所使用的共同注入确保比通过单一注入所获得的更平滑的取样表面。
此外，键合增强热处理使得该粗糙度基本减小，如上所述，并且增大了键合能。
可去除Si1-xGex层1′，以获得最终的sSOI结构。然后可通过外延使得该结构的应变硅更厚。
为了选择性地去除Si1-xGex层1′，可通过例如利用HF∶H2O2∶CH3COOH、SC1(NH4OH/H2O2/H2O)或HNA(HF/HNO3/H2O)来使用选择性蚀刻。
可用CH3COOH/H2O2/HF获得SiGe和sSi之间的约40∶1的选择性。
可选择用于CH3COOH/H2O2/HF的浓度的实例是H2O2/HF的比率包括在1/1(非常浓)和20/1之间。
蚀刻的长度直接与蚀刻的速度相关。用CH3COOH/H2O2/HF蚀刻800A通常约要5分钟。
因此，共同注入和可能使用的键合增强热处理相当大地减小了表面粗糙度以及剥离层1′和2中的厚度非均匀性，能够使用与当前的技术或多或少相同的选择性蚀刻，但还消除了它们可以存在的缺点，如需要预先使用机械抛光手段。
而且键合增强(通过等离子体激活和/或分离后热处理进行)足以消除先前提到的在边缘处的分层问题。
参考图2，在其中已产生了弱区的Si0.8Ge0.2单层转移之后且在600℃的分开后热处理之后，申请人获得的20％Ge的SiGeOI结构30(TEM照相)显示出Si0.8Ge0.2的剥离层1(即，所述第一层1和第二层2一起的等价物，先前参考图3a至3e论述)覆盖SiO2层5并且相比图1的绝缘体上半导体结构包含很少的晶体缺陷和很小的粗糙度。
尤其是，可以注意到参考图1的剥离层1的缺陷区1A的厚度和参考图2的修正剥离层1的缺陷区1A的厚度之间的不均衡。
相似地，对于图1和图2剥离层1的相同厚度，完好区1B在根据本发明获得的SiGeOI中比在根据现有技术的绝缘体上半导体中按比例多得多。
而且，在下面的表中给出了由申请人在具有20％Ge的这种SiGeOI结构上进行的表面粗糙度测量结果。这些测量是恰在单一注入或共同注入后的在500℃约30分钟的分离、以及在500℃或600℃的键合增强热处理之后进行的。
通过AFM在10×10μm的表面区域上测量了粗糙度，并且以RMS或峰到谷(PV)给出了值。
应当注意，申请人进行了足够数量的测量以验证结果。
Figure G2005800141634D00131
在该表中，可以注意到，表面粗糙度在共同注入的情况下比在单一注入的情况下小。
因此，申请人强调了在SiGe中进行、用以形成弱区4的注入的本性，其表现在：氦-氢共同注入使得SiGe层1的粗糙度相比单一氢注入基本减小。
在该表中，还可以注意到，在所有的情况(单种类的注入或若干种类的共同注入)中，在600℃的恢复操作相比在分开温度(约500℃)的恢复操作减小了平均(RMS)和最大(PV)粗糙度的几乎三分之一，粗糙度小于对于共同注入的情况甚至小于
Figure G2005800141634D00143
并且在
Figure G2005800141634D00144
PV以下。
由此申请人确认，当剥离层1已经历分离后键合增强热处理时存在显著小的粗糙度。
参考图3e，最后获得了sSOI结构30。
在键合界面6下面掩埋一个或多个键合层的情况下，然后可使用热处理来进一步增强该键合，尤其是通过产生共价连接。
在此可在800℃以上的温度进行该键合增强热处理，假如在结构30中不再有SiGe或Ge，并且因此不再有Ge扩散的问题(已完全去除了第一层的剩余物1′)。
可能地，可使用晶体生长的随后步骤(例如MBE或CVD外延)以加厚应变Si的第二层。
下文给出了申请人在sSI结构(在包含20％Ge的SiGe上沉积了应变Si层)上进行的其它粗糙度测量。这些结果尤其涉及某些分离参数、特别是几个共同注入参数。
在此之下想起当根据
Figure G2005800141634D00145
类型的剥离工艺形成包含从施主晶片剥离的Si层的结构时遇到的不同问题。在以上已经提到的申请人的PCT申请中已论述了这些问题(以及解决它们的方案)，并且其教导已在2005年3月1日在参考IPCOM000083333D下公开。
求助于共同注入实际上可导致在键合界面形成气泡和在剥离层厚度内形成缺陷。
存在于要键合的晶片中的一个和/或另一个上的颗粒或有机物质可防止键合在键合界面的某些区域以令人满意的方式进行。所注入的种类于是可扩散到弱键合的键合界面区域，在键合界面的平面处形成气泡。
此外，局部地，键合能可能不足以分离施主晶片。于是剥离层的某些区域可能没有转移到主晶片上(以术语“非转移区”或ZNT共同指称这些区域)。
另外，在剥离层厚度内、在缺陷区外可观察到纳米腔型(呈现出几个纳米的直径)的晶体缺陷，这取决于所选择的共同注入条件。这些缺陷可能是由注入期间位移的硅或锗原子的聚集所产生。尤其是，当在与氢相同深度处显著地注入氦时，在剥离层的厚度内观察到了这些纳米腔型缺陷(位于缺陷区之外，但与存在于缺陷区中的缺陷一样不是希望的)。这些缺陷的出现使得需要在分离之后去除比必需更显要的材料厚度，由此使得需要剥离较厚的层。
参考由TEM获得的图8a、8b和8c的视图，示出了在热分离处理之后，对于层的剥离在Si施主晶片中共同注入氦和氢。
图8a是由TEM照相获得的已经受(参见箭头)氦和氢的共同注入的Si施主晶片的图。在图8a中可看得出(参见黑点)这些种类在施主晶片厚度中的分布。
在键合到主晶片之后，热处理导致在弱区的平面处分开(参见图8b)。图8c代表(与图2相比相反视野)在分离并且转移到主晶片之后的剥离层。在图8c中，可以注意到缺陷区靠近表面，以及在剥离层的厚度中存在缺陷(黑点)。
所注入的每一种类在施主晶片的厚度中根据具有散布区的重新分配剖面(repartition profile)而分布，在该散布区内种类主要是集中的并且呈现出最大的浓度峰。更准确地，该分配具有呈现标准偏差(限定种类主要分布于其中的所述散布区，例如在其内发现70％的注入种类)和显著地取决于注入能量的最大浓度峰的准高斯分布。
氦原子在Si基质内比氢原子扩散更容易。因此如果注入氦接近键合界面，则在缺陷区之外形成气泡或晶体缺陷的风险增大。解决该问题的一种方法在于注入氦比氢更深，以使得含氢的区域可阻挡氦的扩散。它更准确的是控制共同注入参数的问题，以使得氦峰位于比氢散布区更深。
然而，已显示出分离之后的粗糙度没有沿同一趋势，并且当注入氦比氢更深时易于增大。这意味着注入条件(即，注入剂量和能量)不允许独立地控制粗糙度和在缺陷区外形成气泡和晶体缺陷。由此需要在限制形成气泡和缺陷的最好参数以及限制表面粗糙度的最好参数之间折衷。
申请人已在前面已经提到的、且其教导在2005年3月1日公布的PCT申请中提出了能够克服该问题的方案。一般而言，该方案在于准确地控制所注入施主晶片中氦峰和氢峰的相对位置(氦峰位于脆弱区的平面并且比氢散布区更深)，并且共同地控制每一种类的剂量(氦剂量占总量的约40％至60％)。通过根据这些参数的共同注入执行注入步骤，可以在粗糙度和缺陷的形成之间找到满意的折衷。
申请人对在含Ge层(通常SiGe层包含大于15％的Ge)的平面分离进行的实验关于粗糙度和在缺陷区之外形成气泡和晶体缺陷导致令人惊讶的结果。
根据本发明的工艺的可能实施例如下：
-根据适于移动氦和氢的浓度峰的注入参数在SiGe层中进行通常是氦和氢的共同注入，尤其是使得氦峰位于比氢散布区更深，而且使得氦峰位于比脆弱区更深；
-以及在约600℃(+/-25℃)的温度实施分开后恢复热处理，保持30分钟到四个小时，例如在约一个小时的期间。
通常，注入参数适合于将氦峰“放置”在比氢峰的深度深约1，2倍的深度处。作为实例，对于在本申请中提出的注入剂量和能量的条件，这意味着将氦峰放置在离氢峰大于500埃。
氦剂量在总剂量(氢+氦)的30％和70％之间，优选在总剂量的40％和60％之间的范围。总剂量通常为几个1016原子/cm2，但不是限制性的。
这种实施例能够强烈地减小粗糙度(尤其是高频的那些粗糙度)，并另外使得低粗糙度与氦注入深度无关。因此，在该实施例的构架内，可以注入氦比氢更深，其使得可以限制在剥离层中缺陷区之外形成气泡和晶体缺陷，氦在转移层中的扩散被氢散布区阻挡。
因此，该实施例能够同时最小化分离后粗糙度、气泡型缺陷的数量和在剥离层的厚度中发现的缺陷的数量。这导致可以剥离较小的总厚度，其能够使分离后精整操作(抛光、选择性蚀刻、牺牲氧化等)减少或至少简化。
图9至11代表在SOI结构和SGOI结构(20％的Ge)上的分离后粗糙度的测量。
这些测量是恰在仅单一注入氢(在这些图中由Honly指示)或He/H共同注入(在这些图中由Col指示)后的分开、以及在500℃或600℃恢复处理一个小时之后进行的。
更准确地，在分开和键合增强的操作时的温度改变如下：在约一个小时的期间在350℃保持一阶段，然后温度根据5℃/mn的斜率升高，然后在约一小时的期间分别在500℃和600℃保持一阶段(以增强键合)。
由此图9和10代表利用AFM显微镜通过分别扫过2*2μm2的表面区域和10*10μm2的表面区域进行的高频粗糙度测量。图11代表利用Veeco设备有限公司的工具通过投影轮廓术(profilometry)进行的低频粗糙度测量。
在这些图9至11的每一个中，给出了在左侧以平均值(RMS)表示和在右侧以最大值(statement)表示的粗糙度测量结果。
在这些图中，示出了在Si层和SiGe层中注入之后进行的测量结果(参见图9，其中清楚地区分了分别相关于Si和SiGe的柱)。
关于Si，研究了经受He/H共同注入的两个晶片。共同注入参数如下：
H：30kev-1.1016/cm2
He：52或60keV-1.01016/cm2
关于SiGe，研究了五个晶片，即仅经受H注入的晶片(H：30keV，6.1016/cm2)和根据以下参数经受He/H共同注入的四个其它晶片：
H：30keV-1.1016/cm2
He：48、52、56或60keV-1.1016/cm2
图9确认了有关He/H共同注入相比单独H注入(且其接着在500℃或600℃恢复处理)的高频粗糙度方面很有趣的益处。
然而观察到对于在600℃的高温处理，粗糙度对于所有的可选方案强烈减小(通常大于一半)，包括单独注入H。并且粗糙度的这些值当进行共同注入时甚至更小。
另外，观察到，对于500℃处理(以与在Si中观察相似的方式)，当氦峰位于比脆弱区更深时粗糙度易于增大。
另一方面，在600℃高温处理的构架内，当注入氦使得氦峰位于比脆弱区更深时，粗糙度没有明显改变。这里观察到没有料到的行为，与在硅中以及在SiGe中用500℃处理所观察到的相反。
在图10和11中给出的结果证实了这些观察。
在下面的范围内，即申请人在Si层平面处分离的构架内至今注意到的现象是：当氦注入能量增大时粗糙度增大(氦峰移动到比脆弱区更深)，在600℃的恢复处理期间共同注入的行为是令人惊讶的。由此，分离后表面平滑的现象不仅涉及恢复处理的温度，而且还涉及存在于施主晶片中的材料类型。在所进行的实验中，差别是在SiGe的晶片中存在Ge，Si晶片明显地没有Ge。
参考图12，申请人还针对存在于各转移层中的缺陷(ZNT型，气泡)的数量进行了测量。
宏观观察(用掠入光)使得能够探测到ZNT型或气泡的缺陷。这里认为这些缺陷(ZNT+气泡)的总数代表与注入有关且在分离后所观察到的特定缺陷。
在两个可选方案He：48keV和He：52keV中注意到了显著数量的缺陷，即氦分布剖面与氢剖面重叠或准重叠的可选方案(氦峰于是在氢散布区“内部”)。
另一方面，在可选方案He：56keV和He：60keV中注意到了低数量的缺陷，即氦峰位于比氢散布区更深的可选方案。换句话说，当深注入氦时最小化了气泡型的缺陷(并且，在600℃恢复操作的情况下，粗糙度没有增大)。
根据本发明的第二变型，参考图6a和6b，施主晶片10在剥离之前包含应变Si的第一层1，然后是Si1-xGex的第二层2和位于第一层1下面的Si1-xGex的第三层3。然后在第二层2下面，例如在第三层3中，根据本发明形成弱区。然后可在分离之后遵照已经看到的使用Si1-xGex的选择性蚀刻，以便最后产生具有应变Si的第一层1和Si1-xGex的第二层2的SGOI结构30(绝缘体上应变硅结构，如图6b所示)。
任选地和可选地，可例如借助化学类型进行应变Si的第二选择性化学蚀刻，例如基于KOH(氢氧化钾)、NH4OH(氢氧化铵)、TMAH(四甲基氢氧化铵)或EDP(乙二胺/邻苯二酚(pyrocathecol)/吡嗪)。在该情况下，由应变Si制成的第一层1仅起到保护第二Si1-xGex层2不受第一化学侵蚀的终止层的作用。然后获得了SiGeOI结构30(未示出)。可以在SiGeOI上生长应变Si层，该新的应变层于是可具有比先前已被蚀刻的第一层1更好质量的晶体结构。
根据本发明的第三变型，参考图7a和7b，施主晶片10在剥离之前包含多层结构，该多层结构交替地(alternatively)包含Si1-xGex(X≠0)的第一层1A、1B、1C、1D、1E和应变Si的第二层2A、2B、2C、2D、2E。由此我们可以根据本发明从同一施主晶片10执行多次剥离，每次剥离之后重复利用施主晶片10的剩余部分，以便准备它用于新的剥离。以该方式，例如将由同一施主晶片10形成第一sSOI结构30A和第二sSOI结构30B。在文献US2004/0053477中教导了该类型的剥离。
根据本发明的一个特定实施例，施主晶片的每个应变层(在图3a至3e中标记为“2”，在图6a和6b中为“1”，在图7a和7b中为“2A”、“2B”、“2C”、“2D”或“2E”)是厚的，也就是说它具有相对显著的厚度，而不具有其弹性应变的松弛。这是由于通过低温外延的形成而成为可能。例如，在Si0.8Ge0.2的生长支撑上在约450℃和650℃之间的温度沉积的应变Si层通常可以达到约30nm和60nm之间的厚度。
如果以该方式形成这种厚的应变层，则必须小心在以下处理中、尤其是在层的沉积和通过
Figure G2005800141634D00191
执行的层的分离之间进行的处理中别超过某极限温度(其在沉积温度附近)，以避免应变的松弛。
由此，在厚应变层的该情况下，将有利地使用键合之前的等离子体激活(如先前所论述)并且通常在低于约100℃的环境温度下执行。此外，至少一层介电材料键合层，如SiO2，有利地形成在要键合的两个表面中的一个或两个上，由介电材料制成的该层随后帮助(即，在分离之后)保存弹性应变。为了补充等离子体激活，在没有设计键合层的情况下，在温度T2的分离后热处理有利地比厚应变层的沉积温度低。
当然，本领域的技术人员可以容易将以上提出的本发明变换至除Si1-xGex或应变Si之外的其它材料，假如他知道与这些材料有关的性能和物理特性(grandeur)。
例如，回顾先前描述的步骤，参考图3a至3e，如果选择第一层1由Ge制成和第二层2由AsGa制成的施主晶片10，如果在第一层1的Ge中注入(如上所述)，如果然后借助电绝缘表面将Ge的剩余部分1′和AsGa的第二层2转移到主晶片20，以及如果通过利用公知的选择性蚀刻技术选择性地去除Ge的剩余部分1″，则本领域的技术人员可生成由绝缘体上AsGa制成的最终结构30。
相似地，结构绝缘体上GaN例如可以从包含由SiC或Si(111)制成的第一层1和由GaN制成的第二层2的施主晶片10制造。可在GaN层中提供由AlGaN和/或AlN制成的一个或若干终止层。在去除了由GaN制成的第二层2之后，可以使用包含位于终止层上方的GaN的去除的选择性蚀刻。
因此，例如，利用包含CH2、H2和可能Ar的等离子体气体的干蚀刻可以蚀刻GaN比AlN快。
我们然后可以去除终止层，以最后获得具有较小表面粗糙度和非常均匀厚度的GaN层。
我们还可以以相同的方式使根据本发明的方法适于III-V或II-VI合金的其它剥离层。
我们还可以将所有的这些材料扩展至包含少量(约5％)碳或掺杂剂的那些材料。

Claims (25)

1.一种形成包含从施主晶片剥离的层的结构的方法，该施主晶片在剥离之前包含选自半导体材料的第一材料的第一层、以及在第一层上选自半导体材料的第二材料的第二层，该方法包括下面的连续步骤：
(a)注入原子种类以在第二层下面在施主晶片中形成弱区；
(b)将该施主晶片键合到主晶片；
(c)在弱区处提供热能和/或机械能分开施主晶片以及将包括第二层和至少部分第一层施主晶片的一部分转移到主晶片上；
(d)相对于第二层选择性地蚀刻所述至少部分第一层；
其中在步骤(a)中调节注入参数，以最小化在执行步骤(c)之后立即出现的表面粗糙度，以及其中该方法还包括在低于800℃(1,472°F)的温度进行的恰在步骤(b)之前和/或在步骤(c)之后的增强键合的处理。
2.根据权利要求1所述的方法，其中增强键合的处理包括在步骤(b)之前执行的等离子体激活。
3.根据权利要求1或2所述的方法，其中增强键合的处理包括在步骤(c)之后执行的热处理。
4.根据权利要求3所述的方法，其中该热处理在包括在350℃和800℃之间的温度进行，持续30分钟至四小时的持续时间。
5.根据权利要求3所述的方法，其中该热处理在包括在550℃和800℃之间的温度进行，持续30分钟至四小时的持续时间。
6.根据权利要求3所述的方法，其中该热处理在同一炉中和步骤(c)连续执行。
7.根据权利要求6所述的方法，其中包括从步骤(c)分开的温度到用于该热处理的温度的温度升高。
8.根据权利要求7所述的方法，其中步骤(c)在500℃执行，持续30分钟至2小时的持续时间。
9.根据权利要求1所述的方法，其中在步骤(d)之前键合获得的键合能量大于或等于0.8J/m2。
10.根据权利要求1所述的方法，其中在步骤(c)之后出现的所述粗糙度在10×10μm2的表面面积上测量小于
11.根据权利要求1所述的方法，其中在步骤(a)期间注入的原子种类包含两种不同的原子元素，由此步骤(a)是共同注入。
12.根据权利要求11所述的方法，其中步骤(a)的共同注入是氦和氢的共同注入。
13.根据权利要求12所述的方法，其中施主晶片包含SiGe层，并且其中根据适于在所述SiGe层中形成脆弱区、并且氦浓度峰在施主晶片的厚度中位于比氢散布区更深且比脆弱区更深的注入参数进行步骤(a)的共同注入。
14.根据权利要求13所述的方法，其中该增强键合的处理包括热处理，所述热处理在575℃和625℃之间的温度进行。
15.根据权利要求13或14所述的方法，其中选择氦和氢的剂量分别为0.9×1016/cm2和1.0×1016/cm2。
16.根据权利要求1所述的方法，其中，在步骤(c)之后，该方法不包括机械抛光手段。
17.根据权利要求1所述的方法，其中它进一步包括，在步骤(d)之后，在第二层上晶体生长第二材料以使第二层更厚。
18.根据权利要求1所述的方法，其中第一层(1)由Si1-xGex 0＜x≤1制成，并且第二层(2)由弹性应变Si制成。
19.根据权利要求1所述的方法，其中施主晶片(10)包含由体Si制成的支撑衬底、由SiGe制成的缓冲结构、Si1-xGex 0＜x≤1的第一层(1)和由弹性应变Si制成的第二层(2)。
20.根据权利要求1所述的方法，其中第一层(1)由弹性应变SiGe制成，第二层(2)由Si1-xGex 0＜x≤1制成，并且施主晶片(10)还包含在第一层(1)下面由Si1-xGex制成的第三层(3)。
21.根据权利要求20所述的方法，其中步骤(a)的注入还在第一层下面进行，并且该方法在步骤(c)和步骤(d)之间进一步包括相对于第一层(1)选择性蚀刻第三层(3)的剩余部分。
22.根据权利要求1所述的方法，其中施主晶片(10)包含由体Si制成的支撑衬底、由SiGe制成的缓冲结构以及多层结构，该多层结构交替地包含由Si1-xGex，x≠0，制成的第一层(1A、1B、1C、1D、1E)和由应变Si制成的第二层(2A、2B、2C、2D、2E)，以便能够从同一施主晶片剥离多次。
23.根据权利要求18至22中任一项的方法，进一步包括，在步骤(a)之前，在450℃(842°F)和650℃(1,202°F)之间的沉积温度形成应变层，并且其中在低于或等于该沉积温度的温度进行该沉积和在步骤(c)获得的该分离之间所使用的处理。
24.根据权利要求1所述的方法，进一步包括在步骤(b)之前在施主晶片上和/或主晶片上形成键合层的步骤，该键合层包含电绝缘材料，从而形成的结构是绝缘体上半导体结构。
25.根据权利要求1所述的方法，其中在步骤(a)、(b)和(c)之后且在步骤(d)之前得到的结构，具有在10×10μm2表面上测量小于的表面粗糙度，并且键合能大于或等于0.8J/m2。
CN2005800141634A 2004-03-05 2005-03-07 用于改善剥离薄层的质量的方法 Expired - Lifetime CN1950937B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR0402340 2004-03-05
FR0402340A FR2867307B1 (fr) 2004-03-05 2004-03-05 Traitement thermique apres detachement smart-cut
FR0409980 2004-09-21
FR0409980A FR2867310B1 (fr) 2004-03-05 2004-09-21 Technique d'amelioration de la qualite d'une couche mince prelevee
PCT/FR2005/000542 WO2005086227A1 (fr) 2004-03-05 2005-03-07 Technique d’amelioration de la qualite d’une couche mince prelevee

Publications (2)

Publication Number Publication Date
CN1950937A CN1950937A (zh) 2007-04-18
CN1950937B true CN1950937B (zh) 2010-06-16

Family

ID=34855097

Family Applications (3)

Application Number Title Priority Date Filing Date
CNA2005800071260A Pending CN1930674A (zh) 2004-03-05 2005-03-07 用于改进所剥离薄层质量的热处理
CN2005800141634A Expired - Lifetime CN1950937B (zh) 2004-03-05 2005-03-07 用于改善剥离薄层的质量的方法
CN200580014164A Expired - Lifetime CN100592493C (zh) 2004-03-05 2005-03-07 智能剥离分开后的热处理

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNA2005800071260A Pending CN1930674A (zh) 2004-03-05 2005-03-07 用于改进所剥离薄层质量的热处理

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200580014164A Expired - Lifetime CN100592493C (zh) 2004-03-05 2005-03-07 智能剥离分开后的热处理

Country Status (7)

Country Link
US (1) US7285495B2 (zh)
EP (1) EP1726039A1 (zh)
JP (1) JP4876068B2 (zh)
KR (1) KR100910687B1 (zh)
CN (3) CN1930674A (zh)
FR (1) FR2867307B1 (zh)
WO (1) WO2005086228A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717213B2 (en) * 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
WO2005013318A2 (fr) * 2003-07-29 2005-02-10 S.O.I.Tec Silicon On Insulator Technologies Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique
FR2858462B1 (fr) * 2003-07-29 2005-12-09 Soitec Silicon On Insulator Procede d'obtention d'une couche mince de qualite accrue par co-implantation et recuit thermique
CN100466203C (zh) * 2003-12-16 2009-03-04 国际商业机器公司 绝缘体上硅晶片的成形绝缘层及其制造方法
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
US20070281440A1 (en) * 2006-05-31 2007-12-06 Jeffrey Scott Cites Producing SOI structure using ion shower
FR2914495B1 (fr) 2007-03-29 2009-10-02 Soitec Silicon On Insulator Amelioration de la qualite d'une couche mince par recuit thermique haute temperature.
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
WO2009084311A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
JP5303957B2 (ja) * 2008-02-20 2013-10-02 株式会社デンソー グラフェン基板及びその製造方法
US8133800B2 (en) * 2008-08-29 2012-03-13 Silicon Genesis Corporation Free-standing thickness of single crystal material and method having carrier lifetimes
JP5493343B2 (ja) * 2008-12-04 2014-05-14 信越半導体株式会社 貼り合わせウェーハの製造方法
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
CN102184882A (zh) * 2011-04-07 2011-09-14 中国科学院微电子研究所 一种形成复合功能材料结构的方法
FR2978604B1 (fr) * 2011-07-28 2018-09-14 Soitec Procede de guerison de defauts dans une couche semi-conductrice
FR2980916B1 (fr) * 2011-10-03 2014-03-28 Soitec Silicon On Insulator Procede de fabrication d'une structure de type silicium sur isolant
FR2982071B1 (fr) 2011-10-27 2014-05-16 Commissariat Energie Atomique Procede de lissage d'une surface par traitement thermique
CN103165512A (zh) * 2011-12-14 2013-06-19 中国科学院上海微系统与信息技术研究所 一种超薄绝缘体上半导体材料及其制备方法
CN103165511B (zh) * 2011-12-14 2015-07-22 中国科学院上海微系统与信息技术研究所 一种制备goi的方法
CN105140171B (zh) * 2015-08-26 2018-06-29 中国科学院上海微系统与信息技术研究所 一种绝缘体上材料的制备方法
CN105957831A (zh) * 2016-07-06 2016-09-21 中国科学院上海微系统与信息技术研究所 一种用于制造支撑衬底上的单晶材料薄层结构的方法
CN107195534B (zh) * 2017-05-24 2021-04-13 中国科学院上海微系统与信息技术研究所 Ge复合衬底、衬底外延结构及其制备方法
CN109427538B (zh) * 2017-08-24 2021-04-02 中国科学院上海微系统与信息技术研究所 一种异质结构的制备方法
DE112019002290T5 (de) 2018-12-28 2021-04-08 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen
CN111722321A (zh) * 2020-01-19 2020-09-29 中国科学院上海微系统与信息技术研究所 一种光膜转换器及其制备方法
FR3108440B1 (fr) 2020-03-23 2025-01-17 Soitec Silicon On Insulator Procédé de préparation d’une couche mince
CN111834520B (zh) * 2020-06-29 2021-08-27 中国科学院上海微系统与信息技术研究所 一种表面均匀性优化的压电单晶薄膜制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462847A (en) 1982-06-21 1984-07-31 Texas Instruments Incorporated Fabrication of dielectrically isolated microelectronic semiconductor circuits utilizing selective growth by low pressure vapor deposition
US4604304A (en) 1985-07-03 1986-08-05 Rca Corporation Process of producing thick layers of silicon dioxide
US4722912A (en) 1986-04-28 1988-02-02 Rca Corporation Method of forming a semiconductor structure
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH06318588A (ja) 1993-03-11 1994-11-15 Nec Corp 半導体装置の製造方法
US6146979A (en) 1997-05-12 2000-11-14 Silicon Genesis Corporation Pressurized microbubble thin film separation process using a reusable substrate
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3412470B2 (ja) * 1997-09-04 2003-06-03 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
FR2773261B1 (fr) * 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3582566B2 (ja) * 1997-12-22 2004-10-27 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
FR2774510B1 (fr) * 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3358550B2 (ja) 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
US6635110B1 (en) 1999-06-25 2003-10-21 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
EP1939932A1 (en) * 1999-08-10 2008-07-02 Silicon Genesis Corporation A substrate comprising a stressed silicon germanium cleave layer
DE10031388A1 (de) 2000-07-03 2002-01-17 Bundesdruckerei Gmbh Handsensor für die Echtheitserkennung von Signets auf Dokumenten
US6573126B2 (en) 2000-08-16 2003-06-03 Massachusetts Institute Of Technology Process for producing semiconductor article using graded epitaxial growth
US6448152B1 (en) 2001-02-20 2002-09-10 Silicon Genesis Corporation Method and system for generating a plurality of donor wafers and handle wafers prior to an order being placed by a customer
US6603156B2 (en) 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
US7238622B2 (en) 2001-04-17 2007-07-03 California Institute Of Technology Wafer bonded virtual substrate and method for forming the same
US6593625B2 (en) 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6717213B2 (en) 2001-06-29 2004-04-06 Intel Corporation Creation of high mobility channels in thin-body SOI devices
US6649492B2 (en) 2002-02-11 2003-11-18 International Business Machines Corporation Strained Si based layer made by UHV-CVD, and devices therein
US6562703B1 (en) 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
FR2839385B1 (fr) 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
US7307273B2 (en) 2002-06-07 2007-12-11 Amberwave Systems Corporation Control of strain in device layers by selective relaxation
US20030227057A1 (en) 2002-06-07 2003-12-11 Lochtefeld Anthony J. Strained-semiconductor-on-insulator device structures
AU2003237473A1 (en) 2002-06-07 2003-12-22 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US7335545B2 (en) 2002-06-07 2008-02-26 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
FR2842350B1 (fr) 2002-07-09 2005-05-13 Procede de transfert d'une couche de materiau semiconducteur contraint
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US6953736B2 (en) 2002-07-09 2005-10-11 S.O.I.Tec Silicon On Insulator Technologies S.A. Process for transferring a layer of strained semiconductor material
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
JP5005170B2 (ja) 2002-07-19 2012-08-22 エーエスエム アメリカ インコーポレイテッド 超高品質シリコン含有化合物層の形成方法
AU2003270040A1 (en) * 2002-08-29 2004-03-19 Massachusetts Institute Of Technology Fabrication method for a monocrystalline semiconductor layer on a substrate
FR2844634B1 (fr) 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
US6911379B2 (en) * 2003-03-05 2005-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming strained silicon on insulator substrate
US20060014363A1 (en) 2004-03-05 2006-01-19 Nicolas Daval Thermal treatment of a semiconductor layer
BR112014013463A2 (pt) * 2011-12-07 2017-06-13 Koninklijke Philips Nv método para a detecção do movimento de um usuário ou um objeto dentro de um elevador, produto de programa de computador, e aparelho para detectar o movimento de um usuário ou um objeto dentro de um elevador

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1241803A (zh) * 1998-05-15 2000-01-19 佳能株式会社 半导体衬底、半导体薄膜以及多层结构的制造工艺

Also Published As

Publication number Publication date
WO2005086228A1 (fr) 2005-09-15
FR2867307B1 (fr) 2006-05-26
US7285495B2 (en) 2007-10-23
EP1726039A1 (fr) 2006-11-29
JP2007526646A (ja) 2007-09-13
CN1950937A (zh) 2007-04-18
JP4876068B2 (ja) 2012-02-15
CN1930674A (zh) 2007-03-14
CN100592493C (zh) 2010-02-24
KR100910687B1 (ko) 2009-08-04
FR2867307A1 (fr) 2005-09-09
CN1950938A (zh) 2007-04-18
US20050196936A1 (en) 2005-09-08
KR20070088279A (ko) 2007-08-29

Similar Documents

Publication Publication Date Title
CN1950937B (zh) 用于改善剥离薄层的质量的方法
US7276428B2 (en) Methods for forming a semiconductor structure
JP4602475B2 (ja) 歪み半導体材料から成る層の転移方法
JP4906727B2 (ja) ウェハ接合技術を用いて欠陥のない高Ｇｅ含有量のＳｉＧｅオン・インシュレータ（ＳＧＯＩ）基板を製造する方法
US7018910B2 (en) Transfer of a thin layer from a wafer comprising a buffer layer
JP4674844B2 (ja) 層転位を介して絶縁体上に緩和したシリコンゲルマニウムを作製する方法
US20060014363A1 (en) Thermal treatment of a semiconductor layer
TWI492275B (zh) The method of manufacturing the bonded substrate
US7419884B2 (en) Method of bonding two wafers of semiconductor materials
CN1473361A (zh) 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法
JP2005532688A (ja) バッファ層を備えるウエハからの薄層の転移
WO2002043153A1 (en) Method for manufacturing semiconductor wafer
KR20110086038A (ko) 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비
JP2012004599A (ja) 電子工学、光学または光電子工学に使用される２つの基板を直接接合する方法
JP6949879B2 (ja) 歪みセミコンダクタ・オン・インシュレータ（ｓｔｒａｉｎｅｄ ｓｅｍｉｃｏｎｄｕｃｔｏｒ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板の製造方法
JP2010538459A (ja) 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
CN103026460A (zh) 用于制备多层式晶体结构的方法
JP4739213B2 (ja) ボンディング層が消滅する間接ボンディング
US6982210B2 (en) Method for manufacturing a multilayer semiconductor structure that includes an irregular layer
WO2011018780A1 (en) A process for manufacturing a hybrid substrate
KR100842848B1 (ko) 반도체 층의 열처리 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20100616