[go: up one dir, main page]

CN103165512A - 一种超薄绝缘体上半导体材料及其制备方法 - Google Patents

一种超薄绝缘体上半导体材料及其制备方法 Download PDF

Info

Publication number
CN103165512A
CN103165512A CN2011104187973A CN201110418797A CN103165512A CN 103165512 A CN103165512 A CN 103165512A CN 2011104187973 A CN2011104187973 A CN 2011104187973A CN 201110418797 A CN201110418797 A CN 201110418797A CN 103165512 A CN103165512 A CN 103165512A
Authority
CN
China
Prior art keywords
layer
ultra
semiconductor
insulator material
thin semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011104187973A
Other languages
English (en)
Inventor
姜海涛
狄增峰
张苗
卞剑涛
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2011104187973A priority Critical patent/CN103165512A/zh
Publication of CN103165512A publication Critical patent/CN103165512A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种超薄绝缘体上半导体材料及其制备方法，通过生长Ge组分呈梯度渐变的多个Si1-xGex过渡层及Si1-zGez停止层，在Si1-zGez停止层上生长半导体层，然后使所述半导体层与一具有绝缘层的衬底键合，最后通过智能剥离技术进行剥离，经过表面处理后制备出超薄绝缘体上半导体材料。采用本方法制备的超薄绝缘体上半导体材料具有较小的厚度，适用于较小特征尺寸的集成电路，可以提高集成电路的集成度。本发明工艺操作简单，适用于一般工业的半导体工艺。

Description

一种超薄绝缘体上半导体材料及其制备方法
技术领域
本发明涉及一种半导体材料及其制备方法，特别是涉及一种超薄绝缘体上半导体材料及其制备方法。
背景技术
SOI(Silicon-On-Insulator，绝缘衬底上的硅)技术是在顶层硅和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。
随着VLSI技术进入22nm节点及以下，在进一步减小集成电路的特征尺寸方面遇到了严峻的挑战，必须在材料和工艺有较大突破。为了突破此技术障碍，研究人员提出基于超薄绝缘层上半导体(extremely thin Semiconductor-On-Insulator，ETSOI)器件能够继续使器件持续缩微化。SOI的厚度影响器件的主要性能参数。如阈值电压(Vt)主要由ETSOI的厚度决定。22nm节点及以下，SOI厚度需要小于10nm甚至更薄。目前，SOI的厚度往往大于30nm。这就需要继续降低其厚度。
发明内容
鉴于以上所述现有技术的缺点和器件设计要求，本发明的目的在于提供一种超薄绝缘体上半导体材料及其制备方法，用于解决现有技术中难以获得厚度超薄且一致性好的绝缘体上半导体材料的问题。
为实现上述目的及其他相关目的，本发明提供一种超薄绝缘体上半导体材料的制备方法，其特征在于，所述制备方法至少包括以下步骤：
1)提供第一衬底，在所述第一衬底上依次形成多个Ge组分渐变的Si1-xGex层，其中，0＜x＜0.8，且各该Si1-xGex层中Ge组分x逐渐增大，直至形成一Si1-xGex顶层；
2)在所述Si1-xGex顶层上形成Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层，其中，0＜z＜1，并在所述Si1-zGez层上形成半导体层，然后进行离子注入以在所述Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层内形成剥离界面；
3)提供具有绝缘层的第二衬底，键合所述绝缘层与所述半导体层；
4)进行第一退火阶段使所述Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层在所述剥离界面处剥离，然后进行第二退火阶段以加强所述绝缘层与所述半导体层的键合，最后去除所述半导体层表面上的Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层，以完成所述超薄绝缘体上半导体材料的制备。
在本发明的超薄绝缘体上半导体材料的制备方法中，所述半导体层的材料为Si、Ge、SiC、Si1-m-n-pGemCnSnp或III-V族化合物。
在本发明的超薄绝缘体上半导体材料的制备方法中，所述半导体层的厚度为5nm～20nm。
在本发明的超薄绝缘体上半导体材料的制备方法步骤2)，中采用H、He、B或其任意组合进行离子注入。
在本发明的超薄绝缘体上半导体材料的制备方法中，所述步骤3)在键合前还包括对所述半导体层与所述绝缘层进行清洗与活化处理的步骤。
在本发明的超薄绝缘体上半导体材料的制备方法中，所述步骤4)在第二退火阶段后，还包括对所述第一衬底进行衬底修复处理使其可以循环使用的步骤。
在本发明的超薄绝缘体上半导体材料的制备方法中，所述步骤4)中采用选择性腐蚀方法去除所述Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层。
本发明还提供一种超薄绝缘体上半导体材料，包括具有绝缘层的衬底，所述绝缘层表面键合有半导体层，其中，所述半导体层的厚度为5n～20nm。
在本发明的超薄绝缘体上半导体材料中，所述半导体层的材料为Si、Ge、SiC、Si1-m-n-pGemCnSnp或III-V族化合物。
如上所述，本发明的超薄绝缘体上半导体材料及其制备方法，具有以下有益效果：本发明通过生长Ge组分呈梯度渐变的多个Si1-xGex过渡层及Si1-zGez停止层，在Si1-zGez停止层上生长半导体层，然后使所述半导体层与一具有绝缘层的衬底键合，最后通过智能剥离技术进行剥离，经过表面处理后制备出超薄绝缘体上半导体材料。采用本方法制备的超薄绝缘体上半导体材料具有较小的厚度，适用于较小特征尺寸的集成电路，可以提高集成电路的集成度。本发明工艺操作简单，适用于一般工业的半导体工艺。
附图说明
图1a～图1b显示为本发明的超薄绝缘体上半导体材料的制备方法步骤1)所呈现的结构示意图。
图2a～图2c显示为本发明的超薄绝缘体上半导体材料的制备方法步骤2)所呈现的结构示意图。
图3a～图3b显示为本发明的超薄绝缘体上半导体材料的制备方法步骤3)所呈现的结构示意图。
图4a～图5b显示为本发明的超薄绝缘体上半导体材料的制备方法步骤4)所呈现的结构示意图。
元件标号说明
11    第一衬底
12    Si1-xGex层
13    Si1-xGex顶层
14    Si1-zGez层
15    半导体层
21    第二衬底
22    绝缘层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1a至图5b。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图所示，本发明提供一种超薄绝缘体上半导体材料的制备方法，所述制备方法至少包括以下步骤：
请参阅图1a～图1b，如图所示，首先进行步骤1)，提供第一衬底11，在所述第一衬底11上依次形成多个Ge组分渐变的Si1-xGex层12，其中，0＜x＜0.8，且各该Si1-xGex层12中Ge组分x逐渐增大，直至形成一Si1-xGex顶层13。在本实施例中，所述第一衬底11为Si衬底，当然，也并不仅限于Si衬底。
具体地，采用化学气相沉积法在所述第一衬底11上依次沉积多个Ge组分逐渐增大的Si1-xGex层12，当然，也可以采用分子束外延法等形成所述的各该Si1-xGex层12，其中，所述Si1-xGex层12为1～30层，各该Si1-xGex层12的厚度为5～20nm，直至形成一Si1-xGex顶层13。在一个具体的实施过程中，Si1-xGex层12为6层，分别为Si0.8Ge0.2层、Si0.7Ge0.3层、Si0.6Ge0.4层、Si0.5Ge0.5层、Si0.4Ge0.6层以及Si0.3Ge0.7层，也就是说，所述Si1-xGex顶层13为Si0.3Ge0.7层。
请参阅图2a～图2c，如图所示，然后进行步骤2)，在所述Si1-xGex顶层13上形成Si1-zGez层14或掺杂B、As、或Sb等元素的Si1-zGez层14，其中，0＜z＜1，并在所述Si1-zGez层14或掺杂B、As、或Sb元素的Si1-zGez层14上形成半导体层15，然后进行离子注入以在所述Si1-zGez层14或掺杂B、As、或Sb元素的Si1-zGez层14内形成剥离界面。
具体地，在所述Si1-xGex顶层13上采用化学气相沉积法或分子束外延法制备Si1-zGez层14或掺杂B、As、或Sb元素的Si1-zGez层14，其中，0＜z＜1，然后采用化学气相沉积法或分子束外延法等方法在所述Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层14上形成半导体层15，所述半导体层15的材料为Si、Ge、SiC、Si1-m-n-pGemCnSnp或III-V族化合物，厚度为5nm～20nm。然后以特定的能量与角度从所述半导体层15表面进行离子注入，以在所述Si1-zGez层14或掺杂B、As、或Sb元素的Si1-zGez层14或掺杂B、As、或Sb元素的Si1-zGez层14内形成一离子聚集的剥离界面，所述离子可采用H、He、B或其任意组合，其中，注入能量根据所述半导体层15及所述Si1-zGez层14或掺杂B、As、或Sb元素的Si1-zGez层14的厚度决定。
请参阅图3a～图3b，如图所示，接着进行步骤3)，提供具有绝缘层22的第二衬底21，键合所述绝缘层22与所述半导体层15。在本实施例中，在键合前还包括对所述半导体层15与所述绝缘层22进行清洗与活化处理的步骤。所述第二衬底21为Si衬底，所述绝缘层22可为任意的介电材料，优选为SiO2或Si3N4。
请参阅图4a～5b，如图所示，最后进行步骤4)，进行第一退火阶段使所述Si1-zGez层14或掺杂B、As、或Sb元素的Si1-zGez层14在所述剥离界面处剥离，然后进行第二退火阶段以加强所述绝缘层22与所述半导体层15的键合，最后去除所述半导体层表面上的Si1-zGez层14或掺杂B、As、或Sb元素的Si1-zGez层14，以完成所述超薄绝缘体上半导体材料的制备。
在本实施例中，在N2或Ar等气氛中，先在250℃～350℃保温以使注入的离子在所述剥离界面附近聚集，然后升温至450℃～550℃保温使聚集的离子在所述剥离界面附近形成气泡，气泡逐渐膨胀并最终使所述Si1-zGez层14或掺杂B、As、或Sb元素的Si1-zGez层14在所述剥离界面处剥离，接着升温至900℃～1100℃保温以加强所述绝缘层22与所述半导体层15的键合强度。所述键合结构剥离以后产生两个剥离结构，其中，如图4a～图4b所示，对含有所述第一衬底11的剥离结构进行衬底修复处理使其可以循环使用，具体地，使用湿法刻蚀去除所述第一衬底11表面的Si1-zGez层14或掺杂B、As、或Sb元素的Si1-zGez层14以及各该Si1-xGex层12，并对所述第一衬底11表面进行抛光，以供所述步骤1)使用。如图5a～图5b所示，对含有第二衬底21、绝缘层22以及半导体层15的剥离结构进行选择性腐蚀，以去除所述的Si1-zGez层14或掺杂B、As、或Sb元素的Si1-zGez层14，以最终制备出超薄绝缘体上半导体材料。
请参阅图5b，如图所示，本发明还提供一种超薄绝缘体上半导体材料，包括具有绝缘层22的衬底21，所述绝缘层22表面键合有半导体层15，其中，所述半导体层15的厚度为5n～20nm。
在本实施例中，所述半导体层15的材料为Si、Ge、SiC、Si1-m-n-pGemCnSnp或III-V族化合物。
综上所述，本发明的超薄绝缘体上半导体材料及其制备方法，通过生长Ge组分呈梯度渐变的多个Si1-xGex过渡层及Si1-zGez停止层，在Si1-zGez停止层上生长半导体层，然后使所述半导体层与一具有绝缘层的衬底键合，最后通过智能剥离技术进行剥离，经过表面处理后制备出超薄绝缘体上半导体材料。采用本方法制备的超薄绝缘体上半导体材料具有较小的厚度，适用于较小特征尺寸的集成电路，可以提高集成电路的集成度。本发明工艺操作简单，适用于一般工业的半导体工艺。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种超薄绝缘体上半导体材料的制备方法，其特征在于，所述制备方法至少包括以下步骤：
1)提供第一衬底，在所述第一衬底上依次形成多个Ge组分渐变的Si1-xGex层，其中，0＜x＜0.8，且各该Si1-xGex层中Ge组分x逐渐增大，直至形成一Si1-xGex顶层；
2)在所述Si1-xGex顶层上形成Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层，其中，0＜z＜1，并在所述Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层上形成半导体层，然后进行离子注入以在所述Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层内形成剥离界面；
3)提供具有绝缘层的第二衬底，键合所述绝缘层与所述半导体层；
4)进行第一退火阶段使所述Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层在所述剥离界面处剥离，然后进行第二退火阶段以加强所述绝缘层与所述半导体层的键合，最后去除所述半导体层表面上的Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层，以完成所述超薄绝缘体上半导体材料的制备。
2.根据权利要求1所述的超薄绝缘体上半导体材料的制备方法，其特征在于：所述半导体层的材料为Si、Ge、SiC、Si1-m-n-pGemCnSnp或III-V族化合物。
3.根据权利要求1或2所述的超薄绝缘体上半导体材料的制备方法，其特征在于：所述半导体层的厚度为5nm～20nm。
4.根据权利要求1所述的超薄绝缘体上半导体材料及的制备方法，其特征在于：所述步骤2)中采用H、He、或B离子中的至少一种进行离子注入。
5.根据权利要求1所述的超薄绝缘体上半导体材料的制备方法，其特征在于：所述步骤3)在键合前还包括对所述半导体层与所述绝缘层进行清洗与活化处理的步骤。
6.根据权利要求1所述的超薄绝缘体上半导体材料的制备方法，其特征在于：所述步骤4)在第二退火阶段后，还包括对所述第一衬底进行衬底修复处理使其可以循环使用的步骤。
7.根据权利要求1所述的超薄绝缘体上半导体材料的制备方法，其特征在于：所述步骤4)中采用选择性腐蚀方法去除所述Si1-zGez层或掺杂B、As、或Sb元素的Si1-zGez层。
8.一种超薄绝缘体上半导体材料，包括具有绝缘层的衬底，其特征在于：所述绝缘层表面键合有半导体层，其中，所述半导体层的厚度为5n～20nm。
9.根据权利要求8所述的超薄绝缘体上半导体材料，其特征在于：所述半导体层的材料为Si、Ge、SiC、Si1-m-n-pGemCnSnp或III-V族化合物。
CN2011104187973A 2011-12-14 2011-12-14 一种超薄绝缘体上半导体材料及其制备方法 Pending CN103165512A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011104187973A CN103165512A (zh) 2011-12-14 2011-12-14 一种超薄绝缘体上半导体材料及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011104187973A CN103165512A (zh) 2011-12-14 2011-12-14 一种超薄绝缘体上半导体材料及其制备方法

Publications (1)

Publication Number Publication Date
CN103165512A true CN103165512A (zh) 2013-06-19

Family

ID=48588489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011104187973A Pending CN103165512A (zh) 2011-12-14 2011-12-14 一种超薄绝缘体上半导体材料及其制备方法

Country Status (1)

Country Link
CN (1) CN103165512A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489786A (zh) * 2000-09-29 2004-04-14 �Ҵ���˾ 绝缘体上缓和SiGe层的制备
CN1531751A (zh) * 2000-10-19 2004-09-22 �Ҵ���˾ 采用回蚀工艺的低缺陷SiGe的层移植
CN1666331A (zh) * 2002-07-09 2005-09-07 S·O·I·Tec绝缘体上硅技术公司 转移应变半导体材料层的方法
CN1757106A (zh) * 2003-01-07 2006-04-05 S.O.I.Tec绝缘体上硅技术公司 在剥离薄层之后重复利用包含多层结构的晶片
CN1950938A (zh) * 2004-03-05 2007-04-18 S.O.I.Tec绝缘体上硅技术公司 智能剥离分开后的热处理
CN1954421A (zh) * 2004-06-29 2007-04-25 国际商业机器公司 在具有硅锗缓冲层的绝缘体上形成应变Si/SiGe的方法
US20070277728A1 (en) * 2006-05-30 2007-12-06 Sadaka Mariam G Method for forming a semiconductor structure having a strained silicon layer
CN101142669A (zh) * 2005-01-19 2008-03-12 S.O.I.Tec绝缘体上硅技术公司 SiGe结构的形成和处理
FR2912550A1 (fr) * 2007-02-14 2008-08-15 Soitec Silicon On Insulator Procede de fabrication d'une structure ssoi.
CN101373710A (zh) * 2007-08-20 2009-02-25 希特隆股份有限公司 Ssoi基板的制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489786A (zh) * 2000-09-29 2004-04-14 �Ҵ���˾ 绝缘体上缓和SiGe层的制备
CN1531751A (zh) * 2000-10-19 2004-09-22 �Ҵ���˾ 采用回蚀工艺的低缺陷SiGe的层移植
CN1666331A (zh) * 2002-07-09 2005-09-07 S·O·I·Tec绝缘体上硅技术公司 转移应变半导体材料层的方法
CN1757106A (zh) * 2003-01-07 2006-04-05 S.O.I.Tec绝缘体上硅技术公司 在剥离薄层之后重复利用包含多层结构的晶片
CN1950938A (zh) * 2004-03-05 2007-04-18 S.O.I.Tec绝缘体上硅技术公司 智能剥离分开后的热处理
CN1954421A (zh) * 2004-06-29 2007-04-25 国际商业机器公司 在具有硅锗缓冲层的绝缘体上形成应变Si/SiGe的方法
CN101142669A (zh) * 2005-01-19 2008-03-12 S.O.I.Tec绝缘体上硅技术公司 SiGe结构的形成和处理
US20070277728A1 (en) * 2006-05-30 2007-12-06 Sadaka Mariam G Method for forming a semiconductor structure having a strained silicon layer
FR2912550A1 (fr) * 2007-02-14 2008-08-15 Soitec Silicon On Insulator Procede de fabrication d'une structure ssoi.
CN101373710A (zh) * 2007-08-20 2009-02-25 希特隆股份有限公司 Ssoi基板的制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
韩郑生: "《抗辐射集成电路概论》", 30 April 2011, 清华大学出版社 *

Similar Documents

Publication Publication Date Title
JP5524817B2 (ja) 薄いｓｏｉデバイスの製造
CN102290369B (zh) 一种薄goi晶片及其制备方法
CN103633010B (zh) 利用掺杂超薄层吸附制备超薄绝缘体上材料的方法
CN104517883B (zh) 一种利用离子注入技术制备绝缘体上半导体材料的方法
CN105633001A (zh) 一种绝缘体岛上硅衬底材料及其制备方法
CN102737963B (zh) 一种利用离子注入及定点吸附工艺制备半导体材料的方法
CN105633002A (zh) 一种图形化绝缘体上硅衬底材料及其制备方法
CN103972148A (zh) 一种超薄绝缘体上材料的制备方法
CN103050432B (zh) 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法
CN105390495A (zh) 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法
CN104425341B (zh) 一种低剂量注入制备绝缘体上半导体材料的方法
CN104752309A (zh) 剥离位置精确可控的绝缘体上材料的制备方法
CN112599470B (zh) 一种绝缘体上硅结构及其方法
CN103632930B (zh) 利用超薄层吸附制备绝缘体上超薄改性材料的方法
CN102347267B (zh) 一种利用超晶格结构材料制备的高质量sgoi及其制备方法
CN104425342B (zh) 一种厚度可控的绝缘体上半导体材料的制备方法
CN105552019A (zh) 一种绝缘体岛上硅衬底材料及其制备方法
CN103165512A (zh) 一种超薄绝缘体上半导体材料及其制备方法
CN103137537B (zh) 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法
CN103165511B (zh) 一种制备goi的方法
CN103137538B (zh) 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法
CN103021812B (zh) 一种ⅲ-ⅴoi结构的制备方法
CN102751184B (zh) 一种降低Si表面粗糙度的方法
CN102683178B (zh) 一种绝缘体上半导体及其制备方法
CN102820251A (zh) 一种基于键合工艺的高k介质埋层的soi材料制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130619