JP2005532688A - バッファ層を備えるウエハからの薄層の転移 - Google Patents

Abstract

第１の格子定数を有する半導体材料から成る上側層を含む格子定数マッチング層（２）と、前記第１の格子定数と実質的に異なる名目格子定数を有し、マッチング層（２）によって歪みが半導体材料から成る膜（３）と、前記第１の格子定数と略同一の名目格子定数を有する緩和層（４）とを備えるウエハ（１０）から得られる半導体材料から成る薄い層を備える構造を製造する方法であって、この方法は、緩和層（４）および歪み膜（３）を受け基板（５）に転移させることを含む。
本発明に係るプロセスのうちの１つにしたがって製造される構造。

Description

本発明は、ウエハから薄層を受け基板へ転移させることにより、例えばＳｅＯＩ（Semiconductor-on-insulator）構造とも呼ばれる、絶縁体上に半導体を形成する構造等の形成に関する。

かかる転移の第１の目的は、通常、活性層、すなわち電子部品を実装、或いは実装可能な層が特に薄く、特に厚さが均一な電子構造を製造することである。

また、転移の第２の目的は、バッファ層を備えるウエハから前記活性層を受け基板上に転移させることにより、かかる構造を製造できるようにすることである。

転移の第３の目的は、ウエハの一部、特にバッファ層の少なくとも一部を他の転移のために再利用できる可能性を与えるようにすることである。

“バッファ層”という用語は、格子定数が異なる２つの結晶構造間にある中間層であって、第１の構造の格子定数と略同じ格子定数をその表面の一方の領域に有し、第２の構造の格子定数と略同じ格子定数をその表面の他方の領域に有する中間層を意味する。

したがって、ウエハは、例えば単結晶シリコン（Ｓｉとも呼ばれる）ウエハであって、その上でシリコンゲルマニウム（ＳｉＧｅとも呼ばれる）から成る緩和層がこれらの２つの材料間に存在する格子定数の差にかかわらずバッファ層によって形成されるウエハを構成してもよい。

“緩和層”とは、Ｘ線回折またはラマン分光法によって測定された結晶緩和率が５０％を上回る半導体材料から成る層を意味している。緩和率が１００％の層は、層の材料の名目格子定数すなわちそのバルク形態が平衡状態にある材料の格子定数と略同じ格子定数を有している。

逆に、“歪み層”という表現は、エピタキシ等の結晶成長中に引っ張られるか、或いは圧縮された状態でその結晶構造に歪みが加えられた半導体材料であって、少なくとも１つの格子定数がこの材料の名目格子定数と実質的に異なる必要がある半導体材料から成る、あらゆる層を意味する。

したがって、バッファ層によれば、Ｓｉ基板によってＳｉＧｅ層に歪みが加えられることなく、Ｓｉ基板上でＳｉＧｅ層を成長させることができる。

バルクＳｉＧｅが市場で一般に使用できない場合には、ウエハ中でバッファ層を使用してその表面上に緩和ＳｉＧｅ層を設ければ、バルクＳｉＧｅ基板と同じ機能を満たすことができる構造を製造できる。

Ｓｉウエハと緩和ＳｉＧｅ層との間に挿入されたバッファ層は一般にＳｉＧｅから成る。この場合、ゲルマニウムの量的な比率は、ウエハの厚さに伴い、緩和層へ向かって次第に拡大する。

したがって、
− ウエハから緩和層に向かってゲルマニウム含有量を徐々に拡大させることができ、
− 格子定数の差に伴う欠陥を覆い隠すように制限することができ、
− 緩和ＳｉＧｅ層の表面上でエピタキシャル成長する様々な材料から成る膜に対する安定性を、十分な厚みの緩和ＳｉＧｅ層に対して与えることにより、緩和ＳｉＧｅ層の格子定数に影響を与えることなく、前記膜に歪みを加えて前記膜の格子定数を変えることができる。

かかる全ての理由により、バッファ層は、十分に厚くなければならず、一般に１ミクロンを上回る値を有している。

かかるバッファ層上にエピタキシャル成長した緩和材料から成る層をウエハから受け基板上に転移させるプロセスは周知である。

かかるプロセスは、L. J. Huang等によるＩＢＭの文献（“ウエハボンディングによって形成されるＳｅＯＩ及び高性能電界トランジスタのための層転移”、応用物理学術誌レター、２６／０２／２００１、第７８刊、第９号）および特許文献WO02/33746において提案されている。これらの文献において、ＳＧＯＩ（絶縁体上にシリコンゲルマニウムが形成される）構造は、単結晶Ｓｉ支持基板とＳｉＧｅバッファ層と緩和ＳｉＧｅ層とが連続的に形成されるウエハから製造される。

L. J. Huang等による文献で採用されている１つのプロセスは、緩和ＳｉＧｅ層を除去して、それを結合によって酸化した受け基板上に転移させ、それによってＳＧＯＩ構造を製造するために、当業者に知られている出願人のスマートカット（登録商標）プロセスを行なうことから成る。なお、スマートカットプロセスの内容は、ウエハリダクション技術を扱う多くの研究で見出すことができる。

かかるプロセスによって得られる利点はあるものの、転移した層の表面上には幾つかの粗い領域が形成される場合があるため、その後に表面仕上げステップを行なわなければならない。

この仕上げステップは、一般にＣＭＰ（化学機械研磨または化学機械平坦化）によって行なわれる。ＣＭＰは表面に欠陥（例えば歪み硬化した領域）を形成するおそれがある。また、それにより厚さが不完全に補正されるために層厚が不均一なままとなり、ＳｉＧｅ層の転移が鈍化し、そのコストが増大するおそれがある。

特許文献WO02/33746で提供されているプロセスは、ＣＭＰ研磨ステップに加え、ウエハの一部を除去するために予備ラッピングステップ、ポリッシングステップ、エッチングステップを含む。そのため、ウエハからの除去プロセス全体の速度が低下し、そのコストが更に拡大するだけでなく、層厚の均一性を良好に確保することができない。

したがって、この場合、転移の前述した第１の目的が十分に達成されない。

これを緩和するため、特許文献US5882987およびUS6323108は、単結晶Ｓｉ支持基板とＳｉＧｅ層と酸化した受け基板に対して結合した、エピタキシャル成長したＳｉ層とが連続的に形成されるウエハからＳＯＩ（絶縁体上にシリコンが形成される）構造を形成するプロセス全体を開示している。

スマートカット（登録商標）技術が使用され、この技術により、ウエアを受け基板に対して結合した後、Ｓｉ支持基板でウエハの一部が分離される。

したがって、Ｓｉ支持基板の一部とＳｉＧｅ層とエピタキシャル成長したＳｉ層とが連続的に形成される構造が除去され、アセンブリ全体が酸化した受け基板に対して結合する。

その後、２つの連続する選択エッチング工程が前記構造上で行なわれることにより、最初に、ＳｉＧｅ層が停止層を形成するようにエッチング液を用いてＳｉ支持基板の残存部分が除去され、その後、Ｓｉ膜が停止層を形成するようにエッチング液を用いてＳｉＧｅ層が除去される。

最終的に得られる構造は、表面にＳｉ層を有するＳＯＩ構造である。

したがって、選択エッチング工程以外の仕上げステップの使用を回避しつつ、エピタキシャル成長した最初の層と略同一の薄さと、厚さの均一性を兼ね備えた半導体層を有するＳｅＯＩ構造が得られる。

しかし、Ｓｉウエハとエピタキシャル成長したＳｉ層との間に挿入されたＳｉＧｅ層は、０．０１〜０．２ミクロンの一般的な厚さを有しており、この厚さは、前述したように、Ｓｉウエハと想定される緩和ＳｉＧｅ層との間のバッファ層の役割を満たすには不十分である。

そのため、ウエハはバッファ層を有していない。

したがって、この場合、転移の前述した第２の目的が達成されない。

また、ある程度の厚さのＳｉＧｅ層を挿入すれば、ＳｉＧｅ層の構造的（歪み、緩和、中間）状態は確実には規定されないと思われる。

ここで、転移の他の主要な目的は、実質的に緩和したＳｉＧｅ層等の構造的状態が実質的に制御された１つまたは複数の層を備える最終的な構造を製造することに関連しているが、特許文献ＵＳ６３２３１０８に記載された構造の製造においては、このことは何ら保証されるものではない。

特許文献WO01/99169に関して、この特許文献は、Ｓｉ基板とＳｉＧｅバッファ層と緩和ＳｉＧｅ層と随意的な歪みＳｉ層またはＳｉＧｅ層とが連続的に形成されるウエハから、随意的な他の歪みＳｉ層またはＳｉＧｅ層上に緩和ＳｉＧｅ層が配置されて成る最終的な構造を製造するプロセスを提案している。

かかる構造を製造するために使用される技術は、ウエハを受け基板に対して結合した後、Ｓｉ基板およびＳｉＧｅバッファ層を選択的にエッチングすることにより、残しておくことが望ましくない材料をウエハから除去することを含む。

この技術によると、特に薄く、厚さが均一な層厚を得ることができるが、化学的なエッチングによりＳｉ基板およびＳｉＧｅバッファ層が破壊されるおそれがある。

したがって、かかるプロセスは、更なる層の転移のためにウエハの一部、特にバッファ層の少なくとも一部を再利用することができない。

したがって、この場合、本明細書の冒頭で述べた転移の第３の目的が達成できない。

特許文献WO02/15244は、転移前に設けられ、緩和ＳｉＧｅ層／歪みＳｉ／ＳｉＧｅ層／バッファＳｉＧｅ層／Ｓｉ基板構造を備えるソースウエハについて記載している。

この場合、転移は、歪みＳｉ層のレベルでスマートカット（登録商標）プロセスを行なうことから成る。

Ｓｉから成る歪み層中にイオンを注入することは、かかる層の厚さに起因して困難となる可能性があるため、それを取り囲むＳｉＧｅ層の内側に構造的なダメージが形成される可能性がある。

特にかかる目的を達成するために、本発明の第１の態様は、ウエハから得られる半導体材料から成る薄い層を備える構造を製造する方法であって、前記ウエハが格子定数マッチング層を備え、前記格子定数マッチング層が上側層を備え、前記上側層が第１の格子定数を有する半導体材料から選択される材料から成る方法において、
（ａ）半導体材料から選択される材料から成る膜を前記マッチング層の前記上側層上に成長させるステップであって、前記膜が前記第１の格子定数と実質的に異なる名目格子定数を有する材料から成り、成長した前記膜が、その下側にある前記マッチング層の前記上側層の前記第１の格子定数を維持し、歪みを加えるのに十分に小さな厚み有するステップと、
（ｂ）前記膜上に緩和層を成長させるステップであって、前記緩和層が前記第１の格子定数と略同一の名目格子定数を有する半導体材料から選択される材料から成るステップと、
（ｃ）前記ウエハの一部を除去するステップであって、
− 前記マッチング層中に脆化領域を形成する工程と、
− 前記緩和層を含む前記ウエハの一部を前記脆化領域のレベルで分離するためにエネルギを供給し、それにより、製造するための前記構造を形成する工程と、
を含むステップと、
を含むことを特徴とする構造の製造方法を提供する。

本発明に係る方法の更なる特徴は以下の通りである。
− 前記ステップ（ｂ）の後、受け基板が前記緩和層側で前記ウエハに対して結合され；
− この場合、前記受け基板がシリコンから成り；
− これらの後者の２つの場合のいずれかにおいて、前記結合前に、前記受け基板と前記ウエハとの間に少なくとも１つの結合層を形成するステップが更に行なわれ、前記結合層は、前記受け基板上および前記ウエハの結合面上の少なくとも一方に形成され；
− 後者の場合、前記結合層がシリカ等の電気的絶縁体であり；
− 前記脆化領域は、種を注入深さとほぼ同じ深さで前記マッチング層中に注入することにより形成され；
− 前記ステップ（ｂ）の前に、緩和層の下側の層を多孔質化することにより前記脆化領域が形成され；
− 前記ステップ（ｃ）は、ステップ（ｃ）のエネルギ供給工程の後、少なくとも１つの選択エッチング工程を含み；
− 後者の２つの場合のうちの一方において、前記選択エッチング工程は、（エネルギ供給による前記ウエハの分離後）前記膜に対して前記マッチング層の残存部分をエッチングすることに関するものであり；
− 前記膜上に半導体材料を成長させることを更に含み、前記半導体膜が前記膜の半導体膜（３）と略同じであり；
− 前記膜を酸化することを更に含み；
− 前記酸化と同時、或いは前記酸化の後にアニーリング処理が行なわれ、このアニーリング処理によって結合界面を補強でき；
− 後者の場合、前記選択エッチング工程は、前記緩和層に対して前記膜をエッチングすることに関するものであり；
− 前記ステップ（ｃ）の後、前記緩和層上に１つの層を成長させるステップを更に含んでおり；
− この場合、前記緩和層上の前記成長層が歪み材料から成り；
− 前記マッチング層がシリコンゲルマニウムによって形成され（前記マッチング層は、ゲルマニウム濃度が厚さに伴って拡大するバッファ層と、前記膜の下側に位置する緩和層とを備え）、歪み材料から成る前記膜がシリコンによって形成され、前記緩和層は、実質的に緩和したシリコンゲルマニウムから成り（そのゲルマニウム濃度が前記マッチング層の前記緩和層のゲルマニウム濃度とほぼ等しい）；
− 後者の２つの場合、前記緩和層上に形成された前記成長層は、下側の前記緩和層の格子定数を実質的に維持するように歪みが加えられたシリコンから成り；
− 前記ウエハがカーボンを含む少なくとも１つの層を備え、前記層中のカーボン濃度が実質的に５０％以下であり；
− 前記ウエハがカーボンを含む少なくとも１つの層を備え、前記層中のカーボン濃度が実質的に５％以下である。

本発明の第２の態様は、
− 本発明に係るプロセスの前記ステップを実施する間に得られる中間構造であって、基板と、第１の格子定数を有する上側層を備える格子定数マッチング層と、前記第１の格子定数と実質的に異なる名目格子定数を有する歪み材料から成る膜と、前記第１の格子定数と略同一の名目格子定数を有する実質的に緩和した材料から成る層とを連続的に備える中間構造を提供する。

第３の態様において、本発明は１つの用途を提供する。すなわち、
− 以下の“絶縁体上に半導体を形成する”構造のうちの１つ、すなわち、ＳＧＯＩ；歪みＳｉ／ＳＧＯＩ、ＳｉＧｅ／歪みＳｉ／ＳＧＯＩ；ＳｉＯ_２／ＳＧＯＩのうちの１つの製造；
− 前記“絶縁体上に半導体を形成する”構造がカーボンを含む半導体層を備える。

本発明の更なる態様、目的、利点は、本発明の好ましいプロセスの実施に関する以下の詳細な説明から更に明らかとなる。それらは、非制限的な例示として与えられるものであり、添付の図面を参照する。

以下、本発明に係る方法の一実施例について説明する。まず始めに、図１ａを参照しつつ、最初に単結晶シリコン支持基板１とＳｉＧｅ格子定数一致層（格子定数マッチング層）２とから成るウエハ１０について説明する。

“格子定数マッチング層”という表現は、バッファ層として振る舞い、転位等の構造的欠陥が数多く存在しない実質的に緩和した材料から成る層をその表面上に有するあらゆる構造を示している。

したがって、この例においては、ＳｉＧｅバッファ層と緩和ＳｉＧｅ層とが表面上に連続的に形成されて、ＳｉＧｅマッチング層２を選択することが有意である。

バッファ層は、前述した理由により支持基板１との界面から均一に成長するゲルマニウム濃度を有していることが好ましい。その厚さは、表面上で良好な構造的緩和を得るため、一般に１〜３ミクロンである。

緩和ＳｉＧｅ層はバッファ層の表面上にエピタキシによって有意に形成されており、その厚さは場合によって大きく異なってもよい。一般的な厚さは、０．５〜１ミクロンである。

成長した歪みＳｉ膜３を次のステップ（図１ｂに示す）中に得るため、緩和ＳｉＧｅ層内のシリコン中のゲルマニウム濃度は、その値に関して限定はしないが、１５％を超えるのが好ましく、一般的には１５％〜３０％であり、３０％を超えてもよい。

３０％の限界は現在の技術における一般的な限界であるが、将来、この限界は変わるかもしれない。

図１ｂを参照すると、ＳｉＧｅマッチング層２上に、Ｓｉ膜３が成長している。

第１の場合において、膜３は、下側にあるマッチング層２の形成に引き続いて直接にその場で成長する。なお、この場合、マッチング層２も層成長によって有意に形成される。

第２の場合、膜３は、下側のマッチング層２の表面上で行なわれる例えばＣＭＰポリッシング等の穏やかな仕上げステップの後に成長する。

Ｓｉ膜３は、ＣＶＤ（化学蒸着）技術およびＭＢＥ（分子線エピタキシ）技術等の技術を使用してエピタキシにより有意に形成される。

その後、膜３のシリコンはマッチング層２によって、名目格子定数が高められ、その名目格子定数が成長基板の名目格子定数とほぼ一致するため、内部に引っ張り歪みが生じる。

非常に薄いＳｉ膜３を形成することが必要である−これは、膜厚があまり大きいと、膜厚中の歪みがシリコンの名目格子定数に向かう緩和、および膜３中の欠陥の少なくとも一方が生じるためである。

したがって、膜厚中の歪みが緩まないように、膜３の厚さは一般に２００オングストローム未満である。

図１ｃを参照すると、歪みＳｉ膜３上にはエピタキシ（例えばＣＶＤまたはＭＢＥ）により有意に緩和ＳｉＧｅ層４が成長している。

この緩和ＳｉＧｅ層は、下側の膜３の成長直後あるいは下側の膜３の表面上で行なわれる、例えばＣＭＰポリッシングステップ等の柔軟仕上げステップの直後にその場で生成される。

この層４中のＧｅ濃度は、マッチング層２の結合面の近傍におけるＧｅ濃度と略同一であることから、マッチング層２のこのレベルに存在する緩和ＳｉＧｅ層の名目一致定数であって、歪みＳｉ膜３内で保たれる名目一致定数を維持することができる。

この緩和ＳｉＧｅ層４の厚さは、数十〜数百ナノメートルであってもよく、好ましくは１０〜１００ナノメートルである。

図１ｄを参照すると、緩和ＳｉＧｅ層４には、受け基板５が有意に結合する。

この受け基板５は、例えばシリコンによって形成されてもよく、或いは他のタイプの材料から成っていてもよい。

受け基板５は、これを緩和層４に密着させることにより結合される。結合においては、基板５と膜４との間で分子付着（ウエハボンディング）が有意に行なわれる。

この結合技術及びその変形技術は、特に、Q. Y. Tong、U. Gosele、Wileyによる“半導体ウエハボンディング”（サイエンス・アンド・テクノロジー、インターサイエンス・テクノロジー）と題する文献に記載されている。

結合は、必要に応じて、結合される各面の適当な前処理、熱エネルギの供給および更に別の結合層の供給のいずれかを伴う。

したがって、例えば結合中に行なわれる熱処理により、結合を強化することができる。

また、結合は、層４と受け基板５との間に挿入される結合層によって補強されてもよい。この結合層は、層４と受け基板５との間に存在する分子結合よりも少なくとも強い分子結合を、受け基板５の結合面を構成する材料および層４の両方との間で形成することができる。

したがって、シリコン酸化物（シリカまたはＳｉＯ_２とも呼ばれる）は、かかる結合層を形成するために選択されてもよい材料である。シリカは、ＳｉＯ_２を堆積させること、或いは各結合面を熱酸化することにより、緩和層４上および受け基板５上の少なくとも一方に形成されてもよい。

最終的にＳｅＯＩ構造２０を製造してＳｅＯＩ構造の半導体層が転移した緩和層４となるようにするため、受け基板５の結合面を構成する材料および随意的に形成される結合層の材料の少なくとも一方を電気的に絶縁することが有意である。

受け基板５が結合した後、ウエハ１０の一部を除去して、受け基板５上の緩和ＳｉＧｅ層４を転移し、それにより所望の構造２０を形成する。

その後、緩和ＳｉＧｅ層４に対してマッチング層２側にあるウエハ１０の全ての部分が除去される。

図１ｅおよび図１ｆを参照すると、この材料の除去が２つのステップで行なわれている。

図１ｅに示す材料除去の第１のステップは、膜３に対してマッチング層２側にあるウエハ１０の略全体の部分を除去することから成る。

これを行なうため、第１の材料除去工程は、この領域で予め脆弱化したマッチング層２の領域でドナーウエハを分離することから成る。

したがって、２つの周知の非制限的な技術によってかかる工程を行なってもよい。すなわち、
当業者に知られたスマートカット（登録商標）技術と呼ばれる第１の技術（その内容は、ウエハリダクション技術を扱う多くの研究で見出すことができる）は、原子種（例えば水素イオン）を注入した後、この注入された領域（この場合、脆化領域を形成する）を熱処理および機械的処理の少なくとも一方、或いは他のエネルギ供給に晒して、前記脆化領域で分離を行なうことから成る。

マッチング層２においてこのように形成される脆化領域を分離することにより、殆どのウエハ１０を除去して、マッチング層２の残存部分と、歪みＳｉ膜３と、緩和ＳｉＧｅ層４と、随意的な結合層と、受け基板５とを備える構造を得ることができる。

第２の技術は、例えば特許文献EP-A-0849788に記載されているように、少なくとも１つの多孔質層を形成することにより弱い界面を得た後、この弱い層を機械的な処理または他のエネルギ供給に晒して、この脆弱層で分離を行なうことから成る。

多孔質シリコンから成るこの脆弱層は、支持基板１中に形成され、支持基板１とマッチング層２との間に形成され、マッチング層２中（例えば、バッファ層と緩和層との間）に形成され、あるいは、マッチング層２上（すなわち、マッチング層２と歪みＳｉ膜３との間）に形成される。

支持基板１中に脆弱層を形成するため、単結晶Ｓｉウエハ上に多孔質層が有意に形成された後、多孔質層上で第２の成長が行なわれ、それにより、ウエハのＳｉとほぼ同じ格子定数を有する無孔質Ｓｉ層が成長する。この場合、支持基板１は、ウエハと、多孔質層と、無孔質Ｓｉ層とから成る。

脆弱層で分離することにより、ウエハ１０の少なくとも一部を除去することができ、それにより、ウエハ１０の随意的な残存部分と、歪みＳｉ膜３と、緩和ＳｉＧｅ層４と、随意的に挿入された結合層と、受け基板５とを備えた構造を得ることができる。

分離後に残存する多孔質シリコンを除去するため、エッチング工程または熱処理等のウエハ１０の処理が有意に行なわれる。

多孔質層が支持基板１中にある場合には、その後、ラッピング、化学機械研磨および選択化学エッチングのいずれかが有意に行なわれ、支持基板１の残存部分が除去される。

かかる２つの非制限的な技術により、ウエハ１０の実質的部分を一括して迅速に除去することができる。

また、かかる２つの非制限的な技術により、ウエハ１０の除去された部分を、例えば本発明に係るプロセス等の他のプロセスでも再利用できる。

このように、除去される部分が支持基板１である場合には、支持基板１の表面が研磨された後、マッチング層２、膜３、緩和層４を再形成するための工程が前述したように行なわれてもよい。

例えば前述した２つの技術の一方にしたがってウエハ１０を分離した後に行なわれる第２の材料除去工程は、必要に応じてマッチング層２の残存部分を除去することから成る。

この材料除去工程は、歪みＳｉ膜３がエッチングを殆ど受けないか、或いは全く受けないように選択化学エッチングを施してエッチング停止層を形成することにより行なわれてもよい。

この場合、マッチング層２の残存部分は、歪みＳｉ膜３に対して実質的な選択性を有するエッチング液、例えばＨＦ／Ｈ_２Ｏ_２／ＣＨ_３ＣＯＯＨ（約１／１０００の選択性）またはＨＮＡ（フッ化水素硝酸酢酸溶液）を含む溶液を使用するウェットエッチングによりエッチングされてもよい。

材料を除去するために、プラズマエッチングやスパッタリング等のドライエッチング工程を行なってもよい。

この化学的な方法は、薄い層を非常に迅速に除去でき、ウエハの分離後に一般に行なわれる化学機械研磨仕上げ工程の使用を回避できるという主要な利点を有している。

しかし、特に厚い層が除去される場合には、これに先行して、機械的または化学機械的アブレーションによってマッチング層２の残存部分をラッピングおよび化学機械研磨ＣＭＰの少なくとも一方により、化学エッチング工程が有意に行なわれてもよい。

かかる技術は、本明細書の一実施例によって提案されるが、何ら限界を規定するものではない。本発明は、本発明に係るプロセスにしたがってウエハ１０から材料を除去するのに適した全てのタイプの技術を対象としている。

本発明の第１の適用においては、歪みＳｉ／ＳＧＯＩ構造を形成するため、膜３が少なくとも部分的に残される。

随意的には、膜３を厚くするために、膜３上でＳｉが成長する。

成長後に得られた歪み層は、臨界厚さよりも小さく維持されなければならない。

マッチング層２の残存部分をエッチングする最後のステップが膜３を傷付け、或いは膜３を薄くするおそれがあり、膜３を厚くする利点は、最初の厚さに戻し、或いは更に重要な厚さ（以下、“臨界厚さ”と称す）にすることである。

この厚い歪みＳｉ層は、その後、活性層として使用することができる（したがって、かかる材料が示す電子の高い移動性を利用する）。

随意的に、先の選択肢の最中に厚肉化されるか、或いは厚肉化されなかった膜３の歪みＳｉは、少なくとも酸化される。

この酸化ステップの第１の利点は、ＳｉＧｅから成る下層を被覆し、この下層からＧｅが拡散することを回避できるという点である。

第２の利点は、結合界面での結合を補強するために更に別のアニーリングステップが実施される場合に見出される。

他の利点は、例えば膜３の膜質の向上として見出される場合がある。

実際に、結合アニーリングステップは、例えばピンホールのような幾つかの欠乏部を構造中に形成する可能性がある温度範囲内で一般に行なわれる。WO99/52145に記載されるように、半導体層上にＳｉＯ_２層が存在すると、アニーリング中における殆どの問題が回避される。

ＳｉがＳｉＧｅ材料よりも酸化し易いということがあるとしても、膜３のＳｉを酸化材料として使用することは賢明である。

本発明の第２の用途においては、図１ｆに示すように、化学的な方法で膜３が除去される。

上記のことを行なうためには、緩和ＳｉＧｅ層４に対して高い選択性を示すエッチング液、例えば以下の成分のうちの少なくとも１つ、すなわち、ＫＯＨ（水酸化カリウム）、ＮＨ_４ＯＨ（水酸化アンモニウム）、ＴＭＡＨ（テトラメチルアンモニウム水酸化物）、ＥＤＰ（エチレンジアミン／ピロカテコール／ピラジン）またはＨＮＯ_３のうちの少なくとも１つを含む溶液、あるいは、特許文献ＷＯ９９／５３５３９の第９頁で説明されているようなＨＮＯ_３，ＨＮＯ_２Ｈ_２Ｏ_２，ＨＦ，Ｈ_２ＳＯ_４，Ｈ_２ＳＯ_２，ＣＨ_３ＣＯＯＨ，Ｈ_２Ｏ_２，Ｈ_２Ｏ等の物質を混合する、現在研究中の溶液を使用する選択エッチングを利用することが好ましい。

この第２のステップによれば、緩和ＳｉＧｅ層４の表面の質および厚さ均一性を良好に維持することができる。

したがって、その成長中（図１ｃに示す）に得られた層質と略同一の層質が保たれる。

これは、かかる転移した層４がＣＭＰ仕上げステップによって生じる応力等の外部の機械的応力に必ずしも晒されなかったためであるため、かかる応力に関連付けられた欠陥の出現が回避されたためである。

しかし、ある特定の場合には、僅かな表面粗さを除去するためソフトポリッシングが行なわれる。

したがって、最終的には、基板上に緩和ＳｉＧｅを形成する構造、特に、緩和ＳｉＧｅ層４の下にある材料が電気的な絶縁体である場合には、絶縁体上に緩和ＳｉＧｅを形成する構造（ＳＧＯＩ構造とも呼ばれる）が得られる。

この構造の１つの特定の用途においては、他のＳｉＧｅ層のエピタキシャル成長または歪みＳｉ層のエピタキシャル成長といった、あらゆるエピタキシが緩和ＳｉＧｅ層上で行なわれてもよい。

後者の場合、Ｓｉに歪みが加えられた最終的なＳｉ／ＳＧＯＩ構造が得られる。

最終的な構造が完成した後、受け基板５との結合界面を更に強化するため、例えば熱処理のような仕上げ処理等の仕上げステップが随意的に行なわれてもよい。

本発明は、ＳｉＧｅ格子定数マッチング層２に限定されず、その範囲は他のタイプのIII−Ｖ型材料、または過剰にエピタキシャル成長した膜３の材料に歪みを加えることができる他の材料によってマッチング層を形成することにも及ぶ。

本発明は、歪みＳｉから成る膜３に限定されず、他のタイプのIII−Ｖ材料または下側にあるマッチング層２によって歪みを加えることができる他の材料によって膜３を形成することにも及ぶ。

最後に、本発明は、緩和ＳｉＧｅ層４の転移のみでなく、一般に、本発明のプロセスにしたがって転移され得る、あらゆるタイプの半導体から成る層の転移に関する。

半導体層中にカーボン等の他の構成要素が加えられてもよい。この場合、当該層中のカーボン濃度は、実質的に５０％以下であり、更に好ましくは５％以下である。

本発明に係る薄いＧｉＧｅ層を含む電子構造を製造する方法の様々なステップを示す図。

符号の説明

１ 支持基板
２ 格子定数マッチング層
３ 歪み膜
４ 緩和層
５ 受け基板
１０ ウエハ

Claims (24)

1. ウエハ（１０）から得られる半導体材料から成る薄い層を備える構造を製造する方法であって、前記ウエハ（１０）が格子定数マッチング層（２）を備え、前記格子定数マッチング層が上側層を備え、前記上側層が第１の格子定数を有する半導体材料から選択される材料から成る方法において、
   （ａ）半導体材料から選択される材料から成る膜（３）を前記マッチング層（２）の前記上側層上に成長させるステップであって、前記膜（３）が前記第１の格子定数と実質的に異なる名目格子定数を有する材料から成り、成長した前記膜（３）が、その下側にある前記マッチング層（２）の前記上側層の前記第１の格子定数を維持し、歪みを加えるのに十分に小さな厚みを有するステップと、
   （ｂ）前記膜（３）上に緩和層（４）を成長させるステップであって、前記緩和層（４）が前記第１の格子定数と略同一の名目格子定数を有する半導体材料から選択される材料から成るステップと、
   （ｃ）前記ウエハ（１０）の一部を除去するステップであって、
   − 前記マッチング層（２）中に脆化領域を形成する工程と、
   − 前記緩和層（４）を含む前記ウエハ（１０）の一部を前記脆化領域のレベルで分離するためにエネルギを供給し、それにより、製造するための前記構造を形成する工程と、
   を含むステップと、
   を含むことを特徴とする構造の製造方法。
2. 前記ステップ（ｂ）の後、受け基板（５）が前記緩和層（４）側で前記ウエハ（１０）に対して結合されることを特徴とする、先行する請求項に記載の構造の製造方法。
3. 前記受け基板（５）がシリコンから成ることを特徴とする、先行する請求項に記載の構造の製造方法。
4. 前記結合前に、前記受け基板（５）と前記ウエハ（１０）との間に少なくとも１つの結合層を形成するステップが更に行なわれ、前記結合層は、前記受け基板（５）上および前記ウエハ（１０）の少なくとも一方の結合面上に形成されることを特徴とする、先行する２つの請求項に記載の構造の製造方法。
5. 前記結合層が電気的絶縁体であることを特徴とする、先行する請求項に記載の構造の製造方法。
6. 前記結合層がシリカから成ることを特徴とする、先行する請求項に記載の構造の製造方法。
7. 前記結合層が熱酸化によって形成されることを特徴とする、先行する請求項に記載の構造の製造方法。
8. 前記脆化領域は、種を注入深さとほぼ同じ深さで前記マッチング層（２）中に注入することにより形成されることを特徴とする、先行する請求項のいずれかに記載の構造の製造方法。
9. 前記ステップ（ｂ）の前に、緩和層（４）の下側の層を多孔質化することにより前記脆化領域が形成されることを特徴とする、請求項１ないし請求項７のいずれかに記載の構造の製造方法。
10. 前記ステップ（ｃ）は、ステップ（ｃ）のエネルギ供給工程の後、少なくとも１つの選択エッチング工程を含むことを特徴とする、先行する請求項のいずれかに記載の構造の製造方法。
11. 前記選択エッチング工程は、（エネルギ供給による前記ウエハ（１０）の分離後に）前記膜（３）に対する前記マッチング層（２）の残存部分のエッチングに関連することを特徴とする、先行する請求項に記載の構造の製造方法。
12. 前記膜（３）上に半導体材料を成長させることを更に含み、前記半導体膜が前記膜（３）の半導体膜と略同じであることを特徴とする、先行する請求項に記載の構造の製造方法。
13. 前記膜（３）を酸化することを更に含む、先行する２つの請求項に記載の構造の製造方法。
14. 前記酸化と同時、或いは前記酸化の後にアニーリング処理が行なわれ、このアニーリング処理によって結合界面を補強できることを特徴とする、先行する請求項に記載の構造の製造方法。
15. 前記選択エッチング工程は、前記緩和層（４）に対する前記膜（３）のエッチングに関連することを特徴とする、請求項１０または１１に記載の構造の製造方法。
16. 前記ステップ（ｃ）の後、前記緩和層（４）上に１つの層を成長させるステップを更に含むことを特徴とする、先行する請求項のいずれかに記載の構造の製造方法。
17. 前記緩和層（４）上の前記成長層が歪み材料から成ることを特徴とする、先行する請求項に記載の構造の製造方法。
18. − 前記マッチング層（２）がシリコンゲルマニウムによって形成され、前記マッチング層（２）は、ゲルマニウム濃度が厚さに伴って拡大するバッファ層と、前記膜（３）の下側に位置する緩和層とを備え
    − 歪み材料から成る前記膜（３）がシリコンによって形成され、
    − 前記緩和層（４）は、実質的に緩和したシリコンゲルマニウムから成り、そのゲルマニウム濃度が前記マッチング層（２）の前記緩和層のゲルマニウム濃度とほぼ等しい、
    ことを特徴とする、先行する請求項のいずれか１項に記載の構造の製造方法。
19. 前記緩和層（４）上に形成された前記成長層は、下側の前記緩和層（４）の格子定数を実質的に維持するように歪みが加えられたシリコンから成ることを特徴とする、先行する２つの請求項に記載の構造の製造方法。
20. 前記ウエハ（１０）がカーボンを含む少なくとも１つの層を備え、前記層中のカーボン濃度が実質的に５０％以下であることを特徴とする、先行する請求項のいずれか１項に記載の構造の製造方法。
21. 前記ウエハ（１０）がカーボンを含む少なくとも１つの層を備え、前記層中のカーボン濃度が実質的に５％以下であることを特徴とする、先行する請求項のいずれかに記載の構造の製造方法。
22. 請求項２ないし請求項２１のいずれかに記載の方法の前記ステップ（ｃ）の実施直後に得られる中間構造であって、基板（５）と、第１の格子定数を有する第１の層と、歪み材料から成る膜（３）と、前記第１の格子定数と略同一の名目格子定数を有する実質的に緩和した材料から成る上側層とを連続的に備える中間構造において、前記上側層の自由表面は、分離後の脆化領域の表面の特徴を呈していることを特徴とする中間構造。
23. 以下の“絶縁体上に半導体を形成する”構造のうちの１つ、すなわち、ＳＧＯＩ；歪みＳｉ／ＳＧＯＩ、ＳｉＧｅ／歪みＳｉ／ＳＧＯＩ；ＳｉＯ_２／ＳＧＯＩのうちの１つの製造における、請求項１ないし請求項２０のいずれかに記載の方法の適用。
24. 前記“絶縁体上に半導体を形成する”構造がカーボンを含む半導体層を備えることを特徴とする、先行する請求項に記載の適用。

Images