KR100707654B1 - 반도체 장치의 소자 분리 구조 및 그 형성방법 - Google Patents
반도체 장치의 소자 분리 구조 및 그 형성방법 Download PDFInfo
- Publication number
- KR100707654B1 KR100707654B1 KR1020050067890A KR20050067890A KR100707654B1 KR 100707654 B1 KR100707654 B1 KR 100707654B1 KR 1020050067890 A KR1020050067890 A KR 1020050067890A KR 20050067890 A KR20050067890 A KR 20050067890A KR 100707654 B1 KR100707654 B1 KR 100707654B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- strained
- device isolation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 134
- 238000002955 isolation Methods 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 239000012535 impurity Substances 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 18
- 239000010703 silicon Substances 0.000 abstract description 18
- 230000015556 catabolic process Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052732 germanium Inorganic materials 0.000 description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 7
- 238000000926 separation method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명에 따른 소자 분리 구조는 제 1 반도체층, 제 1 반도체층보다 격자 상수가 큰 제 2 반도체층 및 스트레인드 반도체층이 차례로 적층된 기판에 형성된 제 1 도전형 웰과, 스트레인드 반도체층 및 제 2 반도체층에 형성되어 활성영역을 한정하는 소자분리막과, 소자분리막 하부에 형성된 제 2 도전형의 펀치스탑층을 포함하는 것이 특징이다. 펀치스탑층은 소자분리막 형성을 위한 식각마스크를 이온주입마스크로 사용하여 형성하여 소자분리막 하부에 정렬되도록 형성할 수 있다. 본 발명에 따르면 소자분리막을 얕게 형성하면서도 소자간의 전기적 항복을 막을 수 있다.
소자분리, 펀치스탑, 스트레인드 실리콘
Description
도 1 및 도 2는 종래기술에 따른 반도체 장치의 소자 분리 구조를 설명하기 위한 공정단면도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 소자분리 구조를 나타낸 단면도이다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 반도체 장치의 소자분리 구조의 형성방법을 설명하기 위한 공정단면도이다.
본 발명은 반도체 장치 및 그 제조방법에 관한 것으로서, 더욱 구체적으로는 반도체 장치에 형성되는 소자 간의 전기적 분리를 위한 소자 분리 구조 및 그 형성방법에 관한 것이다.
반도체 장치를 구성하는 단위소자들은 디자인된 회로를 구성하며 서로 독립적으로 억세스될 수 있도록 전기적으로 분리되어 있다. 단위 소자들을 전기적으로 분리하는 구조로서 대표적인 것이 트렌치 소자 분리 구조이다. 트렌치 소자 분 리 구조는 기판이 식각되어 형성된 트렌치 내에 절연막이 채워진 구조로서, 반도체 기판에 다수의 활성영역들을 한정하여 각각의 활성영역에 형성되는 소자들을 전기적으로 분리한다.
반도체 장치의 고집적화 경향에 따라 소자들 간의 거리가 줄어들어 이들의 전기적 분리의 필요성이 더욱 증가하고 있는 추세이다. 특히, 전하의 이동도를 증가시켜 빠른 신호 전달속도 및 전압/전류비(conductivity) 향상을 목적으로 격자 간의 거리가 증가된 반도체층에 스트레인드 채널을 형성하는 경우, 소자분리 구조 하부를 통한 전하의 누설 및 인접 소자의 전기적 항복 등이 일어날 가능성이 더욱 높다.
도 1 및 도 2는 종래기술에 따른 스트레인드 반도체층의 소자분리 구조를 형성하는 방법을 설명하기 위한 도면이다.
도 1을 참조하면, 반도체 기판(10) 상에 격자 상수가 큰 반도체층(12)을 형성하고, 반도체층(12) 상에 격자 상수가 낮은 반도체막을 성장시켜 스트레인드 반도체층(14)을 형성한다. 스트레인드 반도체층(14)은 격자 상수가 큰 반도체층(12)상에 그 보다 원자의 크기가 작은 반도체를 성장시키는 경우 격자 간의 거리가 인장되어 스트레인드층이 형성된 것이다. 일반적으로, 실리콘 기판 상에 실리콘보다 원자의 크기가 크고 격자 상수가 큰 게르마늄층을 형성하고, 게르마늄층 상에 다시 실리콘을 성장시키면, 실리콘 원자들 사이의 거리가 증가하여 스트레인드 실리콘층이 형성된다. 스트레인드 실리콘층은 원자들 사이의 거리가 실리콘 기판에서 보다 멀기 때문에, 일반적인 벌크 실리콘에 비해 스트레인드 실리콘층을 통하여 이 동하는 전하의 이동도는 높고, 전압/전류비(conductivity)또한 높다.
도 2를 참조하면, 전하의 이동도 및 전압/전류비가 높은 스트레인드 반도체층이 형성된 기판에 반도체 장치를 제조하는 경우, 전하의 누설 및 항복 전압이 낮아질 수 있기 때문에 소자의 전기적 분리를 위해 보다 깊은 트렌치 소자 분리구조(16)가 요구된다. 트렌치 소자분리 구조(16)가 깊어지면, 트렌치 내에 절연막을 채우는 것이 용이하지 않고, 트렌치 소자분리 구조의 종횡비가 커지므로 보이드가 형성될 수 있다. 그 결과, 소자의 특성 및 신뢰성의 저하를 가져올 수 있다.
본 발명의 목적은 스트레인드 반도체층에 형성된 소자의 전기적 분리를 위한 소자 분리 구조 및 그 형성방법을 제공하기 위한 것이다.
본 발명에 따른 소자 분리 구조는 제 1 반도체층, 제 1 반도체층보다 격자 상수가 큰 제 2 반도체층 및 스트레인드 반도체층이 차례로 적층된 기판에 형성된 제 1 도전형 웰과, 스트레인드 반도체층 및 제 2 반도체층에 형성되어 활성영역을 한정하는 소자분리막과, 소자분리막 하부에 형성된 제 2 도전형의 펀치스탑층을 포함하는 것이 특징이다.
본 발명에서 소자분리막은 제 2 반도체층을 완전히 관통하여 형성되거나, 그 하부에 제 2 반도체층이 남아있을 수도 있다. 또한, 펀치스탑층은 소자분리막 하부에 형성되어 제 1 및 제 2 반도체층에 형성될 수 있다.
본 발명에 따른 소자 분리 구조 형성 방법은 제 1 반도체층 상에 제 1 반도 체층보다 격자 상수가 큰 제 2 반도체층을 형성하고, 제 2 반도체층 상에 스트레인드 반도체층을 형성하고, 제 1 도전형 불순물을 주입하여 스트레인드 반도체층, 제 2 반도체층 및 제 1 반도체층에 제 1 도전형의 웰을 형성하고, 스트레인드 반도체층 및 제 2 반도체층을 순차적으로 식각하여 트렌치 영역을 형성하고, 트렌치 영역 하부에 제 2 도전형의 펀치스탑층을 형성하고, 트렌치 영역에 절연막을 채워 소자분리막을 형성하는 것을 포함하는 것이 특징이다.
본 발명에서 트렌치 영역은 제 1 반도체층이 노출되도록 제 2 반도체층을 식각하거나, 제 2 반도체층의 일부가 남도록 식각하여 형성할 수 있다. 펀치스탑층은 트렌치 영역을 형성하기 위한 마스크층을 이온주입 마스크로 사용하여 형성할 수 있고, 트렌치 영역 하부의 제 1 및 제 2 반도체층에 형성할 수 있다.
구현예
이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.
도 3은 본 발명의 일 실시예에 따른 소자 분리 구조를 나타낸 단면도이다.
도 3을 참조하면, 본 발명에 따른 소자 분리 구조는 제 1 반도체층(50) 상에 형성된 제 2 반도체층(52)과, 제 2 반도체층(52) 상에 형성된 스트레인드 반도체층(54)으로 구성된 기판에 형성된다.
제 1 반도체층(50)은 제 1 격자 상수를 가지는 물질로서, 일반적으로 실리콘이고, 제 2 반도체층(52)는 실리콘의 격자 상수보다 큰 제 2 격자 상수를 가지는 게르마늄층으로 형성할 수 있다. 스트레인드 반도체층(54)은 게르마늄층 상에 실리콘의 농도가 점진적으로 높아지도록 형성되어 격자 간격이 넓어진 실리콘층으로 형성할 수 있다. 통상의 반도체 장치와 마찬가지로, 제 1 반도체층(50), 제 2 반도체층(52) 및 스트레인드 반도체층(54)로 구성된 기판에 n형 불순물 또는 p형 불순물이 제 1 반도체층(50) 까지 주입되어 n웰 또는 p웰이 형성된다.
스트레인드 반도체층(54)과 제 2 반도체층(52)에 소자분리막(64)이 형성되어 활성영역을 한정한다. 도시된 것과 같이, 소자분리막(64) 하부에 제 2 반도체층(52)의 일부분이 남아 있거나, 제 2 반도체층(52)이 완전히 제거되어 소자분리막(64)이 제 1 반도체층(50)과 접할 수도 있다. 소자분리막(64) 하부의 제 1 반도체층(50) 및 제 2 반도체층(52)에 펀치스탑층(62)이 형성된다. 펀치스탑층(62)은 제 1 반도체층(50), 제 2 반도체층(52) 및 스트레인드 반도체층(54)로 구성된 기판 전체에 형성된 웰과 반대의 도전형으로 형성된다. 즉, n웰에 형성된 소자 분리 구조에서 펀치스탑층은 p형 불순물로 형성되고, p웰이 형성된 소자 분리 구조에서 펀치스탑층은 n형 불순물로 형성된다. 예컨대, n웰에 형성된 펀치스탑층은 붕소(B), 갈륨(Ga) 또는 인듐(In)이 도우핑된 층이고, p웰에 형성된 펀치스탑층은 인(P) 또는 비소(As)가 도우핑된 층이다.
본 발명에서는 소자분리막(64) 하부에 펀치스탑층(62)이 형성되기 때문에 소자분리막(64)은 종래기술에 비해 깊게 형성되지 않아도 된다. 따라서, 고집적 반도체 장치에 본 발명을 적용하는 경우, 소자분리막이 형성되는 트렌치 영역의 종횡비를 고려하여 소자분리막(64) 하부에 제 2 반도체층을 남기거나 남기지 않을 수 있다.
도 4 내지 도 6은 본 발명의 일 실시예에 따른 스트레인드 채널 트랜지스터 제조방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 제 1 격자 상수를 가지는 제 1 반도체층(50) 상에 제 2 격자 상수를 가지는 제 2 반도체층(52)를 형성한다. 제 2 반도체층(52)은 제 1 격자 상수보다 큰 제 2 격자 상수를 가진다. 통상의 기술을 적용하여 실리콘으로 이루어진 기판(50) 상에 실리콘에 비해 격자 상수가 큰 게르마늄층으로 제 2 반도체층(52)을 형성할 수 있다. 제 2 반도체층(52) 상에 벌크 상태에서 제 1 격자 상수를 가지는 반도체층을 성장시켜 스트레인드 반도체층(54)을 형성한다. 스트레인드 반도체층(54)은 게르마늄 상에 실리콘을 성장시켜 형성할 수 있다. 이 때, 게르마늄과 실리콘 사이에 실리콘의 농도가 점진적으로 증가하는 버퍼층이 개재될 수 있고, 스트레인드층은 일정 두께 이하로 형성되어 트랜지스터의 채널을 구성할 수 있다.
제 1 반도체층(50), 제 2 반도체층(52) 및 스트레인드 반도체층(54)으로 구성된 기판 전체에 통상의 웰 형성공정을 적용하여, n형 불순물 또는 p형 불순물을 제 1 반도체층(50) 까지 주입함으로써 제 1 반도체층(50), 제 2 반도체층(52) 및 스트레인드 반도체층(54) 전체에 n웰 또는 p웰을 형성한다. 이후, 스트레인드 반도체층(54) 및 제 2 반도체층(52)을 식각하여 트렌치 영역(58)을 형성한다. 구체적으로, 스트레인드 반도체층(54) 상에 트렌치 영역을 위한 오프닝을 가지는 마스크층(56)을 형성하고, 마스크층(56)을 식각마스크로 사용하여 스트레인드 반도체층(54) 및 제 2 반도체층(52)을 식각하여 트렌치 영역(58)을 형성한다. 트렌치 영역(58)은 제 1 반도체층(50)이 노출될 때까지 제 2 반도체층(52)을 식각하여 형성할 수도 있으나, 종횡비를 낮추기 위하여 트렌치 영역(58) 하부에 제 2 반도체층(52)을 남겨 트렌치 영역(58)을 얕게 형성는 것이 적절하다.
도 5를 참조하면, 식각마스크로 사용된 마스크층(56)을 이온주입 마스크로 사용하여 기판에 불순물(60)을 주입한다. 이 때, n웰이 형성된 지역에는 p형 불순물을 주입하고, p웰이 형성된 지역에는 n형 불순물을 주입한다. 트렌치 영역의 식각마스크로 사용된 마스크층(56)을 이온주입 마스크로 사용하기 때문에 불순물은 트렌치 영역(58)의 하부에 정렬 주입되어 펀치스탑층(62)을 형성한다.
도 6을 참조하면, 트렌치 영역(58) 하부에 주입된 불순물은 펀치스탑층(62)을 형성한다. 펀치스탑층(62)은 제 1 반도체층(50) 및 제 2 반도체층(52)에 확산된 불순물층이다. n웰이 형성된 지역에는 p형의 펀치스탑층을 형성하고, p웰이 형성된 지역에는 n형의 펀치스탑층이 형성한다. 따라서, n웰이 형성된 지역에 붕소(B), 갈륨(Ga) 또는 인듐(In)을 주입하여 펀치스탑층을 형성하고, p웰이 형성된 지역에 인(P) 또는 비소(As)를 주입하여 펀치스탑층을 형성한다.
트렌치 영역(58) 하부에 제 2 반도체층(52)이 남아있는 경우에는 펀치스탑층(62)가 제 1 및 제 2 반도체층(50, 52)에 형성되겠지만, 트렌치 영역(58) 하부에 제 1 반도체층(52)이 형성된 경우에는 펀치스탑층(62)이 제 1 반도체층(50)에 형성된다.
계속해서, 통상의 반도체 제조 공정을 적용하여 트렌치 영역(58) 내에 절연막을 채워 도 3에 도시된 것과 같은 소자분리막(64)을 형성한다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하 거나 수정할 수 있다.
본 발명에 따르면, 스트레인드 반도체층에 형성되는 소자들 간의 전기적 분리를 위하여 소자분리막과 그 하부의 도전성 웰에 형성된 펀치스탑층으로 구성된 소자 분리 구조를 형성하여 누설 전류, 펀치쓰루 및 소자 간의 전기적 항복을 막을 수 있다.
종래에는 트렌치 소자분리막을 깊게 하여 본 발명과 같은 효과를 얻었으나, 트렌치 소자분리막이 깊은 경우 종횡비가 높아져 매립 불량 및 보이드 발생을 유발하고, 결과적으로 소자의 특성 및 신뢰성이 저하되었다. 그러나, 본 발명에 따르면, 소자분리막 하부에 도전성 웰과 다른 도전형의 펀치스탑층이 형성되기 때문에 소자분리막을 상대적으로 얇게 형성할 수 있고, 소자의 특성 및 신뢰성이 저하되지 않으면서 누설 전류, 펀치쓰루 및 소자 간의 전기적 항복을 막을 수 있다.
Claims (7)
- 제 1 반도체층, 제 1 반도체층보다 격자 상수가 큰 제 2 반도체층 및 스트레인드 반도체층이 차례로 적층된 기판;상기 제 1 반도체층, 제 2 반도체층 및 스트레인드 반도체층으로 구성된 기판 전체에 형성된 제 1 도전형 웰;상기 스트레인드 반도체층 및 상기 제 2 반도체층에 형성되어 활성영역을 한정하는 소자분리막; 및상기 소자분리막 하부에 형성된 제 2 도전형의 펀치스탑층을 포함하는 소자분리 구조.
- 제1항에서,상기 펀치스탑층은 상기 소자분리막 하부의 제 2 반도체층 및 제 1 반도체층에 형성된 것을 특징으로 하는 소자 분리 구조.
- 제 1 반도체층 상에 제 1 반도체층보다 격자 상수가 큰 제 2 반도체층을 형성하는 단계;상기 제 2 반도체층 상에 스트레인드 반도체층을 형성하는 단계;제 1 도전형 불순물을 주입하여 상기 스트레인드 반도체층, 상기 제 2 반도체층 및 상기 제 1 반도체층에 제 1 도전형의 웰을 형성하는 단계;상기 스트레인드 반도체층 및 상기 제 2 반도체층을 순차적으로 식각하여 트 렌치 영역을 형성하는 단계; 및상기 트렌치 영역 하부에 제 2 도전형의 펀치스탑층을 형성하는 단계; 및상기 트렌치 영역에 절연막을 채워 소자분리막을 형성하는 단계를 포함하는 소자 분리 구조 형성 방법.
- 제3항에서,상기 트렌치 영역을 형성하는 단계는,상기 스트레인드 반도체층 상에 오프닝을 가지는 마스크층을 형성하는 단계;상기 마스크층을 식각마스크로 사용하여 상기 스트레인드 반도체층 및 상기 제 2 반도체층을 식각하는 단계를 포함하는 소자 분리 구조 형성 방법.
- 제4항에서,상기 트렌치 영역 하부에 제 2 반도체층이 잔존되도록 식각하는 것을 특징으로 하는 소자 분리 구조 형성 방법.
- 제4항에서,상기 펀치스탑층은 상기 마스크층을 이온주입 마스크로 사용하여 상기 트렌치 영역 하부에 불순물을 주입하여 형성하는 것을 특징으로 하는 소자 분리 구조 형성 방법.
- 제3항에서,상기 펀치스탑층은 상기 트렌치 영역 하부의 제 2 반도체층 및 제 1 반도체층에 형성하는 것을 특징으로 하는 소자 분리 구조 형성 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050067890A KR100707654B1 (ko) | 2005-07-26 | 2005-07-26 | 반도체 장치의 소자 분리 구조 및 그 형성방법 |
| CNB200610103586XA CN100505256C (zh) | 2005-07-26 | 2006-07-25 | 半导体器件的器件隔离结构及其形成方法 |
| US11/494,388 US7629238B2 (en) | 2005-07-26 | 2006-07-26 | Device isolation structure of a semiconductor device and method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050067890A KR100707654B1 (ko) | 2005-07-26 | 2005-07-26 | 반도체 장치의 소자 분리 구조 및 그 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070013516A KR20070013516A (ko) | 2007-01-31 |
| KR100707654B1 true KR100707654B1 (ko) | 2007-04-13 |
Family
ID=37674390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050067890A Expired - Fee Related KR100707654B1 (ko) | 2005-07-26 | 2005-07-26 | 반도체 장치의 소자 분리 구조 및 그 형성방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7629238B2 (ko) |
| KR (1) | KR100707654B1 (ko) |
| CN (1) | CN100505256C (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100181639A1 (en) * | 2009-01-19 | 2010-07-22 | Vanguard International Semiconductor Corporation | Semiconductor devices and fabrication methods thereof |
| US11437313B2 (en) * | 2020-02-19 | 2022-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and method of forming a semiconductor device with resistive elements |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6902991B2 (en) | 2002-10-24 | 2005-06-07 | Advanced Micro Devices, Inc. | Semiconductor device having a thick strained silicon layer and method of its formation |
| KR20050091051A (ko) * | 2002-12-31 | 2005-09-14 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 두꺼운 스트레인드 실리콘 층 형성 방법 및 두꺼운스트레인드 실리콘 층이 합체된 반도체 구조들 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629313A (ja) | 1991-11-18 | 1994-02-04 | Sony Corp | Ｌｏｃｏｓオフセットドレインの製造方法 |
| FR2842349B1 (fr) | 2002-07-09 | 2005-02-18 | Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon | |
| US20040209437A1 (en) | 2003-04-16 | 2004-10-21 | Taiwan Semiconductor Manufacturing Co. | Method of forming a shallow trench isolation region in strained silicon layer and in an underlying on silicon - germanium layer |
| US20050067377A1 (en) * | 2003-09-25 | 2005-03-31 | Ryan Lei | Germanium-on-insulator fabrication utilizing wafer bonding |
| JP2005197475A (ja) * | 2004-01-07 | 2005-07-21 | Oki Electric Ind Co Ltd | 半導体装置のドライエッチング方法 |
| US20050191812A1 (en) * | 2004-03-01 | 2005-09-01 | Lsi Logic Corporation | Spacer-less transistor integration scheme for high-k gate dielectrics and small gate-to-gate spaces applicable to Si, SiGe strained silicon schemes |
| US7396728B2 (en) * | 2005-06-29 | 2008-07-08 | Texas Instruments Incorporated | Methods of improving drive currents by employing strain inducing STI liners |
-
2005
- 2005-07-26 KR KR1020050067890A patent/KR100707654B1/ko not_active Expired - Fee Related
-
2006
- 2006-07-25 CN CNB200610103586XA patent/CN100505256C/zh not_active Expired - Fee Related
- 2006-07-26 US US11/494,388 patent/US7629238B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6902991B2 (en) | 2002-10-24 | 2005-06-07 | Advanced Micro Devices, Inc. | Semiconductor device having a thick strained silicon layer and method of its formation |
| KR20050091051A (ko) * | 2002-12-31 | 2005-09-14 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 두꺼운 스트레인드 실리콘 층 형성 방법 및 두꺼운스트레인드 실리콘 층이 합체된 반도체 구조들 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070023858A1 (en) | 2007-02-01 |
| CN1905186A (zh) | 2007-01-31 |
| US7629238B2 (en) | 2009-12-08 |
| CN100505256C (zh) | 2009-06-24 |
| KR20070013516A (ko) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9105719B2 (en) | Multigate metal oxide semiconductor devices and fabrication methods | |
| US8889518B2 (en) | LDMOS transistor with asymmetric spacer as gate | |
| US9306057B2 (en) | Metal oxide semiconductor devices and fabrication methods | |
| KR100432887B1 (ko) | 다중격리구조를 갖는 반도체 소자 및 그 제조방법 | |
| US20180012992A1 (en) | Semiconductor device and method of forming the same | |
| US11121042B2 (en) | Production of semiconductor regions in an electronic chip | |
| US9634002B1 (en) | Semiconductor device and method of manufacturing the same | |
| US10037915B1 (en) | Fabricating method of a semiconductor structure with an epitaxial layer | |
| JP6391136B2 (ja) | 高電圧ダイオード | |
| CN101636844A (zh) | 平面扩展漏极晶体管及其制造方法 | |
| KR0159141B1 (ko) | 다수의 불순물층을 포함하고 있는 반도체장치 및 그 제조방법 | |
| KR101286704B1 (ko) | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | |
| US20090152670A1 (en) | Semiconductor device and method of fabricating the same | |
| US20140167173A1 (en) | Increasing the breakdown voltage of a metal oxide semiconductor device | |
| US8183117B2 (en) | Device layout in integrated circuits to reduce stress from embedded silicon-germanium | |
| KR100707654B1 (ko) | 반도체 장치의 소자 분리 구조 및 그 형성방법 | |
| JP2004072063A (ja) | 半導体装置及びその製造方法 | |
| US7772057B2 (en) | Method of fabricating an integrated circuit with gate self-protection, and an integrated circuit with gate self-protection | |
| JP2013145882A (ja) | インプラントフリー量子井戸トランジスタ、そのようなインプラントフリー量子井戸トランジスタの作製方法、およびそのようなインプラントフリー量子井戸トランジスタの使用 | |
| KR930009029B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20230395653A1 (en) | Reduced n-well and p-well spacing | |
| CN111354682B (zh) | 制造半导体器件的方法 | |
| KR100279263B1 (ko) | 에스오아이 반도체 소자 및 그 제조방법 | |
| JP2010212588A (ja) | 半導体素子、半導体装置および半導体素子の製造方法 | |
| KR100305641B1 (ko) | 에스오아이기판에형성되는반도체소자및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20050726 |
|
| PA0201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20061027 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20070316 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20070406 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20070406 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20100323 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110322 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120319 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |