[go: up one dir, main page]

CN1132223C - 半导体衬底及其制造方法 - Google Patents

半导体衬底及其制造方法 Download PDF

Info

Publication number
CN1132223C
CN1132223C CN96121054A CN96121054A CN1132223C CN 1132223 C CN1132223 C CN 1132223C CN 96121054 A CN96121054 A CN 96121054A CN 96121054 A CN96121054 A CN 96121054A CN 1132223 C CN1132223 C CN 1132223C
Authority
CN
China
Prior art keywords
layer
silicon
porous
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN96121054A
Other languages
English (en)
Other versions
CN1159071A (zh
Inventor
佐藤信彦
米原隆夫
坂口清文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN1159071A publication Critical patent/CN1159071A/zh
Application granted granted Critical
Publication of CN1132223C publication Critical patent/CN1132223C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3223—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering using cavities formed by hydrogen or noble gas ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/139—Manufacture or treatment of devices covered by this subclass using temporary substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Photovoltaic Devices (AREA)
  • Element Separation (AREA)

Abstract

生产平整、质量好SOI衬底的方法，同时包括多孔形成步骤，在硅衬底的至少一个表面上形成多孔硅层；及大孔隙率层形成步骤，在多孔硅层中形成大孔隙率层。把离子注入多孔硅层并伸入到给定区域，或者在多孔形成步骤中改变阳极氧化的电流密度，进行大孔隙率层形成步骤。在多孔硅层上面外延生长非多孔单晶硅层。把多孔硅层表面和支撑衬底连接在一起，在具有大孔隙率的多孔硅层处进行分离。接着进行选择刻蚀，以便除掉多孔硅层。通过重复利用衬底能节省资源和降低成本。

Description

半导体衬底及其制造方法
本发明涉及半导体衬底及其制造方法。特别是，本发明涉及介质隔离或者在绝缘体上制造单晶半导体的方法，以及在硅衬底上制造单晶化合物半导体的方法，还涉及适用于在单晶半导体层上形成电子器件或集成电路的半导衬底的制造方法。
众所周知，在绝缘片上形成单晶硅半导体层称为在绝缘体上生长硅(SOI)技术，而且已经进行了深入的研究，因为利用SOI技术制造的器件有很多优点，这不是利用体硅衬底形成一般的集成电路所能获得的。例如，具体地说，利用SOI技术可能有下列优点：
1  容易进行介质隔离和可能获得高集成度；
2  抗辐射非常好；
3  减少浮动电容，可能获得高速度；
4  省略制阱工艺；
5  可能防止闩锁现象；
6  通过减少膜厚度，可能制成全耗尽(FD)型场效应晶体管。
例如，在特刊文献中：“Single-crystal silicon on-single-crystal insulators”；edited by G.W.cullen，Journal of Crystal Growth，volume 63.no3，pp.429-590(1983)详细地报道了上述优点。
此外，在过去几年里，报道了大量利用SOI作为衬底的情况，这可实现MOSFET的加速并使其降低了功耗(IEEE SOIConference 1994)。因为当利用SOI结构时，元件在其底部有一绝缘层，和利用体硅片形成元件相比，则可简化元件的隔离工艺，所以可以缩短制造器件的工艺流程。具体地说，除了实现高性能以外，和利用在体硅片上制造MOSFET或IC相比可减少制片成本和工艺成本。
特别是通过改善驱动能力希望全耗尽型(FD)MOSFET达到高速和降低功耗。通常，由沟道的杂质浓度确定MOSFET的阈值电压Vth。另一方面，在利用SOI的FD MOSFET情况，耗尽层受到SOI膜厚的影响。这样，为了高合格率的生产大规模集成电路，特别要求SOI厚度要均匀。
另一方面，化合物半导体上制作的器件，具有如高速和发光的优良性能，硅器件不能达到上述性能。目前，通常在如GaAS衬底的化合物半导体衬底上生长的外延层中，形成上述的器件。
但是，存在下述问题，化合物半导体衬底昂贵而且机械强度低，所以难于生产大面积的晶片。
在这种情况下，人们打算在硅片上进行化合物半导体的异质外延生长，其成本低机械强度高，能生产大面积的晶片。
关于SOI，自从70年代就开始积极地进行研究SOI衬底的形成。开始，充分地研究SOS(在蓝宝石上生长硅)方法，其能在作为绝缘体的蓝宝石上异质外延生长单晶硅，还研究了FIPOS方法(由多孔的硅氧化物进行全隔离)，由氧化多孔硅进行介质隔离形成SOI结构，此外，还研究了氧离子注入方法。
在FIPOS方法中，在岛状的P型硅单晶衬底表面上，通过利用质子离子注入[Imai and Collaborator.J.Crystal Growth，Vol.63 547(1983)]方法，或者利用外延生长和构图方法形成n-型Si层，只有p-型硅衬底变成多孔硅以利用在HF酸溶液中进行阳极氧化的方法从表面包围Si岛，此后，n-型Si由于加速氧化被介质隔离。该方法存在下列问题，在进行器件工艺之前，确定隔离Si区，所以限制了设计器件的自由度。
氧离子注入方法是一种由K.Izumi第一个报道的被称为SIMOX的方法。在把大约1017-1018/cm2的氧离子注入到Si片中后，在约1320℃高温下，在氩/氧气氛下，对注入离子的Si片进行退火。结果，注入到某一深度的氧离子与Si结合，所说深度对应于离子注入的设计深度，以便形成硅氧化物层。在这种情况下，由于氧离子注入，把硅氧化物层上部的硅层变成非晶硅，变成的非晶硅被再结晶，由此，使其成为单晶硅层。通常，在硅层表面有很多缺陷，即大约105cm-2。另一方面，通过注入大约4×1017/cm2的氧，可成功地把缺陷降低到102cm-2。但是，由于保证硅氧化物质量的注入能量和注入剂量以及保证表面硅层结晶性质等的注入能量和注入剂量的范围是如此窄，使得表面硅层和埋层硅氧化物(BOX：隐埋氧化物)被限制到特殊值。为使硅表面层达到要求的厚度，需要进行减薄氧化和外延生长。因此，存在下述问题，由这些工艺引起的质量下降进一步影响厚度分布，结果引起厚度的不均匀。
据报道，在BOX层中，存在有称为管道的不良硅氧化物区。其原因之一，认为是由于注入了如灰尘的杂质引起的。在有管道的部分，因在有源层和支撑衬底之间有漏电流，则降低了器件的特性。
并且，在SIMOX中的离子注入，和常规半导体工艺中的离子注入相比，注入剂量大，即使利用排除了上述问题的专用设备，注入时间也很长。利用光栅-扫描给定电流量的离子束，或扩展离子束，进行离子注入，预计注入时间的增加取决于晶片面积的增加。在大面积高温热处理过程中，由于晶片温度分布不均匀，使注入产生偏差的问题变得比较严重。在SIMOX中，利用高温热处理，即1320℃是必要的。在硅半导体工艺中，通常不采用这样高的温度，所以涉及到研制设备的问题，变得越来越重要。
另一方面，除前述常规SOI形成方法以外，最近，提出一种形成SOI结构的方法，利用热处理或粘合方法把硅单晶衬底粘贴到热硅氧化物单晶衬底上。该方法要求为器件形成一均匀的有源层。具体地说，形成几百微米厚的Si单晶衬底，然后使其减薄到几微米或更少。有如下所述的三种减薄厚度的方法：
1  通过抛光减薄厚度；
2  通过局部等离子刻蚀减薄厚度；
3  通过选择刻蚀减薄厚度。
按照方法1，难于均匀减薄厚度。特别是，在厚度减到亚微米的情况，偏差量达到数十个百分比，使均匀性成为大问题。如果进一步增大晶片尺寸，则困难相应地增加。
按照方法2，在利用抛光方法1，减薄厚度到大约1-3μm后，逐点测量厚度分布。然后，根据厚度分布情况，利用直径为几毫米的SF6进行等离子扫描处理，进行刻蚀同时校正厚度分布，以使厚度减薄到预定值。据报道，这种方法可使厚度分布在大约±10nm的范围内。但是，如果杂质(颗粒)由于等离子刻蚀存在于衬底上，该杂质作为刻蚀掩模，则在衬底上形成凸出物。
因为刚刻蚀后表面是粗糙的，所以在等离子刻蚀后需要进行接触抛光。根据抛光处理时间来控制抛光掉的数量，因此指出了由于抛光而使最终膜厚的控制和膜厚分布的退化。另外在抛光工艺中，用胶体状的二氧化硅磨料，直接研磨作为有源层的表面，所以由于抛光和加工引起的形变，形成有裂痕的表面层。而且如果显著增加晶片的面积，因等离子刻蚀时间正比于晶片面积的增加，则会相应大大地降低生产率。
按照方法3，在要形成膜的衬底中。预先形成能够选择刻蚀的膜结构。例如，采用如外延生长的方法，在p-硅衬底上形成硼浓度不小于1019cm-3的P+硅薄硅层和p-硅层，以便形成第1衬底。通过诸如氧化膜的绝缘层，把第1衬底连接到第2衬底上，然后预先把第1衬底下面进行研磨或者进行抛光，以便减薄其厚度。以后通过选择刻蚀p-层来暴露P+层，然后再选择刻蚀P+层暴露p-层，以便制成SOI结构。在Maszara的报告中，详细地叙述了这种方法。
虽然所述的选择刻蚀对于均匀厚度减薄是有效的，但它存在下列问题：
选择刻蚀率至多是102，其不够大。
因为刻蚀后表面特性不好，所以刻蚀后需要进行接触抛光。然而，结果，减少了膜厚，并且膜厚的均匀性趋于下降。特别是，虽然根据时间控制抛光数量，但是由于抛光速度差异很大，难于控制抛光数量。这样，特别是在形成如100nm的超薄SOI层时，控制抛光量成为问题。
因为在高浓度的掺硼的硅层上，进行离子注入，外延生长，或者异质外延生长，所以结晶特性变坏。
要连接的表面特性比通常的硅片表面特性差[C.Harendt，et.al.J.Elect.Mater.Vol.20.267(1991).H.Baumgart.et.al.Extended Abstract of ECS 1st InternationalSymposium of Wafer Bonding.PP-733(1991)，C.E.Hunt，Extended Abstract of ECS 1st InternationalSymposium of Wafer Bonding，PP-696(1991)]。此外，选择刻蚀的选择性很大程度的依赖于如含硼的杂质浓度和深方向轮廓锐度的差别。因此，如果进行高温连接退火以增加连接强度，或进行高温外延生长以改善结晶特性，杂质浓度的深度方向分布进一步扩展，则使刻蚀的选择性变坏。即，难于改善选择刻蚀的比率和结晶特性或者连接强度。
最近，考虑到上述问题，Yonehara和其合作者报道了连接的SOI技术，其具有非常好的厚度均匀性和结晶特性，并且能够成批处理。参考图6A到6E对此进行简单说明，在这种方法中，利用硅衬底61上形成的多孔层62作为选择刻蚀的材料(图6A)。在多孔层62上外延生长非多孔单晶硅层63(图6B)后，利用硅氧化物层63把复合的3层和支撑的衬底64连接在一起(图6C)。利用研磨或者类似的方法从底层减薄硅衬底61以便露出衬底上面的全部多孔硅层62(图6D)。利用选择性刻蚀液，例如KOH，或者HF+H2O2进行刻蚀，除掉露出的多孔硅62(图6E)。此时，由于选择刻蚀多孔硅与体硅(非多孔单晶硅)的比率可以设定得非常高，即，100,000倍，预先在多孔层上生长的非多孔单晶硅层可能保留在支撑衬底上，不存在减薄厚度的困难，以便形成SOI衬底。因此，在外延生长期间，已基本上确定了SOI的厚度均匀性。因为，根据Sato和其合作者的报告，对于外延生长，可以利用常规半导体工艺中使用的CVD设备，例如可以把厚度均匀性控制在100nm±2％。并且，外延硅层的结晶特性也是非常好的，据报道是3.5×102/cm2。
在常规方法中，因为刻蚀的选择性取决于杂质浓度和深度方向分布的差别，所以扩展浓度分布的热处理的温度(连接，外延生长，氧化等)，很大程度地限制在大约不高于800℃的温度。另一方面，这种刻蚀方法，因为多孔部分和主体部分之间的结构差别确定刻蚀速度，对热处理的温度的限制是小的。据报道，热处理温度可能是大约1180℃。例如，众所周知，连接后进行热处理，加强了片子之间的连接强度，减少了连接界面处产生孔的数量和尺寸。并且，在这样一种基于结构不同进行刻蚀的工艺中，颗粒即使粘附到多孔硅上也不影响厚度的均匀性。
另一方面，通常在诸如玻璃的透光衬底上淀积的薄硅层，至多不过形成非晶硅或者多晶硅，在衬底的晶体结构中反射异常，不能生产高性能的器件。这是由于衬底的晶体结构是非晶硅，于是仅仅通过淀积硅层，不能获得非常好的单晶硅层。
但是，利用粘合获得的半导体衬底，通常需要二片晶片，其中之一，通过抛光、刻蚀等使大部分损耗掉，以致浪费了地球上有限的资源。
因此，按照常规方法，连接SOI有许多问题，例如，可控制性，均匀性和经济性。
日本专利申请No.7-045441提出一种方法，可以重复利用上述连接方法废弃的第1衬底。
这种方法，采用下述方法，在上述连接和深刻蚀方法中，利用多孔硅，代替通过研磨、刻蚀、等方法从晶片底部减薄厚度的步骤，以便露出多孔硅。利用图7A到图7E，解释这种方法。
在硅衬底71的表面层72上形成多孔后(图7A)，在多孔表面层72上形成单晶硅层73(图7B)。然后，单晶硅层73和硅衬底71一起连接到另一硅衬底74的主表面上，其中硅衬底74作为支撑衬底，连接时利用了它们中间的绝缘层(图7C)。以后，在多孔层72处分离连接的各片，选择地除掉在硅衬底74一侧表面上露出的多孔硅层72，以便形成SOI结构。例如，选择下列方法之一，分开连接的各片，所说方法有：把张力或压力在垂直于平面的方向均匀地加到整个平面上；把如超声波的振动能量加到平面上；暴露晶片端面的多孔层把多孔硅刻蚀到某种程度，然后把合适的到刀片插入其中；在晶片末端表面处露出多孔层，然后把诸如水的液体浸入多孔硅中，再把整个连接的晶片加热和冷却，以便使液体扩散进去。另外一种方法是，通过把力加到与支撑衬底74平行的硅衬底71进行分离。
上述各方法依据下列事实，虽然多孔硅层72的机械强度因孔率不同而不同，但是认为多孔硅的强度比体硅的强度弱很多。例如，如果孔率是50％，则认为其机械强度是主体机械强度的一半。具体地说，当把压缩力，张力或切力加到连接的晶片上时，多孔硅层首先破裂。当孔率增加时，利用较弱的力就可以使多孔层破裂。
但是，如果多孔硅孔率增加，由于体硅相对于晶格常数的比率增加，可能导致形变，使片子翘曲增加。结果，引起下列问题，即，由于连接增加了称为孔隙的许多连接孔隙的破坏区，增加了晶体缺陷密度，最坏的情况是，引起外延层裂缝，晶片周围产生滑移线，这是由外延生长引起热变形产生的。
在与晶片表面垂直或平行的方向加力时，因为半导体衬底不完全是刚性体而是弹性体，晶片根据支撑方式产生弹性形变，使力消失，于是没能把力有效地加到多孔层上。同样地，当把合适的刮刀片从片端表面插入时，除非刮刀片非常薄和非常硬，否则成品率可能降低。
并且，如果连接面处的连接强度，和多孔硅层的强度比较是较弱的，或者局部存在较弱的部分，则两片在连接界面处可能分开，以致于没有达到最初的目的。
而且由于每一方法中，在多孔硅中分离的位置不是固定的，如果在多孔硅和体硅之间的刻蚀速度比率不够大，则在保留多孔层较薄的地方，而不是在保留多孔层厚的地方，首先或多或少地刻蚀外延硅层。这样，会降低SOI层的厚度均匀性。特别是，当SOI层的最终厚度减到大约100nm时，厚度均匀性降低，当形成诸如全耗尽MOSFET元件时，可能发生问题，因为MOSFET的阈值电压与膜厚有关。
日本专利申请No.5-211128(相应于美国专利No.5374564)公开了一种生产SOI的方法。按照这种方法，把氢离子直接注入到单晶硅衬底，然后把单晶硅衬底和支撑衬底连接在一起。最后，在注入了氢离子的层处，分开单晶硅衬底，以便形成SOI。按照这种方法，因为氢离子被直接注入到单晶硅衬底，该衬底在离子注入层处分开，使SOI层平面性不好。并且，SOI层的厚度是由突出区确定，所以厚度的自由度是低的。需要选择注入条件，满足层厚和分离的要求，这难以控制。在致力于获得用离子注入不能确定的薄层厚度时，需要诸如研磨、刻蚀减薄厚度的减薄工艺，因为该工艺是非选择性的，以致存在降低厚度的均匀性的危险。
如上所述，要求该方法能高重复地生产高质量的SOI衬底，并使SOI层有优良的平直性，同时通过重复利用晶片实现节省资源和减少成本的目的。
另一方面，在诸如玻璃的透光衬底上，淀积薄硅层至多只能形成非晶硅或者多晶硅，在衬底的晶体结构中发生异常反射，所以不能生产高性能的器件。这是因为衬底的晶体结构是非晶硅，即使只淀积硅层，也不能获得优良的单晶硅层。
透光性衬底，对于构成诸如接收光元件的接触传感器或者投影型液晶图象显示器是重要的。为进一步实现传感器或显示器图象元件的细密性，高分辨率和精细度，要求高性能的驱动元件。结果，需要在透光衬底上，利用有优良结晶性的单晶层生产元件。
另外，当利用单晶层时，通过把驱动象素的外围电路和图象处理电路合并在具有象素的相同衬底中，可能减小芯片的尺寸和增加芯片的速度。
具体的说，在非晶硅或多晶硅的情况下，由于其有缺陷的晶体结构、难以生产具有要求性能和将来要求性能的驱动元件。
另一方面，关于生产化合物半导体器件、化合物半导体衬底是主要的。但是，化合物半导体衬底昂贵，而且难制造相当大面积的半导体衬底。
而且，人们打算在硅衬底上进行外延生长诸如GaAs等化合物半导体。但是，由于晶格常数或热膨胀系数不同，生长膜的结晶特性不好，因此很难用到制造器件上。
而且，为了减少晶格不匹配，人们打算在多孔硅上外延生长化合物半导体。但是，多孔硅热稳定性低，耐用性差，在器件生产期间和生产以后，多孔硅用作衬底时稳定性和可靠性差。还存在下列问题，化合物半导体衬底昂贵，并且机械强度低，很难生产大面积晶片。
考虑到上述原因，打算在硅片上进行化合物半导体的异质外延生长，这种方法便宜而且机械强度高，所以可能大面积地生产。
最近，人们的注意力集中在把多孔硅作为发光材料，用于光致发光、电致发光等，对此已经有很多研究报道。通常，多孔硅的结构极大地取决于导电类型(p、n)和硅中所包含杂质的浓度。当进行p-型杂质掺杂时，根据杂质浓度是否不低于1018cm-3或不高于1017cm-3，把多孔硅结构分成二种。前者，孔壁相对厚，从几纳米到几十纳米。孔密度大约是1011cm-2，而且孔隙率很低。但是，这种多孔硅很难用来发光。另一方面，后者和前者相比，多孔硅的壁厚度不大于几纳米，孔密度大1个数量级，孔隙率大于50％，这样的多孔硅容易制造。诸如光致发光的大多数发光现象，主要取决于利用后者作为原材料的多孔硅的形成。然而关于巨大孔隙率的材料，其机械强度低。而且，因为相对于体硅，其晶格常数偏差是10-3(前者大约是10-4)，所以存在下述问题，当在这种多孔硅上外延生长单晶硅时，会把大量缺陷引入外延硅层，引起硅片破裂。另一方面，对于把适于作发光材料的精细多孔结构用作发光元件时，希望在多孔硅上形成外延硅层，用来提供接触点、MOSFET、或类似的元件作为在外延硅层上形成的外围电路。
本发明的目的是提供一种半导体衬底及其制造方法，通过在多孔层中叠加一较精细多孔结构，可以解决前述各种问题。
经过本发明人的努力工作，获得了下述本发明。
具体地说，本发明的半导体衬底具有下述特征，在硅衬底表面层上有多孔硅层，位于从表面向下的特定深度内的上述多孔硅层区域中存在具有大的孔隙率的多孔硅层。在半导体衬底中，非多孔硅部分可以位于多孔硅层的表面上，在各自的硅衬底和非多孔层表面上设置电极，因此，半导体衬底构成发光元件。
按照本发明的半导体衬底，例如，可容易地形成下述的结构：作为发光材料的有精细结构的多孔层插入在有高机械强度的多孔层中，例如形成在P+硅衬底上的多孔硅。虽然具有精细结构的多孔层与体硅层的晶格常数不同，通过把它夹在具有中等晶格常数的大多孔硅中间，则可能减弱应力和抑制引入裂缝或缺陷。具体地说，由于可能用于形成结构稳定的发光层，该层不仅可能用于形成外围电路或者布线，也可能作为长期稳定的优质材料。
另外，按照本发明的半导体衬底，可以形成相应于离子注入入射范围的极薄多孔层。因为多孔层的孔尺寸可能被形成的很小，即不大于几十纳米，因而可除掉含在气体中的直径大于几十纳米小杂质。而且，多孔硅的厚度可以设置为很小，即不大于20μm，这样可以保证气体导通。具体地说，当用它作为气体中颗粒的过滤器时，可能制造过滤直径大于几十纳米的颗粒的过滤器，而且它的压强损耗很小。利用半导体工艺中使用的高纯硅作为衬底，不用担心来自过滤器本身的污染。
本发明涉及一种制造半导体衬底的方法，具体地说，按照本发明的一种制造半导体衬底的方法，包括下列步骤：多孔形成步骤，使硅衬底形成多孔，并且在硅衬底的至少一表面上形成多孔硅层；大孔隙率层形成步骤，在多孔硅层中形成大孔隙率的多孔硅层，并离开上述多孔硅层有一特定深度。通过一离子注入步骤来形成大孔隙率层，即把离子注入到多孔层，并达到预定深度实现上述步骤。最好使离子至少包括惰性气体，氢和氮中的一种。最好，在离子注入步骤之前，提供非多孔层形成步骤，用于在多孔硅层表面上形成非多孔层。最好，在大多孔隙率层形成步骤之后，提供连接步骤，用于在非多孔层的表面连接支撑衬底，并在连接步骤之后，进行分离步骤，在具有大孔隙率层的多孔硅层处，把硅衬底分成二部分。最好，通过下述方法进行分离步骤，即热处理硅衬底，在与硅衬底表面垂直方向加压，在与衬底表面垂直方向拉拔(drawing)，或者向表面硅衬底加剪切力。
最好，使非多孔层由单晶硅、其中一表面上形成起连接作用的硅氧化物层的单晶硅、或者单晶化合物半导体形成。支撑衬底最好是硅衬底、其中一表面上形成起连接作用的硅氧化物层的硅衬底、或者透光衬底。最好，通过阳极连接、加压、热处理或它们相结合的方法进行连接步骤。最好，在分离步骤后，进行除掉多孔硅的步骤，除掉在支撑衬底表面上露出的多孔硅层，并露出非多孔硅层。最好至少利用下述刻蚀液之一通过无电湿刻蚀进行除掉多孔硅的步骤，即利用氢氟酸、至少把醇和双氧水之一加到氢氟酸中获得的混合刻蚀液、缓冲氢氟酸、至少把醇和双氧水之一加到缓冲氢氟酸中而获得的混合刻蚀液中之一刻蚀液。在除掉多孔硅步骤后，最好进行弄平步骤，把非多孔层表面弄平。最好在含氢的气氛中进行热处理，以进行弄平步骤。
可以这样安排下列步骤，先进行多孔形成步骤，在硅衬底的两面形成多孔硅层，然后进行连接步骤，把两个支撑衬底连接到在硅衬底的两面形成的多孔硅层上。还可以如下安排，在分离步骤后，进行第2非多孔层形成步骤，在硅衬底表面上露出的多孔硅层表面上再形成非多孔层；在多孔层形成步骤之后，进行第2离子注入步骤，把离子注入到多孔硅层中，达到给定注入深度，在该多孔硅层中，形成大孔隙率的多孔硅层。最好，利用阳极氧化工艺，进行多孔形成步骤。最好在HF溶液中，进行阳极氧化步骤。
在多孔形成步骤期间，还可通过改变电流密度，进行大孔隙率层形成步骤。
在除掉残留多孔层后，如果表面平整性不够好，可通过表面弄平处理，再利用由前述方法分开的硅衬底作为硅衬底。表面弄平工艺可以是半导体工艺中通用的抛光、刻蚀等工艺。另一方面，也可以利用含氢气氛中的热处理工艺。通过选择条件，这种加热处理可以对局部存在的原子台阶进行一定程度的平整。
按照本发明的制造半导体衬底的方法，关于除掉硅衬底，可以利用多孔层，一次大面积地分离硅衬底。这样可以缩短工艺过程。而且由于离子注入，分离位置被限定在大孔隙率的多孔层内，在支撑衬底侧残留的多孔层厚度可能是均匀的，所以可以极佳选择性地除掉多孔层。
按照本发明制造半导体衬底的方法，可以利用多孔层同时大面积地预先分离硅衬底。这样为缩短工艺流程，在除掉硅衬底以便露出多孔硅层时，可以省略现有技术中主要利用的研磨、抛光、或刻蚀工艺。而且，因为，通过至少把惰性气体、氢和氮之一注入到多孔层，并达到预定深度可将分离位置限制在大孔隙率的多孔层，使得在支撑衬底一侧上保留的多孔层厚度可能是均匀的，所以可以极佳选择性地除掉多孔层。因为很难使残留的多孔层局部很薄，所以非多孔层出现在前述表面上并因此被刻蚀。这种情况下，大孔隙率的多孔层形成方法不限于离子注入方法，可以利用在阳极氧化时改变电流来形成该多孔层。具体地说，不仅可以省略现有工艺中为暴露多孔硅而主要使用的研磨，或刻蚀工艺，而且，通过除掉残留的多孔层，可以再利用去掉的硅衬底作为硅衬底。如果除掉多孔硅后表面平整性不够好，可继续进行表面弄平工艺。因为由入射范围调整分离连接的两衬底的位置，与现有技术不同，不发生在多孔硅内分离位置的偏差。这样，在除掉多孔硅时，防止了单晶硅层露出和被刻蚀，保证了厚度均匀性。可按要求次数重复利用硅衬底，直到其结构强度变差不能再利用为止。由于分离位置限定在离子注入深度附近，所以和现有技术相比，多孔层的厚度可以形成的较薄。可以使该层具有大孔隙，离多孔层表面有一稳定的深度，以便分离它，以使多孔层的结晶性不降低。
另外，不用除掉保留的多孔层，通过形成非多孔单晶硅层，可以重新利用分离的硅衬底作为本发明的硅衬底。在这种情况，按要求次数重新利用硅衬底，直到其结构强度变差不能再利用为止。
按照制造连接衬底的常规方法，研磨或刻蚀逐渐地从硅衬底的一面除掉硅衬底。这样不可能有效地利用硅衬底的两面连到支撑衬底上。另一方面，按照本发明，该硅衬度保持在衬始状态而不是保持在其表面层状态，则可利用硅衬底的两面作为主表面，并把支撑衬底分别连接到硅衬底的两个表面上，可以由一个硅衬底同时制造两个连接的衬底。这样可以缩短工艺流程和提高生产效率。在这种情况下，这样评价，在除掉保留的多孔硅后，可以重复地利用分离的硅衬底作为硅衬底。
具体地说，本发明利用的单晶硅衬底，具有成本低，平整性好，在大面积范围内均匀性好，还具有极佳的结晶性，从其一面除掉这样保留的在表面上形成的硅或化合物半导体有源层，所以能在绝缘材料上提供极少有缺陷的单晶硅层或者化合物半导体单晶层。
本发明提供一种制造半导体衬底的方法，能具有高生产效率、良好均匀性、良好可控制性，低成本等的硅或化合物半导体单晶层，并具有和在透明衬底(透光衬底)上形成的单晶片一样好的结晶性。
本发明提供一种制造半导体衬底的方法，其能在生产SOI结构的大规模集成电路时，代替昂贵的SOS或SIMOX。
按照本发明，可以在多孔硅上，形成极佳结晶性的单晶化全物半导体层，并且可以把半导体层传递到大面积绝缘衬底上，这是很经济的。于是，可以充分解决关于晶格常数和热膨胀系差别的问题，以便在绝缘衬底上形成极好结晶性的化合物半导体层。
另外，由于多孔硅机械强度低，表面积大，利用单晶层作为抛光截止层，通过选择性抛光处理，可以把本发明的多孔层除掉。
按照制造半导体衬底的方法，因为，在多孔层上形成单晶硅层后，可以形成精细结构的多孔层，所以，可以不受多孔层结构变化的影响来设定单晶层的外延生长条件。具体地说，作为发光层的精细结构多孔层，由于热处理可能发生变化，因而在形成膜的热处理后形成该层，所以可以使元件特性稳定。
按照制造半导体衬底的方法，在除掉硅衬底时，可以利用多孔层一次大面积地分离硅衬底，并可缩短工艺流程。另外，由于分离位置被离子注入限定在多孔层内，可使位于支撑衬底侧的多孔层厚度均匀，所以可以高选择地除掉多孔层。这样，甚至在由于设备尺寸或环境的变化刻蚀不稳定时，可以把非多孔薄膜转移到具有高产量的支撑衬底上，非多孔薄膜例如是单晶硅层或化合物半导体单晶层，其成本低，平整，且具有大面积均匀性和极好的结晶性。具体地，可获得在绝缘层上形成单晶硅层的SOI结构，且膜厚度均匀性好，产量高。而且，因为利用离子注入的注入区域调整分离位置，所以在多孔层内，位于支撑衬底侧的多孔层的厚度，可以是均匀的，于是便可以高选择地除掉多孔层。另外，通过除掉保留的多孔硅层，可以重新利用除掉的硅衬底作为硅衬底。如果除掉多孔硅后，表面平整性不够好，可以再进行表面弄平工艺。
本发明提供一种制造半导体衬底的方法，该方法能获得具有生产效率高、均匀性好、可控制性好、生产成本低的硅或化合物半导体单晶层，且结晶性和在透明衬底上(透光衬底)形成的单晶片一样好。
按照本发明的制造半导体衬底的方法，因为通过连接支撑衬底，可能以极佳的刻蚀率进行选择刻蚀，所以可获得SOI结构或位于支撑衬底上的化合物半导体单晶，且其平整、具有大面积的均匀性和极好的结晶性。
另外，按照制造半导体衬底的方法，可在多孔硅上形成高结晶性的单晶化合物半导体层，而且，可以把这半导体层转移到低成本的大面积绝缘衬底上。这样，可以充分解决晶格常数和热膨胀系数差别的问题，以便在绝缘衬底上形成极好结晶性的化合物半导体层。
另外，即使在离子注入时由于表面上存在杂质，没有形成离子注入区，因为多孔层本身机械强度比体硅片小，所以仍在多孔层中发生分离。于是，可以分离连接的两个衬底，而在非多孔单晶硅层中没有引起诸如破裂的损伤。
另外，因为在离子注入区具有吸收剂作用，即使存在金属杂质，在把杂质吸入离子注入区后，分开两个连接的衬底，然后再除掉离子注入区，则能有效地防止杂质污染。
因为分离区限制在多孔层中的离子注入区，在多孔层中的分离深度不分散。因此，即使选择刻蚀多孔硅的比率不够大，也能使除掉多孔硅的时间基本上保持不变，所以转移到支撑衬底上的单晶硅层厚度均匀性不会突变。
图1A和图1B是说明按照本发明第1优选实施例的半导体衬底生产工艺的示意图；
图2A到图2C是说明按照本发明第2优选实施例的半导体衬底生产工艺的示意图；
图3A到图3C是说明按照本发明第3优选实施例的半导体衬底生产工艺的示意图；
图4A到图4F是说明按照本发明第4优选实施例的半导体衬底生产工艺的示意图；
图5A到图5F是说明按照本发明第5优选实施例的半导体衬底生产工艺的示意图；
图6A到图6E是说明以前提出的半导体衬底生产工艺的示意图；
图7A到图7E是说明常规半导体衬底生产工艺的示意图；
图8A到图8E是说明按照本发明第6优选实施例的半导体衬底生产工艺的示意图；
图9A到图9G是说明按照本发明第7优选实施例的半导体衬底生产工艺的示意图；
图10A到图10G是说明按照本发明第8优选实施例的半导体衬底生产工艺的示意图；
图11A和图11B是说明阳极氧化的示意图；
图12A到图12D是表示EL元件制造工艺的剖视图。
本发明通过在前述多孔层中叠加精细多孔结构同时解决前述各种问题。
据报道，通过离子注入氦和氢到体硅片中，并且进行热处理，在浓度为1016到1017cm-3的注入区中形成直径为几纳米到几十纳米的微小孔洞。(例如，A.Van Veen，C.C.Griffioen，and，J.H.Evans，Mat.Res.Soc.Symp.Proc.107(1988，Material Res.Soc.pittsburgh，pennsylvania)p.449)。最近，已研究了利用这些微小孔洞组作为金属杂质的吸收位置。
V.Raineri and S.U.Campisano注入氦离子到体硅中，并进行热处理，以便形成孔洞组，然后，通过在衬底中形成槽暴露孔洞组的侧面，再进行氧化处理。结果，选择地氧化孔洞组，以便形成掩埋的硅氧化物层。即，他们报道，可能形成SOI结构(V.Raineri and S.U.Campisano，Appl.phys.lett.66，(1995)P.3654)。
但是，在他们的方法中，限制表面硅层和掩埋硅氧化物层的厚度，以便由于氧化使体积膨胀因而形成孔洞组和使引入的应力缓和，并且，为了选择氧化需要形成槽，使得不能在整个衬底上形成SOI结构。据报道，孔洞组的形成作为使少量元素注入到金属，同时孔洞组发生膨胀和分离的现象，这作为研究核聚变反应堆的第1反应堆壁的一部分。
1956年，Uhlir和合作者在研究半导体电抛光时发现了多孔硅[A.Uhlir，Bell syst.Tech.J.，Vol.35，333(1956)]。通过在HF酸溶液阳极氧化硅衬底，可能形成多孔硅。Unagami和合作者研究了阳极氧化中硅的分散反应，并且报道了在HF酸溶液中进行硅的阳极氧化时，要求有正的空穴，具体反应如下(T.Unagami，J.Electrochem.Soc.，Vol.127，476(1980))：
                          或者
其中，e+和e-分别表示空穴和电子，n和λ表示Si元素分解时，需要的空穴数。据报道，当满足n＞2，或λ＞4时，形成多孔硅。
由此可见，具有空穴的p型硅变成了多孔硅，而n型硅没有变成多孔硅。由Nagano和合作者及Imai证明了形成孔时具有选择性[Nagano，Nakajima.Yasuno.Oonaka.Kajiwara，Engineering Research Report of Institute of Electronics and Communication Engineers of Japan.Vol.79.SSD79-9549(1979)]，(K.Imai，Solid-State Electronics.Vol.24.159.(1981)]。
但是，已经报道，高浓度的n-型硅可能变成多孔硅(R.P.Holmstrom and J.Y.Chi，A ppl.Phys，Lett，vol.42，386(1983))，所以，重要的是选择能变成多孔的衬底，这与P型或n型导电类型无关。
通过在氢氟酸溶液中，阳极氧化硅衬底，可以形成多孔硅。多孔层有类似海绵那样的结构，包括大约10-1到10nm直径的孔穴，间隔约为10-1到10nm。和单晶硅的2.33g/cm3密度相比，通过在50％-20％范围内改变HF溶液浓度和改变电流密度，可在1.1到0.6g/cm3的范围内改变多孔层的密度。即，可以改变孔隙率。虽然多孔硅的密度不大于上述单晶硅密度的一半，但可保持单晶性能，可以在多孔层上面部分外延生长单晶硅层。但是，在不低于1000℃的温度下，内部孔穴重新排列，会损害加速刻蚀的特性。考虑到上述情况，据说低温生长如分子束外延、等离子CVD、真空CVD、光CVD、偏压溅射、或液相淀积皆适于外延生长硅层。另一方面，如果通过低温氧化等方法，在多孔层的孔壁上预先形成保护膜，高温生长也是可能的。
另外，由于多孔层内部形成很多孔洞，所以多孔层密度减少到不大于单晶硅密度的一半。结果，和体积相比表面积大大地增加，和标准单晶层相比，其化学刻蚀速度大大地增加。
虽然，多孔硅的机械强度取决于孔隙率，但认为它比体硅的强度小。例如，如果孔隙率是50％，则其机械强度是体硅机械强度的一半。具体地说，当把压力、张力、切力施加到连接片上时，多孔硅层首先破裂。当增加孔隙率时，用较弱的力就可使多孔层破裂。
通过在前述多孔层中叠加精细多孔结构，本发明同时解决了前述各种问题。
发现，当把惰性气体、氢和氮中至少一种离子注入到多孔层中，并达到预定的深度，会增加注入区的孔隙率。当用电子显微镜详细地观察注入层时，发现在先前形成的多孔层中的孔壁中形成很多微小孔洞。具体地说，形成精细结构。照射紫外光时，证实了在波长为700nm附近有发光现象。
如果进一步选择注入条件，可以在离子注入伸进的区域的深度处，分离多孔硅。
利用非常低的温度进行氧化，预先在多孔硅的孔壁上形成薄膜，则可以改善分离工艺均匀性或者可用较小注入量来完成分离工艺。离子注入后进行热处理，可以简化分离工艺。
在至少在多孔硅上形成一层诸如非多孔单晶硅层的非多孔膜后，或者，不形成上述的膜，把惰性气体、氢和氮中至少一种离子注入到多孔层中，到达预定深度，则注入区的孔隙率增加。如果把上述的硅衬底连到支撑衬底上，然后向连接的衬底加机械力或者进行热处理，甚至不经上述处理，也可以在离子注入的多孔硅层区的某部分把连接的两个衬底分离成两部分。
用足够厚的弹性或刚性物体支撑离子注入层的两个侧面，可以大面积地均匀地进行分离。另外，通过向衬底加力，热处理或者用超声波照射衬底，可能容易分离衬底。
即使在要进行离子注入的表面上存在杂质，而没有形成离子注入区，由于多孔层本身的机械强度小于体硅的机械强度，在多孔层内也发生分离。这样，也可以分离连接的两个衬底，而不会在非多孔的单晶硅层中产生破裂或裂纹。换句话说，通过选择离子注入和热处理的时间和诸如注入剂量和能量的注入条件，可以选择分离的情况。另外，通过控制阳极氧化的条件，在离多孔层表面固定深度处形成大孔隙率的层。
利用刻蚀、抛光等方法，选择地除掉保留在分离衬底表面上的多孔层，露出支撑衬底上面的单晶硅层。另一方面，在除掉保留的多孔硅后，可以再形成具有多孔硅的Si衬底，然后形成单晶硅层，至少把惰性气体，氢，和氮中的一种注入到多孔层中达到预定深度，然后再把它连到支撑衬底上即，可以重新利用该硅衬底。并且，如果对留有多孔硅层的硅衬底、在包含氢等的还原气氛中热处理，多孔硅表面变成平整光滑的表面，结果可成功地形成单晶硅层。把单晶硅层连到支撑衬底上，也可再利用硅衬底。
按照这种方法，因为分离部分限制在多孔层中的离子注入区中，多孔层中的分离区的深度不分散。这样，如果选择刻蚀多孔硅的比率不够大，可以基本上以恒定的时间除掉多孔硅，使得在支撑衬底上提供的单晶硅层厚度均匀性不受破坏。
按照常规的制造连接衬底的方法，利用研磨或者刻蚀方法，从其一侧逐渐除掉硅衬底。所以不可能有效地利用硅衬底的两面连接支撑衬底。另一方面，按照本发明，硅衬底保持在初始状态而不是处于其表面层状态，以致于利用硅衬底的两个面作为主表面，分别把支撑衬底连到硅衬底的两表面上，可由一个硅衬底同时制造两个连接的衬底。由此可见，在这种情况，在除掉保留的多孔硅后，可以重新利用该硅衬底作为一个硅衬底。
支撑衬底可以是，例如，透光衬底，诸如硅衬底、其上形成硅氧化物层的硅衬底、石英玻璃衬底或者玻璃衬底，或者是金属衬底，但对此不特别限制。
在硅衬底的多孔硅层上形成的薄膜，可以是，例如，非多孔单晶硅薄膜、如GaAs或InP化合物半导体膜、金属膜或碳膜，对此并不特别限制。另外，不必在整个多孔硅层上面形成薄膜，可利用构图工艺部分地刻蚀薄膜。
第1实施例
如图1A所示，首先制备单晶硅衬底11，然后把它的表面层形成多孔层。标号12表示获得的多孔层。如图1B所示，把惰性气体、氢、氮中的至少一种离子注入到多孔层12中。在多孔层12中形成大孔隙率的多孔层13。不特别限定注入离子的电荷条件。如此设定加速能量，使离子伸入区域对应于所要求离子注入的深度。根据注入剂量，改变要形成的微小孔洞的尺寸和密度，但是不小于大约1×1013cm-2，和最好为1×1014cm-2。当伸入区域较深时，可以利用沟道离子注入。注入后，按照需要进行热处理。在氧化气氛的热处理气氛的情况，氧化孔的壁，注意防止硅区由于过氧化而全部变成硅氧化物。
当把汞灯、氙灯等较短波长的光照射到制造样品时，该样品发出波长约780nm的红光。即证实了产生光致发光作用。或者可以形成EL(电致发光)元件。
图1B表示本发明的半导体衬底。层13是通过上述离子注入而获得的大孔隙率的多孔硅层。表现出发光现象的精细多孔结构，在整个晶片上大面积地均匀形成。而且，在表面上保持金属光泽，即不象现有技术那样粗化，所以容易设置金属布线。
第2实施例
如图2A所示，首先制备硅单晶衬底21，然后在其表面层上形成多孔硅。标号22表示获得的多孔层。如图2B所示，把惰性气体、氢和氮中至少一种离子注入到多孔层22中。然后，在多孔层22中形成具有大孔隙率的多孔层(离子注入层)23。不特别限制注入离子的电荷条件。如此设定加速能量，使离子伸入区域对应于所要求离子注入的深度。根据注入剂量，改变要形成的微小的孔洞的尺寸和密度，但是不小于大约1×1014cm-2和最好为1×1015cm-2。当伸入区域较深时，可采用沟道离子注入。注入后，进行热处理或者把压力、张力、切力中至少一种力，在与表面垂直的方向，根据需要加到晶片上，结果把半导体衬底以离子注入层为界分成两部分。在氧化热处理的情况，氧化孔壁，注意防止硅区由于过氧化而全部变成硅氧化物。
图2C表示利用本发明获得的超薄多孔衬底。由于离子注入引入内部应力，经热处理等启动，衬底自动地进行分离，在整个衬底表面上，可以均匀地形成超薄多孔结构。由该衬底的一个主表面向另一个主表面，形成多孔结构的孔。因此，当向一个主表面加压注入气体时，则由另一表面射出。在这种情况下，因为多孔结构的孔尺寸是在几纳米到几十纳米，比该尺寸大的粒子不能通过。另一方面，虽然，压力损耗取决于超薄多孔衬底的孔尺寸，孔密度和厚度，但是如果多孔层的厚度不大于约20μm，则衬底的强度和压力损耗可以限制在实用范围内。
第3实施例
如图3A所示，首先制备单晶硅衬底31，然后把其表面形成多孔层。标号32表示获得的多孔层。接着，如图3B所示，在多孔层上形成至少一层33。任选单晶硅膜、多晶硅膜、非晶硅膜、金属膜、化合物半导体膜、超导膜等中的膜作为要形成的膜33。
如图3C所示，把惰性气体，氢和氮中的至少一种离子注入到多孔层32中。然后在多孔层32中，形成大孔隙率的多孔层34。不特别限制注入离子的电荷条件。如此设置加速能量，使离子伸入区域相应于要求离子注入的深度。根据注入剂量改变要形成微小孔洞的尺寸和密度，但是，不小于大约1×1014cm-2，最好为1×1015cm-2。当设定伸入的区域较深，可以利用沟道离子注入。离子注入后，按照要求进行热处理。在氧化热处理的情况，氧化孔壁，以防止硅区因过氧化而全部变成硅氧化物。
当用汞灯、氙灯等的较短波长的光照射到生产的样品时，该样品发出大约780nm的红光。即，证实了光致发光现象。或者可形成一个EL元件。
通过形成把电压施加到利用离子注入等在多孔层上形成的大孔隙率的多孔层的结构，形成了EL元件。例如，当把P+衬底121转变成多孔的衬底时，按下述方法形成EL元件，即用离子注入方法，使离子注入到恒定深度，或者利用热扩散等方法扩散离子，把磷离子等注入到多孔层122，该多孔层包括在表面处形成的大孔隙率的多孔层123，在大孔隙率的多孔层123中，或者在其附近形成pn结。部分127是具有大孔隙率的多孔层的n区，该区是按上述方法获得的。
把电极125和126设置在衬底和多孔部分的表面。利用下述工艺，在多孔部分的表面形成电极，该工艺包括在形成该电极之前，在多孔部分形成外延硅层124，然后在外延层上形成电极(图12C)。如图12D所示，按要求除掉部分外延硅层，以便容易使EL的光穿透。
图3B表示按照本发明的半导体衬底。在整个晶片的大面积中均匀地形成表现出发光现象的精细多孔结构。其表面保持金属光泽，即，没有出现已有技术中出现的破裂等现象，容易进行金属布线。
第4实施例
如图4A所示，首先制备硅单晶衬底41，然后在其表面形成多孔硅。标号42表示已获得的多孔层。接着如图4B所示，在多孔层上形成至少一层非多孔薄膜43。在单晶硅膜、多晶硅膜、非晶硅膜、金属膜、化合物半导体膜、超导膜等中任意选择要形成的膜。或者可以形成诸如MOSFET的元件结构。
如图4C所示，把惰性气体、氢、氮中至少一种离子注入到多孔层42中，以便形成注入层44。当用透射电子显微镜观察离子注入层时，可看到无数微细孔洞。不特别限制注入离子的电荷条件。如此设置加速能量，使离子伸入区域对应于要求离子注入的深度。根据注入量，改变要形成微孔洞的尺寸和密度，但不应小于1×1014cm-2，最好是1×1015cm-2。当设定伸入区域较深时，可以利用沟道离子注入。在注入后，按照要求进行热处理。在氧化热处理的情况，氧化孔壁，以防止硅区因过氧化而全部变成硅氧化物。
如图4D所示，在室温使支撑衬底45和第1衬底表面相互贴合后，通过阳极氧化粘结、加压、热处理、及其组合来连接它们。结果，两个衬底牢固地相互连接在一起。
在淀积单晶硅时，最好，利用热氧化等工艺，在单晶硅表面形成硅氧化物后进行连接。另一方面，可从硅衬底、其上形成有硅氧化膜的硅衬底、如石英的透光衬底、蓝宝石等衬底中选择支撑衬底，但是不限于此，只要作为连接的表面是非常平整就行。可在其间插入绝缘层的三层中进行连接。
接着，在多孔硅层42中的离子注入层44处，把衬底分开(图4E)。第2衬底一侧的结构，包括多孔硅层42，非多孔薄膜(例如，单晶硅层)43，和第2衬底45。
然后，选择地除掉多孔硅层42。在非多孔薄膜是单晶硅的情况，只把多孔硅层42进行无电湿式化学刻蚀，其中利用至少一种下述刻蚀溶液，即一般硅刻蚀溶液、作为多孔硅选择刻蚀溶液的氢氟酸、把醇和双氧水中至少一种加到氢氟酸中的混合溶液、缓冲氢氟酸、把醇和双氧水中至少一种加到缓冲氢氟酸中的混合溶液，以把预先在第1衬底的多孔层上形成的膜保留在第2衬底上。如上所述，由于多孔硅的表面积大，利用一般硅刻蚀液，只有多孔硅层被选择地刻蚀。另外，利用单晶硅层43作为抛光停止层，通过选择抛光，可以除掉多孔硅层42。
在多孔层上形成化合物半导体层的情况，利用对硅刻蚀速度大于对化合物半导体刻蚀速度的刻蚀液，只有多孔硅层42被化学刻蚀，结果使厚度减薄的单晶化合物半导体层43保留在绝缘衬底45上。另外，利用单晶化合物半导体层43作为抛光停止层，通过选择抛光，可以除掉多孔硅层42。
图4F表示本发明的半导体衬底。在绝缘衬底45上面，在整个晶片大面积内形成诸如单晶硅薄膜43的非多孔薄膜，该膜平整、均匀、厚度减薄。对于生产绝缘的电气元件，可以适当地利用上述获得的半导体衬底。如果表面平整特性达到不能许可的程度，在除掉残留多孔硅后和进行表面整平后，可以重新利用硅单晶衬底41作为一个硅单晶衬底41。
另外，可以再形成非多孔薄膜，而不除掉多孔硅，以便提供如图4B所示的衬底，然后，按照图4C到4F的工艺对它进行处理。
第5实施例
如图5A所示，首先制备单晶硅衬底，然后把它的两个表面制成多孔硅。标号52和53表示获得的多孔层。接着，如图5B所示，在每一多孔层上形成至少一个非多孔膜54和55。从单晶硅膜、多晶硅膜、非晶硅膜、金属膜、化合物半导体膜、超导膜等中，任意选择要形成的膜。或者可以形成诸如MOSFET的元件结构。
如图5C所示，把惰性气体、氢、氮中至少一种离子注入到多孔层52和53中，以便形成注入层56和57。当用透射电子显微镜观察注入层时，可以看到无数微细孔洞，因此孔隙率变大。不特别限制注入离子的电荷条件。如此设置加速能量，使离子伸入区域与要求离子注入深度相对应。根据注入剂量，改变要形成微细孔洞的尺寸和密度，但是不小于大约1×1014cm-2，最好是1×1015cm-2。当设置伸入区域较深时，可以利用沟道离子注入。注入后，根据需要进行热处理。在氧化热处理的情况，氧化孔壁，这样防止硅区由于过氧化被全部变成硅氧化物。
如图5D所示，在室温使支撑衬底58和59与第一衬底的非多孔薄膜54和55的表面相互贴合后，通过阳极氧化粘结、加压、热处理或这些工艺的组合，把它们连接在一起。结果，三个衬底相互牢固地耦连在一起。另外，可以在其间插入绝缘薄膜的5层衬底中进行连接。
在淀积单晶硅时，最好在通过热氧化等在单晶硅的表面形成硅氧化物后，进行连接。另一方面，可以从硅衬底、其上形成有硅氧化物膜的硅衬底、诸如石英的透光衬底、蓝宝石衬底等中选择支撑衬底，但对此不特别限制，只要作为连接的表面是非常平整就可以。
可以在其间插入绝缘薄层的三个衬底中进行连接。
接着，在多孔硅层52和53中的离子注入层56和57处，把衬底分开(图5E)。两个支撑衬底的每一个侧面，形成有多孔硅层52、53，非多孔薄膜(例如，单晶硅层)54和55，支撑衬底58和59。
然后，选择地除掉多孔硅层52、53。在非多孔薄膜是单晶的情况，利用至少一种下述刻蚀液，仅仅使多孔硅层52和53受到无电湿法化学刻蚀，这些刻蚀液是，一般硅刻蚀液，作为多孔硅选择刻蚀液的氢氟酸，把醇和双氧水中至少一种加到氢氟酸中的混合溶液，缓冲氢氟酸，把醇和双氧水中至少一种加入到缓冲氢氟酸中的混合溶液，使预先在第1衬底多孔层上形成的膜保留在支撑衬底上。如上面详细叙述那样，由于多孔硅有非常大的面积，利用一般硅刻蚀液只有多孔硅层被选择地刻蚀掉。另外，利用单晶硅层54和55作为抛光停止层通过选择抛光，可以除掉多孔硅层52和53。
在多孔硅层上形成化合物半导体层的情况，利用对硅刻蚀速度大于对化合物刻蚀速度的刻蚀液，只有多孔硅层52和53被化学刻蚀，使减薄厚度的单晶化合物半导体层54和55保留在绝缘衬底上。另外，利用单晶化合物半导体层54和55作为抛光停止层，通过选择抛光，除掉多孔硅层52和53。
在图5F中，表示了本发明的半导体衬底。在支撑衬底上，在整个晶片上大面积地形成诸如单晶硅薄膜54和55的非多孔薄膜，其平整、均匀地减薄了厚度，这样以致于同时形成了两个半导体衬底。这样获得的半导体衬底，可适用于制造绝缘的电气元件。
如果表面平整度是差到不能允许的程度，在除掉保留的多孔硅以后及进行表面平整化后，可以把第1硅单晶衬底51作为另一个第1硅单晶衬底51。另外，可以再形成非多孔薄膜，而不用除掉多孔硅，以便提供如图5B所示的衬底，然后，把它按图5C到图5F所示的工艺进行处理。支撑衬底58和59，不必彼此相同。
第6实施例
参看图8A到图8E，说明第6实施例。
首先，阳极氧化单晶硅100，形成多孔硅层101(图8A)。在这种情况，衬底表面层上变成多孔硅的厚度为几微米到几十微米。可以阳极氧化整个硅衬底100。
参看图11A和图11B，说明形成多孔硅的方法。首先制备p-型单晶硅衬底600作为衬底。也可以利用n-型硅衬底。但是在这种情况，需要把衬底限制在低阻衬底，或者用光照射到衬底的表面，以便容易产生空穴。在如图11A所示的装置中，设置衬底600。具体地说，衬底的一面和其中有负电极606的氢氟酸溶液604相接触，衬底的另一面和正金属电极605相接触。另一方面，如图11B所示，在溶液604’中可以设置一个正电极605′。总之，首先将衬底由和氢氟酸相接触的负电极一侧变成多孔硅。作为氢氟酸溶液604，一般利用浓缩的氢氟酸(49％HF)，因为如果用纯水稀释(H2O)氢氟酸，刻蚀虽然取决于电流大小，但从某一浓缩开始，所以这不是最好的。在阳极氧化期间，在衬底600表面产生鼓泡。可以加入醇作为表面活化剂可有效地除掉鼓泡。象醇那样，可以利用甲醇、酒精、丙醇或异丙醇等。代替表面活化剂，可以利用搅拌器搅拌溶液，以便实现阳极氧化，负电极606是由诸如金(Au)或铂(Pt)材料制成的，它不被氢氟酸溶液刻蚀。正电极605的材料可以是通常利用的金属。另一方面，因为相对于整个衬底600进行阳极氧化时，氢氟酸溶液604达到正电极605，所以，最好用耐氢氟酸溶液的金属膜涂覆正电极605的表面。阳极氧化最大电流是几百mA/cm2，而最小电流是任意的，但不是零。由在多孔硅表面上进行优质外延生长的区域，确定电流值。通常，电流值增加，阳极氧化速度增加，多孔硅层密度减少。也就是孔体积增加。这会改变外延生长的条件。
在这样形成的多孔层101上面，外延生长非多孔的单晶硅层102(图8B)。
接着，氧化外延层102的表面(包括热氧化)，以便形成二氧化硅层103(图8C)。这是需要的，因为如果在下步工艺把外延层直接连到支撑衬底上，杂质将在交界面处析出，原子的悬挂键在界面处增加，这将是使薄膜器件产生不稳定特性的原因。但是，这种工艺不是必需的，对于上述现象不严重的器件结构，可以把它省略。SiO2层103作为SOI衬底的绝缘层，应当在至少要连接的衬底一侧上形成。有各种方法，用来形成绝缘层。
对于氧化，要这样设定氧化膜的厚度，它能防止由大气中进入连接界面的污染杂质的影响。
此外，如此进行前述离子注入，以便在多孔硅层101中形成大孔隙率的层。
制备衬底100和支撑衬底110，衬底100具有前述外延表面和氧化表面，支撑衬底110具有在该表面上形成的SiO2层104。支撑衬底110可以是其表面被氧化(包括热氧化)的硅衬底、石英玻璃、结晶玻璃、其上淀积有二氧化硅层的任意衬底等等。也可以利用没有SiO2层的硅衬底作为支撑衬底。
在清洁处理后，把前述两衬底连接在一起(图8D)。按照清洁处理(例如，氧化之前)常规半导体衬底的方法，进行清洁处理。
连接后，通过对整个衬底加压，可以增加连接强度。
接着，热处理连接的衬底。虽然较高温度适合热处理，但是温度太高，多孔层101趋于引起结构变化，或者把衬底所含杂质扩进外延层。于是，需要选择不产生上述现象的温度和时间。更具体地说，大约600℃到1100℃是适合的。另一方面，有这样的衬底，不能进行高温热处理。例如，在由石英玻璃制造的支撑衬底110情况下，因为硅和石英热膨胀系数的差别，可仅在不大于200℃的温度下，进行热处理。如果超过这个温度，连接衬底可能分开，或者由于应力引起破裂。在它能忍耐下面工艺中进行的研磨或刻蚀体硅片100产生的应力情况下，该热处理是充分的。因此，即使温度不大于200℃，也可能利用关于活化的最佳表面处理条件，进行热处理工艺。
然后，利用前述方法，把衬底在具有大孔隙率的多孔硅层处分成两部分。除了离子注入以外，可以在阳极氧化时通过改变电流形成有大孔隙率的层。
接着，选择地除掉硅衬底部分100和多孔部分101，而保留外延层102(图8E)。利用这种方法，获得了SOI衬底。
可以把下述工艺过程增加到前述工艺过程之中：
(1)在氧化(预氧化)的多孔硅层中相邻孔之间壁，即多孔层孔内壁的厚度是很小的，即几纳米到几十纳米。如果在形成外延硅层或者连接后进行热处理时，对多孔层进行高温热处理，孔壁可能结块变大，以致于孔壁可能阻塞孔从而降低刻蚀速度。考虑到上述情况，在形成多孔层后，在孔壁上形成薄氧化膜，以便抑制孔壁的扩大。另一方面，因为需要在多孔层上外延生长非多孔单晶硅层，所以需要只在孔内壁表面进行氧化，使多孔层的孔壁内部保持单晶特性。最好使要形成的氧化膜是在几埃到几十埃的范围。通过在温度为200℃到700℃，最好在250℃到500℃的氧气氛中进行热处理，形成上述厚度的氧化膜。
(2)氢气烘焙工艺
本发明人在No.EP553852A2中公开了通过在氢气中进行热处理，可以除去硅表面上的小凸凹不平点，以获得光滑的硅表面。在本发明中，也可以利用氢气中的烘焙。例如，在形成多孔硅层后和形成外延硅层前，进行氢气烘焙。除此之外，可以对刻蚀除掉多孔硅后获得的SOI衬底进行氢气烘焙。在形成外延硅层之前进行氢气烘焙工艺，由于硅原子迁移形成多孔硅表面，使多孔表面致密。当在多孔表面处于致密状态时形成外延硅层时，外延硅层的晶体缺陷减少。另一方面，在刻蚀多孔硅层后，进行氢气烘焙处理，可使由于刻蚀外延硅层表面或多或少变成粗糙的表面变成平滑的表面，从净化室必然进入交界面的硼，以及由多孔硅层热扩散进外延硅层中的硼可以被除掉。
第7实施例
参照图9A到图9G，叙述第7优选实施例。与图8A到图8E中的标号相同的图9A到图9G的标号，表示的部分与图8A到图8E表示的部分相同。在图8A到图8E中所示的实施例中，要相连的两个衬底的表面是二氧化硅层103和二氧化硅层104。但是，这些表面中的两个表面不必都是二氧化硅层，而它们中的至少一个是由二氧化硅组成。在该优选实施例中，形成在多孔硅层上的外延硅层1102的表面连接到形成在硅衬底1110的氧化膜1104的表面上，通过热氧化外延硅层1102的表面形成的氧化膜1103的表面连到不被氧化的硅衬底1110的表面。本优选实施例的其它工艺，可以与图8A到图8E所示实施例的工艺相同。
第8实施例
参看图10A到图10G叙述第8优选实施例。与图8A到图8E相同的图10A到图10G的标号，表示的部分与图8A到图8E表示的部分相同。本优选实施例的特征是，与由外延硅膜形成的衬底相连接的衬底是由玻璃材料1210组成的，玻璃材料包括有石英玻璃和蓝玻璃。在本优选实施例中，外延硅层1102连到玻璃衬底1210，由外延硅层1102表面的热氧化层形成的氧化膜1103连接到玻璃衬底1210。在本优选实施例中，其它工艺与图8A到图8E所示实施例的工艺相同。
下面利用相关实例详细地叙述本发明。但是，本发明不限于此。实例1
第1p型或n型(100)单晶硅衬底，厚度为625μm，电阻率为0.01Ω.cm，直径为6英寸，在HF酸溶液中进行阳极氧化。
阳极氧化条件如下：
电流密度：5(mA·cm-2)
阳极氧化溶液：HF∶H2O∶C2H5OH＝1∶1∶1
时间：12(分)
多孔硅厚度：10(μm)
孔隙率：15(％)
接着，把5×1016cm-2的He+离子注入到衬底多孔的一面内，其中加速电压为30Kev。然后，把衬底在850℃在真空中热处理8小时。
当用水银(汞)灯的光照射衬底时，证实发出了波长为750nm左右的红光。实例2
制备两个第1p型(100)单晶硅衬底，每一个的厚度为625μm、电阻率为0.01Ω·cm、直径为6英寸，将其中之一在HF酸溶液中进行阳极氧化。
阳极氧化条件如下：
电流密度：                        5(mA·cm-2)
阳极氧化溶液：                   HF∶H2O∶C2H5OH＝1∶1∶1
时间：                            12(分)
多孔硅厚度：                      10(μm)
孔隙率：                          15(％)
把5×1016cm-2的He+离子注入到阳极氧化衬底的多孔一侧和另一衬底的表面内，其中加速电压为30Kev。接着把5×1014cm-2的磷离子注入到阳极氧化衬底的多孔一侧和另一衬底的表面内，其中加速电压为100Kev。然后，把这些衬底在850℃在真空中热处理8小时。并且，在表面上面淀积ITO电极。
在Si衬底和ITO电极之间加电压时，在多孔衬底处发现有波长为大约750nm的光产生，而在另一衬底没有发现光产生。实例3
制备两个第1p型或n型(100)单晶硅衬底，每个厚625μm、电阻率为0.01Ω·cm、直径6英寸、将其中的一个衬底在HF酸溶液中进行阳极氧化。
阳极氧化条件如下：
电流密度：                    5(mA·cm-2)
阳极氧化溶液：               HF∶H2O∶C2H5OH＝1∶1∶1
时间：                        12(分)
多孔硅厚度：                  20(μm)
孔隙率：                      15(％)
把阳极氧化的衬底在400℃在氧气氛中氧化1小时。通过氧化，使多孔硅的孔内壁上生长一层热氧化膜。接着，把1×1017cm-2的氢离子注入到多孔衬底的整个多孔一侧表面内和另一衬底的整个表面内，其中利用的加速电压为0.76Mev。
当这些衬底在真空中在1000℃热处理1小时的时候，多孔层在相应于离子注入区的大约1μm厚的整个衬底处均匀地分开，而在非多孔衬底处仅仅形成象小丘一样的许多凸起。
实例4
第1p-型(100)单晶硅衬底，厚度为625μm，电阻率为0.001Ω.cm，直径为6英寸，在HF酸溶液中进行阳极氧化。阳极氧化条件如下：电流密度：        5(mA·cm-2)阳极氧化溶液：   HF∶H2O∶C2H5OH＝1∶1∶1时间：            12(分)多孔硅厚度：      10(μm)孔隙率：          15(％)
把该衬底在400℃氧气氛中氧化1小时。通过氧化，在多孔硅的孔内壁生长一层热氧化层。利用CVD(化学汽相淀积)在多孔硅上外延生长0.1mm单晶硅。生长条件如下：
源气体：                 SiH2Cl2/H2
气体流速：                0.5/180升/分
气体压力：                80Torr(乇)
温度：                    900℃
生长速度：                0.3μm/分
把5×1016cm-2的He+离子注入到阳极氧化的衬底的多孔一侧和另一衬底的表面中，其中加速电压为30Kev。接着，把5×1014cm-2的磷离子注入到阳极氧化衬底的多孔一侧和另一衬底的表面内，其中加速电压为100Kev。然后，把该衬底在850℃在氩气中热处理8小时。接着，在各表面上淀积ITO电极。
当把电压加在硅衬底和ITO电极之间时，在多孔的衬底中产生波长大约750nm的光。
实例5
制备两个第1p型或n型(100)单晶硅衬底，每个衬底的厚度为625μm、电阻率为0.01Ω.cm、直径为6英寸，在HF酸溶液中进行阳极氧化。阳极氧化条件如下所述：电流密度：                        5(mA·cm-2)阳极氧化溶液：                   HF∶H2O∶C2H5OH＝1∶1∶1时间：                            12(分)多孔硅厚度：                      3(μm)孔隙率：                          15(％)
在400℃氧气氛中氧化衬底1小时。通过氧化，在多孔硅的孔内壁生长一层热氧化膜。利用CVD(化学汽相淀积)方法，在多孔硅上面，外延生长0.15μm的单晶硅，生长条件如下：源气体：                    SiH2Cl2/H2气体流速：                   0.5/180升/分气体压力：                   80Torr(乇)温度：                       950℃生长速度：                   0.3μm/分
此外，通过热氧化，在每一外延硅层的表面上形成100nm的SiO2层。
接着，把1×1017cm-2的He+离子注入到仅一个衬底的多孔一侧，加速电压为50Kev。
SiO2层表面和由500nm SiO2层形成的分开制备的支撑硅衬底的表面相互叠加和接合，然后在1000℃下热处理2小时，以增加连接强度。接着，在相应于离子注入伸入区域的位置，完全分离两个衬底。利用光学显微镜详细观察分离的表面，但没有发现初始连接界面的暴露部分。另一方面，在没注入氦离子的衬底上面，没有引起外貌的变化，各衬底保持相互连接。利用常规半导体所用的磨床，研磨连接衬底(没有注入氦离子的)的多孔硅衬底一面，以暴露多孔硅层。但是，由于研磨精度不够高，不能暴露出整个多孔层。
此后，在49％的氢氟酸和30％双氧水的(比例为1∶5)混合溶液中，振动保留在支撑衬底的多孔硅层，以便进行选择刻蚀。不刻蚀保留的单晶硅层，以便利用单晶硅作为刻蚀停止层，选择地刻蚀多孔硅并且将之全部除掉。
非多孔单晶硅在刻蚀液中的刻蚀速度非常低，以致于选择刻蚀相对于多孔层的刻蚀速度的比不小于105，并且，从实际观察出发，可以忽略非多孔层的刻蚀量(大约几十埃)。
具体地说，在硅氧化膜上形成0.1μm的单晶硅层。即使选择刻蚀多孔硅也不会使单晶硅层发生变化。
利用透射电子显微镜观察，证明，没有新的晶体缺陷引入硅层，并且保持了优良的结晶特性。
即使没有在外延硅层上形成氧化膜，也获得类似的结果。
实例6
制备两个第1p型或n型(100)单晶硅衬底，每个衬底厚625μm，电阻率0.01Ω.cm，直径6英寸，然后把它在HF酸溶液中阳极氧化。阳极氧化条件如下：电流密度：                 5(mA·cm-2)阳极氧化溶液：            HF∶H2O∶C2H5OH＝1∶1∶1时间：                     12(分)多孔硅厚度：               10(μm)孔隙率：                   15(％)
把衬底在400℃氧气氛中氧化1小时。通过氧化，在多孔硅的孔内壁生长一层热氧化膜。利用CVD(化学汽相淀积)方法，在多孔硅上，外延生长0.15μm的单晶硅。生长条件如下所述。膜厚的精确性控制在±2％。源气体：                  SiH2Cl2/H2气体流速：                 0.5/180升/分气体压力：                 80Torr(乇)温度：                     950℃生长速度：                 0.3μm/分
另外，通过热氧化，在每个外延硅层的表面形成100nm的SiO2层。接着，把5×1016cm-2的氢离子只注入到其中一个衬底的多孔层一侧，加速电压是50Kev。
把SiO2层的表面和形成有500nm二氧化硅层的分开制备的支撑硅衬底的表面相互叠合在一起，然后在1000℃下热处理2小时，以便增加连接强度。两个衬底在相应于离子注入伸入区域的位置被完全分开。利用光学显微镜详细观察分开的表面，没有发现初始连接界面的暴露部分。另一方面，在没有注入氢的衬底，没有引起外貌的变化，而且衬底保持相互连接。利用通常半导体所用的磨床，研磨连接衬底的多孔衬底的一侧，(没有注入氢离子)，以便露出多孔层。但是，由于研磨精度不够高，保留多孔层的厚度是1到9μm。
以后，为了选择刻蚀，在49％氢氟酸和30％双氧水的混合溶液(比例为1∶2)中，振动保留在支撑衬底的多孔硅层。没有刻蚀地保留单晶硅，以便利用单晶硅作为刻蚀停止层选择地刻蚀多孔硅并且将之全部地除掉。
在刻蚀液中的非多孔单晶硅的刻蚀速度非常低，以致于选择刻蚀相对于多孔硅的刻蚀速度不低于105，并且从实际考虑可以忽略非多孔层的刻蚀量(约几十埃)。
具体地说，在硅氧化物膜上，形成厚度为0.1μm的单晶硅层。在100个位置测量形成的单晶硅层的厚度。注入氢离子的厚度均匀性是101nm±3nm，没注入氢离子的厚度均匀性是101nm±7nm，这样证明了由于多孔硅厚度的分散影响，使厚度分布均匀性下降。
此后，在氢气氛中，在1100℃进行热处理，时间为1小时。
利用原子间力显微镜评估表面粗糙度，在50μm见方的区域的均方粗糙度是大约0.2nm，这与市场出售的硅片情况一样。
用透射电子显微镜分区观察，结果证明没有新的晶体缺陷引入硅层中，并且保持了优良的结晶特性。
即使没有在外延硅层的表面形成氧化膜，也可以获得相同的结果。
同时，为了选择地刻蚀，在49％氢氟酸和30％双氧水的混合溶液(1∶2)中，振动保留在硅衬底上的多孔硅层。没有刻蚀地保留单晶硅，以便利用单晶硅作为刻蚀停止层，选择地刻蚀多孔硅，并且将之全部地除去，该硅衬底可以再用于多孔形成工艺中。
实例7
制备两个第1p型或者n型(100)单晶硅衬底，每个衬底厚度为625μm，电阻率为0.01Ω.cm，直径为5英寸，然后在HF酸溶液中进行阳极氧化。阳极氧化的条件如下：电流密度：                     5(mA.cm-2)阳极氧化溶液：                HF∶H2O∶C2H5OH＝1∶1∶1时间：12(分)多孔硅厚度：                   10(μm)孔隙率：                       15(％)
把衬底在400℃氧气氛中氧化1小时。通过氧化，在多孔硅的孔内壁上生长一层热氧化膜。利用CVD(化学汽相淀积)方法，在多孔硅上外延生长0.55μm的单晶硅。生长条件如下。薄膜厚度的精度控制在±2％。源气体：                     SiH2Cl2/H2气体流速：                    0.5/180升/分气体压力：                    80Torr(乇)温度：                        900℃生长速度：                    0.3μm/分
通过热氧化，在每个外延硅层的表面上，形成100nm的二氧化硅层。
接着，把5×1017/cm2的氢离子只注入到其中的一个衬底的多孔硅一侧，其中利用的加速电压为100Kev。
把二氧化硅层表面和分开制备的支撑石英衬底的表面分别暴露在氧等离子体中，然后把它们重叠并贴在一起，在200℃下热处理2小时，以便增加连接强度。在与晶片垂直的方向，把足够的压力均匀地加在整个连接片子上。然后，在离子注入区把多孔硅层分成两部分。
另一方面，当再把压力施加在衬底上(没注入氢离子)时，把多孔硅分成两部分。但是，当观察分开的多孔层时，部分单晶硅层产生破裂，该衬底不能再用于下面的工艺中。
以后，为了选择刻蚀，在49％氢氟酸和30％双氧水的混合溶液(1∶2)中，振动在第2衬底上保留的多孔硅层。没有刻蚀地保留单晶硅层，利用单晶硅层作为刻蚀的停止层，选择地刻蚀多孔硅，并且将之全部去掉。
在刻蚀液中刻蚀非多孔单晶硅的速度非常低，以致于相对于多孔层的刻蚀速度的选择比率不小于105，从实际出发，可以忽略非多孔层的刻蚀量(大约几十埃)。
具体地说，在硅氧化物膜上，形成0.5μm的单晶硅层。在100处测量形成的单晶硅的厚度。用氢离子注入的厚度均匀性是501nm±11nm。
以后，在1100℃在氢气氛中热处理1小时。利用原子间力显微镜观察表面粗糙度。在50μm见方区域的均方粗糙度是约0.2nm，这与市场上买到的硅片情况一样。
利用透射电子显微镜通过分区观察，证明没有新的晶体缺陷引入硅层内，并且保持良好的结晶特性。
即使没有在外延硅层表面上形成氧化膜，也能获得相同的结果。
利用CVD(化学汽相淀积)方法，在保留在第1衬底侧面的多孔硅上，再外延生长0.55μm的单晶硅。生长条件如下。膜厚的精度控制在±2％。源气体：                 SiH2Cl2/H2气体流速：                0.5/180升/分气体压力：                80Torr(乇)温度：                    900℃生长速度：                0.3μm/分
当通过刻蚀显示缺陷来评价单晶硅层的晶体缺陷密度时，缺陷密度是大约1×103/cm2，该衬底可以再用于离子注入和连接工艺。
即使在外延硅层的表面没有形成氧化层，也能获得类似的结果。
实例8
制备两个第1p型或n型(100)单晶硅衬底，每个衬底厚625μm，电阻率为0.01Ω.cm，直径为6英寸，然后在HF酸溶液中进行阳极氧化。
阳极氧化的条件如下：
电流密度：                          5(mA·cm-2)
阳极氧化溶液：                     HF∶H2O∶C2H5OH＝1∶1∶1
时间：                              12(分)
多孔硅厚度：                        10(μm)
孔隙率：                            15(％)
把衬底在400℃氧气氛中氧化1小时。通过氧化，在多孔硅的孔内壁生长热氧化膜。利用CVD(化学汽相淀积)方法，在多孔硅上面外延生长0.15μm的单晶硅。生长条件如下。膜厚的精度控制在±2％。源气体：                      SiH2Cl2/H2气体流速：                     0.5/180升/分气体压力：                     80Torr(乇)温度：                         950℃生长速度：                     0.3μm/分
另外，通过热氧化在每个外延硅层的表面形成100nm的SiO2层。
接着，把1×1017cm-2氦离子注入到仅一个衬底的多孔层一侧，加速电压为100Kev。
把二氧化硅层表面和形成有500nm二氧化硅层的分开制备的支撑硅衬底的表面相互重叠接合，然后在400℃热处理2小时。把足够大的张力在与衬底垂直的方向均匀地施加到连接衬底上，然后，在相应于注入氦离子伸入到的区域的位置，把两个衬底完全分离开。利用光学显微镜详细地观察分开的表面，没有发现露出初始连接界面的部分。
另一方面，当进一步把压力加到衬底(没注入氦离子)，该多孔层被分裂成两部分。但是，当观察分开的多孔层时，部分单晶硅层产生破裂，使该衬底不能用于下面的工艺过程中。
此后，为了选择刻蚀，在49％的氢氟酸和30％的双氧水的混合溶液(1∶2)中，振动在支撑衬底上面保留的多孔硅层。没有刻蚀地保留单晶硅，以便利用单晶硅作为刻蚀停止层，选择地刻蚀多孔硅并且将之全部除掉。
在这种刻蚀液中的非多孔单晶硅的刻蚀速度非常低，以致于相对多孔层的刻蚀速度的选择比率不低于105，从实际考虑，可以忽略非多孔层的刻蚀量(大约几十埃)。
具体地说，在硅氧化物膜上形成0.1μm的单晶硅层。在100处测量形成的单晶硅层的厚度。注入氢离子的厚度均匀性是101nm±3nm，而没有注入氢离子的厚度均匀性是101nm±7nm，这就证明了由于多孔硅厚度分散，使厚度分布不均匀。
以后，把它在1100℃在氢气氛中热处理1小时。利用原子间力显微镜来评估表面粗糙度，在50μm见方区域的均方粗糙度是0.2nm，这与市场上买到的硅片情况相同。
通过透射电子显微镜分区观察，证明没有新晶体缺陷引入硅层中，并且保持优良的结晶特性。即使没在外延硅表面形成氧化膜，也能获得类似的结果。
同时，为了选择刻蚀，在49％氢氟酸和30％双氧水的混合溶液(1∶2)中，振动保留在硅衬底上的多孔硅层。没有刻蚀地保留单晶硅，以便利用单晶硅作为刻蚀停止层，选择刻蚀多孔硅层，并且将之全部除掉，可把该衬底再用于形成多孔的工艺过程中。
实例9
制备两个第1p型或n型(100)单晶硅衬底，每个厚625μm，电阻率0.01Ω.cm，直径为6英寸，并且把它在HF酸溶液中进行阳极氧化。阳极氧化的条件如下：电流密度：                    5(mA·cm-2)阳极氧化溶液：               HF∶H2O∶C2H5OH＝1∶1∶1时间：                        12(分)多孔硅厚度：                  10(μm)孔隙率：                      15(％)
把该衬底在400℃氧气氛中氧化1小时。通过氧化，在多孔硅的孔内壁生长一层热氧化膜。利用MBE(分子束外延)方法，在多孔硅上外延生长0.5μm的单晶硅。生长条件如下。膜厚的精度是±2％。
温度：                               700℃
压力：                               1×10-9乇
生长速度                             0.1nm/秒
温度：                               950℃
生长速度：                           0.3μm/分
另外，通过热氧化，在每个外延硅层的表面上形成100nm的二氧化硅层。
接着，把1×1017cm-2的氦离子只注入到一个衬底的多孔层一侧内，加速电压是100Kev。
把二氧化硅层表面和形成有500nm二氧化硅层的分开制备的支撑硅衬底的表面相互叠加接合，然后热处理，温度为300℃，时间为2小时。用真空夹具固定连接的两个晶片，并在与晶片主表面平行的方向施加扭力和切力。然后在相应于注入氦离子伸入区域的位置，把两个衬底完全分开。利用光学显微镜详细地观察分离的表面，没有发现初始连接的界面暴露部分。
另一方面，当再向衬底(没注入氦离子的)施加压力时，拆除真空夹具，该衬底不能再用于以后进行的工艺中。
以后，为了选择刻蚀，在49％氢氟酸和30％的双氧水混合溶液(1∶2)中，振动在支撑衬底上保留的多孔硅层。没有刻蚀地保留单晶硅，以便利用单晶硅作为刻蚀停止层，选择地刻蚀多孔硅并且全部把它除掉。
在该刻蚀液中的非多孔单晶硅的刻蚀速度是非常低的，以致于相对于多孔硅的刻蚀速度的选择率不低于105，从实际考虑，可以忽略非多孔层的刻蚀量(大约几十埃)。
具体地说，在硅氧化膜上，形成厚度为0.1μm的单晶硅。在100处测量单晶硅层的厚度。注入氢离子的厚度均匀性是101nm±3nm，没有注入氢离子的厚度均匀性是101nm±7nm，这就证明了，由于多孔硅厚度分散的影响，造成了厚度分布的不均匀。
以后在1100℃氢气氛中进行热处理1小时。
当利用原子间力显微镜观察表面粗糙度时，在50μm见方的区域的均方粗糙度是大约0.2nm。这与市场上买到的硅片情况一样。
由透射电子显微镜通过分区观察获得下述结果，证明了没有新的晶体缺陷引入硅层中，并且保持了极好的结晶特性。
即使在外延硅层表面上没有形成氧化膜，也能获得同样的结果。
同时，为了选择地刻蚀，在49％的氢氟酸和30％的双氧水的混合溶液(1∶2)中，振动在硅衬底上保留的多孔硅层。没有刻蚀地保留单晶硅层，以便利用单晶硅层作为刻蚀停止层，选择地刻蚀多孔硅层，并且将之全部地除掉，该硅衬底可再用于形成多孔的工艺中。
实例10
制备两个第1p型或n型(100)单晶硅衬底，每个衬底625μm厚，电阻率0.01Ω.cm，直径为5英寸，把它在HF溶液中进行阳极氧化。阳极氧化的条件如下：电流密度：                 5(mA·cm-2)阳极氧化溶液：            HF∶H2O∶C2H5OH＝1∶1∶1时间：                     12(分)多孔硅厚度：               10(μm)孔隙率：                   15(％)
把衬底在400℃氧气氛中氧化1小时。通过氧化，在多孔硅的孔内壁，生长一层热氧化膜，利用CVD(化学汽相淀积)方法，在多孔硅上外延生长0.55μm的单晶硅。生长条件如下。膜厚的精度是±2％。
源气体：                   SiH2Cl2/H2
气体流速：                  0.5/180升/分
气体压力：                  80(乇)
温度：                     900℃
生长速度：                 0.3μm/分
另外，通过热氧化，在每个外延硅层的表面，形成100nm的SiO2层。
接着，把1×1018/cm2的氢离子只注入到一个衬底的多孔层一侧内，其中利用的加速电压为100Kev。
把二氧化硅层表面和分开制备的支撑石英衬底的表面分别暴露在氧等离子体中，然后将它们重叠接合，在200℃热处理2小时，以便增加连接强度。在离子注入区的位置，把多孔硅层分成两部分。
另一方面，在没有注入氦离子的衬底处，没有观察到变化的情况。
此后，为了选择刻蚀，在49％氢氟酸和30％双氧水的混合溶液(1∶2)中，振动在支撑衬底上保留的多孔硅层。没有刻蚀地保留单晶硅，以便利用单晶硅作为刻蚀停止层，选择地刻蚀多孔硅，并且将之全部除掉。
在该刻蚀液中的非多孔单晶硅的刻蚀速度是非常低的，以致于相对多孔层的刻蚀速度的选择比率不低于105，从实际考虑，可以忽略非多孔层的刻蚀量(大约几十埃)。
具体地说，在石英衬底上形成0.5μm厚的单晶硅层。在100处测量形成的单晶硅层的厚度。注入氢离子的厚度均匀性是501nm±11nm。以后，在1100℃在氢气氛中热处理1小时。
当利用原子间力显微镜观察表面粗糙度时，在50μm见方的区域的均方粗糙率是大约0.2nm，这与市场上买到的硅片是相同的。
利用透射电子显微镜分区观察的结果，证明了没有新的晶体缺陷引入硅层中，并且保持优良的晶体特性。
即使没有在外延硅层的表面形成氧化膜，也能获得同样的结果。
实例11
制备一个第1p型或n型(100)单晶硅衬底，厚度为625μm，电阻率0.01Ω.cm，直径为5英寸，把它放在HF酸溶液中进行阳极氧化。
阳极氧化的条件如下：电流密度：                      5(mA·cm-2)阳极氧化溶液：                 HF∶H2O∶C2H5OH＝1∶1∶1时间：                          12(分)多孔硅厚度：                    10(μm)孔隙率：                        15(％)
把衬底在400℃氧气氛中氧化1小时。通过氧化，在多孔硅的孔内壁生长一层热氧化膜。利用MOCVD(金属有机化学汽相淀积)方法，在多孔硅上外延生长1μm的单晶GaAs。生长条件如下：源气体：                  TMG/AsH3/H2气体压力：                80(乇)温度：                    700℃
接着，把1×1018/cm2的氦离子注入到衬底的多孔一侧内，加速电压为100Kev。
把GaAs层的表面和分开制备的支撑硅衬底的表面相互重叠接合在一起，把它在200℃热处理2小时，以便增强连接强度。然后在离子注入区把多孔硅层分成两部分。
以后，在利用氢氟酸除掉多孔硅内壁上的氧化膜后，利用1，2-乙二胺，邻苯二酚(焦儿茶酚)，和水(比率为17ml∶3g∶8ml)的溶液刻蚀多孔硅，其温度为110℃。没有刻蚀地保留单晶GaAs，以便利用单晶GaAs作为停止层，选择刻蚀多孔硅，并且将之全部除掉。
在该刻蚀液中的单晶GaAs的刻蚀速度非常低，以致于从实际考虑，可以忽略减薄的厚度。
具体地说，在硅衬底上形成1μm厚的单晶GaAs层。即使选择刻蚀多孔硅，也没使单晶GaAs层产生变化。
通过透射电子显微镜分区观察的结果，证明了没有新的晶体缺陷引入GaAs层中，并且保持优良的晶体特性。
利用有氧化膜的硅衬底作为支撑衬底，同样可以在绝缘膜上生产GaAs。
实例12
制备第1p型或n型(100)单晶硅衬底，厚625μm，电阻率0.01Ω.cm，直径为5英寸，把它放入HF酸溶液中进行阳极氧化处理。阳极氧化的条件如下：电流密度：                    10(mA·cm-2)阳极氧化溶液：               HF∶H2O∶C2H5OH＝1∶1∶1时间：                        24(分)多孔硅厚度：                  20(μm)孔隙率：                      17(％)
把该衬底在400℃氧气氛中氧化2小时。通过氧化，在多孔硅的孔内壁生长一层氧化膜。利用MBE(分子束外延)方法，在多孔硅上外延生长0.5μm的单晶AlGaAs。
接着，把1×1018/cm2的氦离子注入到衬底的多孔一侧，加速电压为100Kev。
把AlGaAs层的表面和由低熔点玻璃制成的分开制备的支撑衬底的表面相互重叠接合，然后把它在500℃热处理2小时。通过热处理，把各衬底牢固地连接在一起。
当在垂直于晶片的方向，把足够大的压力均匀地加在整个片子上时，在离子注入区把多孔层分成两部分。
以后，用氢氟酸溶液刻蚀多孔硅。没有刻蚀地保留单晶AlGaAs，以便利用单晶AlGaAs作为刻蚀停止层，选择地刻蚀多孔硅，并且将之全部除掉。
在该刻蚀液中单晶AlGaAs的刻蚀速度非常低，以致于从实际出发可以忽略厚度的减少。
具体地说，在玻璃衬底上，形成0.5μm厚的单晶AlGaAs层。即使选择刻蚀多孔硅，也不会使单晶AlGaAs发生变化。
通过透射电子显微镜分区观察获得如下结果，证明了没有新的晶体缺陷引入AlGaAs层中，并且保持优良的晶体特性。
实例13
制备第1p型或n型(100)单晶硅衬底，其两面抛光，厚度为625μm、电阻率0.01Ω.cm，直径6英寸，把它的两面在HF酸溶液中进行阳极氧化。阳极氧化的条件是：电流密度：                    5(mA·cm-2)阳极氧化溶液：               HF∶H2O∶C2H5OH＝1∶1∶1时间：                        12×2(分)多孔硅厚度：                  10(μm)(每一面)孔隙率：                      15(％)
把该衬底在400℃氧气氛中氧化1小时。通过氧化，在多孔硅的孔内壁上生长一层热氧化层。利用CVD(化学汽相淀积)方法，在每面多孔硅上外延生长1μm厚的单晶硅。生长条件如下：
源气体：                        SiH2Cl2/H2
气体流速：                       0.5/180升/分
气体压力：                       80(乇)
温度：                       950℃
生长速度：                   0.3μm/分
另外，通过热氧化，在每个外延硅层的表面上，形成100nm的二氧化硅层。
接着，把1×1018cm-2的氢离子注入到多孔层中，其加速电压为100Kev。
把二氧化硅层的表面和各自形成有500nm二氧化硅层的分开制备的两个支撑硅衬底的表面相互叠加接合在一起，并且把它在600℃热处理2小时，以便完成连接。然后，在离子注入区域把多孔硅层分成两部分。
以后，为了选择刻蚀，在49％氢氟酸和30％双氧水的混合溶液(1∶5)中，振动多孔硅层。没有刻蚀地保留单晶硅，以便于利用单晶硅作为刻蚀停止层，选择刻蚀多孔硅，并且将之全部除掉。
在该刻蚀液中的非多孔单晶硅的刻蚀速度非常低，以致于相对于多孔层的刻蚀速度的选择比率不低于105，并且从实际考虑，可以忽略非多孔层的刻蚀量(大约几十埃)。
具体地说，在硅氧化膜上，同时形成厚度为1μm的两个单晶硅层。即使选择地刻蚀多孔硅，也不会使单晶硅层发生变化。
利用透射电子显微镜分区观察获得的结果，证实了没有新的晶体缺陷引入硅层中，并且保持优良的结晶特性。
即使没有在外延硅层的表面上形成氧化膜，也能获得类似的结果。实例14
制备两个第1p型或n型(100)单晶硅衬底，每个衬底厚度为625μm，电阻率为0.01Ω.cm，直径为5英寸，然后把它们放入HF酸溶液中进行阳极氧化。阳极氧化的条件如下：电流密度：                  5(mA·cm-2)阳极氧化溶液：                     HF∶H2O∶C2H5OH＝1∶1∶1时间：                              12(分)多孔硅厚度：                        10(μm)孔隙率：                            15(％)
把该衬底在400℃氧气氛中氧化1小时。通过氧化，在多孔硅中的孔内壁生长一层热氧化膜。利用CVD(化学汽相淀积)方法，在多孔硅上面，外延生长0.55μm的单晶硅。生长条件如下。膜厚的精度控制在±2％。源气体：                   SiH2Cl2/H2气体流速：                  0.5/180升/分气体压强：                  80(乇)温度：                      900℃生长速度：                  0.3μm/分
另外，通过氧化，在每个外延硅层的表面上形成100nm的二氧化硅层。
接着，把1×1018/cm2的氢离子只注入到一个衬底的多孔层的一面内，加速电压为100Kev。
分别把SiO2表面和分开制备的支撑石英衬底的表面暴露在氧等离子体中，然后相互重叠接合，把它们在200℃热处理2小时，以便增加连接强度。接着把诸如超声波的波动能量施加到衬底上。然后在离子注入区把多孔硅层分成两部分。
另一方面，观察到没注入氢离子的衬底没有变化。
以后，为了选择地刻蚀，在49％氢氟酸和30％双氧水的混合溶液(1∶2)中，振动在支撑衬底一侧保留的多孔硅层。没有刻蚀地保留单晶硅，以便利用单晶硅作为刻蚀停止层，选择地刻蚀多孔硅，并且将之全部除掉。
在该刻蚀液中的非多孔单晶硅的刻蚀速率非常低，以致于相对于多孔层的刻蚀速度选择比率不低于105，所以从实际考虑，可以忽略非多孔层的刻蚀量(大约几十埃)。
具体地说，在石英衬底上，形成厚度为0.5μm的单晶硅层。在100处测量单晶硅的厚度。注入氢离子的厚度均匀性是501nm±11nm。此后，在1100℃氢气中热处理1小时。
利用原子间力显微镜观察表面粗糙度时，在50μm见方区域的均方粗糙度是大约0.2nm，这与市场上买到的硅片情况一样。
利用透射电子显微镜分区观察的结果，证实了没有新的晶体缺陷引入硅层中，并且保持良好的结晶特性。
即使没有在外延硅层表面上形成氧化膜，也能获得类似的结果。
在除掉保留的多孔硅和表面抛光提供一个镜面抛光的表面后，便可以重新将该单晶硅衬底作为单晶硅衬底。

Claims (24)

1.一种制造半导体衬底的方法，包括下列步骤：
多孔形成步骤，通过阳极氧化在硅衬底的至少一个表面上形成多孔硅层；以及
大孔隙率层形成步骤，用于在所述多孔硅表面下方的所述多孔硅层内形成大孔隙率的层，其中所述大孔隙率层通过在所述多孔形成步骤中改变阳极氧化电流密度来形成，或者通过具有把离子注入到所述多孔硅层内的离子注入步骤的形成步骤来形成。
2.按照权利要求1的制造半导体衬底的方法，还包括非多孔层形成步骤，在所述离子注入步骤之前，在所述多孔层表面形成非多孔层。
3.按照权利要求1的制造半导体衬底的方法，其特征在于：所述离子包括惰性气体、氢、氮中的至少一种离子。
4.按照权利要求2的制造半导体衬底方法，还包括连接步骤，用于连接所述的非多孔层和支撑衬底；及分离步骤，用于在所述大孔隙率层处把所述硅衬底分成两部分。
5.按照权利要求4的制造半导体衬底的方法，其特征在于：通过热处理所述硅衬底进行所述分离步骤。
6.按照权利要求4的制造半导体衬底的方法，其特征在于：通过在与衬底表面垂直的方向压所述硅衬底，进行所述分离步骤。
7.按照权利要求4的制造半导体衬底的方法，其特征在于：通过在与衬底表面垂直的方向拉所述硅衬底，进行所述分离步骤。
8.按照权利要求4的制造半导体衬底的方法，其特征在于：通过向所述硅衬底加剪切力来进行所述分离步骤。
9.按照权利要求2的制造半导体衬底的方法，其特征在于：所述非多孔硅层由单晶硅层制成。
10.按照权利要求2的制造半导体衬底的方法，其特征在于：所述非多孔层由单晶硅制成，在该单晶硅被连接的表面上有硅氧化物层。
11.按照权利要求2的制造半导体衬底的方法，其特征在于：所述非多孔层由单晶化合物半导体制成。
12.按照权利要求4的制造半导体衬底的方法，其特征在于：所述支撑衬底是硅衬底。
13.按照权利要求4的制造半导体衬底的方法，其特征在于：所述支撑衬底是在其被连接表面上有硅氧化物层的硅衬底。
14.按照权利要求4的制造半导体衬底的方法，其特征在于：所述支撑衬底是透光衬底。
15.按照权利要求4的制造半导体衬底的方法，其特征在于：通过阳极连接、加压、热处理或者它们的结合方法，进行所述的连接步骤。
16.根据权利要求4的制造半导体衬底的方法，还包括多孔硅除去步骤，在所述分离步骤后，除去露在所述支撑衬底的表面上的多孔硅层，并暴露所述非多孔层。
17.按照权利要求16的制造半导体衬底的方法，其特征在于：利用下述刻蚀液中至少一种刻蚀液，通过无电湿刻蚀方法进行除掉所述多孔硅的步骤，所述刻蚀液为氢氟酸、把醇和双氧水中至少一种加入到氢氟酸的混合溶液、缓冲氢氟酸溶液、把醇和双氧水中的至少一种加入到缓冲氢氟酸中的混合溶液。
18.按照权利要求16的制造半导体衬底的方法，还包括平整化步骤，在除掉所述多孔硅步骤后，平整所述非多孔层的一个表面。
19.按照权利要求18的制造半导体衬底的方法，其特征在于：通过在含氢的气氛中热处理，进行所述的平整化步骤。
20.按照权利要求4的制造半导体衬底的方法，其特征在于：所述多孔形成步骤，在所述硅衬底的两侧形成多孔硅层，所述的连接步骤，把两个支撑衬底连到在所述硅衬底的两侧形成的所述多孔硅层上。
21.按照权利要求4的制造半导体衬底的方法，还包括第2非多孔层形成步骤，在所述分离步骤后，在所述多孔硅层的表面上形成非多孔层；及第2离子注入步骤，在所述第2非多孔层形成步骤后，把离子注入所述多孔硅层中，伸入到给定区域，在所述多孔硅层中形成大孔隙率的层。
22.按照权利要求1的制造半导体衬底的方法，其特征在于：在HF溶液或者HF溶液和醇的混合溶液中进行所述的阳极氧化。
23.一种半导体衬底，包括：
形成在硅衬底的表面层上的多孔硅层；及
大孔隙率层，它形成在所述多孔硅层中，其中所述的大孔隙率层位于在距所述多孔硅层表面有恒定深度的区域中。
24.按照权利要求23的半导体衬底，其特征在于：非多孔硅层位于所述多孔硅层的表面上，并在所述非多孔硅层的表面和所述硅衬底的表面上形成电极，以便使所述半导体衬底变成为EL元件。
CN96121054A 1995-10-06 1996-10-04 半导体衬底及其制造方法 Expired - Fee Related CN1132223C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP26010095 1995-10-06
JP260100/1995 1995-10-06
JP260100/95 1995-10-06
JP264386/1996 1996-10-04
JP264386/96 1996-10-04
JP26438696A JP3352340B2 (ja) 1995-10-06 1996-10-04 半導体基体とその製造方法

Publications (2)

Publication Number Publication Date
CN1159071A CN1159071A (zh) 1997-09-10
CN1132223C true CN1132223C (zh) 2003-12-24

Family

ID=26544448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96121054A Expired - Fee Related CN1132223C (zh) 1995-10-06 1996-10-04 半导体衬底及其制造方法

Country Status (9)

Country Link
US (3) US5854123A (zh)
EP (1) EP0767486B1 (zh)
JP (1) JP3352340B2 (zh)
KR (2) KR100291501B1 (zh)
CN (1) CN1132223C (zh)
CA (1) CA2187269C (zh)
DE (1) DE69631233T2 (zh)
SG (1) SG63669A1 (zh)
TW (1) TW330307B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107622972A (zh) * 2016-07-14 2018-01-23 英飞凌科技股份有限公司 用于加工晶片的方法和层堆叠
CN115224048A (zh) * 2021-04-21 2022-10-21 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法

Families Citing this family (466)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148119B1 (en) 1994-03-10 2006-12-12 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
US6326280B1 (en) 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
FR2755537B1 (fr) * 1996-11-05 1999-03-05 Commissariat Energie Atomique Procede de fabrication d'un film mince sur un support et structure ainsi obtenue
SG65697A1 (en) * 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
SG67458A1 (en) 1996-12-18 1999-09-21 Canon Kk Process for producing semiconductor article
US6767840B1 (en) * 1997-02-21 2004-07-27 Canon Kabushiki Kaisha Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method
CA2233096C (en) 1997-03-26 2003-01-07 Canon Kabushiki Kaisha Substrate and production method thereof
SG71094A1 (en) 1997-03-26 2000-03-21 Canon Kk Thin film formation using laser beam heating to separate layers
CA2233115C (en) * 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same
US6382292B1 (en) 1997-03-27 2002-05-07 Canon Kabushiki Kaisha Method and apparatus for separating composite member using fluid
JP3754818B2 (ja) * 1997-03-27 2006-03-15 キヤノン株式会社 半導体基板の作製方法
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6010579A (en) 1997-05-12 2000-01-04 Silicon Genesis Corporation Reusable substrate for thin film separation
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US7470600B2 (en) * 1998-02-19 2008-12-30 Silicon Genesis Corporation Method and device for controlled cleaving process
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6291313B1 (en) 1997-05-12 2001-09-18 Silicon Genesis Corporation Method and device for controlled cleaving process
JP2976929B2 (ja) * 1997-05-30 1999-11-10 日本電気株式会社 半導体装置の製造方法
US6215244B1 (en) * 1997-06-16 2001-04-10 Canon Kabushiki Kaisha Stacked organic light emitting device with specific electrode arrangement
US6645833B2 (en) 1997-06-30 2003-11-11 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
DE19730975A1 (de) * 1997-06-30 1999-01-07 Max Planck Gesellschaft Verfahren zur Herstellung von schichtartigen Gebilden auf einem Substrat, Substrat sowie mittels des Verfahrens hergestellte Halbleiterbauelemente
KR100491272B1 (ko) * 1997-07-16 2005-08-01 페어차일드코리아반도체 주식회사 소이 기판의 제조 방법
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
AU8675798A (en) 1997-07-29 1999-02-22 Silicon Genesis Corporation Cluster tool method and apparatus using plasma immersion ion implantation
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11162859A (ja) * 1997-11-28 1999-06-18 Canon Inc シリコン結晶の液相成長方法及びそれを用いた太陽電池の製造方法
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6306729B1 (en) 1997-12-26 2001-10-23 Canon Kabushiki Kaisha Semiconductor article and method of manufacturing the same
JP4075021B2 (ja) * 1997-12-26 2008-04-16 ソニー株式会社 半導体基板の製造方法および薄膜半導体部材の製造方法
US6383890B2 (en) 1997-12-26 2002-05-07 Canon Kabushiki Kaisha Wafer bonding method, apparatus and vacuum chuck
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
JP3847935B2 (ja) * 1998-01-09 2006-11-22 キヤノン株式会社 多孔質領域の除去方法及び半導体基体の製造方法
DE19802131B4 (de) * 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material
FR2774214B1 (fr) * 1998-01-28 2002-02-08 Commissariat Energie Atomique PROCEDE DE REALISATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT ET EN PARTICULIER SiCOI
JP2002503825A (ja) * 1998-02-10 2002-02-05 インフィネオン テクノロジース アクチエンゲゼルシャフト 光学構造体および光学構造体を製造するための方法
US6120660A (en) * 1998-02-11 2000-09-19 Silicon Genesis Corporation Removable liner design for plasma immersion ion implantation
JPH11233769A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6274459B1 (en) 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
MY118019A (en) * 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
US6113735A (en) * 1998-03-02 2000-09-05 Silicon Genesis Corporation Distributed system and code for control and automation of plasma immersion ion implanter
JPH11251207A (ja) * 1998-03-03 1999-09-17 Canon Inc Ｓｏｉ基板及びその製造方法並びにその製造設備
US6540861B2 (en) 1998-04-01 2003-04-01 Canon Kabushiki Kaisha Member separating apparatus and processing apparatus
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP2000012864A (ja) 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6291326B1 (en) 1998-06-23 2001-09-18 Silicon Genesis Corporation Pre-semiconductor process implant and post-process film separation
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
TW444266B (en) * 1998-07-23 2001-07-01 Canon Kk Semiconductor substrate and method of producing same
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6124214A (en) * 1998-08-27 2000-09-26 Micron Technology, Inc. Method and apparatus for ultrasonic wet etching of silicon
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6391743B1 (en) 1998-09-22 2002-05-21 Canon Kabushiki Kaisha Method and apparatus for producing photoelectric conversion device
AU5760199A (en) * 1998-09-25 2000-04-17 Asahi Kasei Kabushiki Kaisha Semiconductor substrate and its production method, semiconductor device comprising the same and its production method
US6555443B1 (en) * 1998-11-11 2003-04-29 Robert Bosch Gmbh Method for production of a thin film and a thin-film solar cell, in particular, on a carrier substrate
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
US20040229443A1 (en) * 1998-12-31 2004-11-18 Bower Robert W. Structures, materials and methods for fabrication of nanostructures by transposed split of ion cut materials
JP4313874B2 (ja) * 1999-02-02 2009-08-12 キヤノン株式会社 基板の製造方法
FR2789518B1 (fr) * 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
JP2000277478A (ja) * 1999-03-25 2000-10-06 Canon Inc 陽極化成装置、陽極化成システム、基板の処理装置及び処理方法、並びに基板の製造方法
US6326279B1 (en) 1999-03-26 2001-12-04 Canon Kabushiki Kaisha Process for producing semiconductor article
US6375738B1 (en) 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
US6355541B1 (en) * 1999-04-21 2002-03-12 Lockheed Martin Energy Research Corporation Method for transfer of thin-film of silicon carbide via implantation and wafer bonding
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6204151B1 (en) 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) * 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6248642B1 (en) 1999-06-24 2001-06-19 Ibis Technology Corporation SIMOX using controlled water vapor for oxygen implants
FR2795866B1 (fr) * 1999-06-30 2001-08-17 Commissariat Energie Atomique Procede de realisation d'une membrane mince et structure a membrane ainsi obtenue
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
EP1212787B1 (en) 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6221740B1 (en) 1999-08-10 2001-04-24 Silicon Genesis Corporation Substrate cleaving tool and method
US6433342B1 (en) 1999-08-18 2002-08-13 Ibis Technology Corporation Coated wafer holding pin
US6423975B1 (en) 1999-08-18 2002-07-23 Ibis Technology, Inc. Wafer holder for simox processing
US6155436A (en) * 1999-08-18 2000-12-05 Ibis Technology Corporation Arc inhibiting wafer holder assembly
US6452195B1 (en) 1999-08-18 2002-09-17 Ibis Technology Corporation Wafer holding pin
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6653205B2 (en) 1999-12-08 2003-11-25 Canon Kabushiki Kaisha Composite member separating method, thin film manufacturing method, and composite member separating apparatus
US7427526B2 (en) * 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
US6544862B1 (en) * 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6602767B2 (en) 2000-01-27 2003-08-05 Canon Kabushiki Kaisha Method for transferring porous layer, method for making semiconductor devices, and method for making solar battery
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
AU2001254866A1 (en) * 2000-04-14 2001-10-30 S.O.I.Tec Silicon On Insulator Technologies Method for cutting out at least a thin layer in a substrate or ingot, in particular made of semiconductor material(s)
JP2002015971A (ja) * 2000-06-27 2002-01-18 Matsushita Electric Ind Co Ltd パターン形成方法及び半導体装置の製造装置
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
US6563133B1 (en) * 2000-08-09 2003-05-13 Ziptronix, Inc. Method of epitaxial-like wafer bonding at low temperature and bonded structure
US6420243B1 (en) * 2000-12-04 2002-07-16 Motorola, Inc. Method for producing SOI wafers by delamination
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US6602760B2 (en) 2000-12-21 2003-08-05 Interuniversitair Microelektronica Centrum (Imec) Method of producing a semiconductor layer on a substrate
EP1220330B1 (en) * 2000-12-21 2012-03-14 Imec A method of producing a semiconductor layer on a substrate
EP1217663A1 (en) * 2000-12-21 2002-06-26 Interuniversitair Micro-Elektronica Centrum A method of producing a semiconductor layer on a substrate
US7101772B2 (en) * 2000-12-30 2006-09-05 Texas Instruments Incorporated Means for forming SOI
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
JP4803884B2 (ja) * 2001-01-31 2011-10-26 キヤノン株式会社 薄膜半導体装置の製造方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2821697B1 (fr) 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
FR2823596B1 (fr) * 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
DE10131249A1 (de) * 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
US8108249B2 (en) * 2001-12-04 2012-01-31 Kimberly-Clark Worldwide, Inc. Business planner
AU2003205104A1 (en) * 2002-01-11 2003-07-30 The Pennsylvania State University Method of forming a removable support with a sacrificial layers and of transferring devices
WO2003069652A2 (en) * 2002-02-13 2003-08-21 The Regents Of The University Of California A multilayer structure to form an active matrix display having single crystalline drivers over a transmissive substrate
KR20050025139A (ko) 2002-07-11 2005-03-11 스미토모덴키고교가부시키가이샤 다공질 반도체 및 그의 제조 방법
EP1385199A1 (en) * 2002-07-24 2004-01-28 IMEC vzw, Interuniversitair Microelectronica Centrum vzw Method for making thin film devices intended for solar cells or SOI application
WO2004019403A2 (en) * 2002-08-26 2004-03-04 S.O.I.Tec Silicon On Insulator Technologies Mechanical recycling of a wafer comprising a buffer layer, after having taken a layer therefrom
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
TWI242796B (en) * 2002-09-04 2005-11-01 Canon Kk Substrate and manufacturing method therefor
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) * 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2849269B1 (fr) * 2002-12-20 2005-07-29 Soitec Silicon On Insulator Procede de realisation de cavites dans une plaque de silicium
US20040124088A1 (en) * 2002-12-26 2004-07-01 Canon Kabushiki Kaisha Processing apparatus
US20100133695A1 (en) * 2003-01-12 2010-06-03 Sang-Yun Lee Electronic circuit with embedded memory
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
EP1598452B1 (en) * 2003-02-25 2015-10-14 SUMCO Corporation Method for growing silicon single crystal, method for manufacturing silicon wafer, and method for manufacturing soi substrate.
JP4794810B2 (ja) 2003-03-20 2011-10-19 シャープ株式会社 半導体装置の製造方法
WO2004099473A1 (en) * 2003-05-06 2004-11-18 Canon Kabushiki Kaisha Semiconductor substrate, semiconductor device, light emitting diode and producing method therefor
JP2004335662A (ja) * 2003-05-06 2004-11-25 Canon Inc 部材及び部材の製造方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
FR2855910B1 (fr) * 2003-06-06 2005-07-15 Commissariat Energie Atomique Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque
FR2856192B1 (fr) 2003-06-11 2005-07-29 Soitec Silicon On Insulator Procede de realisation de structure heterogene et structure obtenue par un tel procede
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
US7091108B2 (en) * 2003-09-11 2006-08-15 Intel Corporation Methods and apparatuses for manufacturing ultra thin device layers for integrated circuit devices
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US7566482B2 (en) * 2003-09-30 2009-07-28 International Business Machines Corporation SOI by oxidation of porous silicon
US7718231B2 (en) * 2003-09-30 2010-05-18 International Business Machines Corporation Thin buried oxides by low-dose oxygen implantation into modified silicon
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
JP4701085B2 (ja) * 2003-12-16 2011-06-15 インターナショナル・ビジネス・マシーンズ・コーポレーション シリコン・オン・インシュレータ・ウェハを製造するための方法
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
US7473969B2 (en) * 2004-08-18 2009-01-06 Corning Incorporated High strain glass/glass-ceramic containing semiconductor-on-insulator structures
KR101140450B1 (ko) 2004-08-18 2012-04-30 코닝 인코포레이티드 변형된 반도체-온-절연체 구조 및 변형된 반도체-온-절연체구조의 제조방법
EP1962340A3 (en) * 2004-11-09 2009-12-23 S.O.I. TEC Silicon Method for manufacturing compound material wafers
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7378331B2 (en) * 2004-12-29 2008-05-27 Intel Corporation Methods of vertically stacking wafers using porous silicon
US20110143506A1 (en) * 2009-12-10 2011-06-16 Sang-Yun Lee Method for fabricating a semiconductor memory device
US8367524B2 (en) * 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
US7410883B2 (en) * 2005-04-13 2008-08-12 Corning Incorporated Glass-based semiconductor on insulator structures and methods of making same
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
FR2886051B1 (fr) 2005-05-20 2007-08-10 Commissariat Energie Atomique Procede de detachement d'un film mince
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
US7268051B2 (en) * 2005-08-26 2007-09-11 Corning Incorporated Semiconductor on glass insulator with deposited barrier layer
CN100391826C (zh) * 2005-09-09 2008-06-04 华东师范大学 一种硅的微通道制作方法
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
DE102006007293B4 (de) * 2006-01-31 2023-04-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines Quasi-Substratwafers und ein unter Verwendung eines solchen Quasi-Substratwafers hergestellter Halbleiterkörper
DE102006013313A1 (de) * 2006-03-21 2007-09-27 Institut Für Solarenergieforschung Gmbh Verfahren zur Erzeugung eines gezielt dotierten Bereichs in einer Halbleiterschicht unter Verwendung von Aus-Diffusion und entsprechendes Halbleiterbauelement
FR2899378B1 (fr) * 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
DE102006028783B4 (de) * 2006-06-23 2014-09-18 Robert Bosch Gmbh Poröser Siliziumkörper mit schichtartigem Aufbau, Verfahren zu dessen Herstellung sowie Verwendung desselben
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
TWI430435B (zh) * 2006-09-29 2014-03-11 Semiconductor Energy Lab 半導體裝置的製造方法
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
US7642934B2 (en) * 2006-11-10 2010-01-05 Research In Motion Limited Method of mapping a traditional touchtone keypad on a handheld electronic device and associated apparatus
JP4770706B2 (ja) * 2006-11-13 2011-09-14 ソニー株式会社 薄膜半導体の製造方法
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
JP2007201502A (ja) * 2007-04-20 2007-08-09 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP1986230A2 (en) * 2007-04-25 2008-10-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate and method of manufacturing semiconductor device
JP5463017B2 (ja) * 2007-09-21 2014-04-09 株式会社半導体エネルギー研究所 基板の作製方法
FR2922681A1 (fr) * 2007-10-23 2009-04-24 Soitec Silicon On Insulator Procede de detachement d'un substrat.
JP5248995B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
JP5248994B2 (ja) * 2007-11-30 2013-07-31 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
WO2009078215A1 (ja) * 2007-12-18 2009-06-25 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
JP5572307B2 (ja) * 2007-12-28 2014-08-13 株式会社半導体エネルギー研究所 光電変換装置の製造方法
FR2929444B1 (fr) * 2008-03-31 2010-08-20 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique du type a semi-conducteur sur isolant et a motifs differencies, et structure ainsi obtenue.
US7749884B2 (en) * 2008-05-06 2010-07-06 Astrowatt, Inc. Method of forming an electronic device using a separation-enhancing species
US8623137B1 (en) 2008-05-07 2014-01-07 Silicon Genesis Corporation Method and device for slicing a shaped silicon ingot using layer transfer
WO2009143026A2 (en) * 2008-05-17 2009-11-26 Astrowatt, Inc. Method of forming an electronic device using a separation technique
US7951656B2 (en) * 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8338218B2 (en) * 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
EP2157602A1 (en) * 2008-08-20 2010-02-24 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. A method of manufacturing a plurality of fabrication wafers
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
SG160302A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor substrate
US8871610B2 (en) * 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP4489823B2 (ja) * 2008-10-29 2010-06-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5586920B2 (ja) * 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US20100310775A1 (en) * 2009-06-09 2010-12-09 International Business Machines Corporation Spalling for a Semiconductor Substrate
US8633097B2 (en) * 2009-06-09 2014-01-21 International Business Machines Corporation Single-junction photovoltaic cell
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8703521B2 (en) 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP4642130B2 (ja) * 2009-10-30 2011-03-02 株式会社半導体エネルギー研究所 ガラス基板上に単結晶シリコン薄膜を形成する方法
US7986022B2 (en) * 2009-11-19 2011-07-26 International Business Machines Corporation Semispherical integrated circuit structures
JP5706670B2 (ja) 2009-11-24 2015-04-22 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
JP5709579B2 (ja) * 2010-03-02 2015-04-30 株式会社半導体エネルギー研究所 微結晶半導体膜の作製方法
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
DE102011050136A1 (de) 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen Ätzen einer Siliziumschicht
JP4693938B2 (ja) * 2010-09-16 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US12136562B2 (en) 2010-11-18 2024-11-05 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US12125737B1 (en) 2010-11-18 2024-10-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12144190B2 (en) 2010-11-18 2024-11-12 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and memory cells preliminary class
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US12154817B1 (en) 2010-11-18 2024-11-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
US8992746B2 (en) 2010-12-02 2015-03-31 Dainippon Screen Mfg. Co., Ltd. Anodizing apparatus
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
JP5360127B2 (ja) * 2011-05-02 2013-12-04 ソニー株式会社 薄膜半導体の製造方法
US8927318B2 (en) 2011-06-14 2015-01-06 International Business Machines Corporation Spalling methods to form multi-junction photovoltaic structure
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8883612B2 (en) 2011-09-12 2014-11-11 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
US8946052B2 (en) * 2012-09-26 2015-02-03 Sandia Corporation Processes for multi-layer devices utilizing layer transfer
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
FR3002684B1 (fr) * 2013-02-25 2015-04-10 Centre Nat Rech Scient Procede de formation d'un motif dans un echantillon
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
KR102224416B1 (ko) 2013-08-06 2021-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법
TWI794098B (zh) 2013-09-06 2023-02-21 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US9217206B2 (en) * 2013-09-27 2015-12-22 Sunpower Corporation Enhanced porosification
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US9230991B2 (en) * 2014-04-16 2016-01-05 Stmicroelectronics, Inc. Method to co-integrate oppositely strained semiconductor devices on a same substrate
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US9892910B2 (en) * 2015-05-15 2018-02-13 International Business Machines Corporation Method and structure for forming a dense array of single crystalline semiconductor nanocrystals
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
FR3041364B1 (fr) 2015-09-18 2017-10-06 Soitec Silicon On Insulator Procede de transfert de paves monocristallins
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
CN115942752A (zh) 2015-09-21 2023-04-07 莫诺利特斯3D有限公司 3d半导体器件和结构
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US12178055B2 (en) 2015-09-21 2024-12-24 Monolithic 3D Inc. 3D semiconductor memory devices and structures
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12219769B2 (en) 2015-10-24 2025-02-04 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
CN105226187B (zh) * 2015-11-15 2018-01-30 河北工业大学 薄膜晶硅钙钛矿异质结太阳电池及其制备方法
JP6822858B2 (ja) 2016-01-26 2021-01-27 株式会社半導体エネルギー研究所 剥離の起点の形成方法及び剥離方法
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US12225704B2 (en) 2016-10-10 2025-02-11 Monolithic 3D Inc. 3D memory devices and structures with memory arrays and metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
FR3077923B1 (fr) * 2018-02-12 2021-07-16 Soitec Silicon On Insulator Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche
CN109786306A (zh) * 2018-03-22 2019-05-21 苏州捷芯威半导体有限公司 半导体器件制造方法和衬底支撑结构
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
JP6911812B2 (ja) * 2018-06-06 2021-07-28 信越半導体株式会社 陽極酸化装置、陽極酸化方法及び陽極酸化装置の陰極の製造方法
CN109406555B (zh) * 2018-10-15 2021-12-07 上海华力微电子有限公司 一种样品去层次方法
US10624213B1 (en) 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
FR3098643B1 (fr) * 2019-07-09 2023-01-13 Commissariat Energie Atomique Fabrication d'un dispositif photosensible à semiconducteur
CN112670170B (zh) * 2020-12-30 2024-02-02 长春长光圆辰微电子技术有限公司 一种提高硅片键合力的方法
CN114914336A (zh) * 2021-02-10 2022-08-16 深圳第三代半导体研究院 发光器件及其制造方法
WO2023067386A1 (en) * 2021-10-22 2023-04-27 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates
JP2023135451A (ja) * 2022-03-15 2023-09-28 キオクシア株式会社 半導体装置、半導体装置の製造方法、および基板の分離方法
CN115867107B (zh) * 2023-02-27 2023-12-08 青禾晶元(天津)半导体材料有限公司 一种利用键合技术同步制备两片复合压电衬底的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62108539A (ja) * 1985-11-07 1987-05-19 Oki Electric Ind Co Ltd Ｓｏｉ構造半導体装置の製造方法
GB8725497D0 (en) * 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
DE68913254T2 (de) * 1988-10-02 1994-07-07 Canon Kk Gegenstand aus Kristall und Verfahren zu seiner Herstellung.
US5290712A (en) * 1989-03-31 1994-03-01 Canon Kabushiki Kaisha Process for forming crystalline semiconductor film
US5278092A (en) * 1989-08-07 1994-01-11 Canon Kabushiki Kaisha Method of forming crystal semiconductor film
JPH0370156A (ja) * 1989-08-10 1991-03-26 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5278093A (en) * 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2695488B2 (ja) * 1989-10-09 1997-12-24 キヤノン株式会社 結晶の成長方法
US5363793A (en) * 1990-04-06 1994-11-15 Canon Kabushiki Kaisha Method for forming crystals
DE69133004T2 (de) * 1990-08-03 2002-10-02 Canon K.K., Tokio/Tokyo Verfahren zur Herstellung eines Halbleiterkörpers
GB9025236D0 (en) * 1990-11-20 1991-01-02 Secr Defence Silicon-on porous-silicon;method of production
US5403771A (en) * 1990-12-26 1995-04-04 Canon Kabushiki Kaisha Process for producing a solar cell by means of epitaxial growth process
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
US5285078A (en) * 1992-01-24 1994-02-08 Nippon Steel Corporation Light emitting element with employment of porous silicon and optical device utilizing light emitting element
EP1043768B1 (en) * 1992-01-30 2004-09-08 Canon Kabushiki Kaisha Process for producing semiconductor substrates
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
US5331180A (en) * 1992-04-30 1994-07-19 Fujitsu Limited Porous semiconductor light emitting device
JP3352118B2 (ja) * 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
JPH06338631A (ja) * 1993-03-29 1994-12-06 Canon Inc 発光素子及びその製造方法
JP2972066B2 (ja) * 1993-09-09 1999-11-08 シャープ株式会社 多孔質シリコン膜の製造方法
JPH07211602A (ja) * 1994-01-13 1995-08-11 Canon Inc 半導体基体の製造方法
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JPH08148280A (ja) * 1994-04-14 1996-06-07 Toshiba Corp 半導体装置およびその製造方法
JPH07326719A (ja) * 1994-05-31 1995-12-12 Canon Inc 貼り合わせ半導体基板の形成方法
JP7211602B1 (ja) 2021-10-19 2023-01-24 ジャラ テック プライベートリミテッド 養殖支援システム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107622972A (zh) * 2016-07-14 2018-01-23 英飞凌科技股份有限公司 用于加工晶片的方法和层堆叠
US10796914B2 (en) 2016-07-14 2020-10-06 Infineon Technologies Ag Method for processing a wafer, and layer stack
CN115224048A (zh) * 2021-04-21 2022-10-21 中芯国际集成电路制造(上海)有限公司 半导体结构及半导体结构的形成方法

Also Published As

Publication number Publication date
KR100291501B1 (ko) 2001-10-24
CA2187269A1 (en) 1997-04-07
US20010019153A1 (en) 2001-09-06
DE69631233D1 (de) 2004-02-05
DE69631233T2 (de) 2004-11-11
SG63669A1 (en) 1999-03-30
US5854123A (en) 1998-12-29
CA2187269C (en) 2001-05-08
EP0767486B1 (en) 2004-01-02
EP0767486A2 (en) 1997-04-09
KR100348514B1 (ko) 2002-08-13
JP3352340B2 (ja) 2002-12-03
CN1159071A (zh) 1997-09-10
JPH09162090A (ja) 1997-06-20
EP0767486A3 (en) 1997-12-29
TW330307B (en) 1998-04-21
US6246068B1 (en) 2001-06-12

Similar Documents

Publication Publication Date Title
CN1132223C (zh) 半导体衬底及其制造方法
CN1118085C (zh) 半导体衬底及其制备方法
CN1139969C (zh) 半导体基片及其制备方法
CN1079989C (zh) 制造半导体产品的工艺
CN1135601C (zh) 半导体衬底的制造方法
CN1123915C (zh) 半导体制品的制造方法
CN1076861C (zh) 半导体衬底及其制造方法
CN1150594C (zh) 半导体产品的制造方法
CN1082720C (zh) 半导体基片及其制造方法
CN1104036C (zh) 半导体产品的制造工艺
CN1225500A (zh) 半导体产品及其制造方法
CN1127120C (zh) 半导体衬底及其制造方法
CN1090381C (zh) 绝缘体上的硅衬底的制造方法
CN1249531A (zh) 半导体衬底的制造工艺
CN1157768C (zh) 腐蚀半导体工件的方法和制备半导体工件的方法
CN1136604C (zh) 制造半导体基底部件的方法
CN1042375C (zh) 半导体基体材料的制作方法
CN1250945A (zh) 半导体基片及其制造方法
CN1188898C (zh) 生产半导体部件的方法和生产太阳能电池的方法
CN1264156A (zh) 复合元件、衬底叠层及分离方法、层转移及衬底制造方法
CN1155065C (zh) 半导体衬底的制造方法
CN1076862C (zh) 绝缘体上的硅(soi)衬底的制造工艺
CN1056940C (zh) 半导体部件及其制造方法
CN1241803A (zh) 半导体衬底、半导体薄膜以及多层结构的制造工艺
CN1104038C (zh) 半导体衬底的制造工艺

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031224

Termination date: 20141004

EXPY Termination of patent right or utility model