JPH11195775A - 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 - Google Patents
半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置Info
- Publication number
- JPH11195775A JPH11195775A JP9360428A JP36042897A JPH11195775A JP H11195775 A JPH11195775 A JP H11195775A JP 9360428 A JP9360428 A JP 9360428A JP 36042897 A JP36042897 A JP 36042897A JP H11195775 A JPH11195775 A JP H11195775A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- thin film
- layer
- porous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 189
- 239000000758 substrate Substances 0.000 title claims abstract description 162
- 239000010409 thin film Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000007743 anodising Methods 0.000 title claims abstract description 32
- 238000000926 separation method Methods 0.000 claims abstract description 89
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 24
- 239000010980 sapphire Substances 0.000 claims abstract description 24
- 239000008151 electrolyte solution Substances 0.000 claims description 27
- 239000012535 impurity Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 25
- 239000000853 adhesive Substances 0.000 claims description 22
- 230000001070 adhesive effect Effects 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 4
- 238000005299 abrasion Methods 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 171
- 238000002048 anodisation reaction Methods 0.000 description 19
- 239000013078 crystal Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000012790 adhesive layer Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 9
- 239000000463 material Substances 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- -1 and the like Chemical compound 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003792 electrolyte Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000005231 Edge Defined Film Fed Growth Methods 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 235000019441 ethanol Nutrition 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/121—The active layers comprising only Group IV materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/96—Porous semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Weting (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 製造コストを低減しかつ省資源化を図ること
ができる半導体基板および薄膜半導体素子およびそれら
の製造方法ならびに陽極化成装置を提供する。 【解決手段】 サファイアよりなる基板本体１１の上に
多孔質の半導体よりなる分離層１２を介して半導体薄膜
１３を形成する。半導体薄膜１３は多孔質層１２から分
離され薄膜半導体素子に用いられる。半導体薄膜１３が
分離された基板本体１１は、付着している分離層１２が
エッチングにより除去されたのち、再び用いられる。サ
ファイアは高強度、高剛性、高耐磨耗性、高耐熱性、高
耐蝕性、高耐薬品性を有しているので、基板本体１１を
繰り返し利用しても劣化や損傷が生じない。よって、再
利用回数を増加させることができ、製造コストの削減お
よび省資源化を図れる。
ができる半導体基板および薄膜半導体素子およびそれら
の製造方法ならびに陽極化成装置を提供する。 【解決手段】 サファイアよりなる基板本体１１の上に
多孔質の半導体よりなる分離層１２を介して半導体薄膜
１３を形成する。半導体薄膜１３は多孔質層１２から分
離され薄膜半導体素子に用いられる。半導体薄膜１３が
分離された基板本体１１は、付着している分離層１２が
エッチングにより除去されたのち、再び用いられる。サ
ファイアは高強度、高剛性、高耐磨耗性、高耐熱性、高
耐蝕性、高耐薬品性を有しているので、基板本体１１を
繰り返し利用しても劣化や損傷が生じない。よって、再
利用回数を増加させることができ、製造コストの削減お
よび省資源化を図れる。
Description
【０００１】
【発明の属する技術分野】本発明は、基板本体の一面側
に分離層を介して半導体薄膜が形成された半導体基板お
よびそれを用いて形成された薄膜半導体素子およびそれ
らの製造方法ならび陽極化成装置に関する。
に分離層を介して半導体薄膜が形成された半導体基板お
よびそれを用いて形成された薄膜半導体素子およびそれ
らの製造方法ならび陽極化成装置に関する。
【０００２】
【従来の技術】太陽電池などの薄膜半導体素子の分野に
おいては、例えば、シリコン（Ｓｉ）よりなる基板本体
の上に多孔質の分離層を介してシリコンの半導体薄膜を
形成したのち、この半導体薄膜を分離層において基板本
体から分離して再利用する研究が進められている（特開
平８−２１３６４５号）。この方法によれば省資源化お
よび低コスト化を図ることができる。なお、このように
基板本体を再利用するには、半導体薄膜と基板本体とを
容易に分離できることが必要であり、分離層を多孔率に
変化を有する多孔質層により構成することなどが検討さ
れている。
おいては、例えば、シリコン（Ｓｉ）よりなる基板本体
の上に多孔質の分離層を介してシリコンの半導体薄膜を
形成したのち、この半導体薄膜を分離層において基板本
体から分離して再利用する研究が進められている（特開
平８−２１３６４５号）。この方法によれば省資源化お
よび低コスト化を図ることができる。なお、このように
基板本体を再利用するには、半導体薄膜と基板本体とを
容易に分離できることが必要であり、分離層を多孔率に
変化を有する多孔質層により構成することなどが検討さ
れている。
【０００３】
【発明が解決しようとする課題】例えば、図９に示した
ようにして薄膜半導体素子を形成することができる。す
なわち、まず、抵抗率が０．０１〜０．０２Ωｃｍであ
るｐ型の単結晶シリコンよりなる基板本体１１を用意し
（ａ）、その一面側に陽極化成により多孔質の分離層１
２を形成する（ｂ）。この陽極化成は、基板本体１１を
陽極として電解液で通電を行うものであり、例えば、図
１０に示したように、基板本体１１の一面側に電解液槽
４１を配置すると共に、電解液槽４１の中に電極４２を
配置して通電を行う。あるいは、図１１に示したよう
に、基板本体１１を２つの電解液槽４３，４４の間に配
置すると共に、各電解液槽４３，４４の中に電極４５，
４６をそれぞれ配置して通電を行う。
ようにして薄膜半導体素子を形成することができる。す
なわち、まず、抵抗率が０．０１〜０．０２Ωｃｍであ
るｐ型の単結晶シリコンよりなる基板本体１１を用意し
（ａ）、その一面側に陽極化成により多孔質の分離層１
２を形成する（ｂ）。この陽極化成は、基板本体１１を
陽極として電解液で通電を行うものであり、例えば、図
１０に示したように、基板本体１１の一面側に電解液槽
４１を配置すると共に、電解液槽４１の中に電極４２を
配置して通電を行う。あるいは、図１１に示したよう
に、基板本体１１を２つの電解液槽４３，４４の間に配
置すると共に、各電解液槽４３，４４の中に電極４５，
４６をそれぞれ配置して通電を行う。
【０００４】なお、この陽極化成では、０．５〜３ｍＡ
／ｃｍ2 の小電流密度で８分間電流を流し表面に多孔率
の低い低多孔質層を形成したのち、３〜２０ｍＡ／ｃｍ
2 の中電流密度で８分間電流を流し内部に多孔率が中程
度の中多孔質層を形成し、４０〜３００ｍＡ／ｃｍ2 の
大電流密度で数秒間電流を流し中多孔質層の内部に多孔
率の高い高多孔質層を形成する。分離層１２を形成した
のち、加熱処理を行い、分離層１２の表面に半導体薄膜
１３を形成する（ｃ）。次いで、この半導体薄膜１３の
表面に接着層１４ａを介して接着基板１５ａを張りつ
け、引っ張ることにより半導体薄膜１３を基板本体１１
から分離し接着基板１５ａに転写する（ｄ）。分離され
た半導体薄膜１３は付着している分離層１２が除去さ
れ、接着層１４ｂを介して接着基板１５ｂが張りつけら
れて太陽電池などの薄膜半導体素子となる（ｅ）。一
方、基板本体１１は分離層１２が除去されて再び半導体
薄膜１３の形成に用いられる。
／ｃｍ2 の小電流密度で８分間電流を流し表面に多孔率
の低い低多孔質層を形成したのち、３〜２０ｍＡ／ｃｍ
2 の中電流密度で８分間電流を流し内部に多孔率が中程
度の中多孔質層を形成し、４０〜３００ｍＡ／ｃｍ2 の
大電流密度で数秒間電流を流し中多孔質層の内部に多孔
率の高い高多孔質層を形成する。分離層１２を形成した
のち、加熱処理を行い、分離層１２の表面に半導体薄膜
１３を形成する（ｃ）。次いで、この半導体薄膜１３の
表面に接着層１４ａを介して接着基板１５ａを張りつ
け、引っ張ることにより半導体薄膜１３を基板本体１１
から分離し接着基板１５ａに転写する（ｄ）。分離され
た半導体薄膜１３は付着している分離層１２が除去さ
れ、接着層１４ｂを介して接着基板１５ｂが張りつけら
れて太陽電池などの薄膜半導体素子となる（ｅ）。一
方、基板本体１１は分離層１２が除去されて再び半導体
薄膜１３の形成に用いられる。
【０００５】しかしながら、基板本体１１を構成する単
結晶シリコンは劈開面を有しているので、基板本体１１
の機械的強度は弱く、小さな外力でも劈開面において簡
単に基板本体１１は破壊してしまう。また、再利用を繰
り返すと、加熱処理により結晶欠陥が増大して基板本体
１１の機械的強度はいっそう弱くなってしまう。更に、
再利用回数を多くしようとして応力をかけないよう取り
扱ったり、結晶欠陥が発生しないように昇温時間や降温
時間を長くすると、製造に長時間を要してしまう。よっ
て、基板本体１１の再利用回数を多くすることは難しい
という問題があった。
結晶シリコンは劈開面を有しているので、基板本体１１
の機械的強度は弱く、小さな外力でも劈開面において簡
単に基板本体１１は破壊してしまう。また、再利用を繰
り返すと、加熱処理により結晶欠陥が増大して基板本体
１１の機械的強度はいっそう弱くなってしまう。更に、
再利用回数を多くしようとして応力をかけないよう取り
扱ったり、結晶欠陥が発生しないように昇温時間や降温
時間を長くすると、製造に長時間を要してしまう。よっ
て、基板本体１１の再利用回数を多くすることは難しい
という問題があった。
【０００６】また、基板本体１１を再利用するには、半
導体薄膜１３を分離したあとで基板本体１１の表面に残
存している分離層１２を除去して良好な表面状態としな
ければならず、エッチングや場合によっては表面研磨あ
るいは電解研磨などを行う必要があった。そのため、基
板本体１１の厚さが再利用を繰り返すことにより薄くな
ってしまい、再利用回数が限られてしまうと共に、再利
用を図るための工程として表面研磨などの工程が増加
し、製造コストが増加してしまうという問題もあった。
導体薄膜１３を分離したあとで基板本体１１の表面に残
存している分離層１２を除去して良好な表面状態としな
ければならず、エッチングや場合によっては表面研磨あ
るいは電解研磨などを行う必要があった。そのため、基
板本体１１の厚さが再利用を繰り返すことにより薄くな
ってしまい、再利用回数が限られてしまうと共に、再利
用を図るための工程として表面研磨などの工程が増加
し、製造コストが増加してしまうという問題もあった。
【０００７】更に、大面積を得るために長尺の基板本体
１１を得ようとすると、円柱状の単結晶シリコンのイン
ゴットを長さ方向に沿って切り出さなければならず、イ
ンゴットのうち使用できない部分が多くなり、材料の無
駄が生じてしまうという問題もあった。
１１を得ようとすると、円柱状の単結晶シリコンのイン
ゴットを長さ方向に沿って切り出さなければならず、イ
ンゴットのうち使用できない部分が多くなり、材料の無
駄が生じてしまうという問題もあった。
【０００８】そこで、これらの問題を解決する手段とし
て、基板本体１１をサファイアにより構成することが考
えられる。サファイアは、高強度、高剛性、高耐磨耗
性、高耐熱性、高耐蝕性、高耐薬品性を有しており、再
利用できる半導体モニタウェハを構成する材料として知
られている。また、大口径単結晶を得ることが可能であ
り、大面積の薄膜半導体素子を得ることができる。更
に、その表面に単結晶シリコンの層を形成することがで
きることも１９６４年にＭａｎａｓｅｖｉｔらによって
報告されている。
て、基板本体１１をサファイアにより構成することが考
えられる。サファイアは、高強度、高剛性、高耐磨耗
性、高耐熱性、高耐蝕性、高耐薬品性を有しており、再
利用できる半導体モニタウェハを構成する材料として知
られている。また、大口径単結晶を得ることが可能であ
り、大面積の薄膜半導体素子を得ることができる。更
に、その表面に単結晶シリコンの層を形成することがで
きることも１９６４年にＭａｎａｓｅｖｉｔらによって
報告されている。
【０００９】しかし、大面積の半導体薄膜１３を基板本
体１１から分離するには、大面積において均一な多孔率
を有する分離層１２を基板本体１１の表面に形成しなけ
ればならない。このような分離層１２を形成する方法と
しては陽極化成が適しており、基板本体１１の表面にシ
リコンの層を形成し、それを陽極化成により多孔質化す
ることが好ましい。ところが、サファイアは基板本体１
１の構成材料として従来用いていたｐ型シリコンと異な
り絶縁体であるので、図１０や図１１に示した従来の陽
極化成装置では電流を流すことができず、多孔質化する
ことができない。すなわち、サファイアよりなる基板本
体１１を用いて上述した問題点を解決するには、このよ
うな製造上の問題点があった。
体１１から分離するには、大面積において均一な多孔率
を有する分離層１２を基板本体１１の表面に形成しなけ
ればならない。このような分離層１２を形成する方法と
しては陽極化成が適しており、基板本体１１の表面にシ
リコンの層を形成し、それを陽極化成により多孔質化す
ることが好ましい。ところが、サファイアは基板本体１
１の構成材料として従来用いていたｐ型シリコンと異な
り絶縁体であるので、図１０や図１１に示した従来の陽
極化成装置では電流を流すことができず、多孔質化する
ことができない。すなわち、サファイアよりなる基板本
体１１を用いて上述した問題点を解決するには、このよ
うな製造上の問題点があった。
【００１０】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、製造コストを低減しかつ省資源化を
図ることができる半導体基板および薄膜半導体素子およ
びそれらの製造方法ならびに陽極化成装置を提供するこ
とにある。
ので、その目的は、製造コストを低減しかつ省資源化を
図ることができる半導体基板および薄膜半導体素子およ
びそれらの製造方法ならびに陽極化成装置を提供するこ
とにある。
【００１１】本発明による半導体基板は、サファイアよ
りなる基板本体と、この基板本体の一面側に分離層を介
して形成された半導体薄膜とを備えたものである。
りなる基板本体と、この基板本体の一面側に分離層を介
して形成された半導体薄膜とを備えたものである。
【００１２】本発明による薄膜半導体素子は、サファイ
アよりなる基板本体の一面側に分離層を介して形成され
ると共に分離層において分離され接着基板に転写された
半導体薄膜を備えたものである。
アよりなる基板本体の一面側に分離層を介して形成され
ると共に分離層において分離され接着基板に転写された
半導体薄膜を備えたものである。
【００１３】本発明による半導体基板の製造方法は、サ
ファイアよりなる基板本体の一面側に半導体よりなる多
孔質化層を形成する成長層形成工程と、多孔質化層を多
孔質化し、分離層を形成する分離層形成工程と、分離層
の基板本体と反対側に半導体薄膜を形成する半導体薄膜
形成工程とを含むものである。
ファイアよりなる基板本体の一面側に半導体よりなる多
孔質化層を形成する成長層形成工程と、多孔質化層を多
孔質化し、分離層を形成する分離層形成工程と、分離層
の基板本体と反対側に半導体薄膜を形成する半導体薄膜
形成工程とを含むものである。
【００１４】本発明による薄膜半導体素子の製造方法
は、サファイアよりなる基板本体の一面側に分離層を介
して半導体薄膜を形成する半導体薄膜形成工程と、半導
体薄膜を分離層において基板本体から分離し、接着基板
に転写する分離工程とを含むものである。
は、サファイアよりなる基板本体の一面側に分離層を介
して半導体薄膜を形成する半導体薄膜形成工程と、半導
体薄膜を分離層において基板本体から分離し、接着基板
に転写する分離工程とを含むものである。
【００１５】本発明による陽極化成装置は、被多孔質化
対象物を多孔質化するものであって、電解液を収納する
電解液槽と、この電解液槽に収納された電解液中に浸漬
されると共に、電解液に接触するように配置された被多
孔質化対象物の一面側において相対的に移動可能とされ
た一対の電極とを備えたものである。
対象物を多孔質化するものであって、電解液を収納する
電解液槽と、この電解液槽に収納された電解液中に浸漬
されると共に、電解液に接触するように配置された被多
孔質化対象物の一面側において相対的に移動可能とされ
た一対の電極とを備えたものである。
【００１６】本発明による半導体基板では、基板本体
が、高強度、高剛性、高耐磨耗性、高耐熱性、高耐蝕
性、高耐薬品性を有しかつ大口径の単結晶が得られるサ
ファイアにより構成されている。
が、高強度、高剛性、高耐磨耗性、高耐熱性、高耐蝕
性、高耐薬品性を有しかつ大口径の単結晶が得られるサ
ファイアにより構成されている。
【００１７】本発明による薄膜半導体素子では、本発明
の半導体基板を用いて形成されている。
の半導体基板を用いて形成されている。
【００１８】本発明による半導体基板の製造方法では、
まず、サファイアよりなる基板本体の一面側に多孔質化
層が形成される。次いで、多孔質化層が多孔質化により
分離層とされたのち、半導体薄膜が形成される。
まず、サファイアよりなる基板本体の一面側に多孔質化
層が形成される。次いで、多孔質化層が多孔質化により
分離層とされたのち、半導体薄膜が形成される。
【００１９】本発明による薄膜半導体素子の製造方法で
は、サファイアよりなる基板本体の一面側に分離層を介
して半導体薄膜が形成される。そののち、この半導体薄
膜は分離層において分離されて接着基板に転写される。
は、サファイアよりなる基板本体の一面側に分離層を介
して半導体薄膜が形成される。そののち、この半導体薄
膜は分離層において分離されて接着基板に転写される。
【００２０】本発明による陽極化成装置では、電解液槽
に電解液を収納して被多孔質化対象物を電解液に接触す
るように配置する。また、一対の電極を電解液に浸漬さ
せて被多孔質化対象物の一面側において相対的に移動さ
せ電流を流す。これにより、被多孔質化対象物が多孔質
化される。
に電解液を収納して被多孔質化対象物を電解液に接触す
るように配置する。また、一対の電極を電解液に浸漬さ
せて被多孔質化対象物の一面側において相対的に移動さ
せ電流を流す。これにより、被多孔質化対象物が多孔質
化される。
【００２１】
【実施の形態】以下、本発明の実施の形態について図面
を参照して詳細に説明する。なお、以下の実施の形態に
おいては、半導体基板と共に、それを用いて形成される
薄膜半導体素子およびそれらを製造する際に用いる陽極
化成装置についても合わせて説明する。
を参照して詳細に説明する。なお、以下の実施の形態に
おいては、半導体基板と共に、それを用いて形成される
薄膜半導体素子およびそれらを製造する際に用いる陽極
化成装置についても合わせて説明する。
【００２２】（第１の実施の形態）図１は本発明の第１
の実施の形態に係る半導体基板の構成を表すものであ
る。この半導体基板は、基板本体１１の一面側に分離層
１２を介して半導体薄膜１３が形成されている。基板本
体１１は、高強度、高剛性、高耐磨耗性、高耐熱性、高
耐蝕性、高耐薬品性を有するサファイアにより構成され
ている。この基板本体１１には、例えば、大口径で任意
の断面形状の結晶を得ることができるＥＦＧ（Edge-def
ined Film-fed Growth）法により作成された板状（例え
ば、幅２０ｃｍ、長さ１００ｃｍ、厚さ０．１ｃｍ）の
単結晶が用いられる。
の実施の形態に係る半導体基板の構成を表すものであ
る。この半導体基板は、基板本体１１の一面側に分離層
１２を介して半導体薄膜１３が形成されている。基板本
体１１は、高強度、高剛性、高耐磨耗性、高耐熱性、高
耐蝕性、高耐薬品性を有するサファイアにより構成され
ている。この基板本体１１には、例えば、大口径で任意
の断面形状の結晶を得ることができるＥＦＧ（Edge-def
ined Film-fed Growth）法により作成された板状（例え
ば、幅２０ｃｍ、長さ１００ｃｍ、厚さ０．１ｃｍ）の
単結晶が用いられる。
【００２３】分離層１２は、例えば、多孔質の半導体に
より構成されている。分離層１２を構成する半導体とし
ては、単結晶あるいは多結晶のシリコン，ゲルマニウム
（Ｇｅ），シリコン・ゲルマニウム混晶（ＳｉＧｅ混
晶）あるいはガリウムナイトライド（ＧａＮ）などがあ
り、特にはシリコンが好ましい。サファイアよりなる基
板本体１１の表面に結晶を成長させても良好な結晶性を
得ることができるからである。
より構成されている。分離層１２を構成する半導体とし
ては、単結晶あるいは多結晶のシリコン，ゲルマニウム
（Ｇｅ），シリコン・ゲルマニウム混晶（ＳｉＧｅ混
晶）あるいはガリウムナイトライド（ＧａＮ）などがあ
り、特にはシリコンが好ましい。サファイアよりなる基
板本体１１の表面に結晶を成長させても良好な結晶性を
得ることができるからである。
【００２４】なお、分離層１２を構成する半導体は、ｐ
型不純物を添加したｐ型半導体でもｎ型不純物を添加し
たｎ型半導体でも不純物を添加していないものでもよ
い。但し、本実施の形態においては後述するように分離
層１２を陽極化成により多孔質化するので、分離層１２
は抵抗率が０．０１〜０．０２Ωｃｍ程度のｐ型半導体
により構成することが好ましい。
型不純物を添加したｐ型半導体でもｎ型不純物を添加し
たｎ型半導体でも不純物を添加していないものでもよ
い。但し、本実施の形態においては後述するように分離
層１２を陽極化成により多孔質化するので、分離層１２
は抵抗率が０．０１〜０．０２Ωｃｍ程度のｐ型半導体
により構成することが好ましい。
【００２５】分離層１２は、また、厚さ（基板本体１１
の表面に垂直な方向の厚さ）が１〜１０μｍ（好適には
５μｍ）であり、厚さ方向において多孔率が変化してい
る。例えば、半導体薄膜１３の近傍は多孔率が低く、半
導体薄膜１３の近傍から基板本体１１の近傍に向かって
多孔率が高くなっている。このように半導体薄膜１３の
近傍の多孔率を低くすることは、その表面に優れた結晶
性を有する半導体薄膜１３を形成することができるので
好ましい。なお、分離層１２のうち最も多孔率が高い部
分の多孔率は、４０〜７０％程度であることが好まし
い。半導体薄膜１３と基板本体１１とを容易に分離する
ことができるようにするためである。
の表面に垂直な方向の厚さ）が１〜１０μｍ（好適には
５μｍ）であり、厚さ方向において多孔率が変化してい
る。例えば、半導体薄膜１３の近傍は多孔率が低く、半
導体薄膜１３の近傍から基板本体１１の近傍に向かって
多孔率が高くなっている。このように半導体薄膜１３の
近傍の多孔率を低くすることは、その表面に優れた結晶
性を有する半導体薄膜１３を形成することができるので
好ましい。なお、分離層１２のうち最も多孔率が高い部
分の多孔率は、４０〜７０％程度であることが好まし
い。半導体薄膜１３と基板本体１１とを容易に分離する
ことができるようにするためである。
【００２６】半導体薄膜１３は、単結晶あるいは多結晶
のシリコン，ゲルマニウム，シリコン・ゲルマニウム混
晶，ガリウムヒソ（ＧａＡｓ），ガリウムリン（Ｇａ
Ｐ）あるいはガリウムナイトライドなどの半導体により
構成されている。半導体薄膜１３を構成する半導体は分
離層１２を構成する半導体と同一であっても異なってい
てもよい。半導体薄膜１３の厚さ（基板本体１１の表面
に垂直な方向の厚さ）は、１〜５０μｍ程度が好まし
く、用途に応じて適宜選択される。
のシリコン，ゲルマニウム，シリコン・ゲルマニウム混
晶，ガリウムヒソ（ＧａＡｓ），ガリウムリン（Ｇａ
Ｐ）あるいはガリウムナイトライドなどの半導体により
構成されている。半導体薄膜１３を構成する半導体は分
離層１２を構成する半導体と同一であっても異なってい
てもよい。半導体薄膜１３の厚さ（基板本体１１の表面
に垂直な方向の厚さ）は、１〜５０μｍ程度が好まし
く、用途に応じて適宜選択される。
【００２７】この半導体薄膜１３は分離層１２において
基板本体１１と分離され、薄膜半導体素子に用いられ
る。図２はその薄膜半導体素子の構成を表すものであ
る。この薄膜半導体素子は、半導体薄膜１３の一対の面
に接着層１４ａ，１４ｂを介して接着基板１５ａ，１５
ｂがそれぞれ張りつけられている。この薄膜半導体素子
は、太陽電池などの受光素子として、あるいは発光素子
や液晶ディスプレイ素子や集積回路などとして用いられ
る。
基板本体１１と分離され、薄膜半導体素子に用いられ
る。図２はその薄膜半導体素子の構成を表すものであ
る。この薄膜半導体素子は、半導体薄膜１３の一対の面
に接着層１４ａ，１４ｂを介して接着基板１５ａ，１５
ｂがそれぞれ張りつけられている。この薄膜半導体素子
は、太陽電池などの受光素子として、あるいは発光素子
や液晶ディスプレイ素子や集積回路などとして用いられ
る。
【００２８】接着層１４ａ，１４ｂは、例えば、光硬化
性の樹脂接着剤など適宜の接着剤によりそれぞれ構成さ
れている。接着基板１５は、薄膜半導体素子の用途に応
じて、例えば、ポリエチレンテレフタレート（ＰＥＴ）
あるいはポリカーボネートなどの透明樹脂やガラスなど
の絶縁体、ステンレスなどの金属またはシリコンなどの
半導体により構成されている。
性の樹脂接着剤など適宜の接着剤によりそれぞれ構成さ
れている。接着基板１５は、薄膜半導体素子の用途に応
じて、例えば、ポリエチレンテレフタレート（ＰＥＴ）
あるいはポリカーボネートなどの透明樹脂やガラスなど
の絶縁体、ステンレスなどの金属またはシリコンなどの
半導体により構成されている。
【００２９】このような構成を有する半導体基板および
薄膜半導体素子は、次のようにして製造することができ
る。
薄膜半導体素子は、次のようにして製造することができ
る。
【００３０】図３および図４はその各製造工程を表すも
のである。本実施の形態では、まず、図３（ａ）に示し
たように、例えば、ＥＦＧ法により形成したサファイア
の単結晶よりなる基板本体１１を用意する。次いで、図
３（ｂ）に示したように、この基板本体１１の一面側
に、ｐ型半導体よりなる多孔質化層２１を形成する。例
えば、ＣＶＤ（Chemical Vapor Deposition ）法により
シランガス（ＳｉＨ4 ）を用い、ボロン（Ｂ）を添加し
たｐ型シリコンよりなる厚さ１〜１０μｍの多孔質化層
２１をエピタキシャル成長させる（多孔質化層形成工
程）。続いて、図３（ｃ）に示したように、陽極化成を
行って多孔質化層２１を多孔質化し分離層１２を形成す
る（分離層形成工程）。
のである。本実施の形態では、まず、図３（ａ）に示し
たように、例えば、ＥＦＧ法により形成したサファイア
の単結晶よりなる基板本体１１を用意する。次いで、図
３（ｂ）に示したように、この基板本体１１の一面側
に、ｐ型半導体よりなる多孔質化層２１を形成する。例
えば、ＣＶＤ（Chemical Vapor Deposition ）法により
シランガス（ＳｉＨ4 ）を用い、ボロン（Ｂ）を添加し
たｐ型シリコンよりなる厚さ１〜１０μｍの多孔質化層
２１をエピタキシャル成長させる（多孔質化層形成工
程）。続いて、図３（ｃ）に示したように、陽極化成を
行って多孔質化層２１を多孔質化し分離層１２を形成す
る（分離層形成工程）。
【００３１】図５はここで用いる陽極化成装置の構成を
表すものであり、（ａ）は平面図、（ｂ）は（ａ）のＩ
−Ｉ線に沿った断面図である。この陽極化成装置は、適
宜な電解液（例えばフッ化水素（ＨＦ）水溶液とエチル
アルコール（Ｃ2 Ｈ5 ＯＨ）との混合液）を収納する電
解液槽３１を備えており、その内側には被多孔質化対象
物（ここでは多孔質化層２１が形成された基板本体１
１）を電解液中に配置するための載置台３２が設けられ
ている。この陽極化成装置は、また、直流電源３３にそ
れぞれ接続された白金（Ｐｔ）などよりなる一対の電極
３４，３５を備えている。この電極３４，３５は、支持
部材３６により基板本体１１の一面側において移動可能
に支持されている。電極３４，３５はそれぞれ平板状と
されており、平板面が多孔質化層２１に対向するように
配置されている。なお、図示はしないが、電極３３，３
４に微細穴を形成し、陽極化成により発生する水素（Ｈ
2 ）を上方に逃がすようにしてもよい。
表すものであり、（ａ）は平面図、（ｂ）は（ａ）のＩ
−Ｉ線に沿った断面図である。この陽極化成装置は、適
宜な電解液（例えばフッ化水素（ＨＦ）水溶液とエチル
アルコール（Ｃ2 Ｈ5 ＯＨ）との混合液）を収納する電
解液槽３１を備えており、その内側には被多孔質化対象
物（ここでは多孔質化層２１が形成された基板本体１
１）を電解液中に配置するための載置台３２が設けられ
ている。この陽極化成装置は、また、直流電源３３にそ
れぞれ接続された白金（Ｐｔ）などよりなる一対の電極
３４，３５を備えている。この電極３４，３５は、支持
部材３６により基板本体１１の一面側において移動可能
に支持されている。電極３４，３５はそれぞれ平板状と
されており、平板面が多孔質化層２１に対向するように
配置されている。なお、図示はしないが、電極３３，３
４に微細穴を形成し、陽極化成により発生する水素（Ｈ
2 ）を上方に逃がすようにしてもよい。
【００３２】支持部材３６は、電極３４，３５をそれぞ
れ支持する支持板３６ａ，３６ｂと、それらの間（ほぼ
真ん中）に設けられた遮蔽板３６ｃとを有している。こ
の遮蔽板３６ｂは、一対の電極３４，３５の間で多孔質
化層２１を介さずに電解液のみを介して流れる電流（図
中において矢印ａで示した電流）を遮蔽するためのもの
である。この支持部材３６は、多孔質化層２１を損傷せ
ずに容易に移動させることができるように、支持板３６
ａ，３６ｂおよび遮蔽板３６ｃと多孔質化層２１との間
にそれぞれ隙間を開けて配置されている。
れ支持する支持板３６ａ，３６ｂと、それらの間（ほぼ
真ん中）に設けられた遮蔽板３６ｃとを有している。こ
の遮蔽板３６ｂは、一対の電極３４，３５の間で多孔質
化層２１を介さずに電解液のみを介して流れる電流（図
中において矢印ａで示した電流）を遮蔽するためのもの
である。この支持部材３６は、多孔質化層２１を損傷せ
ずに容易に移動させることができるように、支持板３６
ａ，３６ｂおよび遮蔽板３６ｃと多孔質化層２１との間
にそれぞれ隙間を開けて配置されている。
【００３３】但し、遮蔽板３６ｃと多孔質化層２１との
間の隙間は必要以上に大きくしない方が好ましく、０．
５ｍｍ以下が好ましい。この隙間が大きいと、一対の電
極３４，３５の間で多孔質化層２１を介さずに流れる電
流が多くなってしまうからである。なお、遮蔽板３６ｃ
の少なくとも多孔質化層２１側の一部を電解液に溶解せ
ず柔軟な材料（例えばポリテトラフロロエチレン樹脂を
柔軟で強靱な繊維構造としたもの）により構成し、長さ
を支持板３６ａ，３６ｂよりも長くして、遮蔽板３６ｃ
を多孔質化層２１に接触させるようにしてもよい。ま
た、電解液の抵抗率を高くする（例えばフッ化水素の濃
度を低くする）ことにより、一対の電極３４，３５の間
で多孔質化層２１を介さずに流れる電流を少なくするよ
うにしてもよい。
間の隙間は必要以上に大きくしない方が好ましく、０．
５ｍｍ以下が好ましい。この隙間が大きいと、一対の電
極３４，３５の間で多孔質化層２１を介さずに流れる電
流が多くなってしまうからである。なお、遮蔽板３６ｃ
の少なくとも多孔質化層２１側の一部を電解液に溶解せ
ず柔軟な材料（例えばポリテトラフロロエチレン樹脂を
柔軟で強靱な繊維構造としたもの）により構成し、長さ
を支持板３６ａ，３６ｂよりも長くして、遮蔽板３６ｃ
を多孔質化層２１に接触させるようにしてもよい。ま
た、電解液の抵抗率を高くする（例えばフッ化水素の濃
度を低くする）ことにより、一対の電極３４，３５の間
で多孔質化層２１を介さずに流れる電流を少なくするよ
うにしてもよい。
【００３４】更に、支持板３６ａと支持板３６ｂとの間
の距離は短い方が好ましく、１０ｃｍ以下、更には４ｃ
ｍ以下が好ましい。装置の大きさを小さくすると共に、
多孔質化層２１に流れ込む電流密度は後述するように電
極３４，３５との位置関係で異なるので、電流密度が不
均一となる領域をなるべく小さくし、多孔質化層２１を
均一に多孔質化できるようにするためである。
の距離は短い方が好ましく、１０ｃｍ以下、更には４ｃ
ｍ以下が好ましい。装置の大きさを小さくすると共に、
多孔質化層２１に流れ込む電流密度は後述するように電
極３４，３５との位置関係で異なるので、電流密度が不
均一となる領域をなるべく小さくし、多孔質化層２１を
均一に多孔質化できるようにするためである。
【００３５】このような陽極化成装置を用いれば、一対
の電極３４，３５の間に電流を流すことにより、絶縁性
の基板本体１１の表面に形成された多孔質化層２１にも
電解液を介して電流を流すことができ、多孔質化するこ
とが可能となる。
の電極３４，３５の間に電流を流すことにより、絶縁性
の基板本体１１の表面に形成された多孔質化層２１にも
電解液を介して電流を流すことができ、多孔質化するこ
とが可能となる。
【００３６】よって、ここではこの陽極化成装置を用い
て分離層１２を形成する。すなわち、電解液槽３１に電
解液を収納すると共に、載置台３２に多孔質化層２１を
上にして基板本体１１を載置し、一対の電極３４，３５
を支持部材３６により多孔質化層２１の上面近傍におい
て移動させつつそれらの間に電流を流して多孔質化層２
１を多孔質化させる。この時、一対の電極３４，３５の
間では、図中において破線の矢印ａ，ｂ，ｃで示したよ
うに電流が流れる。なお、電解液には例えば５０％のフ
ッ化水素溶液とエチルアルコールとの混合液を用い、電
極３４，３５に流す電流は例えば１０〜２００ｍＡ／ｃ
ｍ2 とし、電極３４，３５の移動速度は例えば１ｃｍ／
分とする。
て分離層１２を形成する。すなわち、電解液槽３１に電
解液を収納すると共に、載置台３２に多孔質化層２１を
上にして基板本体１１を載置し、一対の電極３４，３５
を支持部材３６により多孔質化層２１の上面近傍におい
て移動させつつそれらの間に電流を流して多孔質化層２
１を多孔質化させる。この時、一対の電極３４，３５の
間では、図中において破線の矢印ａ，ｂ，ｃで示したよ
うに電流が流れる。なお、電解液には例えば５０％のフ
ッ化水素溶液とエチルアルコールとの混合液を用い、電
極３４，３５に流す電流は例えば１０〜２００ｍＡ／ｃ
ｍ2 とし、電極３４，３５の移動速度は例えば１ｃｍ／
分とする。
【００３７】ここで、電極３４，３５（支持部材３６）
を図中において太い矢印で示したように左から右へ移動
させるとすると、多孔質化層２１のうち電極３４の下の
位置Ｘ1 では、それよりも電極３５寄りの位置Ｘ2 に比
べて陽極化成を起こす電流密度（電解液中から多孔質化
層２１に流れ込む電流密度）が大きくなる。すなわち、
陽極化成では電流密度が大きい方が多孔率が高くなるの
で、位置Ｘ1 における多孔率の方が位置Ｘ2 における多
孔率よりも高くなる。
を図中において太い矢印で示したように左から右へ移動
させるとすると、多孔質化層２１のうち電極３４の下の
位置Ｘ1 では、それよりも電極３５寄りの位置Ｘ2 に比
べて陽極化成を起こす電流密度（電解液中から多孔質化
層２１に流れ込む電流密度）が大きくなる。すなわち、
陽極化成では電流密度が大きい方が多孔率が高くなるの
で、位置Ｘ1 における多孔率の方が位置Ｘ2 における多
孔率よりも高くなる。
【００３８】また、電極３４と電極３５との真ん中の位
置Ｘ3 では、電極３４，３５を移動させる前は電極３４
から離れているので陽極化成を起こす電流密度はほとん
ど零であるが、移動を開始すると図６に示したように陽
極化成を起こす電流密度が徐々に増加して電極３４が最
も接近した時に最大となり、電極３４が少し離れると急
激に零になる。従って、位置Ｘ3 では、最初は電流密度
が小さいので表面近傍が低い多孔率で多孔質化され、電
極３４，３５が移動されるとそれ応じて電流密度が増加
するので、表面近傍から基板本体１１近傍に向かって徐
々に高い多孔率で多孔質化される。また、電極３４が最
も接近した時に電流密度が最大となるので、基板本体１
１寄りの位置に最も多孔率が高い部分が形成される。
置Ｘ3 では、電極３４，３５を移動させる前は電極３４
から離れているので陽極化成を起こす電流密度はほとん
ど零であるが、移動を開始すると図６に示したように陽
極化成を起こす電流密度が徐々に増加して電極３４が最
も接近した時に最大となり、電極３４が少し離れると急
激に零になる。従って、位置Ｘ3 では、最初は電流密度
が小さいので表面近傍が低い多孔率で多孔質化され、電
極３４，３５が移動されるとそれ応じて電流密度が増加
するので、表面近傍から基板本体１１近傍に向かって徐
々に高い多孔率で多孔質化される。また、電極３４が最
も接近した時に電流密度が最大となるので、基板本体１
１寄りの位置に最も多孔率が高い部分が形成される。
【００３９】なお、位置Ｘ3 よりも右側の各位置（位置
Ｘ4 ，Ｘ5 …）でも、電極３４，３５の移動に応じて位
置Ｘ3 と同様に陽極化成を起こす電流密度が変化し、同
様に多孔質化される。よって、電極３４，３５を移動さ
せることにより、多孔質化層２１の全体がほぼ均一に多
孔質化される。
Ｘ4 ，Ｘ5 …）でも、電極３４，３５の移動に応じて位
置Ｘ3 と同様に陽極化成を起こす電流密度が変化し、同
様に多孔質化される。よって、電極３４，３５を移動さ
せることにより、多孔質化層２１の全体がほぼ均一に多
孔質化される。
【００４０】このようにして分離層１２を形成したの
ち、例えば水素（Ｈ2 ）雰囲気中において加熱（例えば
１１００℃）し、分離層１２の表面を滑らかとする（加
熱工程）。
ち、例えば水素（Ｈ2 ）雰囲気中において加熱（例えば
１１００℃）し、分離層１２の表面を滑らかとする（加
熱工程）。
【００４１】そののち、図３（ｄ）に示したように、分
離層１２の上に半導体よりなる半導体薄膜１３を形成す
る。例えば、ＣＶＤ法によりシランガスを用い単結晶シ
リコンよりなる半導体薄膜１３をエピタキシャル成長さ
せる（半導体薄膜形成工程）。なお、分離層１２では、
この加熱工程および半導体薄膜形成工程により再結晶化
が起こり、多孔率が高い部分の強度が著しく弱くなる。
これにより半導体基板が形成される。
離層１２の上に半導体よりなる半導体薄膜１３を形成す
る。例えば、ＣＶＤ法によりシランガスを用い単結晶シ
リコンよりなる半導体薄膜１３をエピタキシャル成長さ
せる（半導体薄膜形成工程）。なお、分離層１２では、
この加熱工程および半導体薄膜形成工程により再結晶化
が起こり、多孔率が高い部分の強度が著しく弱くなる。
これにより半導体基板が形成される。
【００４２】このようにして半導体基板を形成したの
ち、半導体薄膜１３に用途に応じて適宜の処理を施す。
例えば、太陽電池として用いる場合には、図示はしない
が、半導体薄膜１３に不純物を拡散するなどして、ｎ型
拡散層や反射防止膜や電極を形成する。そののち、図４
（ａ）に示したように、半導体薄膜１３の表面に適宜な
接着基板１５ａを適宜の接着層１４ａにより張り付け、
図４（ｂ）に示したように、基板本体１１と接着基板１
５ａとを互いに反対側に引っ張り、分離層１２ａにおい
てそれらを分離する（分離工程）。これにより、半導体
薄膜１３は基板本体１１から分離され、接着基板１５に
転写される。なお、このようにして半導体薄膜１３を分
離するには、接着層１４ａを構成する接着剤に分離層１
２の強度よりも接着強度が強いものを用いることが好ま
しい。
ち、半導体薄膜１３に用途に応じて適宜の処理を施す。
例えば、太陽電池として用いる場合には、図示はしない
が、半導体薄膜１３に不純物を拡散するなどして、ｎ型
拡散層や反射防止膜や電極を形成する。そののち、図４
（ａ）に示したように、半導体薄膜１３の表面に適宜な
接着基板１５ａを適宜の接着層１４ａにより張り付け、
図４（ｂ）に示したように、基板本体１１と接着基板１
５ａとを互いに反対側に引っ張り、分離層１２ａにおい
てそれらを分離する（分離工程）。これにより、半導体
薄膜１３は基板本体１１から分離され、接着基板１５に
転写される。なお、このようにして半導体薄膜１３を分
離するには、接着層１４ａを構成する接着剤に分離層１
２の強度よりも接着強度が強いものを用いることが好ま
しい。
【００４３】このようにして分離された半導体薄膜１３
は、付着している分離層１２がエッチングにより除去さ
れたのち、その面に適宜な接着層１４ｂを介して適宜な
接着基板１５ａが張りつけられ、薄膜半導体素子とされ
る。また、分離された基板本体１１は、付着している分
離層１２がエッチングにより除去され、再び半導体基板
および薄膜半導体素子の製造に用いられる。
は、付着している分離層１２がエッチングにより除去さ
れたのち、その面に適宜な接着層１４ｂを介して適宜な
接着基板１５ａが張りつけられ、薄膜半導体素子とされ
る。また、分離された基板本体１１は、付着している分
離層１２がエッチングにより除去され、再び半導体基板
および薄膜半導体素子の製造に用いられる。
【００４４】このように本実施の形態に係る半導体基板
によれば、基板本体１１をサファイアにより構成するよ
うにしたので、基板本体１１を繰り返し再利用してもそ
の劣化および損傷を削減することができる。よって、基
板本体１１の再利用回数を増加させることができ、製造
コストの低減および省資源化を図ることができる。ま
た、基板本体１１の面積を大きくすることができるの
で、大面積の半導体薄膜１３すなわち大面積の薄膜半導
体素子を形成することができ、製造コストを更に低減す
ることができると共に、材料の無駄も少なくなり、更に
省資源化を図ることができる。
によれば、基板本体１１をサファイアにより構成するよ
うにしたので、基板本体１１を繰り返し再利用してもそ
の劣化および損傷を削減することができる。よって、基
板本体１１の再利用回数を増加させることができ、製造
コストの低減および省資源化を図ることができる。ま
た、基板本体１１の面積を大きくすることができるの
で、大面積の半導体薄膜１３すなわち大面積の薄膜半導
体素子を形成することができ、製造コストを更に低減す
ることができると共に、材料の無駄も少なくなり、更に
省資源化を図ることができる。
【００４５】本実施の形態に係る薄膜半導体素子によれ
ば、本実施の形態に係る半導体基板から分離した半導体
薄膜１３を用いているので、本実施の形態に係る半導体
基板と同様に、製造コストの低減および省資源化を図る
ことができる。
ば、本実施の形態に係る半導体基板から分離した半導体
薄膜１３を用いているので、本実施の形態に係る半導体
基板と同様に、製造コストの低減および省資源化を図る
ことができる。
【００４６】本実施の形態に係る陽極化成装置によれ
ば、多孔質化層２１の一面側で一対の電極３４，３５を
移動させて陽極化成を行うようにしたので、絶縁性のサ
ファイアよりなる基板本体１１を用いても容易に分離層
１２を形成することができる。よって、本実施の形態に
係る半導体基板および薄膜半導体素子を容易に実現する
ことができる。
ば、多孔質化層２１の一面側で一対の電極３４，３５を
移動させて陽極化成を行うようにしたので、絶縁性のサ
ファイアよりなる基板本体１１を用いても容易に分離層
１２を形成することができる。よって、本実施の形態に
係る半導体基板および薄膜半導体素子を容易に実現する
ことができる。
【００４７】また、大面積について陽極化成を行う場合
は、一般に分離層１２における抵抗分布のむらや電流密
度のむらにより多孔率が不均一となり易いが、本実施の
形態に係る陽極化成装置によれば、電極３４，３５を移
動させるようにしたので、電流の流れる範囲は狭く、大
面積について陽極化成を行っても表面に平行な方向にお
ける多孔率を均一とすることができる。よって、分離層
１２における分離を容易とすることができる。
は、一般に分離層１２における抵抗分布のむらや電流密
度のむらにより多孔率が不均一となり易いが、本実施の
形態に係る陽極化成装置によれば、電極３４，３５を移
動させるようにしたので、電流の流れる範囲は狭く、大
面積について陽極化成を行っても表面に平行な方向にお
ける多孔率を均一とすることができる。よって、分離層
１２における分離を容易とすることができる。
【００４８】更に、多孔質化層２１の一面側に一対の電
極３４，３５を配置するようにしたので、移動させるこ
とにより電流密度を変化させることができ、容易に分離
層１２の厚さ方向における多孔率を変化させることがで
きる。よって、分離層１２における分離を容易とするこ
とができる。
極３４，３５を配置するようにしたので、移動させるこ
とにより電流密度を変化させることができ、容易に分離
層１２の厚さ方向における多孔率を変化させることがで
きる。よって、分離層１２における分離を容易とするこ
とができる。
【００４９】本実施の形態に係る半導体基板の製造方法
によれば、本実施の形態に係る陽極化成装置を用いて分
離層１２を形成するようにしたので、容易に本実施の形
態に係る半導体基板を形成することができる。よって、
本実施の形態に係る半導体基板を容易に実現することが
できる。また、分離層１２の表面と平行な方向における
多効率を均一とすることができ、分離層１２における分
離を容易とすることができる。更に、分離層１２の厚さ
方向における多効率を容易に変化させることができる。
によれば、本実施の形態に係る陽極化成装置を用いて分
離層１２を形成するようにしたので、容易に本実施の形
態に係る半導体基板を形成することができる。よって、
本実施の形態に係る半導体基板を容易に実現することが
できる。また、分離層１２の表面と平行な方向における
多効率を均一とすることができ、分離層１２における分
離を容易とすることができる。更に、分離層１２の厚さ
方向における多効率を容易に変化させることができる。
【００５０】本実施の形態に係る薄膜半導体素子の製造
方法によれば、本実施の形態に係る半導体基板の製造方
法を含んでいるので、本実施の形態に係る半導体基板の
製造方法と同一の効果を有する。
方法によれば、本実施の形態に係る半導体基板の製造方
法を含んでいるので、本実施の形態に係る半導体基板の
製造方法と同一の効果を有する。
【００５１】（第２の実施の形態）図７は本発明の第２
の実施の形態に係る半導体基板の構成を表すものであ
る。この半導体基板は、分離層１２の構成が異なってい
ることを除き、第１の実施の形態に係る半導体基板と同
一の構成を有している。よって、ここでは、同一の構成
要素には同一の符号を付し、その詳細な説明は省略す
る。
の実施の形態に係る半導体基板の構成を表すものであ
る。この半導体基板は、分離層１２の構成が異なってい
ることを除き、第１の実施の形態に係る半導体基板と同
一の構成を有している。よって、ここでは、同一の構成
要素には同一の符号を付し、その詳細な説明は省略す
る。
【００５２】分離層１２は、不純物濃度および多孔率が
異なる複数の層により構成されており、厚さ方向におい
て不純物濃度および多孔率が変化している。例えば、こ
の分離層１２は、基板本体１１側から順に、不純物濃度
が例えば約２×１０19ｃｍ-3であり多孔率が低い低多孔
質層１２ａと、不純物濃度が例えば１×１０14〜１×１
０18ｃｍ-3であり多孔率が高い高多孔質層１２ｂと、不
純物濃度が例えば約２×１０19ｃｍ-3であり多孔率が低
い低多孔質層１２ｃとを有している。このように低多孔
質層１２ａ，１２ｃと高多孔質層１２ｂとで不純物濃度
を異ならせているのは、この分離層１２を陽極化成によ
り形成する際に、不純物濃度に応じてその多孔率を制御
するようにし、電流密度を大きくすることなく電極３
４，３５の移動速度を速くするためである。なお、高多
孔質層１２ｂは、半導体薄膜１３を基板本体１１と分離
するためのものであって、それらを容易に分離すること
ができるように多孔率は４０〜７０％程度であることが
好ましい。
異なる複数の層により構成されており、厚さ方向におい
て不純物濃度および多孔率が変化している。例えば、こ
の分離層１２は、基板本体１１側から順に、不純物濃度
が例えば約２×１０19ｃｍ-3であり多孔率が低い低多孔
質層１２ａと、不純物濃度が例えば１×１０14〜１×１
０18ｃｍ-3であり多孔率が高い高多孔質層１２ｂと、不
純物濃度が例えば約２×１０19ｃｍ-3であり多孔率が低
い低多孔質層１２ｃとを有している。このように低多孔
質層１２ａ，１２ｃと高多孔質層１２ｂとで不純物濃度
を異ならせているのは、この分離層１２を陽極化成によ
り形成する際に、不純物濃度に応じてその多孔率を制御
するようにし、電流密度を大きくすることなく電極３
４，３５の移動速度を速くするためである。なお、高多
孔質層１２ｂは、半導体薄膜１３を基板本体１１と分離
するためのものであって、それらを容易に分離すること
ができるように多孔率は４０〜７０％程度であることが
好ましい。
【００５３】ちなみに、分離層１２は必ずしも低多孔質
層１２ａと高多孔質層１２ｂと低多孔質層１２ｃとによ
り構成されなくてもよいが、半導体薄膜１３に隣接する
層は多孔率が低い低多孔質層１２ｃとされることが好ま
しい。分離層１２の表面に優れた結晶性を有する半導体
薄膜１３を形成することができるようにするためであ
る。また、低多孔質層１２ａ，１２ｃおよび高多孔質層
１２ｂにおける厚さ方向の不純物濃度および多孔率は変
化していてもよい。
層１２ａと高多孔質層１２ｂと低多孔質層１２ｃとによ
り構成されなくてもよいが、半導体薄膜１３に隣接する
層は多孔率が低い低多孔質層１２ｃとされることが好ま
しい。分離層１２の表面に優れた結晶性を有する半導体
薄膜１３を形成することができるようにするためであ
る。また、低多孔質層１２ａ，１２ｃおよび高多孔質層
１２ｂにおける厚さ方向の不純物濃度および多孔率は変
化していてもよい。
【００５４】このような構成を有する半導体基板は、多
孔質化層２１を形成する際に不純物の添加濃度を変化さ
せることを除き、第１の実施の形態と同様にして形成す
ることができる。すなわち、多孔質化層２１を形成する
際には、図８に示したように、基板本体１１側から順
に、不純物濃度が例えば約２×１０19ｃｍ-3の高濃度層
２１ａと、不純物濃度が例えば１×１０14〜１×１０18
ｃｍ-3の低濃度層２１ｂと、不純物濃度が例えば約２×
１０19ｃｍ-3の高濃度層２１ｃを形成する（多孔質化層
形成工程）。
孔質化層２１を形成する際に不純物の添加濃度を変化さ
せることを除き、第１の実施の形態と同様にして形成す
ることができる。すなわち、多孔質化層２１を形成する
際には、図８に示したように、基板本体１１側から順
に、不純物濃度が例えば約２×１０19ｃｍ-3の高濃度層
２１ａと、不純物濃度が例えば１×１０14〜１×１０18
ｃｍ-3の低濃度層２１ｂと、不純物濃度が例えば約２×
１０19ｃｍ-3の高濃度層２１ｃを形成する（多孔質化層
形成工程）。
【００５５】そののち、陽極化成により分離層１２を形
成する際には、多孔質化層２１が厚さ方向において不純
物濃度に変化を有しているので、多孔質化しやすく、電
極３４，３５の移動速度を同一とすると、電極３４，３
５に流す電流密度が３〜５０ｍＡ／ｃｍ2 と第１の実施
の形態に比べて小さくなる。また、多孔質化層２１には
抵抗の低い高濃度層２１ａ，２１ｃが形成されているの
で、電流は電解液中よりも多孔質化層２１の内部を流れ
やすい。よって、多孔質化層２１を介さずに電解液のみ
を介して流れる電流が少なくなると共に、多孔質化層２
１に流れ込んだ電流は高濃度層２１ｃのみならず低濃度
層２１ｂを通って高濃度層２１ａにも流れ込む。これに
より、多孔質化層２１は不純物濃度に応じて多孔率が異
なる多孔質層１２となる。すなわち、高濃度層２１ａは
低多孔質層１２ａとなり、低濃度層２１ｂは低多孔質層
１２ａとなり、高濃度層２１ｃは低多孔質層１２ｃとな
る。
成する際には、多孔質化層２１が厚さ方向において不純
物濃度に変化を有しているので、多孔質化しやすく、電
極３４，３５の移動速度を同一とすると、電極３４，３
５に流す電流密度が３〜５０ｍＡ／ｃｍ2 と第１の実施
の形態に比べて小さくなる。また、多孔質化層２１には
抵抗の低い高濃度層２１ａ，２１ｃが形成されているの
で、電流は電解液中よりも多孔質化層２１の内部を流れ
やすい。よって、多孔質化層２１を介さずに電解液のみ
を介して流れる電流が少なくなると共に、多孔質化層２
１に流れ込んだ電流は高濃度層２１ｃのみならず低濃度
層２１ｂを通って高濃度層２１ａにも流れ込む。これに
より、多孔質化層２１は不純物濃度に応じて多孔率が異
なる多孔質層１２となる。すなわち、高濃度層２１ａは
低多孔質層１２ａとなり、低濃度層２１ｂは低多孔質層
１２ａとなり、高濃度層２１ｃは低多孔質層１２ｃとな
る。
【００５６】また、加熱工程および半導体薄膜形成工程
では、低多孔質層１２ａ，１２ｃは不純物濃度が高くな
っているので再結晶化しやすく、微細孔が少なくなる。
では、低多孔質層１２ａ，１２ｃは不純物濃度が高くな
っているので再結晶化しやすく、微細孔が少なくなる。
【００５７】このように本実施の形態によれば、分離層
１２すなわち多孔質化層２１の不純物濃度を変化させる
ようにしたので、陽極化成の際の電流密度を小さくする
ことができる。よって、電流密度を大きくしなくても電
極３４，３５の移動速度を速くすることができ、電流密
度を大きくすると生じる問題、すなわち電流密度のむら
や水素の多量に発生により多孔率が不均一となってしま
うことを防止できる。すなわち、分離層１２の表面に平
行な方向における多孔率を均一とすることができる。ま
た、電極３４，３５の移動速度を速くすることができ、
製造時間を短くすることができる。
１２すなわち多孔質化層２１の不純物濃度を変化させる
ようにしたので、陽極化成の際の電流密度を小さくする
ことができる。よって、電流密度を大きくしなくても電
極３４，３５の移動速度を速くすることができ、電流密
度を大きくすると生じる問題、すなわち電流密度のむら
や水素の多量に発生により多孔率が不均一となってしま
うことを防止できる。すなわち、分離層１２の表面に平
行な方向における多孔率を均一とすることができる。ま
た、電極３４，３５の移動速度を速くすることができ、
製造時間を短くすることができる。
【００５８】また、多孔質化層２１に不純物濃度の高い
高濃度層２１ａ，２１ｃを形成するようにしたので、多
孔質化層２１の抵抗を低くでき、陽極化成の際に多孔質
化層２１中を電流が流れやすくすることができる。ま
た、不純物濃度が高いと再結晶化が起こりやすいので、
低多孔質層１２ｃをほとんど再結晶化させることができ
る。よって、半導体薄膜１３を分離層１２（高多孔質層
１２ｂ）において分離したのち、半導体薄膜１３に付着
している低多孔質層１２ｃを除去しなくても、半導体薄
膜１３を太陽電池として用いる場合など、そのまま電極
として用いることができる。よって、製造工程を簡素化
することができる。
高濃度層２１ａ，２１ｃを形成するようにしたので、多
孔質化層２１の抵抗を低くでき、陽極化成の際に多孔質
化層２１中を電流が流れやすくすることができる。ま
た、不純物濃度が高いと再結晶化が起こりやすいので、
低多孔質層１２ｃをほとんど再結晶化させることができ
る。よって、半導体薄膜１３を分離層１２（高多孔質層
１２ｂ）において分離したのち、半導体薄膜１３に付着
している低多孔質層１２ｃを除去しなくても、半導体薄
膜１３を太陽電池として用いる場合など、そのまま電極
として用いることができる。よって、製造工程を簡素化
することができる。
【００５９】なお、この半導体基板は、第１の実施の形
態と同様に、半導体薄膜１３を薄膜半導体素子に用いら
れ、本実施の形態に係る半導体基板と同様にして製造す
ることができ、本実施の形態に係る半導体基板およびそ
の製造方法と同一の効果を有する。
態と同様に、半導体薄膜１３を薄膜半導体素子に用いら
れ、本実施の形態に係る半導体基板と同様にして製造す
ることができ、本実施の形態に係る半導体基板およびそ
の製造方法と同一の効果を有する。
【００６０】以上、実施の形態および各実施例を挙げて
本発明を説明したが、本発明はこれらの実施の形態およ
び各実施例に限定されるものではなく、種々変形可能で
ある。例えば、上記各実施の形態においては、陽極化成
装置を、絶縁性の基板本体１１の上に形成された多孔質
化層２１を多孔質化する際に用いる場合についてのみ説
明したが、本発明の陽極化成装置は、その他の被多孔質
化対象物を多孔質化する際にも用いることができる。具
体的には、導電性の基板本体（例えばｐ型シリコンより
なる基板本体）の表面やその一面側に形成された多孔質
化層を多孔質化する場合などにも用いることができる。
特に、被多孔質化対象物の面積が大きい場合には、従来
の陽極化成装置に比べて表面と平行な方向における多孔
率を均一とすることができる。
本発明を説明したが、本発明はこれらの実施の形態およ
び各実施例に限定されるものではなく、種々変形可能で
ある。例えば、上記各実施の形態においては、陽極化成
装置を、絶縁性の基板本体１１の上に形成された多孔質
化層２１を多孔質化する際に用いる場合についてのみ説
明したが、本発明の陽極化成装置は、その他の被多孔質
化対象物を多孔質化する際にも用いることができる。具
体的には、導電性の基板本体（例えばｐ型シリコンより
なる基板本体）の表面やその一面側に形成された多孔質
化層を多孔質化する場合などにも用いることができる。
特に、被多孔質化対象物の面積が大きい場合には、従来
の陽極化成装置に比べて表面と平行な方向における多孔
率を均一とすることができる。
【００６１】また、上記第２の実施の形態においては、
分離層１２を不純物濃度が異なる複数の層により構成す
るようにしたが、厚さ方向において不純物濃度が連続的
に変化するように構成してもよい。
分離層１２を不純物濃度が異なる複数の層により構成す
るようにしたが、厚さ方向において不純物濃度が連続的
に変化するように構成してもよい。
【００６２】
【発明の効果】以上説明したように本発明の半導体基板
によれば、基板本体をサファイアにより構成するように
したので、基板本体を繰り返し再利用してもその劣化お
よび損傷を削減することができる。よって、基板本体の
再利用回数を増加させることができ、製造コストの低減
および省資源化を図ることができるという効果を奏す
る。また、基板本体の面積を大きくすることができるの
で、大面積の半導体薄膜すなわち大面積の薄膜半導体素
子を形成することができ、製造コストを更に低減するこ
とができると共に、材料の無駄も少なくなり、更に省資
源化を図ることができるという効果を奏する。
によれば、基板本体をサファイアにより構成するように
したので、基板本体を繰り返し再利用してもその劣化お
よび損傷を削減することができる。よって、基板本体の
再利用回数を増加させることができ、製造コストの低減
および省資源化を図ることができるという効果を奏す
る。また、基板本体の面積を大きくすることができるの
で、大面積の半導体薄膜すなわち大面積の薄膜半導体素
子を形成することができ、製造コストを更に低減するこ
とができると共に、材料の無駄も少なくなり、更に省資
源化を図ることができるという効果を奏する。
【００６３】本発明の薄膜半導体素子によれば、本発明
の半導体基板から分離した半導体薄膜を用いているの
で、本発明の半導体基板と同様に、製造コストの低減お
よび省資源化を図ることができるという効果を奏する。
の半導体基板から分離した半導体薄膜を用いているの
で、本発明の半導体基板と同様に、製造コストの低減お
よび省資源化を図ることができるという効果を奏する。
【００６４】本発明の陽極化成装置によれば、多孔質化
層の一面側で一対の電極を移動させるようにしたので、
絶縁性の基板本体を用いても容易に多孔質化することが
できる。よって、本発明の半導体基板および薄膜半導体
素子を容易に実現することができるという効果を奏す
る。また、電流の流れる範囲を狭くすることができ、大
面積を有する多孔質化層について陽極化成を行っても表
面に平行な方向における多孔率を均一とすることができ
るという効果を奏する。更に、電極を移動させることに
より電流密度を変化させることができ、容易に多孔質化
層の厚さ方向における多孔率を変化させることができる
という効果も奏する。
層の一面側で一対の電極を移動させるようにしたので、
絶縁性の基板本体を用いても容易に多孔質化することが
できる。よって、本発明の半導体基板および薄膜半導体
素子を容易に実現することができるという効果を奏す
る。また、電流の流れる範囲を狭くすることができ、大
面積を有する多孔質化層について陽極化成を行っても表
面に平行な方向における多孔率を均一とすることができ
るという効果を奏する。更に、電極を移動させることに
より電流密度を変化させることができ、容易に多孔質化
層の厚さ方向における多孔率を変化させることができる
という効果も奏する。
【００６５】本発明の半導体基板の製造方法によれば、
本発明の陽極化成装置を用いて分離層を形成するように
したので、容易に本発明の半導体基板を形成することが
できる。よって、本発明の半導体基板を容易に実現する
ことができるという効果を奏する。また、分離層の表面
と平行な方向における多効率を均一とすることができ、
分離層における分離を容易とすることができるという効
果も奏する。更に、分離層の厚さ方向における多効率を
容易に変化させることができるという効果も奏する。
本発明の陽極化成装置を用いて分離層を形成するように
したので、容易に本発明の半導体基板を形成することが
できる。よって、本発明の半導体基板を容易に実現する
ことができるという効果を奏する。また、分離層の表面
と平行な方向における多効率を均一とすることができ、
分離層における分離を容易とすることができるという効
果も奏する。更に、分離層の厚さ方向における多効率を
容易に変化させることができるという効果も奏する。
【００６６】本発明の薄膜半導体素子の製造方法によれ
ば、本発明の半導体基板の製造方法を含んでいるので、
本発明の半導体基板の製造方法と同一の効果を奏する。
ば、本発明の半導体基板の製造方法を含んでいるので、
本発明の半導体基板の製造方法と同一の効果を奏する。
【図１】本発明の第１の実施の形態に係る半導体基板の
構成を表す断面図である。
構成を表す断面図である。
【図２】本発明の第１の実施の形態に係る薄膜半導体素
子の構成を表す断面図である。
子の構成を表す断面図である。
【図３】図１に示した半導体基板および図２に示した薄
膜半導体素子の製造方法を説明するための各工程図であ
る。
膜半導体素子の製造方法を説明するための各工程図であ
る。
【図４】図３に続く薄膜半導体素子の各工程図である。
【図５】本発明の陽極化成装置の構成を表す断面図であ
る。
る。
【図６】多孔質化層における電流密度と時間との関係を
表す特性図である。
表す特性図である。
【図６】多孔質化層における電流密度と時間との関係を
表す特性図である。
表す特性図である。
【図７】本発明の第２の実施の形態に係る半導体基板の
構成を表す断面図である。
構成を表す断面図である。
【図８】図７に示した半導体基板の製造方法を説明する
ための断面図である。
ための断面図である。
【図９】従来の半導体基板および薄膜半導体素子の製造
方法を説明するための各工程図である。
方法を説明するための各工程図である。
【図１０】従来の陽極化成装置の構成を表す断面図であ
る。
る。
【図１１】従来の他の陽極化成装置の構成を表す断面図
である。
である。
１１…基板本体、１２…分離層、１２ａ，１２ｃ…低多
孔質層、１２ｂ…高多孔質層、１３…半導体薄膜、１４
ａ，１４ｂ…接着層、１５ａ，１５ｂ…接着基板、２１
…多孔質化層、２１ａ，２１ｃ…高濃度層、２１ｃ…低
濃度層、３１，４１，４３，４４…電解液槽、３２…載
置台、３３…直流電源、３４，３５，４２，４５．４６
…電極、３６…支持部材、３６ａ，３６ｂ…支持板、３
６ｃ…遮蔽板
孔質層、１２ｂ…高多孔質層、１３…半導体薄膜、１４
ａ，１４ｂ…接着層、１５ａ，１５ｂ…接着基板、２１
…多孔質化層、２１ａ，２１ｃ…高濃度層、２１ｃ…低
濃度層、３１，４１，４３，４４…電解液槽、３２…載
置台、３３…直流電源、３４，３５，４２，４５．４６
…電極、３６…支持部材、３６ａ，３６ｂ…支持板、３
６ｃ…遮蔽板
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１０年２月１８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体基板の
構成を表す断面図である。
構成を表す断面図である。
【図２】本発明の第１の実施の形態に係る薄膜半導体素
子の構成を表す断面図である。
子の構成を表す断面図である。
【図３】図１に示した半導体基板および図２に示した薄
膜半導体素子の製造方法を説明するための各工程図であ
る。
膜半導体素子の製造方法を説明するための各工程図であ
る。
【図４】図３に続く薄膜半導体素子の各工程図である。
【図５】本発明の陽極化成装置の構成を表すもので、
（ａ）は平面図、（ｂ）は断面図である。
（ａ）は平面図、（ｂ）は断面図である。
【図６】多孔質化層における電流密度と時間との関係を
表す特性図である。
表す特性図である。
【図７】本発明の第２の実施の形態に係る半導体基板の
構成を表す断面図である。
構成を表す断面図である。
【図８】図７に示した半導体基板の製造方法を説明する
ための断面図である。
ための断面図である。
【図９】従来の半導体基板および薄膜半導体素子の製造
方法を説明するための各工程図である。
方法を説明するための各工程図である。
【図１０】従来の陽極化成装置の構成を表す断面図であ
る。
る。
【図１１】従来の他の陽極化成装置の構成を表す断面図
である。
である。
【符号の説明】 １１…基板本体、１２…分離層、１２ａ，１２ｃ…低多
孔質層、１２ｂ…高多孔質層、１３…半導体薄膜、１４
ａ，１４ｂ…接着層、１５ａ，１５ｂ…接着基板、２１
…多孔質化層、２１ａ，２１ｃ…高濃度層、２１ｃ…低
濃度層、３１，４１，４３，４４…電解液槽、３２…載
置台、３３…直流電源、３４，３５，４２，４５．４６
…電極、３６…支持部材、３６ａ，３６ｂ…支持板、３
６ｃ…遮蔽板
孔質層、１２ｂ…高多孔質層、１３…半導体薄膜、１４
ａ，１４ｂ…接着層、１５ａ，１５ｂ…接着基板、２１
…多孔質化層、２１ａ，２１ｃ…高濃度層、２１ｃ…低
濃度層、３１，４１，４３，４４…電解液槽、３２…載
置台、３３…直流電源、３４，３５，４２，４５．４６
…電極、３６…支持部材、３６ａ，３６ｂ…支持板、３
６ｃ…遮蔽板
Claims (14)
- 【請求項１】 サファイアよりなる基板本体と、 この基板本体の一面側に分離層を介して形成された半導
体薄膜とを備えたことを特徴とする半導体基板。 - 【請求項２】 分離層は多孔質の半導体により構成され
たことを特徴とする請求項１記載の半導体基板。 - 【請求項３】 分離層は不純物濃度に変化を有すること
を特徴とする請求項２記載の半導体基板。 - 【請求項４】 サファイアよりなる基板本体の一面側に
分離層を介して形成されると共に分離層において分離さ
れ接着基板に転写された半導体薄膜を備えたことを特徴
とする薄膜半導体素子。 - 【請求項５】 前記接着基板は絶縁体，金属あるいは半
導体のいずれかにより構成されたことを特徴とする請求
項４記載の薄膜半導体素子。 - 【請求項６】 受光素子，発光素子，液晶ディスプレイ
素子あるいは集積回路のいずれかとして用いられること
を特徴とする請求項４記載の薄膜半導体素子。 - 【請求項７】 サファイアよりなる基板本体の一面側に
半導体よりなる多孔質化層を形成する多孔質化層形成工
程と、 多孔質化層を多孔質化し、分離層を形成する分離層形成
工程と、 分離層の基板本体と反対側に半導体薄膜を形成する半導
体薄膜形成工程とを含むことを特徴とする半導体基板の
製造方法。 - 【請求項８】 前記多孔質化層形成工程では、不純物濃
度を変化させることを特徴とする請求項７記載の半導体
基板の製造方法。 - 【請求項９】 前記分離層形成工程では、多孔質化層の
近傍に電解液を介して一対の電極を配置すると共に、こ
の一対の電極をそれらの間に電流を流しながら多孔質化
層に沿って移動させることにより多孔質化することを特
徴とする請求項７記載の半導体基板の製造方法。 - 【請求項１０】 サファイアよりなる基板本体の一面側
に分離層を介して半導体薄膜を形成する半導体薄膜形成
工程と、 半導体薄膜を分離層において基板本体から分離し、接着
基板に転写する分離工程とを含むことを特徴とする薄膜
半導体素子の製造方法。 - 【請求項１１】 更に、 サファイアよりなる基板本体の一面側に半導体よりなる
多孔質化層を形成する多孔質化層形成工程と、 多孔質化層を多孔質化し、分離層を形成する分離層形成
工程とを含むことを特徴とする請求項１０記載の薄膜半
導体素子の製造方法。 - 【請求項１２】 前記分離工程において半導体薄膜を分
離した基板本体を再び用い、その一面側に分離層を介し
て半導体薄膜を形成することを特徴とする請求項１０記
載の薄膜半導体素子の製造方法。 - 【請求項１３】 前記分離工程においては、接着基板を
絶縁体，金属あるいは半導体のいずれかにより形成する
ことを特徴とする請求項１０記載の薄膜半導体素子の製
造方法。 - 【請求項１４】 被多孔質化対象物を多孔質化する陽極
化成装置であって、 電解液を収納する電解液槽と、 この電解液槽に収納された電解液中に浸漬されると共
に、電解液に接触するように配置された被多孔質化対象
物の一面側において相対的に移動可能とされた一対の電
極とを備えたことを特徴とする陽極化成装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9360428A JPH11195775A (ja) | 1997-12-26 | 1997-12-26 | 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 |
| US09/215,314 US6214701B1 (en) | 1997-12-26 | 1998-12-18 | Semiconductor substrate and thin film semiconductor device, method of manufacturing the same, and anodizing apparatus |
| SG9906443A SG97825A1 (en) | 1997-12-26 | 1998-12-21 | Semiconductor substrate and thin film semiconductor device, method of manufacturing the same, and anodizing apparatus |
| SG1998005869A SG74107A1 (en) | 1997-12-26 | 1998-12-21 | Semiconductor substrate and thin film semiconductor device method of manufacturing the same and anodizing apparatus |
| KR1019980057604A KR19990063376A (ko) | 1997-12-26 | 1998-12-23 | 반도체 기판, 박막 반도체 소자,이들의 제조 방법 및 양극화성 장치 |
| EP98124609A EP0928032A3 (en) | 1997-12-26 | 1998-12-23 | Semiconductor substrate and thin film semiconductor device, method of manufacturing the same, and anodizing apparatus |
| IDP981691A ID21598A (id) | 1997-12-26 | 1998-12-24 | Substrat semikonduktor dan piranti semikonduktor dengan film tipis, metoda pembuatannya, dan peralatan oksidasi anoda |
| CN98126334A CN1221218A (zh) | 1997-12-26 | 1998-12-25 | 半导体衬底和薄膜器件及其制造方法以及阳极化处理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9360428A JPH11195775A (ja) | 1997-12-26 | 1997-12-26 | 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11195775A true JPH11195775A (ja) | 1999-07-21 |
Family
ID=18469364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9360428A Pending JPH11195775A (ja) | 1997-12-26 | 1997-12-26 | 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6214701B1 (ja) |
| EP (1) | EP0928032A3 (ja) |
| JP (1) | JPH11195775A (ja) |
| KR (1) | KR19990063376A (ja) |
| CN (1) | CN1221218A (ja) |
| ID (1) | ID21598A (ja) |
| SG (2) | SG97825A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004519093A (ja) * | 2000-11-27 | 2004-06-24 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6033974A (en) * | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6146979A (en) | 1997-05-12 | 2000-11-14 | Silicon Genesis Corporation | Pressurized microbubble thin film separation process using a reusable substrate |
| US20070122997A1 (en) * | 1998-02-19 | 2007-05-31 | Silicon Genesis Corporation | Controlled process and resulting device |
| US6548382B1 (en) * | 1997-07-18 | 2003-04-15 | Silicon Genesis Corporation | Gettering technique for wafers made using a controlled cleaving process |
| US6417069B1 (en) * | 1999-03-25 | 2002-07-09 | Canon Kabushiki Kaisha | Substrate processing method and manufacturing method, and anodizing apparatus |
| US6287941B1 (en) | 1999-04-21 | 2001-09-11 | Silicon Genesis Corporation | Surface finishing of SOI substrates using an EPI process |
| US6204151B1 (en) * | 1999-04-21 | 2001-03-20 | Silicon Genesis Corporation | Smoothing method for cleaved films made using thermal treatment |
| US6881644B2 (en) * | 1999-04-21 | 2005-04-19 | Silicon Genesis Corporation | Smoothing method for cleaved films made using a release layer |
| US6171965B1 (en) | 1999-04-21 | 2001-01-09 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
| US6664169B1 (en) * | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
| US6362075B1 (en) * | 1999-06-30 | 2002-03-26 | Harris Corporation | Method for making a diffused back-side layer on a bonded-wafer with a thick bond oxide |
| JP4465745B2 (ja) * | 1999-07-23 | 2010-05-19 | ソニー株式会社 | 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法 |
| EP1939932A1 (en) * | 1999-08-10 | 2008-07-02 | Silicon Genesis Corporation | A substrate comprising a stressed silicon germanium cleave layer |
| US6500732B1 (en) | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| JP2001085715A (ja) * | 1999-09-09 | 2001-03-30 | Canon Inc | 半導体層の分離方法および太陽電池の製造方法 |
| US7427526B2 (en) * | 1999-12-20 | 2008-09-23 | The Penn State Research Foundation | Deposited thin films and their use in separation and sacrificial layer applications |
| US6544862B1 (en) | 2000-01-14 | 2003-04-08 | Silicon Genesis Corporation | Particle distribution method and resulting structure for a layer transfer process |
| JP3946427B2 (ja) * | 2000-03-29 | 2007-07-18 | 株式会社東芝 | エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法 |
| JP2002050749A (ja) * | 2000-07-31 | 2002-02-15 | Canon Inc | 複合部材の分離方法及び装置 |
| US7407869B2 (en) * | 2000-11-27 | 2008-08-05 | S.O.I.Tec Silicon On Insulator Technologies | Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material |
| FR2840731B3 (fr) * | 2002-06-11 | 2004-07-30 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees |
| US8507361B2 (en) | 2000-11-27 | 2013-08-13 | Soitec | Fabrication of substrates with a useful layer of monocrystalline semiconductor material |
| WO2003058725A1 (en) * | 2002-01-02 | 2003-07-17 | Reveo, Inc. | Photovoltaic cell and method of manufacture of photovoltaic cells |
| AU2003205104A1 (en) * | 2002-01-11 | 2003-07-30 | The Pennsylvania State University | Method of forming a removable support with a sacrificial layers and of transferring devices |
| US8187377B2 (en) * | 2002-10-04 | 2012-05-29 | Silicon Genesis Corporation | Non-contact etch annealing of strained layers |
| US7542197B2 (en) * | 2003-11-01 | 2009-06-02 | Silicon Quest Kabushiki-Kaisha | Spatial light modulator featured with an anti-reflective structure |
| US7354815B2 (en) * | 2003-11-18 | 2008-04-08 | Silicon Genesis Corporation | Method for fabricating semiconductor devices using strained silicon bearing material |
| US6967149B2 (en) * | 2003-11-20 | 2005-11-22 | Hewlett-Packard Development Company, L.P. | Storage structure with cleaved layer |
| JP4865240B2 (ja) * | 2004-03-23 | 2012-02-01 | キヤノン株式会社 | 構造体の製造方法、磁気記録媒体の製造方法、成型体の製造方法 |
| DE102005047149A1 (de) * | 2005-09-30 | 2007-04-12 | Osram Opto Semiconductors Gmbh | Epitaxiesubstrat, damit hergestelltes Bauelement sowie entsprechende Herstellverfahren |
| US7811900B2 (en) * | 2006-09-08 | 2010-10-12 | Silicon Genesis Corporation | Method and structure for fabricating solar cells using a thick layer transfer process |
| US8993410B2 (en) | 2006-09-08 | 2015-03-31 | Silicon Genesis Corporation | Substrate cleaving under controlled stress conditions |
| US9362439B2 (en) | 2008-05-07 | 2016-06-07 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled shear region |
| US8293619B2 (en) | 2008-08-28 | 2012-10-23 | Silicon Genesis Corporation | Layer transfer of films utilizing controlled propagation |
| KR100889978B1 (ko) * | 2007-10-12 | 2009-03-25 | 전남대학교산학협력단 | 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법 |
| US8330126B2 (en) * | 2008-08-25 | 2012-12-11 | Silicon Genesis Corporation | Race track configuration and method for wafering silicon solar substrates |
| EP2219208B1 (en) * | 2009-02-12 | 2012-08-29 | Soitec | Method for reclaiming a surface of a substrate |
| US8329557B2 (en) * | 2009-05-13 | 2012-12-11 | Silicon Genesis Corporation | Techniques for forming thin films by implantation with reduced channeling |
| US8975125B2 (en) | 2013-03-14 | 2015-03-10 | International Business Machines Corporation | Formation of bulk SiGe fin with dielectric isolation by anodization |
| CN103426976B (zh) * | 2013-08-07 | 2015-12-23 | 华北电力大学 | 一种利用可重复使用的衬底制备多晶硅薄膜的方法 |
| JP6029771B2 (ja) * | 2014-11-13 | 2016-11-24 | 新電元工業株式会社 | 半導体装置の製造方法及びガラス被膜形成装置 |
| CN110581058B (zh) * | 2018-06-08 | 2022-01-18 | 上海和辉光电股份有限公司 | 一种多晶硅薄膜制作方法 |
| JP2022034881A (ja) * | 2020-08-19 | 2022-03-04 | キオクシア株式会社 | 半導体装置、半導体装置の製造方法、および基板の再利用方法 |
| CN115058746B (zh) * | 2022-07-07 | 2024-04-12 | 中国人民解放军陆军装甲兵学院 | 一种金属镀层、其制备方法及应用 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4104090A (en) * | 1977-02-24 | 1978-08-01 | International Business Machines Corporation | Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation |
| JPH02164023A (ja) | 1988-12-19 | 1990-06-25 | Sanyo Electric Co Ltd | Ｓｏｉ構造の形成方法とｓｏｉ構造 |
| US5164033A (en) | 1990-04-17 | 1992-11-17 | Tir Systems Ltd. | Electro-chemical etch device |
| JP3176072B2 (ja) | 1991-01-16 | 2001-06-11 | キヤノン株式会社 | 半導体基板の形成方法 |
| JP3112106B2 (ja) | 1991-10-11 | 2000-11-27 | キヤノン株式会社 | 半導体基材の作製方法 |
| JP3416163B2 (ja) | 1992-01-31 | 2003-06-16 | キヤノン株式会社 | 半導体基板及びその作製方法 |
| JP3352340B2 (ja) * | 1995-10-06 | 2002-12-03 | キヤノン株式会社 | 半導体基体とその製造方法 |
| JP3381443B2 (ja) * | 1995-02-02 | 2003-02-24 | ソニー株式会社 | 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法 |
| CN1072737C (zh) * | 1995-10-17 | 2001-10-10 | 佳能株式会社 | 刻蚀方法 |
| EP0797258B1 (en) | 1996-03-18 | 2011-07-20 | Sony Corporation | Method for making thin film semiconductor, solar cell, and light emitting diode |
| US6054363A (en) * | 1996-11-15 | 2000-04-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor article |
-
1997
- 1997-12-26 JP JP9360428A patent/JPH11195775A/ja active Pending
-
1998
- 1998-12-18 US US09/215,314 patent/US6214701B1/en not_active Expired - Fee Related
- 1998-12-21 SG SG9906443A patent/SG97825A1/en unknown
- 1998-12-21 SG SG1998005869A patent/SG74107A1/en unknown
- 1998-12-23 EP EP98124609A patent/EP0928032A3/en not_active Withdrawn
- 1998-12-23 KR KR1019980057604A patent/KR19990063376A/ko not_active Application Discontinuation
- 1998-12-24 ID IDP981691A patent/ID21598A/id unknown
- 1998-12-25 CN CN98126334A patent/CN1221218A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004519093A (ja) * | 2000-11-27 | 2004-06-24 | エス オー イ テク シリコン オン インシュレータ テクノロジース | 基板、特に光学、電子工学または電子光学用基板の製造方法、およびこの製造方法により得られる基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990063376A (ko) | 1999-07-26 |
| SG74107A1 (en) | 2000-07-18 |
| US6214701B1 (en) | 2001-04-10 |
| CN1221218A (zh) | 1999-06-30 |
| EP0928032A2 (en) | 1999-07-07 |
| ID21598A (id) | 1999-07-01 |
| EP0928032A3 (en) | 1999-09-08 |
| SG97825A1 (en) | 2003-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11195775A (ja) | 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置 | |
| US6448155B1 (en) | Production method of semiconductor base material and production method of solar cell | |
| JP4075021B2 (ja) | 半導体基板の製造方法および薄膜半導体部材の製造方法 | |
| US6140209A (en) | Process for forming an SOI substrate | |
| KR100300279B1 (ko) | 반도체기판의제조방법 | |
| US6664169B1 (en) | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus | |
| US6566235B2 (en) | Process for producing semiconductor member, and process for producing solar cell | |
| US7022585B2 (en) | Method for making thin film devices intended for solar cells or silicon-on-insulator (SOI) applications | |
| CN1157766C (zh) | 半导体衬底及太阳电池的制造方法 | |
| JP2001094136A (ja) | 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法 | |
| JP2003257804A (ja) | 複合基板および基板製造方法 | |
| JP2000100738A (ja) | 結晶成長方法および、半導体装置とその製造方法 | |
| CN1195880A (zh) | 薄膜形成工艺 | |
| TWI497742B (zh) | 使用硼摻雜的矽鍺層的層轉移技術 | |
| US6953506B2 (en) | Wafer cassette, and liquid phase growth system and liquid-phase growth process which make use of the same | |
| JP4035862B2 (ja) | 半導体基板の製造方法 | |
| JP3472197B2 (ja) | 半導体基材及び太陽電池の製造方法 | |
| JP2003292398A (ja) | 単結晶シリコンウェファの製造方法 | |
| JP3337705B2 (ja) | 陽極化成装置及び方法 | |
| JP3963030B2 (ja) | 薄膜半導体の製造方法 | |
| JP2000349265A (ja) | 半導体部材の作製方法 | |
| JP4161380B2 (ja) | 薄膜半導体および半導体装置の製造方法 | |
| JPH1081998A (ja) | インゴット表面の陽極化成方法と、これを用いた薄膜半導体および薄膜太陽電池の製造方法と、陽極化成装置 | |
| EP1385200B1 (en) | Method for making thin film devices intended for solar cells or SOI applications | |
| JP2019529327A (ja) | 複数のシード基板を支持体に配置するための方法及びシード基板を有する支持体 |