JPH02164023A - Ｓｏｉ構造の形成方法とｓｏｉ構造 - Google Patents
Ｓｏｉ構造の形成方法とｓｏｉ構造Info
- Publication number
- JPH02164023A JPH02164023A JP32092488A JP32092488A JPH02164023A JP H02164023 A JPH02164023 A JP H02164023A JP 32092488 A JP32092488 A JP 32092488A JP 32092488 A JP32092488 A JP 32092488A JP H02164023 A JPH02164023 A JP H02164023A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- film
- porous
- soi structure
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229910052594 sapphire Inorganic materials 0.000 claims abstract description 21
- 239000010980 sapphire Substances 0.000 claims abstract description 21
- 239000013078 crystal Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 abstract description 22
- 229910021426 porous silicon Inorganic materials 0.000 abstract description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 239000008151 electrolyte solution Substances 0.000 abstract 1
- 229960002050 hydrofluoric acid Drugs 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000001069 Raman spectroscopy Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、ＳＯＩ構造の形成方法に関し、特に単結晶サ
ファイア基板上に単結晶Ｓｉ膜を形成するものに関する
。
ファイア基板上に単結晶Ｓｉ膜を形成するものに関する
。
（ロ）従来の技術
絶縁層（絶縁物の基板も晟む）上に単結晶Ｓｉ層を形成
したものは、ＳＯＩ （Ｓｉ Ｉ １ｃｏｎｏｎ Ｉ
ｎ５ｕｌａｔｏｒ）構造と称され、狭いＡ域で容易に素
子分離が行え、高集積化や高速化かり能な乙のとして知
られている。そして、従来のＳｉ基板ヒに素子が作成さ
れる半導体集積回路（ＩＣ）に比べて、特性の向上が図
れることがら審んに研究開発が行われている。
したものは、ＳＯＩ （Ｓｉ Ｉ １ｃｏｎｏｎ Ｉ
ｎ５ｕｌａｔｏｒ）構造と称され、狭いＡ域で容易に素
子分離が行え、高集積化や高速化かり能な乙のとして知
られている。そして、従来のＳｉ基板ヒに素子が作成さ
れる半導体集積回路（ＩＣ）に比べて、特性の向上が図
れることがら審んに研究開発が行われている。
ＳＯＩ構造の一つに、単結晶サファイア基板上に単結晶
Ｓｉ膜を形成したものがある。これは、通常ＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法で、サファイア基板上に成長温度９００〜１００
０℃でＳｉ膜を成長させている。
Ｓｉ膜を形成したものがある。これは、通常ＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法で、サファイア基板上に成長温度９００〜１００
０℃でＳｉ膜を成長させている。
しかし、サファイア基板とＳｉ膜では熱膨張係数が異な
るため（サファイアは９．５Ｘ１０−’／℃、Ｓｌは４
． ２ Ｘ １０−’／℃） 、Ｓ ｉｆ！Ｉ成長隈、
基板温度を室温まで降温した段階でＳｉ膜中に２次元的
な圧縮応力が掛かる。この圧縮応力はＳｉ膜の電子移動
度の低下を招く（応用物理学会定行「応用物理」第４９
巻（１９８０）ｐＨ。
るため（サファイアは９．５Ｘ１０−’／℃、Ｓｌは４
． ２ Ｘ １０−’／℃） 、Ｓ ｉｆ！Ｉ成長隈、
基板温度を室温まで降温した段階でＳｉ膜中に２次元的
な圧縮応力が掛かる。この圧縮応力はＳｉ膜の電子移動
度の低下を招く（応用物理学会定行「応用物理」第４９
巻（１９８０）ｐＨ。
）照）ので、良好な特性が得られない等、成長させたＳ
ｉ膜Ｆに素子の形成には不都合があった。
ｉ膜Ｆに素子の形成には不都合があった。
例えば、ＣＶＤ法によりサファイア基板上に形成したＳ
ｉ膜（膜厚０，４μｍ）の圧縮応力は約９ 、Ｓ Ｘ
１０ ’ｄｙｎ／ｃｌＴ＋”であり、この時の電子のＨ
ａｌｌ移動度はバルクＳｉに比べて約０．６２倍（キャ
リア濃度が１０ ” −Ｉ Ｑ ”ｃｍ’の範囲のＳＯ
’ Ｉ嘆の場合）の移動度しか示さない。
ｉ膜（膜厚０，４μｍ）の圧縮応力は約９ 、Ｓ Ｘ
１０ ’ｄｙｎ／ｃｌＴ＋”であり、この時の電子のＨ
ａｌｌ移動度はバルクＳｉに比べて約０．６２倍（キャ
リア濃度が１０ ” −Ｉ Ｑ ”ｃｍ’の範囲のＳＯ
’ Ｉ嘆の場合）の移動度しか示さない。
また、サファイア基板上のＳｉ膜を分子線エピタキシャ
ル（ＭＢＥ）法により、成長温度７００℃で成長させた
場合でも、そのＳ ｉ １ｌｌｌ［（膜厚０゜μｍｌの
圧縮応力は約５．５ Ｘ １０ ’ｄｙｎ／ｃｍ’で、
Ｓｉ膜の成長温度を低下させても余り圧縮応力を低減さ
せるに到っていない。
ル（ＭＢＥ）法により、成長温度７００℃で成長させた
場合でも、そのＳ ｉ １ｌｌｌ［（膜厚０゜μｍｌの
圧縮応力は約５．５ Ｘ １０ ’ｄｙｎ／ｃｍ’で、
Ｓｉ膜の成長温度を低下させても余り圧縮応力を低減さ
せるに到っていない。
（ハ）発明が解決しようとする課題
本発明は上述の点に鑑みて為されたもので、サファイア
基板上に形成した単結晶Ｓｉ膜の残留応力（圧縮応力）
が大きくなく、素子を形成して良好な特性を得ることが
可能なＳＯＩ溝造を提供するのらである。
基板上に形成した単結晶Ｓｉ膜の残留応力（圧縮応力）
が大きくなく、素子を形成して良好な特性を得ることが
可能なＳＯＩ溝造を提供するのらである。
（ニ）課題を解決するための手段
本発明は、サファイア基台上に単結晶Ｓ ｉ ｔｌＩを
形成する工程と、該単結晶Ｓｉ膜を多孔質化する［程と
、多孔質化した単結晶Ｓｉ膜上に単結晶Ｓ膜を形成する
工程とを含んでなる事を特徴とする５０１構造の形成方
法である。
形成する工程と、該単結晶Ｓｉ膜を多孔質化する［程と
、多孔質化した単結晶Ｓｉ膜上に単結晶Ｓ膜を形成する
工程とを含んでなる事を特徴とする５０１構造の形成方
法である。
（ホ）ｆヤ用
素子を作成するための上層の単結晶Ｓｉ膜とサファイア
基台との間に、多孔質化したＳｉ膜を介在させてＳＯＩ
構造を形成することにより、多孔質化した５ｉＩｌｌｉ
が緩衝材として機能して、上層の１１Ｌ結晶Ｓｉ膜の圧
縮応力が緩和される。
基台との間に、多孔質化したＳｉ膜を介在させてＳＯＩ
構造を形成することにより、多孔質化した５ｉＩｌｌｉ
が緩衝材として機能して、上層の１１Ｌ結晶Ｓｉ膜の圧
縮応力が緩和される。
（へ）実施例
第１図Ａ乃至Ｃに本発明一実施例の工程説明図を示す、
（１）は（ＴＯ１２）面（Ｒ面）を主面とする単結晶絶
縁基台としての単結晶サファイア店板である。そしてこ
のサファイア基板（１）の柱面上にＭＢＥ法により、成
長温度７００℃、成長速度１０〜２０人八ｅｃでへ結晶
Ｓｉ膜（２）を膜厚的１０００人エピタキシャル成長さ
せる（第１図Ａ）。
（１）は（ＴＯ１２）面（Ｒ面）を主面とする単結晶絶
縁基台としての単結晶サファイア店板である。そしてこ
のサファイア基板（１）の柱面上にＭＢＥ法により、成
長温度７００℃、成長速度１０〜２０人八ｅｃでへ結晶
Ｓｉ膜（２）を膜厚的１０００人エピタキシャル成長さ
せる（第１図Ａ）。
次に、この単結晶Ｓｉ膜を成長させた基板を図示しない
ＭＢＥ装置から取り出し、単結晶Ｓｉ膜（２）に硼素（
Ｂ）をイオン注入する。イオン注入は、加速エネルギー
２５ ｋｅＶ、ドーズ量１×１０”ａｍ−１でイオンの
注入を行い、単結晶Ｓｉ膜（２）をｐ型にする。更に、
５０％の弗酸を電解液とし、この電解液に上記基板を漬
けて、電流密１１５ ｍＡ／ ｃｍ ’で基板上の単結
晶Ｓｉ膜（２）の陽極化成を行う。この陽極化成により
単結晶５ｉｌｌ！（２）は７０人／ｓｅｃの速度で多孔
質化がされる（第１図Ｂ）。
ＭＢＥ装置から取り出し、単結晶Ｓｉ膜（２）に硼素（
Ｂ）をイオン注入する。イオン注入は、加速エネルギー
２５ ｋｅＶ、ドーズ量１×１０”ａｍ−１でイオンの
注入を行い、単結晶Ｓｉ膜（２）をｐ型にする。更に、
５０％の弗酸を電解液とし、この電解液に上記基板を漬
けて、電流密１１５ ｍＡ／ ｃｍ ’で基板上の単結
晶Ｓｉ膜（２）の陽極化成を行う。この陽極化成により
単結晶５ｉｌｌ！（２）は７０人／ｓｅｃの速度で多孔
質化がされる（第１図Ｂ）。
嘔結晶の多孔質Ｓｉは、例えば本実施例のように陽極化
成で単結晶Ｓｉを多孔質化したものでは、゛−径２０〜
１００人の細孔を多数有した単結晶Ｓ１の構造を持ち、
その密度は完全結晶のＳｉの１０〜７０％であることが
知られている。このため、多孔質化の単結晶Ｓｉは完全
結晶のＳｉよノ沖縮性を有することになる。
成で単結晶Ｓｉを多孔質化したものでは、゛−径２０〜
１００人の細孔を多数有した単結晶Ｓ１の構造を持ち、
その密度は完全結晶のＳｉの１０〜７０％であることが
知られている。このため、多孔質化の単結晶Ｓｉは完全
結晶のＳｉよノ沖縮性を有することになる。
１μ結晶Ｓ ｉ Ｈ（２）を多孔質化したら（多孔質化
した単結晶Ｓｉ膜を（２°）とする）、再び図示しない
ＭＢＥ装置に基板をセットする。そして、多孔質化した
単結晶Ｓｉ膜（２゛）上に、先と同様の条件、成長温度
７００℃、成長速度１０〜２０人１ｓｅｃで、単結晶Ｓ
ｉ膜（３）を膜厚３０００人エピタキシャル成長させて
（第１図Ｃ）、Ｓｏ ［？Ｊｌ造を形成する。
した単結晶Ｓｉ膜を（２°）とする）、再び図示しない
ＭＢＥ装置に基板をセットする。そして、多孔質化した
単結晶Ｓｉ膜（２゛）上に、先と同様の条件、成長温度
７００℃、成長速度１０〜２０人１ｓｅｃで、単結晶Ｓ
ｉ膜（３）を膜厚３０００人エピタキシャル成長させて
（第１図Ｃ）、Ｓｏ ［？Ｊｌ造を形成する。
斯様にして形成されたＳＯＩ構造における単結晶Ｓ ｉ
ｔｌＩ中の内部応力（圧縮応力）は、レーザラマン分
光法で測定した結果、およそ２．５Ｘ１０’ｄｖｎ／ｃ
ｌＴＩ’であった。素子を形成するための能動層となる
単結晶５ｉｔｌ＊をサファイア基板上に直接形成してい
た従来のＳＯＩ構造の単結晶Ｓｉ膜中の勺部応力（残留
応力）に比べると、大幅な内部応力の低減が実現されて
いる。
ｔｌＩ中の内部応力（圧縮応力）は、レーザラマン分
光法で測定した結果、およそ２．５Ｘ１０’ｄｖｎ／ｃ
ｌＴＩ’であった。素子を形成するための能動層となる
単結晶５ｉｔｌ＊をサファイア基板上に直接形成してい
た従来のＳＯＩ構造の単結晶Ｓｉ膜中の勺部応力（残留
応力）に比べると、大幅な内部応力の低減が実現されて
いる。
これは、多孔質化したＳｉ膜（２°）が、その伸縮性に
より、サファイア基板（１）と素子が形成される単結晶
Ｓｉ膜（３）との熱膨張係数の差によって生ずる内部応
力を緩和するためである。
より、サファイア基板（１）と素子が形成される単結晶
Ｓｉ膜（３）との熱膨張係数の差によって生ずる内部応
力を緩和するためである。
そして、内部応力の低減により、単結晶Ｓｉ膜（３）の
電子のＨａｌｌ移動度は、バルクＳｉのそれと比べて０
．８８倍程度で、従来のものより改廃され、単結晶Ｓｉ
膜（３）に形成する素子の特性向上が可能となる。
電子のＨａｌｌ移動度は、バルクＳｉのそれと比べて０
．８８倍程度で、従来のものより改廃され、単結晶Ｓｉ
膜（３）に形成する素子の特性向上が可能となる。
（トン発明の効果
本発明は以上の説明から明らかな如く、サファイア基板
上に多孔質のＳｉ膜を形成した後、そのＳ ｉ ｆｉｌ
上に、素子を形成するための単結晶Ｓｉ膜を成長するの
で、サファイア基板とＳｉとの熱膨張係数の差から生ず
る残留応力（内部応力）が緩和される。そして単結晶Ｓ
ｉ膜の電子のＨａｌｌ移動度が改善されて、該単結晶Ｓ
ｉ膜に形成する素子の特性向上が可能となる。
上に多孔質のＳｉ膜を形成した後、そのＳ ｉ ｆｉｌ
上に、素子を形成するための単結晶Ｓｉ膜を成長するの
で、サファイア基板とＳｉとの熱膨張係数の差から生ず
る残留応力（内部応力）が緩和される。そして単結晶Ｓ
ｉ膜の電子のＨａｌｌ移動度が改善されて、該単結晶Ｓ
ｉ膜に形成する素子の特性向上が可能となる。
第１図Ａ乃至Ｃは本発明一実施例の工程説明図である。
（１）・・・サファイア基板（単結晶絶縁基台）（２）
、（３）・・・単結晶５ｉｌｌｌｌ（単結晶半導体膜）
、（２°）・・・多孔質化したＳｉ膜（多孔質の単結晶
半導体ＩＩり。
、（３）・・・単結晶５ｉｌｌｌｌ（単結晶半導体膜）
、（２°）・・・多孔質化したＳｉ膜（多孔質の単結晶
半導体ＩＩり。
Claims (4)
- （１）単結晶絶縁基台上に単結晶半導体膜を形成する工
程と、該単結晶半導体膜を多孔質化する工程と、多孔質
化した単結晶半導体膜上に単結晶半導体膜を形成する工
程とを含んでなる事を特徴とするＳＯＩ構造の形成方法
。 - （２）前記単結晶絶縁基台は単結晶サファイア基台で、
且つ、前記単結晶半導体膜は単結晶Ｓｉ膜である事を特
徴とする請求項１記載のＳＯＩ構造の形成方法。 - （３）単結晶絶縁基台上に多孔質の単結晶半導体膜を介
在して形成された単結晶半導体膜からなる事を特徴とす
るＳＯＩ構造。 - （４）前記単結晶絶縁基台は単結晶サファイア基台で、
且つ、前記多孔質の単結晶半導体膜及び前記単結晶半導
体膜は単結晶Ｓｉ膜である事を特徴とする請求項３記載
のＳＯＩ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32092488A JPH02164023A (ja) | 1988-12-19 | 1988-12-19 | Ｓｏｉ構造の形成方法とｓｏｉ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32092488A JPH02164023A (ja) | 1988-12-19 | 1988-12-19 | Ｓｏｉ構造の形成方法とｓｏｉ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02164023A true JPH02164023A (ja) | 1990-06-25 |
Family
ID=18126800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32092488A Pending JPH02164023A (ja) | 1988-12-19 | 1988-12-19 | Ｓｏｉ構造の形成方法とｓｏｉ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02164023A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0928032A3 (en) * | 1997-12-26 | 1999-09-08 | Sony Corporation | Semiconductor substrate and thin film semiconductor device, method of manufacturing the same, and anodizing apparatus |
| US7566482B2 (en) * | 2003-09-30 | 2009-07-28 | International Business Machines Corporation | SOI by oxidation of porous silicon |
-
1988
- 1988-12-19 JP JP32092488A patent/JPH02164023A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0928032A3 (en) * | 1997-12-26 | 1999-09-08 | Sony Corporation | Semiconductor substrate and thin film semiconductor device, method of manufacturing the same, and anodizing apparatus |
| US6214701B1 (en) | 1997-12-26 | 2001-04-10 | Sony Corporation | Semiconductor substrate and thin film semiconductor device, method of manufacturing the same, and anodizing apparatus |
| SG97825A1 (en) * | 1997-12-26 | 2003-08-20 | Sony Corp | Semiconductor substrate and thin film semiconductor device, method of manufacturing the same, and anodizing apparatus |
| US7566482B2 (en) * | 2003-09-30 | 2009-07-28 | International Business Machines Corporation | SOI by oxidation of porous silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6323109B1 (en) | Laminated SOI substrate and producing method thereof | |
| KR950014609B1 (ko) | 반도체부재 및 반도체부재의 제조방법 | |
| US4891329A (en) | Method of forming a nonsilicon semiconductor on insulator structure | |
| KR960006687B1 (ko) | 반도체기판의 제조방법 | |
| US5387541A (en) | Method of making silicon-on-porous-silicon by ion implantation | |
| US5138421A (en) | Semiconductor substrate and method of producing the same, and semiconductor device | |
| US20180047614A1 (en) | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures | |
| KR930004714B1 (ko) | 기판으로부터 전기절연된 반도체막의 제조방법 | |
| US20030140844A1 (en) | Method to form thick relaxed SiGe Layer with trench structure | |
| JP2004507084A (ja) | グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス | |
| JP3176072B2 (ja) | 半導体基板の形成方法 | |
| KR20000035823A (ko) | 반도체 물질의 웨이퍼를 큰 치수로 제조하는 방법 및 이 결과의웨이퍼를 절연체 상의 반도체 형태의 기판을 제조하는 데 사용하는 방법 | |
| EP0449589A1 (en) | Method of producing a SOI structure | |
| JP2004511102A (ja) | ２つの固体材料の分子接着界面における結晶欠陥および／または応力場の顕在化プロセス | |
| JPH02164023A (ja) | Ｓｏｉ構造の形成方法とｓｏｉ構造 | |
| US3961353A (en) | High power semiconductor device | |
| JP3347354B2 (ja) | エッチング方法および半導体基材の作製方法 | |
| US4006045A (en) | Method for producing high power semiconductor device using anodic treatment and enhanced diffusion | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS5860556A (ja) | 半導体装置の製法 | |
| JPH0722315A (ja) | 半導体膜の製造方法 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JP3755857B2 (ja) | 半導体基板の作製方法および基板から半導体層を分離する方法 | |
| JPH07183372A (ja) | 半導体基板の作成方法 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 |