[go: up one dir, main page]

TWI497742B - 使用硼摻雜的矽鍺層的層轉移技術 - Google Patents

使用硼摻雜的矽鍺層的層轉移技術 Download PDF

Info

Publication number
TWI497742B
TWI497742B TW100103869A TW100103869A TWI497742B TW I497742 B TWI497742 B TW I497742B TW 100103869 A TW100103869 A TW 100103869A TW 100103869 A TW100103869 A TW 100103869A TW I497742 B TWI497742 B TW I497742B
Authority
TW
Taiwan
Prior art keywords
boron
layer
germanium
doped
germanium layer
Prior art date
Application number
TW100103869A
Other languages
English (en)
Other versions
TW201143123A (en
Inventor
Stephen Bedell
Keith Fogel
Daniel Inns
Jeehwan Kim
Devendra Sadana
James Vichiconti
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW201143123A publication Critical patent/TW201143123A/zh
Application granted granted Critical
Publication of TWI497742B publication Critical patent/TWI497742B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

使用硼摻雜的矽鍺層的層轉移技術
本發明一般係關於薄矽層的層轉移領域。
隨著對於替代能量型態的需求提高，對於像是太陽能電池這類光伏打電池的轉換效率要求就越高，同時這種電池的成本預期會降低。針對矽(Si)基太陽能電池技術，電池製造成本與轉換效率之間的平衡，與用來製造太陽能電池的矽品質有關。單晶(Single-crystal，SC)矽電池具有相當高的效率，但是成本也相當高。若要製造單晶矽型太陽能電池，可利用稱為層轉移的製程，在像是玻璃、陶瓷或金屬這些替代基板上形成薄矽層(<50微米或μm)。不過，要成功進行單晶矽層的層轉移需要使用相當昂貴的設備與技術。
使用硼摻雜的矽鍺(SiGe)層之層轉移方法之示範具體實施例包括：在一塊狀矽基板上形成一硼摻雜的矽鍺(SiGe)層；在該硼摻雜的矽鍺層之上形成一上矽(Si)層；將該硼摻雜的矽鍺層氫化；將該上矽層與一替代基板接合；以及在該硼摻雜的矽鍺層與該塊狀矽基板之間的一介面上蔓延一裂縫。
使用硼摻雜的矽鍺(SiGe)層之層轉移系統之示範具體實施例包括：一塊狀矽基板；一硼摻雜的矽鍺層，其形成於該塊狀矽基板上，如此該硼摻雜的矽鍺層位於一上矽(Si)層底下，其中該硼摻雜的矽鍺層設置成在該硼摻雜的矽鍺層氫化之後，在該硼摻雜的矽鍺層與該塊狀矽基板之間的一介面上蔓延一裂縫；以及一替代基板，其接合至該上矽層。
透過本示範具體實施例的技術可實現其他特徵。本說明書內詳細描述其他具體實施例，並列為申請專利範圍的一部分。為了更加了解示範具體實施例的特徵，請參閱說明與附圖。
本說明書提供使用硼摻雜的矽鍺(SiGe)層之層轉移系統及方法之具體實施例，底下詳細討論示範具體實施例。運用相對低成本製程步驟與設備，將硼(B)加入矽鍺層可造成薄上矽層，其中包含單晶矽層，從塊狀矽基板轉移至替代基板，像是玻璃、陶瓷、塑膠或金屬。硼摻雜的矽鍺層經過氫化，幫助在摻雜的矽鍺層內蔓延機械裂縫。硼摻雜的矽鍺層顯著提昇效率，其中氫捕集在摻雜的矽鍺塊狀矽基板之間的介面上；這提高氫捕集效率，允許成功進行介面上裂縫蔓延以及單晶矽的層轉移至替代基板。
硼摻雜的矽鍺層內之硼濃度可超過大約10^ 19 B/cm3 ，利用沿著介面撕裂，硼摻雜的矽鍺從矽鍺/塊狀矽介面上的塊狀矽分離出來。硼摻雜的矽鍺層可使用適當方式完全應變與成長，包括但不受限於快速熱化學氣相沉積(rapid thermal chemical vapor deposition，RTCVD)磊晶成長、分子束磊晶(molecular beam epitaxy，MBE)或乾淨蒸發(或任何物理氣相沉積或PVD)之後接著固相磊晶成長(solid-phase epitaxial growth，SPE)。
圖1例示使用硼摻雜的矽鍺層之層轉移方法100之具體實施例。請參考圖2至圖4來討論圖1。在方塊101內，如圖2的晶圓200內所示，在塊狀矽基板201內，並且上矽層203底下，形成硼摻雜的SiGe層202。某些具體實施例內，上矽層203的厚度小於大約50 μm，並且在某些具體實施例內可包含單晶層。上矽層203可另包含額外層、材料及/或裝置，在某些具體實施例內包括但不受限於p-n二極體結構。介面204分隔矽鍺層202與塊狀矽基板201。
在矽鍺層202的形成期間，使用像是二硼烷這類含氣態硼來源、蒸發期間使用像是硼摻雜的矽或鍺這類固態及/或液態來源，或MBE期間使用Knudsen單元這類硼金屬，可達成矽鍺層202的摻雜。在使用離子植入技術或硼擴散技術(像是旋轉塗敷硼摻雜的玻璃與退火)形成矽鍺層之後，也可達成摻雜效果。矽鍺層202的鍺含量可介於5與50原子百分比之間，在某些具體實施例內介於10與40原子百分比之間。矽鍺層202的厚度可介於1與1000 nm之間，在某些具體實施例內介於5至100 nm之間。在某些具體實施例內，硼摻雜的矽鍺層202之鍺含量並非在整個矽鍺層都一致。
摻雜的矽鍺層202內之硼濃度可超過大約10^ 19 B/cm3 ，在某些具體實施例內該硼濃度在整個硼摻雜的矽鍺層202內並非一致，可線性分級，或在介面上凸起來促進介面上裂縫蔓延。在某些具體實施例內，硼摻雜的矽鍺層202可含碳(C)，來控制矽鍺層內的應變量或分布；碳含量可小於等於3%。
在某些具體實施例內，藉由形成選擇性的緩衝層，形成摻雜的矽鍺層202。該緩衝層可位於塊狀矽201與摻雜的矽鍺層202之間，可包含矽、碳摻雜的矽(Si:C)或無摻雜的矽鍺。透過使用受控制的選擇性蝕刻技術，在上矽層203的層轉移之後，該選擇性緩衝層允許復原塊狀矽201，讓矽基板可重複使用。
在方塊102內，將硼摻雜的矽鍺層202氫化。利用讓晶圓200暴露在溫度超過100℃的原子氫下來進行氫化。原子氫可包含直流電(direct current，DC)或射頻(radio frequency，RF)電漿，或高能離子。在某些具體實施例內，利用暴露在250℃，1000W的RF氫電漿之下30分鐘，來進行氫化。氫捕集於介面204內。在硼摻雜的矽鍺層202氫化期間，摻雜矽鍺層202內的硼增加補集於介面204上的氫數量。氫也可透過電化學方式併入矽鍺層202內，在某些具體實施例內可使用像是鉑(Pt)這類觸媒表面層。
在方塊103內，如圖3內所示，上矽層203接合至替代基板301。接合可用任何合適的方法執行，包括陽極、親水或熱壓接合。替代基板301可包含任何合適材料，包括但不受限於玻璃、陶瓷、金屬或塑膠或這些的組合。可選擇具有熱膨脹係數(coefficient of thermal expansion，CTE)小於矽的CTE之替代基板301，或可選擇讓替代基板301的CTE導致接合與冷卻之後替代基板301內有預定之殘留應變。
在方塊104內，如圖4內所示，利用在介面204上蔓延裂縫，造成分離401，讓塊狀矽基板201與上矽層203分離。介面204上捕集的氫會因為弱化局部原子鍵結，而促進介面204上的裂縫蔓延。硼摻雜的矽鍺層202內鍺的非對稱濃度可用來將裂縫限制在介面204內；或相反地，可減少鍺含量(以及選擇性硼濃度)，促進矽鍺層202與上矽層203之間介面上的裂縫。利用施加外力、利用改變塊狀矽201與替代基板301之間的CTE所導致殘留應變造成之內力，或利用電漿或酸來增加氫注入，進行撕裂與分離。在分離401將上矽層203從塊狀矽基板201上分離之後，可用上矽層203形成高係數太陽能電池。
在示範具體實施例內，使用單晶圓降壓快速熱化學氣相沉積(RTCVD)系統在塊狀矽晶圓上成長為厚度大約20nm，並且具有鍺濃度24原子百分比的矽鍺層，用於該矽鍺層上成長並且厚度70nm的矽包覆層所覆蓋。該矽鍺層可在成長期間，摻雜濃度大約2x10^20 B/cm^3的硼。為了比較，將包含上述摻雜的矽鍺層的結構以及包含相同尺寸但未摻雜的矽鍺層之第二結構，暴露在250℃的RF氫電漿之下30分鐘，則該兩結構都在大約350℃的鍵結溫度上陽極接合至玻璃基板。包含硼摻雜的矽鍺層之該結構，在該玻璃基板與該含矽層基板之間的初始裂縫上，展現出相當大面積的矽鍺與上矽層轉移，而包含未摻雜的矽鍺層的該結構並不具備讓大面積層沿著該矽鍺介面轉移之裂縫。在矽鍺未摻雜時，即使提高鍺含量、較長的氫暴露時間或不同的裂縫策略，還是無法產生大面積層轉移。
示範具體實施例的技術效果與好處包括從單晶矽層到基板上相對低成本的層轉移。
此處所使用的術語僅為說明特定具體實施例之用，並非用於限制本發明。如此處所使用，除非該上下文有明確指示，否則該等單數形式「一」(a、an)和「該」(the)也包括該等複數形式。吾人將進一步瞭解，當說明書中使用的「包含(comprises and/or comprising)」指定所陳述的特徵、整數、步驟、操作、元件、及/或組件存在，但是不排除還有一或多個其他特徵、整數、步驟、操作、元件、組件及/或其群組的存在或增加。
對應的結構、材料、動作以及所有裝置或步驟的同等項，加上以下申請專利範圍內的功能元件，都包括用來執行該功能結合特別主張的其他主張元件之任何結構、材料或動作。本發明的描述已經為了例示與描述的目的而呈現，但非要將本發明毫無遺漏地限制在所揭之形式中。在不脫離本發明之範疇與精神的前提下，本技術之一般技術者將瞭解許多修正例以及變化例。具體實施例經過選擇與說明來最佳闡述本發明原理及實際應用，並且讓其他精通此技術的人士了解本發明有多種修飾的多種具體實施例，以適合所考慮之特定用途。
100．．．方法
101-104．．．方塊
200．．．晶圓
201．．．塊狀矽基板
202．．．硼摻雜的矽鍺層
203．．．上矽層
204．．．介面
301．．．替代基板
401．．．分離
此時請參閱圖式，其中多張圖式內用相同編號表示相同元件：
圖1例示使用硼摻雜的矽鍺層之層轉移方法的具體實施例。
圖2例示在一塊狀矽基板上形成一硼摻雜的矽鍺層之具體實施例。
圖3例示在將一替代基板接合至一上矽層之後，在一塊狀矽基板上形成一硼摻雜的矽鍺層之具體實施例。
圖4例示在該硼摻雜的矽鍺層與該塊狀矽基板之間的一介面上蔓延的裂縫之具體實施例。
400．．．晶圓
201．．．塊狀矽基板
202．．．硼摻雜的矽鍺層
203．．．上矽層
301．．．替代基板
401．．．分離

Claims (15)

  1. 一種使用硼摻雜的矽鍺(SiGe)層之層轉移方法，該方法包含：在一塊狀矽基板上形成一硼摻雜的矽鍺(SiGe)層；在該硼摻雜的矽鍺層之上形成一上矽(Si)層；將該硼摻雜的矽鍺層氫化；將該上矽層與一替代基板接合；以及在該硼摻雜的矽鍺層與該塊狀矽基板之間的一介面上蔓延一裂縫。
  2. 如申請專利範圍第1項之方法，其中該硼摻雜的矽鍺層內之硼(B)的摻雜濃度可超過10^19B/cm3 。
  3. 如申請專利範圍第1項之方法，其中該硼摻雜的矽鍺層包含介於10%與40%之間的鍺(Ge)。
  4. 如申請專利範圍第1項之方法，其中該硼摻雜的矽鍺層包含一分級的鍺濃度，如此該鍺濃度設置成包含至該介面的裂縫蔓延。
  5. 如申請專利範圍第1項之方法，其中該硼摻雜的矽鍺層內之硼濃度不均勻。
  6. 如申請專利範圍第1項之方法，其中該替代基板包含金屬、玻璃、陶瓷或塑膠的其中之一或多種。
  7. 如申請專利範圍第1項之方法，其中氫化該硼摻雜的矽鍺層包含在該硼摻雜的矽鍺層與該塊狀矽基板之間的該介面上補集氫。
  8. 如申請專利範圍第1項之方法，其中氫化該硼摻雜的矽鍺層包含在該硼摻雜的矽鍺層與該上矽層之間的一介面上補集氫。
  9. 如申請專利範圍第1項之方法，其中在該硼摻雜的矽鍺層與該塊狀矽基板之間的該介面上蔓延一裂縫包含增加氫注入；或者其中該上矽層包含一單晶矽層；或者其中該上矽層包含電摻雜區或電裝置結構的其中之一或多個。
  10. 一種使用一硼摻雜的矽鍺(SiGe)層之層轉移系統，該系統包含：一塊狀矽基板；一硼摻雜的矽鍺層，其形成於該塊狀矽基板上，如此該硼摻雜的矽鍺層位於一上矽(Si)層底下，其中該硼摻雜的矽鍺層設置成在該硼摻雜的矽鍺層氫化之後，在該硼摻雜的矽鍺層與該塊狀矽基板之間的一介面上蔓延一裂縫；以及一替代基板，其接合至該上矽層。
  11. 如申請專利範圍第10項之系統，其中該硼摻雜的矽鍺層內之硼(B)的摻雜濃度可超過10^19B/cm3 。
  12. 如申請專利範圍第10項之系統，其中該硼摻雜的矽鍺層包含介於10%與40%之間的鍺(Ge)。
  13. 如申請專利範圍第10項之系統，其中該硼摻雜的矽鍺層包含一分級的鍺濃度，如此該鍺濃度設置成包含至該介面的裂縫蔓延。
  14. 如申請專利範圍第10項之系統，其中該替代基板包含金屬、玻璃、陶瓷或塑膠的其中之一或多種。
  15. 如申請專利範圍第10項之系統，其中該硼摻雜的矽鍺層設置成於氫化期間，在該硼摻雜的矽鍺層與該塊狀矽基板之間的該介面上補集氫；或者其中利用增加氫注入，在該硼摻雜的矽鍺層與該塊狀矽基板之間的該介面上蔓延裂縫；或者其中該上矽層包含一單晶矽層；或其中該上矽層包含電摻雜區或電裝置結構的其中之一或多個。
TW100103869A 2010-02-05 2011-02-01 使用硼摻雜的矽鍺層的層轉移技術 TWI497742B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/700,801 US7935612B1 (en) 2010-02-05 2010-02-05 Layer transfer using boron-doped SiGe layer

Publications (2)

Publication Number Publication Date
TW201143123A TW201143123A (en) 2011-12-01
TWI497742B true TWI497742B (zh) 2015-08-21

Family

ID=43602884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100103869A TWI497742B (zh) 2010-02-05 2011-02-01 使用硼摻雜的矽鍺層的層轉移技術

Country Status (6)

Country Link
US (1) US7935612B1 (zh)
CN (1) CN102741980B (zh)
DE (1) DE112011100445T5 (zh)
GB (1) GB2489830B (zh)
TW (1) TWI497742B (zh)
WO (1) WO2011095473A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8822309B2 (en) 2011-12-23 2014-09-02 Athenaeum, Llc Heterogeneous integration process incorporating layer transfer in epitaxy level packaging
US9419082B2 (en) 2014-04-23 2016-08-16 Globalfoundries Inc. Source/drain profile engineering for enhanced p-MOSFET
US9190329B1 (en) 2014-05-20 2015-11-17 International Business Machines Corporation Complex circuits utilizing fin structures
FR3049761B1 (fr) 2016-03-31 2018-10-05 Soitec Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
CN110838435B (zh) * 2019-10-14 2023-01-31 宁波大学 一种外延层转移方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US20050153524A1 (en) * 2004-01-12 2005-07-14 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US20080261055A1 (en) * 2007-04-23 2008-10-23 International Business Machines Corporation Preparation of high quality strained-semiconductor directly-on-insulator substrates
US20090230380A1 (en) * 2007-12-14 2009-09-17 Nanosys, Inc. Methods for Formation of Substrate Elements

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
JP3358550B2 (ja) * 1998-07-07 2002-12-24 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
TW452866B (en) 2000-02-25 2001-09-01 Lee Tien Hsi Manufacturing method of thin film on a substrate
JP4296726B2 (ja) * 2001-06-29 2009-07-15 株式会社Ｓｕｍｃｏ 半導体基板の製造方法及び電界効果型トランジスタの製造方法
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US7399681B2 (en) 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
JP4617820B2 (ja) 2004-10-20 2011-01-26 信越半導体株式会社 半導体ウェーハの製造方法
US7166520B1 (en) 2005-08-08 2007-01-23 Silicon Genesis Corporation Thin handle substrate method and structure for fabricating devices using one or more films provided by a layer transfer process
US7718965B1 (en) * 2006-08-03 2010-05-18 L-3 Communications Corporation Microbolometer infrared detector elements and methods for forming same
US20080070340A1 (en) 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
KR100873299B1 (ko) * 2007-08-20 2008-12-11 주식회사 실트론 Ｓｓｏｉ 기판의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US20050153524A1 (en) * 2004-01-12 2005-07-14 Sharp Laboratories Of America, Inc. Strained silicon on insulator from film transfer and relaxation by hydrogen implantation
US20080261055A1 (en) * 2007-04-23 2008-10-23 International Business Machines Corporation Preparation of high quality strained-semiconductor directly-on-insulator substrates
US20090230380A1 (en) * 2007-12-14 2009-09-17 Nanosys, Inc. Methods for Formation of Substrate Elements

Also Published As

Publication number Publication date
CN102741980A (zh) 2012-10-17
CN102741980B (zh) 2015-06-03
GB2489830B (en) 2014-08-20
US7935612B1 (en) 2011-05-03
TW201143123A (en) 2011-12-01
GB201206801D0 (en) 2012-05-30
GB2489830A (en) 2012-10-10
DE112011100445T5 (de) 2013-04-04
WO2011095473A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
TW567254B (en) Method of forming silicon-contained crystal thin film
US7749884B2 (en) Method of forming an electronic device using a separation-enhancing species
US8415231B2 (en) Photovoltaic device and method for manufacturing the same
JP5090716B2 (ja) 単結晶シリコン太陽電池の製造方法
JP5166745B2 (ja) 単結晶シリコン太陽電池の製造方法
JP5048380B2 (ja) 単結晶シリコン太陽電池の製造方法
CN102428569B (zh) 多结光伏电池的制造
TWI497742B (zh) 使用硼摻雜的矽鍺層的層轉移技術
JP2008112848A (ja) 単結晶シリコン太陽電池の製造方法及び単結晶シリコン太陽電池
US20130000708A1 (en) Multijunction Photovoltaic Cell Fabrication
TW200811994A (en) Production SOI structure using high-purity ion shower
JPH11195775A (ja) 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
CN102428577A (zh) 异质结iii-v光伏电池制造
TWI549311B (zh) 單一接面光伏電池
TW201041164A (en) Photovoltaic cell
TW201041015A (en) Formation of thin layers of semiconductor materials
US8846496B2 (en) Manufacturing method of single crystal semiconductor film and manufacturing method of electrode
JPH05235391A (ja) 薄膜太陽電池及びその製造方法並びに半導体装置の製造方法
US8916954B2 (en) Multi-layer metal support
JP4866210B2 (ja) 単結晶シリコン太陽電池の製造方法
TWI451474B (zh) 一種製作可轉移性晶體薄膜的方法
JP4955367B2 (ja) 単結晶シリコン太陽電池の製造方法
US20120258561A1 (en) Low-Temperature Method for Forming Amorphous Semiconductor Layers
JP6250979B2 (ja) ＩｎＰ膜の硬化基板上への移転方法
US20250022707A1 (en) Composite substrate including a transfer foil with porous silicon carbide layer, power semiconductor device and method of manufacturing

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees