[go: up one dir, main page]

CN1221218A - 半导体衬底和薄膜器件及其制造方法以及阳极化处理装置 - Google Patents

半导体衬底和薄膜器件及其制造方法以及阳极化处理装置 Download PDF

Info

Publication number
CN1221218A
CN1221218A CN98126334A CN98126334A CN1221218A CN 1221218 A CN1221218 A CN 1221218A CN 98126334 A CN98126334 A CN 98126334A CN 98126334 A CN98126334 A CN 98126334A CN 1221218 A CN1221218 A CN 1221218A
Authority
CN
China
Prior art keywords
layer
thin film
substrate
semiconductor
separating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98126334A
Other languages
English (en)
Inventor
松下孟史
楠美佐雄
巽孝明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1221218A publication Critical patent/CN1221218A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/127—The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/96—Porous semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半导体衬底、薄膜器件、它们的制造方法和阳极化处理装置,减少了制造成本和节省了资源。在蓝宝石衬底主体上通过多孔半导体分离层形成半导体薄膜;半导体薄膜从孔隙层分离开,用于薄膜半导体器件;在通过腐蚀去掉附着在其上的分离层之后,衬底主体被再次使用。由于篮宝石具有高强度、高硬度、高耐磨性、高耐热性、高抗磨损能力和高抗化学能力,即使重复使用衬底主体,也不会使其退化和损坏。可以增加再循环频率,并减少了制造成本和节省了资源。

Description

半导体衬底和薄膜器件 及其制造方法以及阳极化处理装置
本发明涉及具有通过分离层形成在衬底主体的一个表面上的半导体薄膜的半导体衬底，使用半导体衬底形成的薄膜半导体器件，半导体衬底和薄膜半导体器件的制造方法，及阳极化处理装置。
在诸如太阳能电池的薄膜半导体器件的技术领域中，例如，已经提出了这样的研究，通过多孔分离层在硅(Si)衬底的衬底主体上形成硅的半导体薄膜，然后半导体薄膜通过分离层从半导体衬底主体分离，以重复使用半导体衬底(日本未审查专利公报平-8-213645)。该方法可以节省资源和降低成本。为了重复使用半导体衬底，如上所述，需要容易地将半导体薄膜和衬底主体彼此分离，并且已考虑到由孔隙率变化的多孔层形成分离层。
例如，薄膜半导体器件可以如图1A-1E所示那样形成。即，制备由具有0.01-0.02Ωcm电阻的p型单晶硅制成的衬底主体11(见图1A)；通过阳极化处理在衬底主体的一个表面上形成多孔分离层12。在阳极化处理中，通过电解液给作为阳极的衬底主体11输送电流。如图2所示，例如，在衬底主体11的一个表面上设置电解槽41和在电解槽41中设置电极42，同时输送电流。或者，如图3所示，在衬底主体11设置在两电解槽43和44之间和电极45和46分别设置在电解槽43和44之间的同时进行输送电流。
在阳极化处理中，通过以0.5-3mA/cm2的低电流密度输送电流8分钟，在表面上形成低孔隙率的低多孔层。然后，通过以3-20mA/cm2的中等电流密度输送电流8分钟，在内部形成中间级别孔隙率的中多孔层，然后，通过以40-300mA/cm2的高电流密度输送电流几秒钟，在中多孔层的内部形成高孔隙率的高多孔层。形成分离层12之后，进行热处理，以在分离层12的表面上形成半导体薄膜13(见图1C)。接着，粘附衬底15a通过粘附层14a粘接到半导体薄膜13的表面上，然后，将半导体薄膜13和半导体衬底主体11通过拉力分离开，并将其转移到粘附衬底15a上(见图1D)。去掉粘接到分离的半导体薄膜13上的分离层12，粘附衬底15b通过粘附层14b粘接到半导体薄膜13上，由此完成薄膜半导体器件，例如太阳能电池等(见图1E)。另一方面，在去掉分离层12之后，再次使用衬底主体11以形成半导体薄膜13。
但是，由于构成衬底主体11的单晶硅具有解理面，所以衬底主体11的机械强度很低，并且衬底主体11在即使受到小的外部力量时在解理面处很容易破裂。在衬底主体11的重复使用过程中，由于通过热处理而使晶体缺陷增加引起衬底主体11的机械强度进一步降低。而且，如果为了增加再循环频率而不对衬底主体11施加应力或者如果将温度上升时间和温度下降时间设置为更长的值以致于不产生晶体缺陷，则制造工艺需要很长的时间。因而，有这样的问题：很难增加衬底主体11的再循环频率。
为了重复使用衬底主体11，在半导体薄膜13被分离之后，必需去掉保留在衬底主体11表面上的分离层12，由此保持良好的表面条件。因此，需要进行腐蚀处理，如果需要的话，也可以进行表面抛光或电解抛光处理。因此，不断的再循环引起衬底主体11的厚度减少，并且，再循环的频率受到限制。另外，例如表面抛光步骤等促进再循环的步骤数量增加了，加大了制造成本。
此外，为得到大面积，如果实现拉长的衬底11，则具有圆柱形状的单晶硅晶锭(ingot)必需沿着它的纵向被切除，从而更大的不用部分占据在晶锭中，即，产生材料浪费的问题。
为解决这些问题，可以考虑衬底11由蓝宝石构成。蓝宝石具有高强度，高硬度，高耐磨性，高耐热性，高抗磨损能力，和高抗化学能力，并且众所周知可作为构成再使用半导体监视器晶片的材料。而且，它能提供大孔隙单晶，并能提供大面积薄膜半导体器件。另外，由Manasevit等人在1964年报导了，可以在蓝宝石的表面上形成单晶硅层。
但是，为了将大面积半导体薄膜13从衬底主体11分离开，在大面积上具有均匀孔隙率的分离层12可以形成在衬底主体11的表面上。适合使用阳极化处理作为形成这种分离层12的方法，并且最好在衬底主体11的表面上形成硅层并通过阳极化处理制成多孔。但是，蓝宝石是不同于迄今已经用作衬底主体11的构成材料的p型硅的绝缘体，从而通过如图2或3中的常规阳极化处理不能使电流通过，并由此不能制成多孔。即，这样的制造问题是在使用蓝宝石的衬底主体11来解决上述问题时产生的。
因此，本发明是在考虑到上述问题的基础上做出的，其目的是提供半导体衬底和薄膜半导体器件，半导体衬底和薄膜半导体器件的制造方法和阳极化处理装置，其中可以减少制造成本和节省资源。
根据本发明的半导体衬底具有蓝宝石的衬底主体和在衬底主体的一个表面上通过分离层形成的半导体薄膜。
根据本发明的薄膜半导体器件包括半导体薄膜，其是在蓝宝石的衬底主体的一个表面上通过分离层形成的，通过分离层被分离开，并转移到粘附衬底上。
根据本发明制造半导体衬底的方法包括：在蓝宝石衬底主体的一个表面上形成孔隙层的生长层形成步骤；把孔隙层制成多孔状以形成分离层的分离层形成步骤；和用于在分离层的与衬底主体相对的一面形成半导体薄膜的半导体薄膜形成步骤。
制造薄膜半导体器件的方法包括：在蓝宝石的衬底主体的一个表面上通过分离层形成半导体薄膜的半导体薄膜形成步骤；和将半导体薄膜通过分离层从衬底主体上分离开的分离步骤，并将其转移到粘附衬底。
本发明的阳极化处理装置使孔隙靶多孔，它包括用于容纳电解液的电解槽，和浸在电解槽中盛装的电解液中的一对电极，并且在孔隙靶的一个表面上是可相对移动的，孔隙靶设置成与电解液接触。
在本发明的半导体衬底中，衬底主体由具有高强度、高硬度、高耐磨性、高耐热性、高抗磨损能力和高抗化学能力的蓝宝石制成，并可以提供大孔径单晶。
根据本发明的薄膜半导体器件是通过使用本发明的半导体衬底形成的。
在本发明的半导体衬底的制造方法中，孔隙层首先形成在蓝宝石衬底主体的一个表面上。接着，孔隙层被制成多孔，并成为分离层，由此形成半导体薄膜。
在根据本发明的薄膜半导体器件的制造方法中，半导体薄膜是在蓝宝石衬底主体的一个表面上通过分离层形成的。之后，通过分离层将半导体薄膜分离，并转移到粘附衬底。
在本发明的阳极化处理装置中，电解液盛装在电解槽中，设置孔隙靶以便与电解液接触。另外，一对电极浸在电解液中，并在孔隙靶的一个表面上相对移动的同时输送电流，由此将孔隙靶制成多孔的。
图1A-1E是表示制造半导体衬底和薄膜半导体器件的常规方法的每个步骤示意图；
图2是表示常规阳极化处理装置的结构的截面图；
图3是表示另一常规阳极化处理装置的截面图；
图4是表示根据本发明的第一实施例的半导体衬底结构的截面图；
图5是表示根据第一实施例薄膜半导体器件结构的截面图；
图6A-6D是表示图4中所示的半导体衬底和图5中所示的薄膜半导体器件的制造方法的每个步骤的示意图；
图7A-7C是表示在图6之后的薄膜半导体器件的每个步骤的示意图；
图8表示本发明的阳极化处理装置的结构，其中图8A是平面图；图8B是沿着图8A中的Ⅰ-Ⅰ线截取的截面图。
图9是表示电流密度和孔隙层的时间之间关系特性图；
图10表示根据本发明的第二实施例半导体衬底结构的截面图；
图11是表示图10中所示的半导体衬底制造方法的截面图。
下面参照附图说明本发明的实施例。在下面的实施例中，和半导体衬底一起，说明使用半导体衬底形成的薄膜半导体器件和在制造薄膜半导体器件时使用的阳极化处理装置。
(第一实施例)
图4表示根据本发明的第一实施例半导体衬底的结构。在半导体衬底中，在衬底主体11的一个表面上通过分离层12形成半导体薄膜13。衬底主体11是由具有高强度、高硬度、高耐磨性、高耐热性、高抗磨损能力和高抗化学能力的蓝宝石形成的。对于衬底主体11来说，使用由EFG(棱边限定馈膜生长)方法制成的平板形(例如，宽度为20cm，长度为100cm，厚度为0.1cm)单晶，该方法可以达到具有例如大孔径和任何截面形状的晶体。
分离层12是由例如多孔半导体形成的。作为构成分离层12的半导体，使用单晶或多晶硅，锗(Ge)，硅和锗的混合晶体(SiGe混合晶体)或氮化镓(GaN)。特别是，硅是最好的。这是因为即使在蓝宝石的衬底主体11表面上生长晶体，也能达到很好的结晶度。
构成分离层12的半导体可以是用n型杂质掺杂的p型半导体或没有掺杂的半导体。但是，在本例中，分离层12是通过后面要说明的阳极化作用制成多孔，从而最好是分离层12由电阻率约为0.01-0.02Ωcm的p型半导体形成的。
分离层12的厚度(在垂直于衬底主体11表面的方向上的厚度)等于1到10μm(最好为5μm)，并且孔隙率在厚度方向是变化的。例如，孔隙率在半导体薄膜13的附近较低，孔隙率从半导体薄膜13的附近向衬底主体11的附近增加。最好在上述半导体薄膜13的附近减小孔隙率，因为具有优异结晶度的半导体薄膜13可以形成在其表面上。具有最高孔隙率的一部分分离层12的孔隙率最好等于大约40-70％。这是为了容易将半导体薄膜13和衬底主体11彼此分离开。
半导体薄膜13由半导体形成，例如硅单晶或多晶，锗，硅/锗混合晶体，砷化镓(GaAs)，磷化镓(GaP)，或氮化镓。构成半导体薄膜13的半导体可以是与构成分离层12的半导体相同或不同。半导体薄膜13的厚度(在垂直于衬底主体11表面的方向上的厚度)最好是等于1-50μm，并根据应用的目的合适地选择。
半导体薄膜13通过分离层12与衬底主体11分离，并用于薄膜半导体器件。图5表示薄膜半导体器件的结构。在该薄膜半导体器件中，粘附衬底15a,15b通过粘附层14a,14b粘接到半导体薄膜13的一对表面上。薄膜半导体器件用作诸如太阳能电池等的光接收元件，或光发射元件，液晶显示器件或集成电路。
粘附层14a,14b由合适的粘合剂形成，例如光电固化(photocurable)树脂粘合剂等。粘附衬底15由绝缘体形成，例如诸如聚对酞酸乙二酯(PET)或聚碳酸酯的透明树脂，玻璃等，诸如不锈钢等的金属，诸如硅等的半导体。
如此构成的半导体衬底和薄膜半导体器件可以如下制造。
图6A到7C表示每个制造步骤。在本例中，首先，如图6A所示，制备由EFG方法形成的蓝宝石单晶衬底主体11。然后，如图6B所示，在衬底主体11的一个表面上形成p型半导体孔隙层21。例如，通过使用硅烷气体(SiH4)和掺杂硼(B)以1-10μm厚度的p型硅形成的孔隙层21是用CVD(化学气相淀积)方法外延生长的(孔隙层形成步骤)。接着，如图6C所示，进行阳极化处理以将孔隙层21制成多孔，由此形成分离层12(分离层形成步骤)。
图8表示本例中使用的阳极化处理装置的结构，其中图8A是平面图，图8B是沿着图8A的Ⅰ-Ⅰ线截取的截面图。阳极化处理装置具有其中盛有合适的电解液(例如，氟化氢(HF)溶液和乙醇(C2H5OH)的混合液体)的电解槽31，在电解槽31内部提供用于在电解液中安装孔隙靶(在这种情况下，衬底主体11上形成孔隙层21)的安装支架32。阳极化处理装置具有由连接到DC电源33的铂(Pt)形成的一对电极34,35。电极34，35通过支撑件36可移动地支撑在衬底主体11的一个表面上。电极34,35设计成平板形，并设置成其平板平面对着孔隙层21。未示出，在电极33,34中可以形成微孔，从而使在阳极化处理中产生的氢(H2)向上放出。
支撑件36包括分别用于支撑电极34,35的支撑板36a,36b，和提供在其间(在其基本上中间部分)的屏蔽板36c。屏蔽板36c用于屏蔽没有流过孔隙层21但只流过一对电极34,35之间的电解液的电流(在图中，用箭头a表示电流)。支撑件36设置成使孔隙层21和支撑板36a,36b,屏蔽板36c之间保持间隙。
但最好是屏蔽板36c和孔隙层21之间的间隙不大于所要求的间隙，最好设置为等于或小于0.5mm。如果间隙太大，没有流过一对电极34,35之间的孔隙层21的电流量增加。可以采用，在孔隙层21一侧的至少一部分屏蔽板36c是由在电解液中不溶解的材料构成的，并且是挠性的(例如，聚四氟乙烯树脂被变换成挠性和强纤维结构)，其长度设置为比支撑板36a,36b长，并且屏蔽板36c彼此接触。通过加强电解液(例如，减小氟化氢的浓度)电阻率，可以减少没有流过一对电极34,35之间的孔隙层21的电流量。
另外，支撑板36a和36b之间的距离最好较短，并设置为等于或小于10cm，最好等于或小于4cm。这是为了减少装置的尺寸，和减少具有尽可能的非均匀电流密度的面积，因为流入孔隙层21的电流根据后面说明的一对电极34,35之间的位置关系变化，从而孔隙层21由均匀多孔材料制成。
通过使用上述阳极化处理装置，通过在一对电极34,35之间的电解液流过电流，电流可以流过在绝缘衬底主体11的表面上形成的孔隙层21，从而衬底主体11可以制成多孔。
因而，在此情况下，分离层12是通过使用阳极化处理装置形成的。即，电解液盛在电解槽31中，并且衬底主体11安装在带有表面朝上的孔隙层21的安装台32上。在一对电极34,35之间输送电流，同时通过支撑件36在孔隙层21的上表面的附近移动该对电极34,35，由此使孔隙层21制成为多孔。此时，电流的流动用图中的一对电极34,35之间的虚线箭头a,b,c表示。例如，50％氟化氢溶液和乙醇的混合液体用作电解液，流向电极34,35的电流设置为例如10-200mA/cm2，并且电极34,35的移动速度设置为例如1cm/分钟。
这里，当电极34,35(支撑件36)从左向右移动时，图中黑体箭头表示的，在电极34下面的孔隙层21的位置X1处的感应阳极化作用的电流密度(从电解液流入孔隙层21的电流的密度)大于在接近于电极35的位置X2处的电流密度。即，在阳极化处理中，电流密度越大，孔隙率越高。因此，在位置X1的孔隙率高于在位置X2的孔隙率。
在正好在电极34和电极35之间的位置X3，感应阳极化作用的电流密度基本上等于零，因为它在电极34,35移动之前远离电极34。但是，如图9所示，在移动开始时，感应阳极化作用的电流密度逐渐增加，当电极34最接近于它时达到最大值。当电极34稍微离开它移动时，电流密度快速减小到零。因而，在位置X3，表面部分被制成低孔隙率的多孔状，因为电流密度最低。当电极34,35移动时，电流密度根据移动而增加，并且孔隙层被制成为多孔状，其孔隙率从表面部分向衬底主体11逐渐增强。另外，电极34是最近时电流密度为最大值，因此具有最大孔隙率的部分形成在接近于衬底主体11的位置上。
即使在从位置X3的右侧的每个位置(位置X4,X5…)，象在位置X3时一样，感应阳极化作用的电流密度根据电极34,35的移动而变化，并且孔隙层同样被制成多孔状。因而，电极34,35的移动使整个孔隙层成为基本上均匀的多孔状。
分离层12如上述那样形成，然后在氢气氛(例如，1100℃)下加热以使分离层12的表面光滑(加热步骤)。
之后，如图6D所示，半导体的半导体薄膜13形成在分离层12上。例如，用硅烷气体通过CVD法外延生长单晶硅的半导体薄膜13(半导体薄膜形成步骤)。具有高孔隙率的部分在强度上明显较弱。通过该操作，形成半导体衬底。
象上述形成半导体衬底之后，根据使用的目的对半导体薄膜13进行合适的处理。例如，在用作太阳能电池时，通过将杂质扩散进入半导体薄膜13中形成n型扩散层，抗反射膜和电极。然后，如图7A所示，利用合适的粘附层14a将合适的粘附衬底15a粘接到半导体薄膜13的表面上，如图7B所示，将衬底主体11和粘附衬底15a拉开成彼此相对的侧面，以通过分离层12a将它们彼此分离(分离步骤)，由此半导体薄膜13与衬底主体11分离开并转移到粘附衬底15上。为了如上所述分离半导体薄膜13，粘附强度高于分离层12的粘合剂最好用作构成粘附层14a的粘合剂。去掉粘接到分离的半导体薄膜13上的分离层12，粘附衬底15b通过粘附层14 b粘接到半导体薄膜13上，由此完成薄膜半导体器件，例如太阳能电池等(见图7C)。
在如此分离的半导体薄膜13中，通过腐蚀处理去掉粘附的分离层12，然后合适的粘附衬底15a通过合适的粘附层14b粘接到其表面上，由此完成薄膜半导体器件。另外，对于如此分离的衬底主体11，通过腐蚀处理去掉粘附的分离层12，并用于再次制造半导体衬底和薄膜半导体器件。
如上所述，根据第一实施例的半导体衬底，衬底主体11由蓝宝石形成，这样，即使重复使用衬底主体11，也可抑制其退化和损坏。因而，衬底主体11的再循环频率可以增加，制造成本降低了并节省了资源。另外，衬底主体11的面积可以增加，从而可以形成大面积半导体薄膜13，即大面积薄膜半导体器件，制造成本也进一步减少了。此外，可以抑制材料的浪费，并进一步节省了资源。
根据本例的薄膜半导体器件，使用了从根据本例的半导体衬底上分离开的半导体薄膜13，从而与本例的半导体衬底的情况一样可以减少制造成本和节省资源。
根据本例的阳极化处理装置，阳极化处理是在一对电极34,35在孔隙层21的一个表面上移动的同时进行的，从而即使使用绝缘的蓝宝石形成的衬底主体11，也能容易地形成分离层12。因而，可以容易地实现根据本例的半导体衬底和薄膜半导体器件。
另外，当在大面积上进行阳极化处理时，一般情况下，由于分离层12的电阻分布不均匀和电流密度不均匀而使孔隙率变得不均匀。但是，根据本例的阳极化处理装置，移动电极34,35，以使电流流动的范围窄，并且即使在大面积上进行阳极化处理，在平行于表面的方向上的孔隙率也制得均匀。因而，便于分离层12的分离。
另外，在孔隙层21的一个表面上设置一对电极34,35，从而通过移动电极而使电流密度变化，而且，在分离层12的厚度方向上的孔隙率可以容易改变。因而，便于分离层12的分离。
根据本例的半导体衬底制造方法，分离层12是使用本例的阳极化处理装置形成的。因此，可以很容易地形成本例的半导体衬底。因而，可以很容易地实现根据本例的半导体衬底。此外，在平行于分离层12表面的方向上的孔隙率可以变得均匀，并且便于分离层12中的分离。另外，分离层12的厚度方向上的孔隙率可以很容易改变。
根据本例的薄膜半导体器件制造方法，它包括本例的半导体衬底的制造方法，从而可以达到与本例的半导体衬底的制造方法相同的效果。
(第二实施例)
图10表示根据本发明的第二实施例的半导体衬底的结构。除了分离层12的结构不同以外，该半导体衬底具有与第一实施例的半导体衬底相同的结构。因而，在此情况下，相同的组成元件用相同的参考标号表示，并省略了它们的详细说明。
分离层12包括杂质浓度和孔隙率都不同的多层，并且杂质浓度和孔隙率在厚度方向是变化的。例如，分离层12包括：杂质浓度大约为2×1019cm-3和低孔隙率的低多孔层12a，杂质浓度大约为1×1014到1×1018cm-3和高孔隙率的高多孔层12b，杂质浓度大约为2×1019cm-3和低孔隙率的低多孔层12c，这些多孔层是按照此顺序从衬底主体11一边形成的。杂质浓度在上述每个低多孔层12a,12c和高多孔层12b之间是变化的，原因如下。即，当用阳极化处理形成分离层12时，其孔隙率根据杂质浓度而被控制，在不增加电流密度的情况下电极34,35的移动速度增加。高多孔层12b用于将半导体薄膜13从衬底主体11分离开，为了容易将它们分离，其孔隙率最好设置为大约40-70％。
分离层12不必包括低多孔层12a，高多孔层12b和低多孔层12c，但是，最好邻近半导体薄膜13的层是具有低孔隙率的低多孔层12c。这是为了在分离层12的表面上形成具有优异结晶度的半导体薄膜13。另外，在低多孔层12a,12c和高多孔层12b中，在厚度方向的杂质浓度和孔隙率可以改变。
除了在形成孔隙层21时杂质掺杂浓度改变之外，如此构形的半导体衬底可以用与第一实施例相同的方法形成。即，在形成孔隙层21时，如图11所示，杂质浓度大约为2×1019cm-3的高浓度层21a，杂质浓度大约为1×1014到1×1018cm-3的低浓度层21b，和杂质浓度大约为2×1019cm-3的高浓度层21c依次从衬底主体11一边形成(孔隙层形成步骤)。
之后，在用阳极化处理形成分离层12时，因为孔隙层21具有在厚度方向变化的杂质浓度，因此孔隙层21很容易制成多孔状。假设电极34,35具有相同的移动速度，流入电极34,35的电流密度等于3到50mA/cm2，这比第一实施例的小。另外，具有低电阻的高浓度层21a,21c形成在孔隙层21上，从而使电流与在电解液中相比更容易在孔隙层21中流动。因此，没有流过孔隙层21但只流过电解液的电流量减少了，而且，流入孔隙层21的电流不仅通过高浓度层21c，而且通过低浓度层21b并由此流入高浓度层21a，由此孔隙层21变为多孔层12，其孔隙率根据杂质浓度而变化。即，高浓度层21a变为低多孔层12a，高浓度层21b变为低多孔层12b，和高浓度层21c变为低多孔层12c。
另外，在加热步骤和半导体薄膜形成步骤中，低多孔层12a,12c具有高杂质浓度，因此它们很容易再结晶，并减少了微孔。
如上所述，根据本例，分离层12即孔隙层21的杂质浓度是可变化的，从而可以减少阳极化处理中的电流密度。因而，电极34,35的移动速度可以在增加电流密度的情况下而增加，因此，可以预防由于电流密度的增加产生的问题，即，由于电流密度的不均匀或大量氢引起的孔隙率不均匀的问题。也就是，在平行于分离层12表面的方向上的孔隙率可以制成为均匀的。另外，电极34,35的移动速度可以增加，制造时间可以缩短。
另外，具有高杂质浓度的高浓度层21a,21c形成在孔隙层21上。因此，孔隙层21的电阻可以减小，在阳极化处理中电流易于流入孔隙层21中。此外，如果杂质浓度高，则易于引起再结晶，并且，大部分低多孔层12c可以再结晶。因而，即使在通过分离层12(高多孔层12b)分离半导体薄膜13之后没有去掉附着在半导体薄膜13上的低多孔层12c，它也能直接用作在半导体薄膜13用作太阳能电池的情况下的电极。因此，简化了制造工艺。
在第一实施例的情况下，在半导体衬底中，半导体薄膜13用于薄膜半导体器件，它可以用与本例的半导体衬底相同的方法制造，并可以得到与本例的半导体衬底和其制造方法相同的效果。
上面通过实施例和每个例子说明了本发明，但是本发明不限于这些实施例和例子，各种改型是可以做出的。例如，在每个实施例中，只说明了在形成在绝缘衬底主体11上的孔隙层21制成多孔时使用阳极化处理装置的情况。但是，在其它孔隙靶制成多孔时也可以使用本发明的阳极化处理装置。具体说，在形成在导电衬底(例如，p型硅的衬底主体)的表面上或其一个表面上的孔隙层制成多孔时可以使用。特别是，在孔隙靶的面积很大时，与常规阳极化处理装置相比，在平行于表面的方向上的孔隙率更均匀。
在上述第二实施例中，分离层12可以由杂质浓度不同的多层形成。但是，可以设计成在厚度方向杂质浓度连续变化。
如上所述，根据本发明的半导体衬底，衬底主体由蓝宝石形成，从而即使重复使用衬底主体，也可以抑制衬底主体的退化和损坏。因而，可以达到衬底主体的再循环频率增加的效果，并且减少了制造成本和节省了资源。另外，衬底主体的面积可以增加，从而可以形成大面积半导体薄膜，即，大面积薄膜半导体器件。因此，可以达到制造成本进一步降低的效果，可以抑制材料的浪费，从而进一步节省了资源。
根据本发明的薄膜半导体器件，使用了从半导体衬底分离的半导体薄膜，从而，与在本发明的半导体衬底的情况下一样，可以达到降低制造成本和节省资源的效果。
根据本发明的阳极化处理装置，一对电极在多孔层的一个表面上移动，从而使绝缘衬底主体可以很容易制成多孔。因而，可以达到很容易形成半导体衬底和薄膜半导体器件的效果。另外，可以达到以下效果：电流流动范围变窄，即使在具有大面积的多孔层上进行阳极化处理，在平行于表面的方向上的孔隙率可以制成均匀的。此外，还可以达到以下效果：可以通过移动电极来改变电流密度，并且容易改变在孔隙层的厚度方向上的孔隙率。
根据本发明的半导体衬底制造方法，分离层是通过使用本发明的阳极化处理装置形成的。因此，可以容易形成本发明的半导体衬底。因而，可以达到可以容易实现本发明的半导体衬底的效果。另外，可以达到以下效果：在平行于分离层表面的方向上的孔隙率可以是均匀的，并且便于分离层的分离。另外，可以达到容易改变在分离层厚度方向上的孔隙率的效果。
根据本发明的薄膜半导体器件制造方法，它包括本发明的半导体衬底制造方法，从而可以达到与本发明的半导体衬底制造方法相同的效果。

Claims (14)

1、一种半导体衬底，包括：
由蓝宝石形成的衬底主体；和通过分离层形成在所述衬底主体的一个表面上的半导体薄膜。
2、根据权利要求1所述的半导体衬底，其中所述分离层包括多孔半导体。
3、根据权利要求2所述的半导体衬底，其中所述分离层具有浓度变化的杂质。
4、一种薄膜半导体器件，其包括在由蓝宝石形成的衬底主体的一个表面上通过分离层形成的半导体薄膜，所述半导体薄膜通过所述分离层被分离开，并转移到粘附衬底上。
5、根据权利要求4所述的薄膜半导体器件，其中所述粘附衬底由绝缘体、金属或半导体形成。
6、根据权利要求4所述的薄膜半导体器件，其中所述薄膜半导体器件被用作光接收元件、光发射元件、液晶显示元件或集成电路。
7、制造半导体衬底的方法，包括：
在蓝宝石衬底主体的一个表面上形成半导体孔隙层的孔隙层形成步骤；
将孔隙层制成多孔状以形成分离层的分离层形成步骤；
在分离层的与衬底主体相对的表面上形成半导体薄膜的半导体薄膜形成步骤。
8、根据权利要求7所述的半导体衬底制造方法，其中在所述孔隙层形成步骤中，杂质的浓度被改变。
9、根据权利要求7所述的半导体衬底制造方法，其中在所述半导体薄膜形成步骤中，在孔隙层的附近通过电解液设置一对电极，该对电极在电流流过的同时沿着孔隙层移动，由此将孔隙层制成多孔状。
10、制造薄膜半导体器件的方法，包括：
在蓝宝石衬底主体的一个表面上通过分离层形成半导体薄膜的半导体薄膜形成步骤；
通过分离层将半导体薄膜从衬底主体分离开，并将半导体薄膜转移到粘附衬底的分离步骤。
11、根据权利要求10所述的薄膜半导体器件制造方法，还包括：
在蓝宝石衬底主体的一个表面上形成半导体孔隙层的孔隙层形成步骤；
将孔隙层制成多孔状并由此形成分离层的分离层形成步骤。
12、根据权利要求10所述的薄膜半导体器件制造方法，其中在所述分离步骤中半导体薄膜被分离的衬底主体再次用于通过分离层在其一个表面上形成半导体薄膜。
13、根据权利要求10所述的薄膜半导体器件制造方法，其中在所述分离步骤中，粘附衬底是由绝缘体、金属或半导体形成的。
14、用于将孔隙靶制成多孔的阳极化处理装置，包括：
其中容纳电解液的电解槽；和
浸在容纳于所述电解槽的电解液中的一对电极，它们在设置成与电解液接触的孔隙靶的一个表面上是可相对移动的。
CN98126334A 1997-12-26 1998-12-25 半导体衬底和薄膜器件及其制造方法以及阳极化处理装置 Pending CN1221218A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9360428A JPH11195775A (ja) 1997-12-26 1997-12-26 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
JP360428/97 1997-12-26

Publications (1)

Publication Number Publication Date
CN1221218A true CN1221218A (zh) 1999-06-30

Family

ID=18469364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98126334A Pending CN1221218A (zh) 1997-12-26 1998-12-25 半导体衬底和薄膜器件及其制造方法以及阳极化处理装置

Country Status (7)

Country Link
US (1) US6214701B1 (zh)
EP (1) EP0928032A3 (zh)
JP (1) JPH11195775A (zh)
KR (1) KR19990063376A (zh)
CN (1) CN1221218A (zh)
ID (1) ID21598A (zh)
SG (2) SG97825A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866824A (zh) * 2009-02-12 2010-10-20 硅绝缘体技术有限公司 用于再生衬底的表面的方法
CN103426976A (zh) * 2013-08-07 2013-12-04 华北电力大学 一种利用可重复使用的衬底制备多晶硅薄膜的方法
CN110581058A (zh) * 2018-06-08 2019-12-17 上海和辉光电有限公司 一种多晶硅薄膜制作方法

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6033974A (en) * 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US5985742A (en) 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
US20070122997A1 (en) * 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6548382B1 (en) * 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
US6417069B1 (en) * 1999-03-25 2002-07-09 Canon Kabushiki Kaisha Substrate processing method and manufacturing method, and anodizing apparatus
US6881644B2 (en) * 1999-04-21 2005-04-19 Silicon Genesis Corporation Smoothing method for cleaved films made using a release layer
US6287941B1 (en) 1999-04-21 2001-09-11 Silicon Genesis Corporation Surface finishing of SOI substrates using an EPI process
US6204151B1 (en) * 1999-04-21 2001-03-20 Silicon Genesis Corporation Smoothing method for cleaved films made using thermal treatment
US6171965B1 (en) 1999-04-21 2001-01-09 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
US6664169B1 (en) * 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362075B1 (en) * 1999-06-30 2002-03-26 Harris Corporation Method for making a diffused back-side layer on a bonded-wafer with a thick bond oxide
JP4465745B2 (ja) * 1999-07-23 2010-05-19 ソニー株式会社 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法
EP1212787B1 (en) * 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
JP2001085715A (ja) * 1999-09-09 2001-03-30 Canon Inc 半導体層の分離方法および太陽電池の製造方法
US7427526B2 (en) * 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
JP3946427B2 (ja) * 2000-03-29 2007-07-18 株式会社東芝 エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
US8507361B2 (en) 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
FR2817395B1 (fr) * 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
FR2840731B3 (fr) * 2002-06-11 2004-07-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche utile en materiau semi-conducteur monocristallin de proprietes ameliorees
US7407869B2 (en) * 2000-11-27 2008-08-05 S.O.I.Tec Silicon On Insulator Technologies Method for manufacturing a free-standing substrate made of monocrystalline semiconductor material
WO2003058725A1 (en) * 2002-01-02 2003-07-17 Reveo, Inc. Photovoltaic cell and method of manufacture of photovoltaic cells
WO2003060986A2 (en) * 2002-01-11 2003-07-24 The Pennsylvania State University Method of forming a removable support with a sacrificial layers and of transferring devices
US8187377B2 (en) * 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US7542197B2 (en) * 2003-11-01 2009-06-02 Silicon Quest Kabushiki-Kaisha Spatial light modulator featured with an anti-reflective structure
US7354815B2 (en) * 2003-11-18 2008-04-08 Silicon Genesis Corporation Method for fabricating semiconductor devices using strained silicon bearing material
US6967149B2 (en) * 2003-11-20 2005-11-22 Hewlett-Packard Development Company, L.P. Storage structure with cleaved layer
JP4865240B2 (ja) * 2004-03-23 2012-02-01 キヤノン株式会社 構造体の製造方法、磁気記録媒体の製造方法、成型体の製造方法
DE102005047149A1 (de) * 2005-09-30 2007-04-12 Osram Opto Semiconductors Gmbh Epitaxiesubstrat, damit hergestelltes Bauelement sowie entsprechende Herstellverfahren
US9362439B2 (en) 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US7811900B2 (en) * 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
KR100889978B1 (ko) * 2007-10-12 2009-03-25 전남대학교산학협력단 반도체 영역의 선택적 식각방법, 반도체층의 분리방법 및반도체소자를 기판으로부터 분리하는 방법
US8330126B2 (en) * 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8329557B2 (en) * 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US8975125B2 (en) 2013-03-14 2015-03-10 International Business Machines Corporation Formation of bulk SiGe fin with dielectric isolation by anodization
JP6029771B2 (ja) * 2014-11-13 2016-11-24 新電元工業株式会社 半導体装置の製造方法及びガラス被膜形成装置
JP2022034881A (ja) * 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置、半導体装置の製造方法、および基板の再利用方法
CN115058746B (zh) * 2022-07-07 2024-04-12 中国人民解放军陆军装甲兵学院 一种金属镀层、其制备方法及应用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104090A (en) * 1977-02-24 1978-08-01 International Business Machines Corporation Total dielectric isolation utilizing a combination of reactive ion etching, anodic etching, and thermal oxidation
JPH02164023A (ja) 1988-12-19 1990-06-25 Sanyo Electric Co Ltd Ｓｏｉ構造の形成方法とｓｏｉ構造
US5164033A (en) 1990-04-17 1992-11-17 Tir Systems Ltd. Electro-chemical etch device
JP3176072B2 (ja) 1991-01-16 2001-06-11 キヤノン株式会社 半導体基板の形成方法
JP3112106B2 (ja) 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
CN1072737C (zh) * 1995-10-17 2001-10-10 佳能株式会社 刻蚀方法
EP0797258B1 (en) 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
US6054363A (en) * 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866824A (zh) * 2009-02-12 2010-10-20 硅绝缘体技术有限公司 用于再生衬底的表面的方法
CN101866824B (zh) * 2009-02-12 2014-03-05 硅绝缘体技术有限公司 用于再生衬底的表面的方法
CN103426976A (zh) * 2013-08-07 2013-12-04 华北电力大学 一种利用可重复使用的衬底制备多晶硅薄膜的方法
CN103426976B (zh) * 2013-08-07 2015-12-23 华北电力大学 一种利用可重复使用的衬底制备多晶硅薄膜的方法
CN110581058A (zh) * 2018-06-08 2019-12-17 上海和辉光电有限公司 一种多晶硅薄膜制作方法
CN110581058B (zh) * 2018-06-08 2022-01-18 上海和辉光电股份有限公司 一种多晶硅薄膜制作方法

Also Published As

Publication number Publication date
JPH11195775A (ja) 1999-07-21
US6214701B1 (en) 2001-04-10
ID21598A (id) 1999-07-01
KR19990063376A (ko) 1999-07-26
EP0928032A2 (en) 1999-07-07
SG97825A1 (en) 2003-08-20
EP0928032A3 (en) 1999-09-08
SG74107A1 (en) 2000-07-18

Similar Documents

Publication Publication Date Title
CN1221218A (zh) 半导体衬底和薄膜器件及其制造方法以及阳极化处理装置
CN1153259C (zh) 半导体基片和薄膜半导体部件及它们的制造方法
CN1020025C (zh) 制备选择晶体生长基片的方法
CN1312781C (zh) 制造半导体构件的方法和制造太阳电池的方法
Park et al. Germanium-on-nothing for epitaxial liftoff of GaAs solar cells
CN1157766C (zh) 半导体衬底及太阳电池的制造方法
CN1146957C (zh) 半导体基材的制造方法
KR100300279B1 (ko) 반도체기판의제조방법
CN1188898C (zh) 生产半导体部件的方法和生产太阳能电池的方法
JP2003257804A (ja) 複合基板および基板製造方法
CN1151543C (zh) 半导体器件及其制造方法
JPH11214720A (ja) 薄膜結晶太陽電池の製造方法
JP2001094136A (ja) 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
CN1112721C (zh) 薄膜形成工艺
JP3647176B2 (ja) 半導体基材及び太陽電池の製造方法及びその製造装置
CN101055904A (zh) 蘸取式多晶硅太阳能电池p－n结的制作方法
JP4035862B2 (ja) 半導体基板の製造方法
EP2617066B1 (en) Method for fabricating thin photovoltaic cells
JP2003292398A (ja) 単結晶シリコンウェファの製造方法
CN101055898A (zh) 光电转换装置、光电转换元件及其基板与制造方法
CN1092720C (zh) 阳极化处理设备、方法和半导体衬底的制造方法
CN1794425A (zh) 改进的侧向外延法
JP2000277403A (ja) 半導体基体の作製方法
CN1194452A (zh) 薄膜形成工艺
JPH10270728A (ja) 薄膜半導体および半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication