[go: up one dir, main page]

CN1153259C - 半导体基片和薄膜半导体部件及它们的制造方法 - Google Patents

半导体基片和薄膜半导体部件及它们的制造方法 Download PDF

Info

Publication number
CN1153259C
CN1153259C CNB981263410A CN98126341A CN1153259C CN 1153259 C CN1153259 C CN 1153259C CN B981263410 A CNB981263410 A CN B981263410A CN 98126341 A CN98126341 A CN 98126341A CN 1153259 C CN1153259 C CN 1153259C
Authority
CN
China
Prior art keywords
semiconductor
layer
porosity
impurity
porous layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981263410A
Other languages
English (en)
Other versions
CN1221205A (zh
Inventor
���h�в�ʿ
田舎中博士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1221205A publication Critical patent/CN1221205A/zh
Application granted granted Critical
Publication of CN1153259C publication Critical patent/CN1153259C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Abstract

半导体基片包括杂质浓度分布在深度方向变化的多孔层。该半导体基片也可包括杂质浓度为1×1018cm-3以上的多孔半导体，或包括通过在外延生长层中形成小孔提供的多孔层。在支撑基片的一个表面上形成薄膜半导体部件，二者之间设有上述结构的多孔层，薄膜半导体部件借多孔层的劈裂从支撑基片上分离下来。在制造半导体基片的方法中，在支撑基片的一个表面上形成杂质浓度在深度方向变化的变化杂质层。将变化杂质层转变成在深度方向有变化孔隙率的多孔层。

Description

半导体基片和薄膜半导体部件及它们的制造方法
技术领域
本发明涉及具有多孔层的半导体基片、利用该半导体基片形成的薄膜半导体部件、及制造它们的方法。
背景技术
如太阳能电池领域中已进行了以下研究。在形成在切割单晶碇制造的硅基片上的多孔层上形成硅薄膜，然后借多孔层的劈裂从该基片上分离该薄膜。
最好是多孔层至少包括具有不同孔隙率的两个子层，以便于从基片上分离薄膜。这种多孔层例如是通过在改变表面层上的电流密度的同时对基片表面层的阳极氧化形成的。阳极氧化是指在含氢氟酸(HF)的电解液中电解作为阳极的基片。例如，阳极氧化是这样进行的，在50％的氢氟酸和乙醇(C2H5OH)的1∶1混合物的电解液中施加电流密度为1mAcm-2的电流8分钟，施加电流密度为7mAcm-2的电流8分钟，然后施加电流密度为200mAcm-2的电流4秒钟。所形成的多孔层包括夹在两低孔隙率子层中间的高孔隙率子层。
然而，形成高孔隙率子层需要大电流密度。所以，多孔层可能会发生退化，妨碍了形成于其上的薄膜结晶性的提高。大电流密度还会导致基片表面层中电流密度的分布不均匀。这样一来，便会在多孔层中不均匀地形成高孔隙率子层。所以，在某些部位不容易分离薄膜。而且这种大电流密度的电流需要大电源。
发明内容
本发明的目的是提供一种具有多孔层的半导体基片，通过降低阳极氧化期间的电流密度，降低多孔层的退化，并且多孔层容易劈裂。
本发明另一目的是提供一种具有高结晶性的薄膜半导体部件。
本发明再一目的是提供制造半导体基片和薄膜半导体部件的方法，能够降低形成多孔层的阳极氧化的电流密度。
本发明的第一方案是一种半导体基片，包括具有多孔层的多孔半导体，所说多孔层形成在支撑基片的一个表面上，所说多孔层包括具有低杂质浓度和高孔隙率的高孔隙率子层和至少一层具有高杂质浓度和低孔隙率的低孔隙率子层，所说多孔层的最上层为低孔隙率子层。
其中构成所说多孔层的半导体可以选自至少含硅和锗之一的半导体、含镓和砷的半导体、含镓和磷的半导体及含镓和氮的半导体构成的组。
该半导体基片还可以包括设置于所说多孔层的远离半导体基片的表面上的半导体薄膜。
其中所说多孔层可以具有不平整度。
本发明的第二方案是一种形成于支撑基片的一个表面上的薄膜半导体部件，其中所说表面和薄膜半导体部件间具有多孔层，所说薄膜半导体部件是靠多孔层的劈裂从支撑基片上分离下来的，所说多孔层形成在支撑基片的一个表面上，包括具有低杂质浓度和高孔隙率的高孔隙率子层和至少一层具有高杂质浓度和低孔隙率的低孔隙率子层，所说多孔层的最上层为低孔隙率子层，其中构成所说多孔层的半导体选自至少含硅和锗之一的半导体、含镓和砷的半导体、含镓和磷的半导体及含镓和氮的半导体构成的组。
本发明的第三方案是一种形成于支撑基片的一个表面上的薄膜半导体部件，其中所说表面和薄膜半导体部件间具有多孔层，所说薄膜半导体部件是靠多孔层的劈裂从支撑基片上分离下来的，所说多孔层形成在支撑基片的一个表面上，包括具有低杂质浓度和高孔隙率的高孔隙率子层和至少一层具有高杂质浓度和低孔隙率的低孔隙率子层，所说多孔层的最上层为低孔隙率子层，所说薄膜半导体部件为单晶。
本发明的第四方案是一种形成于支撑基片的一个表面上的薄膜半导体部件，其中所说表面和薄膜半导体部件间具有多孔层，所说薄膜半导体部件是靠多孔层的劈裂从支撑基片上分离下来的，所说多孔层形成在支撑基片的一个表面上，包括具有低杂质浓度和高孔隙率的高孔隙率子层和至少一层具有高杂质浓度和低孔隙率的低孔隙率子层，所说多孔层的最上层为低孔隙率子层，所说薄膜半导体部件具有不平整度。
本发明的第五方案是一种制造半导体基片的方法，包括：在支撑基片的一个表面上形成杂质浓度在深度方向变化的变化杂质层的变化层形成步骤，通过阳极氧化在变化杂质层中提供小孔形成多孔层，从而使多孔层的孔隙率在深度方向变化的多孔层形成步骤，其中在所说变化层形成步骤形成至少包括两个具有不同杂质浓度的子层的变化杂质层，在所说多孔层形成步骤形成至少包括两个具有不同孔隙率的子层的多孔层；其中所说变化杂质层中的最上层杂质浓度最高；其中杂质浓度低的杂质变化层形成具有高孔隙率的多孔层，杂质浓度高的杂质变化层形成具有低孔隙率的多孔层。
其中构成所说变化杂质层的半导体可以选自至少含硅和锗之一的半导体、含镓和砷的半导体、含镓和磷的半导体及含镓和氮的半导体构成的组。
其中在所说变化层形成步骤中，可以形成包括低杂质浓度的半导体的低杂质子层，并在低杂质子层的远离支撑基片的表面上形成包括高杂质浓度的半导体的高杂质子层。
其中所说支撑基片的一个表面可以不平。
该制造半导体基片的方法还可以包括在多孔层的远离支撑基片的表面上形成半导体薄膜的步骤。
该制造半导体基片的方法还可以包括加热多孔层使之再结晶的加热步骤。
在本发明第一方案的半导体基片中，杂质浓度分布在多孔层的深度方向变化。例如，多孔层是通过利用小电流密度的阳极氧化形成的，并且其退化降低。
本发明第二方案至第四方案的薄膜半导体部件具有杂质浓度在深度方向变化的多孔层。该多孔层的孔隙度随杂质浓度变化。该多孔层可以通过利用降低了的电流密度的阳极氧化形成，并且其退化降低。该薄膜半导体部件的结晶性高。
按本发明第五方案的制造半导体基片的方法，首先，在支撑基片的一个表面上形成杂质浓度在深度方向变化的变化杂质层。接着，将变化杂质层变成在深度方向具有变化孔隙率的多孔层。
附图说明
图1是根据本发明一个实施例半导体基片的剖面图；
图2是图1所示半导体基片的改型的剖面图；
图3是图1所示半导体基片的改型的平面图；
图4是图1所示半导体基片的另一改型的剖面图；
图5是根据本发明一个实施例的薄膜半导体部件的剖面图；
图6A-6C是展示图1所示半导体基片的生产工艺的各步骤的剖面图；
图7A和7B是展示在图6所示生产步骤中形成变化杂质层的步骤的剖面图；
图8A和8B是展示在图6所示生产步骤中形成变化杂质层的另外步骤的剖面图；
图9是展示在图6所示生产步骤中形成另一种变化杂质层的步骤的剖面图；
图10是展示在图6所示生产步骤中形成另一种变化杂质层的步骤的剖面图；
图11是用于在图6所示的半导体基片生产步骤中形成多孔层的阳极氧化设备的剖面图；
图12A-12C是展示图1所示半导体基片的另一生产工艺的各步骤的剖面图；
图13A-13F是展示本发明实例1的剖面图；
图14是图12所示半导体基片的多孔层的示意剖面图；
图15A-15C是展示本发明实例2的剖面图；
图16是图12所示半导体基片的多孔层的示意剖面图；
图17A-17C是展示本发明实例3的剖面图；
图18是图17所示半导体基片的多孔层的示意剖面图；
图19是本发明实例4的多孔层的示意剖面图；
图20是本发明实例4的另一种多孔层的示意剖面图；
图21是本发明实例4的另一种多孔层的示意剖面图；
图22是本发明实例4的另一种多孔层的示意剖面图。
具体实施方式
下面结合附图详细说明本发明的实施例。在这些实施例中，将介绍半导体基片和薄膜半导体部件。
图1是本发明第一实施例的半导体基片的剖面图。半导体基片包括支撑基片11、形成于支撑基片上的多孔层12、和形成于多孔层上的半导体薄膜13。构成支撑基片11、多孔层12和半导体薄膜13的半导体或者是包含硅(Si)和锗(Ge)中的至少一种的半导体、或者是包含镓(Ga)和砷(As)的半导体、或者是包含镓(Ga)和磷(P)的半导体，或者是包含镓和氮的半导体。这些层可以由相同的半导体或不同的半导体构成。这些半导体可以是含p型杂质的p型，也可是含n型杂质的n型，或是不含杂质的类型。而且，每种半导体皆可以是单晶或多晶半导体。
在通过阳极氧化形成多孔层12时，支撑基片11和多孔层12最好是由p型半导体构成。支撑基片11可以由除半导体外的可于其上形成多孔层12的材料构成，例如兰宝石。特别有效的半导体基片具有单晶半导体薄膜13。可以在如粘合基片15等任何基片上容易地直接地形成多晶半导体薄膜13。相反，单晶半导体薄膜不能通过这种方式形成。然而，这种半导体基片允许容易地生产高结晶性的单晶半导体薄膜13。
支撑基片11、多孔层12和半导体薄膜13的表面皆可以是平坦的，如图1所示，但也可以是不平的，如图2所示。利用不平半导体薄膜13作薄膜半导体部件的太阳能电池具有很高的电功率产生效率。
多孔层12包括具有不同孔隙率的多个子层(该实施例中高孔隙率子层12a和低孔隙率子层12b)。所以多孔层12的孔隙率在深度方向(垂直于支撑基片11表面)变化。在多孔层12中，高孔隙率子层12a设置于支撑基片11上(内侧)，低孔隙率子层12b设置于其上(表面侧)。
提供高孔隙率子层12a为的是从支撑基片上分离出半导体薄膜13。高孔隙率子层12a的孔隙率最好为约40-70％，以促进分离。低孔隙率子层12b具有低于高孔隙率子层12a的孔隙率，以确保在其上形成具有高结晶性的半导体薄膜13。
这些多孔子层12a和12b具有不同的杂质浓度。高孔隙率子层12a有较低的杂质浓度，而低孔隙率子层12b具有较高杂质浓度。因此，多孔层12中杂质浓度在深度方向变化。高和低孔隙率子层12a和12b间杂质浓度具有这种差异，为的是控制通过阳极氧化形成的多孔层12的孔隙率，其中孔隙率取决于杂质浓度。例如，在支撑基片11和多孔层12皆由含硼(B)作p型杂质的p型硅构成时，高孔隙率子层12a的杂质浓度最好小于1×1019cm-3，而低孔隙率子层12b的孔隙率最好为1×1019cm-3以上。高和低孔隙率子层12a和12b在深度方向的杂质浓度分布皆可以是均匀的或不均匀的。
另外，高和低孔隙率子层12a和12b可以具有相同的杂质浓度1×1018cm-3以上，最好是1×1019cm-3以上。由于层的电阻随杂质浓度的提高而减小，所以高和低孔隙率子层12a和12b可通过利用变化很小的电流密度对多孔层12阳极氧化形成。
最好是，通过在例如外延生长淀积的层中形成小孔来形成多孔层12。该方法有利于较高的杂质浓度，及杂质浓度的均匀分布和在平行于支撑基片11表面的横向具有均匀的孔隙率。多孔层12可以形成在支撑基片11的整个表面上或部分表面上，如图3的平面图中的栅图形所示。
图1中，高孔隙率子层12a设置在低孔隙率子层12b和支撑基片11之间，低孔隙率子层12b设置在高隙率子层12a和半导体薄膜13之间。高孔隙率子层12a可形成在至少一层低孔隙率子层12b的支撑基片11一侧的表面上。例如，高孔隙率子层12a可以夹在两低孔隙率子层12b之间，如图4所示，这种情况下，这些低孔隙率子层12b可有不同的杂质浓度和孔隙率。
参见图5，用粘合层14将粘合基片15粘合到半导体薄膜13的表面上，并借高孔隙率子层12a的劈裂从支撑基片11上分离出半导体薄膜13。该分离的半导体薄膜13相当于该实施例的薄膜半导体部件，与粘合基片15一起用于太阳能电池等。粘合层14由粘合强度高于高孔隙率子层12a的强度的可光固化的树脂粘合剂构成。粘合基片15例如由如聚对苯二甲酸乙二醇酯(PET)等透明树脂或玻璃构成。在去掉了其表面上的多孔层12后，支撑基片11可以再利用。
如下制造具有上述结构的半导体基片和薄膜半导体部件。
图6A-6C展示的是半导体基片和薄膜半导体部件的制造步骤。参见图6A，准备支撑基片11。支撑基片11可以由半导体或如兰宝石等能够在表面上形成半导体层的材料构成。支撑基片11可以有不平表面，如图2所示。
在支撑基片11的一个表面上形成杂质浓度在深度方向变化的半导体层21(此后称该半导体层为变化杂质层)(变化层的形成步骤)。即，形成多个具有不同杂质浓度的子层(该实施例中为低杂质子层21a和高杂质子层21b)，作为变化杂质层21。变化杂质层以后将转化为多孔层12，并且变化杂质层中的杂质浓度根据多孔层12的孔隙率确定。低杂质子层21a中的杂质浓度根据高孔隙率子层12a的孔隙率确定，而高杂质子层21b中的杂质浓度根据低孔隙率子层12b的孔隙率确定。例如，在支撑基片11和变化杂质层21皆由含硼作p型杂质的p型硅构成时，低杂质子层21a中杂质浓度最好是小于1×1019cm-3，高杂质子层21b的杂质浓度最好是高于1×1019cm-3以上。
可以如图7A和7B所示形成变化杂质层。利用化学汽相淀积(CVD)工艺在支撑基片11的一个表面上外延淀积低杂质子层21a，然后，CVD法外延淀积高杂质子层21b。在图8A和8B所示的另一实施例中，利用CVD工艺在支撑基片11的一个表面上外延淀积低杂质子层21a，然后，将杂质扩散到表面中，形成作为扩散层的高杂质子层21b。在另一实施例中，可以通过将杂质扩散进支撑基片11的一个表面，形成作为扩散层的低和高杂质子层21a和21b，尽管附图中未示出。
最好是，低杂质子层21a由外延生长而不是由扩散形成，原因是高孔隙率子层12a可以具有均匀的杂质浓度，并由此在横向上形成均匀的孔隙率。
变化杂质层可以由多个具有不同杂质浓度的子层构成，高杂质子层21b设置于低杂质子层21a的远离支撑基片11的表面上，如图6A所示。在另一实施例中，如图10所示，可以依次在支撑基片11上形成高杂质子层21b、低杂质子层21a和高杂质子层21b。如图10所示，在支撑基片11由p型半导体构成时，高杂质子层21b可以形成于支撑基片11上，其中支撑基片11的上部被认为是低杂质子层21a，低杂质子层21a和高杂质子层21b构成变化杂质层21。
在形成了变化杂质层21后，对变化杂质层进行阳极氧化，以在变化杂质层中形成多孔层12，如图6B所示(多孔层形成步骤)。例如，如图11所示，在两电解容器31和32之间设置具有变化杂质层21的支撑基片11，在电解容器31和32中设置与DC电源33相连的铂电极34和35。DC电流加到作为阳极的支撑基片11和作为阴极的铂电极34和35之间，以在变化杂质层中形成小孔。该方法公开于Itoh等人在SurfaceTechnology，46(5)，8-13(1995)的“多孔硅的阳极氧化”一文中。电解液例如为氢氟酸和乙醇的混合物。
在阳极氧化期间，确定多孔层12的孔隙率的因素包括多孔层12的杂质浓度、所加的电流密度、及电解液的浓度(例如氢氟酸的含量)。例如孔隙率随电流密度的增大而增大，随杂质浓度的减小而减小。变化杂质层21由低杂质子层21a和高杂质子层21b构成。所以由于电流密度减小或处理时间的减少，或由于氢氟酸含量的增大，具有高孔隙率的高孔隙率子层12a由低杂质子层21a构成，而具有低孔隙率的低孔隙率子层由高杂质子层构成。在阳极氧化期间，形成长孔，这些孔沿多孔层12的深度方向取向。
在阳极氧化期间采用由p型半导体构成的支撑基片11时，除变化杂质层21外，还用作部分变化杂质层21的部分支撑基片11也可以变为多孔。对于深度方向的整个变化杂质层21来说，小孔并非总是必要的，可以在部分层中形成小孔。
接着，例如在氢(H2)气氛中将多孔层12加热到例如1080℃，以便再结晶(加热步骤)。由此在低孔隙率子层12b中形成了许多细孔，低孔隙率子层12b保持光滑表面。具有高杂质浓度的低孔隙率子层12b容易再结晶，而由于沿支撑基片11的横向取向的长孔的缘故，高孔隙率子层12a的强度降低。
接着，如图6C所示，例如利用CVD法在多孔层12上外延淀积如单晶硅构成的半导体薄膜13(半导体薄膜形成步骤)。由此形成半导体基片。
利用设于两者间的粘合层14将粘合基片15粘合到半导体薄膜13的表面上。加外力，借高孔隙率子层12a的劈裂，使支撑基片11和半导体薄膜13彼此剥离(分离步骤)。由此形成图5所示的薄膜半导体部件。
该实施例的半导体基片和薄膜半导体部件也可以由以下工艺形成。
图12A-12C展示了该制造工艺步骤。参见图12A，准备基片主体11，如上所述。在基片主体11的一个表面上形成杂质浓度为1×1018cm-3以上(最好1×1019cm-3以上)的半导体高杂质层22。以后高杂质层22将转变成多孔层12。利用VD工艺外延生长作为生长层的变化杂质层，或杂质扩散形成作为扩散层的变化杂质层。优选外延生长，原因是容易提高杂质浓度。
参见图12b，通过如上所述的阳极氧化在高杂质层22中形成小孔，以形成例如由高孔隙率子层12a和低孔隙率子层12b构成的多孔层12(多孔形成步骤)。由于高杂质层22具有1×1018cm-3以上的高杂质浓度，所以由于低电阻容易形成小孔。所以，可以用小电流密度差形成高和低孔隙率子层12a和12b。而且，甚至在氢氟酸含量高的电解液中也可以花短时间形成小孔。对于深度方向的整个高杂质层22来说小孔不总是必要的，小孔可以形成在该层的一部分中，如图12B所示。
例如在氢(H2)气氛中加热多孔层12，以便再结晶(加热步骤)。由此在低孔隙率子层12b中形成了许多小孔，低孔隙率子层12b保持光滑表面。具有高杂质浓度的低孔隙率子层12b容易再结晶，而由于沿支撑基片11的横向取向的长孔的缘故，高孔隙率子层12a的强度降低。
接着，如图12C所示，如上所述，在多孔层12上形成半导体薄膜13(半导体薄膜形成步骤)。由此形成半导体基片。利用设于两者间的粘合层14将粘合基片15粘合到半导体薄膜13的表面上。借高孔隙率子层12a的劈裂，使支撑基片11从半导体薄膜13上分离下来(分离步骤)。由此形成图5所示的薄膜半导体部件。
根据该实施例的半导体基片中，高孔隙率子层12a中的杂质浓度降低，因此，在通过阳极氧化形成小孔时可以用小电流密度形成高孔隙率。所以该实施例不会导致大电流密度固有的多孔层12退化问题，并且提高了半导体薄膜13的结晶性。小电流密度还可以提高电流密度的均匀性，并由此提高高孔隙率子层12a的横向孔隙率。于是，容易借高孔隙率子层12a的劈裂，从支撑基片11上分离下半导体薄膜13。多孔层12的杂质浓度为1×1018cm-3以上，因此，在电流密度和电流密度的变化很小时，可以通过多孔层12的阳极氧化形成高和低孔隙率子层12a和12b。
由于低孔隙率子层12b或多孔层12的杂质浓度提高，形成小孔后，加热该层容易再结晶，容易使表面光滑。半导体薄膜13具有高结晶性。
在外延生长层中形成小孔提供的多孔层12具有高杂质浓度和在层的横向方向上均匀的杂质分布。所以多孔层12具有均匀的孔隙率。
在具有不平表面的半导体薄膜13用作太阳能电池的薄膜半导体部件时，太阳能电池具有提高的发电效率。
由于本发明的薄膜半导体部件是借多孔层12的劈裂，从本发明的半导体基片的支撑基片11上分离半导体薄膜13制造的，所以薄膜半导体部件也具有高结晶性。在具有不平表面的薄膜半导体部件用于太阳能电池时，太阳能电池具有提高的发电效率。
根据该实施例制造半导体基片的方法，形成具有低杂质度的低杂质层21a，因此可以通过低电流密度的阳极氧化形成具有高孔隙率的高孔隙率子层12a。阳极氧化中这种减小的电流密度提高了半导体薄膜13的结晶性及多孔层12横向孔隙率均匀性。减小的电流密度是由低容量的DC电流源提供的，因此，可以降低生产成本。
由于形成具有低杂质浓度的低杂质子层21a，所以可以在阳极氧化时用减少的时间形成具有高孔隙率的高孔隙率子层12a，因此提高了生产效率。具有高孔隙率的高孔隙率子层12a可以通过在氢氟酸含量高的电解液中的阳极氧化形成。大量利用相对较便宜的氢氟酸可以降低生产成本。
外延生长形成的低杂质子层21a具有均匀的杂质浓度，所以横向孔隙率均匀。
另外，由于形成具有高杂质浓度的高杂质子层21b，所以可以通过阳极氧化形成具有低孔隙率的低孔隙率子层12b，并可以通过加热使之再结晶。于是半导体薄膜13的结晶性提高，表面光滑。
根据制造半导体基片的方法的另一实施例，阳极氧化中利用减小的电流密度形成杂质浓度为1×1018cm-3以上的高杂质层22，高孔隙率子层12a和低杂质子层21a。通过加热可容易地再结晶低孔隙率子层12b。
外延生长形成的高杂质层22具有高杂质浓度，所以容易生产本发明的半导体基片。
按该制造半导体基片的方法，在半导体薄膜13形成于设置在具有不平表面的支撑基片11的多孔层12上时，所得的半导体薄膜13也具有不平的表面。这样。用该半导体薄膜13的太阳能电池具有提高的发电效率。
实例
下面将结合各附图详细说明本发明。这些实例中，具有与上述实施例相同功能的部件用相同的标记数字表示。
实例1
图13A-13F是展示实例1的剖面图。参见图13A，通过用硅烷(SiH4)材料气的CVD工艺，在由直拉法形成的高含硼量的p型单晶硅(电阻率为0.01-0.02Ωcm)支撑基片11的(100)面上，外延淀积硼含量为8×1014cm-3、厚度约为1.3微米的单晶硅低杂质子层21a。
参见图13B，通过利用硅烷气的CVD工艺，在低杂质子层21a上外延淀积硼含量为3×1019cm-3、厚约3.8微米的单晶硅高杂质子层21b(变化层形成步骤)。
在改变电流密度的同时通过阳极氧化形成高孔隙率子层12a和低孔隙率子层12b，如图13C-13E所示(多孔层形成步骤)。
如上所述进行阳极氧化。用50％的氢氟酸液和乙醇的1∶1(体积比)混合物作电解液。加8分钟电流密度为1mAcm-2的DC电流，用于将高杂质子层21b的表面部分转变成低孔隙率子层12b，如图13C所示，然后，加8分钟电流密度为7mAcm-2的DC电流，用于将高杂质子层21b的内部转变成低孔隙率子层12b，如图13D所示。另外，加1分钟电流密度为30mAcm-2的DC电流，用于将低杂质子层21a转变成高孔隙率子层12a，同时将支撑基片11的面对低杂质子层21a的表面部分转变成低孔隙率子层12b，如图13E所示。
利用常压外延生长系统，在氢气氛中将所得多孔层12加热到1080℃(加热步骤)。花约20分钟将多孔层12从室温变到1080℃，并维持1080℃约40分钟。多孔层12再结晶，使低孔隙率子层12b的表面光滑。于是进一步骤降低了高孔隙率子层12a的强度。
参见图13F，将多孔层12冷却到1020℃，然后，CVD外延生长20分钟，在多孔层12上形成厚约5微米的单晶硅半导体薄膜13(半导体薄膜形成步骤)。由此形成半导体基片。
剖开所得半导体基片的截面，利用扫描电子显微镜(SEM)观察。图14是该剖面的示意图。具有低孔隙率的低孔隙率子层12b形成于多孔层12的高杂质子层21b的区域中，具有加热步骤中再结晶的网状结构。具有高孔隙率的高孔隙率子层12a形成于低杂质子层21a的区域中，包括在横向取向的扁平空洞，和从支撑基片11延伸到低孔隙率子层12b的一些柱状晶体。支撑基片11和高孔隙率子层12a之间的界面区构成基本完全结晶且含有少量细孔的底层低孔隙率子层12b。
利用由可光固化树脂构成的粘合层14将PET粘合基片15粘合到半导体薄膜13上。加外力，以便借高孔隙率子层12a的劈裂使支撑基片11与粘合基片15彼此剥离(分离步骤，见图5)。半导体薄膜13容易从支撑基片11上分离下来，可以令人满意地形成薄膜半导体部件。
根据该实例，通过利用低电流密度阳极氧化低杂质子层21a形成具有高孔隙率的高孔隙率子层12a，所得高孔隙率子层12a容易劈裂。而且，具有低孔隙率的低孔隙率子层12b由高杂质子层21b构成，其表面因加热再结晶而变光滑。
实例2
图15A-15C是展示实例2的剖面图。参见图15A，通过用硅烷材料气的CVD工艺，在与用于实例1相同的支撑基片11的一个表面上外延淀积硼含量为2.0×1019cm-3、厚度约为10微米的单晶硅高杂质子层21b。通过用硅烷材料气的CVD工艺，在高杂质子层21b上外延淀积硼含量为8×1014cm-3、厚度约为1.3微米的单晶硅低杂质子层21a。另外，通过用硅烷材料气的CVD工艺，在低杂质子层21a上外延淀积硼含量为3×1019cm-3、厚度约为3.7微米的单晶硅高杂质子层21b(变化层形成步骤)。
参见图15B，对这些层进行阳极氧化，形成高孔隙率子层12a和低孔隙率子层12b(多孔层形成步骤)。如上所述进行阳极氧化。用50％的氢氟酸液和乙醇的2∶1(体积比)混合物作电解液。加5分钟电流密度为10mAcm-2的DC电流。将高杂质子层21b转变成具有低孔隙率的低孔隙率子层12b，而低杂质子层21a转变成具有高孔隙率的高孔隙率子层12a。
与实例1一样加热所得多孔层12(加热步骤)。与实例1一样，在多孔层12上外延生长形成厚约5微米的单晶硅半导体薄13(半导体薄膜形成步骤)。由此形成基片。
剖开所得半导体基片的截面，利用扫描电子显微镜(SEM)观察。图16是该剖面的示意图。具有低孔隙率的上部低孔隙率子层12b形成于多孔层12的高杂质子层21b的半导体薄膜13侧的区域中。该上部低孔隙率子层12b具有加热步骤中再结晶的网状结构，并由许多微小球形孔构成。具有高孔隙率的高孔隙率子层12a形成于低杂质子层21a的区域中，包括在横向取向的扁平空洞，和从支撑基片11延伸到低孔隙率子层12b的一些柱状晶体。支撑基片11和高孔隙率子层12a的界面区构成基本完全结晶且含有少量细孔的底层低孔隙率子层12b。
与实例1一样，从支撑基片11上分离下半导体薄膜13(分离步骤)。半导体薄膜13容易借高孔隙率子层12a的劈裂从支撑基片11上分离下来，可以令人满意地形成薄膜半导体部件。
根据该实例，通过在氢氟酸含量高的电解液中利用低电流密度和短处理时间阳极氧化低杂质子层21a，形成具有高孔隙率的高孔隙率子层12a，所得高孔隙率子层12a容易劈裂。而且，与实例1一样，具有低孔隙率的低孔隙率子层12b由高杂质子层21b构成，其表面因加热再结晶而变光滑。
实例3
图17A-17C是展示实例3的剖面图。参见图17A，通过用硅烷材料气的CVD工艺，在与用于实例1相同的支撑基片11的一个表面上外延淀积硼含量为3.0×1019cm-3、厚度约为3.7微米的单晶硅高杂质子层21b(变化层形成步骤)。实例3中，支撑基片11的面对高杂质子层21b的部分被认为是低杂质子层21a，因此，支撑基片11的该部分和高杂质子层21b构成变化杂质层。
参见图17B，对这些层进行阳极氧化，形成高孔隙率子层12a和低孔隙率子层12b(多孔层形成步骤)。与实例2一样进行阳极氧化。将高杂质子层21b转变成具有低孔隙率的低孔隙率子层12b，而低杂质子层21a(支撑基片11的一部分)转变成具有高孔隙率的高孔隙率子层12a。
与实例1一样加热所得多孔层12(加热步骤)。与实例1一样，在多孔层12上形成厚约5微米的单晶硅半导体薄膜13(半导体薄膜形成步骤)。由此形成半导体基片。
剖开所得半导体基片的截面，利用扫描电子显微镜(SEM)观察。图18是该剖面的示意图。具有低孔隙率的上部低孔隙率子层12b形成于多孔层12的高杂质子层21b区域中。该上部低孔隙率子层12b具有加热步骤中再结晶的网状结构，并由许多微小球形孔构成。具有高孔隙率的高孔隙率子层12a形成于低杂质子层21a的区域中，即支撑基片11的面对高杂质子层21b的上部，包括横向取向的扁平空洞，和从支撑基片11延伸到低孔隙率子层12b的一些柱状晶体。
与实例1一样，从支撑基片11上分离下半导体薄膜13(分离步骤)。半导体薄膜13容易借高孔隙率子层12a的劈裂从支撑基片11上分离下来，可以令人满意地形成薄膜半导体部件。
因此，该实例也具有与实例1和2基本相同的优点。
实例4
下面参照图12A-12C说明实例4。如图12A所示，通过用硅烷材料气的CVD工艺，在与用于实例1相同的支撑基片11的一个表面上外延淀积含硼且厚度约为14微米的单晶硅高杂质层22(变化层形成步骤)。制备五个具有高杂质层22的基片，使它们的硼含量分别为1.0×1019cm-3、1.3×1019cm-3、1.5×1019cm-3、1.7×1019cm-3、2.0×1019cm-3。
参见图12B，利用改变的电流密度对每个支撑基片11进行阳极氧化，形成高孔隙率子层12a和低孔隙率子层12b(多孔层形成步骤)。如上所述进行阳极氧化。用50％的氢氟酸液和乙醇的1∶1(体积比)混合物作电解液。加8分钟电流密度为1mAcm-2的DC电流，用于将高杂质层22的表面部分转变成低孔隙率子层12b，然后，加8分钟电流密度为7mAcm-2的DC电流，用于将高杂质层22的下部转变成低孔隙率子层12b。另外，加4秒钟电流密度为120mAcm-2的DC电流，用于将高杂质层22的内部转变成高孔隙率子层12a。
与实例1一样加热具有多孔层12的每个支撑基片11(加热步骤)。与实例1一样，在多孔层12上外延生长形成厚约5微米的单晶硅半导体薄膜13(半导体薄膜形成步骤)，如图12C所示。由此形成半导体基片。
剖开所得半导体基片的截面，利用扫描电子显微镜(SEM)观察。图19-21是在高杂质层22的杂质浓度分别为1.0×1019cm-3、1.5×1019cm-3和2.0×1019cm-3时半导体基片的示意剖面图。
如图19-21所示，每个半导体基片具有形成于高杂质层22内部的高孔隙率子层12a，和形成于高杂质层22的面对半导体薄膜13的上部的低孔隙率子层12b。高孔隙率子层12a包括在横向取向的扁平空洞，而低孔隙率子层12b具有加热步骤中再结晶的网状结构。该网状结构根据杂质浓度不同。如图19所示，许多微小球形孔形成于杂质浓度为1.0×1019cm-3的高杂质层22中的整个低孔隙率子层12b中。图20中，微小球形孔只形成于杂质浓度为1.5×1019cm-3的高杂质层22中的低孔隙率子层12b的面对半导体薄膜13的上部，而低孔隙率子层12b的下部没有小孔，并被再结晶。图21中，在杂质浓度为2.0×1019cm-3的高杂质层22中的整个低孔隙率子层12b形成有椭圆形或长方形的小孔。
尽管各附图中未示出，但杂质浓度为1.3×1019cm-3的高杂质层22中的多孔层12的结构介于图19(1.0×1019cm-3)与图20(1.5×1019cm-3)所示结构之间，杂质浓度为1.7×1019cm-3的结构介于图20(1.5×1019cm-3)与图21(2.0×1019cm-3)所示结构之间。
从支撑基片11上分离下每个半导体薄膜13(分离步骤)。半导体薄膜13容易从支撑基片11上分离下来，可以令人满意地形成薄膜半导体部件。
甚至在电流密度或电流密度的改变减小时，高杂质层22的形成也有利于形成高孔隙率子层12a和低孔隙率子层12b。所以容易劈裂高孔隙率子层12a。由于加热处理期间的再结晶，多孔层12的表面变光滑。
本发明不限于上述实施例和实例。例如，尽管用实施例和实例说明了多孔层12的阳极氧化，但本发明也可以应用其它类型的阳极氧化。尽管在这些实施例和实例1-3中，多孔层12由具有不同杂质浓度的多个子层(高孔隙率子层12a和低孔隙率子层12b)构成，但杂质浓度在多孔层12的深度方向可以连续变化。

Claims (21)

1·一种半导体基片，包括具有多孔层的多孔半导体，所说多孔层形成在支撑基片的一个表面上，所说多孔层包括具有低杂质浓度和高孔隙率的高孔隙率子层和至少一层具有高杂质浓度和低孔隙率的低孔隙率子层，所说多孔层的最上层为低孔隙率子层。
2·如权利要求1所述的半导体基片，其中所说支撑基片和所说多孔层都为含p型杂质的p型硅，低孔隙率子层的p型杂质浓度为1×1019cm-3以上，高孔隙率子层的p型杂质浓度小于1×1019cm-3。
3·如权利要求1所述的半导体基片，其中构成所说多孔层的半导体选自至少含硅和锗之一的半导体、含镓和砷的半导体、含镓和磷的半导体及含镓和氮的半导体构成的组。
4·如权利要求1所述的半导体基片，还包括设置于所说多孔层的远离半导体基片的表面上的半导体薄膜。
5·如权利要求4所述的半导体基片，其中构成所说半导体薄膜的半导体选自至少含硅和锗之一的半导体、含镓和砷的半导体、含镓和磷的半导体及含镓和氮的半导体构成的组。
6·如权利要求4所述的半导体基片，其中所说半导体薄膜为单晶。
7·如权利要求1所述的半导体基片，其中所说多孔层具有不平整度。
8·一种形成于支撑基片的一个表面上的薄膜半导体部件，其中所说表面和薄膜半导体部件间具有多孔层，所说薄膜半导体部件是靠多孔层的劈裂从支撑基片上分离下来的，所说多孔层形成在支撑基片的一个表面上，包括具有低杂质浓度和高孔隙率的高孔隙率子层和至少一层具有高杂质浓度和低孔隙率的低孔隙率子层，所说多孔层的最上层为低孔隙率子层，其中构成所说多孔层的半导体选自至少含硅和锗之一的半导体、含镓和砷的半导体、含镓和磷的半导体及含镓和氮的半导体构成的组。
9·一种形成于支撑基片的一个表面上的薄膜半导体部件，其中所说表面和薄膜半导体部件间具有多孔层，所说薄膜半导体部件是靠多孔层的劈裂从支撑基片上分离下来的，所说多孔层形成在支撑基片的一个表面上，包括具有低杂质浓度和高孔隙率的高孔隙率子层和至少一层具有高杂质浓度和低孔隙率的低孔隙率子层，所说多孔层的最上层为低孔隙率子层，所说薄膜半导体部件为单晶。
10·一种形成于支撑基片的一个表面上的薄膜半导体部件，其中所说表面和薄膜半导体部件间具有多孔层，所说薄膜半导体部件是靠多孔层的劈裂从支撑基片上分离下来的，所说多孔层形成在支撑基片的一个表面上，包括具有低杂质浓度和高孔隙率的高孔隙率子层和至少一层具有高杂质浓度和低孔隙率的低孔隙率子层，所说多孔层的最上层为低孔隙率子层，所说薄膜半导体部件具有不平整度。
11·一种制造半导体基片的方法，包括：
在支撑基片的一个表面上形成杂质浓度在深度方向变化的变化杂质层的变化层形成步骤，
通过阳极氧化在变化杂质层中提供小孔形成多孔层，从而使多孔层的孔隙率在深度方向变化的多孔层形成步骤，
其中在所说变化层形成步骤形成至少包括两个具有不同杂质浓度的子层的变化杂质层，在所说多孔层形成步骤形成至少包括两个具有不同孔隙率的子层的多孔层；其中所说变化杂质层中的最上层杂质浓度最高；其中杂质浓度低的杂质变化层形成具有高孔隙率的多孔层，杂质浓度高的杂质变化层形成具有低孔隙率的多孔层。
12.如权利要求11的制造半导体基片的方法，其中在所说变化层形成步骤中，具有不同杂质浓度的至少两个子层形成于支撑基片的一个表面上。
13.如权利要求11的制造半导体基片的方法，其中在所说变化层形成步骤，在支撑基片的一个表面上淀积生长层，然后将杂质扩散到生长层，从而至少形成具有不同杂质浓度的两个子层。
14·如权利要求11的制造半导体基片的方法，其中构成所说变化杂质层的半导体选自至少含硅和锗之一的半导体、含镓和砷的半导体、含镓和磷的半导体及含镓和氮的半导体构成的组。
15·如权利要求11的制造半导体基片的方法，其中在所说变化层形成步骤中，形成包括低杂质浓度的半导体的低杂质子层，并在低杂质子层的远离支撑基片的表面上形成包括高杂质浓度的半导体的高杂质子层。
16·如权利要求15的制造半导体基片的方法，其中在所说变化层形成步骤中，所说支撑基片和所说变化杂质层都包括含p型杂质的p型硅，低杂质子层的p型杂质的浓度为1×1019cm-3以上，高杂质子层的p型杂质浓度小于1×1019cm-3。
17·如权利要求11的制造半导体基片的方法，其中所说支撑基片的一个表面不平。
18·如权利要求11的制造半导体基片的方法，还包括在多孔层的远离支撑基片的表面上形成半导体薄膜的步骤。
19·如权利要求18的制造半导体基片的方法，其中所说半导体薄膜由外延生长提供的单晶构成。
20·如权利要求18的制造半导体基片的方法，其中构成所说半导体薄膜的半导体选自至少含硅和锗之一的半导体、含镓和砷的半导体、含镓和磷的半导体及含镓和氮的半导体构成的组。
21·如权利要求11的制造半导体基片的方法，还包括加热多孔层使之再结晶的加热步骤。
CNB981263410A 1997-12-26 1998-12-25 半导体基片和薄膜半导体部件及它们的制造方法 Expired - Fee Related CN1153259C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP36042997A JP4075021B2 (ja) 1997-12-26 1997-12-26 半導体基板の製造方法および薄膜半導体部材の製造方法
JP360429/97 1997-12-26
JP360429/1997 1997-12-26

Publications (2)

Publication Number Publication Date
CN1221205A CN1221205A (zh) 1999-06-30
CN1153259C true CN1153259C (zh) 2004-06-09

Family

ID=18469368

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981263410A Expired - Fee Related CN1153259C (zh) 1997-12-26 1998-12-25 半导体基片和薄膜半导体部件及它们的制造方法

Country Status (4)

Country Link
US (1) US6759310B2 (zh)
JP (1) JP4075021B2 (zh)
KR (1) KR100650078B1 (zh)
CN (1) CN1153259C (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1132952B1 (en) * 2000-03-10 2016-11-23 Imec Method for the formation and lift-off of porous silicon layers
DE10032579B4 (de) * 2000-07-05 2020-07-02 Robert Bosch Gmbh Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement
EP1220330B1 (en) * 2000-12-21 2012-03-14 Imec A method of producing a semiconductor layer on a substrate
JP4569026B2 (ja) * 2001-03-30 2010-10-27 信越半導体株式会社 半導体基板及びその製造方法
ATE370264T1 (de) * 2002-07-17 2007-09-15 Soitec Silicon On Insulator Verfahren zur herstellung von substraten, insbesondere für die optik, elektronik und optoelektronik
JP4531694B2 (ja) * 2002-07-17 2010-08-25 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持体に転移する材料から成る有用な層の面積を拡大する方法
JP2004134672A (ja) 2002-10-11 2004-04-30 Sony Corp 超薄型半導体装置の製造方法および製造装置、並びに超薄型の裏面照射型固体撮像装置の製造方法および製造装置
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
JP2005210062A (ja) 2003-12-26 2005-08-04 Canon Inc 半導体部材とその製造方法、及び半導体装置
EP2002475B1 (de) * 2006-03-14 2016-05-04 Institut Für Mikroelektronik Stuttgart Verfahren zum herstellen einer integrierten schaltung
JP2008218655A (ja) * 2007-03-02 2008-09-18 Silicon Technology Co Ltd 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法
DE102007014608B4 (de) * 2007-03-23 2017-04-06 Evonik Degussa Gmbh Verfahren zur Herstellung eines porösen halbleitenden Films
US8053265B2 (en) * 2009-02-06 2011-11-08 Honeywell International Inc. Mitigation of high stress areas in vertically offset structures
JP5961557B2 (ja) * 2010-01-27 2016-08-02 イェイル ユニヴァーシティ ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途
KR101091375B1 (ko) * 2010-09-16 2011-12-07 엘지이노텍 주식회사 태양 전지 및 이의 제조 방법
US9356172B2 (en) 2010-09-16 2016-05-31 Lg Innotek Co., Ltd. Solar cell and method for manufacturing same
US9245760B2 (en) * 2010-09-30 2016-01-26 Infineon Technologies Ag Methods of forming epitaxial layers on a porous semiconductor layer
CN102122691B (zh) * 2011-01-18 2015-06-10 王楚雯 Led外延片、led结构及led结构的形成方法
WO2012065536A1 (en) * 2010-11-15 2012-05-24 Chuwen Wang Semiconductor structure and method for forming the same
CN102064186A (zh) * 2010-11-15 2011-05-18 王楚雯 半导体结构及其形成方法
CN102263178A (zh) * 2011-06-03 2011-11-30 王楚雯 外延片及其形成方法
CN102231414A (zh) * 2011-06-03 2011-11-02 王楚雯 Led的形成方法
WO2012163299A1 (zh) * 2011-06-03 2012-12-06 王楚雯 外延片及其形成方法以及半导体结构的形成方法
US20130337601A1 (en) * 2012-02-29 2013-12-19 Solexel, Inc. Structures and methods for high efficiency compound semiconductor solar cells
WO2014004261A1 (en) 2012-06-28 2014-01-03 Yale University Lateral electrochemical etching of iii-nitride materials for microfabrication
US20150140427A1 (en) * 2013-11-15 2015-05-21 The Regents Of The University Of California Nanoporous Silicon Network Thin Films as Anodes for Lithium Ion Batteries
CN105339531B (zh) * 2014-03-27 2017-12-19 铃木株式会社 铝构件的表面形成覆膜的方法、表面形成有覆膜的铝构件和内燃机用活塞
JP5904425B2 (ja) 2014-03-27 2016-04-13 スズキ株式会社 陽極酸化皮膜及びその処理方法並びに内燃機関用ピストン
JP6418498B2 (ja) 2014-03-27 2018-11-07 スズキ株式会社 陽極酸化処理方法及び内燃機関の構造
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
WO2016054232A1 (en) 2014-09-30 2016-04-07 Yale University A METHOD FOR GaN VERTICAL MICROCAVITY SURFACE EMITTING LASER (VCSEL)
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
WO2016187421A1 (en) 2015-05-19 2016-11-24 Yale University A method and device concerning iii-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
ES2704132T3 (es) 2016-01-21 2019-03-14 Evonik Degussa Gmbh Procedimiento racional para la producción pulvimetalúrgica de componentes termoeléctricos
DE102019108754A1 (de) 2019-03-06 2020-09-10 Infineon Technologies Ag Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
WO2020258027A1 (zh) * 2019-06-25 2020-12-30 苏州晶湛半导体有限公司 发光器件、发光器件的模板及其制备方法
US12249504B2 (en) * 2021-10-22 2025-03-11 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654078A (en) * 1979-10-09 1981-05-13 Seiko Epson Corp Solar battery
JPS62108539A (ja) * 1985-11-07 1987-05-19 Oki Electric Ind Co Ltd Ｓｏｉ構造半導体装置の製造方法
ATE217447T1 (de) * 1990-08-03 2002-05-15 Canon Kk Verfahren zur herstellung eines halbleiterkörpers
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
US5476006A (en) * 1992-07-07 1995-12-19 Matsushita Electronics Corporation Crystal evaluation apparatus and crystal evaluation method
JP3352340B2 (ja) * 1995-10-06 2002-12-03 キヤノン株式会社 半導体基体とその製造方法
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
JP3156897B2 (ja) * 1994-03-10 2001-04-16 キヤノン株式会社 半導体基板及び半導体基板の作製方法
EP0797258B1 (en) * 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
CA2233115C (en) * 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
JP4075021B2 (ja) 2008-04-16
JPH11195562A (ja) 1999-07-21
CN1221205A (zh) 1999-06-30
KR19990063459A (ko) 1999-07-26
US6759310B2 (en) 2004-07-06
US20020153595A1 (en) 2002-10-24
KR100650078B1 (ko) 2007-08-16

Similar Documents

Publication Publication Date Title
CN1153259C (zh) 半导体基片和薄膜半导体部件及它们的制造方法
CN1122317C (zh) 用于生产半导体衬底的方法
CN1221218A (zh) 半导体衬底和薄膜器件及其制造方法以及阳极化处理装置
US6448155B1 (en) Production method of semiconductor base material and production method of solar cell
CN1020025C (zh) 制备选择晶体生长基片的方法
CN1217381C (zh) 化合物半导体衬底及其制造方法
CN1188898C (zh) 生产半导体部件的方法和生产太阳能电池的方法
CN1175498C (zh) 复合部件及其分离方法和半导体衬底的制备方法
US6602760B2 (en) Method of producing a semiconductor layer on a substrate
CN1237272A (zh) 碳化硅衬底及其制造方法以及使用碳化硅衬底的半导体元件
CN1151543C (zh) 半导体器件及其制造方法
CN1781188A (zh) 用于同时得到一对由有用层覆盖的衬底的方法
CN1662681A (zh) n型半导体金刚石的制造方法及半导体金刚石
CN1492476A (zh) 制造绝缘体上硅锗衬底材料的方法以及该衬底
CN1112721C (zh) 薄膜形成工艺
CN1957458A (zh) 通过氧化掩埋多孔硅层形成绝缘体上硅锗结构
CN1638133A (zh) 半导体基片及其制造方法
CN1849700A (zh) 多层基板的洗涤方法及基板的贴合方法、以及贴合晶片的制造方法
JP4035862B2 (ja) 半導体基板の製造方法
CN101055898A (zh) 光电转换装置、光电转换元件及其基板与制造方法
CN100340038C (zh) 平面发射型半导体激光器件及其制造方法
CN1720605A (zh) 多层结构的制造工艺
JP3963030B2 (ja) 薄膜半導体の製造方法
KR101761858B1 (ko) 질화물계 반도체 소자의 기판 분리 방법
CN1702838A (zh) 化合物半导体生长用基板、使用该基板的化合物半导体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040609

Termination date: 20151225

EXPY Termination of patent right or utility model