[go: up one dir, main page]

JPH11195562A - 半導体基板および薄膜半導体部材ならびにそれらの製造方法 - Google Patents

半導体基板および薄膜半導体部材ならびにそれらの製造方法

Info

Publication number
JPH11195562A
JPH11195562A JP9360429A JP36042997A JPH11195562A JP H11195562 A JPH11195562 A JP H11195562A JP 9360429 A JP9360429 A JP 9360429A JP 36042997 A JP36042997 A JP 36042997A JP H11195562 A JPH11195562 A JP H11195562A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
porous layer
thin film
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9360429A
Other languages
English (en)
Other versions
JP4075021B2 (ja
Inventor
Hiroshi Inakanaka
博士 田舎中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP36042997A priority Critical patent/JP4075021B2/ja
Priority to KR1019980058664A priority patent/KR100650078B1/ko
Priority to CNB981263410A priority patent/CN1153259C/zh
Publication of JPH11195562A publication Critical patent/JPH11195562A/ja
Priority to US10/067,486 priority patent/US6759310B2/en
Application granted granted Critical
Publication of JP4075021B2 publication Critical patent/JP4075021B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Weting (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 【課題】 多孔質層における歪みが少なく多孔質層にお
いて容易に分離することができる半導体基板および優れ
た結晶性を有する薄膜半導体部材ならびにそれらの製造
方法を提供する。 【解決手段】 基板本体１１の上に半導体よりなる多孔
質層１２を介して半導体薄膜１３が形成される。半導体
薄膜１３は多孔質層１２から分離され薄膜半導体部材と
して用いられる。多孔質層１２は厚さ方向において不純
物濃度が変化しているかあるいは不純物濃度が１×１０
18ｃｍ-3以上となっている。よって、多孔質層１２を陽
極化成により形成する際に電流密度を小さくしても、多
孔質層１２の多孔率を厚さ方向において変化させること
ができる。従って、多孔質層１２の歪みを少なくできる
と共に多孔質層１２において容易に分離することがで
き、半導体薄膜１３の結晶性も向上させることができ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多孔質層を有する
半導体基板およびそれを用いて形成された薄膜半導体部
材ならびにそれらの製造方法に関する。
【０００２】
【従来の技術】太陽電池などの分野においては、例え
ば、単結晶のインゴットを切断したシリコン（Ｓｉ）よ
りなる支持基板の上に多孔質層を介してシリコンの薄膜
を形成したのち、この薄膜を多孔質層において基板から
剥離して用いる研究が進められている。
【０００３】
【発明が解決しようとする課題】その際、薄膜を支持基
板から容易に剥離するには、多孔質層を多孔率が異なる
２以上の層により構成することが好ましい。このような
多孔質層は、例えば、支持基板の表面を電流密度を変化
させて陽極化成することにより形成することができる。
なお、この陽極化成というのは、支持基板を陽極として
フッ化水素（ＨＦ）を含む電解液で通電を行うものであ
る。具体的には、例えば、電界液として５０％のフッ化
水素水溶液とエチルアルコール（Ｃ2 Ｈ5 ＯＨ）とを
１：１の体積割合で混合した混合液を用いて、１ｍＡｃ
ｍ-2の電流密度で８分間、７ｍＡｃｍ-2の電流密度で８
分間、２００ｍＡｃｍ-2の電流密度で４秒間の陽極化成
を順次行うことにより、多孔率が低い低多孔質層の間に
多孔率が高い高多孔質層を形成することができる。
【０００４】しかしながら、このようにインゴットを切
断した支持基板の表面に電流密度を変化させた陽極化成
により高多孔質層と低多孔質層とを形成すると、高多孔
質層を形成するために電流密度を大きくする必要があっ
た。そのため、多孔質層内に歪みが発生しやすく、その
上に形成する薄膜の結晶性を向上させることができない
という問題があった。また、電流密度を大きくすると、
基板の面内において電流密度の分布が不均一となってし
まうので、多孔質層内において高多孔質層がまだらに形
成されてしまい、薄膜を容易に剥離できる部分と容易に
は剥離できない部分とが生じてしまうという問題もあっ
た。更に、大きな電流密度で電流を流すには容量の大き
な電流電源が必要であるという問題もあった。
【０００５】本発明はかかる問題点に鑑みてなされたも
ので、その第１の目的は、陽極化成における電流密度を
小さくすることにより、多孔質層における歪みが少なく
多孔質層において容易に分離することができる半導体基
板を提供することにある。
【０００６】また、第２の目的は、優れた結晶性を有す
る薄膜半導体部材を提供することにある。
【０００７】更に、第３の目的は、多孔質層を形成する
際の陽極化成における電流密度を小さくすることができ
る半導体基板および薄膜半導体部材の製造方法を提供す
ることにある。
【課題を解決するための手段】
【０００８】本発明による半導体基板は、多孔質の半導
体よりなり厚さ方向において不純物濃度に変化を有する
多孔質層を備えたものである。
【０００９】本発明による他の半導体基板は、１×１０
18ｃｍ-3以上の不純物を含む多孔質の半導体よりなる多
孔質層を備えたものである。
【００１０】本発明によるその他の半導体基板は、エピ
タキシャル成長した成長層が多孔質化された多孔質層を
備えたものである。
【００１１】本発明による薄膜半導体部材は、多孔質の
半導体よりなり厚さ方向において不純物濃度に変化を有
する多孔質層を介して支持基板の一面側に形成されると
共に、この支持基板とは前記多孔質層において分離され
てなるものである。
【００１２】本発明による他の薄膜半導体部材は、１×
１０18ｃｍ-3以上の不純物を含む多孔質の半導体よりな
る多孔質層を介して支持基板の一面側に形成されると共
に、この支持基板とは前記多孔質層において分離されて
なるものである。
【００１３】本発明によるその他の薄膜半導体部材は、
エピタキシャル成長した成長層が多孔質化された多孔質
層を介して支持基板の一面側に形成されると共に、この
支持基板とは前記多孔質層において分離されてなるもの
である。
【００１４】本発明による半導体基板の製造方法は、支
持基板の一面側に、半導体よりなり厚さ方向において不
純物濃度に変化を有する不純物濃度変化層を形成する不
純物濃度変化層形成工程と、支持基板に形成した不純物
濃度変化層を陽極化成により多孔質化し、厚さ方向にお
いて多孔率に変化を有する多孔質層を形成する多孔質層
形成工程とを含むものである。
【００１５】本発明による他の半導体基板の製造方法
は、支持基板の一面側に、１×１０18ｃｍ-3以上の不純
物を含む半導体よりなる不純物高含有層を形成する不純
物高含有層形成工程と、支持基板に形成した不純物高含
有層を陽極化成により多孔質化し多孔質層を形成する多
孔質層形成工程とを含むものである。
【００１６】本発明による薄膜半導体部材の製造方法
は、支持基板の一面側に、半導体よりなり厚さ方向にお
いて不純物濃度に変化を有する不純物濃度変化層を形成
する不純物濃度変化層形成工程と、支持基板に形成した
不純物濃度変化層を陽極化成により多孔質化し、厚さ方
向において多孔率に変化を有する多孔質層を形成する多
孔質層形成工程と、多孔質層の支持基板と反対側に半導
体薄膜を形成する半導体薄膜形成工程と、半導体薄膜を
多孔質層において支持基板から分離する工程とを含むも
のである。
【００１７】本発明による他の薄膜半導体部材の製造方
法は、支持基板の一面側に、１×１０18ｃｍ-3以上の不
純物を含む半導体よりなる不純物高含有層を形成する不
純物高含有層形成工程と、支持基板に形成した不純物高
含有層を陽極化成により多孔質化し多孔質層を形成する
多孔質層形成工程と、多孔質層の支持基板と反対側に半
導体薄膜を形成する半導体薄膜形成工程と、半導体薄膜
を多孔質層において支持基板から分離する工程とを含む
ものである。
【００１８】本発明による半導体基板では、多孔質層に
おける不純物濃度が厚さ方向において変化しており、多
孔率もこの不純物濃度の変化に応じて変化している。例
えば、小さい電流密度の陽極化成により形成され、多孔
質層における歪みは少なくなっている。
【００１９】本発明による他の半導体基板では、多孔質
層における不純物濃度が１×１０18ｃｍ-3以上となって
いる。よって、例えば、陽極化成により多孔質化する際
に電流密度を小さくでき、多孔質層における歪みが少な
くなる。
【００２０】本発明によるその他の半導体基板では、多
孔質層がエピタキシャル成長された成長層により構成さ
れている。よって、表面と平行な方向における多孔率を
容易に均一とすることができ、または多孔質層を不純物
濃度が高い半導体により構成することができる。
【００２１】本発明による薄膜半導体部材では、厚さ方
向における不純物濃度に変化を有する多孔質層を介して
形成されている。この多孔質層は、不純物濃度の変化に
応じて多孔率も変化しており、例えば、小さい電流密度
の陽極化成により形成され、歪みが少なくい。よって、
薄膜半導体部材の結晶性も高くなっている。
【００２２】本発明による他の薄膜半導体部材では、１
×１０18ｃｍ-3以上の不純物を含む多孔質層を介して形
成されている。この多孔質層は、例えば、小さい電流密
度の陽極化成により形成され、歪みが少なくい。よっ
て、薄膜半導体部材の結晶性も高くなっている。
【００２３】本発明による他の薄膜半導体部材では、エ
ピタキシャル成長により得られた多孔質層を介して形成
されている。この多孔質層は、表面と平行な方向におけ
る多孔率が容易に均一とされ、または不純物濃度の高い
半導体により容易に構成される。
【００２４】本発明による半導体基板の製造方法では、
まず、支持基板の一面側に、厚さ方向において不純物濃
度に変化を有する不純物濃度変化層が形成される。次い
で、陽極化成によりこの不純物濃度変化層が厚さ方向に
おいて多孔率に変化を有する多孔質層とされる。
【００２５】本発明による他の半導体基板の製造方法で
は、まず、支持基板の一面側に１×１０18ｃｍ-3以上の
不純物を含む半導体よりなる不純物高含有層が形成され
る。次いで、陽極化成によりこの不純物高含有層が多孔
質層とされる。
【００２６】本発明による薄膜半導体部材の製造方法で
は、まず、支持基板の一面側に、厚さ方向において不純
物濃度に変化を有する不純物濃度変化層が形成される。
次いで、陽極化成によりこの不純物濃度変化層が厚さ方
向において多孔率に変化を有する多孔質層とされる。続
いて、半導体薄膜が形成され、多孔質層において支持基
板から分離される。
【００２７】本発明による他の薄膜半導体部材の製造方
法では、まず、支持基板の一面側に１×１０18ｃｍ-3以
上の不純物を含む半導体よりなる不純物高含有層が形成
される。次いで、陽極化成によりこの不純物高含有層が
多孔質層とされる。続いて、半導体薄膜が形成され、多
孔質層において支持基板から分離される。
【００２８】
【実施の形態】以下、本発明の実施の形態について図面
を参照して詳細に説明する。なお、以下の実施の形態に
おいては、半導体基板と共に薄膜半導体部材についても
合わせて説明する。
【００２９】図１は本発明の一実施の形態に係る半導体
基板の構成を表すものである。この半導体基板は、支持
基板１１の一面側に多孔質層１２を介して半導体薄膜１
３が形成されている。支持基板１１，多孔質層１２およ
び半導体薄膜１３は、シリコンおよびゲルマニウム（Ｇ
ｅ）の少なくとも一方を含む半導体、あるいはガリウム
（Ｇａ）と砒素（Ａｓ）とを含む半導体、あるいはガリ
ウムと燐（Ｐ）とを含む半導体、あるいはガリウムと窒
素（Ｎ）とを含む半導体などによりそれぞれ構成されて
いる。それらを構成する半導体は互いに同一であっても
異なっていてもよい。また、それらを構成する半導体は
ｐ型不純物を添加したｐ型半導体でもｎ型不純物を添加
したｎ型半導体でも不純物を添加していないものでもよ
く、単結晶でも多結晶でもよい。
【００３０】但し、後述するように多孔質層１２を陽極
化成により形成する場合には、支持基板１１および多孔
質層１２をｐ型半導体により構成することが好ましい。
また、支持基板１１については、その表面に半導体より
なる多孔質層１２を形成することができれば、サファイ
アなどの半導体以外の材料により構成してもよい。更
に、この半導体基板は、半導体薄膜１３を単結晶により
構成する場合に特に有効である。半導体薄膜１３を多結
晶により構成する場合には、種々の基板（例えば後述す
る接着基板１５（図５参照））の上に直接形成すること
が容易にできるが、単結晶により構成する場合にはそれ
が困難であり、この半導体基板によれば容易に優れた結
晶性を有する単結晶の半導体薄膜１３を得ることができ
るからである。
【００３１】なお、支持基板１１，多孔質層１２および
半導体薄膜１３は、図１に示したように、表面がそれぞ
れ平坦面となっていてもよいが、図２に示したように、
支持基板１１の表面が凹凸を有するように構成され、そ
の凹凸面上に形成された多孔質層１２および半導体薄膜
１３もそれぞれ凹凸を有するように構成されてもよい。
このように半導体薄膜１３を凹凸形状に構成すれば、こ
の半導体薄膜１３を薄膜半導体部材として例えば太陽電
池に用いる場合に太陽電池の発電効率を高めることがで
きるので好ましい。
【００３２】多孔質層１２は、多孔率が異なる複数の層
（ここでは高多孔質層１２ａおよび低多孔質層１２ｂ）
により構成されている。すなわち、多孔質層１２は、厚
さ方向（支持基板１１の表面と垂直な方向）において多
孔率に変化を有している。多孔質層１２のうち支持基板
１１側（内部側）は多孔率が高い高多孔質層１２ａとな
っており、支持基板１１の反対側（表面側）は多孔率が
低い低多孔質層１２ｂとなっている。
【００３３】このうち高多孔質層１２ａは、半導体薄膜
１３を支持基板１１と分離するためのものであって、そ
れらを容易に分離することができるように多孔率は４０
〜７０％程度であることが好ましい。低多孔質層１２ｂ
は、その表面に優れた結晶性を有する半導体薄膜１３を
形成することができるように、高多孔質層１２ａよりも
多孔率が低くなっている。
【００３４】これら高多孔質層１２ａおよび低多孔質層
１２ｂは、多孔率と共に不純物濃度も異なっており、高
多孔質層１２ａの不純物濃度は低く、低多孔質層１２ｂ
の不純物濃度は高くなっている。すなわち、多孔質層１
２は、厚さ方向において不純物濃度に変化を有してい
る。このように、高多孔質層１２ａと低多孔質層１２ｂ
との不純物濃度が異なっているのは、後述するようにこ
の多孔質層１２を陽極化成により形成する際に不純物濃
度に応じて多孔率を制御するためである。例えば、支持
基板１１および多孔質層１２がｐ型不純物として例えば
ボロン（Ｂ）を添加したｐ型のシリコンによりそれぞれ
構成される場合には、高多孔質層１２ａの不純物濃度は
１×１０19ｃｍ-3よりも小さく、低多孔質層１２ｂの不
純物濃度は１×１０19ｃｍ-3以上であることが好まし
い。ちなみに、高多孔質層１２ａおよび低多孔質層１２
ｂは、厚さ方向における不純物濃度がそれぞれ均一であ
ってもよいが、変化を有するように構成されていてもよ
い。
【００３５】これら高多孔質層１２ａおよび低多孔質層
１２ｂは、また、異なった不純物濃度を有する代わり
に、不純物濃度が同一で、１×１０18ｃｍ-3以上（好ま
しくは１×１０19ｃｍ-3以上）の不純物をそれぞれ有す
るように構成されてもよい。不純物濃度を高くすれば抵
抗が低くなるので、後述するように多孔質層１２を陽極
化成により形成する際に電流密度の変化量を大きくしな
くても高多孔質層１２ａと低多孔質層１２ｂとをを形成
することができるからである。
【００３６】多孔質層１２は、また、例えば、エピタキ
シャル成長させた成長層を多孔質化することにより形成
されたものであることが好ましい。不純物濃度を容易に
高くすることができると共に、支持基板１１の表面と平
行な面（以下、表面平行面という）内における不純物濃
度を容易に均一とすることができ、多孔率も容易に均一
とすることができるからである。なお、多孔質層１２
は、支持基板１１の表面全体に対して形成されていても
よいが、図３に示した平面図において網かけで示したよ
うに、支持基板１１の表面の一部に対して形成されてい
てもよい。
【００３７】また、図１においては、高多孔質層１２ａ
は低多孔質層１２ｂの支持基板１１側に位置し、低多孔
質層１２ｂは高多孔質層１２ａの半導体薄膜側に位置す
る場合について示したが、高多孔質層１２ａは低多孔質
層１２ｂの少なくとも一部よりも支持基板１１寄りに位
置していればよい。例えば、図４に示したように、低多
孔質層１２ｂに挟まれていてもよい。この場合、高多孔
質層１２ａの両側（支持基板１１側および半導体薄膜１
３側）の低多孔質層１２ｂは、不純物濃度および多孔率
が異なっていてもよい。
【００３８】このような半導体基板は、例えば、図５に
示したように、半導体薄膜１３の表面に接着層１４を介
して接着基板１５を張り付け、高多孔質層１２ａにおい
て半導体薄膜１３を支持基板１１から分離して用いられ
る。この分離された半導体薄膜１３は本実施の形態に係
る薄膜半導体部材に該当し、接着基板１５の上に形成さ
れた薄膜半導体部材として太陽電池などに用いられる。
接着層１４は、例えば、高多孔質層１２ａの強度よりも
接着強度が強い光硬化性の樹脂接着剤により構成され
る。接着基板１５は、例えば、光を透過するポリエチレ
ンテレフタレート（ＰＥＴ）などの透明樹脂やガラスに
より構成される。なお、支持基板１１は、表面の多孔質
層１２が除去されたのち、再び支持基板１１として用い
られる。
【００３９】このような構成を有する半導体基板および
薄膜半導体部材は次のように製造することができる。
【００４０】図６はその各製造工程を表すものである。
まず、図６（ａ）に示したように、適宜の半導体よりな
るあるいは表面に適宜の半導体の層を形成することがで
きるサファイアなどの適宜の材料よりなる支持基板１１
を用意する。なお、支持基板１１には、図２に示したよ
うな凹凸を有するものを用いてもよい。
【００４１】次いで、同じく図６（ａ）に示したよう
に、この支持基板１１の一面側に、厚さ方向において不
純物濃度に変化を有する半導体よりなる不純物濃度変化
層２１を形成する（不純物濃度変化層形成工程）。具体
的には、不純物濃度変化層２１として不純物濃度が異な
る複数の層（ここでは低濃度層２１ａおよび高濃度層２
１ｂ）を形成する。この不純物濃度変化層２１は後に多
孔質層１２となるものであり、その不純物濃度は形成し
たい多孔質層１２の多孔率に応じて適宜決定する。すな
わち、低濃度層２１ａの不純物濃度は高多孔質層１２ａ
の多孔率に応じて決定し、高濃度層２１ｂの不純物濃度
は低多孔質層１２ｂの多孔率に応じて決定する。例え
ば、支持基板１１および不純物濃度変化層２１をそれぞ
れｐ型不純物としてボロンを添加したｐ型のシリコンに
より形成する場合には、低濃度層２１ａの不純物濃度は
１×１０19ｃｍ-3よりも小さく、低多孔質層１２ｂの不
純物濃度は１×１０19ｃｍ-3以上とすることが好まし
い。
【００４２】不純物濃度変化層の形成に際しては、図７
（ａ）（ｂ）に示したように、支持基板１１の一面側
に、ＣＶＤ（Chemical Vapor Deposition ）法などによ
り成長層として低濃度層２１ａをエピタキシャル成長さ
せたのち、その表面に、同じくＣＶＤ法などにより成長
層として高濃度層２１ｂをエピタキシャル成長させても
よい。また、図８（ａ）（ｂ）に示したように、支持基
板１１の一面側に、ＣＶＤ（Chemical Vapor Depositio
n ）法などにより成長層として低濃度層２１ａをエピタ
キシャル成長させたのち、その表面に不純物を拡散する
ことにより拡散層として高濃度層２１ｂを形成してもよ
い。更に、図示はしないが、支持基板１１の一面側に、
不純物を拡散することにより拡散層として低濃度層２１
ａと高濃度層２１ｂとを形成するようにしてもよい。
【００４３】但し、低濃度層２１ａを形成する際には拡
散よりもエピタキシャル成長させる方が好ましい。表面
平行面内における不純物濃度を均一とすることができ、
高多孔質層１２ａの表面平行面内における多孔率を均一
とすることができるからである。
【００４４】なお、不純物濃度変化層の形成において
は、支持基板１１と反対側の表面が高濃度層２１ｂとな
るように不純物濃度が異なる複数の層を形成すればよ
く、図６に示した場合のみならず、例えば図９に示した
ように、支持基板１１の一面側に、高濃度層２１ｂ，低
濃度層２１ａおよび高濃度層２１ｂを支持基板側から順
次形成するようにしてもよい。また、図１０に示したよ
うに、支持基板１１がｐ型の半導体により形成されてい
る場合など、支持基板１１の一部をそのまま低濃度層２
１ａとみなし、その一面側に高濃度層２１ｂを形成する
ことにより、不純物濃度変化層としてもよい。
【００４５】このようにして不純物濃度変化層２１を形
成したのち、図６（ｂ）に示したように、陽極化成を行
って不純物濃度変化層２１を多孔質化し、多孔質層１２
を形成する（多孔質層形成工程）。例えば、図１１に示
したように、不純物濃度変化層２１を形成した支持基板
１１を２つの電解液槽３１，３２の間に配置すると共
に、各電解液槽３１，３２の中に直流電源３３と接続さ
れた白金電極３４，３５をそれぞれ配置し、支持基板１
１を陽極、白金電極３４，３５を陰極として電流を流し
不純物濃度変化層２１を多孔質化する。これは、伊藤ら
による表面技術Ｖｏｌ．４６，Ｎｏ５，ｐ．８−１３，
１９９５〔多孔質シリコンの陽極化成〕に示された方法
である。電解液としては、例えば、フッ化水素とエチル
アルコールとの混合液を用いる。
【００４６】この陽極化成では、多孔質層１２を形成す
る層における不純物濃度や流す電流の電流密度や電解液
の濃度（例えばフッ化水素の濃度）などにより、多孔率
が決定される。例えば、不純物濃度が低いと多孔率が高
くなり、不純物濃度が高いと多孔率が低くなる。また、
電流密度が大きいと多孔率が高くなり、電流密度が小さ
いと多孔率が低くなる。ここでは、不純物濃度変化層２
１が不純物濃度の異なる低濃度層２１ａと高濃度層２１
ｂとにより構成されているので、電流密度を小さく、処
理時間を短くしても、あるいはフッ化水素の濃度を高く
しても、低濃度層２１ａにおいては多孔率が高い高多孔
質層１２ａが形成され、高濃度層２１ｂにおいては多孔
率が低い低多孔質層１２ｂが形成される。なお、この陽
極化成では、多孔質層１２の積層方向に伸びる細長い孔
が形成される。
【００４７】また、この陽極化成では、支持基板１１に
ｐ型半導体よりなるものを用いた場合など、不純物濃度
変化層２１に加えて、支持基板１１の不純物濃度変化層
２１側の一部が多孔質化される場合もある。一方、この
陽極化成では、不純物濃度変化層２１の厚さ方向につい
て全体を多孔質化する必要はなく、一部のみを多孔質化
するようにしてもよい。
【００４８】多孔質層１２を形成したのち、例えば水素
（Ｈ2 ）雰囲気中において加熱（例えば１０８０℃）
し、多孔質層１２を再結晶化させる（加熱工程）。これ
により、低多孔質層１２ｂでは微細孔が複数形成され、
表面が滑らかとなる。ここでは、低多孔質層１２ｂの不
純物濃度が高くなっているので、再結晶化が起こりやす
くなっている。これに対し、高多孔質層１２ａでは支持
基板１１の表面とほぼ平行な方向に伸びる空洞が形成さ
れ、強度が弱くなる。
【００４９】そののち、図６（ｃ）に示したように、多
孔質層１２の上に、例えばＣＶＤ法により半導体薄膜
（例えば単結晶シリコンよりなる半導体薄膜）１３をエ
ピタキシャル成長させる（半導体薄膜形成工程）。これ
により半導体基板が形成される。
【００５０】このようにして半導体基板を形成したの
ち、半導体薄膜１３の表面に適宜な接着基板１５を適宜
の接着層１４により張り付け、支持基板１１と半導体薄
膜１３とを互いに反対側に引っ張るように外力を加え、
高多孔質層１２ａにおいてそれらを分離する（分離工
程）。これにより、図５に示したような薄膜半導体部材
が形成される。
【００５１】また、本実施の形態に係る半導体基板およ
び薄膜半導体部材は、次のようにしても製造することが
できる。
【００５２】図１２はその各製造工程を表すものであ
る。まず、図１２（ａ）に示したように、先の製造方法
と同様にして基板本体１１を用意する。次いで、同じく
図１２（ａ）に示したように、この基板本体１１の一面
側に、１×１０18ｃｍ-3以上（好ましくは１×１０19ｃ
ｍ-3以上）の不純物を含む半導体よりなる不純物高含有
層２２を形成する。この不純物高含有層２２は後に多孔
質層１２となるものである。不純物濃度変化層の形成に
際しては、ＣＶＤ法などにより成長層としてエピタキシ
ャル成長させてもよく、不純物を拡散することにより拡
散層として形成してもよい。但し、成長層としてエピタ
キシャル成長させる方が、不純物濃度を容易に高くする
ことができるので好ましい。
【００５３】続いて、図１２（ｂ）に示したように、先
の製造方法と同様にして陽極化成を行い、不純物高含有
層２２を多孔質化して多孔質層１２（例えば高多孔質層
１２ａと低多孔質層１２ｂ）を形成する（多孔質層形成
工程）。ここでは、不純物高含有層２２の不純物濃度が
１×１０18ｃｍ-3以上と高くなっているので、抵抗が低
く多孔質化されやすく、電流密度の差を小さくしても高
多孔質層１２ａと低多孔質層１２ｂとが形成される。ま
た、短い処理時間で、電解液におけるフッ化水素の濃度
が高くても多孔質化される。なお、この多孔質層形成工
程では、不純物高含有層２２の厚さ方向について全体を
多孔質化する必要はなく、図１２（ｂ）に示したよう
に、一部のみを多孔質化してもよい。
【００５４】多孔質層１２を形成したのち、先の製造方
法と同様にして、例えば水素雰囲気中において加熱し、
多孔質層１２を再結晶化させる（加熱工程）。これによ
り、低多孔質層１２ｂでは微細孔が複数形成され、表面
が滑らかとなる。ここでは、不純物濃度が高くなってい
るので、再結晶化が起こりやすくなっている。これに対
し、高多孔質層１２ａでは支持基板１１の表面とほぼ平
行な方向に伸びる空洞が形成され、強度が弱くなる。
【００５５】そののち、図１２（ｃ）に示したように、
先の製造方法と同様にして、多孔質層１２の上に半導体
薄膜１３を形成する（半導体薄膜形成工程）。これによ
り半導体基板が形成される。このようにして半導体基板
を形成したのち、先の製造方法と同様にして、半導体薄
膜１３の表面に適宜な接着基板１５を適宜の接着層１４
により張り付け、高多孔質層１２ａにおいて分離する
（分離工程）。これにより、図５に示したような薄膜半
導体部材が形成される。
【００５６】このように本実施の形態に係る半導体基板
によれば、高多孔質層１２ａの不純物濃度を低くするよ
うにしたので、陽極化成によって多孔質化を行う場合に
小さい電流密度で多孔率を高くすることができる。よっ
て、大きな電流密度の電流を流すことにより生ずる多孔
質層１２の歪みを削減することができ、半導体薄膜１３
の結晶性を向上させることができる。また、電流密度を
小さくすることにより表面平行面内における電流密度を
均一とすることができ、高多孔質層１２ａの表面平行面
内における多孔率の均一性を向上させることができる。
従って、高多孔質層１２ａにおいて半導体薄膜１３と支
持基板１１とを容易に分離することができる。
【００５７】また、本実施の形態に係る半導体基板によ
れば、多孔質層１２の不純物濃度を１×１０18ｃｍ-3以
上とするようにしたので、陽極化成によって多孔質化を
行う場合に電流密度の変化量を小さくし電流密度を小さ
くしても高多孔質層１２ａと低多孔質層１２ｂとを形成
することができる。よって、上述と同様の効果を得るこ
とができる。
【００５８】更に、低多孔質層１２ｂあるいは多孔質層
１２の不純物濃度を高くするようにしたので、多孔質化
した後の加熱により再結晶化が起こりやすく、表面を容
易に滑らかにすることができる。よって、結晶性に優れ
た半導体薄膜１３を得ることができる。
【００５９】加えて、エピタキシャル成長させた成長層
を多孔質化することにより多孔質層１２を構成するよう
にしたので、不純物濃度を容易に高くすることができる
と共に、表面平行面内における不純物濃度を容易に均一
とすることができ、多孔率を容易に均一とすることがで
きる。
【００６０】更にまた、半導体薄膜１３が凹凸を有する
ように構成すれば、この半導体薄膜１３を薄膜半導体部
材として太陽電池に用いた場合には、太陽電池の発電効
率を向上させることができる。
【００６１】本実施の形態に係る薄膜半導体部材によれ
ば、本実施の形態に係る半導体基板の半導体薄膜１３を
多孔質層１２において支持基板１１から分離したもので
あるので、本実施の形態に係る半導体基板と同様に、結
晶性を向上させることができる。また、凹凸を有するよ
うに構成すれば、太陽電池に用いた場合にその発電効率
を向上させることもできる。
【００６２】本実施の形態に係る半導体基板の製造方法
によれば、不純物濃度が低い低濃度層２１ａを形成する
ようにしたので、小さい電流密度で陽極化成を行っても
多孔率が高い高多孔質層１２ａを形成することができ
る。よって、陽極化成における電流密度を小さくするこ
とができ、半導体薄膜１３の結晶性を向上させることが
できると共に、多孔質層１２の表面平行面内における多
孔率を均一とすることができる。また、電流電源の容量
を小さくすることができ、製造コストを低減することが
できる。
【００６３】更に、不純物濃度が低い低濃度層２１ａを
形成するようにしたので、陽極化成の時間を短くしても
多孔率が高い高多孔質層１２ａを形成することができ
る。よって、陽極化成における処理時間を短くすること
ができ、製造効率を向上させることができる。加えて、
陽極化成の際に電解溶液におけるフッ化水素の濃度を高
くしても多孔率が高い高多孔質層１２ａを形成すること
ができる。よって、比較的安価であるフッ化水素の使用
量を増やすことができ、製造コストを低減することがで
きる。
【００６４】更にまた、低濃度層２１ａをエピタキシャ
ル成長させることにより形成するようにすれば、表面平
行面内における不純物濃度を均一とすることができ、表
面平行面内における多孔率の均一性を向上させることが
できる。
【００６５】加えてまた、不純物濃度が高い高濃度層２
１ｂを形成するようにしたので、陽極化成により多孔率
が低い低多孔質層１２ａを形成することができると共
に、加熱により容易に再結晶化させることができ、表面
を容易に滑らかとすることができる。よって、半導体薄
膜１３の結晶性を向上させることができる。
【００６６】本実施の形態に係る他の半導体基板の製造
方法によれば、１×１０18ｃｍ-3以上の不純物を含む不
純物高含有層２２を形成するようにしたので、陽極化成
の際の電流密度の変化量を小さくしても高多孔質層１２
ａと低多孔質層１２ｂとを形成することができ、陽極化
成における電流密度を小さくすることができる。また、
低多孔質層１２ｂを加熱により容易に再結晶化させるこ
とができる。よって、上述と同様の効果を得ることがで
きる。
【００６７】更に、不純物高含有層２２をエピタキシャ
ル成長させることにより形成するようにすれば、容易に
不純物の濃度を高くすることができ、本実施の形態に係
る半導体基板を容易に実現することができる。
【００６８】なお、本実施の形態に係る半導体基板の製
造方法および他の半導体基板の製造方法において、表面
に凹凸を有する支持基板１１を用い、その凹凸面上に多
孔質層１２を介して半導体薄膜１３を形成するようにす
れば、凹凸を有する半導体薄膜１３を容易に形成するこ
とができ、太陽電池に用いた場合にその発電効率を高め
ることができる半導体薄膜１３を容易に得ることができ
る。
【００６９】本実施の形態に係る薄膜半導体部材の製造
方法および他の薄膜半導体部材の製造方法によれば、本
実施の形態に係る半導体基板の製造方法あるいは他の半
導体基板の製造方法を用いているので、本実施の形態に
係る半導体基板の製造方法あるいは他の半導体基板の製
造方法と同様の効果を有する。
【００７０】
【実施例】更に、具体的な実施例を挙げて本発明を説明
する。なお、以下の実施例においては、上記実施の形態
と同一の構成要素には同一の符号を付して説明する。
【００７１】（第１の実施例）図１３は本発明の第１の
実施例を説明するための図である。本実施例では、ま
ず、図１３（ａ）に示したように、ボロンを高濃度に添
加したＣＺ（Czochralski ）法によるｐ型シリコン単結
晶（抵抗率は０．０１〜０．０２Ωｃｍ）の支持基板１
１を用意し、その一面（１００面）側に、シランガス
（ＳｉＨ4 ）を原料ガスとして用いたＣＶＤ法により、
ボロンを８×１０14ｃｍ-3の濃度で添加した単結晶のシ
リコンよりなる低濃度層２１ａを約１．３μｍの厚さで
エピタキシャル成長させた。
【００７２】次いで、図１３（ｂ）に示したように、低
濃度層２１ａの表面に、同じくシランガスを用いたＣＶ
Ｄ法により、ボロンを３×１０19ｃｍ-3の濃度で添加し
た単結晶のシリコンよりなる高濃度層２１ｂを約３．８
μｍの厚さでエピタキシャル成長させた（以上、不純物
濃度変化層形成工程）。
【００７３】続いて、図１３（ｃ）〜（ｅ）に示したよ
うに、電流密度を変化させて陽極化成を行い、高多孔質
層１２ａおよび低多孔質層１２ｂをそれぞれ形成した
（多孔質層形成工程）。
【００７４】ここで、陽極化成は上記実施の形態で説明
した方法と同様にして行った。なお、電解液には５０％
のフッ化水素溶液とエチルアルコールとを１：１の体積
割合で混合した混合液を用いた。また、電流は、まず１
ｍＡｃｍ-2の電流密度で８分間流して高濃度層２１ｂの
表面側一部を低多孔質層１２ｂとし（図１３（ｃ））、
次に７ｍＡｃｍ-2の電流密度で８分間流して高濃度層２
１ｂの内部側も低多孔質層２ｂとし（図１３（ｄ））、
更に３０ｍＡｃｍ-2の電流密度で１分間流して低濃度層
２１ａを高多孔質層１２ａとすると共に、支持基板１１
の低濃度層２１ａ側の一部を低多孔質層１２ｂとした
（図１３（ｅ））。
【００７５】このようにして多孔質層１２を形成したの
ち、常圧エピタキシャル成長装置を用い、水素雰囲気中
で１０８０℃に加熱した（加熱工程）。室温から１０８
０℃までの昇温は約２０分間で行い、１０８０℃では約
４０分間保持した。これにより、多孔質層１２において
は再結晶化が起こり、低多孔質層１２ｂの表面は滑らか
となり、高多孔質層１２ａの強度はいっそう弱まった。
【００７６】そののち、図１３（ｆ）に示したように、
１０２０℃まで降温し、シランガスを原料ガスとして用
いたＣＶＤを２０分間行うとにより、多孔質層１２の表
面に、単結晶のシリコンよりなる半導体薄膜１３を約５
μｍの厚さでエピタキシャル成長させた（半導体薄膜形
成工程）。これにより半導体基板が形成された。
【００７７】このようにして形成した半導体基板の断面
を劈開し、走査電子顕微鏡（ＳＥＭ；Scanning Electro
n Microscope）により観察した。その断面構造を概念的
に図１１に示す。
【００７８】図１４に示したように、多孔質層１２のう
ち高濃度層２１ｂを形成した領域は、多孔率が低い低多
孔質層１２ｂとなっており、加熱工程により再結晶化さ
れたメッシュ構造となっていた。低濃度層２１ａを形成
した領域は、多孔率が高い高多孔質層１２ａとなってお
り、表面平行面と平行な方向に広がる平らな空洞が形成
され、ところどころに支持基板１１側と低多孔質層１２
ｂ側とを接続する柱状の結晶が形成されていた。支持基
板１１の高多孔質層１２ａ側に隣接した領域は、ほとん
ど完全に再結晶化されており、わずかに微細孔が形成さ
れている低多孔質層１２ｂとなっていた。
【００７９】なお、形成した半導体基板について、半導
体薄膜１３の表面に光硬化性の樹脂接着剤よりなる接着
層１４を介してＰＥＴよりなる接着基板１５を張りつ
け、支持基板１１と接着基板１５とを互いに反対側に引
っ張るように外力を加え高多孔質層１２ａにおいて分離
した（分離工程；図５参照）。これにより、半導体薄膜
１３と支持基板１１とは容易に分離され、薄膜半導体部
材が形成された。
【００８０】このように本実施例によれば、低濃度層２
１ａを形成することにより小さい電流密度で陽極化成を
行っても多孔率が高い高多孔質層１２ａを形成すること
ができ、高多孔質層１２ａにおいて容易に分離すること
ができることが分かった。また、高濃度層２１ｂを形成
することにより、多孔率が低い低多孔質層１２ｂを形成
することができ、加熱処理による再結晶化によりその表
面を滑らかにすることができることが分かった。
【００８１】（第２の実施例）図１５は本発明の第２の
実施例を説明するための図である。本実施例では、ま
ず、図１５（ａ）に示したように、第１の実施例と同一
の支持基板１１を用意し、その一面側に、シランガスを
原料ガスとして用いたＣＶＤ法により、ボロンを２．０
×１０19ｃｍ-3の濃度で添加した単結晶のシリコンより
なる高濃度層２１ｂを約１０μｍの厚さでエピタキシャ
ル成長させた。
【００８２】次いで、同じく図１５（ａ）に示したよう
に、この高濃度層２１ｂの表面に、シランガスを用いた
ＣＶＤ法により、ボロンを８×１０14ｃｍ-3の濃度で添
加した単結晶のシリコンよりなる低濃度層２１ａを約
１．３μｍの厚さでエピタキシャル成長させた。
【００８３】続いて、同じく図１５（ａ）に示したよう
に、この低濃度層２１ａの表面に、シランガスを用いた
ＣＶＤ法により、ボロンを３×１０19ｃｍ-3の濃度で添
加した単結晶のシリコンよりなる高濃度層２１ｂを約
３．７μｍの厚さでエピタキシャル成長させた（以上、
不純物濃度変化層形成工程）。
【００８４】低濃度層２１ａおよび高濃度層２１ｂをそ
れぞれ形成したのち、図１５（ｂ）に示したように、陽
極化成を行い、高多孔質層１２ａおよび低多孔質層１２
ｂをそれぞれ形成した（多孔質層形成工程）。ここで、
陽極化成は上記実施の形態で説明した方法と同様にして
行った。なお、電解液には５０％のフッ化水素溶液とエ
チルアルコールとを２：１の体積割合で混合した混合液
を用いた。また、電流は、１０ｍＡｃｍ-2の電流密度で
５分間流した。これにより、高濃度層２１ｂは多孔率が
低い低多孔質層１２ｂとなり、低濃度層２１ａは多孔率
が高い高多孔質層１２ａとなった。
【００８５】このようにして多孔質層１２を形成したの
ち、第１の実施例と同様にして加熱した（加熱工程）。
そののち、図１５（ｃ）に示したように、第１の実施例
と同様にして、多孔質層１２の表面に単結晶のシリコン
よりなる半導体薄膜１３を約５μｍの厚さでエピタキシ
ャル成長させた（半導体薄膜形成工程）。これにより半
導体基板が形成された。
【００８６】このようにして形成した半導体基板の断面
を劈開し、ＳＥＭにより観察した。その断面構造を概念
的に図１６に示す。図１６に示したように、多孔質層１
２のうち半導体薄膜１３側の高濃度層２１ｂを形成した
領域は、多孔率が低い低多孔質層１２ｂとなっており、
加熱工程により再結晶化されほぼ球状の微細孔が複数形
成されたたメッシュ構造となっていた。低濃度層２１ａ
を形成した領域は、多孔率が高い高多孔質層１２ａとな
っており、表面平行面と平行な方向に広がる平らな空洞
が形成され、ところどころに支持基板１１側と低多孔質
層１２ｂ側とを接続する柱状の結晶が形成されていた。
支持基板１１側の高濃度層２１ｂを形成した領域は、ほ
とんど完全に再結晶化されており、わずかに微細孔が形
成されている低多孔質層１２ｂとなっていた。
【００８７】なお、形成した半導体基板について、第１
の実施例と同様にして半導体薄膜１３を支持基板１１か
ら分離した（分離工程）。半導体薄膜１３は高多孔質層
１２ａにおいて容易に分離され、薄膜半導体部材が形成
された。
【００８８】このように本実施例によれば、低濃度層２
１ａを形成することにより、小さい電流密度で処理時間
を短くしかつ電解液のフッ化水素濃度を高くして陽極化
成を行っても多孔率が高い高多孔質層１２ａを形成する
ことができ、この高多孔質層１２ａにおいて容易に分離
することができることが分かった。また、第１の実施例
と同様に、高濃度層２１ｂを形成することにより、多孔
率が低い低多孔質層１２ｂを形成することができ、加熱
処理による再結晶化によりその表面を滑らかにすること
ができることも分かった。
【００８９】（第３の実施例）図１７は本発明の第３の
実施例を説明するための図である。本実施例では、ま
ず、図１７（ａ）に示したように、第１の実施例と同一
の支持基板１１を用意し、その一面側に、シランガスを
原料ガスとして用いたＣＶＤ法により、ボロンを３．０
×１０19ｃｍ-3の濃度で添加した単結晶のシリコンより
なる高濃度層２１ｂを約３．７μｍの厚さでエピタキシ
ャル成長させた（不純物濃度変化層形成工程）。なお、
本実施例では、支持基板１１のうち高濃度層２１ｂ側の
一部を低濃度層２１ａとみなして、支持基板１１の一部
と高濃度層２１ｂとで不純物濃度変化層とした。
【００９０】次いで、図１７（ｂ）に示したように、陽
極化成を行い、高多孔質層１２ａおよび低多孔質層１２
ｂをそれぞれ形成した（多孔質層形成工程）。ここで、
陽極化成は上記実施の形態で説明した方法と同様にして
行い、陽極化成の条件は第２の実施例と同様にした。こ
れにより、高濃度層２１ｂは多孔率が低い低多孔質層１
２ｂとなり、低濃度層２１ａ（すなわち支持基板１１の
一部）は多孔率が高い高多孔質層１２ａとなった。
【００９１】続いて、第１の実施例と同様にして加熱し
（加熱工程）、図１７（ｃ）に示したように、第１の実
施例と同様にして多孔質層１２の表面に、単結晶のシリ
コンよりなる半導体薄膜１３を約５μｍの厚さでエピタ
キシャル成長させた（半導体薄膜形成工程）。これによ
り半導体基板が形成された。
【００９２】このようにして形成した半導体基板の断面
を劈開し、ＳＥＭにより観察した。その断面構造を概念
的に図１８に示す。図１８に示したように、多孔質層１
２のうち高濃度層２１ｂを形成した領域は、多孔率が低
い低多孔質層１２ｂとなっており、加熱工程により再結
晶化されほぼ球状の微細孔が複数形成されたたメッシュ
構造となっていた。低濃度層２１ａに該当する領域（支
持基板１１の高濃度層２１ｂ近傍）は、多孔率が高い高
多孔質層１２ａとなっており、表面平行面と平行な方向
に広がる平らな空洞が形成され、ところどころに支持基
板１１側と低多孔質層１２ｂ側とを接続する柱状の結晶
が形成されていた。
【００９３】なお、形成した半導体基板について、第１
の実施例と同様にして半導体薄膜１３を支持基板１１か
ら分離した（分離工程）。半導体薄膜１３は高多孔質層
１２ａにおいて容易に分離され、薄膜半導体部材が形成
された。
【００９４】このように本実施例によっても、上記第１
および第２の実施例と同様の効果を得ることができるこ
とが分かった。
【００９５】（第４の実施例）本実施例では図１２を参
照して説明する。まず、第１の実施例と同一の支持基板
１１を用意し、その一面側に、シランガスを原料ガスと
して用いたＣＶＤ法により、ボロンを添加した単結晶の
シリコンよりなる不純物高含有層２２を約１４μｍの厚
さでエピタキシャル成長させた（不純物濃度変化層形成
工程；図１２（ａ）参照）。なお、不純物高含有層２２
におけるボロンの濃度は、１．０×１０19ｃｍ-3，１．
３×１０19ｃｍ-3，１．５×１０19ｃｍ-3，１．７×１
０19ｃｍ-3または２．０×１０19ｃｍ-3とし、それぞれ
について支持基板１１を用意した。
【００９６】次いで、電流密度を変化させて陽極化成を
それぞれ行い、高多孔質層１２ａおよび低多孔質層１２
ｂをそれぞれ形成した（多孔質層形成工程；図１２
（ｂ）参照）。ここで、陽極化成は上記実施の形態で説
明した方法と同様にして行った。なお、電解液には５０
％のフッ化水素溶液とエチルアルコールとを１：１の体
積割合で混合した混合液を用いた。また、電流は、まず
１ｍＡｃｍ-2の電流密度で８分間流して不純物高含有層
２２の表面側一部を低多孔質層１２ｂとし、次に７ｍＡ
ｃｍ-2の電流密度で８分間流して不純物高含有層２２の
内部側も低多孔質層２ｂとし、更に１２０ｍＡｃｍ-2の
電流密度で４秒間流して不純物高含有層２２の内部一部
を高多孔質層１２ａとした。
【００９７】続いて、第１の実施例と同様にしてそれぞ
れ加熱し（加熱工程）、第１の実施例と同様にして多孔
質層１２の表面に単結晶のシリコンよりなる半導体薄膜
１３を約５μｍの厚さでそれぞれエピタキシャル成長さ
せた（半導体薄膜形成工程；図１２（ｃ）参照）。これ
により半導体基板が形成された。
【００９８】このようにして形成した５種類の半導体基
板の断面を劈開し、ＳＥＭにより観察した。そのうち、
不純物高含有層２２の不純物濃度を１．０×１０19ｃｍ
-3とした半導体基板の断面構造を図１９に、１．５×１
０19ｃｍ-3とした半導体基板の断面構造を図２０に、
２．０×１０19ｃｍ-3とした半導体基板の断面構造を図
２１にそれぞれ示す。
【００９９】各半導体基板は、図１９乃至図２１に示し
たように、不純物高含有層２２の内部に空洞が表面平行
面と平行方向に広がった高多孔質層１２ａがそれぞれ形
成されており、高多孔質層１２ａよりも半導体薄膜１３
側に再結晶化されたメッシュ構造を有する低多孔質層１
２ｂがそれぞれ形成されていた。但し、不純物高含有層
２２の不純物濃度を１．０×１０19ｃｍ-3としたもの
は、図１９に示したように、低多孔質層１２ｂの全体が
ほぼ球状の微細孔よりなるメッシュ構造となっていた。
これに対して、不純物高含有層２２の不純物濃度を１．
５×１０19ｃｍ-3としたものは、図２０に示したよう
に、低多孔質層１２ｂのうち半導体薄膜１３近傍のみが
ほぼ球状の微細孔よりなるメッシュ構造となっており、
高多孔質層１２ａの近傍は微細孔がほとんどなくほぼ再
結晶化されていた。また、不純物高含有層２２の不純物
濃度を２．０×１０19ｃｍ-3としたものは、図２１に示
したように、低多孔質層１２ｂを構成する微細孔がほぼ
球状ではなく楕円形状であった。
【０１００】ちなみに、不純物高含有層２２の不純物濃
度を１．３×１０19ｃｍ-3としたもの、および１．７×
１０19ｃｍ-3としたものについては図示しないが、１．
３×１０19ｃｍ-3としたものは１．０×１０19ｃｍ-3と
したもの（図１９参照）と１．５×１０19ｃｍ-3（図２
０参照）の間の状態であり、１．７×１０19ｃｍ-3とし
たものは１．５×１０19ｃｍ-3としたもの（図２０参
照）と２．０×１０19ｃｍ-3（図２１参照）の間の状態
であった。
【０１０１】なお、形成した各半導体基板について、第
１の実施例と同様にして半導体薄膜１３を支持基板１１
から分離した（分離工程）。半導体薄膜１３は高多孔質
層１２ａにおいて容易に分離され、薄膜半導体部材が形
成された。
【０１０２】このように本実施例によれば、不純物高含
有層２２を形成することにより電流密度の変化量を小さ
くして電流密度を小さくしても高多孔質層１２ａと低多
孔質層１２ｂとを形成することができ、高多孔質層１２
ａにおいて容易に分離することができることが分かっ
た。また、加熱処理による再結晶化によりその多孔質層
１２の表面を滑らかにすることができることが分かっ
た。
【０１０３】以上、実施の形態および各実施例を挙げて
本発明を説明したが、本発明はこれらの実施の形態およ
び各実施例に限定されるものではなく、種々変形可能で
ある。例えば、上記実施の形態および各実施例において
は、多孔質層１２を陽極化成によって形成する場合の具
体的な例を挙げて説明したが、本発明は、他の陽極化成
によっても形成することができる。
【０１０４】また、上記実施の形態および第１乃至第３
の実施例においては、多孔質層１２を不純物濃度が異な
る複数の層（高多孔質層１２ａおよび低多孔質層１２
ｂ）により構成するようにしたが、厚さ方向において不
純物濃度が連続的に変化するように構成してもよい。
【０１０５】
【発明の効果】以上説明したように本発明の半導体基板
によれば、多孔質層が厚さ方向において不純物濃度に変
化を有するようにしたので、陽極化成によって多孔質化
を行う場合に、小さい電流密度でも多孔質層の厚さ方向
における多孔率を変化させることができる。よって、大
きな電流密度の電流を流すことにより生ずる多孔質層の
歪みを削減することができ、その表面に形成される半導
体薄膜の結晶性を向上させることができるという効果を
奏する。また、電流密度を小さくすることにより表面平
行面内における電流密度を均一とすることができるの
で、表面平行面内における多孔率の均一性を向上させる
ことができる。従って、多孔質層において容易に分離す
ることができるという効果も奏する。
【０１０６】更に、不純物濃度が高い領域は加熱により
再結晶化が起こりやすく、表面近傍の不純物濃度を高く
すれば表面を容易に滑らかとすることができる。よっ
て、表面に形成される半導体薄膜の結晶性を向上させる
ことができるという効果も奏する。
【０１０７】本発明の他の半導体基板によれば、多孔質
層が１×１０18ｃｍ-3以上の不純物を含むようにしたの
で、陽極化成によって多孔質化を行う場合に電流密度の
変化量を小さくし電流密度を小さくしても多孔質層の厚
さ方向における多孔率を変化させることができる。ま
た、加熱により再結晶化が起こりやすく、表面を容易に
滑らかとすることができる。よって、上述と同様の効果
を奏する。
【０１０８】本発明のその他の半導体基板によれば、エ
ピタキシャル成長させた成長層を多孔質化した多孔質層
を備えるようにしたので、表面平行面内における多孔率
を均一とすることができ、あるいは多孔質層の不純物濃
度を容易に高くすることができる。よって、本発明の半
導体基板を容易に実現することができる。
【０１０９】本発明の薄膜半導体部材によれば、本発明
の多孔質層を介して支持基板の一面側に形成されるよう
にしたので、結晶性を向上させることができるという効
果を奏する。また、凹凸を有するように構成すれば、太
陽電池として用いた場合にその発電効率を向上させるこ
ともできる。
【０１１０】本発明の半導体基板の製造方法によれば、
厚さ方向において不純物濃度に変化を有する不純物濃度
変化層を形成するようにしたので、小さい電流密度で陽
極化成を行っても多孔質層の多孔率を厚さ方向において
変化させることができる。よって、陽極化成における電
流密度を小さくすることができ、多孔質層の表面に形成
する半導体薄膜の結晶性を向上させることができると共
に、多孔質層の表面平行面内における多孔率を均一とす
ることができるという効果を奏する。また、電流電源の
容量を小さくすることができ、製造コストを低減するこ
とができるという効果も奏する。
【０１１１】更に、陽極化成の時間を短くしても多孔質
層の多孔率を厚さ方向において変化させることができ
る。よって、陽極化成における処理時間を短くすること
ができ、製造効率を向上させることができるという効果
も奏する。加えて、陽極化成の際に電解溶液におけるフ
ッ化水素の濃度を高くしても多孔質層の多孔率を厚さ方
向において変化させることができる。よって、比較的安
価であるフッ化水素の使用量を増やすことができ、製造
コストを低減することができるという効果も奏する。
【０１１２】更にまた、不純物濃度が高い領域は加熱に
より容易に再結晶化させることができるので、表面近傍
の不純物濃度を高くすれば表面を容易に滑らかとするこ
とができる。よって、その上に形成する半導体薄膜の結
晶性を向上させることができるという効果も奏する。
【０１１３】加えてまた、不純物濃度変化層を成長させ
ることにより形成するようにすれば、表面平行面内にお
ける不純物濃度を容易に均一とすることができ、多孔質
層の表面平行面内における多孔率の均一性を向上させる
ことができるという効果も奏する。
【０１１４】更にまた、表面に凹凸を有する支持基板を
用いれば、多孔質層の表面に凹凸を有する半導体薄膜を
容易に形成することができ、太陽電池として用いた場合
にその発電効率を高めることができる半導体薄膜を容易
に得ることができるという効果も奏する。
【０１１５】本発明の他の半導体基板の製造方法によれ
ば、１×１０18ｃｍ-3以上の不純物を含む不純物高含有
層を形成するようにしたので、陽極化成の際の電流密度
の変化量を小さくしても多孔質の厚さ方向における多孔
率を容易に変化させることができ、陽極化成における電
流密度を小さくすることができる。また、多孔質化層を
容易に再結晶化させることができる。よって、上述と同
様の効果を奏する。
【０１１６】更に、不純物高含有層をエピタキシャル成
長させることにより形成するようにすれば、容易に不純
物の濃度を高くすることができ、本実施の形態に係る半
導体基板を容易に実現することができるという効果も奏
する。
【０１１７】本発明の薄膜半導体部材の製造方法によれ
ば、本発明の半導体基板の製造方法を用いているので、
本発明の半導体基板の製造方法と同様の効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体基板の構成
を表す断面図である。
【図２】図１に示した半導体基板の変形例を表す断面図
である。
【図３】図１に示した半導体基板の変形例を表す平面図
である。
【図４】図１に示した半導体基板の他の変形例を表す断
面図である。
【図５】本発明の一実施の形態に係る薄膜半導体部材の
構成を表す断面図である。
【図６】図１に示した半導体基板の製造方法を説明する
ための各製造工程図である。
【図７】図６に示した半導体基板の製造方法における不
純物濃度変化層形成工程を説明するための各製造工程図
である。
【図８】図６に示した半導体基板の製造方法における不
純物濃度変化層形成工程を説明するための他の各製造工
程図である。
【図９】図６に示した半導体基板の製造方法における他
の不純物濃度変化層形成工程を説明するための製造工程
図である。
【図１０】図６に示した半導体基板の製造方法における
その他の不純物濃度変化層形成工程を説明するための製
造工程図である。
【図１１】図６に示した半導体基板の製造方法における
多孔質層形成工程に用いる陽極化成装置の構成を表す断
面図である。
【図１２】図１に示した半導体基板の他の製造方法を説
明するための各製造工程図である。
【図１３】本発明の第１の実施例を説明するための断面
図である。
【図１４】図１０に示した半導体基板における多孔質層
の状態を説明するための概念図である。
【図１５】本発明の第２の実施例を説明するための断面
図である。
【図１６】図１２に示した半導体基板における多孔質層
の状態を説明するための概念図である。
【図１７】本発明の第３の実施例を説明するための断面
図である。
【図１８】図１７に示した半導体基板における多孔質層
の状態を説明するための概念図である。
【図１９】本発明の第４の実施例における多孔質層の状
態を説明するための概念図である。
【図２０】本発明の第４の実施例における他の多孔質層
の状態を説明するための概念図である。
【図２１】本発明の第４の実施例におけるその他の多孔
質層の状態を説明するための概念図である。
【符号の説明】
１１…支持基板、１２…多孔質層、１２ａ…高多孔質
層、１２ｂ…低多孔質層、１３…半導体薄膜（薄膜半導
体部材）、１４…接着層、１５…接着基板、２１…不純
物濃度変化層、２１ａ…低濃度層、２１ｂ…高濃度層、
２２…不純物高含有層、３１，３２…電解液槽、３３…
直流電源、３４，３５…白金電極

Claims (33)

    【特許請求の範囲】
  1. 【請求項１】 多孔質の半導体よりなり、厚さ方向にお
    いて不純物濃度に変化を有する多孔質層を備えたことを
    特徴とする半導体基板。
  2. 【請求項２】 前記多孔質層は、シリコンおよびゲルマ
    ニウムの少なくとも一方を含む半導体、あるいはガリウ
    ムと砒素とを含む半導体、あるいはガリウムと燐とを含
    む半導体あるいはガリウムと窒素とを含む半導体のいず
    れかにより構成されたことを特徴とする請求項１記載の
    半導体基板。
  3. 【請求項３】 前記多孔質層は、不純物濃度が異なる２
    以上の層を有することを特徴とする請求項１記載の半導
    体基板。
  4. 【請求項４】 前記多孔質層は支持基板の一面側に形成
    されると共に、不純物濃度が低く多孔率が高い高多孔質
    層と、不純物濃度が高く多孔率が低い低多孔質層とを有
    しており、高多孔質層は低多孔質層の少なくとも一部よ
    りも支持基板寄りに位置することを特徴とする請求項３
    記載の半導体基板。
  5. 【請求項５】 前記支持基板および前記多孔質層はｐ型
    不純物を含むｐ型のシリコンによりそれぞれ構成される
    と共に、前記多孔質層のうち前記低多孔質層のｐ型不純
    物濃度は１×１０19ｃｍ-3以上であり前記高多孔質層の
    ｐ型不純物濃度は１×１０19ｃｍ-3よりも低いことを特
    徴とする請求項４記載の半導体基板。
  6. 【請求項６】 更に、前記多孔質層の一面側に半導体薄
    膜を備えたことを特徴とする請求項１記載の半導体基
    板。
  7. 【請求項７】 前記半導体薄膜は、シリコンおよびゲル
    マニウムの少なくとも一方を含む半導体、あるいはガリ
    ウムと砒素とを含む半導体、あるいはガリウムと燐とを
    含む半導体あるいはガリウムと窒素とを含む半導体のい
    ずれかにより構成されたことを特徴とする請求項６記載
    の半導体基板。
  8. 【請求項８】 前記半導体薄膜は単結晶により構成され
    たことを特徴とする請求項６記載の半導体基板。
  9. 【請求項９】 前記多孔質層は、凹凸を有することを特
    徴とする請求項１記載の半導体基板。
  10. 【請求項１０】 １×１０18ｃｍ-3以上の不純物を含む
    多孔質の半導体よりなる多孔質層を備えたことを特徴と
    する半導体基板。
  11. 【請求項１１】 エピタキシャル成長した成長層が多孔
    質化された多孔質層を備えたことを特徴とする半導体基
    板。
  12. 【請求項１２】 多孔質の半導体により構成され厚さ方
    向において不純物濃度に変化を有する多孔質層を介して
    支持基板の一面側に形成されると共に、この支持基板と
    は前記多孔質層において分離されてなることを特徴とす
    る薄膜半導体部材。
  13. 【請求項１３】 シリコンおよびゲルマニウムの少なく
    とも一方を含む半導体、あるいはガリウムと砒素とを含
    む半導体、あるいはガリウムと燐とを含む半導体あるい
    はガリウムと窒素とを含む半導体のいずれかにより構成
    されたことを特徴とする請求項１２記載の薄膜半導体部
    材。
  14. 【請求項１４】 単結晶により構成されたことを特徴と
    する請求項１２記載の半導体基板。
  15. 【請求項１５】 凹凸を有することを特徴とする請求項
    １２記載の薄膜半導体部材。
  16. 【請求項１６】 １×１０18ｃｍ-3以上の不純物を含む
    多孔質の半導体よりなる多孔質層を介して支持基板の一
    面側に形成されると共に、この支持基板とは前記多孔質
    層において分離されてなることを特徴とする薄膜半導体
    部材。
  17. 【請求項１７】 エピタキシャル成長した成長層が多孔
    質化された多孔質層を介して支持基板の一面側に形成さ
    れると共に、この支持基板とは前記多孔質層において分
    離されてなることを特徴とする薄膜半導体部材。
  18. 【請求項１８】 支持基板の一面側に、半導体よりなり
    厚さ方向において不純物濃度に変化を有する不純物濃度
    変化層を形成する不純物濃度変化層形成工程と、 支持基板に形成した不純物濃度変化層を陽極化成により
    多孔質化し、厚さ方向において多孔率に変化を有する多
    孔質層を形成する多孔質層形成工程とを含むことを特徴
    とする半導体基板の製造方法。
  19. 【請求項１９】 前記不純物濃度変化層形成工程では、
    不純物濃度が異なる２以上の層を有する不純物濃度変化
    層を形成すると共に、前記多孔質層形成工程では、多孔
    率が異なる２以上の層を有する多孔質層を形成すること
    を特徴とする請求項１８記載の半導体基板の製造方法。
  20. 【請求項２０】 前記不純物濃度変化層形成工程では、
    支持基板の一面側に不純物濃度が異なる２以上の層を順
    次成長させることを特徴とする請求項１９記載の半導体
    基板の製造方法。
  21. 【請求項２１】 前記不純物濃度変化層形成工程では、
    支持基板の一面側に成長層を成長させたのち、この成長
    層に不純物を拡散することにより不純物濃度が異なる２
    以上の層を形成することを特徴とする請求項１９記載の
    半導体基板の製造方法。
  22. 【請求項２２】 前記不純物濃度変化層形成工程では、
    不純物濃度変化層をシリコンおよびゲルマニウムの少な
    くとも一方を含む半導体、あるいはガリウムと砒素とを
    含む半導体、あるいはガリウムと燐とを含む半導体ある
    いはガリウムと窒素とを含む半導体のいずれかにより形
    成することを特徴とする請求項１８記載の半導体基板の
    製造方法。
  23. 【請求項２３】 前記不純物濃度変化層形成工程では、
    低濃度の不純物を含む半導体よりなる低濃度層と、この
    低濃度層の支持基板と反対側に高濃度の不純物を含む半
    導体よりなる高濃度層とを形成することを特徴とする請
    求項１８記載の半導体基板の製造方法。
  24. 【請求項２４】 前記不純物濃度変化層形成工程では、
    支持基板および不純物濃度変化層をｐ型不純物を含むｐ
    型のシリコンによりそれぞれ形成すると共に、不純物濃
    度変化層のうち低濃度層にはｐ型不純物を１×１０19ｃ
    ｍ-3よりも低い濃度で添加し、高濃度層にはｐ型不純物
    を１×１０19ｃｍ-3以上の濃度で添加することを特徴と
    する請求項２３記載の半導体基板の製造方法。
  25. 【請求項２５】 前記不純物濃度変化層形成工程では、
    一面側に凹凸を有する支持基板を用いることを特徴とす
    る請求項１８記載の半導体基板の製造方法。
  26. 【請求項２６】 更に、多孔質層の支持基板と反対側に
    半導体薄膜を形成する半導体薄膜形成工程を含むことを
    特徴とする請求項１８記載の半導体基板の製造方法。
  27. 【請求項２７】 前記半導体薄膜形成工程では、半導体
    薄膜をエピタキシャル成長させた単結晶により形成する
    ことを特徴とする請求項２６記載の半導体基板の製造方
    法。
  28. 【請求項２８】 前記半導体薄膜形成工程では、半導体
    薄膜を、シリコンおよびゲルマニウムの少なくとも一方
    を含む半導体、あるいはガリウムと砒素とを含む半導
    体、あるいはガリウムと燐とを含む半導体あるいはガリ
    ウムと窒素とを含む半導体のいずれかにより形成するこ
    とを特徴とする請求項２６記載の半導体基板の製造方
    法。
  29. 【請求項２９】 更に、多孔質層を加熱し再結晶化させ
    る加熱工程を含むことを特徴とする請求項１８記載の半
    導体基板の製造方法。
  30. 【請求項３０】 支持基板の一面側に、１×１０18ｃｍ
    -3以上の不純物を含む半導体よりなる不純物高含有層を
    形成する不純物高含有層形成工程と、 支持基板に形成した不純物高含有層を陽極化成により多
    孔質化し、厚さ方向において多孔率に変化を有する多孔
    質層を形成する多孔質層形成工程とを含むことを特徴と
    する半導体基板の製造方法。
  31. 【請求項３１】 前記不純物高含有層形成工程では、不
    純物高含有層をエピタキシャル成長させることを特徴と
    する請求項３０記載の半導体基板の製造方法。
  32. 【請求項３２】 支持基板の一面側に、半導体よりなり
    厚さ方向において不純物濃度に変化を有する不純物濃度
    変化層を形成する不純物濃度変化層形成工程と、 支持基板に形成した不純物濃度変化層を陽極化成により
    多孔質化し、厚さ方向において多孔率に変化を有する多
    孔質層を形成する多孔質層形成工程と多孔質層の支持基
    板と反対側に半導体薄膜を形成する半導体薄膜形成工程
    と、 半導体薄膜を多孔質層において支持基板から分離する分
    離工程とを含むことを特徴とする薄膜半導体部材の製造
    方法。
  33. 【請求項３３】 支持基板の一面側に、１×１０18ｃｍ
    -3以上の不純物を含む半導体よりなる不純物高含有層を
    形成する不純物高含有層形成工程と、 支持基板に形成した不純物高含有層を陽極化成により多
    孔質化し、厚さ方向において多孔率に変化を有する多孔
    質層を形成する多孔質層形成工程と多孔質層の支持基板
    と反対側に半導体薄膜を形成する半導体薄膜形成工程
    と、 半導体薄膜を多孔質層において支持基板から分離する分
    離工程とを含むことを特徴とする薄膜半導体部材の製造
    方法。
JP36042997A 1997-12-26 1997-12-26 半導体基板の製造方法および薄膜半導体部材の製造方法 Expired - Fee Related JP4075021B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP36042997A JP4075021B2 (ja) 1997-12-26 1997-12-26 半導体基板の製造方法および薄膜半導体部材の製造方法
KR1019980058664A KR100650078B1 (ko) 1997-12-26 1998-12-24 반도체기판과박막반도체부재및이들의제조방법
CNB981263410A CN1153259C (zh) 1997-12-26 1998-12-25 半导体基片和薄膜半导体部件及它们的制造方法
US10/067,486 US6759310B2 (en) 1997-12-26 2002-02-04 Method for making a semiconductor substrate comprising a variant porous layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36042997A JP4075021B2 (ja) 1997-12-26 1997-12-26 半導体基板の製造方法および薄膜半導体部材の製造方法

Publications (2)

Publication Number Publication Date
JPH11195562A true JPH11195562A (ja) 1999-07-21
JP4075021B2 JP4075021B2 (ja) 2008-04-16

Family

ID=18469368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36042997A Expired - Fee Related JP4075021B2 (ja) 1997-12-26 1997-12-26 半導体基板の製造方法および薄膜半導体部材の製造方法

Country Status (4)

Country Link
US (1) US6759310B2 (ja)
JP (1) JP4075021B2 (ja)
KR (1) KR100650078B1 (ja)
CN (1) CN1153259C (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093775A (ja) * 2000-03-10 2002-03-29 Interuniv Micro Electronica Centrum Vzw 多孔質シリコン層の形成方法およびリフトオフ方法
JP2002299261A (ja) * 2001-03-30 2002-10-11 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
JP2004502555A (ja) * 2000-07-05 2004-01-29 ローベルト　ボツシユ　ゲゼルシヤフト　ミツト　ベシユレンクテル　ハフツング 半導体構成素子の製造方法並びにその方法により製造された半導体構成素子
JP2005533397A (ja) * 2002-07-17 2005-11-04 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持体に転移する材料から成る有用な層の面積を拡大する方法
JP2005533396A (ja) * 2002-07-17 2005-11-04 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 特に光学、電子工学、または光電子工学における基板を製造する方法
US7157352B2 (en) 2002-10-11 2007-01-02 Sony Corporation Method for producing ultra-thin semiconductor device
US7238973B2 (en) 2003-12-26 2007-07-03 Canon Kabushiki Kaisha Semiconductor member, manufacturing method thereof, and semiconductor device
JP2008218655A (ja) * 2007-03-02 2008-09-18 Silicon Technology Co Ltd 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法
EP1220330B1 (en) * 2000-12-21 2012-03-14 Imec A method of producing a semiconductor layer on a substrate
JP2013518447A (ja) * 2010-01-27 2013-05-20 イェイル ユニヴァーシティ ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途
WO2013130914A1 (en) * 2012-02-29 2013-09-06 Solexel, Inc. Structures and methods for high efficiency compound semiconductor solar cells
US9583353B2 (en) 2012-06-28 2017-02-28 Yale University Lateral electrochemical etching of III-nitride materials for microfabrication
US10554017B2 (en) 2015-05-19 2020-02-04 Yale University Method and device concerning III-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
US11043792B2 (en) 2014-09-30 2021-06-22 Yale University Method for GaN vertical microcavity surface emitting laser (VCSEL)
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8475693B2 (en) 2003-09-30 2013-07-02 Soitec Methods of making substrate structures having a weakened intermediate layer
FR2860249B1 (fr) * 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
JP4951632B2 (ja) * 2006-03-14 2012-06-13 インスティチュート フュア ミクロエレクトロニク シュトゥットガルト 集積回路を製造する方法
DE102007014608B4 (de) * 2007-03-23 2017-04-06 Evonik Degussa Gmbh Verfahren zur Herstellung eines porösen halbleitenden Films
US8053265B2 (en) * 2009-02-06 2011-11-08 Honeywell International Inc. Mitigation of high stress areas in vertically offset structures
US9356172B2 (en) 2010-09-16 2016-05-31 Lg Innotek Co., Ltd. Solar cell and method for manufacturing same
KR101091375B1 (ko) * 2010-09-16 2011-12-07 엘지이노텍 주식회사 태양 전지 및 이의 제조 방법
US9245760B2 (en) * 2010-09-30 2016-01-26 Infineon Technologies Ag Methods of forming epitaxial layers on a porous semiconductor layer
CN102064186A (zh) * 2010-11-15 2011-05-18 王楚雯 半导体结构及其形成方法
WO2012065536A1 (en) * 2010-11-15 2012-05-24 Chuwen Wang Semiconductor structure and method for forming the same
CN102122691B (zh) * 2011-01-18 2015-06-10 王楚雯 Led外延片、led结构及led结构的形成方法
CN102231414A (zh) * 2011-06-03 2011-11-02 王楚雯 Led的形成方法
CN102263178A (zh) * 2011-06-03 2011-11-30 王楚雯 外延片及其形成方法
WO2012163299A1 (zh) * 2011-06-03 2012-12-06 王楚雯 外延片及其形成方法以及半导体结构的形成方法
US20150140427A1 (en) * 2013-11-15 2015-05-21 The Regents Of The University Of California Nanoporous Silicon Network Thin Films as Anodes for Lithium Ion Batteries
CN105339531B (zh) * 2014-03-27 2017-12-19 铃木株式会社 铝构件的表面形成覆膜的方法、表面形成有覆膜的铝构件和内燃机用活塞
JP6418498B2 (ja) 2014-03-27 2018-11-07 スズキ株式会社 陽極酸化処理方法及び内燃機関の構造
JP5904425B2 (ja) 2014-03-27 2016-04-13 スズキ株式会社 陽極酸化皮膜及びその処理方法並びに内燃機関用ピストン
EP3196951B1 (de) 2016-01-21 2018-11-14 Evonik Degussa GmbH Rationelles verfahren zur pulvermetallurgischen herstellung thermoelektrischer bauelemente
DE102019108754A1 (de) 2019-03-06 2020-09-10 Infineon Technologies Ag Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
WO2020258027A1 (zh) 2019-06-25 2020-12-30 苏州晶湛半导体有限公司 发光器件、发光器件的模板及其制备方法
US12249504B2 (en) * 2021-10-22 2025-03-11 Infineon Technologies Ag Manufacturing and reuse of semiconductor substrates

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5654078A (en) * 1979-10-09 1981-05-13 Seiko Epson Corp Solar battery
JPS62108539A (ja) * 1985-11-07 1987-05-19 Oki Electric Ind Co Ltd Ｓｏｉ構造半導体装置の製造方法
ATE259098T1 (de) * 1990-08-03 2004-02-15 Canon Kk Verfahren zur herstellung eines soi-substrats
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3112106B2 (ja) * 1991-10-11 2000-11-27 キヤノン株式会社 半導体基材の作製方法
US5476006A (en) * 1992-07-07 1995-12-19 Matsushita Electronics Corporation Crystal evaluation apparatus and crystal evaluation method
JP3156897B2 (ja) * 1994-03-10 2001-04-16 キヤノン株式会社 半導体基板及び半導体基板の作製方法
JP3257580B2 (ja) * 1994-03-10 2002-02-18 キヤノン株式会社 半導体基板の作製方法
CN1132223C (zh) * 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
EP0797258B1 (en) * 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
CA2233115C (en) * 1997-03-27 2002-03-12 Canon Kabushiki Kaisha Semiconductor substrate and method of manufacturing the same

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093775A (ja) * 2000-03-10 2002-03-29 Interuniv Micro Electronica Centrum Vzw 多孔質シリコン層の形成方法およびリフトオフ方法
US8123963B2 (en) 2000-07-05 2012-02-28 Robert Bosch Gmbh Method for producing a semiconductor component and a semiconductor component produced according to the method
JP2004502555A (ja) * 2000-07-05 2004-01-29 ローベルト　ボツシユ　ゲゼルシヤフト　ミツト　ベシユレンクテル　ハフツング 半導体構成素子の製造方法並びにその方法により製造された半導体構成素子
USRE44995E1 (en) 2000-07-05 2014-07-08 Robert Bosch Gmbh Method for producing a semiconductor component and a semiconductor component produced according to the method
EP1220330B1 (en) * 2000-12-21 2012-03-14 Imec A method of producing a semiconductor layer on a substrate
JP2002299261A (ja) * 2001-03-30 2002-10-11 Shin Etsu Handotai Co Ltd 半導体基板及びその製造方法
JP2005533397A (ja) * 2002-07-17 2005-11-04 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 支持体に転移する材料から成る有用な層の面積を拡大する方法
JP2005533396A (ja) * 2002-07-17 2005-11-04 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 特に光学、電子工学、または光電子工学における基板を製造する方法
US7157352B2 (en) 2002-10-11 2007-01-02 Sony Corporation Method for producing ultra-thin semiconductor device
US7750367B2 (en) 2003-12-26 2010-07-06 Canon Kabushiki Kaisha Semiconductor member, manufacturing method thereof, and semiconductor device
US7238973B2 (en) 2003-12-26 2007-07-03 Canon Kabushiki Kaisha Semiconductor member, manufacturing method thereof, and semiconductor device
JP2008218655A (ja) * 2007-03-02 2008-09-18 Silicon Technology Co Ltd 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法
JP2013518447A (ja) * 2010-01-27 2013-05-20 イェイル ユニヴァーシティ ＧａＮデバイスのための導電率ベースの選択的エッチング及びその用途
US10458038B2 (en) 2010-01-27 2019-10-29 Yale University Conductivity based on selective etch for GaN devices and applications thereof
WO2013130914A1 (en) * 2012-02-29 2013-09-06 Solexel, Inc. Structures and methods for high efficiency compound semiconductor solar cells
AU2013225860B2 (en) * 2012-02-29 2017-01-19 Solexel, Inc. Structures and methods for high efficiency compound semiconductor solar cells
US9583353B2 (en) 2012-06-28 2017-02-28 Yale University Lateral electrochemical etching of III-nitride materials for microfabrication
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
US11043792B2 (en) 2014-09-30 2021-06-22 Yale University Method for GaN vertical microcavity surface emitting laser (VCSEL)
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
US10554017B2 (en) 2015-05-19 2020-02-04 Yale University Method and device concerning III-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer

Also Published As

Publication number Publication date
JP4075021B2 (ja) 2008-04-16
KR19990063459A (ko) 1999-07-26
CN1221205A (zh) 1999-06-30
US6759310B2 (en) 2004-07-06
US20020153595A1 (en) 2002-10-24
CN1153259C (zh) 2004-06-09
KR100650078B1 (ko) 2007-08-16

Similar Documents

Publication Publication Date Title
JP4075021B2 (ja) 半導体基板の製造方法および薄膜半導体部材の製造方法
US6448155B1 (en) Production method of semiconductor base material and production method of solar cell
CN100433257C (zh) 制造单晶薄膜的方法
US6756289B1 (en) Method of producing semiconductor member and method of producing solar cell
JPH11195775A (ja) 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
KR100300279B1 (ko) 반도체기판의제조방법
US6566235B2 (en) Process for producing semiconductor member, and process for producing solar cell
CN1312781C (zh) 制造半导体构件的方法和制造太阳电池的方法
JP2746312B2 (ja) 選択的結晶成長方法及びそれを用いた太陽電池の製造方法
JP2003257804A (ja) 複合基板および基板製造方法
JPH11214720A (ja) 薄膜結晶太陽電池の製造方法
JPH10135500A (ja) 薄膜半導体、太陽電池および発光素子の製造方法
US6468841B2 (en) Process for producing crystalline silicon thin film
JPH09255487A (ja) 薄膜半導体の製造方法
JP4035862B2 (ja) 半導体基板の製造方法
JP3647176B2 (ja) 半導体基材及び太陽電池の製造方法及びその製造装置
JP3951340B2 (ja) 半導体基体と、半導体基体および薄膜半導体の製造方法
JP3297600B2 (ja) 半導体基板の作製方法
JP3963030B2 (ja) 薄膜半導体の製造方法
JP4161380B2 (ja) 薄膜半導体および半導体装置の製造方法
JP2003092285A (ja) 半導体基板の製造方法
KR102716074B1 (ko) 다공성 실리콘을 포함하는 실리콘 적층구조 제조방법 및 제조장치
KR100799144B1 (ko) 단결정 박막의 제조 방법 및 그 단결정 박막 디바이스
JP2000277403A (ja) 半導体基体の作製方法
JP2001077335A (ja) 半導体層の分離方法，半導体基板の製造方法および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees