[go: up one dir, main page]

CN115715425A - 与非常高的温度兼容的可分离临时衬底以及从所述衬底转移工作层的方法 - Google Patents

与非常高的温度兼容的可分离临时衬底以及从所述衬底转移工作层的方法 Download PDF

Info

Publication number
CN115715425A
CN115715425A CN202180041093.0A CN202180041093A CN115715425A CN 115715425 A CN115715425 A CN 115715425A CN 202180041093 A CN202180041093 A CN 202180041093A CN 115715425 A CN115715425 A CN 115715425A
Authority
CN
China
Prior art keywords
substrate
working layer
layer
temporary substrate
temporary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180041093.0A
Other languages
English (en)
Inventor
H·布莱德
G·高登
S·鲁什尔
D·兰度
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN115715425A publication Critical patent/CN115715425A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及一种临时衬底，其在高于1000℃的分离温度下可分离，并包括：‑沿主平面延伸的半导体工作层，‑载体衬底，‑布置在工作层和载体衬底之间的中间层，其沿与主平面垂直的轴的厚度小于20nm，‑位于中间层内或与中间层相邻的结合界面，‑至少一种气体物质的原子，这些原子根据沿与主平面垂直的轴的浓度分布曲线进行分布并具有高于1021/cm3的最大浓度，当临时衬底经受低于分离温度的温度时，所述原子保持俘获在中间层和/或载体衬底的厚度小于或等于10nm的相邻层和/或工作层的厚度小于或等于10nm的相邻子层中，并且当临时衬底经受高于或等于分离温度的温度时，所述原子旨在扩散至分离界面。本发明还涉及一种用于制造所述临时衬底的方法。最后，本发明涉及一种用于将工作层从可分离临时衬底转移至接收衬底以形成复合结构的方法。

Description

与非常高的温度兼容的可分离临时衬底以及从所述衬底转移 工作层的方法
技术领域
本发明涉及用于微电子元件的半导体材料领域。具体地，本发明涉及一种在高于1000℃或甚至高于1200℃的温度下可分离的临时衬底，以及一种用于制造这种临时衬底的方法。本发明还涉及一种用于将工作层(例如由单晶碳化硅制成的工作层)从所述临时衬底转移至接收衬底的方法。
背景技术
在过去的几年里，对碳化硅(SiC)的关注大大增加，因为这种半导体材料可以提高能量处理能力。SiC被越来越广泛地用于生产创新的功率器件，以满足电子领域不断上升的需求，特别是例如电动车辆。
基于单晶碳化硅的功率器件和集成电源系统与传统的由硅制成的类似物相比，能够管理更高的功率密度，并且能够以更小的有效区尺寸做到这一点。为了进一步限制SiC上功率器件的尺寸，有利的是制造垂直元件而不是横向元件。为此，所述结构必须允许设置在SiC结构正面的电极与设置在背面的电极之间的垂直导电。
然而，旨在用于微电子工业的单晶SiC衬底仍很昂贵，而且难以以大尺寸供应。因此，利用薄层转移解决方案来制造复合结构是有利的，所述复合结构通常包括在价格较低的载体衬底上的单晶SiC的薄层。一个公知的薄层转移解决方案是Smart CutTM方法，其基于注入轻离子并通过直接结合进行接合。这种方法可以例如制造一种允许垂直导电的复合结构，该复合结构包括由单晶SiC(c-SiC)制成的薄层，该薄层取自由c-SiC制成的供体衬底并且与由多晶SiC(p-SiC)制成的载体衬底直接接触。
此外，已知文献US 8 436 363，该文献描述了一种用于制造复合结构的方法，所述复合结构包括布置在金属载体衬底上的由c-SiC制成的薄层，金属载体衬底的热膨胀系数与薄层的热膨胀系数相匹配。该制造方法包括在c-SiC供体衬底中形成掩埋弱化平面，在所述掩埋弱化平面与供体衬底的前表面之间界定薄层。接下来，在供体衬底的前表面上沉积金属(例如钨或钼)层，以形成具有足够厚度的载体衬底来作为加固件。最后，该方法包括沿掩埋弱化平面分开，以一方面形成包括金属载体衬底和由c-SiC制成的薄层的复合结构，另一方面形成c-SiC供体衬底的其余部分。
然而，当形成载体衬底的材料是需要在1200℃以上的温度(用于制造p-SiC的通常温度)进行沉积的p-SiC时，这样的制造方法是不适合的。具体地，在这些高温下，存在于掩埋弱化平面中的空穴的生长动力学比p-SiC层的生长动力学要快，无法在开始发生起泡之前达到加强效果所需的厚度，这涉及到与空穴垂直对齐的层的变形。
发明内容
本发明的目的
本发明涉及针对现有技术中这些解决方案的替代解决方案，并旨在完全或部分地克服上述缺点。具体地，本发明涉及一种在非常高的温度下可分离的临时衬底以及相关的制造方法；本发明还涉及一种用于将工作层(特别地可由单晶碳化硅制成)从临时衬底转移至接收衬底以形成复合结构的方法。
本发明的简要描述本发明涉及一种临时衬底，其在高于1000℃的分离温度下可分离，并包括：
-沿主平面延伸的半导体工作层，
-载体衬底，
-布置在工作层和载体衬底之间的中间层，其沿与主平面垂直的轴的厚度小于20nm，
-位于中间层内或与中间层相邻的结合界面，
-至少一种气体物质的原子，这些原子根据沿与主平面垂直的轴的浓度分布曲线进行分布并且具有高于1021/cm3的最大浓度，当临时衬底经受低于分离温度的温度时，所述原子保持俘获在中间层和/或载体衬底的厚度小于或等于10nm的相邻层和/或工作层的厚度小于或等于10nm的相邻子层中，并且当临时衬底经受高于或等于分离温度的温度时，所述原子旨在扩散至分离界面。
单独考虑或以任何技术上可行的组合考虑根据本发明的其他有利且非限制性的特征：
·工作层包括碳化硅、金刚石和/或氮化镓；
·中间层由至少一种选自钨、镍、钛、铝、钼、钽、氮化钛、氮化钽、非晶硅中的材料形成；
·气体物质是氮气、氦气、氩气、氙气和/或氢气；
·载体衬底包括的材料的热膨胀系数等于或接近于工作层的热膨胀系数。
本发明还涉及一种用于制造上述临时衬底的方法，其包括：
a)提供供体衬底的步骤，
b)将选自氢、氦或两者组合的轻离子注入供体衬底以在所述供体衬底中形成掩埋弱化平面的步骤，该掩埋弱化平面与供体衬底的正面界定表面工作层，
c)提供具有正面的载体衬底的步骤，
d)在供体衬底的正面和/或载体衬底的正面上沉积至少一个薄膜的步骤，至少一个薄膜旨在形成中间层，
e)接合供体衬底和载体衬底，以使得至少一个薄膜布置在所述衬底之间，从而形成中间层，
f)沿掩埋弱化平面分开，以一方面形成临时衬底，另一方面形成供体衬底的其余部分。
该制造方法进一步包括以下步骤：
-在沉积步骤d)之前，将至少一种气体物质的原子引入供体衬底和/或载体衬底中直至距它们各自的正面小于或等于10nm的深度，或者
-在沉积步骤d)之后，将至少一种气体物质的原子引入至少一个薄膜中，或者
-在分开步骤f)之后，将至少一种气体物质的原子引入中间层中。
单独考虑或以任何技术上可行的组合考虑根据本发明的其他有利且非限制性的特征：
·提供供体衬底的步骤a)包括在初始衬底上外延生长供体层，以形成供体衬底；
·初始衬底和供体层由碳化硅制成，步骤a)包括在外延生长供体层之前在初始衬底上形成单晶转化层，以便将初始衬底的基平面位错缺陷转化为线状边缘位错缺陷；
·在1200℃以上，优选1500℃至1650℃之间的温度下进行外延生长；
·步骤f)包括在900℃至1200℃之间的温度下进行热处理。
最后，本发明涉及一种用于将工作层从上述临时衬底转移至接收衬底的方法。该方法包括：
g)形成可分离结构的步骤，所述可分离结构包括布置在临时衬底的工作层上的接收衬底，该形成步骤包括在高于或等于1000℃的第一温度下进行处理，
h)沿中间层内或与中间层相邻的分离界面分离可分离结构的步骤，该分离步骤包括在高于第一温度的分离温度下进行热处理，从而一方面形成包括在接收衬底上布置的工作层的复合结构，另一方面形成载体衬底。
单独考虑或以任何技术上可行的组合考虑根据本发明的其他有利且非限制性的特征：
·步骤g)包括在临时衬底的工作层的自由面上沉积接收衬底；
·接收衬底的沉积通过以下方式进行：在高于或等于1000℃，优选高于或等于1200℃的温度下，进行热化学气相沉积或增强化学气相沉积或者进行蒸发；
·形成的接收衬底由多晶碳化硅制成；
·接收衬底是块体衬底，步骤g)包括将所述接收衬底接合至临时衬底的工作层的自由面；
·接合包括通过分子粘附进行直接结合以及在高于或等于1000℃，或甚至高于或等于1200℃的温度下进行热处理；
·步骤h)包括在高于或等于1400℃，或甚至高于或等于1500℃的温度下进行热处理；
·转移方法包括对复合结构进行后处理的步骤i)，步骤i)包括对工作层的自由面(复合结构的正面)进行化学清洁和/或化学蚀刻和/或化学-机械抛光的操作；
·步骤i)包括对接收衬底的自由面(复合结构的背面)进行化学清洁和/或化学蚀刻和/或机械研磨和/或化学-机械抛光的操作；
·转移方法包括在分离步骤h)之前对可分离结构进行处理的步骤g’)，步骤g’)包括对接收衬底的背面进行化学清洁和/或化学蚀刻和/或机械研磨和/或化学-机械抛光的操作；
·转移方法包括对载体衬底进行修整的步骤j)，目的是将其重新用作新的临时衬底的载体衬底。
·转移方法包括在复合结构的工作层中或工作层上制造电子元件，这可能是在工作层上外延生长附加层之后。
附图说明
从以下参考附图给出的本发明的详细描述中，本发明的其他特征和优点将变得显而易见，其中：
-图1a和图1b显示了根据本发明的可分离临时衬底，图1b示出所述衬底的中间层的特写；
-图2a至图2f显示了根据本发明的用于制造可分离临时衬底的方法；
-图3a和图3b显示了根据本发明的制造方法的步骤a)的特定实施方案；
-图4c’、图4d、图4e和图4f显示了根据第一实施方案的用于制造可分离临时衬底的方法的步骤；
-图5d’显示了根据本发明第二实施方案的用于制造可分离临时衬底的方法的步骤；
-图6f’显示了根据本发明第三实施方案的用于制造可分离临时衬底的方法的步骤；
-图7g至图7j显示了根据本发明的转移方法的步骤。
具体实施方式
在描述中，附图中相同的附图标记可用于相同类型的元件。这些附图是示意性表示，为了便于阅读，它们没有按比例绘制。特别地，沿z轴的层的厚度没有相对于沿x轴和y轴的横向尺寸按比例绘制；不必遵守附图中层的相对于彼此的相对厚度。
本发明涉及一种临时衬底10，其在高于1000℃，优选甚至高于1200℃、高于1300℃、高于1400℃，或高于1500℃的分离温度下可分离。可分离的意思是，临时衬底10能够在非常高的温度下被分开成两个部分：在这种情况下，它允许通过将工作层1与载体衬底3(工作层1和载体衬底3是临时衬底的两个部分)分离来将所述工作层1转移至最终接收衬底上。
临时衬底10优选以晶片的形式提供，其直径为100mm、150mm、200mm、或甚至可能为450mm，厚度通常在300μm至800μm之间。如图1a和图1b所示，临时衬底10具有沿主平面(x、y)延伸的正面10a和背面3b。
临时衬底10包括布置在中间层2上的半导体工作层1，中间层2本身布置在载体衬底3上。临时衬底10还包括结合界面4，其位于中间层2中或与中间层2相邻(即位于中间层2与工作层1之间或位于中间层2与载体衬底3之间)。
由半导体材料制成的工作层1是旨在在其中或其上制造元件的层，以解决给定的应用。由于临时衬底10特别适用于需要非常高的处理温度的半导体材料，因此工作层1有利地包含碳化硅。当然，工作层1也可以包含一种或多种选自金刚石、需要高制造温度的二元或三元III-V化合物(如例如氮化镓或氮化铝)或同样需要高处理温度或制造温度(通常高于1000℃或高于1200℃)的II-VI化合物的材料。
工作层1布置在中间层2上，中间层2本身包括在临时衬底10中。中间层2沿与主平面(x、y)垂直的z轴的厚度小于20nm，或甚至小于10nm。这种低厚度很重要，因为它允许临时衬底10保持良好的机械强度和与非常高的温度的良好兼容性，即使中间层2的一种或多种构成材料的蠕变温度或熔化温度低于分离温度。
应注意，中间层2可以与主平面(x、y)平行地连续延伸，或者例如以在平行于主平面(x、y)的平面中并排布置的结节形式不连续地延伸。
中间层2可以由至少一种金属或半导体材料形成，所述材料例如选自钨、镍、钛、铝、钼、钽、氮化钛、氮化钽和非晶硅中。
选择中间层2的材料，使得它不会扩散到工作层1中和/或使得它不会反应或几乎不反应，即在工作层1的非常小的厚度(小于10nm)上，在实施临时衬底10的转移过程中施加的非常高的温度下不会反应或几乎不反应。这使得工作层1的完整性和纯净度得以保持。
中间层2布置在载体衬底3上，所述载体衬底3也构成临时衬底10的一部分。载体衬底3可以由任何与处理工作层1的所需高温或目标高温兼容的材料形成。优选地，载体衬底3包括的材料的热膨胀系数等于或接近于工作层1的热膨胀系数。例如，它可以被选择为与工作层1具有相同的性质，同时表现出较低的晶体品质。
在由碳化硅制成的工作层1的特定情况中，例如，载体衬底3本身可以由晶体品质低于工作层1的单晶碳化硅形成，或由多晶碳化硅形成。
临时衬底10进一步包括至少一种气体物质的原子2a，这些原子根据沿轴线z的浓度分布曲线2b分布，其中最大浓度高于1021/cm3。
如将在用于制造临时衬底10的方法中进一步详细描述的那样，这些原子2a可以在方法中的不同时间和所涉及的衬底和层中的不同位置引入。
因此，原子2a的浓度分布曲线2b可以有多种形式：图1b中示出一个例子，其中原子2a大部分位于中间层2中。替代性地，原子2a可以大部分位于载体衬底3的与中间层2相邻且厚度小于或等于10nm的层中：换言之，此时原子2a大部分在载体衬底3中，但非常接近于中间层2。作为另一种替代形式，原子2a可以大部分位于工作层1的与中间层2相邻的子层中，该子层的厚度小于或等于10nm。
无论原子2a的位置如何，浓度分布曲线2b必须包括以下区域：其中原子2a的浓度为最大值，并达到高于或等于1021/cm3，或甚至高于或等于数个1021/cm3，通常为2E21/cm3至5E21/cm3的值。
根据本发明，当临时衬底10经受低于分离温度的温度时，原子2a保持俘获于中间层2和/或载体衬底3的厚度小于或等于10nm的相邻层和/或工作层1的厚度小于或等于10nm的相邻子层中。当临时衬底10经受高于或等于分离温度的温度时，这些原子2a旨在扩散到与结合界面4重合或接近的分离界面，所述结合界面4在中间层2中或与中间层2相邻。
选择中间层2的材料和气体物质，使得：
-当临时衬底10经受低于分离温度的温度时，由于所述气体物质在中间层2中的高溶度，因此原子保持大部分俘获在中间层2中，或者
-当临时衬底10经受低于分离温度的温度时，由于中间层2形成了针对所述物质的有效屏障，因此原子保持大部分俘获在载体衬底3的相邻薄层中和/或工作层1的相邻薄子层中。
因此，所俘获的原子2a将在超过临界温度(分离温度)时大部分积聚在分离界面并导致沿所述界面的分离，如将在使用临时衬底10的转移方法中进一步描述的那样。
气体物质优选选自氮气、氦气、氩气、氙气和/或氢气。
现在将参考图2a至图2g以及图3a和图3b来描述用于制造临时衬底10的方法。
制造方法首先包括提供具有正面11a和背面11b的供体衬底11的步骤a)(图2a)。供体衬底11将产生临时衬底10的工作层1；因此它至少包括形成工作层1的材料。
供体衬底11的正面11a的表面粗糙度有利地选择为小于1nm Ra(平均粗糙度)，其通过原子力显微镜(AFM)在20μm x 20μm的扫描区上测量。
根据第一种方案，供体衬底11为块体衬底，其以工作层1所需的品质水平提供，所述层直接来自于供体衬底11。
根据第二种方案，步骤a)包括在初始衬底111上外延生长供体层110，以形成供体衬底11。供体层110优选具有比初始衬底111低的晶体缺陷密度(图3a)。
在初始衬底111和供体层110由碳化硅制成的特定情况中，步骤a)可以包括在外延生长供体层110之前在初始衬底111上形成单晶转化层112，以将初始衬底111的基平面位错缺陷转化为线状边缘位错缺陷(图3b)。例如，目标是供体层110中的BPD缺陷密度低于或等于1/cm2。
碳化硅的外延生长在高于1200℃，优选1500℃至1650℃之间的温度下进行。使用的前体是甲硅烷(SiH4)、丙烷(C3H8)或乙烯(C2H4)；载气可以是含氩气或不含氩气的氢气。
应注意，在外延生长供体层110(和/或转化层112)之前，可以进行清洁和/或蚀刻初始衬底111的常规程序，其旨在去除可能存在于其正面上的全部或部分的颗粒、金属或有机污染物或者自然氧化物层。
接下来，制造方法包括步骤b)：将选自氢、氦或两种物质的组合的轻离子注入供体衬底11(特别是供体层110，当其存在时)以在所述供体衬底11中形成掩埋弱化平面5(图2b)。掩埋弱化平面5与供体衬底11的正面11a界定表面工作层1。
如参考Smart CutTM方法所熟知的，这些轻物质将在注入深度周围形成分布在薄层中的微腔体，所述薄层平行于供体衬底11的正面11a，即平行于附图中的平面(x、y)。为了简单起见，该薄层被称为掩埋弱化平面5。
选择轻物质的注入能量以使得到达供体衬底11中的确定深度，该深度与工作层1的目标厚度相匹配。例如，将以10keV至250keV之间的能量并以5E16/cm2至1E17/cm2之间的剂量注入氢离子，以界定厚度为约100nm至1500nm的工作层1。
应注意，在轻物质的离子注入步骤之前，可以在供体衬底11的正面11a上沉积保护层。该保护层例如可以由诸如氧化硅或氮化硅的材料构成。
接下来，用于制造临时衬底10的方法包括步骤c)，步骤c)包括提供载体衬底3(图2c)。
如上所述，载体衬底3在临时衬底10中提供机械支撑并且不旨在保留在为给定应用而设计的最终复合结构51中。因此，载体衬底3的主要特性优选地是其低成本和其作为工作层1的机械支撑件的可靠性。
接下来，制造方法包括在供体衬底11和/或载体衬底3上沉积至少一个薄膜21、22的步骤d)(图2d)。换言之，可以在供体衬底11的正面11a上沉积第一薄膜21；替代性地或附加地，可以在载体衬底3的正面3a上沉积第二薄膜22。在图2d所示的示例中，在供体衬底11和载体衬底3上分别沉积第一薄膜21和第二薄膜22。
应注意，至少一个沉积的薄膜21、22旨在形成临时衬底10的中间层2。
至少一个沉积的薄膜21、22沿垂直于主平面(x、y)的z轴具有小于20nm，或甚至小于10nm，例如在0.3nm至10nm之间的厚度。
举例而言，至少一个薄膜21、22可以由至少一种选自钨、镍、钛、铝、钼、钽、氮化钛、氮化钽、非晶硅中的材料形成。
步骤d)的沉积可以使用任何已知技术进行，例如特别是直接液体注入、等离子体增强化学气相沉积、热化学气相沉积(CVD)、通过溅射或通过蒸发的沉积。
接下来，制造方法包括步骤e)：接合供体衬底11和载体衬底3，以使得至少一个薄膜21、22布置在所述衬底11、3之间并形成中间层2(图2e)。
供体衬底11和载体衬底3通过它们各自的正面11a、3a接合，从而形成堆叠体311。如本身所熟知的，可以使用通过分子粘附的直接结合来接合两个衬底，即在该情况中通过将衬底11、3的正面(任一个面或两个面设置有薄膜21、22)直接接触放置。结合可以在环境温度或低于800℃的温度下并在环境大气或受控大气(例如真空)下进行。
在该接触之前，步骤e)可以包括清洁、表面活化或其他表面准备的常规程序，这可以提高结合界面4的品质(低缺陷密度、良好的粘附品质)。
接合或结合界面4位于中间层2中，或位于该层与工作层1之间，或位于中间层2与载体衬底3之间。
接下来，制造方法包括步骤f)，步骤f)包括沿掩埋弱化平面5分开以一方面形成临时衬底10，另一方面形成供体衬底的其余部分11’(图2f)。临时衬底10的正面10a也是由供体衬底11产生的工作层1的正面。
根据一个有利的实施方案，分开步骤f)通过在分开温度下对堆叠体311施加热处理来进行。存在于掩埋弱化平面5中的微腔体遵循生长动力学直到分裂波开始，分裂波将在掩埋弱化平面5的整个范围内传播并导致临时衬底10与供体衬底的其余部分11’分开。实际上，对于由碳化硅制成的供体衬底11，取决于步骤b)的注入条件，温度可以在900℃至1200℃之间。
根据一个替代性的实施方案，分开步骤f)通过在900℃至1200℃之间的温度下完成全部或部分的热处理之后向堆叠体311施加机械应力来进行。例如，可以通过将工具(例如刀片)靠近掩埋弱化平面5插入来施加应力。举例而言，分开应力可以为约数GPa，优选高于2GPa。
如本身已知的，在分开步骤f)结束时，临时衬底10的工作层1的正面10a具有5至100nm RMS之间的表面粗糙度(用原子力显微镜(AFM)在20μm x 20μm的扫描区上测量)。
在分开之后，步骤f)可以任选地包括用于将工作层1平滑化和修复的处理。特别地，可以提及在受控(氧化或还原)气氛下的热处理，湿法或干法化学蚀刻以去除工作层1的受损表面部分，和/或对工作层1的正面的化学-机械抛光以恢复良好的粗糙度水平(例如，在20x20μm的AFM视野内，最终粗糙度小于0.5nm RMS，或甚至小于0.3nm)并潜在地去除受损表面部分。常规清洁程序也可以应用于临时衬底10，例如SC1/SC2类型(标准清洁1、标准清洁2)和/或HF(氢氟酸)和/或N2、Ar、CF4等等离子体的清洁，以进一步提高工作层1的正面10a的品质。
由于载体衬底3被选择为与工作层1相匹配并且在机械性上以及在高温下是稳定的，而且中间层2被选择为具有非常薄的厚度，因此使工作层1恢复高品质所需的热处理、机械处理或化学处理可以容易地施加至临时衬底10，而没有不期望的应力或损坏工作层1的风险。
应注意，步骤f)之后可以是在临时衬底10的工作层1上外延生长附加层的步骤。当工作层需要相对大的厚度，通常大约数微米至数十微米，例如5μm至50μm的厚度时应用这样的步骤。将外延温度有利地选择为低于1500℃，或甚至低于1300℃，以避免过早地开始临时衬底10的分离。
在优选包括高温热处理的步骤f)期间或结束时，中间层2可以经历物理和/或形态变化。至少一个薄膜21、22可以有可能地形成结节，这些结节插入工作层1的材料与载体衬底3的材料之间的毗邻区域：然后中间层2由不连续的结节层形成。因此，接合界面4本身也发生了显著变化：它可以位于结节中、结节与工作层1之间、结节与载体衬底3之间和/或工作层1与载体衬底3之间。替代性地，中间层2可沿接合界面4一直保持其连续形式。
制造方法进一步包括将至少一种气体物质的原子2a引入至少一个薄膜21、22中或其附近的步骤。如上面在临时衬底10的描述中提到的，气体物质可以是氮气、氦气、氩气、氙气和/或氢气。这种气体物质的原子2a是旨在俘获在中间层2和/或载体衬底3的厚度小于或等于10nm的相邻层和/或工作层1的厚度小于或等于10nm的相邻子层中的那些原子。
在图4c’、图4d、图4e和图4f所示的第一实施方案中，引入原子2a的这个步骤被称为c’)，因为它在沉积薄膜21、22的步骤d)之前进行。将原子2a引入供体衬底11和/或载体衬底3中直至距它们各自的正面11a、3a小于10nm的较浅深度。可以进行离子注入以将原子2a以离子的形式引入到一个或多个衬底11、3中，其中离子注入能量通常低于10keV，或甚至低于5keV，注入剂量通常在2E15/cm2至数个1E16/cm2之间。注入的区域20因此形成为接近供体衬底11的正面11a的表面，和/或接近载体衬底3的正面3a的表面。
然后如上所述进行该方法的步骤d)至f)并且在图4d、图4e、图4f中示出。
原子2a位于载体衬底3的与中间层2相邻的薄层(厚度小于或等于10nm)中以及工作层1的与中间层2相邻的薄子层(厚度小于或等于10nm)中；所述相邻的层和子层源于注入的区域20。根据气体物质和中间层2的性质，原子2a可以在将热处理施加于临时衬底10期间保持俘获在上述的层和子层中或变成俘获在中间层2中，只要临时衬底10经受的温度不高于或等于分离温度(其显著高于步骤f)的分开温度)。
气体物质的原子2a根据沿垂直于主平面(x、y)的z轴的浓度分布曲线进行分布，其中最大浓度高于1021/cm3。
在图5d’所示的第二实施方案中，引入原子2a的步骤称为d’)，因为它在沉积薄膜21、22的步骤d)之后进行。
如上所述，至少一个薄膜21、22可以存在于供体衬底11和/或载体衬底3上。
将原子2a引入到至少一个薄膜21、22中。可以进行离子注入以引入离子形式的原子2a，其中离子注入能量通常低于10keV，或甚至低于5keV，这取决于步骤d)中沉积的薄膜21、22的厚度。注入剂量通常在2E15/cm2至数个1E16/cm2之间。
在中间层2中，气体物质的原子2a根据沿z轴的浓度分布曲线进行分布，其中位于注入峰处的最大浓度高于1021/cm3。
然后如上所述进行该方法的步骤e)至步骤f)(图2e、图2f)。
在图6f’所示的第三实施方案中，引入原子2a的步骤被称为f’)，因为它在分开步骤f)之后进行。
原子2a例如通过离子注入被引入到中间层2中。在该情况中，离子注入能量取决于工作层1的性质和厚度，离子将穿过工作层1到达中间层2。注入剂量通常在2E15/cm2至数个1E16/cm2之间。
同样在该情况中，气体物质的原子2a根据沿z轴的浓度分布曲线进行分布，其中位于注入峰处的最大浓度预期高于1021/cm3。
在所描述的三个实施方案的任何一个中，注入的离子的总剂量被限定为使得原子2a的浓度分布曲线在完成的临时衬底10中表现出高于1021/cm3的最大浓度。
将高剂量的气体物质的原子2a引入到中间层2中和/或非常接近中间层2允许在本发明的转移方法过程中在中间层2中或相邻于中间层2产生分离界面，如下所述。
本发明还涉及一种用于将工作层1从如上所述的临时衬底10转移至接收衬底50的方法。参考图7g至图7j描述转移方法。
接收衬底50优选以晶片的形式提供，其直径为100mm、150mm、200mm、或甚至可能为450mm，厚度通常在300μm至800μm之间。它包括彼此相反的正面和背面50b。接收衬底50是为最终应用而设计的，因此其物理特性和电特性是专门为所需规格而选择的。
对于其中工作层1例如由高晶体品质的碳化硅制成的电力电子应用，接收衬底50可以特别地由表现出良好导电性以提供垂直传导路径的多晶碳化硅制成。
转移方法包括形成可分离结构510的步骤g)，该可分离结构510包括布置在临时衬底10的工作层1上的接收衬底50(图7g)。应注意，图7g的临时衬底10被示出为其中气体物质的原子2a俘获在中间层2中；当然可以实施上述任何其他配置，其中原子2a位于不同的位置。
步骤g)包括在高于或等于1000℃并且有利地低于或等于1500℃的第一温度下进行处理。
根据第一实施方案，步骤g)包括在临时衬底10的工作层1的自由面10a上沉积接收衬底50。沉积可以在高于1000℃、高于或等于1200℃、或甚至高于1400℃的温度(对应于第一温度)下进行，特别是当需要在由非常高品质的单晶碳化硅制成的工作层1上沉积由高品质多晶碳化硅制成的接收衬底50时。当然，在非常高的温度下沉积的其他材料可对形成接收衬底50是有益的。
对于需要在工作层1和接收衬底50之间导电的应用，必须在它们之间限定非绝缘界面。换言之，进行步骤g)使得工作层1与接收衬底50之间的界面是导电的：目标是界面的比电阻通常低于1mohm.cm2。有利地，为了确保界面的导电性，通过HF(氢氟酸)脱氧(经由湿法或干法)来去除存在于工作层1的自由面10a上的自然氧化物。替代性地，沉积的接收衬底50的前几纳米的过掺杂可以促进工作层1与所述衬底50之间的界面的导电性。
还有利地，在脱氧和/或形成接收衬底50之前，对临时衬底10应用清洁程序以去除可能存在于其自由面10a、3b上的全部或部分的微粒、金属或有机污染物。
在第一实施方案中，应注意，在步骤f)的分开之后，临时衬底10的工作层1不一定要进行抛光以完全恢复其表面粗糙度。通过在非常高的温度(通常在1100℃至1500℃之间)下沉积或外延来制造接收衬底50可以促进工作层1的表面的修复和重构并且可以进一步容许残余粗糙度。
由于载体衬底3被选择为与工作层1相匹配并且在机械性上以及高温下是稳定的，而且中间层2被选择为具有非常薄的厚度，因此形成分离结构510所需的热处理、机械处理或化学处理可以容易地施加至临时衬底10，而没有不期望的应力或损坏工作层1的风险。
在该第一实施方案中，步骤g)的沉积可以使用蒸发或化学气相沉积(CVD)技术进行。可以使用诸如大气压CVD(APCVD)或低压CVD(LPCVD)的热CVD技术或者等离子体增强CVD(PECVD)或者直接液体注入CVD(DLI-CVD)。
为了获得上述电力应用中所需的导电性能，返回到由碳化硅制成的接收衬底50的示例，该衬底可以例如表现出以下结构特征：多晶结构，3C SiC类型的晶粒，111取向，平均尺寸为1μm至50μm，n型掺杂以使得最终电阻率低于或等于0.03ohm.cm。
在步骤g)结束时，接收衬底50的厚度通常大于或等于50μm，或者甚至厚度大于或等于100μm，例如为约300μm。步骤g)产生的可分离结构510包括布置在工作层1上的接收衬底50，所述工作层1本身包括在临时衬底10内。为制造接收衬底50实施的第一温度低于分离温度，因此气体物质的原子2a保持大部分俘获在中间层2和/或载体衬底3的厚度小于或等于10nm的相邻层和/或工作层1的厚度小于或等于10nm的相邻子层中。
根据接收衬底50是块体衬底的第二实施方案，步骤g)包括将所述接收衬底50接合至临时衬底10的工作层1的自由面10a以形成可分离结构510的操作。
接合操作可以使用任何已知技术来进行，特别是使用通过分子粘附的直接结合、或热压结合或与非常高温度兼容的另一种类型的结合来进行。为了巩固这种结合，步骤g)进一步包括在高于或等于1000℃，或甚至高于或等于1200℃的温度(对应于第一温度)下进行热处理。
接下来，根据本发明的转移方法包括步骤h)：沿位于中间层2内或与中间层2相邻的分离界面分离可分离结构510。该步骤一方面形成包括在接收衬底50上布置的工作层1的复合结构51，另一方面形成载体衬底3(图7h)。分离步骤包括在高于步骤f)的分开温度并高于步骤g)中施加的第一温度的分离温度下进行热处理。分离温度高于1000℃。
通常，在包含注入有氮原子2a的钨的中间层2、工作层1和由SiC制成的载体衬底3的特定情况中，可以使分离温度高于或等于1400℃，或甚至高于或等于1500℃，例如1600℃或1700℃。
存在于临时衬底10中的原子2a在步骤h)的热处理过程中发生迁移，并在中间层2内或与中间层2相邻的与接合界面4重合或接近接合界面4的分离界面处积聚。气体物质然后产生加压的微裂纹，微裂纹在压力下增长并导致在可分离结构510内在其平行于主平面(x、y)的整个区域上的分离。
根据一个特定的实施方案，中间层2在步骤h)期间或提前在在先的热处理期间进行分割成结节的形式。然后，这些结节插入工作层1的材料与载体衬底3的材料之间的毗邻区域。在步骤h)中发生的气体物质的积聚然后优先发生在所述毗邻区域，从而导致加压的微裂纹。
根据本发明的转移方法中的分离现象是特别有利的，因为它仅在分离温度(高于预先施加至临时衬底10或可分离结构510的非常高的温度)下发生，因此提供对用于形成所述可分离结构510的几类步骤的可使用性。特别地，高的第一温度使得可以获得非常高品质的接收衬底50(在第一实施方案中)和/或接收衬底50与工作层1的非常高品质的接合(在第二实施方案中)，而不会导致中间层2处的分离界面过早发展。
因此，可以在第二阶段中在较高的分离温度下触发可分离结构510的分离并形成复合结构51。
接下来，根据本发明的转移方法可以包括对复合结构51进行后处理的步骤i)，步骤i)包括对工作层1的自由面即复合结构51的正面51a进行化学清洁和/或化学蚀刻和/或化学-机械抛光的操作。应注意，化学蚀刻或抛光可用于从复合结构51的正面51a去除中间层2’的残留物。
步骤i)还可以包括应用于接收衬底50的自由面50b即复合结构51的背面50b的化学清洁和/或化学蚀刻和/或机械研磨和/或化学-机械抛光的操作。
对复合结构51的边缘的抛光或研磨也可以在该步骤i)期间进行以使其圆形轮廓和边缘废料的形状与微电子生产过程的要求兼容，特别是在接收衬底50通过沉积形成的第一实施方案中是如此。
最后，步骤i)可以包括在复合结构51的工作层1上外延生长附加层。当从临时衬底10转移出的工作层1的厚度不足以制造元件时，或者当用于所述元件的工作层1的表面上需要具有特定掺杂类型或特定组成的层时，会应用这个步骤。
任选地，转移方法可以包括在分离步骤h)之前处理可分离结构510的步骤g’)，步骤g’)包括对接收衬底50的背面50b进行化学清洁和/或化学蚀刻和/或机械研磨和/或化学-机械抛光的操作，以及可能的对可分离结构510的边缘的研磨。这使得可以在没有损坏仍然掩埋在可分离结构510中的工作层1的风险的情况下处理和改进接收衬底50的形状和厚度。
最后，根据本发明的转移方法可以包括修整载体衬底3的步骤j)，特别是为了将其重新用作新的临时衬底10的载体衬底(图7j)。这样的修整步骤基于在步骤h)结束后对衬底3的正面的一次或多次处理，通过表面或边缘化学-机械抛光和/或通过机械研磨和/或通过湿法或干法化学蚀刻进行所述处理。
示例性实施方案
根据一个非限制性的示例性实施方案，在制造方法的步骤a)中提供的初始衬底111是由4H多型体的c-SiC制成的晶片，其中相对于<11-20>轴的取向为4.0°±0.5°，直径为150mm，厚度为350μm。在由c-SiC制成的供体层110的外延生长之前，在初始衬底111上进行RCA类型(标准清洁1+标准清洁2)，然后是卡罗酸(硫酸和过氧化氢的混合物)，然后是HF(氢氟酸)的常规清洁程序。
在温度为1650℃的外延室中，使用前体(例如甲硅烷(SiH4)和丙烷(C3H8)或乙烯(C2H4))进行生长，从而产生厚度为30μm的c-SiC供体层110(生长速率：10μm/h)。供体层110具有约1/cm2的BPD缺陷密度。
步骤b)中注入的氢离子是以150keV的能量和6E16H+/cm2的剂量通过供体层110的自由表面注入的。因此在供体层110中在约800nm的深度处产生了掩埋弱化平面5。
在步骤c)中提供由低晶体品质的单晶碳化硅制成的载体衬底3，其直径为150mm，厚度为550μm。
将RCA类型+卡罗酸的清洁程序应用于供体衬底11和载体衬底3，以便从它们的自由面去除潜在的污染物。
使用化学气相沉积在约700℃的温度下在供体衬底11的正面11a和载体衬底3的正面3a上沉积厚度为0.5nm的钨(步骤d))以形成第一薄膜21和第二薄膜22。
以5keV的注入能量和1E16/cm2的剂量将氮注入到供体衬底11的薄膜21中(步骤d’))，从而使注入峰(最大浓度)位于薄膜21中。
接下来，步骤e)通过分子粘附将供体衬底11的经注入的薄膜21沿结合界面4结合至载体衬底3的薄膜22，从而形成堆叠体311。两个薄膜21、22形成中间层2。
分开步骤f)沿掩埋弱化平面5通过以下方式进行：在950℃下施加数十分钟，或甚至一小时的热处理。由此形成具有表面工作层1的临时衬底10。供体衬底11’的其余部分可以被修整并重新用于新的循环。
进行从工作层1的表面去除约200nm的化学-机械抛光操作，以及在高于或等于1200℃的温度下的用于修复所述工作层1的热处理。在该步骤期间，气体物质的原子2a保持大部分俘获在中间层2中。
为了将工作层1转移至接收衬底50以制造复合结构51，在1250℃的温度下，用甲基硅烷前体在临时衬底10的工作层1上进行多晶碳化硅的LP-CVD沉积操作120分钟，以使接收衬底50的厚度达到360μm。在这些条件下，接收器衬底50是品质非常高的多晶体(步骤g))。可以进行研磨和/或抛光的步骤，以调整接收衬底50的厚度，并可能调整其外围边缘的形状。由此产生可分离结构510。
分离步骤h)对应于在1700℃下对可分离结构510施加的热处理。由于俘获在中间层2中的氮原子2a扩散并且它们在结合界面4或非常接近结合界面4的地方积聚形成加压的微裂纹而产生的分离界面在中间层2中形成，直到其导致可分离结构510的完全分离。因此，所获得的一方面是包括布置在接收衬底50上的工作层1的复合结构51，另一方面是载体衬底3。复合结构51和载体衬底3各自包括中间层2的残余物2’、2”，这些残余物可以例如通过抛光或通过化学蚀刻来去除。
如果没有对可分离结构510进行机械研磨或化学-机械抛光，则优选对复合结构51的背面施加机械研磨或化学-机械抛光。
原则上，所述结构51的正面51a(对应于工作层1的自由面51a)不需要常规的清洁，因为在临时衬底10中获得了层的品质及其低粗糙度。
接下来可以在复合结构51上制造垂直元件，这可能是在工作层1上外延生长附加层之后。
在与以上实施例所述的条件相似的条件下，至少一个薄膜21、22的材料可以是非晶硅并且引入的原子2a可以是氩或氦。
毋庸置疑，本发明并不限于所描述的实施方案和实施例，在不脱离权利要求书所限定的本发明范围的情况下，可以对其应用实施变体形式。

Claims (15)

1.临时衬底(10)，其在高于1000℃的分离温度下能够分离，并包括：
-沿主平面(x、y)延伸的半导体工作层(1)，
-载体衬底(3)，
-布置在工作层(1)和载体衬底(3)之间的中间层(2)，其沿与主平面(x、y)垂直的轴(z)的厚度小于20nm，
-位于中间层(2)内或与中间层(2)相邻的结合界面(4)，
-至少一种气体物质的原子(2a)，这些原子(2a)根据沿与主平面(x、y)垂直的轴(z)的浓度分布曲线(2b)进行分布并且具有高于1021/cm3的最大浓度，当临时衬底(10)经受低于分离温度的温度时，所述原子(2a)保持俘获在中间层(2)和/或载体衬底(3)的厚度小于或等于10nm的相邻层和/或工作层(1)的厚度小于或等于10nm的相邻子层中，并且当临时衬底(10)经受高于或等于分离温度的温度时，所述原子(2a)旨在扩散至分离界面。
2.根据前一权利要求所述的临时衬底(10)，其中，中间层(2)由至少一种选自钨、镍、钛、铝、钼、钽、氮化钛、氮化钽、非晶硅中的材料形成。
3.根据前述权利要求中任一项所述的临时衬底(10)，其中，气体物质是氮气、氦气、氩气、氙气和/或氢气。
4.根据前述权利要求中任一项所述的临时衬底(10)，其中，载体衬底(3)包括的材料的热膨胀系数等于或接近于工作层(1)的热膨胀系数。
5.用于制造根据前述权利要求中任一项所述的临时衬底(10)的方法，其包括：
a)提供供体衬底(11)的步骤，
b)将选自氢、氦或两者组合的轻离子注入供体衬底(11)以在所述供体衬底(11)中形成掩埋弱化平面(5)的步骤，所述掩埋弱化平面(5)与供体衬底(11)的正面(11a)界定表面工作层(1)，
c)提供具有正面(3a)的载体衬底(3)的步骤，
d)在供体衬底(11)的正面(11a)和/或载体衬底(3)的正面(3a)上沉积至少一个薄膜(21、22)的步骤，所述至少一个薄膜旨在形成中间层(2)，
e)接合供体衬底(11)和载体衬底(3)，以使得至少一个薄膜(21、22)布置在所述衬底(11、3)之间，从而形成中间层(2)，
f)沿掩埋弱化平面(5)分开，以一方面形成临时衬底(10)，另一方面形成供体衬底的其余部分(11’)，
制造方法进一步包括以下步骤：
-在沉积步骤d)之前，将至少一种气体物质的原子(2a)引入供体衬底(11)和/或载体衬底(3)中直至距它们各自的正面(11a、3a)小于或等于10nm的深度，或者
-在沉积步骤d)之后，将至少一种气体物质的原子(2a)引入至少一个薄膜(21、22)中，或者
-在分开步骤f)之后，将至少一种气体物质的原子(2a)引入中间层(2)中。
6.根据前一权利要求所述的用于制造临时衬底(10)的方法，其中，步骤f)包括在900℃至1200℃之间的温度下进行热处理。
7.用于将工作层(1)从根据权利要求1至4中任一项所述的临时衬底(10)转移至接收衬底(50)的方法，所述方法包括：
g)形成可分离结构(510)的步骤，所述可分离结构(510)包括布置在临时衬底(10)的工作层(1)上的接收衬底(50)，形成步骤包括在高于或等于1000℃的第一温度下进行处理，
h)沿中间层(2)内或与中间层(2)相邻的分离界面分离可分离结构(510)的步骤，分离步骤包括在高于第一温度的分离温度下进行热处理，从而一方面形成包括在接收衬底(50)上布置的工作层(1)的复合结构(51)，另一方面形成载体衬底(3)。
8.根据前一权利要求所述的用于从临时衬底(10)转移工作层(1)的方法，其中，步骤g)包括在临时衬底(10)的工作层(1)的自由面上沉积接收衬底(50)。
9.根据前一权利要求所述的用于从临时衬底(10)转移工作层(1)的方法，其中，接收衬底(50)的沉积通过以下方式进行：在高于或等于1000℃，优选高于或等于1200℃的温度下，进行热化学气相沉积或增强化学气相沉积或者进行蒸发。
10.根据前述两项权利要求中任一项所述的用于从临时衬底(10)转移工作层(1)的方法，其中，所形成的接收衬底(50)由多晶碳化硅制成。
11.根据权利要求7至10中任一项所述的用于从临时衬底(10)转移工作层(1)的方法，其中，步骤h)包括在高于或等于1400℃，或甚至高于或等于1500℃的温度下进行热处理。
12.根据权利要求7至11中任一项所述的用于从临时衬底(10)转移工作层(1)的方法，其包括对复合结构(51)进行后处理的步骤i)，步骤i)包括对工作层(1)的自由面即复合结构(51)的正面(51a)进行化学清洁和/或化学蚀刻和/或化学-机械抛光的操作。
13.根据前一权利要求所述的用于从临时衬底(10)转移工作层(1)的方法，其中，步骤i)包括对接收衬底(50)的自由面即复合结构(51)的背面(50b)进行化学清洁和/或化学蚀刻和/或机械研磨和/或化学-机械抛光的操作。
14.根据权利要求7至13中任一项所述的用于从临时衬底(10)转移工作层(1)的方法，其包括在分离步骤h)之前对可分离结构(510)进行处理的步骤g’)，步骤g’)包括对接收衬底(50)的背面(50b)进行化学清洁和/或化学蚀刻和/或机械研磨和/或化学-机械抛光的操作。
15.根据权利要求7至14中任一项所述的用于从临时衬底(10)转移工作层(1)的方法，其包括在复合结构(51)的工作层(1)中或工作层(1)上制造电子元件，可能是在工作层(1)上外延生长附加层之后制造电子元件。
CN202180041093.0A 2020-06-09 2021-04-26 与非常高的温度兼容的可分离临时衬底以及从所述衬底转移工作层的方法 Pending CN115715425A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR2006023A FR3111232B1 (fr) 2020-06-09 2020-06-09 Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d’une couche utile a partir dudit substrat
FRFR2006023 2020-06-09
PCT/FR2021/050718 WO2021250333A1 (fr) 2020-06-09 2021-04-26 Substrat temporaire demontable compatible avec de tres hautes temperatures et procede de transfert d'une couche utile a partir dudit substrat

Publications (1)

Publication Number Publication Date
CN115715425A true CN115715425A (zh) 2023-02-24

Family

ID=72266550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180041093.0A Pending CN115715425A (zh) 2020-06-09 2021-04-26 与非常高的温度兼容的可分离临时衬底以及从所述衬底转移工作层的方法

Country Status (7)

Country Link
US (1) US20230230868A1 (zh)
EP (1) EP4162522B1 (zh)
JP (1) JP7620646B2 (zh)
KR (1) KR20230020427A (zh)
CN (1) CN115715425A (zh)
FR (1) FR3111232B1 (zh)
WO (1) WO2021250333A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3109016B1 (fr) * 2020-04-01 2023-12-01 Soitec Silicon On Insulator Structure demontable et procede de transfert d’une couche mettant en œuvre ladite structure demontable
FR3151699A1 (fr) * 2023-07-25 2025-01-31 Commissariat à l'Energie Atomique et aux Energies Alternatives Procede de realisation d’un substrat multi-materiaux

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3975634B2 (ja) 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
FR2977069B1 (fr) * 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice mettant en oeuvre un collage temporaire
KR102427272B1 (ko) 2014-12-22 2022-07-29 신에쓰 가가꾸 고교 가부시끼가이샤 복합 기판, 나노카본막의 제작 방법 및 나노카본막
DE102016105610B4 (de) * 2016-03-24 2020-10-08 Infineon Technologies Ag Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20230230868A1 (en) 2023-07-20
TW202209545A (zh) 2022-03-01
JP7620646B2 (ja) 2025-01-23
WO2021250333A1 (fr) 2021-12-16
FR3111232B1 (fr) 2022-05-06
EP4162522B1 (fr) 2024-06-12
EP4162522C0 (fr) 2024-06-12
FR3111232A1 (fr) 2021-12-10
KR20230020427A (ko) 2023-02-10
JP2023528784A (ja) 2023-07-06
EP4162522A1 (fr) 2023-04-12

Similar Documents

Publication Publication Date Title
US7939428B2 (en) Methods for making substrates and substrates formed therefrom
TWI693640B (zh) 使半導體表面平整之製造方法
TWI845800B (zh) 包含單晶ＳｉＣ所製成之薄層在ＳｉＣ所製成之載體基板上之複合結構的製造方法
TWI850519B (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
JP2023502572A (ja) 結晶ＳｉＣのキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP7542053B2 (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
CN115715425A (zh) 与非常高的温度兼容的可分离临时衬底以及从所述衬底转移工作层的方法
JP7594585B2 (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP2024509679A (ja) 炭化ケイ素ベースの半導体構造体及び中間複合構造体を製造する方法
TWI872240B (zh) 耐極高溫之可分離臨時底材，以及從該底材移轉有用層之方法
TWI861253B (zh) 用於製作複合結構之方法，該複合結構包含一單晶SiC薄層在一SiC載體底材上
US20250006492A1 (en) Method for manufacturing a composite structure comprising a thin film of monocrystalline sic on a carrier substrate of polycrystalline sic
US20240170284A1 (en) Method for producing a silicon carbide-based semiconductor structure and intermediate composite structure
CN118077032A (zh) 用于在多晶SiC的载体衬底上制造包含单晶SiC的薄膜的复合结构体的方法
TW202247252A (zh) 用於製作在載體底材上包含單晶半導體製薄層之複合結構之方法
JP2024533618A (ja) 多結晶ＳｉＣから作られているキャリア基板に単結晶ＳｉＣから作られている薄層を備える複合構造体を製作するためのプロセス
CN118302839A (zh) 制造包括具有改进的电性能的由碳化硅制成的工作层的半导体结构体的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination