[go: up one dir, main page]

JP7594585B2 - ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス - Google Patents

ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス Download PDF

Info

Publication number
JP7594585B2
JP7594585B2 JP2022523651A JP2022523651A JP7594585B2 JP 7594585 B2 JP7594585 B2 JP 7594585B2 JP 2022523651 A JP2022523651 A JP 2022523651A JP 2022523651 A JP2022523651 A JP 2022523651A JP 7594585 B2 JP7594585 B2 JP 7594585B2
Authority
JP
Japan
Prior art keywords
layer
substrate
composite structure
donor
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022523651A
Other languages
English (en)
Other versions
JP2023502571A (ja
Inventor
ヒューゴ ビアード，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1913553A external-priority patent/FR3103962B1/fr
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2023502571A publication Critical patent/JP2023502571A/ja
Application granted granted Critical
Publication of JP7594585B2 publication Critical patent/JP7594585B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/48—Ion implantation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • C23C16/4482—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material by bubbling of carrier gas through liquid source material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、微小電子部品用の半導体材料の分野に関する。本発明は、より詳細には、シリコンカーバイドでできたキャリア基材上に単結晶シリコンカーバイドの薄層を備える複合構造を作成するプロセスに関する。
シリコンカーバイド（ＳｉＣ）における関心は、ここ数年にわたってかなり増加してきた。その理由は、この半導体材料が、エネルギーを処理する能力を増加することができるからである。ＳｉＣは、革新的なパワーデバイスを作成するために益々広範囲に使用されて、特に、電気自動車等の電子機器の新興分野のニーズを満たす。
単結晶シリコンカーバイドに基づくパワーデバイス及び統合給電システムは、それらの伝統的なシリコン同族体と比べてずっと高いパワー密度を管理し、また、より小さい活性領域寸法を用いてそうすることができる。ＳｉＣ上でのパワーデバイスの寸法をなおさらに制限するために、横方向部品の代わりに垂直方向部品を作成することが有利である。このため、ＳｉＣ構造の前面に配置された電極と後面に配置された電極との間で、垂直電気伝導が前記構造によって許容されなければならない。
しかしながら、微小電子機器産業のために意図される単結晶ＳｉＣ基材は、依然として高価であり、大きいサイズで供給することが難しい。したがって、高価でないキャリア基材上に単結晶ＳｉＣの薄層を典型的には備える複合構造を作成するために、薄層移し換え解決策を利用することが有利である。よく知られている薄層移し換え解決策の１つとして、スマートカット（Ｓｍａｒｔ Ｃｕｔ）（商標）プロセスがあり、軽いイオンを注入すること及び直接ボンディングによる組織化することに基づく。そのようなプロセスは、例えば、多結晶ＳｉＣ（ｐ－ＳｉＣ）キャリア基材と直接接触状態にある、単結晶ＳｉＣ（ｃ－ＳｉＣ）ドナー基材から採取したｃ－ＳｉＣの薄層を備え、垂直電気伝導を可能にする複合構造を作成することを可能にする。しかしながら、ｃ－ＳｉＣ及びｐ－ＳｉＣでできた２つの基材間の分子付着によって高品質直接ボンディングを達成することは難しいままである。その理由は、これらの基材の表面状態及び粗さを管理することが複雑であるからである。
このプロセスに由来する種々の方法も、従来技術から知られている。例えば、Ｆ．Ｍｕ等（ＥＣＳ Ｔｒａｎｓａｃｔｉｏｎｓ，８６（５）３－２１，２０１８）は、アルゴンによる照射によって組織化される表面を活性化した後、直接ボンディングを実施する（「表面活性化ボンディング」すなわちＳＡＢ）：ボンディングに先立つそのような処理は、非常に高い密度のサイドボンドを生成し、そのサイドボンドは、組織化界面における共有結合、したがって、高いボンディングエネルギーの形成を促進する。しかしながら、この方法は、単結晶ＳｉＣドナー基材の表面においてアモルファス層を生成するという欠点を有し、そのアモルファス層は、ｃ－ＳｉＣの薄層とｐ－ＳｉＣでできたキャリア基材との間の垂直電気伝導に悪い影響を及ぼす。
この問題を解決する解決策が、より詳細には、文書、欧州特許第３１６８８６２号に提案されており、欧州特許第３１６８８６２号は、前記アモルファス層の電気特性を回復させるために、前記アモルファス層内へのドーパント種の注入を含む。この手法の主要な欠点は、その複雑さ、したがって、そのコストである。
米国特許第８４３６３６３号も知られており、米国特許第８４３６３６３号は、金属キャリア基材上に配置されたｃ－ＳｉＣの薄層を備える複合構造を作成するプロセスを説明しており、金属キャリア基材の熱膨張係数は、薄層の熱膨張係数に一致する。
この作成プロセスは、
ｃ－ＳｉＣドナー基材内に埋め込み脆性平面を形成するステップであって、前記埋め込み脆性平面は、前記埋め込み脆性平面とドナー基材の前表面との間で薄層の境界を定める、形成するステップと、
金属、例えば、タングステン又はモリブデンの層をドナー基材の前表面上に堆積させて、補剛材として働くのに十分な厚さを有するキャリア基材を形成するステップと、
埋め込み脆性平面に沿って分離して、一方で金属キャリア基材及びｃ－ＳｉＣの薄層を備える複合構造を、他方でｃ－ＳｉＣドナー基材の残余物を形成するステップと
を含む。
しかしながら、そのような作成プロセスは、キャリア基材を形成する材料がｐ－ＳｉＣであるときに不適合であり、１２００℃（ｐ－ＳｉＣの作成用の通常温度）より高い温度での堆積を必要とする。より詳細には、これらの高温では、埋め込み脆性平面内に存在するキャビティの成長速度がｐ－ＳｉＣ層の成長速度より速く、ブリスタリングが起こり始める前に、補剛効果のために必要とされる厚さに達せず、それは、キャビティと垂直に整列した層の変形に関連する。
使用される層移し換え技法によらず、複合構造であって、非常に高い品質の薄いｃ－ＳｉＣ層を備え、より詳細には、拡張欠陥がない（又は、非常に低い密度の拡張欠陥を有する）、複合構造を設けるというさらなる問題が生じ、拡張欠陥は、前記薄層上で作成されることを意図されるパワーデバイスの性能及び信頼性に悪い影響を及ぼす傾向がある。
本発明は、従来技術の解決策に対する代替の解決策に関しており、全体的に又は部分的に上記欠点を克服することを目指す。本発明は、より詳細には、ＳｉＣでできたキャリア基材上にＳｉＣの高品質薄層を備える複合構造を作成するプロセスに関する。
本発明は、シリコンカーバイドでできたキャリア基材上に配置された単結晶シリコンカーバイドの薄層を備える複合構造を作成するプロセスに関する。
プロセスは、
ａ）単結晶シリコンカーバイドでできた初期基材を用意するステップと、
ｂ）初期基材上に単結晶シリコンカーバイドドナー層をエピタキシャル成長させて、ドナー基材を形成するステップであって、ドナー層は初期基材の結晶欠陥密度より低い結晶欠陥密度を有する、形成するステップと
ｃ）ドナー層内に軽い種をイオン注入して、埋め込み脆性平面を形成するステップであって、前記埋め込み脆性平面は、前記埋め込み脆性平面と前記ドナー層の自由表面との間で薄層の境界を定める、形成するステップと、
ｄ）１０００℃より低い温度で直接液体注入－化学気相堆積を行って、ドナー層の自由表面のすぐ上にキャリア層を形成するステップであって、前記キャリア層は、少なくとも部分的にアモルファスなＳｉＣマトリックスによって形成される、形成するステップと、
ｅ）埋め込み脆性平面に沿って分離して、一方で、キャリア層上に薄層を備える中間複合構造を、他方でドナー基材の残余物を形成するステップと、
ｆ）中間複合構造に適用される１０００℃と１８００℃との間の温度での熱処理を行って、キャリア層を結晶化させ、多結晶キャリア基材を形成するステップと、
ｇ）複合構造の機械的処理及び／又は化学的処理のステップであって、当該処理は、キャリア基材の自由面、複合構造の後面、及び／又は薄層（１０）の自由面、複合構造の前面に適用される、機械的処理及び／又は化学的処理のステップと
を含む。
単独で又は技術的に実行可能な任意の組み合わせで採用された本発明の有利で且つ非制限的な他の特徴によれば、
堆積ステップｄ）は、１００℃と７００℃との間、又はさらに好ましくは２００℃と６００℃との間の温度で実施される；
堆積ステップｄ）は、１Ｔｏｒｒと５００Ｔｏｒｒとの間の圧力で実施される；
堆積ステップｄ）の間に使用される前駆物質は、ポリシリルエチレン及びジシラブタンから選択される；
堆積ステップｄ）の終了時に、キャリア層は、１０ミクロン以上の厚さ、又はさらに５０ミクロン以上の厚さ、又はさらに１００ミクロン以上の厚さ、又はさらに２００ミクロン以上の厚さを有する；
化学的エッチング、機械的研削、及び／又は機械的化学的研磨が、ステップｄ）とステップｅ）との間で、キャリア層の自由面に適用される；
ステップａ）は、初期基材の基底平面転位欠陥を貫通刃状転移欠陥に変換するために、初期基材上での単結晶変換層の形成を含む；
エピタキシャル成長ステップｂ）は、１２００℃より高い、好ましくは１５００℃と１６５０℃との間の温度で実施される；
分離ステップｅ）は、ステップｄ）の堆積温度より高い温度で実施される；
分離ステップｅ）は、堆積ステップｄ）の間に、好ましくはステップｄ）の終了時に起こる；
分離ステップｅ）及び結晶化ステップｆ）は、同じ熱処理中に起こる；
ステップｇ）は、複合構造の前面及び後面の機械的化学的同時研磨を含む；
ドナー基材の残余物を初期基材として又はドナー基材として再使用するために、ドナー基材の残余物を再調節するステップを含む。
本発明の他の特徴及び利点は、添付図を参照して、本発明の以下の詳細な説明から明らかになる。
本発明による作成プロセスによって作成される複合構造を示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。 本発明による作成プロセスのステップを示す図である。
本説明では、図の同じ参照符号は、同じタイプの要素のために使用されてもよい。図は、読みやすさのために一定比例尺に従っていない概略表現である。より詳細には、ｚ軸に沿う層の厚さは、ｘ軸及びｙ軸に沿う横方向寸法に対して一定比例尺に従っておらず、互いに対する層の相対的厚さは、図において必ずしも尊重されない。
本発明は、シリコンカーバイドでできたキャリア基材２０上に配置された単結晶シリコンカーバイドの薄層１０を備える複合構造１を作成するプロセスに関する（図１）。キャリア基材２０は、多結晶であることが有利である（「ｐ－ＳｉＣ」は、多結晶ＳｉＣを指すために使用される）。
プロセスは、単結晶シリコンカーバイドでできた初期基材１１を用意するステップａ）を最初に含む（図２ａ）。説明の残りの部分全体を通して、「ｃ－ＳｉＣ」は、単結晶シリコンカーバイドを指すために使用される。
初期基材１１は、１００ｍｍ、１５０ｍｍ、又は２００ｍｍ、又はさらに３００ｍｍ、又はさらに４５０ｍｍの直径、及び、典型的には３００ミクロンと８００ミクロンとの間の厚さを有するウェハの形態であるのが好ましい。初期基材１１は前面１１ａ及び後面１１ｂを有する。前面１１ａの表面粗さは、２０ミクロン×２０ミクロンのスキャンで原子間力顕微鏡（ＡＦＭ：ａｔｏｍｉｃ ｆｏｒｃｅ ｍｉｃｒｏｓｃｏｐｙ）によって測定された、１ｎｍ Ｒａ（平均粗さ）より小さくなるように選択されるのが有利である。
プロセスは、その後、初期基材１１上に単結晶シリコンカーバイドドナー層１１０をエピタキシャル成長させて、ドナー基材１１１を形成するステップｂ）を含む（図２ｂ）。エピタキシャル成長ステップは、ドナー層１１０が初期基材１１の結晶欠陥密度より低い結晶欠陥密度を有するように実施される。
典型的には、ｃ－ＳｉＣでできた初期基材１１は、４Ｈ又は６Ｈポリタイプであり、＜１１－２０＞結晶軸±０．５°に対して４．０°より小さいオフカット角度、及び、５／ｃｍ２以下、又はさらに１／ｃｍ２より小さいマイクロパイプ密度を有する。例えば、Ｎ（窒素）ドープされると、初期基材１１は、好ましくは、０．０１５ｏｈｍ．ｃｍと０．０３０ｏｈｍ．ｃｍとの間の抵抗率を有することが好ましい。典型的には３０００／ｃｍ２以下の基底平面転位（ＢＰＤ：ｂａｓａｌ ｐｌａｎｅ ｄｉｓｌｏｃａｔｉｏｎ）欠陥の低い密度を有する初期基材１１を選択してもよい。１５００／ｃｍ２のオーダーのＢＰＤ密度を有するｃ－ＳｉＣの基材が合理的に入手可能であり、その基材はそれらの供給を容易にする。
本発明のプロセスの終了時に、複合構造１の薄いｃ－ＳｉＣ層１０がそこから形成されることになるドナー層１１０が、前記薄層１０上に作成される垂直部品のために必要とされる仕様に適合するために、初期基材１１より高い結晶品質を有することが望ましい。その理由は、種々のタイプの拡張欠陥がｃ－ＳｉＣの層又は基材に存在するからである。これらの拡張欠陥は、部品の性能及び信頼性に影響を及ぼす場合がある。より詳細には、ＢＰＤタイプの欠陥はバイポーラ部品にとって致命的である：より詳細には、、電子－正孔対の再結合のためのエネルギーが利用可能であるときに、ショックレー型積層欠陥（すなわちＳＳＦ：Ｓｈｏｃｋｌｅｙ ｓｔａｃｋｉｎｇ ｆａｕｌｔ）が転位から拡張する。部品の活性領域の内部でのＳＳＦ積層欠陥の拡張は、部品の導通状態抵抗の増加をもたらす。
したがって、ｃ－ＳｉＣドナー層１１０は、１／ｃｍ２以下のＢＰＤ欠陥密度を有するように作成される。
このため、エピタキシャル成長ステップｂ）は、１２００℃より高い、好ましくは１５００℃と１６５０℃との間の温度で実施される。使用される前駆物質は、シラン（ＳｉＨ４）、プロパン（Ｃ３Ｈ８）、又はエチレン（Ｃ２Ｈ４）である；キャリアガスは、アルゴンがあるか又はアルゴンがない水素であってもよい。
ドナー層１１０におけるＢＰＤ欠陥の低い濃度は、初期基材１１内に存在するＢＰＤ欠陥の貫通刃状転位（ＴＥＤ）への変換を有利にすることによって得られる。
特定の一実施形態によれば、ステップａ）は、初期基材１１のＢＰＤ欠陥のＴＥＤ欠陥への変換を最大にするために、好ましくはｃ－ＳｉＣに基づく単結晶変換層１３の形成を含む（図３ａ）。このため、初期のｃ－ＳｉＣ基材１１について、ほぼ４°の低いカッティング角度を選択し、エピタキシャル成長の前に実施されるその場エッチングを増大させ、高い成長レート（典型的には、５μｍ／時より高い）を目標とし、最後に、ほぼ１の前駆物質流におけるＣ／Ｓｉ比を有する単結晶変換層１３の成長条件を選択することが有利である。
ステップｂ）は、その後、前記変換層１３上でのドナー層１１０のエピタキシャル成長を実施することにある（図３ｂ）。この特定の実施形態によれば、１／ｃｍ２以下の、又はさらに０．１／ｃｍ２より小さいＢＰＤ欠陥密度を有するｃ－ＳｉＣのドナー層１１０を得ることも可能である。さらに、本発明によるプロセスの終了時に、バイポーラ劣化の確率（正孔がＢＰＤ／ＴＥＤ変換点を下回って到達する確率）は無視でき（＜０．１％）、単結晶変換層１３は、複合構造１内へ移し換えられることを意図されない。バイポーラ劣化を低減することを対象とする従来技術は、変換層と活性層との間に（１Ｅ１８ａｔ／ｃｍ３を超える窒素をドープした）再結合層を組み込むことにある。この層は、１０μｍの厚さ及び５Ｅ１８／ｃｍ３より高い濃度を犠牲にして、正孔の存在確率を、この再結合層を含まない基底構造に対して０．１％まで低減することができる。本発明において、単結晶変換層１３が移し換えられないため、正孔がバイポーラ劣化の核形成点（ＢＰＤ－ＴＥＤ変換点又は任意のＢＰＤ点）に達する確率は、少なくとも０．１％より小さい、又はさらに０％に非常に近い。
その前面１１ａにおそらくは存在する、粒子状物質、金属又は有機汚染物質、或いは自然酸化物層の一部又は全てを削除することを対象とする、初期基材１１の洗浄又はエッチングの従来のシーケンスが、エピタキシャル成長ステップｂ）に先立って実現されてもよいことが留意される。
本発明による作成プロセスは、ドナー層１１０内への軽い種のイオン注入であって、薄層１０の所望の厚さを示す所与の深さまでであり、いずれにしても、初期基材１１（及び／又は、変換層１３が存在するときには、変換層１３）に達しない、イオン注入のステップｃ）も含む。この注入は、ドナー層１１０内に埋め込み脆性平面１２を生成し、前記埋め込み脆性平面１２は、前記埋め込み脆性平面１２と前記ドナー層１１０の自由表面１１ａとの間で薄層１０の境界を定める（図２ｃ）。
注入される軽い種は、水素、ヘリウム、又は同時注入されるこれらの２つの種であるのが好ましい。スマートカット（商標）プロセスに関してよく知られているように、これらの軽い種は、ドナー層１１０の自由表面１１ａに平行な、すなわち、図の平面（ｘ，ｙ）に平行な薄層内に分布したマイクロキャビティを、所与の深さの周りに形成することになる。この薄層は、簡単にするために、埋め込み脆性平面１２と呼ばれる。
軽い種を注入するエネルギーは、ドナー層１１０内の所与の深さに達するように選択される。
典型的には、水素イオンは、約１００ｎｍ～１５００ｎｍの厚さを有する薄層１０の境界を定めるために、１０ｋｅＶと２５０ｋｅＶとの間のエネルギーで且つ５Ｅ１６／ｃｍ２と１Ｅ１７／ｃｍ２との間のドーズで注入されることになる。
保護層が、イオン注入ステップに先立って、ドナー層１１０の自由面に堆積されることができることが留意されるべきである。この保護層は、例えば、シリコン酸化物又はシリコン窒化物等の材料からなってもよい。
本発明によるプロセスは、その後、１０００℃より、そして好ましくは９００℃より低い温度で直接液体注入－化学気相堆積を行って、ドナー層１１０の自由表面のすぐ上にキャリア層２０’を形成するステップを含む（図２ｄ）。堆積ステップｄ）は、１００℃と８００℃との間、１００℃と７００℃との間、又はさらに有利には２００℃と６００℃との間の温度で実施されてもよい。堆積チャンバ内の圧力は、１Ｔｏｒｒと５００Ｔｏｒｒとの間に規定されるのが好ましい。
ＤＬＩ－ＣＶＤ堆積技法は、塩素含有前駆物質を使用する必要性なしで、供給される物質（前駆物質）と達成される堆積厚さとの間の高い歩留まりを提供し、コスト及び環境的制約を制限する。
好ましくは、ＤＬＩ－ＣＶＤ堆積は、ジシラブタン前駆物質又はポリシリルエチレン前駆物質を含み、前記前駆物質は純粋であるか又は希釈される。メチルトリクロロシラン、エチレントリクロロシラン、ジクロロメチルビニルシラン、テトラエチルシラン、テトラメチルシラン、ジエチルメチルシラン、ビストリメチルシリルメタン、又はヘキサメチルジシラン等の他の前駆物質が、任意選択で、使用されてもよい。
そのような技法は、部品上へのセラミックコーティングの堆積であって、それにより、例えば、鋼又は合金部品の非常に高い温度での処理中に、部品を保護する、セラミックコーティングの堆積の用途のために、Ｇｕｉｌｈａｕｍｅ Ｂｏｉｓｓｅｌｉｅｒ（２０１３，「Ｄｅｐｏｔ ｃｈｉｍｉｑｕｅ ｅｎ ｐｈａｓｅ ｖａｐｅｕｒ ｄｅ ｃａｒｂｕｒｅｓ ｄｅ ｃｈｒｏｍｅ， ｄｅ ｓｉｌｉｃｉｕｍ ｅｔ ｄ’ｈａｆｎｉｕｍ ａｓｓｉｓｔｅ ｐａｒ ｉｎｊｅｃｔｉｏｎ ｌｉｑｕｉｄｅ ｐｕｌｓｅｅ［クロム、シリコン、及びハフニムカーバイドのパルス状液体注入－化学気相堆積］」）による論文に説明されている。
出願人は、全く異なる用途、すなわち、微小電子機器分野のために意図される複合構造１を、作成プロセスの終了時に得るための、ｃ－ＳｉＣドナー層１１０上へのキャリア層２０’の形成のために、ＤＬＩ－ＣＶＤ堆積ステップｄ）を開発した。
堆積されたキャリア層２０’は、アモルファスＳｉＣ、及び、反応生成物であって、堆積中に使用される前駆物質に由来し、炭素鎖から形成される、反応生成物を含むＳｉＣマトリックスを形成する。さらに、ＳｉＣマトリックスは、任意選択で、結晶ＳｉＣ粒子を含んでもよい。
ＤＬＩ－ＣＶＤ技法は、１０ミクロン／時以上、又はさらに５０ミクロン／時より速い、又はそうでなければ１００ミクロン／時より速い堆積レートを与えることができる。平均堆積温度を考慮すると、堆積レートは、（明白な経済的理由以外で）速くある必要はない。その理由は、埋め込み脆性平面１２のキャビティの熱活性化成長が、これらの温度範囲内でゆっくりのままであり、埋め込み脆性平面１２に対する補剛効果を確保することが可能であるキャリア層２０’の厚さを達成することを容易に可能にするからである。
ステップｄ）の終了時に、キャリア層２０’は、１０ミクロン、５０ミクロン、１００ミクロン以上、又はさらに２００ミクロン以上の厚さを有する。ステップｄ）によって得られる積層体２１１は、ドナー層１１０上に配置されたキャリア基材２０’を備え、ドナー層１１０は、それ自身、初期基材１１上に配置される。
本発明によるプロセスは、その後、埋め込み脆性平面１２に沿って分離して、一方で中間複合構造１’を、他方でドナー基材の残余物１１１’を形成するステップｅ）を含む（図２ｅ）。
有利な一実施形態によれば、分離ステップｅ）は、ステップｄ）の堆積の温度より高い分離温度で積層体２１１に熱処理を適用することによって実施される。より詳細には、埋め込み脆性平面１２内に存在するマイクロキャビティは、破砕波が始動するまで成長速度に従い、破砕波は、埋め込み脆性平面１２の全範囲にわたって伝搬し、中間複合構造１’と初期基材の残余物１１１’との間の分離をもたらすことになる。実際には、その温度は、ステップｃ）の注入条件に応じて、９５０℃と１２００℃との間、そして好ましくは１０００℃と１２００℃との間であってもよい。
代替の実施形態によれば、分離ステップｅ）は、積層体２１１に機械的応力を加えることによって実施され、任意選択で、埋め込み脆性平面１２を脆化する熱処理によって先行される。応力は、例えば、ツール（例えば：レーザーブレード）を埋め込み脆性平面１２に接して挿入することによって行われてもよい。一例として、分離応力は、数ＧＰａのオーダー、好ましくは２ＧＰａより大きくてもよい。
さらに別の実施形態によれば、埋め込み脆性平面１２に沿う分離ステップｅ）は、ＤＬＩ－ＣＶＤ堆積ステップｄ）中に又はＤＬＩ－ＣＶＤ堆積ステップｄ）が終了するとすぐに、より詳細には、堆積温度が９００℃～１０００℃の範囲内にあるときに実施される。
本発明による作成プロセスは、その後、中間複合構造１’に適用される１０００℃と１８００℃との間の温度での熱処理を行って、キャリア層２０’を結晶化させ、多結晶キャリア基材２０を形成するステップｆ）を含む。
アニーリング雰囲気は、アルゴン、窒素、水素、ヘリウム、又はこれらのガスの混合物等のガスを特に含んでもよい。
そのようなアニーリングは、キャリア層２０’から水素を削除し、多結晶ＳｉＣの形態でＳｉＣマトリックスの結晶化をもたらす効果を有する。
複数の構造を同時に処理する（バッチアニーリング）従来の炉は、結晶化熱処理を実施するために使用されてもよい。そして、処理の典型的な継続時間は数分と数時間との間である。
数分のオーダーの典型的な継続時間の間、ＤＬＩ堆積チャンバ内で結晶化熱処理をその場で実施することが任意選択で想定されてもよい。
有利には、温度上昇及び下降ランプは、結晶層内でのクラック又は構造的欠陥の出現を制限するために、例えば、２０°／分より小さく、５°／分より小さく、又はさらに１°／分より小さく制限されることになる。
ステップｆ）後に、多結晶シリコンカーバイドでできたキャリア基材２０上に配置された単結晶シリコンカーバイドの薄層１０を備える複合構造１が得られる。
堆積パラメータ（ステップｄ）及び結晶化アニーリングパラメータ（ステップｆ）は、前記キャリア基材２０が、
良好な電気伝導率、すなわち、０．０３ｏｈｍ．ｃｍ以下、又はさらに０．０１ｏｈｍ．ｃｍ以下、
高い熱伝導率、すなわち、１５０Ｗ．ｍ－１．Ｋ－１以上、又はさらに２００Ｗ．ｍ－１．Ｋ－１以上、
及び、薄層１０の熱膨張係数に近い熱膨張係数、すなわち、室温で、３．８Ｅ－６／Ｋと４．２Ｅ－６／Ｋとの間
を有するように決定される。
これらの特性を得るために、以下の構造的特徴：多結晶構造、３Ｃ ＳｉＣタイプの粒子、［１１１］配向、基材の主平面内での１μｍ～５０μｍの平均サイズ、０．０３ｏｈｍ．ｃｍ以下、又はさらに０．０１ｏｈｍ．ｃｍ以下の最終抵抗率のためのＮタイプドーピングが、キャリア基材２０についての目標とされるが好ましい。
さらに、ドナー層１１０とキャリア基材２０との間の非絶縁界面が目標とされるのが好ましい。典型的には１ｍｏｈｍ．ｃｍ２より小さい界面の固有抵抗が典型的には予想される。界面の電気伝導率を確保するために、ドナー層１１０の自由面に存在する自然酸化物の除去は、堆積ステップｄ）に先立って、湿式又は乾式ルートによってＨＦ（：ｈｙｄｒｏｆｌｕｏｒｉｃ ａｃｉｄ、フッ化水素酸）脱酸素によって実施される。代替的に、少なくともキャリア層２０’の堆積される最初の数ナノメートルの過量投与は、ＤＬＩ－ＣＶＤ堆積ステップｄ）の間にドーパント種を導入することによって実施されてもよい。一般に、ドーパント種が、ドーピングのレベル及びキャリア基材２０について目標とされる電気伝導率に応じて堆積ステップｄ）の間に（種々のドーズで）導入されてもよく、その伝導率がステップｆ）の結晶化アニーリングの終了時に有効であることになることが留意されるべきである。
同様に有利には、脱酸素及び／又はキャリア層２０’の形成に先立って、基材１１１の前面におそらくは存在する、粒子状物質、金属又は有機汚染物質の全て又は一部を除去するために、洗浄シーケンスがドナー基材１１１に適用される。
それ自体知られているように、分離ステップｅ）の終了時に、複合構造１の薄層１０の自由面１０ａは、５ｎｍ ＲＭＳと１００ｎｍ ＲＭＳとの間の表面粗さ（２０ミクロン×２０ミクロンのスキャンに関する原子間力顕微鏡（ＡＦＭ）を用いて測定された）を有する。
そのため、複合構造１の機械的処理及び／又は化学的処理のステップｇ）は、薄層１０の自由表面１０ａを平滑化し、複合構造１の膜厚均一性を補正するために想定される（図２ｆ）。
ステップｇ）は、０．５ｎｍ ＲＭＳより小さい（２０μｍ×２０μｍのＡＦＭ視野上で）、又はさらに０．３ｎｍより小さい最終粗さを得るために、５０ｎｍ～１０００ｎｍのオーダーの材料の除去を典型的には伴う、薄層１０の自由面１０ａの機械的化学的研磨（ＭＣＰ：ｍｅｃｈａｎｉｃａｌｃｈｅｍｉｃａｌ ｐｏｌｉｓｈｉｎｇ）を含んでもよい。ステップｇ）は、薄層１０の自由面１０ａの品質をさらに改善するために、化学的又はプラズマ処理（洗浄又はエッチング）、例えば、ＳＣ（Ｓｔａｎｄａｒｄ Ｃｌｅａｎ）１／ＳＣ２（標準洗浄１／標準洗浄２）タイプの洗浄及び／又はＨＦ（フッ化水素酸）洗浄及び／又はＮ２、Ａｒ、ＣＦ４プラズマ等を含んでもよい。
キャリア層２０’の結晶化が、（キャリア基材２０を形成する）結晶層内のクラック又は構造的欠陥をしばしば引き起こし、それらが、結晶層の機械的及び電気的品質に影響を及ぼすことに留意することが重要である。
そのため、ステップｇ）は、キャリア基材２０の厚さ均一性及び同様にその後面２０ｂの粗さを改善するため、クラック及び構造的欠陥を削除するために、
前記キャリア基材２０の後面２０ｂの機械的化学的研磨（ＭＣＰ）及び／又は化学的処理（エッチング又は洗浄）及び／又は機械的処理（研削）を含んでもよい。後面で除去される厚さは約１００ミクロンと数ミクロンとの間であってもよい。
０．５ｎｍ ＲＭＳ（２０ミクロン×２０ミクロンの視野に関する原子間力顕微鏡（ＡＦＭ）を用いて測定された）より小さい粗さは、垂直部品を作成するために所望され、その垂直部品について、少なくとも１つの金属電極が、複合基材１の後面２０ｂに存在することになる。
複合構造１の縁部の研磨又は研削は、その円形輪郭の形状及び切れ刃廃棄物を、微小電子作成プロセスの要件に適合させるために、このステップｇ）の間、実施されてもよい。
キャリア基材２０の後面２０ｂに適用される汚染性又は制約的処理が、特に化学的エッチング又は機械的研磨（研削）等の処理の過程でのその汚染を制限するために、分離ステップｅ）の直前に、すなわち、複合構造１の前面１０ａがむき出しにされる前に、キャリア層２０’の自由面に任意選択で適用されてもよいことが留意されるべきである。
有利な一実施形態によれば、機械的化学的処理ステップｇ）は、複合構造１を平滑にし、その厚さ均一性を改善するための、前記複合構造１の前面１０ａ及び後面２０ｂの同時研磨（ＭＣＰ）を含む。研磨パラメータは、前面と後面との間で異なってもよく、ｃ－ＳｉＣ表面の平滑化及びｐ－ＳｉＣ表面の平滑化は、異なる消耗品を通常必要とする。研磨の機械成分は、より詳細には、研磨の化学成分による粒子ジョイントの周辺攻撃を制限するために、キャリア基材２０がｐ－ＳｉＣでできているときの後面２０ｂについて有利である。例として、回転速度（研磨ヘッド及びプレート）、圧力、濃度、及び研磨剤の物理的特性（すなわち、約１０ｎｍと１μｍとの間のダイヤモンドナノ粒子直径）は、機械成分を強調するために修正されてもよい。
任意選択で、約１時間、そして最大数時間の間の１０００℃と１８００℃との間の温度での熱処理のステップｇ’）は、ステップｇ）の後に実施される。このステップの目的は、薄層１０内に及び／又は薄層１０上に依然として存在する構造欠陥又は表面欠陥を確保することによって、また、必要に応じて、薄層１０上での部品の作成のために必要とされる高温での後続の熱処理に構造１が適合するように、キャリア基材２０の結晶構造を実質的に進化させることによって、複合構造１を安定化させることである。
本発明によるプロセスは、複合構造１の薄層１０上での単結晶シリコンカーバイドのさらなる層１０’のエピタキシャル成長の第２のステップｈ）を含んでもよい（図２ｇ）。そのようなステップは、典型的には５ミクロン～５０ミクロンのオーダーの部品の作成のために、かなり大きい厚さの作用層１００が必要であるときに適用される。
複合構造１のため、作用層１００（薄層１０及びさらなる層１０’の組み合わせに対応する）において誘発される応力を制限するために、このステップｈ）の間に適用される温度を制限することが選択されてもよい。
最後に、作成プロセスは、ドナー基材の残余物１１１’を初期基材１として又はドナー基材１１１として再使用するために、ドナー基材の残余物１１１’を再調節するステップを含んでもよい。そのような再調節ステップは、表面又は縁部の機械的化学的研磨によって及び／又は機械的研削によって及び／又は湿式又は乾式化学的エッチングによる、面１１０’ａの１回又は複数回の処理に基づく（図２ｅ）。
好ましくは、ステップｂ）にて形成されるドナー層１１０の厚さは、ドナー基材１１１の残余物１１１’がドナー基材１１１として少なくとも２回再使用されることができるように規定される。
好ましくは、変換層１３が存在するとき、前記層を未処理のまま維持するよう、すなわち、ドナー基材の残余物１１１’上にドナー層１０の一部分を常に維持するように、配慮がされることになる。したがって、ドナー層１０の一部分が複合構造１を作成するのに不十分であるとき、ドナー層１０のエピタキシャル成長のステップのみが必要であり、変換層１３の成長の事前ステップは必要ない。
非制限的で例示的な実施態様によれば、作成プロセスのステップａ）で用意される初期基材１１は、４Ｈポリタイプのｃ－ＳｉＣでできたウェハであり、＜１１－２０＞軸±０．５°に対して４．０°の配向、１５０ｍｍの直径、及び３５０μｍの厚さを有する。
カロ酸（硫酸と過酸化水素の混合物）によって続かれる従来のＲＣＡ洗浄シーケンス（標準洗浄１＋標準洗浄２）そしてその後のＨＦ（フッ化水素酸）は、ｃ－ＳｉＣドナー層１１０のエピタキシャル成長のステップｂ）に先立って初期基材１１上で実施される。
成長は、１６５０℃の温度で、シラン（ＳｉＨ４）及びプロパン（Ｃ３Ｈ８）又はエチレン（Ｃ２Ｈ４）等の前駆物質を用いてエピタキシチャンバ内で実施され、３０ミクロンの厚さを有するｃ－ＳｉＣドナー層１１０を生成する（成長レート：１０ミクロン／時）。ドナー層は１／ｃｍ２のオーダーのＢＰＤ欠陥密度を有する。
水素イオンは、ドナー層１１０の自由表面を通して１５０ｋｅＶのエネルギー及び６Ｅ１６ Ｈ＋／ｃｍ２のドーズで注入される。埋め込み脆性平面１２は、こうして、初期基材１１内で約８００ｎｍの深さに作成される。
ＲＣＡ＋カロ酸の洗浄シーケンスは、ドナー基材１１１に対して実施されて、ドナー層１１０の自由面から、考えられる汚染物質を除去する。
ＤＬＩ－ＣＶＤ堆積は、キャリア基材２０について少なくとも１５０ミクロンの厚さに達するために、ドナー層１１０に対して、８００℃の温度で、ジシラブタン（ＤＳＢ：ｄｉｓｉｌａｂｕｔａｎｅ）を用いて、５０Ｔｏｒｒの圧力で、６０分の間、実施される。これらの条件下で、キャリア層２０’は、堆積前駆物質に由来する反応生成物を含むアモルファスＳｉＣマトリックスの形態で堆積される。
１０００℃でのアニーリングが、その後、５０分の間、積層体２１１に適用され、前記アニーリング中に、分離が埋め込み脆性平面１２上で実施される。この分離ステップｅ）の終了時に、薄層１０及びキャリア層２０’で形成された中間複合構造１’が、ドナー基材の残余物１１１’から分離される。
１２００℃での１時間の間のアルゴン雰囲気下での結晶化熱処理は、その後、前記中間複合構造１’に適用されて、複合構造１のポリＳｉＣキャリア基材２０を形成する。
代替的に、分離及び結晶化は、例えば、１２００℃で中性雰囲気下で同じ熱処理の間に実施されてもよい。
約１５ミクロン～３０ミクロンを除去する、キャリア基材２０の後面の機械的研削は、ＳｉＣマトリックスの結晶化によって生成されるクラック及び構造的欠陥を削除することを可能にする。
１回又は複数回の機械的化学的研磨作業は、その後、薄層１０及びキャリア基材２０の背面の表面粗さを回復するために実施され、それに続いて、従来の洗浄シーケンスが行われる。
言うまでもなく、本発明は、説明した実施形態及び実施例に限定されず、その実装態様変形が、特許請求項によって規定される本発明の範囲から逸脱することなく、想定されてもよい。

Claims (13)

  1. シリコンカーバイドでできたキャリア基材（２０）上に配置された単結晶シリコンカーバイドの薄層（１０）を備える複合構造（１）を作成するプロセスであって、
    ａ）単結晶シリコンカーバイドでできた初期基材（１１）を用意するステップと、
    ｂ）前記初期基材（１１）上に単結晶シリコンカーバイドのドナー層（１１０）をエピタキシャル成長させて、ドナー基材（１１１）を形成するステップであって、前記ドナー層（１１０）は前記初期基材（１１）の結晶欠陥密度より低い結晶欠陥密度を有する、形成するステップと、
    ｃ）前記ドナー層（１１０）内に軽い種をイオン注入して、埋め込み脆性平面（１２）を形成するステップであって、前記埋め込み脆性平面（１２）は、前記埋め込み脆性平面（１２）と前記ドナー層（１１０）の自由表面との間で前記薄層（１０）の境界を定める、形成するステップと、
    ｄ）１０００℃より低い温度で直接液体注入－化学気相堆積を行って、前記ドナー層（１１０）の前記自由表面のすぐ上にキャリア層（２０’）を形成するステップであって、前記キャリア層（２０’）は、少なくとも部分的にアモルファスなＳｉＣマトリックスによって形成される、形成するステップと、
    ｅ）前記埋め込み脆性平面（１２）に沿って分離して、一方で、前記キャリア層（２０’）上に前記薄層（１０）を備える中間複合構造（１’）を、他方で前記ドナー基材の残余物（１１１’）を形成するステップと、
    ｆ）前記中間複合構造（１’）に適用される１０００℃と１８００℃との間の温度での熱処理を行って、前記キャリア層（２０’）を結晶化させ、前記多結晶キャリア基材（２０）を形成するステップと、
    ｇ）前記複合構造（１）の機械的処理及び／又は化学的処理のステップであって、前記機械的処理及び／又は前記化学的処理は、前記複合構造（１）の後面としての前記キャリア基材（２０）の自由面、及び／又は前記複合構造（１）の前面としての前記薄層（１０）の自由面に適用される、機械的処理及び／又は化学的処理のステップと、
    を含む、作成するプロセス。
  2. 前記ステップｄ）が、１００℃と７００℃との間の温度で実施される、請求項１に記載の作成するプロセス。
  3. 前記ステップｄ）が、１Ｔｏｒｒと５００Ｔｏｒｒとの間の圧力で実施される、請求項１又は２に記載の作成するプロセス。
  4. 前記ステップｄ）の間に使用される前駆物質が、ポリシリルエチレン及びジシラブタンから選択される、請求項１～３のいずれか一項に記載の作成するプロセス。
  5. 前記ステップｄ）の終了時に、前記キャリア層（２０’）が、１０ミクロン以上の厚さを有する、請求項１～４のいずれか一項に記載の作成するプロセス。
  6. 化学的エッチング、機械的研削、及び／又は機械的化学的研磨が、ステップｄ）とステップｅ）との間で、前記キャリア層（２０’）の自由面に適用される、請求項１～５のいずれか一項に記載の作成するプロセス。
  7. ステップａ）が、前記初期基材（１１）の基底平面転位欠陥を貫通刃状転移欠陥に変換するために、前記初期基材（１１）上での単結晶変換層（１３）の形成を含む、請求項１～６のいずれか一項に記載の作成するプロセス。
  8. 前記ステップｂ）が、１２００℃より高い温度で実施される、請求項１～７のいずれか一項に記載の作成するプロセス。
  9. 前記ステップｅ）が、ステップｄ）の堆積温度より高い温度で実施される、請求項１～８のいずれか一項に記載の作成するプロセス。
  10. 前記ステップｅ）が、前記ステップｄ）の間に起こる、請求項１～８のいずれか一項に記載の作成するプロセス。
  11. 前記ステップｅ）及び前記ステップｆ）が、同じ熱処理中に実施される、請求項１～９のいずれか一項に記載の作成するプロセス。
  12. ステップｇ）が、前記複合構造（１）の前面及び後面の機械的化学的同時研磨を含む、請求項１～１１のいずれか一項に記載の作成するプロセス。
  13. 初期基材として又はドナー基材として再使用するために、前記ドナー基材の前記残余物（１１１’）を再調節するステップを含む、請求項１～１２のいずれか一項に記載の作成するプロセス。
JP2022523651A 2019-11-29 2020-10-26 ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス Active JP7594585B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR1913553A FR3103962B1 (fr) 2019-11-29 2019-11-29 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic cristallin
FR1913553 2019-11-29
FR2003025 2020-03-27
FR2003025A FR3103961B1 (fr) 2019-11-29 2020-03-27 Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
PCT/FR2020/051929 WO2021105576A1 (fr) 2019-11-29 2020-10-26 Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic

Publications (2)

Publication Number Publication Date
JP2023502571A JP2023502571A (ja) 2023-01-25
JP7594585B2 true JP7594585B2 (ja) 2024-12-04

Family

ID=73452230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022523651A Active JP7594585B2 (ja) 2019-11-29 2020-10-26 ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス

Country Status (6)

Country Link
US (1) US20220415653A1 (ja)
EP (1) EP4066275B1 (ja)
JP (1) JP7594585B2 (ja)
KR (1) KR20220107174A (ja)
CN (1) CN114730699A (ja)
WO (1) WO2021105576A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT202000016279A1 (it) * 2020-07-06 2022-01-06 St Microelectronics Srl Procedimento di fabbricazione di un dispositivo semiconduttore in carburo di silicio con migliorate caratteristiche
US20220336215A1 (en) * 2021-04-15 2022-10-20 Monolithic Power Systems, Inc. Fabrication of wide bandgap devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005307233A (ja) 2004-04-19 2005-11-04 Tokyo Electron Ltd 成膜装置及び成膜方法及びプロセスガスの供給方法
JP2007230810A (ja) 2006-02-28 2007-09-13 Osaka Prefecture Univ 単結晶窒化ガリウム基板の製造方法
JP2007273524A (ja) 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US20140264374A1 (en) 2013-03-14 2014-09-18 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP2017057102A (ja) 2015-09-15 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
US8436363B2 (en) 2011-02-03 2013-05-07 Soitec Metallic carrier for layer transfer and methods for forming the same
US20130062628A1 (en) * 2011-09-10 2013-03-14 Semisouth Laboratories, Inc. Methods for the epitaxial growth of silicon carbide
JP6271309B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置
KR101938755B1 (ko) 2014-07-10 2019-01-15 가부시키가이샤 사이콕스 반도체 기판 및 반도체 기판의 제조 방법
JP6544166B2 (ja) * 2015-09-14 2019-07-17 信越化学工業株式会社 ＳｉＣ複合基板の製造方法
DE112016006385T5 (de) * 2016-02-10 2018-10-18 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005307233A (ja) 2004-04-19 2005-11-04 Tokyo Electron Ltd 成膜装置及び成膜方法及びプロセスガスの供給方法
JP2007230810A (ja) 2006-02-28 2007-09-13 Osaka Prefecture Univ 単結晶窒化ガリウム基板の製造方法
JP2007273524A (ja) 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 複層構造炭化シリコン基板の製造方法
US20140264374A1 (en) 2013-03-14 2014-09-18 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP2017057102A (ja) 2015-09-15 2017-03-23 信越化学工業株式会社 ＳｉＣ複合基板の製造方法

Also Published As

Publication number Publication date
US20220415653A1 (en) 2022-12-29
EP4066275C0 (fr) 2023-12-27
WO2021105576A1 (fr) 2021-06-03
EP4066275A1 (fr) 2022-10-05
JP2023502571A (ja) 2023-01-25
CN114730699A (zh) 2022-07-08
EP4066275B1 (fr) 2023-12-27
KR20220107174A (ko) 2022-08-02

Similar Documents

Publication Publication Date Title
EP3349237B1 (en) Method for manufacturing sic composite substrate, and method for manufacturing semiconductor substrate
JP7605853B2 (ja) ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法
EP3352198A1 (en) SiC COMPOSITE SUBSTRATE AND METHOD FOR MANUFACTURING SAME
JP7568736B2 (ja) ＳｉＣでできたキャリア基板の上に単結晶ＳｉＣでできた薄層を備える複合構造を製造するための方法
TWI861252B (zh) 用於製作複合結構之方法，該複合結構包含一單晶SiC薄層在一結晶SiC載體底材上
JP7594585B2 (ja) ＳｉＣでできたキャリア基材上に単結晶ＳｉＣの薄層を備える複合構造を作成するプロセス
JP7542053B2 (ja) 多結晶炭化ケイ素で作られたキャリア基板上に単結晶炭化ケイ素の薄層を含む複合構造を製造するためのプロセス
CN116084011A (zh) 一种碳化硅复合衬底及其制造方法
JP7620646B2 (ja) 非常に高い温度に対応する剥離可能な仮基板、及び前記基板から加工層を移動させるプロセス
US20240379351A1 (en) Method for fabricating a polycrystalline silicon carbide carrier substrate
TWI861253B (zh) 用於製作複合結構之方法，該複合結構包含一單晶SiC薄層在一SiC載體底材上
US20240112908A1 (en) Method for manufacturing a composite structure comprising a thin single-crystal semiconductor layer on a carrier substrate
TWI872240B (zh) 耐極高溫之可分離臨時底材，以及從該底材移轉有用層之方法
US20250006492A1 (en) Method for manufacturing a composite structure comprising a thin film of monocrystalline sic on a carrier substrate of polycrystalline sic
US20240271321A1 (en) Method for manufacturing a composite structure comprising a thin film of monocrystalline sic on a carrier substrate of polycrystalline sic

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241029

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241122

R150 Certificate of patent or registration of utility model

Ref document number: 7594585

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150