JP4276764B2 - シリコン単結晶基板及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、シリコン単結晶基板及びその製造方法に関し、特に、基板の結晶面欠陥が少なく、酸化膜耐圧特性に優れたシリコン単結晶基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
高集積ＭＯＳデバイスの基板として用いられるチョクラルスキー（ＣＺ）法により製造されるシリコン単結晶基板には、酸化膜耐圧特性・ｐｎ接合リーク特性・ゲッタリング特性などのデバイス特性に悪影響を与えないような高品質な結晶性が求められている。
【０００３】
近年、結晶育成直後のシリコン単結晶中に、酸化膜耐圧特性のうちの初期絶縁破壊（ＴＺＤＢ）特性を劣化させる結晶欠陥が存在することが明らかとなってきた。それらの結晶欠陥は、選択エッチング法、アンモニア系の基板洗浄、あるいは赤外散乱・赤外干渉を用いた結晶欠陥評価法で検出されるものであり、総じてｇｒｏｗｎ-ｉｎ欠陥と呼ばれる。これらの欠陥の実体は、いずれも八面体ボイド欠陥であり、特にアンモニア系のウエハ洗浄後に八面体ボイド欠陥が表面にエッチピットとして顕在化したものは、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）と呼ばれている（ Ｊ． Ｒｙｕｔａ， Ｅ． Ｍｏｒｉｔａ， Ｔ． Ｔａｎａｋａ ａｎｄ Ｙ． Ｓｈｉｍａｎｕｋｉ， Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ２９， Ｌ１９４７ （１９９０））。これらは、固液界面から導入される原子空孔（ｖａｃａｎｃｙ）が凝集して出来た空洞（ボイド）であることが知られている。Ｖｏｒｏｎｋｏｖモデルによると、Ｖ／Ｇがある値（γ_crit）以上になると、固液界面から平衡濃度以上の原子空孔が導入されるため、それらが結晶育成中のある温度域で凝集してＣＯＰになるとされている。
【０００４】
これとは逆に、Ｖ／Ｇがγ_crit以下になった場合、固液界面から導入された格子間原子（Ｉｎｔｅｒｓｔｉｔｉａｌ）が凝集して、５０μｍ程度のサイズの格子間原子型転位ループが形成される。この転位ループは、酸化膜耐圧特性に悪影響は与えないものの、ｐｎ接合リーク特性を劣化させることが知られている。
【０００５】
以上述べてきたことから、高品質シリコン単結晶基板を製造するためには、デバイス特性に影響を与えるような基板表面近傍のＣＯＰおよび転位ループをなるべく低減する必要がある。
【０００６】
従来提案されているＣＯＰ低減方法として、
（Ａ） 結晶育成条件を制御する方法、
（Ｂ） 電気特性に無害な不純物を添加する方法、
が提案されている。
【０００７】
（Ａ）の方法としては、例えば、特開平２-２６７１９５号公報が挙げられる。これは、Ｖ／Ｇを下げてγ_crit以下にして、原子空孔の導入を抑制するものである。しかし、この方法では格子間原子が導入されるため、転位ループが発生してしまい、基板の品質の面で好ましくない。また、特開平７-２５７９９１号公報では、Ｖ／Ｇをγ_crit付近に精密に調整して結晶育成することにより、ＣＯＰも転位ループも発生しない方法が提案されている。しかし、実際の結晶製造への適応を考えると、この方法では、Ｖ／Ｇの微妙な変動によって、ＣＯＰあるいは転位ループが発生してしまうため、制御が困難で実用性に乏しい。
【０００８】
（Ｂ）の方法としては、窒素を欠陥制御用の不純物として用いた場合であり、例えば、特開平１１-３４９３９３号公報がある。これは、窒素添加した結晶を急冷することで、ＣＯＰサイズを７０ｎｍ以下にするという方法である。この方法は、６インチ（１５０ｍｍ）結晶の適応例のみ示されているが、今後の結晶の大口径化（８インチ（２００ｍｍ）、１２インチ（３００ｍｍ）など）によって結晶が大きくなると、この方法で述べているような結晶の急冷は困難となるため、実用的ではない。また、特開平１１-３４９３９４号公報は、Ｖ／Ｇを下げて、格子間原子導入領域を使った場合、窒素添加した結晶では、格子間原子は凝集して、転位ループにならないため、ＣＯＰも転位ループもない基板が製造可能であるとしている。しかし、条件によっては、窒素添加結晶の格子間原子が凝集して、転位ループになる場合もある。更にＶ／Ｇを下げると言うことは、事実上結晶育成速度Ｖを下げることに他ならず、生産性の低下につながるため、実用的ではない。また、特開２０００-７４９８号公報、特開２０００-７４８６号公報には、窒素添加を行い、Ｖ／Ｇをγ_crit付近に精密に調整して結晶育成することにより、ＣＯＰも転位ループも発生しない方法が提案されている。しかし、実際の結晶製造への適応を考えると、この方法では、Ｖ／Ｇの微妙な変動によって、ＣＯＰあるいは転位ループが発生してしまうため、制御が困難で実用性に乏しい。
【０００９】
（Ｂ）の方法で、炭素を欠陥制御用の不純物として用いた場合として、例えば、特開平１１-３０２０９８号公報では、炭素を添加し、かつ引上速度を低くして、基板の一部もしくは全面を格子間原子領域にするという方法が提案されている。炭素添加された結晶では、格子間原子が凝集せず、転位ループを形成しないため、ＣＯＰも転位ループも存在しないウエハが製造可能とされている。しかし、この方法では、結晶引上速度Ｖを小さくする必要があり、生産性の低下につながるため、実用的ではない。
【００１０】
一方、高集積ＭＯＳデバイスの基板として用いられるＣＺ法により製造されるシリコン単結晶基板には、結晶製造中に混入した酸素が過飽和に存在しており、それが後のデバイスプロセス中に析出して、基板内部に酸素析出物が形成される。この酸素析出物が、ウエハ内部に十分な量存在した場合、デバイスプロセス中に混入してくる重金属はウエハ内部に吸収され、デバイス活性層である基板内部は清浄に保たれる。このような技術をイントリンシックゲッタリングと呼び、重金属汚染によるデバイス特性劣化を防止する効果があるため、シリコン単結晶基板には、デバイスプロセス中に適度の酸素析出が起こることが求められている。
【００１１】
しかし、デバイスプロセス中の酸素析出が過度に多い場合、デバイスプロセスによっては、その一部がウエハ表面近傍にも形成されてしまうため、析出物起因の表面欠陥が、デバイス動作に直接悪影響を与えてしまうことが懸念される。特に、今後主流となる低温プロセスでは、酸素の外方拡散が起こりにくくなるため、表面近傍の酸素析出起因欠陥の問題は顕著になると考えられる。
【００１２】
以上述べてきたことから、特に今後主流となる低温プロセスに対応した高品質シリコン単結晶基板を製造するためには、内部に一定密度以上の酸素析出物を確保し、かつ表面近傍の結晶欠陥を少なくする必要がある。
【００１３】
従来提案されているゲッタリング能力を強化する方法としては、例えば、特開昭５８-１９７７１６号公報では、炭素を１〜５×１０¹⁶ａｔｏｍｓ／ｃｍ³以上添加することで、酸素析出を促進させる方法が提案されている。しかし、この方法では、基板の酸素析出物密度は確保でき、ゲッタリング特性は良好であるものの、酸素析出物が基板表面極近傍に発生する恐れがあり、高集積ＭＯＳデバイスの基板として使えない懸念がある。
【００１４】
【発明が解決しようとする課題】
本発明は、実用上困難を伴わなず、生産性も損なわないような結晶育成条件にてＣＺ法により育成したシリコン単結晶から得たシリコン単結晶基板であって、デバイスプロセスで結晶欠陥を消滅させ、耐圧良好であるようなシリコン単結晶基板、更にデバイスプロセス後に適度なゲッタリング特性を有しかつ表面近傍の欠陥が少ないシリコン単結晶基板及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
我々は、結晶育成条件に制約をなるべく与えずに結晶欠陥を制御するという観点から、不純物添加による結晶欠陥低減の方向を探索した。その際、窒素添加のみで目標とする品質を達成するのは困難であると考え、窒素と同様にＣＯＰを減らす効果のある元素を探索した結果、炭素がそれに相当することを見出した。更に両者を同時に添加することで、ボイド領域を効果的に消滅させ、更に結晶製造歩留も向上できることを見出し、本発明を完成した。
【００１６】
すなわち、本発明は、
（１） チョクラルスキー法により製造されたシリコン単結晶から切り出したシリコン単結晶基板であって、該基板中の窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下で、かつ、炭素濃度が５×１０¹⁶ａｔｏｍｓ／ｃｍ³以上１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下であり、さらに、該基板の基板厚み全域にわたって、直径換算で０．１μｍ以上の結晶欠陥が１０⁵個／ｃｍ³以下であることを特徴とするシリコン単結晶基板、
（２） デバイス熱処理した前記シリコン単結晶基板であって、デバイス熱処理後の基板厚み中心部の欠陥密度が１０⁹個／ｃｍ³以上であり、かつ、基板表面から５μｍより浅い領域での欠陥密度が５×１０⁴個／ｃｍ³以下である（１）記載のシリコン単結晶基板、
（３） 前記シリコン単結晶基板の基板厚み中心における酸素濃度が１×１０¹⁷ａｔｏｍｓ／ｃｍ³以上６×１０¹⁷ａｔｏｍｓ／ｃｍ³以下である（１）又は（２）に記載のシリコン単結晶基板、
（４） 窒素を１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³以下、かつ炭素を５×１０¹⁷ａｔｏｍｓ／ｃｍ³以上１×１０¹⁹ａｔｏｍｓ／ｃｍ³以下含有するシリコン融液を用いて、チョクラルスキー法により育成されたシリコン単結晶インゴットを、スライス、研磨してシリコン単結晶基板とすることを特徴とするシリコン半導体基板の製造方法、
（５） 前記シリコン単結晶インゴットの育成条件が、単結晶引上速度をＶ（ｍｍ／ｍｉｎ）、融点〜１３００℃までの結晶成長軸方向の平均温度勾配をＧ（℃／ｍｍ）とした時、Ｖ／Ｇ（ｍｍ²／℃・ｍｉｎ）≧０．２を満足する条件である （４）記載のシリコン半導体基板の製造方法
である。
【００１７】
【発明の実施の形態】
ＣＯＰが基板表面に露出していた場合、その上に形成されたデバイスは動作不良を起こす。例えば、酸化膜耐圧特性を考えた場合、酸化膜成長過程とＣＯＰサイズを考慮した結果、表面より深さ１μｍより浅い領域に存在するＣＯＰがデバイス特性に影響を与えることが予想される。一般に用いられる電極面積２０ｍｍ²のデバイスにおいて、表面より深さ１μｍより浅い領域に存在するＣＯＰがデバイス動作不良を引き起こす確率を計算すると、基板の深さ全域にわたってＣＯＰ密度が１０⁵個／ｃｍ³を超過する場合に、不良率が１０％を越える。一般的な基板の受け入れ基準である不良率は１０％程度であるので、この基準を満たすためには、基板の深さ全域にわたってＣＯＰ密度を１０⁵個／ｃｍ³以下にする必要がある。なお、直径換算で０．１μｍ未満のＣＯＰは酸化膜耐圧特性に影響を与えないことがわかっているため、ＣＯＰ密度として０．１μｍ以上のものを評価することで、その基板の酸化膜耐圧特性を評価できることになる。
【００１８】
原子空孔が導入される育成条件（すなわちＶ／Ｇ（ｍｍ²／℃・ｍｉｎ）≧０．２）で、窒素を添加すると、原子空孔の凝集挙動が変化し、原子空孔が凝集しにくくなる。これは、結晶内に存在する窒素がＣＯＰ界面エネルギーを変化させるため、ＣＯＰに原子空孔がとりつくのを阻害するためと考えられる。その結果、ＣＯＰがまわりの原子空孔を取り込んで成長する反応速度が遅くなり、結果的にＣＯＰ個数は少なくなり、かつ個々のサイズも小さくなると考えられる。窒素濃度を高くするほどＣＯＰ密度は低下するが、一方で、窒素濃度を増やしすぎて、窒素の固溶限に近くなると、シリコン融液中で窒素の一部が融液と凝集し、微小パーティクルとなる。これらのパーティクルが、融液中を漂って、シリコン単結晶と融液の固液界面にとりつくと、そこから多結晶化が起こり、単結晶育成は不可能となる。そのため、添加量はなるべく抑える方が望ましい。
【００１９】
また、窒素とは別に、炭素のみを添加することでもＣＯＰ密度とサイズを低下させることは可能である。炭素も窒素と同様の効果があると考えられる。しかし、炭素も固溶限に近くなると、窒素と同様に多結晶化が起こりやすくなる。
【００２０】
以上のことから、元素の添加量をなるべく少なくし、なおかつＣＯＰ密度を１０⁵個／ｃｍ³以下にすることが、実用上望ましい。このことを考慮して、ＣＯＰを低減する方法を探索した結果、窒素と炭素を同時に添加することが有効であることを見出した。窒素単独添加に比べると、同じ窒素濃度でも炭素を同時に添加した方がＣＯＰ密度が低下している。同様に、窒素と炭素を同時に添加した結晶は、同じ濃度の炭素を単独に添加した結晶よりＣＯＰ密度が低下している。このことから、窒素と炭素を同時に添加した場合、ＣＯＰ密度を少なくするために要する窒素・炭素の添加量は、それぞれを単独で添加する場合よりも少なくすることが可能であることがわかった。すなわち、それぞれの元素の添加量を固溶限に比べて少なくすることが可能であるため、多結晶化の確率を少なくし、生産性を向上させることが可能である。以上のことから、窒素と炭素を同時添加することは、単なるＣＯＰ減少効果の重ね合わせのみでなく、結晶歩留まりを上げる面でも有効な方法である。
【００２１】
ＣＯＰ密度を１０⁵個／ｃｍ³以下にするためには、窒素を１×１０¹³ａｔｏｍｓ／ｃｍ³以上、より好ましくは５×１０¹³ａｔｏｍｓ／ｃｍ³以上添加し、かつ炭素を５×１０¹⁶ａｔｏｍｓ／ｃｍ³以上、より好ましくは７×１０¹⁶ａｔｏｍｓ／ｃｍ³以上添加することが必要である。窒素が１×１０¹³ａｔｏｍｓ／ｃｍ³未満の場合は、ＣＯＰ密度を１０⁵個／ｃｍ³以下にするために、炭素を１×１０¹⁸ａｔｏｍｓ／ｃｍ³を超過して添加する必要があるが、固溶限に近くなるため多結晶化が起こり、歩留まりが著しく低下する。また、炭素濃度が５×１０¹⁶ａｔｏｍｓ／ｃｍ³未満の場合は、ＣＯＰ密度を１０⁵個／ｃｍ³以下にするために、窒素を１×１０¹⁶ａｔｏｍｓ／ｃｍ³を超過して添加する必要があるが、固溶限に近くなるため多結晶化が起こり、歩留まりが著しく低下する。窒素・炭素同時添加の場合の窒素濃度上限は１×１０¹⁶ａｔｏｍｓ／ｃｍ³であり、炭素濃度上限は１×１０¹⁸ａｔｏｍｓ／ｃｍ³である。これ以上添加すると、それぞれの固溶限に近くなるため多結晶化が起こり、歩留まりが著しく低下する。
【００２２】
なお、窒素をある濃度以上添加すると、ａｓ ｇｒｏｗｎの酸素析出物が発生することが既に知られているが、窒素に炭素を添加した結晶においてはａｓ ｇｒｏｗｎ酸素析出物の発生が見られなかった。原因は定かではないが、窒素単独添加の場合に比べて窒素と炭素を同時添加した場合は、ａｓ ｇｒｏｗｎ析出核サイトの数が増大するため、個々のａｓ ｇｒｏｗｎ析出物のサイズが非常に小さくなったためと考えられる。
【００２３】
このようなシリコン単結晶基板にデバイスプロセス熱処理を施した場合、内部の析出物密度は、窒素及び炭素添加を行わない結晶に比べて多い。これは、窒素あるいは炭素が酸素析出物の発生核になっているためと考えられる。一般に、酸素析出物密度が１０⁹個／ｃｍ³以上あると、鉄・ニッケル等の不純物金属を十分ゲッタリングできることが経験的に知られている。窒素と炭素を同時添加した場合、窒素が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ炭素が５×１０¹⁶ａｔｏｍｓ／ｃｍ³以上の場合は、デバイスプロセス後の酸素析出物密度が１０⁹個／ｃｍ³以上になるため、十分なゲッタリング特性を得ることができる。
【００２４】
一方、デバイスプロセス熱処理条件によっては、上記のような析出が促進される作用が逆効果となり、基板表面近傍に酸素析出物を発生させる場合がある。これまでの６４ＭＢ ＤＲＡＭまでのデバイスプロセスでは、プロセス中に１１００℃以上の高温熱処理が含まれていたため、基板表面付近の酸素が外方拡散し、表面近傍の酸素析出物は、プロセス中に消滅しやすくなっていた。しかし、１２８ＭＢ以降のＤＲＡＭプロセスにおいては、デバイスプロセスの熱処理温度が全体的に低温化（最高温度でも１１００℃以下）する方向になると言われている。つまり、酸素の外方拡散が十分に起こらなくなるため、表面付近に酸素が残留し、その結果、表面近傍に酸素析出物が出来やすくなる。低温プロセスによる酸素の外方拡散プロファイルを見ると、例えば、最高温度が１０００℃で４０分間熱処理を受けた場合、基板表面から２μｍまでの浅い領域では、基板厚み中心の酸素濃度の半分以下になっていた。よって、この領域では酸素析出はほとんどおきない。それに対して、２〜５μｍまでは、基板厚み中心の酸素濃度の半分以上になっており、酸素析出物が成長し得る領域である。例えば、ｐｎ接合リーク特性を考えた場合、ｐｎ接合の広がりは、深さ方向に約５μｍ程度とされているので、表面から５μｍまでの深さに存在する酸素析出物は、ｐｎ接合リーク特性に悪影響を与えることが予想される。一般的な電極面積である２０ｍｍ²を想定して、ｐｎ接合リーク特性不良率が１０％になるような欠陥密度を算出すると、表面から５μｍまでの深さにおいて、５×１０⁴個／ｃｍ³になる。よって、ウエハ表面から５μｍより浅い領域の欠陥密度を５×１０⁴個／ｃｍ³以下にすることが望ましい。
【００２５】
以上のことから、デバイスプロセス後においてウエハ表面から５μｍより浅い領域の欠陥密度を５×１０⁴個／ｃｍ³以下にして、厚み中心の欠陥密度を１０⁹個／ｃｍ³以上にすることにより、低温プロセス後でもｐｎ接合リーク特性が良好であり、かつゲッタリング特性が良好であるような、更に品質の優れたシリコン単結晶基板ができる。特に、これからのデバイスで適用される可能性のある低温デバイスプロセスで使用するシリコン単結晶基板は、ＣＯＰ密度低減に加えて、このような品質の付加が有効であると考える。
【００２６】
ＣＯＰが１０⁵個／ｃｍ³以下になるような窒素と炭素を同時添加したシリコン単結晶から得られる基板を実現するためには、デバイスプロセス条件にもよるが、基板中の酸素濃度を６×１０¹⁷ａｔｏｍｓ／ｃｍ³以下、より好ましくは４×１０¹⁷ａｔｏｍｓ／ｃｍ³以下にすることが望ましい。この濃度の範囲において、例えば１０００℃、４０分のプロセス熱処理を行った場合、表面５μｍの深さで、酸素濃度が４×１０¹⁷ａｔｏｍｓ／ｃｍ³以下で、かつ窒素濃度が基板厚み中心部の半分以下になる。このような領域では、酸素析出が起こらなくなることが、実験的に既に確認されている。窒素や炭素を添加しない結晶の場合、酸素濃度を下げると酸素析出密度は低下する。これに対して、窒素と炭素を同時添加した結晶では、酸素濃度は窒素濃度と炭素濃度でほぼ一義的に決まるため、酸素濃度を下げても基板厚み中心の析出物密度は変化しない。ただし、酸素濃度が１×１０¹⁷ａｔｏｍｓ／ｃｍ³以上ないと酸素析出自体が起こらなくなるため、最低限この濃度以上は必要である。
【００２７】
次に、上述してきたシリコン単結晶基板の製造方法について、以下に説明する。
【００２８】
窒素を１×１０¹³ａｔｏｍｓ／ｃｍ³〜１×１０¹⁶ａｔｏｍｓ／ｃｍ³含むシリコン単結晶を育成するためには、偏析の関係から、シリコン融液中に１×１０¹⁶ａｔｏｍｓ／ｃｍ³〜１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³の窒素を添加する必要がある。この場合、１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³を超過して添加された場合、固溶限に近くなるため、多結晶化が起こりやすくなり、実用には不適当である。
【００２９】
炭素を５×１０¹⁶ａｔｏｍｓ／ｃｍ³〜１×１０¹⁸ａｔｏｍｓ／ｃｍ³含むシリコン単結晶を育成するためには、偏析の関係から、シリコン融液中に５×１０¹⁷ａｔｏｍｓ／ｃｍ³以上の炭素を添加する必要がある。一方、シリコン融液中に炭素が１×１０¹⁹ａｔｏｍｓ／ｃｍ³を超過して添加された場合、固溶限に近くなるため、多結晶化が起こりやすくなり、実用には不適当である。
【００３０】
窒素と炭素を同時添加したシリコン単結晶の育成条件については、Ｖ／Ｇ（ｍｍ²／℃・ｍｉｎ）が０．２以上であればよい。窒素や炭素を添加しない結晶の場合、Ｖ／Ｇ（ｍｍ²／℃・ｍｉｎ）が０．２以上の条件では、過剰な原子空孔が固液界面から導入され、ボイド欠陥、即ちＣＯＰが形成される。しかし、窒素と炭素を同時に添加した場合は、過剰な原子空孔が固液界面から導入されるものの、それらは凝集を起こさないため、酸化膜耐圧特性に悪影響を与えるようなＣＯＰにはならない。Ｖ／Ｇは大きくなれば、それだけＶが大きくなるので生産性が向上する。Ｖ／Ｇの上限については特に規定しないが、現在の炉構造からは、０．３５が事実上の上限になる。Ｖ／Ｇが０．２未満の場合、固液界面から過剰な格子間原子が導入されるため、それらが凝集して格子間原子型転位ループを形成する。この転位ループはｐｎ接合リーク特性を劣化させるため、基板としては不適当である。窒素及び炭素を添加した場合、転位ループは添加なしの結晶に比べて少なくなることが判っているが、多少残留する可能性がある。また、引上速度Ｖが低くなるため生産性が低下し、実用上好ましくない。
【００３１】
以下に本発明の実施例を挙げて説明するが、本発明はこれらの実施例の記載によって制限されるものではない。
【００３２】
【実施例】
（実施例１）
本実施例に用いられるシリコン単結晶製造装置は、通常のＣＺ法によるシリコン単結晶製造に用いられるものであれば、特に制限されるものではない。この装置を利用して育成されたシリコン単結晶は、伝導型：ｐ型（ボロン添加）、結晶径：８インチ（２００ｍｍ）、抵抗率：８．５〜１０．５Ωｃｍである。窒素添加は、シリコン融液中に窒化膜付きシリコンウエハを投入することによって行った。シリコン融液中の窒素濃度は、投入した窒化膜付きシリコンウエハの窒素総量とシリコン融液の量から算出した。炭素添加は、シリコン融液中に炭素粉を投入することで行った。融液中の炭素濃度は、投入した炭素の総量とシリコン融液の量から算出した。引上速度Ｖ（ｍｍ／ｍｉｎ）、融点〜１３００℃までの結晶成長軸方向の平均温度勾配Ｇ（℃／ｍｍ）としたときのＶ／Ｇを変化させるため、結晶成長速度あるいはシリコン単結晶製造装置の内部構造を変えた複数の結晶育成条件にて、シリコン単結晶を育成した。酸素濃度は、るつぼ回転数、その他のパラメーターを制御することで調整した。
【００３３】
この結晶からシリコン単結晶基板を切り出して、以下の評価を行った。窒素濃度は、このシリコン単結晶基板からサンプルを採取し、二次イオン質量分析装置（ＳＩＭＳ）を用いて測定した。酸素濃度、炭素濃度は、赤外吸収を用いて測定した。換算係数として、日本電子工業振興協会による酸素濃度換算係数を用いた。欠陥密度を測定するため、Ｈ₂Ｏ、Ｈ₂Ｏ₂、ＮＨ₄ＯＨを組成とするＳＣ−１洗浄液で洗浄し、直径換算で０．１μｍ以上のＣＯＰを表面異物計で測定した。ＣＯＰの体積密度は、ＳＣ−１の繰り返し洗浄を行った時のＣＯＰ増加数と一回のＳＣ−１洗浄でのシリコン単結晶基板のエッチング量から求めた。なお、このようにして求めた欠陥密度は、基板表面のものであるが、ａｓ ｇｒｏｗｎ基板の場合は、深さ方向に均一に欠陥が分布しているため、上記方法で求めた欠陥密度は、基板厚み全域にわたっての代表値に相当すると考えられる。
【００３４】
酸化膜耐圧特性を評価するために、１０００℃、乾燥酸素中で基板上に２５ｎｍのゲート酸化膜を積み、その上に厚み５００ｎｍ、面積２０ｍｍ²のボロンドープポリシリコン電極を積んだＭＯＳキャパシターを作成した。上記ＭＯＳキャパシターに電界を印加し、判定電流が０．１Ａ／ｃｍ²の時のゲート酸化膜にかかる平均電界が１１ＭＶ／ｃｍ以上を示すＭＯＳキャパシターの個数の割合を合格率とした。
【００３５】
また、ｐｎ接合リーク特性を評価するために、下記の条件でｐｎ接合ダイオードを作成した。まず、シリコン単結晶基板を１０００℃、乾燥酸素雰囲気中で保護酸化を行い、リンを５×１０¹⁵／ｃｍ²イオン注入した後に、１０００℃、３０分の窒素雰囲気でドライブアニールを行った。素子分離として、素子を囲む形で、ガードリング電極を配置して、ｐｎ接合ダイオードを作成した。素子面積は２０ｍｍ²で、８インチ（２００ｍｍ）基板の面内に５４７点素子を作成した。評価条件として、室温にて、逆バイアス電圧を３０Ｖ印加し、その時に流れる電流が１ｐＡ以下であった素子の比率を合格率とした。評価結果を比較例も含めて表１に示す。
【００３６】
【表１】

【００３７】
ここで「ｌｅ４」とは、「１Ｅ＋０４」のことである。
【００３８】
窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上、かつ炭素濃度が５×１０¹⁶ａｔｏｍｓ／ｃｍ³以上のものは、欠陥密度が１０⁵個／ｃｍ³以下となり、酸化膜耐圧の合格率が９０％以上と良好であった。特に、窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上かつ炭素濃度が５×１０¹⁶ａｔｏｍｓ／ｃｍ³以上、さらに窒素濃度が５×１０¹³ａｔｏｍｓ／ｃｍ³以上あるいは炭素濃度が７×１０¹⁶ａｔｏｍｓ／ｃｍ³以上であるものは、欠陥密度が測定下限値である１０⁴個／ｃｍ³以下であり、品質が非常に良好であった。窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³未満、あるいは炭素濃度が５×１０¹⁶ａｔｏｍｓ／ｃｍ³未満のものは、欠陥密度が１０⁵個／ｃｍ³超となり、酸化膜耐圧の合格率も９０％未満となり、実施例に比べて劣った。なお、酸素濃度の違いによる欠陥密度の差、酸化膜耐圧特性の差は見られなかった。Ｖ／Ｇ（ｍｍ²／℃・ｍｉｎ）が０．１のものは、欠陥個数が１０⁵個／ｃｍ³以下であり、酸化膜耐圧合格率も９０％以上で、ｐｎ接合リークの合格率も９０％であった。ｐｎ接合リークがＶ／Ｇ≧０．２のものに比べて多少劣ったのは、転位ループが残留していたためと思われる。
【００３９】
（実施例２）
シリコン単結晶の引き上げ及び窒素・炭素の添加法は実施例１と同様である。
【００４０】
この結晶から切り出して作成したシリコン単結晶基板に、表２に示すような低温デバイスプロセスと同等の熱処理を施した。
【００４１】
【表２】

【００４２】
次に三井金属製ＬＳＴＤスキャナ（ＭＯ-６）を用いて、表面欠陥を測定した。感度としては、５０ｎｍ以上の欠陥を検出できるように条件設定した。欠陥検出用レーザーの波長は、約７００ｎｍのものを用い、表面から深さ５μｍまでの結晶欠陥を測定できるようにした。また、基板厚み中心の酸素析出物は、バイオラッド社のＯＰＰ（Ｏｐｔｉｃａｌ Ｐｒｅｃｉｐｉｔａｔｅ Ｐｒｏｆｉｌｅｒ）を用いた。測定条件は、レーザーの二光束の焦点を基板のミラー面側表面から基板内部に３７５μｍ入った位置に設定し、ミラー面に対して平行に基板を走査した。その時に、二光束の位相差を電気的に信号処理して得られる信号強度が２．０Ｖ以上となる欠陥をカウントした。得られたサイズ分布から、ゴーストシグナルを除去した後に、欠陥密度を算出した。
【００４３】
低温デバイスプロセス熱処理後のｐｎ接合リーク測定は実施例１と同様である。
【００４４】
また、低温デバイスプロセス熱処理後のゲッタリング挙動を評価するため、スピンコート法にてＮｉをウエハ表面に１０¹⁴ａｔｏｍｓ／ｃｍ²塗布し、ＭＯＳダイオードを実装した。ゲート酸化の条件は、１０００℃、３０分、ｄｒｙＯ₂で、酸化膜厚は３００ｎｍとした。その後、ＭＯＳ−Ｃ−ｔ法による発生ライフタイム測定を行った。評価結果を比較例も含めて表３に示す。
【００４５】
【表３】

【００４６】
窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³未満、あるいは炭素濃度が５×１０¹⁶ａｔｏｍｓ／ｃｍ³未満のものは、ａｓ ｇｒｏｗｎで見られた欠陥が熱処理後もそのまま残留し、ｐｎ接合リーク特性を劣化させるため、合格率が９０％以下であった。窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上かつ炭素濃度が５×１０¹⁶ａｔｏｍｓ／ｃｍ³以上の場合、ａｓ ｇｒｏｗｎ状態では欠陥は４×１０⁴個／ｃｍ³以下であったが、熱処理後は、酸素濃度６×１０¹⁷ａｔｏｍｓ／ｃｍ³を超過するもので表面欠陥が５×１０⁴個／ｃｍ³超となり、ｐｎ接合リーク特性が酸素濃度６×１０¹⁷ａｔｏｍｓ／ｃｍ³以下のものに比べて若干劣った。酸素濃度が４×１０¹⁷ａｔｏｍｓ／ｃｍ³のものは、熱処理後の表面欠陥が測定下限値である１０⁴個／ｃｍ³以下であり、ｐｎ接合リーク特性が非常に良好であった。なお、実施例はいずれも、熱処理後の析出物密度が１０⁹個／ｃｍ³以上でライフタイムが２０ｍｓｅｃ以上とゲッタリング特性に優れていた。
【００４７】
【発明の効果】
本発明のシリコン単結晶基板は、酸化膜耐圧特性などのデバイス特性に優れており、またデバイスプロセス後の表面欠陥が少なく、かつ基板内部の酸素析出が十分起こり重金属のゲッタリング能力に優れている。以上のことから、高集積度の高い信頼性を要求されるＭＯＳデバイス用ウエハを製造するのに最適なシリコン単結晶基板である。また、本発明のシリコン単結晶基板の製造方法は、結晶歩留が改善されると共に、生産性に優れるため、低コスト化が可能である。

Claims (5)

1. チョクラルスキー法により製造されたシリコン単結晶から切り出したシリコン単結晶基板であって、該基板中の窒素濃度が１×１０¹³ａｔｏｍｓ／ｃｍ³以上１×１０¹⁶ａｔｏｍｓ／ｃｍ³以下で、かつ、炭素濃度が５×１０¹⁶ａｔｏｍｓ／ｃｍ³以上１×１０¹⁸ａｔｏｍｓ／ｃｍ³以下であり、さらに、該基板の基板厚み全域にわたって、直径換算で０．１μｍ以上の結晶欠陥が１０⁵個／ｃｍ³以下であることを特徴とするシリコン単結晶基板。
2. デバイス熱処理した前記シリコン単結晶基板であって、デバイス熱処理後の基板厚み中心部の欠陥密度が１０⁹個／ｃｍ³以上であり、かつ、基板表面から５μｍより浅い領域での欠陥密度が５×１０⁴個／ｃｍ³以下である請求項１記載のシリコン単結晶基板。
3. 前記シリコン単結晶基板の基板厚み中心における酸素濃度が１×１０¹⁷ａｔｏｍｓ／ｃｍ³以上６×１０¹⁷ａｔｏｍｓ／ｃｍ³以下である請求項１又は２に記載のシリコン単結晶基板。
4. 窒素を１×１０¹⁶ａｔｏｍｓ／ｃｍ³以上１．５×１０¹⁹ａｔｏｍｓ／ｃｍ³以下、かつ炭素を５×１０¹⁷ａｔｏｍｓ／ｃｍ³以上１×１０¹⁹ａｔｏｍｓ／ｃｍ³以下含有するシリコン融液を用いて、チョクラルスキー法により育成されたシリコン単結晶インゴットを、スライス、研磨してシリコン単結晶基板とすることを特徴とするシリコン半導体基板の製造方法。
5. 前記シリコン単結晶インゴットの育成条件が、単結晶引上速度をＶ（ｍｍ／ｍｉｎ）、融点〜１３００℃までの結晶成長軸方向の平均温度勾配をＧ（℃／ｍｍ）とした時、Ｖ／Ｇ（ｍｍ²／℃・ｍｉｎ）≧０．２を満足する条件である請求項４記載のシリコン半導体基板の製造方法。