[go: up one dir, main page]

CN1707343A - 液晶显示装置及其制造方法 - Google Patents

液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN1707343A
CN1707343A CNA2005100785455A CN200510078545A CN1707343A CN 1707343 A CN1707343 A CN 1707343A CN A2005100785455 A CNA2005100785455 A CN A2005100785455A CN 200510078545 A CN200510078545 A CN 200510078545A CN 1707343 A CN1707343 A CN 1707343A
Authority
CN
China
Prior art keywords
electrode
liquid crystal
pixel
insulating film
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100785455A
Other languages
English (en)
Other versions
CN100407036C (zh
Inventor
郑泰容
李志瑙
郭喜荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1707343A publication Critical patent/CN1707343A/zh
Application granted granted Critical
Publication of CN100407036C publication Critical patent/CN100407036C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

液晶显示装置及其制造方法。一种薄膜晶体管基板及其简化制造方法，该TFT基板包括具有增加的电容和孔径比的存储电容器，该薄膜晶体管基板包括：选通线和数据线，相互交叉以限定像素区；位于选通线与数据线之间的栅绝缘膜；连接到选通线和数据线的薄膜晶体管；半导体图案，限定TFT的沟道并由数据线所交叠；覆盖数据线和薄膜晶体管的钝化膜；以及至少一个像素电极，连接到薄膜晶体管并置于像素孔内，该像素孔被布置在像素区内。贯穿钝化膜并部分穿过栅绝缘膜形成该像素孔。此外，存储电容器包括像素电极的与下方的选通线相交叠的部分，其中，栅绝缘膜的一部分限定了像素孔。

Description

液晶显示装置及其制造方法
技术领域
本发明的原理总体上涉及液晶显示(LCD)装置。更具体来说，本发明的原理涉及一种薄膜晶体管(TFT)基板及其简化制造方法。
背景技术
通常，LCD装置通过选择性地施加电场来控制液晶材料的透光特性，从而显示画面。为此，典型地，LCD装置包括LCD板和用于驱动LCD板的驱动电路。
LCD板具有按矩阵图案排列的多个液晶单元，并且通常包括TFT基板和接合到该TFT基板并与之相隔开来的滤色器基板，由此在该两个基板之间限定一单元间隙。在该单元间隙内设有液晶材料，以及用于保持单元间隙均匀性的间隔物(spacer)。
TFT基板包括：多条选通线；多条数据线，与该多条选通线相交叉以限定多个像素区；多个开关器件(即，TFT)，位于选通线与数据线的交叉处；多个像素电极，形成在所述多个像素区内并连接到对应的TFT；以及像素电极上的配向膜。每条选通线和数据线都包括电连接到预定驱动电路的焊盘部。因此，选通线和数据线分别从驱动电路经由对应的焊盘部接收扫描信号和像素信号。响应于施加到选通线的扫描信号，对应的TFT切换通过对应的数据线传送给对应的像素电极的像素信号。
滤色器基板包括：各排列在对应的像素电极上方的多个滤色器；位于相邻滤色器之间的黑底，用于反射外部光；公共电极，用于向随后设置的液晶层施加基准电压；以及位于公共电极上方的配向膜。
在制备了上述TFT阵列和滤色器基板之后，通过密封材料将它们接合起来以形成一单元间隙，通过密封材料内的注入孔把液晶材料注入该单元间隙中以形成液晶层。随后，密封该注入孔并完成LCD板的制造。
上述用于制造TFT阵列基板的工艺很复杂并且相对较昂贵，这是因为该工艺包括许多需要多个掩模工艺的半导体处理技术。通常公知的是，单个掩模工艺需要许多子工艺，如薄膜淀积、清洁、光刻、刻蚀、光刻胶剥离、检验等。为降低与制造TFT阵列基板相关联的复杂性和成本，已开发出最小化所需掩模工艺数量的过程。因此，已开发出一种四道掩模工艺，其从标准的五道掩模工艺除去了一个掩模工艺的必要性。
图1示出了使用现有技术的四道掩模工艺制造的LCD装置的TFT阵列基板的平面图。图2示出了沿图1所示的I-I’线所截取的TFT阵列基板的剖面图。
参照图1和2，该TFT阵列基板包括：多条选通线2和多条数据线4，被形成为在下基板42上相互交叉以限定多个像素区；栅绝缘膜44，位于选通线2与数据线4之间；TFT 6，置于选通线2与数据线4的各交叉处；以及像素电极18，置于各像素区处。该TFT阵列基板还包括：存储电容器20，置于其中各像素电极18与前一选通线2相交叠的区域处；选通焊盘26，连接到各选通线2；以及数据焊盘34，连接到各数据线4。
每个TFT 6都使得可以充入由对应的数据线4发送的像素信号，并且响应于由对应的选通线2发送的扫描信号将该像素信号保持在对应的像素电极18内。为此，每个TFT 6都包括：栅极8，连接到对应的选通线2；源极10，连接到对应的数据线4；漏极12，连接到对应的像素电极18；以及有源层14，与栅极8相交叠并在源极10与漏极12之间限定一沟道。
有源层14被各TFT 6的源极10和漏极12、数据线4以及下数据焊盘电极36和上存储电极22所交叠。欧姆接触层48形成在有源层14上并欧姆接触数据线4、源极10、漏极12、下数据焊盘电极36以及上存储电极22。
各像素电极18通过贯穿钝化膜50而形成的第一接触孔16连接到对应的TFT 6的漏极12。在操作过程中，在由滤色器基板(未示出)支承的像素电极18与公共电极之间产生电势差。在存在由该电势差产生的电场时，液晶材料(其具有特定的介电各向异性)内的分子旋转，以在TFT阵列基板与滤色器基板之间垂直地排列它们自己。施加电场的强度确定了液晶分子的旋转程度。因此，通过改变施加电场的强度，可由像素区透射由光源(未示出)发出的光的各种灰度级。
与一像素区相关联的每个存储电容器20都包括：前一选通线2；上存储电极22，与该前一选通线2相交叠并由栅绝缘膜44与该前一选通线2相隔开来；有源层14；以及欧姆接触层48。像素电极18通过贯穿钝化膜50而形成的第二接触孔24连接到上存储电极22。如上所述地构造的存储电容器20使得像素电极18内充入的像素信号被均匀地保持，直到在像素电极18处充入下一像素信号。
每条选通线2都通过对应的选通焊盘26连接到一选通驱动器(未示出)。因此，每个选通焊盘26都由下选通焊盘电极28和上选通焊盘电极32组成。下选通焊盘电极28是选通线2的延伸部，并通过贯穿栅绝缘膜44和钝化膜50形成的第三接触孔30连接到上选通焊盘电极32。
每条数据线4都经由对应的数据焊盘34连接到数据驱动器(未示出)。因此，每个数据焊盘34都由下数据焊盘电极36和上数据焊盘电极40组成。下数据焊盘电极36是数据线4的延伸部，并通过贯穿钝化膜50形成的第四接触孔38连接到上数据焊盘电极40。
以上描述了TFT阵列基板，下面参照图3A到3D对根据现有技术的四道掩模工艺的TFT阵列基板制造方法进行更详细的描述。
参照图3A，在第一掩模工艺中在下基板42上形成栅金属图案，其包括选通线2、栅极8、下选通焊盘电极28。
具体来说，通过诸如溅射的淀积技术在下基板42的整个表面上形成栅金属层。栅金属层可以具有包括铬(Cr)、钼(Mo)、铝(Al)系金属等的单层或双层金属结构。在淀积了栅金属层之后，使用光刻法和刻蚀技术结合第一掩模图案对该栅金属层进行构图，以提供上述栅金属图案。
参照图3B，在下基板42的整个表面上和栅金属图案上涂敷栅绝缘膜44。在第二掩模工艺中，在栅绝缘膜44上设置半导体图案和数据金属图案。半导体图案由有源层14和欧姆接触层48组成。数据金属图案由数据线4、源极10、漏极12、下数据焊盘电极36以及上存储电极22组成。
具体来说，通过诸如等离子增强化学汽相淀积(PECVD)和溅射的淀积技术，在下基板42的表面上方和栅金属图案上顺序地形成栅绝缘膜44、第一和第二半导体层以及数据金属层。典型地，栅绝缘膜44包括无机绝缘材料，如氮化硅(SiNx)或氧化硅(SiOx)。有源层14由第一半导体层形成，并且典型地括未掺杂的非晶硅。欧姆接触层48由第二半导体层形成，并且典型地包括n+非晶硅层。典型地，数据金属层包括诸如钼(Mo)、钛(Ti)以及钽(Ta)的材料。
在淀积数据金属层之后，形成光刻胶膜(未示出)，并使用第二掩模图案对光刻胶膜进行光刻构图。具体来说，将第二掩模图案设置为具有与随后形成的TFT的沟道对应的衍射曝光区的衍射曝光掩模。当通过第二掩模图案进行曝光并进行显影后，产生了光刻胶图案，在该光刻胶图案中，与光刻胶膜留在沟道外的区域中的部分相比，光刻胶膜留在与沟道对应的区域中的部分具有较低的高度。
随后，在湿法刻蚀工艺中把光刻胶图案用作掩模来对数据金属层进行构图，由此形成上述数据金属图案，在该数据金属图案中，在与随后形成的TFT 6的沟道对应的区域中源极10与漏极12相互连接。接着，在干法刻蚀工艺中把光刻胶图案用作掩模，来对第一和第二半导体层顺序地进行构图，并形成上述半导体图案。
在形成半导体图案之后，在灰化工艺中从对应于沟道的区域去除光刻胶中高度相对较低的部分。当执行灰化工艺时，使光刻胶在沟道区域之外的区域中的相对较厚的部分变薄，但保留该部分。把残留的光刻胶图案用作掩模，然后在干法刻蚀工艺中对数据金属层和欧姆接触层48的置于沟道区域中的部分进行刻蚀。结果，露出沟道区域内的有源层14，将源极10与漏极12断开，并在剥离工艺中去除残留的光刻胶图案。
下面参照图3C，在下基板42的整个表面上方和栅绝缘膜44、数据金属图案以及有源层14上涂敷钝化膜50。在第三掩模工艺中，分别形成第一接触孔16、第二接触孔24、第三接触孔30以及第四接触孔38。
具体来说，通过诸如PECVD的淀积技术在下基板42的整个表面上方和栅绝缘膜44、数据金属图案以及有源层14上形成钝化膜50。典型地，钝化膜50包括诸如SiNx或SiOx的无机绝缘材料，或具有小介电常数的有机绝缘材料，如聚丙烯有机化合物、苯并环丁烯(BCB)或全氟环丁烷(PFCB)。然后使用光刻法和刻蚀工艺通过覆盖第三掩模图案对钝化膜50进行构图，以限定第一接触孔16、第二接触孔24、第三接触孔30以及第四接触孔38。
贯穿钝化膜50形成第一接触孔16以露出漏极12，贯穿钝化膜50形成第二接触孔24以露出上存储电极22，贯穿钝化膜50和栅绝缘膜44形成第三接触孔30以露出下选通焊盘电极28，贯穿钝化膜50形成第四接触孔38以露出下数据焊盘电极36。
接下来参照图3D，在第四掩模工艺中在钝化膜50上形成包括像素电极18、上选通焊盘电极32以及上数据焊盘电极40的透明导电图案。
具体来说，通过诸如溅射的淀积技术在钝化膜50的整个表面上方并在第一接触孔16、第二接触孔24、第三接触孔30以及第四接触孔38内涂敷透明导电材料。典型地，该透明导电材料包括铟锡氧化物(ITO)、锡氧化物(TO)或铟锌氧化物(IZO)。在第四掩模工艺中，使用第四掩模图案，使用光刻和刻蚀技术对透明导电材料进行构图，以形成上述透明导电图案。
因此，像素电极18通过第一接触孔16电连接到漏极12，同时还通过第二接触孔24电连接到上存储电极22。上选通焊盘电极32通过第三接触孔30电连接到下选通焊盘电极28，而上数据焊盘电极40通过第四接触孔38电连接到下数据焊盘电极36。
虽然可以使用比先前公知的五道掩模工艺更具优势的四道掩模工艺来形成上述TFT阵列基板，但是该四道掩模工艺可能仍然是不希望地复杂的，因而仍然很昂贵。因此，根据复杂度更低因而成本更低的工艺来制造TFT阵列基板将是有利的。
此外，由于有源层14和欧姆接触层48分别位于上存储电极22的下方，所以上存储电极22与上述前一选通线2(充当下存储电极)之间的间距可能变得不希望地大。由于电容与电容器电极之间的间距成反比，所以现有技术的存储电容器20的电容可能不希望地降低。为补偿这种降低，必须扩大上存储电极22与上述前一选通线2之间的交叠面积。然而，这种解决方案是不希望的，因为上存储电极22与上述前一选通线2之间的交叠面积的增加会导致像素电极18的孔径比的减小。
发明内容
因此，本发明旨在提供一种液晶显示装置及其制造方法，其基本上克服了由于现有技术的局限和缺点而导致的一个或更多个问题。
本发明的一个优点是提供了一种TFT基板及其简化制造方法，该TFT基板在不减小像素电极的孔径比的情况下具有增加的存储电容。
在下面的说明中将阐述本发明的其它特征和优点，其部分地根据说明即可显见，或者可以通过对本发明的实践来获知。通过下述文字说明及其权利要求以及附图中具体指出的结构，可以实现并获得本发明的这些和其它优点。
为了实现这些和其他优点并且根据本发明的目的，如这里所具体实现和广泛描述的，提供了一种液晶显示装置，其例如可以包括：选通线；数据线，与选通线相交叉从而限定像素区；位于选通线与数据线之间的栅绝缘膜；连接到选通线和数据线的多个薄膜晶体管；限定各薄膜晶体管的沟道的半导体层；位于数据线上和薄膜晶体管上的钝化膜；对准在对应的像素区内的至少一个像素孔，其中，该至少一个像素孔被形成得贯穿钝化膜并至少部分地穿过栅绝缘膜；以及位于该至少一个像素孔内的像素电极，其中，该至少一个像素电极的一部分位于栅绝缘膜上并与选通线相交叠以形成存储电容器。
在本发明的另一方面中，本发明的原理提供了一种液晶显示装置制造方法，该液晶显示装置制造方法例如可以包括以下步骤：使用第一掩模在基板上形成栅金属图案，其中，该栅金属图案包括多条选通线和多个栅极；在栅金属图案上形成栅绝缘膜；使用第二掩模在栅绝缘膜上顺序地形成半导体图案和数据金属图案，其中，该数据金属图案包括多条数据线、多个源极以及多个漏极；在数据金属图案上形成钝化膜；使用第三掩模贯穿钝化膜并至少部分地穿过栅绝缘膜形成至少一个像素孔，其中，由该至少一个像素孔露出漏极的一部分；以及在该至少一个像素孔内形成像素电极，其中，该像素电极接触漏极的露出部分。
应当明白，以上一般性描述和以下详细描述都是示例性和说明性的，旨在提供对如权利要求所述的本发明的进一步说明。
附图说明
附图被包括进来以提供对本发明进一步的理解，其被并入且构成本说明书的一部分，示出了本发明的实施例，并与文字说明一起用于解释本发明的原理。
附图中：
图1示出了使用现有技术的四道掩模工艺制造的薄膜晶体管(TFT)阵列基板的平面图；
图2示出了沿图1中所示的I-I’线所截取的TFT阵列基板的剖面图；
图3A到3D示出了图2所示的TFT阵列基板的制造方法；
图4示出了根据本发明原理的TFT阵列基板的一部分的平面图；
图5示出了沿图4中所示的II-II’、III-III’以及IV-IV’线所截取的TFT阵列基板的剖面图；
图6A和6B示出了分别用于描述根据本发明原理的TFT阵列基板制造方法中的第一掩模工艺的平面图和剖面图；
图7A和7B示出了分别用于描述根据本发明原理的TFT阵列基板制造方法中的第二掩模工艺的平面图和剖面图；
图8A到8E示出了用于具体说明图7A和7B所示的第二掩模工艺的剖面图；
图9A和9B示出了分别用于描述根据本发明原理的TFT阵列基板制造方法中的第三掩模工艺的平面图和剖面图；以及
图10A到10E示出了用于具体说明图9A和9B所示的第三掩模工艺的剖面图。
具体实施方式
以下对本发明的实施例进行详细描述，在附图中示出了它们的示例。
图4示出了根据本发明原理的TFT阵列基板的一部分的平面图。图5示出了沿图4所示的II-II’、III-III’以及IV-IV’线所截取的TFT阵列基板的剖面图。
参照图4和5，根据本发明原理的TFT阵列基板例如可以包括：多条选通线102和多条数据线104，被形成为在下基板142上相互交叉以限定多个像素区；栅绝缘膜144，形成在选通线102与数据线104之间；TFT106，位于选通线102与数据线104的每个交叉处；像素电极118，置于每个像素区内并连接到对应的TFT 106；存储电容器120；选通焊盘126，连接到各条选通线102；以及数据焊盘134，连接到各条数据线104。在本发明的一个方面中，可以把与各特定像素区相关联的存储电容器120置于其中特定像素区的像素电极118与相邻于该像素区的选通线102相交叠的区域处。
每个TFT 106都使得可以响应于由对应的选通线102传送的扫描信号充入由对应的数据线104传送的像素信号，并将其保持在对应的像素电极118内。为此，每个TFT 106例如都可以包括：栅极108，连接到对应的选通线102；源极110，连接到对应的数据线104；漏极112，连接到对应的像素电极118；有源层114，与栅极108相交叠并在源极110与漏极112之间限定一沟道；以及欧姆接触层146，形成在有源层116上和沟道的外部，用于欧姆接触源极110和漏极112。
在本发明的一个方面中，由于上述有源层114和欧姆接触层146与各TFT 106相关联，所以它们可以是半导体图案148的一部分。根据本发明的原理，半导体图案148还可以包括有源层116和欧姆接触层146的在TFT 106的外部由数据线104所交叠的部分。
如上所述，各像素区由选通线102与数据线104的交叉部限定。根据本发明的原理，可以贯穿钝化膜150的对准在像素区内的部分形成像素孔170。在本发明的一个方面中，各像素孔170可以露出对应漏极112的至少一部分。在本发明的另一方面中，各像素孔170可以露出栅绝缘膜144的也对准在像素区内的一部分。在本发明的再一方面中，各像素孔170可以形成为至少部分地贯穿栅绝缘膜144。在本发明的一个方面中，第一接触孔172可以形成在栅绝缘膜144在各像素孔170内露出的部分。在本发明的另一方面中，可以贯穿栅绝缘膜144而形成各第一接触孔172。在本发明的再一方面中，各第一接触孔172可以露出下基板142。在本发明的一个方面中，各像素电极118可以形成在像素孔170内并直接接触栅绝缘膜144。在本发明的另一方面中，各像素电极118可以接触钝化膜150的至少一个限定像素孔170的侧壁。在本发明的再一方面中，各像素电极118可以接触对应漏极122的在像素孔170内露出的部分。在本发明的还一方面中，各像素电极118可以形成在第一接触孔172内。
在操作过程中，可以在像素电极118与公共电极(未示出)之间产生电势差。在存在由该电势差产生的电场时，液晶材料(其具有特定的介电各向异性)内的分子旋转，以在像素电极与公共电极之间排列它们自己。施加电场的强度确定了液晶分子的旋转程度。因此，通过改变施加电场的强度，可由像素区透射由光源(未示出)发出的光的各种灰度级。
根据本发明的原理，各存储电容器120例如可以包括像素电极118的与对应选通线102相交叠的一部分和栅绝缘膜144的置于该相交叠的像素电极118与选通线102之间的一部分。在本发明的一个方面中，与图2所示的有源层14和欧姆接触层48以及位于上存储电极22与选通线2之间的栅绝缘膜44的组合厚度相比，可以减小栅绝缘膜144的置于像素电极118与选通线102之间的所述部分的厚度。因此，图5中所示的存储电容器120可以具有比图2中所示的现有技术的存储电容器20更大的电容，同时最小化像素电极118与选通线102之间的交叠面积，从而最小化对应像素区的孔径比。
根据本发明的原理，各条选通线102可以通过对应的选通焊盘126连接到一选通驱动器(未示出)。因此，每个选通焊盘126例如都可以包括下选通焊盘电极128和上选通焊盘电极132。在本发明的一个方面中，下选通焊盘电极128可以从选通线102延伸。在本发明的另一方面中，上选通焊盘电极132可以通过贯穿钝化膜150和栅绝缘膜144而形成的第二接触孔130连接到下选通焊盘电极128。在本发明的再一方面中，上选通焊盘电极132可以接触钝化膜150的至少一个限定第二接触孔130的侧壁。
根据本发明的原理，每条数据线104都经由数据焊盘134连接到数据驱动器(未示出)。因此，每个数据焊盘134例如都可以包括下数据焊盘电极136和上数据焊盘电极140。在本发明的一个方面中，下数据焊盘电极136可以从数据线104延伸。在本发明的另一方面中，上数据焊盘电极140可以通过贯穿钝化膜150而形成的第三接触孔138连接到下数据焊盘电极136。在本发明的再一方面中，第三接触孔138可以形成为至少部分地穿过下数据焊盘电极136。因此，上数据焊盘电极140例如至少可以接触下数据焊盘电极136的由第三接触孔138露出的侧壁部分。
如上所述，由于上述有源层114和欧姆接触层146与各TFT 106和数据线104相关联，所以可以把它们视为半导体图案148的一部分。根据本发明的原理，半导体图案148还可以包括有源层114和欧姆接触层146的由下数据焊盘电极136所交叠的部分。由此，在本发明的另一方面中，第三接触孔138还可以形成为至少部分地穿过半导体图案148的由下数据焊盘电极136所交叠的部分。因此，上数据焊盘电极140例如可以至少接触半导体图案148的由下数据焊盘电极136所交叠并由第三接触孔138所露出的侧壁部分。
以上描述了图4和5中所示例性地例示的TFT阵列基板，下面参照图6A到10E对根据本发明原理(即，通过三道掩模工艺)的TFT阵列基板制造方法进行更详细的描述。
图6A和6B示出了分别用于描述根据本发明原理的TFT阵列基板制造方法中的第一掩模工艺的平面图和剖面图；
参照图6A和6B，在第一掩模工艺中在下基板142上可以形成栅金属图案。在本发明的一个方面中，该栅金属图案例如可以包括选通线102、连接到选通线102的栅极108以及下选通焊盘电极128。
根据本发明的原理，通过诸如溅射的淀积技术在下基板142上方淀积栅金属层，由此可以形成栅金属图案。在淀积了栅金属层之后，使用第一掩模通过光刻法和刻蚀技术对该栅金属层进行构图，以提供上述栅金属图案。在本发明的一个方面中，栅金属层可以包括诸如Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)或Cr/Al(Nd)等材料或这些材料的组合。
图7A和7B示出了分别用于总体上描述根据本发明原理的TFT阵列基板制造方法中的第二掩模工艺的平面图和剖面图。
参照图7A和7B，可以在第二掩模工艺中在栅金属图案上形成栅绝缘膜144、上述半导体图案148以及数据金属图案。在本发明的一个方面中，该数据金属图案例如可以包括数据线104、源极110、漏极112以及下数据焊盘电极136。
图8A到8E示出了用于具体说明图7A和7B所示的第二掩模工艺的剖面图。
参照图8A，可以在下基板142上方并在栅金属图案上形成栅绝缘膜144。在本发明的一个方面中，可以通过诸如PEVCD、溅射等的淀积技术形成栅绝缘膜144。在本发明的另一方面中，栅绝缘膜144例如可以包括诸如SiNx、SiOx等或其组合的无机绝缘材料。
接下来，可以在栅绝缘膜144上顺序地形成第一半导体层115、第二半导体层145以及数据金属层105。在本发明的一个方面中，可以通过诸如PEVCD等的淀积技术形成第一半导体层115和第二半导体层145。在本发明的另一方面中，第一半导体层115例如可以包括未掺杂非晶硅。在本发明的再一方面中，第二半导体层145例如可以包括n+或p+非晶硅。在本发明的一个方面中，可以通过诸如溅射等的淀积技术形成数据金属层105。在本发明的另一方面中，例如可以由在干法刻蚀工艺中相对于构图后的钝化膜150具有合适的刻蚀选择性的材料(例如，诸如Mo、Cu、Al、Ti、Cr、MoW、AlNd、Ta等金属或这些金属的组合)形成数据金属层105。
然后，可以在数据金属层105的整个表面上方形成第一光刻胶膜219，随后使用第二掩模图案210通过光刻技术对第一光刻胶膜219进行曝光和显影。根据本发明的原理，第二掩模图案210例如可以设置为衍射曝光掩模。例如，第二掩模图案可以包括：掩模基板212，由适于对例如紫外(UV)光透明的材料(例如，石英)形成；遮挡层214，由适于对UV光不透明的材料(例如，Cr、CrOx等)形成；以及多个缝隙216，形成在遮挡层214的预定部分内。因此，这种衍射曝光掩模210包括：全曝光区，与掩模210的仅由掩模基板212组成的部分对准；衍射曝光区，与掩模210的由其中形成有缝隙216的遮挡层214和掩模基板212组成的部分对准；以及遮挡区，与掩模210的由掩模基板212和不具有缝隙216的遮挡层214组成的部分对准。
使用第二掩模图案210，可以通过全曝光区和衍射曝光区将第一光刻胶膜219选择性地曝光在例如UV光下并进行显影，从而产生如图8B所示包括分别与遮挡区214和衍射曝光区216对准的第一部分220A和第二部分220B的第一光刻胶图案220。如图所示，第一光刻胶图案220例如可以包括遮挡区与衍射曝光区之间的台阶差，其中该台阶差例如与随后形成的包括先前形成的栅极108的TFT的沟道对准。因此，与该沟道不对准的第一部分220A的厚度可以大于与该沟道对准的第二部分220B的厚度。
接下来参照图8C，可以把第一光刻胶图案220用作掩模，以通过合适的刻蚀技术对数据金属层105、第一半导体层115以及第二半导体层145进行构图，从而形成上述数据金属图案和半导体图案，其中，源极110和漏极112可以在所述沟道上方相互连接。
在形成了数据金属图案和半导体图案之后，可以在灰化工艺中使用氧气(O2)等离子体去除第一光刻胶图案220的第二部分220B。在执行该灰化工艺后，第一光刻胶图案220的第一部分220A变薄，但是，仍然得以保留。
参照图8D，使用第一光刻胶图案220的残留的第一部分220A作为掩模，在刻蚀工艺中去除数据金属图案和欧姆接触层146位于沟道区中的部分。结果，可以在沟道内露出有源层114，并可以使源极110与漏极112断开。
在断开源极110与漏极112之后，可以使用第一光刻胶图案220的残留的第一部分220A作为掩模，再次刻蚀数据金属图案，从而在数据金属图案与半导体图案的剖面之间产生台阶差。随后，参照图8E，可以在剥离工艺中去除第一光刻胶图案220的残留部分。
图9A和9B示出了分别用于描述根据本发明原理的TFT阵列基板制造方法中的第三掩模工艺的平面图和剖面图。
参照图9A和9B，可以在第三掩模工艺中形成分别具有像素孔170、第一接触孔172、第二接触孔130以及第三接触孔138的钝化膜150和透明导电图案。在本发明的一个方面中，该透明导电图案例如可以分别包括像素电极118、上选通焊盘电极132以及上数据焊盘电极140。
图10A到10E示出了用于具体说明图9A和9B所示的第三掩模工艺的剖面图。
参照图10A，可以通过诸如PECVD、旋涂等的淀积工艺在栅绝缘膜144的整个表面上方并在数据金属图案上形成钝化膜150。在本发明的一个方面中，钝化膜150例如可以包括诸如SiNx或SiOx或其组合的无机绝缘材料，并且/或者包括有机绝缘材料，如具有小介电常数的聚丙烯有机化合物、BCB、或PFCB等或这些材料的组合。
然后在钝化膜150的整个表面上方可以形成第二光刻胶膜239，并可使用第三掩模图案对该第二光刻胶膜239进行光刻构图。在本发明的一个方面中，可以把第三掩模图案设置为与以上参照图8A描述的第二掩模图案类似的衍射曝光掩模。然而，在本发明的另一方面中，可以把第三掩模图案设置为半色调掩模230，并且例如包括：掩模基板232，由适于对UV光透明的材料(例如，石英)形成；部分透光层236，由适于对UV光半透明的材料(例如，MoSix)形成；以及遮挡层234，由适于对UV光不透明的材料(例如，Cr、CrOx等)形成。因此，这种半色调掩模230包括：多个全曝光区，与掩模230的只由掩模基板232组成的部分对准；部分曝光区，与掩模230的由掩模基板232和部分透光层236组成的部分对准；以及多个遮挡区，与掩模230的由掩模基板232、部分透光层236以及遮挡层234组成的部分对准。
使用第三掩模图案，可以通过全曝光区和部分曝光区将第二光刻胶膜239选择性地曝光在UV光下，从而产生如图10B所示的包括分别与全曝光区和部分曝光区对准的第三部分240A和第四部分240B的第二光刻胶图案240。如图所示，与半色调掩模230的遮挡区对准的第三部分240A的厚度可以大于与半色调掩模230的部分曝光区对准的第四部分240B的厚度。而且，可以在与半色调掩模230的全曝光区对准的区域中完全去除第二光刻胶膜239。
可以把第二光刻胶图案240用作掩模，通过刻蚀工艺对钝化膜150和栅绝缘膜144进行构图。由此，把具有第三部分240A和第四部分240B的第二光刻胶图案240用作掩模，可以贯穿钝化膜150和栅绝缘膜144分别形成第一接触孔172和第二接触孔130，并且可以贯穿钝化膜150形成第三接触孔138。在本发明的一个方面中，第三接触孔可以形成为至少部分地穿过下数据焊盘电极136。在本发明的另一方面中，第三接触孔可以形成为至少部分地穿过半导体图案148。因此，第一接触孔172可以露出漏极112的至少一侧面，第二接触孔130可以露出下选通焊盘电极128的表面，而第三接触孔138可以露出下数据焊盘电极136的至少一侧面、欧姆接触层146的至少一侧面以及有源层114的至少一侧面。
在形成了像素孔和第一到第三接触孔之后，参照图10C，可以在灰化工艺中使用氧气(O2)等离子体去除第二光刻胶图案240的第四部分240B。在执行该灰化工艺后，第二光刻胶图案240的第三部分240A变薄，但是，仍然得以保留。此外，在干法刻蚀工艺中把第二光刻胶图案240的残留的第三部分240A用作掩模，去除钝化膜150和栅绝缘膜144的部分，以形成像素孔170。在本发明的一个方面中，可以在同一工艺腔室内连续地执行上述灰化工艺和干法刻蚀工艺。由于第二光刻胶图案240的形貌，在灰化工艺之后残留的第三部分240A的边沿区可以变得比钝化膜150的边沿区更突出。
参照图10D，可以在第二光刻胶图案240的残留的第三部分240A上方并在形成在下方的形貌上形成透明导电材料117。如图所示，可以把透明导电材料117形成为使得在第二光刻胶图案240的所述突起边沿区的下部上基本上没有形成材料，从而改进随后的剥起(lift-off)工艺的效率。在本发明的一个方面中，可以通过诸如溅射等的淀积技术形成透明导电材料117。在本发明的另一方面中，透明导电材料117例如可以包括诸如ITO、TO、IZO、铟氧化物(IO)等的材料或这些材料的组合。
参照图10E，可以在剥起工艺中同时去除第二光刻胶图案240和透明导电材料117的形成在第二光刻胶图案240上的部分，从而形成包括像素电极118、上选通焊盘电极132以及上数据焊盘电极140的透明导电图案。因此，像素电极118接触钝化膜150的限定像素孔170的至少一个侧壁，并接触栅绝缘膜144和漏极112的一部分。上选通焊盘电极132接触钝化膜150的限定第二接触孔130的至少一个侧壁，并接触下选通焊盘电极128。上数据焊盘电极140接触钝化膜150的限定第三接触孔138的至少一个侧壁，并至少接触下数据焊盘电极136。此外，像素电极118可以与选通线102交叠并由具有减小的厚度的栅绝缘膜144与选通线102相隔开来。因此，根据本发明原理制造的存储电容器120(参照图4到10E例示性地描述了该存储电容器120，其由选通线102、栅绝缘膜144以及像素电极118组成)的电容可以大于以上参照图1到3D所述的根据现有技术制造的存储电容器20的电容。
如上所述，TFT阵列基板可以分别包括像素孔170、第一接触孔172、第二接触孔130以及第三接触孔138，使用半色调掩模或衍射曝光掩模同时形成这些孔以形成光刻胶图案。此外，本发明的原理并入了一剥起工艺以简化制造透明导电图案的工艺，从而降低了TFT基板的制造成本并提高了生产合格率。此外，通过减小两个电容器电极之间的绝缘体厚度可以最大化存储电容器的电容，同时最小化电容器电极之间的交叠面积，从而最大化对应像素区的孔径比。
对于本领域的技术人员，很明显，可以在不脱离本发明的精神或范围的情况下对本发明进行各种变型和修改。由此，本发明旨在覆盖落在所附权利要求及其等同物的范围内的对本发明的变型和修改。
本发明要求2004年6月5日提交的韩国专利申请No.P2004-041138的优先权，通过引用将其内容并入于此，如同在此对其进行了全面阐述。

Claims (33)

1、一种液晶显示装置，包括：
选通线；
数据线，与选通线相交叉从而限定像素区；
位于选通线与数据线之间的栅绝缘膜；
连接到选通线和数据线的薄膜晶体管；
限定各薄膜晶体管的沟道的半导体层；
位于数据线上和薄膜晶体管上的钝化膜；
对应于像素区的像素孔，其中，该像素孔贯穿钝化膜并至少部分地穿过栅绝缘膜；以及
位于像素孔内的像素电极，其中，该像素电极的一部分位于栅绝缘膜上并与选通线的一部分相交叠以形成存储电容器。
2、如权利要求1所述的液晶显示装置，其中，所述数据线与半导体层相交叠。
3、如权利要求1所述的液晶显示装置，其中，所述像素电极接触薄膜晶体管的漏极的一侧面。
4、如权利要求3所述的液晶显示装置，还包括贯穿栅绝缘膜的第一接触孔。
5、如权利要求4所述的液晶显示装置，其中，第一接触孔被对准在像素孔内。
6、如权利要求1所述的液晶显示装置，还包括：
选通焊盘，该选通焊盘包括连接到选通线的下选通焊盘电极和连接到该下选通焊盘电极的上选通焊盘电极。
7、如权利要求6所述的液晶显示装置，还包括贯穿栅绝缘膜和钝化膜的第二接触孔。
8、如权利要求7所述的液晶显示装置，其中，所述上选通焊盘电极通过第二接触孔接触下选通焊盘电极。
9、如权利要求6所述的液晶显示装置，其中，所述上选通焊盘电极包括透明导电材料。
10、如权利要求8所述的液晶显示装置，其中，所述上选通焊盘电极接触钝化膜的一侧面。
11、如权利要求1所述的液晶显示装置，还包括：
数据焊盘，该数据焊盘包括连接到数据线的下数据焊盘电极和连接到该下数据焊盘电极的上数据焊盘电极。
12、如权利要求11所述的液晶显示装置，还包括贯穿钝化膜、下数据焊盘电极以及半导体层中的至少一个的第三接触孔。
13、如权利要求11所述的液晶显示装置，其中，所述上数据焊盘电极通过第三接触孔接触下数据焊盘电极。
14、如权利要求11所述的液晶显示装置，其中，所述上数据焊盘电极包括透明导电材料。
15、如权利要求11所述的液晶显示装置，其中，所述上数据焊盘电极接触钝化膜的一侧面。
16、如权利要求1所述的液晶显示装置，其中，所述像素电极包括透明导电材料。
17、如权利要求1所述的液晶显示装置，其中，所述像素电极钝化膜的一侧面。
18、如权利要求1所述的液晶显示装置，其中，所述存储电容器包括栅绝缘膜的位于该存储电容器的像素电极的所述一部分与选通线之间的部分。
19、如权利要求18所述的液晶显示装置，其中，所述像素孔之外的栅绝缘膜的厚度大于位于该像素孔内的栅绝缘膜的厚度。
20、一种液晶显示装置制造方法，包括以下步骤：
在基板上形成栅金属图案，其中，该栅金属图案包括选通线和栅极；
在栅金属图案上形成栅绝缘膜；
在栅绝缘膜上顺序地形成半导体图案和数据金属图案，其中，该数据金属图案包括数据线、源极以及漏极；
在数据金属图案上形成钝化膜；
贯穿钝化膜并至少部分地穿过栅绝缘膜形成像素孔，其中，由该像素孔露出漏极的一部分；以及
在像素孔内形成像素电极，其中，该像素电极接触漏极的露出部分。
21、如权利要求20所述的液晶显示装置制造方法，还包括以下步骤：
贯穿栅绝缘膜形成第一接触孔，其中，该第一接触孔被对准在像素孔内。
22、如权利要求21所述的液晶显示装置制造方法，其中，所述形成第一接触孔的步骤包括以下步骤：
在钝化膜上形成光刻胶膜；
在光刻胶膜上方布置抗蚀剂掩模；
使用抗蚀剂掩模对光刻胶膜进行光刻构图，以形成光刻胶图案；以及
把光刻胶图案用作掩模对栅绝缘膜进行刻蚀。
23、如权利要求22所述的液晶显示装置制造方法，其中，所述形成像素孔的步骤包括以下步骤：
去除光刻胶图案的第一部分，以保留光刻胶图案的第二部分，从而部分露出钝化膜；和
对部分暴露的钝化膜进行刻蚀。
24、如权利要求23所述的液晶显示装置制造方法，其中，所述光刻胶图案的第一部分比该光刻胶图案的第二部分薄。
25、如权利要求23所述的液晶显示装置制造方法，其中，所述对部分露出的钝化膜进行刻蚀的步骤包括以下步骤：
使栅绝缘膜部分露出；和
对部分露出的栅绝缘膜进行刻蚀。
26、如权利要求23所述的液晶显示装置制造方法，其中，所述形成多个像素电极的步骤包括以下步骤：
在光刻胶图案的第二部分上并在像素孔内形成透明导电材料；利
去除光刻胶图案的其上具有透明导电材料的第二部分。
27、如权利要求22所述的液晶显示装置制造方法，其中，所述抗蚀剂掩模包括半色调掩模。
28、如权利要求22所述的液晶显示装置制造方法，其中，所述抗蚀剂掩模包括衍射曝光掩模。
29、如权利要求22所述的液晶显示装置制造方法，其中，所述去除光刻胶图案的第一部分的步骤包括在形成第一接触孔之后执行灰化工艺的步骤。
30、如权利要求26所述的液晶显示装置制造方法，其中，所述去除光刻胶图案的第二部分的步骤包括执行剥起工艺的步骤。
31、如权利要求21所述的液晶显示装置制造方法，还包括以下步骤：
在形成选通线和栅极的同时形成下选通焊盘电极，其中，该下选通焊盘电极连接到选通线；
在形成第一接触孔的同时在栅绝缘膜和钝化膜内形成第二接触孔，其中，下选通焊盘电极的至少一部分露出在第二接触孔内；以及
在第二接触孔内形成上选通焊盘电极，其中，该上选通焊盘电极接触下选通焊盘电极。
32、如权利要求21所述的液晶显示装置制造方法，还包括以下步骤：
在形成数据线、源极和漏极的同时使用第二掩模形成下数据焊盘电极，其中，该下数据焊盘电极连接到数据线和半导体图案；
在形成第一接触孔的同时在钝化膜、下数据焊盘电极以及半导体图案中的至少一个内形成第三接触孔，其中，下数据焊盘电极和半导体图案中的至少一个的至少一部分露出在第三接触孔内；以及
在第三接触孔内形成上数据焊盘电极，其中，该上数据焊盘电极接触下数据焊盘电极。
33、如权利要求32所述的液晶显示装置制造方法，其中，所述上数据焊盘电极接触下数据焊盘电极的一侧面。
CN2005100785455A 2004-06-05 2005-06-06 液晶显示装置及其制造方法 Expired - Fee Related CN100407036C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040041138 2004-06-05
KR1020040041138A KR101121620B1 (ko) 2004-06-05 2004-06-05 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1707343A true CN1707343A (zh) 2005-12-14
CN100407036C CN100407036C (zh) 2008-07-30

Family

ID=35448461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005100785455A Expired - Fee Related CN100407036C (zh) 2004-06-05 2005-06-06 液晶显示装置及其制造方法

Country Status (4)

Country Link
US (1) US7518666B2 (zh)
JP (1) JP4408271B2 (zh)
KR (1) KR101121620B1 (zh)
CN (1) CN100407036C (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7763891B2 (en) 2008-01-09 2010-07-27 Chunghwa Picture Tubes, Ltd. Pixel structure and active device array substrate
CN101847608A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 阵列基板及制造方法
CN102270604A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN101452176B (zh) * 2007-12-05 2012-06-20 株式会社半导体能源研究所 显示装置及其制造方法
US8404507B2 (en) 2008-06-25 2013-03-26 Beijing Boe Optoelectronics Technology Co., Ltd. TFT-LCD array substrate and manufacturing method thereof
CN104795406A (zh) * 2015-04-22 2015-07-22 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN107996002A (zh) * 2016-12-30 2018-05-04 深圳市柔宇科技有限公司 阵列基板及阵列基板制造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101096722B1 (ko) * 2004-11-10 2011-12-22 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101159388B1 (ko) * 2005-12-27 2012-06-28 엘지디스플레이 주식회사 액정표시소자와 그 제조 방법
KR101231842B1 (ko) * 2005-12-29 2013-02-08 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR101261608B1 (ko) * 2006-04-26 2013-05-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20080001181A (ko) 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US8592262B2 (en) * 2006-11-16 2013-11-26 Au Optronics Corporation Residue isolation process in TFT LCD fabrication
KR101421166B1 (ko) * 2007-03-02 2014-07-18 엘지디스플레이 주식회사 액정표시장치의 제조방법
TW200924107A (en) * 2007-10-02 2009-06-01 Polymer Vision Ltd An electronic circuit element with profiled photopatternable dielectric layer
TWI459435B (zh) * 2007-10-19 2014-11-01 Chunghwa Picture Tubes Ltd 主動元件陣列基板製造方法及其結構
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
WO2009072451A1 (en) * 2007-12-03 2009-06-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
JP5046915B2 (ja) * 2007-12-27 2012-10-10 京セラ株式会社 表示装置用基板、表示装置、及び表示装置用基板の製造方法
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
CN102160103B (zh) 2008-09-19 2013-09-11 株式会社半导体能源研究所 显示装置
WO2010150435A1 (ja) * 2009-06-22 2010-12-29 シャープ株式会社 アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
KR20110061773A (ko) 2009-12-02 2011-06-10 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP2011221098A (ja) 2010-04-05 2011-11-04 Seiko Epson Corp 電気光学装置用基板、電気光学装置、及び電子機器
CN102237305B (zh) * 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
KR101741732B1 (ko) * 2010-05-07 2017-05-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101182232B1 (ko) * 2010-06-30 2012-09-12 삼성디스플레이 주식회사 유기전계발광 표시장치
CN102832226B (zh) 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法
KR102044199B1 (ko) * 2013-09-25 2019-11-13 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법
CN104752344A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
KR20170126054A (ko) * 2016-05-04 2017-11-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
KR940004322B1 (ko) 1991-09-05 1994-05-19 삼성전자 주식회사 액정표시장치 및 그 제조방법
US5317433A (en) 1991-12-02 1994-05-31 Canon Kabushiki Kaisha Image display device with a transistor on one side of insulating layer and liquid crystal on the other side
JPH06347825A (ja) 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
DE4339721C1 (de) 1993-11-22 1995-02-02 Lueder Ernst Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren
TW321731B (zh) 1994-07-27 1997-12-01 Hitachi Ltd
JP3866783B2 (ja) 1995-07-25 2007-01-10 株式会社 日立ディスプレイズ 液晶表示装置
KR0156202B1 (ko) 1995-08-22 1998-11-16 구자홍 액정표시장치 및 그 제조방법
JPH09113931A (ja) 1995-10-16 1997-05-02 Sharp Corp 液晶表示装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR100580398B1 (ko) * 1999-01-21 2006-05-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100660812B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조방법
JP2002098995A (ja) * 2000-09-25 2002-04-05 Sharp Corp 液晶用マトリクス基板の製造方法
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
KR100650401B1 (ko) * 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100476366B1 (ko) 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN1267780C (zh) * 2002-11-11 2006-08-02 Lg.飞利浦Lcd有限公司 用于液晶显示器的阵列基板及其制造方法
KR100887671B1 (ko) * 2002-12-23 2009-03-11 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100904270B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100556702B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100560405B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452176B (zh) * 2007-12-05 2012-06-20 株式会社半导体能源研究所 显示装置及其制造方法
US7763891B2 (en) 2008-01-09 2010-07-27 Chunghwa Picture Tubes, Ltd. Pixel structure and active device array substrate
US8404507B2 (en) 2008-06-25 2013-03-26 Beijing Boe Optoelectronics Technology Co., Ltd. TFT-LCD array substrate and manufacturing method thereof
US8735976B2 (en) 2008-06-25 2014-05-27 Beijing Boe Optoelectronics Technology Co., Ltd. TFT-LCD array substrate
CN101847608A (zh) * 2009-03-27 2010-09-29 北京京东方光电科技有限公司 阵列基板及制造方法
CN101847608B (zh) * 2009-03-27 2015-06-17 北京京东方光电科技有限公司 阵列基板及制造方法
CN102270604A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 阵列基板的结构及其制造方法
CN104795406A (zh) * 2015-04-22 2015-07-22 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN107996002A (zh) * 2016-12-30 2018-05-04 深圳市柔宇科技有限公司 阵列基板及阵列基板制造方法

Also Published As

Publication number Publication date
KR20050115743A (ko) 2005-12-08
US20050270434A1 (en) 2005-12-08
JP4408271B2 (ja) 2010-02-03
US7518666B2 (en) 2009-04-14
CN100407036C (zh) 2008-07-30
KR101121620B1 (ko) 2012-02-28
JP2005346090A (ja) 2005-12-15

Similar Documents

Publication Publication Date Title
CN1707343A (zh) 液晶显示装置及其制造方法
CN1244953C (zh) 薄膜晶体管阵列基板及其制造方法
CN100335957C (zh) 共平面开关模式液晶显示装置及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1734337A (zh) 掩模
CN1892394A (zh) 液晶显示器件及其制造方法
CN1797163A (zh) 液晶显示器件及其制造方法
CN1612344A (zh) 用于显示器件的薄膜晶体管基板及其制造方法
CN1702530A (zh) 液晶显示器件及其制造方法
CN1702531A (zh) 液晶显示器件及其制造方法
CN1794076A (zh) 水平电场施加型薄膜晶体管基板及其制造方法
CN1304055A (zh) 用于液晶显示器的薄膜晶体管阵列面板
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1782838A (zh) 液晶显示器件及其制造方法
CN1991556A (zh) 用于面内切换型液晶显示器件的阵列基板及其制造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
JP4722118B2 (ja) 液晶表示装置及びその製造方法
CN1794077A (zh) 液晶显示器件及其制造方法
CN1605918A (zh) 薄膜晶体管阵列基板及其制造方法
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
CN1375733A (zh) 具有双金属层源极和漏极的液晶显示器及其制造方法
CN1794078A (zh) 液晶显示器件及其制造方法
CN1794068A (zh) 液晶显示器件及其制造方法
CN1614490A (zh) 使用水平电场型液晶显示器件的薄膜晶体管基板及其制造方法
CN1677209A (zh) 液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080730

Termination date: 20180606