[go: up one dir, main page]

CN1605918A - 薄膜晶体管阵列基板及其制造方法 - Google Patents

薄膜晶体管阵列基板及其制造方法 Download PDF

Info

Publication number
CN1605918A
CN1605918A CNA2004100834917A CN200410083491A CN1605918A CN 1605918 A CN1605918 A CN 1605918A CN A2004100834917 A CNA2004100834917 A CN A2004100834917A CN 200410083491 A CN200410083491 A CN 200410083491A CN 1605918 A CN1605918 A CN 1605918A
Authority
CN
China
Prior art keywords
gate
pattern
electrode
film
photoresist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100834917A
Other languages
English (en)
Other versions
CN1605918B (zh
Inventor
林柄昊
徐铉植
金泓植
赵兴烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030070836A external-priority patent/KR100619624B1/ko
Priority claimed from KR1020030090285A external-priority patent/KR101036708B1/ko
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1605918A publication Critical patent/CN1605918A/zh
Application granted granted Critical
Publication of CN1605918B publication Critical patent/CN1605918B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

薄膜晶体管阵列基板及其制造方法。薄膜晶体管阵列基板器件包括：形成在基板上的选通线；与选通线交叉的数据线，在两者之间具有栅绝缘图案；位于选通线和数据线交叉处的薄膜晶体管；在由选通线和数据线的交叉所限定的像素区形成的并且连接到薄膜晶体管的像素电极；具有连接到选通线的下选通焊盘电极和连接到下选通焊盘电极的上选通焊盘电极的选通焊盘部；具有连接到数据线的下数据焊盘电极和连接到下数据焊盘电极的上数据焊盘电极的数据焊盘部；以及在除了包括像素电极、上数据焊盘电极和上选通焊盘电极的区域以外的区域上形成的钝化膜图案，其中，像素电极形成于由钝化膜图案暴露的像素区域的栅绝缘图案上。

Description

悦明书 薄膜晶体管阵列基板及其制造方法
技术领域
本发明涉及阵列基板以及阵列基板的制造方法，具体来说，涉及薄膜晶体管(TFT)阵列基板和制造TFT阵列基板的方法。
背景技术
总的来说，液晶显示(LCD)装置通过利用电场调节液晶材料的透光性来产生图像。LCD装置包括其中按矩阵布局排列有多个液晶单元的LCD板，以及用于驱动LCD板的驱动电路。
LCD板包括相互面对的TFT阵列基板和滤色器(CF)阵列基板，其中，放置间隔物以在TFT阵列基板与CF阵列基板之间保持均匀的单元间隙，并且在单元间隙内提供液晶材料。
TFT阵列基板包括：多条选通线和多条数据线；作为选通线和数据线的每个交叉处的开关器件而形成的TFT；连接到为多个液晶单元中的每一个而形成的TFT的像素电极；以及施加到每个液晶单元上的配向膜。选通线和数据线通过相应的焊盘部接收来自驱动电路的信号。因此，TFT响应于提供给选通线的扫描信号，向像素电极提供沿数据线传输的像素电压信号。
CF阵列基板包括：由液晶单元形成的滤色器；反射外部光并分隔各滤色器的黒底；公共地为液晶单元提供基准电压的公共电极；以及置于每个液晶单元上的配向膜。
通过以下步骤来制造LCD板：组合已经分别制造的TFT阵列基板和CF阵列基板，在TFT阵列基板与CF阵列基板之间注入液晶材料，然后密封TFT阵列基板和CF阵列基板以及它们之间的液晶材料。
在LCD装置中，由于TFT阵列基板的制造涉及包括多个单独掩模工艺的半导体处理，因此TFT阵列基板的这种制造工艺很复杂，并且是LCD板的制造成本中的主要成本要素。因此，为了减少单独掩模工艺的数量而发展了TFT阵列基板的制造。例如，一个掩模工艺包括多个单独过程，如薄膜淀积、清洗、光刻、刻蚀、光刻胶剥落以及检查过程。当前，已经开发了四掩模工艺，其中，比用作标准掩模工艺的现有的五掩模工艺减少了一个掩模工艺。
图1是根据现有技术的TFT阵列基板的平面图，图2是沿根据现有技术的图1的I-I’线所截取的截面图。在图1和图2中，TFT阵列基板包括：在下基板42上相互交叉并且在它们之间具有栅绝缘膜44的多条选通线2和多条数据线4；形成在选通线2和数据线4的每个交叉处的TFT6；以及在由选通线2和数据线4的交叉所排列的单元区域中形成的像素电极18。另外，TFT阵列基板包括：在像素电极18和前级选通线2的交叠部分处形成的存储电容器20；连接到选通线2的选通焊盘部26；以及连接到数据线4的数据焊盘部34。
TFT 6包括：连接到选通线2的栅极8；连接到数据线4的源极10；连接到像素电极18的漏极12；以及限定源极10和漏极12之间的沟道并且与栅极8交叠的半导体图案47的有源层14。有源层14与下数据焊盘电极36、存储电极22、数据线4、源极10以及漏极12交叠，并且包括在源极10与漏极12之间限定的沟道部分。另外，半导体图案47的欧姆接触层48用来获得与下数据焊盘电极36、存储电极22、数据线4、源极10以及漏极12之间的欧姆接触，并且被进一步形成在有源层14上。TFT6响应于提供给选通线2的选通信号，使得提供给数据线4的像素电压信号被充入并保持在像素电极18中。
在图2中，像素电极18通过贯穿钝化膜50的第一接触孔16连接到TFT 6的漏极12。像素电极18利用所充的像素电压与形成在上基板(未示出)上的公共电极一起产生电位差。由于该电位差，位于TFT基板与上基板(未示出)之间的液晶材料由于液晶材料的介电各向异性而发生旋转，并且把从光源(未示出)通过像素电极18入射的光透射到上基板(未示出)。
存储电容器20包括：前级选通线2；与前级选通线2交叠的存储电极22，二者之间具有栅绝缘膜44、有源层14和欧姆接触层48；以及通过在钝化膜50上形成的第二接触孔24与存储电极22连接并且与存储电极22相交叠的像素电极18，钝化模50位于像素电极18和存储电极22之间。存储电容器20稳定地保持向像素电极18充入的像素电压，直到充入随后的像素电压。
选通线2通过选通焊盘部26连接到选通驱动器(未示出)。选通焊盘部26包括：延伸自选通线2的下选通焊盘电极28，以及通过同时穿过栅绝缘膜44和钝化膜50的第三接触孔30连接到下选通焊盘电极28的上选通焊盘电极32。数据线4通过数据焊盘部34连接到数据驱动器(未示出)。数据焊盘部34包括从数据线4延伸的下数据焊盘电极36，以及通过穿过钝化膜50的第四接触孔38连接到下数据焊盘电极36的上数据焊盘电极40。
具有上述配置的TFT基板是利用四掩模工艺形成的。
图3A到3D是沿图1的I-I’所截取的截面图，显示了根据现有技术制造图2的TFT阵列基板的方法。在图3A中，在下基板42上形成选通图案(gate pattern)。在下基板42上，通过诸如溅射的淀积方法形成选通金属层。
接下来，通过利用第一掩模和刻蚀工艺的光刻对选通金属层进行构图，以形成包括选通线2、栅极8以及下选通焊盘电极28的选通图案。用于选通金属层的材料包括铬(Cr)、钼(Mo)、铝(Al)等，它们以单层结构或双层结构的形式使用。
在图3B中，在设有选通图案的下基板42上依次形成栅绝缘膜44、有源层14、欧姆接触层48和源/漏图案。利用淀积技术(如等离子增强化学气相淀积(PECVD)和溅射)在具有选通图案的下基板42上依次形成栅绝缘膜44、非晶硅层、n+非晶硅层以及源/漏金属层。
例如，利用使用第二掩模的光刻工艺在源/漏金属层上形成光刻胶图案。第二掩模利用了具有衍射曝光部的衍射曝光掩模，其中，衍射曝光部对应于TFT的沟道部分。因此，沟道部分的光刻胶图案的高度低于源/漏图案部的光刻胶图案。
接下来，利用使用该光刻胶图案的湿法刻蚀工艺对源/漏金属层进行构图，以形成源/漏图案，其包括数据线4、源极10、漏极12(与源极10一体)以及存储电极22。
接下来，利用使用同一光刻胶图案的干法刻蚀工艺对非晶硅层和n+非晶硅层同时进行构图，以形成半导体图案47，其包括欧姆接触层48和有源层14。
通过灰化工艺去除沟道部分中具有较低高度的光刻胶图案，并利用干法刻蚀工艺对沟道部分的源/漏图案和欧姆接触层48进行刻蚀。相应地，对沟道部分的有源层14进行曝光，从而将源极10与漏极12分离开来。然后，利用剥落工艺去除残留在源/漏图案上的光刻蚀图案的残留物。
栅绝缘膜44由如氧化硅(SiOx)或氮化硅(SiNx)的无机绝缘材料制成。用于源/漏图案的金属包括钼(Mo)、钛(Ti)、钽(Ta)以及钼合金等。
在图3C中，在具有源/漏图案的栅绝缘膜44上形成包括第一、第二、第三和第四接触孔16、24、30和38的钝化膜50。通过如PECVD的淀积技术将钝化膜50形成在具有源/漏图案的整个栅绝缘膜44上。然后，利用使用第三掩模和刻蚀工艺的光刻对钝化膜50进行构图，以形成第一、第二、第三和第四接触孔16、24、30和38。第一接触孔16被形成为穿过钝化膜50并暴露漏极12，而第二接触孔24被形成为穿过钝化膜50并暴露存储电极22。第三接触孔30被形成为穿过钝化膜50以及栅绝缘膜44并暴露下选通焊盘电极28。第四接触孔38被形成为穿过钝化膜50并暴露下数据焊盘电极36。
钝化膜50由无机绝缘材料(如栅绝缘膜44的材料)制成，或者由具有小介电常数的有机绝缘材料(如丙烯酸有机化合物、苯并环丁烯(BCB)或全氟环丁烷(PFCB))制成。
在图3D中，在钝化膜50上形成透明电极图案。例如，利用淀积技术如溅射等将透明电极材料淀积在整个钝化膜50上。然后，利用使用第四掩模和刻蚀工艺的光刻对透明电极材料进行构图，以提供透明电极图案，其包括像素电极18、上选通焊盘电极32和上数据焊盘电极40。像素电极18通过第一接触孔16电连接到漏极12，同时通过第二接触孔24电连接到与前级选通线2相交叠的存储电极22。上选通焊盘电极32通过第三接触孔30电连接到下选通焊盘电极28。上数据焊盘电极40通过第四接触孔38电连接到下数据焊盘电极36。相应地，透明电极材料由铟锡氧化物(ITO)、氧化锡(TO)或铟锌氧化物(IZO)制成。
如上所述，TFT阵列基板和制造TFT阵列基板的方法使用了四掩模工艺，因此与五掩模工艺相比减少了制造工艺的数目并减少了制造成本。然而，由于四掩模工艺具有相对复杂的制造过程并且对制造成本的缩减有限，故要求进一步简化制造过程并进一步缩减制造成本。
发明内容
相应地，本发明的目的在于提供一种能够基本上消除由于现有技术的局限和缺陷造成的一个或更多个问题的TFT阵列基板和制造TFT阵列基板的方法。
本发明的一个目的是提供具有简化结构的TFT阵列基板。
本发明的另一个目的是提供具有简化制造工艺的制造TFT阵列基板的方法。
本发明的另一个目的是提供具有改进的生产合格率和图像质量的TFT阵列基板。
本发明的另一个目的是提供制造具有改进的生产合格率和图像质量的TFT阵列基板的方法。
本发明的附加特征和优点将在下面的描述中给出，其部分地将由描述变得明了，或者通过本发明的实施来获知。通过这里的文字描述和权利要求以及附图所详细指出的结构，将实现并获得本发明的目的和其他优点。
正如这里所体现并广泛描述的，为了获得这些和其他优点并依照本发明的目的，薄膜晶体管阵列基板器件包括：形成在基板上的选通线；与选通线交叉的数据线，在两者之间具有栅绝缘图案；位于选通线和数据线交叉处的薄膜晶体管；在由选通线和数据线的交叉所限定的像素区形成的并且连接到薄膜晶体管的像素电极；具有连接到选通线的下选通焊盘电极和连接到下选通焊盘电极的上选通焊盘电极的选通焊盘部；具有连接到数据线的下数据焊盘电极和连接到下数据焊盘电极的上数据焊盘电极的数据焊盘部；以及在除了包括像素电极、上数据焊盘电极和上选通焊盘电极的区域以外的区域上形成的钝化膜图案，其中，像素电极形成在由钝化膜图案暴露的像素区域的栅绝缘图案上。
在另一方面，制造薄膜晶体管阵列基板的方法包括：在基板上形成选通图案，其中该选通图案包括薄膜晶体管的栅极、连接到栅极的选通线以及连接到选通线的下选通焊盘电极；在具有选通图案的基板上形成栅绝缘膜；形成源/漏图案，该源/漏图案包括薄膜晶体管的源极和漏极、连接到源极的数据线和连接到数据线的下数据焊盘电极、以及在源/漏图案下沿着源/漏图案形成的半导体图案；以及形成透明电极图案和钝化膜图案，钝化模图案层叠在除了形成有透明电极图案的区域以外的剩下区域，其中透明电极图案包括连接到漏极并且在栅绝缘膜上形成的像素电极、连接到下选通焊盘电极的上选通焊盘电极以及连接到下数据焊盘电极的上数据焊盘电极。
在另一方面，制造薄膜晶体管基板的方法包括：制备透明基板；在基板上淀积第一金属膜，然后通过第一掩模工艺形成选通线、栅极和选通焊盘；依次将第一绝缘膜、非晶硅层、n+非晶硅层和第二金属膜层叠到具有栅极和选通线的基板的整个表面上；通过第二掩模工艺形成与选通线垂直交叉并且与选通线一起限定像素区域的数据线、具有有源层和欧姆接触层的半导体层、源/漏极以及数据焊盘；在具有数据线和源/漏极的基板的整个表面上形成第二绝缘膜，通过第三掩模工艺暴露像素区域的第一绝缘膜、选通焊盘和数据焊盘；在第一绝缘膜、选通焊盘和数据焊盘的上部淀积透明导电膜，以形成连接到漏极的像素电极、连接到选通焊盘的选通连接端子、以及连接到数据焊盘的数据连接端子。
在另一方面，制造薄膜晶体管阵列基板的方法包括：制备透明极板；在基板上形成选通线、栅极和选通焊盘；沿具有栅极和选通焊盘的基板的整个表面形成栅绝缘膜；形成与选通线垂直交叉并和选通线一起限定像素区域的数据线、具有有源层和欧姆接触层的半导体层、源/漏极和数据焊盘；暴露在每个像素区域形成的栅绝缘膜；沿具有数据线和源/漏极的基板的整个表面形成钝化膜；将光刻胶膜施加到钝化膜的上部；利用掩模在钝化膜上形成光刻胶图案；通过将光刻胶图案作为刻蚀掩模来形成暴露选通焊盘和数据焊盘的接触孔，并暴露像素区域的栅绝缘膜；沿具有光刻胶图案、像素区域栅绝缘膜、和接触孔的基板的整个表面淀积透明导电膜；去除光刻胶图案和在光刻胶图案上形成的透明导电膜，以便在像素区域的栅绝缘膜上形成像素电极；形成通过接触孔分别连接到选通焊盘和数据焊盘的选通连接端子和数据连接端子。
应该理解，上述总体描述和下面的具体描述都是示例性的和说明性的，可为如权利要求所述的本发明提供进一步的解释。
附图说明
附图用于为本发明提供进一步理解并且被合并于此并形成本说明书的一部分，附图示出本发明的实施例，并且与说明书一起用于解释本发明的原理。在图中：
图1是根据现有技术的TFT阵列基板的平面图；
图2是根据现有技术沿图1的I-I’所截取的截面图；
图3A到3D是显示根据现有技术制造图2中TFT阵列基板的方法的沿图1的I-I’所截取的截面图。
图4是根据本发明的示例TFT阵列基板的平面图；
图5是沿根据本发明的图5的II-II’所截取的截面图；
图6A和6B分别是根据本发明制造TFT阵列基板的方法的示例第一掩模工艺的平面图和截面图；
图7A到7C分别是根据本发明制造TFT阵列基板的方法的示例第二掩模工艺的一个平面图和两个截面图；
图8A到8D分别是根据本发明制造TFT阵列基板的方法的示例第三掩模工艺的一个平面图和三个截面图；
图9是根据本发明的示例LCD装置的平面图；
图10A到10C是根据本发明制造LCD装置的方法的示例第一掩模工艺的截面图；
图11A到11C是根据本发明制造LCD装置的方法的示例第二掩模工艺的截面图；
图12A到12D是根据本发明制造LCD装置的方法的示例第三掩模工艺的截面图；
图13A到13E是根据本发明制造LCD装置的方法的另一个示例第三掩模工艺的截面图；以及
图14是根据本发明的示例存储电容器的截面图。
具体实施方式
现在将具体讨论本发明的优选实施例，其示例示出在附图中。
图4是根据本发明的示例TFT阵列基板的平面图，图5是沿根据本发明的图5的II-II’所截取的截面图。在图4和5中，TFT阵列基板可以包括：在下基板88上形成的相互交叉的选通线52和数据线58，它们之间具有栅绝缘图案90；在选通线和数据线52和58的每个交叉处形成的TFT 80；以及由选通线和数据线52和58的交叉所限定的像素区域内的像素电极72。进一步，TFT阵列基板可以包括：在前级选通线52与连接到像素电极72的存储电极66的交叠部分处形成的存储电容器78；连接到数据线52的选通焊盘部82；以及连接到数据线58的数据焊盘部84。
TFT 80可以包括：连接到选通线52的栅极54；连接到数据线58的源极60；连接到像素电极72的漏极62；以及半导体图案147，半导体图案147包括与栅极54交叠的有源层92并且在有源层92和栅极54之间具有栅绝缘图案90，从而形成了源极60和漏极62之间的沟道70。TFT 80可以响应于提供给选通线52的选通信号以允许像素电极72充电，然后保持提供给数据线58的像素电压信号。
半导体图案147可以包括具有源极60和漏极62之间的沟道部分的有源层92。有源层92可以与源极60、漏极62、数据线58以及下数据焊盘电极64相交叠。另外，有源层92可以与存储电极66相交叠，也可以被形成为与选通线52部分地交叠，并且栅绝缘图案90位于有源层92和选通线52之间。半导体图案147可以包括形成在有源层92上的欧姆接触层94，其用于进行与源极60、漏极62、存储电极66、数据线58以及下数据焊盘电极64的欧姆接触。
像素电极72可以连接到通过钝化膜图案98暴露在外的TFT 80的漏极62，并可以形成在通过钝化膜图案98暴露在外的像素区域的栅绝缘图案90上。像素电极72可以通过充入的像素电压与在上基板(未示出)形成的公共电极之间产生电位差。根据该电位差，位于TFT基板和上基板(未示出)之间的液晶材料由于液晶材料的介电各向异性而发生旋转，使通过像素电极72从光源(未示出)入射的光透射到上基板(未示出)。
在图5中，存储电容器78可以包括前级选通线52和存储电极66，其中存储电极66可以与前级选通线52相交叠，在它们之间具有栅绝缘图案90、有源层92和欧姆接触层94。这里，像素电极72可以连接到通过钝化膜图案98暴露在外的存储电极66。存储电容器78使充入到像素电极72的像素电压保持稳定，直到充入下一个像素电压。
选通线52可以通过选通焊盘部82连接到选通驱动器(未示出)。选通焊盘部82可以包括从选通线52延伸的下选通焊盘电极56以及连接在下选通焊盘电极56上的上选通焊盘电极74。
数据线58可以通过数据焊盘部84连接到数据驱动器(未示出)。数据焊盘部84可以包括从数据线58延伸的下数据焊盘电极64以及连接在下数据焊盘电极64上的上数据焊盘电极76。而且，数据焊盘部84可以包括在下数据焊盘电极64和下基板88之间形成的栅绝缘图案90、有源层92和欧姆接触层94。
栅绝缘图案90可以在与形成选通焊盘部82的区域相邻的区域中形成，钝化膜图案98可以在未形成像素电极72、上选通焊盘电极74和上数据焊盘电极76的区域中形成。
可以利用三掩模工艺制造具有这种布局的TFT阵列基板。该三掩模工艺可以包括：用于形成选通图案的第一掩模工艺，用于形成半导体图案和源/漏图案的第二掩模工艺，以及用于形成栅绝缘图案90、钝化膜图案98和透明电极图案的第三掩模工艺。
图6A和6B分别是根据本发明制造TFT阵列基板的方法的示例第一掩模工艺的平面图和截面图。在图6A和6B中，可以通过诸如溅射的淀积方法在下基板88上形成选通金属层。随后，通过使用第一掩模和刻蚀工艺的光刻工艺对选通金属层进行构图，以形成包括选通线52和栅极54的选通图案。作为选通金属，可以以单层结构或双层结构使用Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)、Cr/Al(Nd)等。
图7A到7C分别是根据本发明制造TFT阵列基板的方法的示例第二掩模工艺的一个平面图和两个截面图。在图7B中，可以利用淀积技术(如等离子体增强化学气相淀积(PECVD)和溅射方法)在具有选通图案的下基板88上依次形成栅绝缘层90a、非晶硅层92a、n+非晶硅层94a和源/漏金属层58a。其中，栅绝缘层90a可以由无机绝缘材料(如氧化硅(SiOx)或氮化硅(SiNx))制成。源/漏金属层可以由钼(Mo)、钛(Ti)、钽(Ta)和钼合金等制成。
然后，如图7B所示，可以通过使用第二掩模的光刻工艺来形成光刻胶图案71b。在这种情况下，具有衍射曝光部的衍射曝光掩模可以用作第二掩模，其中衍射曝光部对应于薄膜晶体管的沟道部分。相应地，沟道部分的光刻胶图案71b的高度低于源/漏图案部的光刻胶图案。随后，可以利用使用光刻胶图案71b的湿法刻蚀工艺对源/漏金属层进行构图，以提供源/漏图案，其包括数据线58、源极60、漏极62(可能与源极60一体)以及存储电极66，如图7C所示。
接下来，可以通过使用同一光刻胶图案71b的干法刻蚀工艺对非晶硅层和n+非晶硅层同时进行构图，以提供欧姆接触层94和有源层92。另外，可以通过灰化工艺来去除在沟道部分具有相对较低高度的光刻胶图案71b，此后，可以通过干法刻蚀工艺对源/漏图案和沟道部分的欧姆接触层94进行刻蚀。相应地，暴露沟道部分的有源层92，以将源极60和漏极62隔开。然后，可以利用剥落工艺去除残留在源/漏图案部的光刻胶图案71b的残余物。
图8A到8D分别是根据本发明制造TFT阵列基板的方法的示例第三掩模工艺的一个平面图和三个截面图。在图8A到8D中，钝化膜98由无机绝缘材料(如氧化硅(SiOx)和氮化硅(SiNx))制成，或者由具有小介电常数的有机绝缘材料(如丙烯酸有机化合物、苯并环丁烯(BCB)或全氟环丁烷(PFCB))制成，可以通过淀积技术(如溅射)将钝化膜98淀积在其上形成有源/漏图案的整个栅绝缘膜90上。另外，可以将光刻胶施加到整个钝化膜98上。随后，可以利用使用第三掩模(即具有衍射曝光部的衍射曝光掩模)的光刻工艺来形成光刻胶图案71c。因此光刻胶图案71c可以形成在除了形成有选通焊盘的区域以外的区域内，如图8B所示。另外，对应于衍射曝光部并位于漏极和存储电极的部分区域P1(像素区域P1)和数据焊盘区域P1中的光刻胶图案71c的形成高度可以低于区域P2(即遮蔽区域，对应于衍射曝光部)。然后，通过将光刻胶图案71c用作掩模的刻蚀工艺来去除选通焊盘部82的钝化膜和钝化膜的栅绝缘膜90a。然后，可以利用灰化工艺去除具有相对较低高度的光刻胶图案71c。然后，可以利用使用光刻胶图案71c的残余物作为掩模的刻蚀工艺对钝化膜进行构图，以暴露出存储电极66的一部分、漏极62的一部分以及下数据焊盘电极64。
在图8C中，可以通过诸如溅射的淀积技术将透明电极材料74a淀积在具有光刻胶图案71c残余物(在图8B中)的整个TFT阵列基板88上。相应地，透明电极材料可以由铟锡氧化物(ITO)、氧化锡(TO)或铟锌氧化物(IZO)制成。然后，可以利用剥离工艺(如剥起法(lift-off method))将光刻胶图案71c从其上淀积有透明电极材料的TFT阵列基板88上去除。那么，可以和被剥离的光刻胶图案71c一起去除淀积在光刻胶图案71c上的透明电极材料74a，以形成透明图案，其包括上选通焊盘电极74、像素电极72和上数据焊盘电极76，如图8D所示。
上选通焊盘电极74可以被形成为覆盖下选通焊盘电极56。另外，像素电极72可以连接到TFT 80的漏极62和存储电容器78的存储电极66，上数据焊盘电极76可以电连接到下数据焊盘电极64。
根据本发明，TFT阵列基板和制造TFT阵列基板的方法可以采用第一掩模工艺来形成选通图案，采用第二掩模工艺来形成半导体图案和源/漏图案，以及采用第三掩模工艺来形成透明电极图案，其中第三掩模工艺通过对在栅绝缘膜和钝化膜的构图工艺中使用的光刻胶图案进行的剥落工艺来对透明电极进行构图以形成透明电极图案。相应地，可以简化TFT阵列基板和它的制造过程，从而减少了生产成本并提高了生产合格率。
根据本发明，可以通过采用三掩模工艺使用衍射曝光掩模来制造TFT阵列基板，其中，TFT阵列中具有最高高度的栅绝缘图案可以在像素电极和下基板之间形成。相应地，其上形成有像素电极的像素区域、TFT以及存储电容器之间的台阶高度(step difference)不会很大。因此，有可能保持与使用四掩模工艺和五掩模工艺情况下相同的摩擦工艺均匀性以及相同的对比度。
图9是根据本发明的示例LCD装置的平面图。在图9中，在具有N×M矩阵结构的像素的TFT阵列基板上的每个像素都包括：在接收来自外部驱动电路的扫描信号的选通线101和接收图像信号的数据线103的每个交叉处所限定的TFT。TFT可以包括连接到选通线101的栅极101a，与栅极101a交叠并与栅极101a绝缘的有源层105a，以及在有源层105a上形成的源/漏极102a和102b。另外，像素电极107形成在像素的显示区域，其中，漏极102b连接到像素电极107，其中通过数据线103和源/漏极102a和102b将图像信号提供给像素电极107。而且，像素电极107连接到与选通线101交叠的存储电极109。而且，存储电极109与选通线101一起形成存储电容器Cst，存储电容器Cst可以通过使像素电极107和选通线101交叠而不形成存储电极109的方式来形成。尽管未示出，在数据线103的下部可以形成修补图案(repair pattern)，该修补图案可以在形成选通线的过程中产生。
相应地，LCD板可以包括上述的TFT阵列基板，其中，TFT的漏极102b电连接到在像素中形成的像素电极107，使得可以通过经由源/漏极102a和102b将信号施加到像素电极107上，来驱动液晶材料显示图像。尽管未示出，在选通线101和数据线103的延伸的一侧可以分别形成选通焊盘和数据焊盘，以接收来自外部驱动电路的信号。根据本发明，按上述方式构造的TFT阵列基板可以利用三掩模工艺进行制造。
图10A到10C是根据本发明制造LCD装置的方法的示例第一掩模工艺的截面图。在图10A到10C中，TFT区域T、存储电容器区域S和选通焊盘区域G.P可以形成在选通线的一侧，数据焊盘区域D.P可以形成在数据线的一侧。
在图10A中，在制备好透明基板110以后，可以通过溅射方法将铝(Al)、钼(Mo)、铜(Cu)、MoW、MoTa、MoNb、铬(Cr)、钨(W)或铝(Al)和钼(Mo)双层的第一金属膜(未示出)淀积在基板110上。然后，通过第一掩模工艺对第一金属膜进行构图，以形成栅极101a、选通线101和选通焊盘101b。
在图10B中，可以将诸如氮化硅SiNx或氧化硅SiOx的无机材料淀积在设有栅极101a、选通线101和选通焊盘101b的基板110的整个表面上，以形成第一绝缘膜102，即栅绝缘膜。然后，在第一绝缘膜102的上部依次淀积非晶硅层，掺杂有杂质(如磷(P))的n+非晶硅层，以及第二金属膜(如Al、AlNd、Cr、Mo和Cu)。接下来，通过第二掩模工艺分别形成包括有源层105a和欧姆接触层105b的半导体层105、在半导体层105的上部彼此隔开指定间隙的源/漏极102a和102b、位于选通线101上部的存储电极109、以及数据焊盘103a。
相应地，第二掩模工艺可以利用衍射曝光掩模或半调掩模(half-tonemask)，每种掩模都可以是部分曝光掩模，因为半导体层105和源/漏极102a和102b要通过单一掩模工艺同时形成。这种衍射曝光掩模具有带狭缝结构的衍射曝光区域，其中，通过衍射曝光区域发射出来的曝光光的量少于通过完全透射光的透射区域透射出来的曝光光的量。因此，在施加了光刻胶(PR)膜以后，如果通过利用带有衍射曝光区域和透射区域的掩模对PR膜进行部分曝光，那么对应于衍射曝光区域的PR膜残余物和对应于透射区域的PR膜残余物具有彼此不同的高度。换句话说，对于正型PR膜，其中光通过衍射曝光区域照射的PR膜比透射区域的PR膜具有更厚的厚度。另一方面，对于负型PR膜，保留在透射区域的PR膜形成得较厚。
根据本发明，通过利用衍射曝光掩模的特性可以同时形成半导体层105以及源/漏极102a和102b。另外或另选地，也可以使用半调掩模。在使用半调掩模的情况下，可以在遮蔽区域形成铬(Cr)，也可以在半调区域形成硅化钼(MoSi)。因此，可以通过调节硅化钼(MoSi)的厚度来控制光透射量。
图11A到11C是根据本发明制造LCD装置的方法的示例第二掩模工艺的截面图。在图11A中，第一绝缘膜102、非晶硅层105a’、n+非晶硅层105b’和第二金属膜103’可以依次层叠在带有栅极101a、选通线101和选通焊盘101b的基板110的整个表面上。然后，可以将PR膜130施加到第二金属膜103’的上部，并且可以通过衍射曝光掩模140照射光(如紫外线)。此时，衍射曝光掩模可以包括部分地透射照射光的衍射曝光区域Al、完全透射照射光的透射区域A2、以及完全遮蔽照射光的遮蔽区域A3。相应地，通过衍射曝光掩模140透射的光可以照射到PR膜130上。
在图11B中，可以通过衍射曝光掩模140使经曝光的PR膜130显影。相应地，只保留在光通过衍射曝光区域A1和透射区域A2照射到的区域上的PR膜，其他区域上的残余PR膜将被去除。因此，由于使用负型PR膜，通过衍射曝光区域Al形成的第一PR图案130a比通过透射区域A2形成的第二PR图案130b要薄。由于负型PR膜具有比正型PR膜高的分辨率，因此可以使用负型PR膜。另选地，可以使用正型PR膜，其中衍射曝光掩模的图案按相反的方式制造。换句话说，应该在需要保留PR膜的区域遮蔽光。
接下来，可以通过把第一和第二PR图案130a和130b用作掩模来刻蚀在第一和第二PR图案130a和130b的下部形成的第二金属膜103’、n+非晶硅层105b和非晶硅层105a，以形成有源层105a、欧姆接触层105b、存储电极109和数据焊盘103a。相应地，数据焊盘103a的侧面部通过接触孔103a’暴露在外。
在图11C中，可以通过灰化工艺去除第一PR图案130a。此时，第二PR图案130b的一部分与第一PR图案一起被去除，以减少第二PR图案的厚度。然后，通过将第二PR图案130b用作掩模来去除第一PR图案130a，可以露出第二金属膜103’和欧姆接触层105b。接下来，对它们进行刻蚀，以形成源/漏极102a和102b。相应地，源/漏极102a和102b可以在有源层105a的上部以指定的间隙彼此隔开。然后，形成欧姆接触层105b，以便减少有源层105b和源/漏极102a和102b之间的接触电阻，从而平滑地传送工作信号。接下来，可以利用剥离剂(stripper)去除在源/漏极102a和102b和存储电极109上形成的第二PR图案130b。
图12A到12D是根据本发明制造LCD装置的方法的示例第三掩模工艺的截面图。如上所述，可以通过第二掩模工艺形成半导体层105、源/漏极102a和102b、存储电极109和数据焊盘103a，然后可以在它们的上部形成第二绝缘膜106(即钝化膜)，如图12A所示。在第二绝缘膜106上施加PR膜以后，可以利用第三掩模工艺对PR膜进行构图，使得漏极102b和存储电极109(在图12B中)的一些部分暴露在外，以形成第一和第二接触孔101b’和103a’，来分别暴露选通焊盘101b和数据焊盘103a。然后，在第三掩模工艺以后将透明导电膜淀积在基板110上。
接下来，可以通过剥起工艺形成连接到漏极102b和存储电极109的像素电极107、以及通过第一和第二接触孔101b’和103a’分别连接到选通焊盘101b和数据焊盘103a的选通连接端子101c和数据连接端子103b。
根据本发明，通过在第三掩模工艺中使用剥起工艺，钝化膜和像素电极可以通过单个掩模工艺形成。
在图12A中，可以将无机膜(如氧化硅SiOx和氮化硅SiNx)或有机膜(如BCB和丙烯(acryl))施加到带有源/漏极102a和102b以及存储电极109(图12B中)的基板110的整个表面上，以形成第二绝缘膜106。然后，可以将PR膜施加到第二绝缘膜的上部，并通过第三掩模工艺对PR膜进行构图，以便有选择地在第二绝缘膜106上形成PR图案150a。
在图12B中，可以通过将PR图案150a用作掩模去除第一和第二绝缘膜102和106，从而暴露出漏极102b的一侧和存储电极109的一侧，并且同时暴露像素区域的基板110。相应地，可以同时形成暴露选通焊盘101b的一部分的第一接触孔101b’和暴露数据焊盘103a一部分的第二接触孔103a’。然后，可以通过干法刻蚀有效地去除第一和第二绝缘膜102和106。如果在形成所有所需图案以后继续进行刻蚀工艺，那么第二绝缘膜106可能被过刻蚀以突出PR图案150a的边缘区域。
在图12C中，可以将透明导电膜107(如铟锡氧化物(ITO)或铟锌氧化物(IZO))淀积在包括具有突出边缘区域的PR图案150a的基板110的整个表面上。此时，由于导电膜107’可能没有淀积在PR图案150a的边缘区域的下部，该区域可能暴露在外。
在图12D中，可以通过剥离剂去除具有部分暴露的边缘区域的PR图案150a，同时，可以一起去除淀积在PR图案150a上的导电膜107’，以形成像素电极107、选通连接端子101c和数据连接端子。
相应地，像素电极107可以连接到漏极102b和存储电极109，选通连接端子101c可以通过第一接触孔101b’连接到选通焊盘101b，数据连接端子103b可以通过第二接触孔103a’连接到数据焊盘103a。
根据本发明，在第三掩模工艺中，在钝化膜上形成PR图案以后，钝化膜可能被过刻蚀以形成PR图案的突出区域。然后，可以将透明导电膜淀积在PR图案的突出区域的上部，以便将PR图案的一部分暴露在外。而且，钝化膜和像素电极可以通过剥起工艺而由单个掩模工艺形成，该剥起工艺利用剥离剂把PR图案以及淀积在PR图案上部的透明导电膜一起去除。
在图12D中，由于栅绝缘膜102、有源层105a、欧姆接触层105b和漏极102b而产生了连接到漏极102b的像素电极和连接到存储电极109的像素电极的台阶高度，因此在台阶高度D的区域就有可能无法正常驱动液晶材料，并且在显示屏上可能出现缺陷(如光泄漏)。相应地，为了遮蔽由上述光泄漏所限定的区域，可以把黑底形成为延伸到该光泄漏区域。然而，相应地，可能会减小孔径比。因此，就可能出现屏幕亮度减小的问题。
因此，根据本发明，在第三掩模工艺中可以使用衍射曝光掩模或半调掩模，以减小在连接到漏极和存储电极的区域中产生的像素电极的台阶高度，从而最小化光泄漏区域并提高孔径比。换句话说，可以将衍射曝光应用到像素区域，以便留下栅绝缘膜而不是去除。因此，可以去除由于栅绝缘膜带来的台阶高度。
图13A到13E是根据本发明制造LCD装置的方法的另一个示例第三掩模工艺的截面图。由于图13A到13E与图12A到12D相似，因此为了简化，省略了图13A到13E中关于结构的描述。
在图13A中，可以将无机膜(如氧化硅SiOx和氮化硅SiNx)或有机膜(如BCB或丙烯)施加到带有源/漏极202a和202b以及存储电极209的基板210的整个表面上，以形成第二绝缘膜206。然后，可以将PR膜250施加到第二绝缘膜的上部，然后可以通过衍射曝光掩模或半调掩模240照射光(如紫外线)。衍射曝光掩模240可以包括部分地透射光的衍射曝光区域、完全透射光的透射区域以及完全遮蔽光的遮蔽区域。相应地，衍射曝光掩模240透射的光可以照射到PR膜250上。
在图13B中，可以通过衍射曝光掩模240对经曝光的PR膜250进行显影。因此，只保留在光通过衍射曝光区域A1和透射区域A2照射到的区域上的PR膜，其他区域上的残余PR膜将被去除。相应地，通过衍射曝光区域A1形成的第一PR图案250a的厚度可以降至比通过透射区域A2形成的第二PR图案250b要薄。然后，可以通过将第一和第二PR图案250a和250b用作掩模对第一和第二绝缘膜202和206进行刻蚀，以形成暴露选通焊盘201b的第一接触孔201b’和暴露数据焊盘203b的第二接触孔203a’。然后，可以通过干法刻蚀有效地去除第一和第二绝缘膜202和206。
在图13C中，可以通过灰化工艺去除第一PR图案250a。相应地，第二PR图案250b的一部分也被去除，以减小第二PR图案的厚度。然后，可以通过把第二PR图案250b用作掩模来刻蚀通过去除第一PR图案250a而露出的像素区域的第二绝缘膜206，从而暴露出漏极202b的一部分和存储电极209的一部分，同时暴露像素区域的第一绝缘膜202。同时，可以通过干法刻蚀有效地去除第二绝缘膜206。另外，在形成所有所需图案以后可以继续进行刻蚀工艺，使得第二绝缘膜206被过刻蚀，从而突出第二PR图案250a的边缘区域。
在图13D中，可以将透明导电膜207’(如铟锡氧化物(ITO)或铟锌氧化物(IZO))淀积在包括具有突出边缘区域的第二PR图案250a的基板210的整个表面上。由于导电膜207’可能没有淀积在PR图案250a的边缘区域的下部，该区域可能暴露在外。然后，可以通过剥离剂去除其中边缘区域部分地暴露的第二PR图案250a，同时，还可以去除淀积在第二PR图案250a上的导电膜207’，以便在第一绝缘膜202(即栅绝缘膜)上形成分别连接到漏极202b和存储电极209的像素电极207，如图13E所示。相应地，可以同时形成通过第一接触孔201b’连接到选通焊盘201b的选通连接端子201c和通过第二接触孔203a’连接到数据焊盘203a的数据连接端子203b。
另外，由于有源层205a、欧姆接触层205b和漏极202b，可能形成在像素电极207分别连接到漏极202b和存储电极209的区域中形成的台阶高度。相应地，与图12D中的台阶高度的大小相比，可以减小台阶高度的大小。换句话说，在图12D中，像素电极107的台阶高度可能由于栅绝缘膜102、有源层105a和漏极102b而形成，而在图13E中，像素电极207可以在栅绝缘膜202上形成。相应地，可以去除由于栅绝缘膜202带来的台阶高度。
根据本实施例，可以减小像素电极的台阶高度的大小，从而最小化光泄漏。另外，由于可以减小产生光泄漏的区域，因此可以减少专用于形成黑底的区域大小，从而提高孔径比。而且，可以通过交叠像素电极和选通线而非单独在电容器区域形成存储电极来形成存储电容器。
图14是根据本发明的示例存储电容器的截面图。在图14中，可以省略存储电极，选通线201可以与像素电极207相交叠并且栅绝缘膜202位于它们之间，以形成存储电容器。相应地，如果通过直接交叠像素电极207和选通线201形成存储电容器，就有可能进一步有效地减小在存储电容器区域产生的像素电极207的台阶高度。换句话说，如图13E所示，像素电极207台阶高度的减小是由于位于存储电容器209下部的存储电极209和半导体图案(有源层和n+图案)。然而，根据本实施例，由于存储电极209是导致台阶高度的一个因素并且可以被去除，因此提高了孔径比。
根据本发明，TFT阵列基板和制造TFT阵列基板的方法可以利用三次掩模，因此简化了基板的布局和基板制造过程。因此，可以缩减制造成本并提高孔径比。
根据本发明，在形成钝化膜和像素电极的过程中可以使用衍射曝光掩模或半调掩模，以减小在像素电极连接到漏极和存储电极上的区域中产生的台阶高度。因此，可以减小光泄漏区域并提高孔径比。
根据本发明，通过针对在栅绝缘膜和钝化膜的构图工艺中使用的PR图案的剥落工艺，可以对在PR图案上形成的透明电极进行构图。由于可以使用剥起方法形成透明电极图案，所以可以减少掩模工艺的总数。
熟悉相关领域的人可以明白，可以对TFT阵列基板和制造TFT阵列基板的方法进行修改和变化而不偏离本发明的精神或范围。因此，本发明将包括本发明的修改和变化，只要它们落入附加的权利要求及其等同物的范围。

Claims (29)

1、一种薄膜晶体管阵列基板器件，包括：
在基板上形成的选通线；
与选通线交叉的数据线，在两者之间具有栅绝缘图案；
位于选通线和数据线交叉处的薄膜晶体管；
像素电极，形成于由选通线和数据线的交叉所限定的像素区域中并连接到薄膜晶体管；
选通焊盘部，具有连接到选通线的下选通焊盘电极和连接到下选通焊盘电极的上选通焊盘电极；
数据焊盘部，具有连接到数据线的下数据焊盘电极和连接到下数据焊盘电极的上数据焊盘电极；以及
钝化膜图案，形成于除了包括像素电极、上数据焊盘电极和上选通焊盘电极的区域以外的区域，
其中，像素电极形成于由钝化膜图案暴露的像素区域的栅绝缘图案上。
2、根据权利要求1所述的器件，其中，薄膜晶体管包括：
连接到选通线的栅极；
连接到数据线的源极；
面对源极的漏极；以及
具有在源极和漏极之间形成的沟道的半导体图案。
3、根据权利要求2所述的器件，进一步包括一存储电容器，该存储电容器包括选通线以及与选通线交叠的存储电极，栅绝缘图案和半导体图案位于选通线和存储电极之间。
4、根据权利要求3所述的器件，其中像素电极连接到由钝化膜图案部分地暴露的漏极和存储电极。
5、根据权利要求4所述的器件，其中半导体图案在漏极、存储电极、数据线和下数据焊盘电极下部沿着漏极、存储电极、数据线和下数据焊盘电极形成。
6、一种制造薄膜晶体管阵列基板的方法，包括：
在基板上形成选通图案，其中该选通图案包括薄膜晶体管的栅极、连接到栅极的选通线以及连接到选通线的下选通焊盘电极；
在具有选通图案的基板上形成栅绝缘膜；
形成源/漏图案，该源/漏图案包括薄膜晶体管的源极和漏极、连接到源极的数据线和连接到数据线的下数据焊盘电极、以及在源/漏图案下沿着源/漏图案形成的半导体图案；以及
形成透明电极图案和钝化膜图案，该钝化模图案层叠在除了形成有透明电极图案的区域以外的剩余区域，
其中透明电极图案包括连接到漏极并且在栅绝缘膜上形成的像素电极、连接到下选通焊盘电极的上选通焊盘电极以及连接到下数据焊盘电极的上数据焊盘电极。
7、根据权利要求6所述的方法，其中形成透明电极图案和钝化膜图案的步骤包括：
在形成有源/漏图案的基板上形成钝化膜；
在钝化膜上形成具有台阶高度的光刻胶图案；
利用光刻胶图案对栅绝缘膜和钝化膜进行构图，以暴露下选通焊盘电极；
灰化该光刻胶图案，以暴露对应于像素电极和上数据焊盘电极的钝化膜；
利用灰化的光刻胶图案刻蚀暴露的钝化膜；
将透明材料淀积在具有残余光刻胶图案的基板上；以及
去除残余光刻胶图案和残余光刻胶图案上的透明电极材料，以形成透明电极图案。
8、根据权利要求6所述的方法，进一步包括一存储电容器，该存储电容器包括选通线以及与选通线交叠的存储电极，栅绝缘图案和半导体图案位于选通线和存储电极之间。
9、根据权利要求8所述的方法，其中形成钝化膜图案的步骤包括部分地暴露待连接到像素电极的漏极和存储电极。
10、一种制造薄膜晶体管基板的方法，包括：
制备一透明基板；
在基板上淀积第一金属膜，然后通过第一掩模工艺形成选通线、栅极和选通焊盘；
依次将第一绝缘膜、非晶硅层、n+非晶硅层和第二金属膜层叠到具有栅极和选通线的基板的整个表面上，并通过第二掩模工艺形成与选通线垂直交叉并且与选通线一起限定像素区域的数据线、具有有源层和欧姆接触层的半导体层、源/漏极以及数据焊盘；以及
在具有数据线和源/漏极的基板的整个表面上形成第二绝缘膜，通过第三掩模工艺暴露像素区域的第一绝缘膜、选通焊盘和数据焊盘，在第一绝缘膜、选通焊盘和数据焊盘的上部淀积透明导电膜，以形成连接到漏极的像素电极、连接到选通焊盘的选通连接端子以及连接到数据焊盘的数据连接端子。
11、根据权利要求10所述的方法，其中第二掩模工艺包括：
将光刻胶膜施加到第二金属膜上；
通过具有部分地透射光的部分曝光区域、完全透射光的透射区域和遮蔽光的遮蔽区域的掩模将光照射到光刻胶膜上；
使通过掩模照射到的光刻胶膜显影，以便在第二金属膜上形成光刻胶图案，其中该光刻胶图案包括在部分曝光区域形成的具有第一厚度的第一光刻胶图案和在透射区域形成的具有第二厚度的第二光刻胶图案；
通过将第一和第二光刻胶图案用作掩模来刻蚀非晶硅层、n+非晶硅层和第二金属膜，以形成数据线、有源层、欧姆接触层和数据焊盘；
去除第一光刻胶图案，以暴露在欧姆接触层上形成的第二金属膜的中间区域；以及
通过将第二光刻胶图案用作掩模来去除第二金属膜和欧姆接触层的一部分，以形成源/漏极。
12、根据权利要求10所述的方法，其中第一光刻胶图案的第一厚度小于第二光刻胶图案的第二厚度。
13、根据权利要求11所述的方法，其中在掩模的部分曝光区域形成硅化钼(MoSi)膜，在遮蔽区域形成铬(Cr)膜。
14、根据权利要求11所述的方法，其中掩模的部分曝光区域包括狭缝。
15、根据权利要求10所述的方法，其中第三掩模工艺包括：
将光刻胶膜施加到第二金属膜上；
通过具有部分地透射光的部分曝光区域、完全透射光的透射区域和遮蔽光的遮蔽区域的掩模将光照射到光刻胶膜上；
使通过掩模照射到的光刻胶膜显影，以便在第二金属膜上形成光刻胶图案，其中该光刻胶图案包括在部分曝光区域形成的具有第一厚度的第一光刻胶图案和在透射区域形成的具有第二厚度的第二光刻胶图案；
通过将第一和第二光刻胶图案用作掩模来刻蚀第一和第二绝缘膜，以形成暴露选通焊盘的第一接触孔和暴露数据焊盘的侧表面的第二接触孔；
去除第一光刻胶图案；
通过将第二光刻胶图案用作掩模来去除像素区域的第二绝缘膜，以暴露第一绝缘膜；
将透明导电膜淀积在具有第二光刻胶图案的基板的整个表面上，以及
去除第二光刻胶图案和在第二光刻胶图案上形成的透明导电膜，以形成像素电极、通过第一接触孔连接到选通焊盘的选通连接端子以及通过第二接触孔连接到数据焊盘的数据连接端子。
16、根据权利要求10所述的方法，进一步包括在数据线的下部形成修补图案。
17、根据权利要求16所述的方法，其中在第一掩模工艺过程中与选通线一起形成修补图案。
18、根据权利要求10所述的方法，其中透明导电膜由铟锡氧化物(ITO)和铟锌氧化物(IZO)之一制成。
19、根据权利要求11所述的方法，进一步包括在形成源/漏极时形成存储电极，其中存储电极与选通线相交叠以形成存储电容器。
20、根据权利要求10所述的方法，其中，像素电极被形成为与选通线相交叠。
21、一种制造薄膜晶体管阵列基板的方法，包括：
制备一透明基板；
在基板上形成选通线、栅极和选通焊盘；
沿具有栅极和选通焊盘的基板的整个表面形成栅绝缘膜；
形成与选通线垂直交叉并和选通线一起限定像素区域的数据线、具有有源层和欧姆接触层的半导体层、源/漏极和数据焊盘；
暴露在每个像素区域形成的栅绝缘膜；
沿具有数据线和源/漏极的基板的整个表面形成钝化膜；
将光刻胶膜施加到钝化膜的上部；
利用掩模在钝化膜上形成光刻胶图案；
通过将光刻胶图案作为刻蚀掩模来形成暴露选通焊盘和数据焊盘的接触孔，并暴露像素区域的栅绝缘膜；
沿具有光刻胶图案、像素区域栅绝缘膜和接触孔的基板的整个表面淀积透明导电膜；
去除光刻胶图案和在光刻胶图案上形成的透明导电膜，以便在像素区域的栅绝缘膜上形成像素电极，并形成通过接触孔分别连接到选通焊盘和数据焊盘的选通连接端子和数据连接端子。
22、根据权利要求21所述的方法，其中，像素电极被形成为与选通线相交叠。
23、根据权利要求21所述的方法，进一步包括在形成源/漏极时形成与选通线相交叠的存储电极。
24、根据权利要求21所述的方法，其中形成数据线、具有有源层和欧姆接触层的半导体图案、源/漏极和数据焊盘的步骤包括：
依次在栅绝缘膜上层叠非晶硅层、n+非晶硅层和金属膜；
将光刻胶膜施加到金属膜上；
通过掩模将光照射到光刻胶膜上，该掩模具有部分地透射光的部分曝光区域、完全透射光的透射区域和遮蔽光的遮蔽区域；
使通过掩模照射到的光刻胶膜显影，以便在金属膜上形成光刻胶图案，其中该光刻胶图案包括在部分曝光区域形成的具有第一厚度的第一光刻胶图案和在透射区域形成的具有第二厚度的第二光刻胶图案；
通过将第一和第二光刻胶图案用作掩模来刻蚀非晶硅层、n+非晶硅层和金属膜，以形成数据线、有源层、欧姆接触层和数据焊盘；
去除第一光刻胶图案，以暴露出在欧姆接触层上形成的金属膜的中间区域；以及
通过将第二光刻胶图案用作掩模来去除金属膜和欧姆接触层的一部分，以形成源/漏极。
25、根据权利要求24所述的方法，其中第一光刻胶图案的第一厚度小于第二光刻胶图案的第二厚度。
26、根据权利要求21所述的方法，其中在钝化膜上形成光刻胶图案包括：
将光刻胶膜施加到钝化膜上；
通过掩模将光照射到光刻胶膜上，该掩模具有部分地透射光的部分曝光区域、完全透射光的透射区域和遮蔽光的遮蔽区域；
使通过掩模照射到的光刻胶膜显影，以便在钝化膜上形成光刻胶图案，其中该光刻胶图案包括在部分曝光区域形成的具有第一厚度的第一光刻胶图案和在透射区域形成的具有小于第一厚度的第二厚度的第二光刻胶图案。
27、根据权利要求26所述的方法，其中，通过将第一和第二光刻胶图案用作掩模来刻蚀栅绝缘膜的一部分和钝化膜的一部分，以形成暴露选通焊盘和数据焊盘的接触孔，去除第一光刻胶图案，以及通过将第二光刻胶图案用作掩模来去除像素区域的钝化膜以暴露像素区域的栅绝缘膜。
28、根据权利要求27所述的方法，其中通过灰化工艺去除第一光刻胶图案。
29、根据权利要求26所述的方法，其中光刻胶图案包括第二光刻胶图案。
CN2004100834917A 2003-10-11 2004-10-10 薄膜晶体管阵列基板及其制造方法 Expired - Fee Related CN1605918B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2003-0070836 2003-10-11
KR1020030070836A KR100619624B1 (ko) 2003-10-11 2003-10-11 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR1020030090285A KR101036708B1 (ko) 2003-12-11 2003-12-11 액정표시소자의 제조방법
KR10-2003-0090285 2003-12-11

Publications (2)

Publication Number Publication Date
CN1605918A true CN1605918A (zh) 2005-04-13
CN1605918B CN1605918B (zh) 2011-01-26

Family

ID=34425456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004100834917A Expired - Fee Related CN1605918B (zh) 2003-10-11 2004-10-10 薄膜晶体管阵列基板及其制造方法

Country Status (2)

Country Link
US (2) US7279370B2 (zh)
CN (1) CN1605918B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349877B (zh) * 2007-07-20 2011-05-04 乐金显示有限公司 剥离方法及借此制造用于液晶显示装置的阵列基板的方法
CN102445802A (zh) * 2010-10-12 2012-05-09 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
WO2014015628A1 (zh) * 2012-07-27 2014-01-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104865765A (zh) * 2015-06-19 2015-08-26 合肥鑫晟光电科技有限公司 阵列基板及制作方法、显示面板及制作方法和显示装置
CN107195635A (zh) * 2017-05-12 2017-09-22 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法
CN107302383A (zh) * 2017-07-20 2017-10-27 京信通信系统（中国）有限公司 兼容tdd与fdd的lte射频收发电路

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
TW413844B (en) * 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
TW200602774A (en) * 2004-07-06 2006-01-16 Chunghwa Picture Tubes Ltd Thin-film transistor manufacture method
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR101186019B1 (ko) * 2004-12-29 2012-09-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR20070071012A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 이의 제조 방법
US8031312B2 (en) * 2006-11-28 2011-10-04 Lg Display Co., Ltd. Array substrate for liquid crystal display device and method of manufacturing the same
KR100922802B1 (ko) * 2006-12-29 2009-10-21 엘지디스플레이 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
TWI326919B (en) * 2007-03-14 2010-07-01 Au Optronics Corp Semiconductor structure of liquid crystal display and manufacturing method thereof
TWI352235B (en) * 2007-09-05 2011-11-11 Au Optronics Corp Method for manufacturing pixel structure
JP4968011B2 (ja) * 2007-11-19 2012-07-04 セイコーエプソン株式会社 半導体装置
KR20090072546A (ko) * 2007-12-28 2009-07-02 삼성전자주식회사 포토레지스트 제거용 조성물 및 이를 이용한 어레이 기판의제조 방법
KR101048927B1 (ko) * 2008-05-21 2011-07-12 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101473675B1 (ko) * 2008-07-07 2014-12-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI373653B (en) * 2008-09-01 2012-10-01 Au Optronics Corp Conducting layer jump connection structure
KR20100035318A (ko) * 2008-09-26 2010-04-05 삼성전자주식회사 액정 표시 장치
CN102034749B (zh) * 2009-09-25 2013-09-04 北京京东方光电科技有限公司 阵列基板及其制造方法
CN102033379B (zh) * 2009-09-30 2012-08-15 群康科技(深圳)有限公司 液晶显示器与其制造方法
WO2011162242A1 (ja) * 2010-06-24 2011-12-29 シャープ株式会社 半導体装置およびその製造方法
CN102832226B (zh) * 2011-10-06 2016-06-01 友达光电股份有限公司 主动元件阵列基板及其制造方法
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
KR102001856B1 (ko) 2012-08-13 2019-07-22 삼성디스플레이 주식회사 마스크 및 이를 이용한 표시 기판의 제조 방법
CN103022055A (zh) * 2012-12-28 2013-04-03 北京京东方光电科技有限公司 一种阵列基板及制备方法、显示装置
CN103700626B (zh) * 2013-12-25 2017-02-15 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板和显示装置
US20190206907A1 (en) * 2017-12-28 2019-07-04 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6255130B1 (en) 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
TW413844B (en) 1998-11-26 2000-12-01 Samsung Electronics Co Ltd Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100679516B1 (ko) * 2000-08-02 2007-02-07 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 제조 방법
JP2002098995A (ja) 2000-09-25 2002-04-05 Sharp Corp 液晶用マトリクス基板の製造方法
KR100650401B1 (ko) 2000-12-29 2006-11-27 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100430084B1 (ko) 2001-04-04 2004-05-03 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100807580B1 (ko) 2001-06-19 2008-02-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 제조방법
JP2005506712A (ja) * 2001-10-23 2005-03-03 サムスン　エレクトロニクス　カンパニー　リミテッド 配線用エッチング液とこれを利用した配線の製造方法及びこれを利用した薄膜トランジスタアレイ基板の製造方法
KR100837884B1 (ko) 2001-12-31 2008-06-12 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101349877B (zh) * 2007-07-20 2011-05-04 乐金显示有限公司 剥离方法及借此制造用于液晶显示装置的阵列基板的方法
CN102445802A (zh) * 2010-10-12 2012-05-09 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
US8913220B2 (en) 2010-10-12 2014-12-16 Lg Display Co., Ltd. Liquid crystal display device having a contact hole having an undercut shape
CN102445802B (zh) * 2010-10-12 2015-07-29 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
US9589989B2 (en) 2010-10-12 2017-03-07 Lg Display Co., Ltd. Liquid crystal display device having a contact hole having an undercut shape
WO2014015628A1 (zh) * 2012-07-27 2014-01-30 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104865765A (zh) * 2015-06-19 2015-08-26 合肥鑫晟光电科技有限公司 阵列基板及制作方法、显示面板及制作方法和显示装置
CN104865765B (zh) * 2015-06-19 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板及制作方法、显示面板及制作方法和显示装置
CN107195635A (zh) * 2017-05-12 2017-09-22 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制备方法
CN107195635B (zh) * 2017-05-12 2020-05-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法
CN107302383A (zh) * 2017-07-20 2017-10-27 京信通信系统（中国）有限公司 兼容tdd与fdd的lte射频收发电路
CN107302383B (zh) * 2017-07-20 2020-06-05 京信通信系统（中国）有限公司 兼容tdd与fdd的lte射频收发电路

Also Published As

Publication number Publication date
USRE43819E1 (en) 2012-11-20
CN1605918B (zh) 2011-01-26
US20050077516A1 (en) 2005-04-14
US7279370B2 (en) 2007-10-09

Similar Documents

Publication Publication Date Title
CN1605918A (zh) 薄膜晶体管阵列基板及其制造方法
CN100350319C (zh) 液晶显示板及其制造方法
CN1275075C (zh) 薄膜晶体管阵列基板及其制造方法
CN1163964C (zh) 用于液晶显示器的薄膜晶体管阵列面板
CN1265233C (zh) 液晶显示设备及其制造方法
CN1268968C (zh) 液晶显示装置及其制造方法
CN103424915B (zh) 用于液晶显示器的阵列基板及其制造方法
CN1702530A (zh) 液晶显示器件及其制造方法
CN1258117C (zh) 用于液晶显示器的薄膜晶体管及其制造方法
JP5503996B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
CN1702531A (zh) 液晶显示器件及其制造方法
CN101059633A (zh) 用于液晶显示器件的阵列基板及其制造方法
CN1713057A (zh) 薄膜晶体管阵列基板及其制造方法
CN1991456A (zh) 液晶显示器及其制造方法
CN1782838A (zh) 液晶显示器件及其制造方法
JP4722118B2 (ja) 液晶表示装置及びその製造方法
CN1610110A (zh) 显示器件的薄膜晶体管基板及其制造方法
CN1514468A (zh) 薄膜晶体管阵列基板及其制造方法
CN1992236A (zh) 薄膜晶体管阵列基板及其制造方法
CN1508612A (zh) 薄膜晶体管阵列面板及包括该面板的液晶显示器
CN1707338A (zh) 液晶显示器件及其制造方法
CN1892395A (zh) 多晶硅薄膜晶体管液晶显示面板及其制造方法
CN1615452A (zh) 显示器布线及其制造方法与包含该布线的薄膜晶体管阵列面板及其制造方法
CN1716062A (zh) 液晶显示器件的阵列基板的制造方法
CN1677209A (zh) 液晶显示器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110126

Termination date: 20171010