[go: up one dir, main page]

KR100679516B1 - 액정 표시 장치 및 그의 제조 방법 - Google Patents

액정 표시 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR100679516B1
KR100679516B1 KR1020000044916A KR20000044916A KR100679516B1 KR 100679516 B1 KR100679516 B1 KR 100679516B1 KR 1020000044916 A KR1020000044916 A KR 1020000044916A KR 20000044916 A KR20000044916 A KR 20000044916A KR 100679516 B1 KR100679516 B1 KR 100679516B1
Authority
KR
South Korea
Prior art keywords
substrate
liquid crystal
wires
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000044916A
Other languages
English (en)
Other versions
KR20020011573A (ko
Inventor
류순성
곽동영
김후성
정유호
김용완
박덕진
이우채
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000044916A priority Critical patent/KR100679516B1/ko
Priority to US09/919,614 priority patent/US6798477B2/en
Publication of KR20020011573A publication Critical patent/KR20020011573A/ko
Priority to US10/753,449 priority patent/US7027120B2/en
Application granted granted Critical
Publication of KR100679516B1 publication Critical patent/KR100679516B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

액정 표시 장치의 하부 기판인 박막 트랜지스터 기판을 제조하는데 있어서, 4장의 마스크를 이용하여 제조하여 제조 비용을 감소시킬 수 있는데, 이때 보호층을 분할 노광하여 형성할 경우 분할 노광의 경계면을 따라 게이트 절연막에 스티치 라인이 형성된다. 이러한 스티치 라인은 얼룩과 같은 문제를 발생시켜 액정 표시 장치의 불량의 원인이 된다. 따라서, 본 발명에서는 분할 노광을 실시할 때 스티치 라인을 상부 기판의 블랙 매트릭스로 가려지는 부분에 위치하도록 하여 이러한 문제를 해결한다.
4마스크, 분할 노광, 스티치 라인, 얼룩

Description

액정 표시 장치 및 그의 제조 방법{liquid crystal display and fabricating method of the same}
도 1은 종래의 액정 표시 장치용 박막 트랜지스터 기판에 대한 평면도.
도 2는 도 1에서 Ⅱ-Ⅱ´선을 따라 자른 단면도.
도 3은 종래의 액정 표시 장치에 대한 평면도.
도 4a 내지 도 4c는 종래의 박막 트랜지스터 기판에 대한 제조 공정을 도시한 것으로서, 도 1의 Ⅱ-Ⅱ´선에 해당하는 단면도.
도 5는 종래의 기술에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 단계에서의 평면도.
도 6a 내지 도 6c는 도 5에서 Ⅵ-Ⅵ´선을 따라 자른 단면도.
도 7은 종래의 기술에 따른 액정 표시 장치용 박막 트랜지스터 기판에서 보호층을 도시한 평면도.
도 8a는 본 발명의 제1 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 첫 단계에서의 평면도.
도 8b는 도 8a에서 Ⅷ-Ⅷ´선을 따라 자른 단면도.
도 9a는 도 8b 다음 단계에서의 박막 트랜지스터 기판의 평면도.
도 9b는 도 9a에서 Ⅸ-Ⅸ´선을 따라 자른 단면도.
도 10a는 도 9b 다음 단계에서의 박막 트랜지스터 기판의 평면도.
도 10b 내지 도 10d는 도 10a에서 Ⅹ-Ⅹ´선을 따라 자른 단면도.
도 11a는 도 10d 다음 단계에서의 박막 트랜지스터 기판의 평면도.
도 11b는 도 11a에서 ⅩⅠ-ⅩⅠ´선을 따라 자른 단면도.
도 12는 본 발명에 따른 액정 표시 장치의 배치도.
도 13a는 본 발명의 제2 실시예에 따라 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 첫 단계에서의 평면도.
도 13b는 도 13a에서 ⅩⅢ-ⅩⅢ´선을 따라 자른 단면도.
도 14a는 도 13b 다음 단계에서의 박막 트랜지스터 기판의 평면도.
도 14b는 도 14a에서 ⅩⅣ-ⅩⅣ´선을 따라 자른 단면도.
도 15a는 도 14b 다음 단계에서의 박막 트랜지스터 기판의 평면도.
도 15b 및 도 15c는 도 15a에서 ⅩⅤ-ⅩⅤ´선을 따라 자른 단면도.
도 16a는 도 15c 다음 단계에서의 박막 트랜지스터 기판의 평면도.
도 16b는 도 16a에서 ⅩⅥ-ⅩⅤⅥ´선을 따라 자른 단면도.
<도면의 주요 부분에 대한 부호의 설명>
121 : 게이트 배선 122 : 게이트 전극
130 : 게이트 절연막 141 : 순수 반도체층
151, 152 : 불순물 반도체층 161 : 데이터 배선
162 : 소스 전극 163 : 드레인 전극
171 : 보호층 181 : 화소 전극
190 : 블랙 매트릭스 S : 스티치 라인
본 발명은 액정 표시 장치 및 그의 제조 방법에 관한 것으로서, 더욱 상세하게는 마스크 수를 적게 하여 제조 비용을 감소시킬 수 있는 액정 표시 장치용 박막트랜지스터 기판 및 그의 제조 방법에 관한 것이다.
일반적으로 액정 표시 장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 삽입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써 빛의 투과율에 따라 화상을 표현하는 장치이다.
액정 표시 장치는 다양한 형태로 이루어질 수 있는데, 현재 박막 트랜지스터와 박막 트랜지스터에 연결된 화소 전극이 행렬 방식으로 배열된 능동 행렬 액정 표시 장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현 능력이 우수하여 가장 주목받고 있다.
이러한 액정 표시 장치는 하부 기판에 화소 전극이 형성되어 있고 상부 기판인 색 필터 기판에 공통 전극이 형성되어 있는 구조로, 상하로 걸리는 기판에 수직 한 방향의 전기장에 의해 액정 분자를 구동하는 방식이다. 이는, 투과율과 개구율 등의 특성이 우수하며, 상판의 공통 전극이 접지 역할을 하게 되어 정전기로 인한 액정셀의 파괴를 방지할 수 있다.
액정 표시 장치의 상부 기판은 화소 전극 이외의 부분과 화소 전극 주변부에서 액정 분자가 틸트됨으로써 발생하는 빛샘 현상을 막기 위해 블랙 매트릭스(black matrix)를 더 포함한다.
한편, 액정 표시 장치의 하부 기판은 박막을 증착하고 마스크를 이용하여 사진 식각하는 공정을 여러 번 반복함으로써 형성되는데, 통상적으로 마스크 수는 5장 내지 6장이 사용되고 있으며, 현재 4장의 마스크를 이용하여 하부 기판을 제작함으로써 생산 비용을 절감할 수 있는 방법이 알려져 사용되고 있다.
4장의 마스크를 이용하여 제작한 액정 표시 장치용 어레이 기판의 일례에 대하여 도 1 및 도 2를 참조하여 설명한다.
도 1은 종래 기술에 따른 액정 표시 장치의 하부 기판에 대한 평면도이고, 도 2는 도 1에서 Ⅱ-Ⅱ´선을 따라 자른 단면을 도시한 것이다.
도 1 및 도 2에 도시한 바와 같이 기판(10) 위에 일 방향의 게이트 배선(21)과 게이트 배선(21)에서 연장된 게이트 전극(22)이 형성되어 있다.
게이트 배선(21) 상부에는 게이트 절연막(30)이 형성되어 게이트 배선(21) 및 게이트 전극(22)을 덮고 있다.
이어, 게이트 절연막(30) 위에는 순수 반도체층(41)이 형성되어 있고, 그 위에 불순물 반도체층(51, 52)이 형성되어 있다.
불순물 반도체층(51, 52) 위에는 게이트 배선(21)과 직교하는 데이터 배선(61), 데이터 배선(61)과 연결되어 있는 박막 트랜지스터의 소스 전극(62), 그리고 게이트 전극(22)을 중심으로 소스 전극(62)과 마주 대하고 있는 드레인 전극(63)이 형성되어 있다.
데이터 배선(61)과 소스 및 드레인 전극(62, 63) 상부에는 보호층(71)이 형성되어 이들을 덮고 있으며, 반도체층(41)은 보호층(71)과 같은 모양을 가진다.
다음, 화소 영역에는 투명 도전 물질로 이루어진 화소 전극(81)이 형성되어 있다.
앞서 언급한 바와 같이 액정 표시 장치의 상부 기판에는 블랙 매트릭스가 형성되어 있어 화소 전극 주변부에서 빛이 새는 것을 방지하는데, 도 3에 앞서 설명한 액정 표시 장치용 박막 트랜지스터 기판과 블랙 매트릭스가 배치되어 있는 상태를 도시하였다.
도 3에 도시한 바와 같이, 블랙 매트릭스(90)가 박막 트랜지스터 및 화소 전극(81) 이외의 부분을 덮고 있다.
이하, 도 4a 내지 도 4c 및 앞서의 도 2를 참조하여 이러한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법에 대하여 설명한다.
도 4a에 도시한 바와 같이 제1 마스크를 이용하여 투명 기판(10) 위에 일 방향의 게이트 배선(도시하지 않음) 및 게이트 배선에서 연장된 게이트 전극(22)을 형성한다.
이어, 도 4b에 도시한 바와 같이 게이트 절연막(30)과 비정질 실리콘층(40) 및 불순물로 도핑된 비정질 실리콘층을 차례로 증착하고 금속층을 스퍼터링과 같은 방법으로 증착한 다음, 제2 마스크를 이용한 사진 식각 공정으로 금속층 및 불순물 비정질 실리콘층을 패터닝하여 데이터 배선(61), 소스 및 드레인 전극(62, 63), 그리고 불순물 반도체층(51, 52)을 형성한다.
다음, 도 4c에 도시한 바와 같이 실리콘 질화막이나 실리콘 산화막으로 보호층을 증착한 다음, 제3 마스크를 이용한 사진 식각 공정으로 비정질 실리콘층(40)과 함께 패터닝하여 보호층(71)과 반도체층(41)을 형성한다. 이때, 보호층(71)은 데이터 배선(61)과 소스 및 드레인 전극(62, 63)을 덮고 있는데, 드레인 전극(63)부분에서는 드레인 전극(63)의 일측면을 드러낸다.
이어, 도 2에 도시한 바와 같이 ITO와 같은 투명 도전 물질을 증착하고 제4 마스크를 이용한 사진 식각 공정으로 패터닝하여 화소 전극(81)을 형성하는데, 화소 전극(81)은 드레인 전극(63) 및 전단 게이트 배선과 일부 중첩되어 있으며, 드레인 전극(63)과 측면 접촉된다.
이와 같이 액정 표시 장치용 박막 트랜지스터 기판을 4장의 마스크를 이용하여 제조함으로써 제조 비용을 감소시킬 수 있다.
앞서 설명한 것처럼 액정 표시 장치용 박막트랜지스터 기판을 제조하는 공정은 사진 식각 공정을 포함하는데, 사진 식각 공정에서는 노광장치가 이용된다.
일반적으로 노광장치는 기판을 한 번에 노광하여 패턴을 형성할 수 있도록 노광 면을 크게 하는 것이 바람직하지만, 기판의 크기가 큰 경우 이러한 기판을 노광하기 위해서는 기판의 일부를 먼저 노광하고 이후 나머지 부분을 노광하는 분할 노광 방법을 이용해야 한다.
상기한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법에서 보호층(71)을 분할 노광 방법으로 형성하는 과정을 도 5와 도 6a 내지 도 6c에 도시하였다. 도 5는 박막트랜지스터 기판을 제조하는 과정에서 보호층을 형성하는 단계의 배치도이고 도 6a 내지 도 6c는 도 5에서 Ⅵ-Ⅵ´선을 따라 자른 단면도이다.
도 6a에 도시한 바와 같이, 게이트 배선(21)과 게이트 절연막(30), 비정질 실리콘층(40), 그리고 불순물 반도체층(51) 및 데이터 배선(61)을 형성한 다음, 그 위에 절연막(70)을 증착하고 감광막(100)을 도포한다.
다음, 도 6b에 도시한 바와 같이 감광막(100)을 분할 노광하고 현상하여 감광막 패턴(101, 102)을 형성한다. 이때, 분할 노광은 도 5에 도시한 바와 같이 점선에 의해 나뉘는 네 영역(A, B, C, D)을 차례로 노광하여 이루어진다. 여기서, 빛이 조사되는 정도에 따라 현상된 감광막(100)의 두께가 달라질 수 있는데, A 영역에서 보호층(71)이 형성될 부분(L) 상부에 위치하는 감광막 패턴(101)은 빛이 조사되지 않으므로 가장 두꺼운 두께를 가지게 되고, 분할 노광되는 경계 부분 즉, 도 5의 점선 부분(N)은 빛이 두 번 조사되어 감광막(100)이 모두 제거되며, 그 외 부분(M)은 빛이 한 번 조사되어 상기 감광막 패턴(101)보다는 적은 두께를 가지는 감광막 패턴(102)이 형성된다.
이어, 도 5 및 도 6c에 도시한 바와 같이 감광막 패턴(101, 102)과 그 하부의 막들을 식각하여 보호층(71)과 반도체층(41)을 형성한 후, 남아있는 감광막 패턴(101, 102)을 제거한다. 이때, 식각 방법은 주로 건식 식각 방법을 이용하는데, 이 경우 L 부분에서는 감광막 패턴(101)에 의해 하부의 막들이 식각되지 않고 그대로 남아 있고, M 부분에서는 감광막 패턴(102)과 절연막(70), 비정질 실리콘층(40)이 제거되며, N 부분에서는 절연막(70)과 비정질 실리콘층(40) 및 하부의 게이트 절연막(30)까지 식각되어 스티치 라인(stitch line)(S)이 형성된다.
이와 같이 분할 노광 방법으로 보호층(71)을 형성할 경우, 화소 영역 내에 게이트 절연막(30)이 식각되어 스티치 라인이 형성되는데, 이는 이후 액정 표시 장치에서 얼룩으로 나타날 수 있다.
또한, A 영역과 B 영역을 따로 노광하므로 노광 패턴이 일치하지 않을 경우에는, 도 7에 도시한 바와 같이 A 영역과 B 영역에 형성된 보호층(71)이 서로 어긋나게 된다. 보호층(71)과 화소 전극(81) 간의 거리는 데이터 배선(61)과 화소 전극(71) 간의 캐패시턴스에 영향을 미친다. 그런데 도 7과 같은 경우, A 영역과 B 영역에서 보호층(71)과 화소 전극(81) 간의 거리가 다르므로 각 영역에서 데이터 배선(61)과 화소 전극(81) 간의 캐패시턴스가 달라지는 문제가 발생한다.
본 발명의 목적은 액정 표시 장치용 박막트랜지스터 기판을 4장의 마스크를 이용하여 제조하는 경우, 분할 노광에 의해 나타나는 스티치 라인을 상부 기판의 블랙 매트릭스와 대응되는 부분에 형성되도록 함으로써 분할 노광에 의한 불량을 제거할 수 있는 방법을 제공하는 것이다.
본 발명에 따른 액정표시장치의 제조방법은, 제 1 기판을 구비하는 단계; 상기 제 1 기판 상에 일 방향을 가지는 다수의 제 1 배선을 형성하는 단계; 상기 제 1 배선을 포함하는 상기 제 1 기판 상에 제 1 절연막, 비정질 실리콘층 및 금속층을 연속하여 증착하는 단계; 상기 금속층을 패터닝하여 상기 다수의 제 1 배선과 교차하는 다수의 제 2 배선을 형성하는 단계; 상기 제 2 배선을 포함하는 상기 제 1 기판 상에 제 2 절연막을 증착하는 단계; 분할노광을 이용하여 상기 제 2 절연막 및 상기 비정질 실리콘층을 패터닝하여 보호층과 반도체층을 형성하는 단계; 상기 다수의 제 1 배선 및 상기 다수의 제 2 배선이 교차하여 정의되는 영역에 화소 전극을 형성하는 단계; 상기 제 1 기판과 블랙매트릭스가 형성된 제 2 기판을, 상기 제 1 기판 상에 형성된 상기 분할노광의 경계부분과 상기 블랙매트릭스가 중첩되도록 합착하는 단계; 상기 제 1 기판과 상기 제 2 기판의 사이에 액정층을 주입하는 단계;를 포함한다.
상기 분할노광의 상기 경계부분은 상기 다수의 제 1 배선 및 상기 다수의 제 2 배선의 상부에 위치하는 것을 특징으로 한다.
본 발명에 따른 액정표시장치의 제조방법은, 제 1 기판과 제 2 기판을 구비하는 단계; 상기 제 1 기판 상에 일 방향을 가지는 다수의 제 1 배선을 형성하는 단계; 상기 제 1 배선을 포함하는 상기 제 1 기판 상에 제 1 절연막, 비정질 실리콘층 및 금속층을 연속하여 증착하는 단계; 상기 금속층을 패터닝하여 상기 제 1 배선과 교차하는 다수의 제 2 배선을 형성하는 단계; 상기 제 2 배선을 포함한 상기 제 1 기판 상에 제 2 절연막을 증착하는 단계; 분할노광에 의해, 상기 제 2 절연막 상에, 제 1 영역은 제 2 영역보다 더 두껍고 제 3 영역은 상기 제 2 절연막이 노출되는 감광막을 형성하는 단계; 상기 제 2 절연막과 상기 비정질 실리콘층을 식각하여, 상기 다수의 제 2 배선 상에 보호층과 상기 다수의 제 2 배선의 하부에 반도체층을 형성하는 단계; 상기 다수의 제 1 배선 및 상기 다수의 제 2 배선이 교차하여 정의되는 영역에 화소 전극을 형성하는 단계; 상기 제 1 기판과, 블랙매트릭스가 형성된 상기 제 2 기판을, 상기 제 1 기판 상에 형성되고 상기 제 3 영역과 대응되는 상기 분할노광의 경계부분과 상기 블랙매트릭스가 중첩되도록 합착하는 단계; 상기 제 1 기판과 상기 제 2 기판의 사이에 액정층을 주입하는 단계; 를 포함한다.
본 발명에 따른 액정표시장치는, 서로 마주 대하고 있는 제 1 기판 및 제 2 기판; 상기 제 1 기판 상에 일 방향으로 배열된 다수의 제1 배선; 상기 다수의 제 1 배선을 포함하는 상기 제 1 기판 상의 제 1 절연막; 상기 제 1 절연막 상의 반도체층; 상기 반도체층 상에 형성되며 상기 다수의 제 1 배선과 교차하는 다수의 제 2 배선; 분할노광에 의해 형성된 상기 다수의 제 2 배선 상의 보호층; 상기 분할노광의 경계부분에 형성된 스티치 라인을 가지는 상기 제 1 절연막 상에 형성된 화소전극; 상기 제 2 기판 상에 형성되고, 상기 스티치 라인과 중첩되는 블랙매트릭스; 상기 제 1 기판과 상기 제 2 기판의 사이에 삽입된 액정층;를 포함한다.
이와 같이 본 발명에서는 4장의 마스크로 액정 표시 장치용 박막 트랜지스터 기판을 제조하는데 있어서, 제2 절연막을 분할 노광하여 나타날 수 있는 스티치 라인을 상부 기판의 블랙 매트릭스에 의해 가려지는 위치에 형성하여 스티치 라인에 의한 불량을 방지할 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 상세히 설명한다.
먼저, 도 8a 내지 도 11b를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.
도 8a 및 도 8b에 도시한 바와 같이 기판(110) 위에 금속과 같은 물질로 게이트 배선(121)과 게이트 전극(122)을 형성한다.
다음, 도 9a 및 도 9b에 도시한 바와 같이 제 1 절연막의 게이트 절연막(130)과 비정질 실리콘층(140), 불순물로 도핑된 비정질 실리콘층 및 금속층을 연속하여 증착한다. 이어, 금속층과 불순물 비정질 실리콘층을 패터닝하여 데이터 배선(161)과 소스 및 드레인 전극(162, 163), 그리고 오믹 콘택층(151, 152)을 형성한다.
이어, 도 10a 내지 도 10d에 도시한 바와 같이 제 2 절연막의 보호층(171)과 반도체층(141)을 형성한다.
이때, 도 10a에 도시한 바와 같이 점선에 의해 나뉘는 두 영역(E, F)을 각각 노광하여 형성하는데, 이러한 과정에 대해 도 10b 내지 도 10d를 참조하여 상세히 설명한다.
도 10b에 도시한 바와 같이 실리콘 질화막과 같은 물질로 절연막(170)을 증착한 다음, 그 위에 감광막(200)을 도포한다.
다음, 도 10c에 도시한 바와 같이 감광막(200)을 분할 노광하고 현상하여 감광막 패턴(201, 202)을 형성한다. 이때, 분할 노광은 도 10a에 도시된 바와 같이 점선에 의해 나뉘는 두 영역(E, F)을 차례로 노광하여 이루어진다. 여기서, 분할 노광되는 경계 부분은 이후 상부 기판의 블랙 매트릭스(도시하지 않음)에 의해 가려지는 부분에 위치하게 된다. 빛이 조사되는 정도에 따라 현상된 감광막(200)의 두께가 달라질 수 있는데, 보호층(171)이 형성될 부분(P) 상부에 위치하는 감광막 패턴(201)은 빛이 조사되지 않으므로 가장 두꺼운 두께를 가지게 되고, 분할 노광되는 경계 부분 즉, 도 10a의 점선 부분(R)은 빛이 두 번 조사되어 감광막(200)이 모두 제거되며, 그 외 부분(Q)은 빛이 한 번 조사되어 감광막 패턴(201)보다는 적 은 두께를 가지는 감광막 패턴(202)이 형성된다.
이어, 도 10d에 도시한 바와 같이 감광막 패턴(201, 202)과 그 하부의 막들을 식각한다. 이때, 식각 방법은 주로 건식 식각 방법을 이용하는데, 이 경우 P 부분에서는 감광막 패턴(201)에 의해 하부의 막들이 식각되지 않고 그대로 남아 있고, Q 부분에서는 감광막 패턴(202)과 절연막(170), 비정질 실리콘층(140)이 제거되며, R 부분에서는 절연막(170)과 비정질 실리콘층(140) 및 하부의 게이트 절연막(130)까지 식각된다.
따라서, 분할 노광되는 경계면을 따라 스티치 라인(S)이 생기게 된다.
다음, 도 11a 및 도 11b에 도시한 바와 같이 ITO(indium-tin-oxide)와 같은 물질로 드레인 전극(163)과 연결되어 있는 화소 전극(181)을 형성한다.
도 12에 본 발명의 제1 실시예에 따라 제작된 박막 트랜지스터 기판과 상부 기판의 블랙 매트릭스를 배치한 경우를 도시하였다. 도 12에 도시한 바와 같이 블랙 매트릭스(190)가 스티치 라인(S)을 덮고 있다.
이와 같이 본 발명의 제1 실시예에서는 보호층(171) 형성시 분할 노광의 경계면에 의한 스티치 라인(S)이 나타나게 되더라도 스티치 라인(S)을 상부 기판의 블랙 매트릭스(190)로 가려지는 부분에 둠으로써 이에 따른 불량이 발생하지 않도록 할 수 있다.
한편, 분할 노광되는 경계면을 게이트 배선(121) 및 데이터 배선(161) 상부에 위치하도록 형성함으로써 불량을 방지할 수도 있다.
이러한 본 발명의 제2 실시예에 대하여 도 13a 내지 도 16b를 참조하여 상세 히 설명한다.
도 13a 및 도 13b에 도시한 바와 같이 기판(110) 위에 금속과 같은 물질로 게이트 배선(121)과 게이트 전극(122)을 형성한다.
다음, 도 14a 및 도 14b에 도시한 바와 같이 제 1 절연막의 게이트 절연막(130)과 비정질 실리콘층(140), 불순물로 도핑된 비정질 실리콘층 및 금속층을 연속하여 증착한다. 이어, 금속층과 불순물 비정질 실리콘층을 패터닝하여 데이터 배선(161)과 소스 및 드레인 전극(162, 163), 그리고 오믹 콘택층(151, 152)을 형성한다.
여기서, 데이터 배선(161)은 이후 보호층 형성시 분할 노광되는 경계면에 의해 게이트 배선(121)이 손상되는 것을 방지하기 위해 게이트 배선(121)을 덮는 여분의 데이터 배선(165)을 더 포함한다.
이어, 도 15a 내지 도 15c에 도시한 바와 같이 제 2 절연막의 보호층(171)과 반도체층(141)을 형성한다.
이때, 도 15a에 도시한 바와 같이 게이트 배선(121) 및 데이터 배선(161) 상부에 위치하는 점선에 의해 나뉘는 네 영역(G, H, I, J)을 각각 노광하여 형성하는데, 이러한 과정에 대해 도 15b 및 도 15c를 참조하여 상세히 설명한다.
도 15b에 도시한 바와 같이 실리콘 질화막과 같은 절연막(170)을 증착하고 그 위에 감광막을 도포한 다음, 분할 노광 및 현상하여 감광막 패턴(201, 202)을 형성한다. 이때, 분할 노광은 도 15a에 도시된 바와 같이 점선에 의해 나뉘는 네 영역(G, H, I, J)을 차례로 노광하여 이루어진다. 여기서, 분할 노광되는 경계 부분은 게이트 배선(121) 및 데이터 배선(161) 상부에 위치하며 이는 이후 상부 기판 의 블랙 매트릭스(도시하지 않음)에 의해 가려지게 된다. 이때, 빛이 조사되는 정도에 따라 현상된 감광막의 두께가 달라질 수 있는데, 보호층(171)이 형성될 부분(T) 상부에 위치하는 감광막 패턴(201)은 빛이 조사되지 않으므로 가장 두꺼운 두께를 가지게 되고, 분할 노광되는 경계 부분 즉, 도 15a의 점선 부분(V)은 빛이 두 번 조사되어 감광막이 모두 제거되며, 그 외 부분(U)은 빛이 한 번 조사되어 감광막 패턴(201)보다는 적은 두께를 가지는 감광막 패턴(202)이 형성된다. 그런데, 여기에서 데이터 배선(161) 상부에 위치하는 분할 노광의 경계 부분(W)은 보호층(171)이 형성될 부분으로 빛이 조사되지 않으므로 T 부분의 감광막 패턴(201)과 같은 두께를 가지게 된다.
이어, 도 15c에 도시한 바와 같이 감광막 패턴(201, 202)과 그 하부의 막들을 식각한다. 이때, 식각 방법은 주로 건식 식각 방법을 이용하는데, 이 경우 T 및 W 부분에서는 감광막 패턴(201)에 의해 하부의 막들이 식각되지 않고 그대로 남아 있고, U 부분에서는 감광막 패턴(202)과 절연막(170), 여분의 데이터 배선(165) 및 비정질 실리콘층(140)이 제거되며, V 부분에서는 절연막(170)과 여분의 데이터 배선(165) 및 비정질 실리콘층(140)이 식각된다.
이때에는 분할 노광되는 경계면에 따른 스티치 라인이 발생하지 않는다.
다음, 도 16a 및 도 16c에 도시한 바와 같이 게이트 배선(121)과 데이터 배선(161)에 의해 정의되는 화소 영역에 ITO와 같은 투명 도전 물질로 화소 전극(181)을 형성한다.
이와 같이 본 발명에서는 분할 노광의 경계 부분을 게이트 배선(121) 및 데 이터 배선(161) 상부에 위치하도록 함으로써 분할 노광에 따른 스티치 라인의 형성을 방지할 수 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 다음과 같은 효과가 있다.
본 발명에서는 액정 표시 장치용 박막 트랜지스터 기판을 4장의 마스크를 이용하여 제조하여 제조 비용을 감소시키는데 있어서, 보호층의 형성시 분할 노광되는 경계 부분을 블랙 매트릭스에 의해 가려지는 부분에 위치하도록 함으로써 스티치 라인에 의한 불량의 발생을 방지한다.

Claims (4)

  1. 제 1 기판을 구비하는 단계;
    상기 제 1 기판 상에 일 방향을 가지는 다수의 제 1 배선을 형성하는 단계;
    상기 제 1 배선을 포함하는 상기 제 1 기판 상에 제 1 절연막, 비정질 실리콘층 및 금속층을 연속하여 증착하는 단계;
    상기 금속층을 패터닝하여 상기 다수의 제 1 배선과 교차하는 다수의 제 2 배선을 형성하는 단계;
    상기 제 2 배선을 포함하는 상기 제 1 기판 상에 제 2 절연막을 증착하는 단계;
    분할노광을 이용하여 상기 제 2 절연막 및 상기 비정질 실리콘층을 패터닝하여 보호층과 반도체층을 형성하는 단계;
    상기 다수의 제 1 배선 및 상기 다수의 제 2 배선이 교차하여 정의되는 영역에 화소 전극을 형성하는 단계;
    상기 제 1 기판과 블랙매트릭스가 형성된 제 2 기판을, 상기 제 1 기판 상에 형성된 상기 분할노광의 경계부분과 상기 블랙매트릭스가 중첩되도록 합착하는 단계;
    상기 제 1 기판과 상기 제 2 기판의 사이에 액정층을 주입하는 단계;
    를 포함하는 액정표시장치의 제조방법.
  2. 청구항 1에 있어서,
    상기 분할노광의 상기 경계부분은 상기 다수의 제 1 배선 및 상기 다수의 제 2 배선의 상부에 위치하는 액정표시장치의 제조방법.
  3. 제 1 기판과 제 2 기판을 구비하는 단계;
    상기 제 1 기판 상에 일 방향을 가지는 다수의 제 1 배선을 형성하는 단계;
    상기 제 1 배선을 포함하는 상기 제 1 기판 상에 제 1 절연막, 비정질 실리콘층 및 금속층을 연속하여 증착하는 단계;
    상기 금속층을 패터닝하여 상기 제 1 배선과 교차하는 다수의 제 2 배선을 형성하는 단계;
    상기 제 2 배선을 포함한 상기 제 1 기판 상에 제 2 절연막을 증착하는 단계;
    분할노광에 의해, 상기 제 2 절연막 상에, 제 1 영역은 제 2 영역보다 더 두껍고 제 3 영역은 상기 제 2 절연막이 노출되는 감광막을 형성하는 단계;
    상기 제 2 절연막과 상기 비정질 실리콘층을 식각하여, 상기 다수의 제 2 배선 상에 보호층과 상기 다수의 제 2 배선의 하부에 반도체층을 형성하는 단계;
    상기 다수의 제 1 배선 및 상기 다수의 제 2 배선이 교차하여 정의되는 영역에 화소 전극을 형성하는 단계;
    상기 제 1 기판과, 블랙매트릭스가 형성된 상기 제 2 기판을, 상기 제 1 기판 상에 형성되고 상기 제 3 영역과 대응되는 상기 분할노광의 경계부분과 상기 블랙매트릭스가 중첩되도록 합착하는 단계;
    상기 제 1 기판과 상기 제 2 기판의 사이에 액정층을 주입하는 단계;
    를 포함하는 액정표시장치의 제조방법.
  4. 서로 마주 대하고 있는 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 일 방향으로 배열된 다수의 제1 배선;
    상기 다수의 제 1 배선을 포함하는 상기 제 1 기판 상의 제 1 절연막;
    상기 제 1 절연막 상의 반도체층;
    상기 반도체층 상에 형성되며 상기 다수의 제 1 배선과 교차하는 다수의 제 2 배선;
    분할노광에 의해 형성된 상기 다수의 제 2 배선 상의 보호층;
    상기 분할노광의 경계부분에 형성된 스티치 라인을 가지는 상기 제 1 절연막 상에 형성된 화소전극;
    상기 제 2 기판 상에 형성되고, 상기 스티치 라인과 중첩되는 블랙매트릭스;
    상기 제 1 기판과 상기 제 2 기판의 사이에 삽입된 액정층;
    를 포함하는 액정표시장치.
KR1020000044916A 2000-08-02 2000-08-02 액정 표시 장치 및 그의 제조 방법 Expired - Fee Related KR100679516B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000044916A KR100679516B1 (ko) 2000-08-02 2000-08-02 액정 표시 장치 및 그의 제조 방법
US09/919,614 US6798477B2 (en) 2000-08-02 2001-08-01 Liquid crystal display device and method of fabricating the same
US10/753,449 US7027120B2 (en) 2000-08-02 2004-01-09 Liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000044916A KR100679516B1 (ko) 2000-08-02 2000-08-02 액정 표시 장치 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020011573A KR20020011573A (ko) 2002-02-09
KR100679516B1 true KR100679516B1 (ko) 2007-02-07

Family

ID=19681494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000044916A Expired - Fee Related KR100679516B1 (ko) 2000-08-02 2000-08-02 액정 표시 장치 및 그의 제조 방법

Country Status (2)

Country Link
US (2) US6798477B2 (ko)
KR (1) KR100679516B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755645B1 (ko) * 2000-12-29 2007-09-04 엘지.필립스 엘시디 주식회사 액정표시소자 및 그의 제조방법
KR100848087B1 (ko) * 2001-12-11 2008-07-24 삼성전자주식회사 기판 위에 패턴을 형성하는 방법 및 이를 이용한 액정표시 장치용 기판의 제조 방법
CN1307478C (zh) * 2003-01-07 2007-03-28 统宝光电股份有限公司 降低反射的液晶显示单元构造及其形成方法
KR100968566B1 (ko) * 2003-07-24 2010-07-08 삼성전자주식회사 액정 표시 장치 및 이에 포함된 표시판의 제조 방법
US7279370B2 (en) 2003-10-11 2007-10-09 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method of fabricating the same
KR101023731B1 (ko) * 2003-10-31 2011-03-25 엘지디스플레이 주식회사 액정표시장치
JP4690057B2 (ja) * 2005-01-17 2011-06-01 Ｎｅｃ液晶テクノロジー株式会社 横電界型液晶表示装置
TWI258864B (en) * 2005-07-07 2006-07-21 Au Optronics Corp Active device matrix substrate
KR20080073549A (ko) * 2007-02-06 2008-08-11 삼성전자주식회사 포토레지스트패턴의 형성방법 및 표시패널의 제조방법
JP4553401B2 (ja) * 2008-03-14 2010-09-29 東芝モバイルディスプレイ株式会社 液晶表示装置
KR101984898B1 (ko) 2012-12-27 2019-06-03 삼성디스플레이 주식회사 마스크리스 노광 장치를 이용한 표시 장치의 제조 방법 및 그 표시 장치
CN115793313B (zh) * 2022-10-25 2024-05-03 福州京东方光电科技有限公司 显示面板、电子设备及显示面板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000194006A (ja) * 1998-12-25 2000-07-14 Sanyo Electric Co Ltd 液晶表示装置
JP2012194006A (ja) * 2011-03-15 2012-10-11 Tokyo Electric Power Co Inc:The 流動体高さ測定装置および流動体高さ測定方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0592063A3 (en) * 1992-09-14 1994-07-13 Toshiba Kk Active matrix liquid crystal display device
US6812985B1 (en) * 1996-09-23 2004-11-02 Lg.Philips Lcd Co., Ltd. Liquid crystal display device
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
US6335776B1 (en) * 1998-05-30 2002-01-01 Lg. Philips Lcd Co., Ltd. Multi-domain liquid crystal display device having an auxiliary electrode formed on the same layer as the pixel electrode
JP3768367B2 (ja) * 1998-10-14 2006-04-19 シャープ株式会社 液晶表示装置
JP2000180891A (ja) * 1998-12-11 2000-06-30 Hitachi Ltd 液晶表示装置
US6380559B1 (en) * 1999-06-03 2002-04-30 Samsung Electronics Co., Ltd. Thin film transistor array substrate for a liquid crystal display
KR100372579B1 (ko) 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000194006A (ja) * 1998-12-25 2000-07-14 Sanyo Electric Co Ltd 液晶表示装置
JP2012194006A (ja) * 2011-03-15 2012-10-11 Tokyo Electric Power Co Inc:The 流動体高さ測定装置および流動体高さ測定方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
12194006

Also Published As

Publication number Publication date
US20020027622A1 (en) 2002-03-07
US6798477B2 (en) 2004-09-28
US20040145686A1 (en) 2004-07-29
KR20020011573A (ko) 2002-02-09
US7027120B2 (en) 2006-04-11

Similar Documents

Publication Publication Date Title
KR100391157B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101264722B1 (ko) 액정표시장치의 제조방법
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7525630B2 (en) Method of manufacturing array substrate for liquid crystal display device
US20020054247A1 (en) Method for fabricating an array substrate of a liquid crystal display device
JP3097841B2 (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
JPH1124101A (ja) アクティブ素子アレイ基板およびその製造方法
KR100650401B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100679516B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR100309209B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
KR100475111B1 (ko) 액정표시장치의 제조방법
KR100650400B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR100796802B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100694576B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20050009039A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR101006474B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조 방법
KR20020056111A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100631372B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100436009B1 (ko) 박막트랜지스터기판의제조방법
KR20030058327A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101149939B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
CN114023701A (zh) 阵列基板及其制备方法、显示面板、显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20000802

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20050519

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20000802

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060830

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070130

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070131

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070201

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091218

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101228

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111221

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121228

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131227

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151228

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161214

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181111