[go: up one dir, main page]

CN102270604A - 阵列基板的结构及其制造方法 - Google Patents

阵列基板的结构及其制造方法 Download PDF

Info

Publication number
CN102270604A
CN102270604A CN201010197076XA CN201010197076A CN102270604A CN 102270604 A CN102270604 A CN 102270604A CN 201010197076X A CN201010197076X A CN 201010197076XA CN 201010197076 A CN201010197076 A CN 201010197076A CN 102270604 A CN102270604 A CN 102270604A
Authority
CN
China
Prior art keywords
pattern
gate
source
pixel electrode
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010197076XA
Other languages
English (en)
Other versions
CN102270604B (zh
Inventor
刘翔
刘圣烈
薛建设
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201010197076XA priority Critical patent/CN102270604B/zh
Priority to US13/150,389 priority patent/US8426259B2/en
Publication of CN102270604A publication Critical patent/CN102270604A/zh
Application granted granted Critical
Publication of CN102270604B publication Critical patent/CN102270604B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的实施例公开了一种阵列基板的结构及其制作方法。涉及液晶显示器的制造工艺，解决了现有技术中采用四次光刻工艺制造阵列基板生产效率低的问题。本实施例中的阵列基板的结构主要包括像素电极图案和栅图案，所述栅图案包括栅极扫描线和薄膜晶体管的栅极，所述栅极扫描线和栅极均包括依次沉积在基板上的透明导电金属层和栅金属层，所述像素电极图案中的每个像素电极包括透明导电金属层；所述像素电极图案和栅图案上沉积有栅极绝缘层，所述栅极绝缘层上形成有与所述栅极对应的有源层图案、以及露出所述像素电极的栅绝缘层过孔；所述栅极绝缘层上还设有源/漏图案等。本发明实施例主要应用于液晶显示器相关领域。

Description

阵列基板的结构及其制造方法
技术领域
本发明涉及液晶显示器的制造工艺，尤其是一种TFT-LCD(Thin FilmTransistor-Liquid Crystal Display，薄膜晶体管液晶显示器)阵列基板的制造方法，以及该种TFT-LCD阵列基板的结构。
背景技术
由于液晶显示器具有重量轻、厚度薄、无辐射的优点，近年来液晶显示技术得到了迅速的发展。一个液晶显示器件一般有TFT-LCD阵列基板、彩色滤光片、液晶和背光源组成。其中，TFT-LCD阵列基板制作最为复杂。一般来说，TFT-LCD阵列基板的结构主要可分为：基板，栅电极，栅电极绝缘层，半导体层，半导体保护层以及像素电极等。TFT-LCD阵列基板的制作通常是通过一组薄膜沉积和光刻工艺形成的每层图案来完成，一次光刻形成一层结构图案。近年来由于液晶显示技术得到了迅速的发展，现在已经由原来的七次光刻发展到现在普遍采用的四次光刻技术。
在TFT-LCD阵列基板的制作过程中，通常采用的光刻次数越少，生产效率就会越高，制作成本就会越低，如何将需要四次光刻才能完成的制作过程进一步的改善，是现有技术中有待解决的问题。
发明内容
本发明的实施例提供一种阵列基板的结构及其制作方法，可通过三次光刻完成TFT-LCD阵列基板的制作过程，以便提高生产效率。
为达到上述目的，本发明的实施例采用如下技术方案：
一种阵列基板的制作方法，包括：
1)在基板上依次沉积透明导电金属层和栅金属层；
2)利用第一双调掩模板进行构图形成像素电极图案和栅图案；
3)在形成有所述像素电极图案和栅图案的基板上依次沉积栅极绝缘层和有源层；
4)利用第二双调掩模板进行构图形成露出所述像素电极的栅绝缘层过孔，以及与所述栅极对应的有源层图案、并保留所述有源层图案上的光刻胶；
5)在形成有所述有源层图案和过孔的基板上沉积源/漏金属层，所述源/漏金属层通过所述过孔与像素电极接触；
6)剥离所述有源层图案上的光刻胶，并通过剥离所述有源层图案上的光刻胶使所述光刻胶以及与所述光刻胶对应部分的源/漏金属层脱落；
7)利用第三掩模板通过构图工艺形成源/漏图案，所述源/漏图案包括与栅极扫描线交叉的数据扫描线、源极和漏极，所述源/漏金属层中的漏极通过所述过孔与所述像素电极接触。
一种阵列基板的结构，形成于基板上，并且包括像素电极图案和栅图案，所述栅图案包括栅极扫描线和薄膜晶体管的栅极，所述栅极扫描线和栅极均包括依次沉积在基板上的透明导电金属层和栅金属层，所述像素电极图案中的每个像素电极包括透明导电金属层；
所述像素电极图案和栅图案上沉积有栅极绝缘层，所述栅极绝缘层上形成有与所述栅极对应的有源层图案、以及露出所述像素电极的栅绝缘层过孔；
所述栅极绝缘层上还形成有源/漏图案，所述源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极，并且所述漏极通过所述过孔与所述像素电极接触。
本发明实施例提供的技术方案具有如下有益效果：利用第一双调掩模板、第二双调掩模板以及第三掩模板通过三次光刻构图工艺从而完成阵列基板的制作过程，与现有技术中需要进行四次光刻完成阵列基板的制作相比，减少了掩模板等设备的投入，降低了制作成本，缩短了生产时间，故而提高了生产效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例的阵列基板的平面结构示意图；
图2为本发明实施例的阵列基板的剖面结构示意图；
图3为本发明实施例的阵列基板的制作方法的流程示意图；
图4为本发明实施例1中阵列基板的平面结构示意图；
图5为本发明实施例1中阵列基板的剖面结构示意图；
图6为本发明实施例2中阵列基板的制作方法的流程示意图；
图7为本发明实施例2中阵列基板第一次刻蚀工艺后的示意图；
图8为本发明实施例2中阵列基板第二次刻蚀工艺后的示意图；
图9为本发明实施例2中阵列基板剥离光刻胶后形成的栅图案的示意图；
图10为本发明实施例2中阵列基板沉积栅极绝缘层和有源层后的示意图；
图11为本发明实施例2中阵列基板第三次刻蚀工艺后的示意图；
图12为本发明实施例2中阵列基板第四次刻蚀工艺后的示意图；
图13为本发明实施例2中阵列基板沉积源/漏金属层后的示意图；
图14为本发明实施例2中阵列基板形成TFT沟道的示意图；
附图标记：0-基板，1-像素电极，2-栅极扫描线，3-栅极，4-栅极绝缘层，5-有源层图案，6-过孔，7-数据扫描线，8-源极，9-漏极，10-TFT-LCD阵列基板，11-钝化层，12-TFT沟道。
具体实施方式
本实施例提供一种阵列基板的结构，形成于基板0上，如图1所示的平面图，和将图1所示的基板沿A-B方向剖开后的剖面图2所示，包括像素电极案和栅图案，所述栅图案包括栅极扫描线2和薄膜晶体管的栅极3，所述栅极扫描线2和栅极3由依次沉积在基板0上的透明导电金属层和栅金属层形成，所述像素电极图案中的每个像素电极1由透明导电金属层形成；
所述像素电极图案和栅图案上沉积有栅极绝缘层4，所述栅极绝缘层上形成有与所述栅极3对应的有源层图案、以及露出所述像素电极1的栅绝缘层过孔6；
所述栅极绝缘层4上还形成有源/漏图案，所述源/漏图案包括与栅极扫描线交叉的数据扫描线7、薄膜晶体管的源极8和漏极9，源极8和漏极9与有源层接触，并且所述漏极9通过所述过孔与所述像素电极1接触。
在本实施例提供的阵列基板中像素电极直接形成在在基板上，包括这种结构的阵列基板不仅可同样作为TFT-LCD阵列基板使用，实现其功能和作为，并且还可通过三次光刻工艺完成，与现有技术中热门使用的四次光刻工艺相比减少了掩模板等在制作过程中需要投入的设备，缩短了生产时间，与需要四次光刻工艺完成的阵列基板相比，生产效率较高。
相应地，本发明实施例还提供了一种上述阵列基板的制作方法，如图3所示，该方法主要包括如下步骤：
步骤1，在基板上依次沉积透明导电金属层和栅金属层；
步骤2，进行第一次光刻工艺包括：利用第一双调掩模板进行构图形成像素电极图案和栅图案，所述像素电极图案中的像素电极包括透明导电金属层，所述栅图案中的栅极和栅极扫描线均包括透明导电金属层和栅金属层；
步骤3，在形成有所述像素电极图案和栅图案的基板上依次沉积栅极绝缘层和有源层；
步骤4，进行第二次光刻工艺包括：利用第二双调掩模板进行构图形成穿过所述栅极绝缘层并露出所述像素电极的过孔，以及与所述栅极对应的有源层图案，即设置在所述栅极上方的有源层图案、并保留所述有源层图案上的光刻胶；
步骤5，在形成有所述有源层图案和过孔的基板上沉积源/漏金属层，所述源/漏金属层通过所述过孔与像素电极接触；
步骤6，剥离所述有源层图案上的光刻胶及与所述光刻胶对应重叠部分的源/漏金属层，以形成沟道；
步骤7，进行第三次光刻工艺包括：利用第三掩模板通过构图工艺形成源/漏图案，所述源/漏图案包括与栅极扫描线交叉的数据扫描线、源极和漏极，所述源/漏金属层中的漏极通过所述过孔与所述像素电极接触。
本实施例提供的制作方法，可通过三次构图工艺中的对应的三次光刻完成阵列基板的制作过程，与现有技术中需要进行四次光刻完成阵列基板的制作相比，减少了掩模板等设备的投入，降低了制作成本，缩短了生产时间，故而提高了生产效率。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。并且，以下各实施例均为本发明的可选方案，实施例的排列顺序及实施例的编号与其优选执行顺序无关。
实施例1
本实施例具体提供一种TFT-LCD阵列基板10的结构，参照图4所示的阵列基板10的平面图，和将图4所示的基板10沿A-B方向剖开后的剖面图5所示，TFT-LCD阵列基板10形成于透明基板0，例如玻璃基板上，包括像素电极图案和栅图案，所述栅图案包括栅极扫描线2和薄膜晶体管的栅极3，所述栅极扫描线2和栅极3由依次沉积在基板0上的透明导电金属层(该透明导电金属层的厚度可以为：300～
Figure BSA00000150832000061
)和栅金属层(该栅金属层的厚度可以为3000～
Figure BSA00000150832000062
)形成，所述像素电极图案中的每个像素电极1由透明导电金属层形成；
所述像素电极图案和栅图案上沉积有栅极绝缘层4，所述栅极绝缘层上形成有与所述栅极3对应的有源层图案5(用于形成沟道并和源极、漏极接触)、以及露出一部分像素电极1的栅绝缘层过孔6；
栅极绝缘层4上还形成有源/漏图案，所述源/漏图案包括与栅极扫描线2交叉的数据扫描线7、薄膜晶体管的源极8和漏极9(该源/漏图案中栅极扫描线2交叉的数据扫描线7、薄膜晶体管的源极8和漏极9均包括源/漏金属层)，并且漏极9的部分源/漏金属层沉积在过孔6中，从而与像素电极1接触。
其中，如图4所示，所述薄膜晶体管的源极8、漏极9以及所述有源层图案5共同形成了TFT-LCD阵列基板0的TFT沟道12。
另外，为了更好的保护好基板0上形成的源/漏图案以及有源层图案5，因此在该源/漏图案以及该有源层图案5上还形成有钝化图案，由沉积的钝化层11形成(厚度约为700～
Figure BSA00000150832000063
)，因为该钝化层11是用于保护源/漏图案中形成数据扫描线7、源极8和漏极9，以及有源层图案5，所以该钝化图案设置在数据扫描线7、源极8和漏极9，以及有源层图案5上。其中，由图5可知，本实施例中的钝化层11并未平铺在整个基板0上，而是被刻蚀成了重叠在数据扫描线7、源极8和漏极9，以及有源层图案5的钝化图案，这样本领域技术人员可通过设计第三掩模版，使得阵列基板边缘的源/漏金属层露出，便于实现在后继制作阵列基板与外部控制电路进行连接。
上述透明像素电极层的材料可以为：ITO(Indium Tin Oxides，铟锡金属氧化物)、IZO(Indium Zinc Oxide，铟锌氧化物)透明金属氧化物中任意一种；上述栅金属层由至少一层金属材料组成，所述金属材料可以为Cr、W、Ti、Ta、Mo中任一金属或几种金属组成的合金；上述有源层的材料：可以用氧化物半导体，如a-IGZO(非晶In-Ga-Zn-O，非晶铟镓锌氧化物)等，因为氧化物半导体与源/漏金属层的功函数相差很小，所以氧化物半导体与源/漏金属层接触电阻比较小，与现有技术中常用的非晶硅作为半导体层时，由于非晶硅和源/漏金属层的功函数相差很大，导致非晶硅和源/漏金属层接触电阻大，并需要增加欧姆接触层相比，采用氧化物半导体时，可无需增加用来减小半导体层与源/漏金属层的接触电阻的欧姆接触层；上述源/漏金属层材料可以选用Cr、W、Ti、Ta、Mo等其中一种金属或几种金属组成的合金，可以是单层也可以是多层；钝化层的材料可以选用氧化物、氮化物或者氧氮化合物等。
本实施例提供的TFT-LCD阵列基板的结构可通过三次光刻工艺制成，便于降低生产TFT-LCD阵列基板的成本，提高生产效率。
实施例2
本实施例提供一种实施例1中TFT-LCD阵列基板10的制作方法，该方法可通过三次光刻工艺实现，如图6所示，包括如下步骤：
下述可为第一次光刻过程：
步骤201，在基板0上通过溅射或热蒸发的方式依次沉积厚度约为300～600
Figure BSA00000150832000081
的透明导电金属层和厚度约为3000～
Figure BSA00000150832000082
的栅金属层。
其中，上述透明像素电极层的材料可以为：ITO、IZO任意一种；上述栅金属层由至少一层金属材料组成，所述金属材料可以为Cr、W、Ti、Ta、Mo中任一金属或几种金属组成的合金。
步骤202，利用第一双调掩模板进行构图形成像素电极图案和栅图案，所述像素电极图案中的像素电极1包括透明导电金属层，所述栅图案中的栅极3和栅极扫描线2均包括透明导电金属层和栅金属层。
其中，该第一双调掩模板在本实施例中具体为：第一半色调掩模板或灰色调掩模板。
具体地，步骤202包括：涂胶、利用第一双调掩模板进行曝光显影，使所述基板0上与像素电极图案的对应位置处于部分曝光区域，使所述基板0与栅图案的对应位置处于不曝光区域，使其余部分处于全曝光区域，其中，所述栅图案包括栅极3和栅极扫描线2，部分曝光区域光刻胶的厚度小于不曝光区域光刻胶的厚度；
通过刻蚀工艺刻蚀全曝光区域的透明导电金属层和栅金属层，刻蚀后如图7所示；
通过灰化工艺去除掉部分曝光区域的光刻胶，并通过刻蚀工艺刻蚀部分曝光区域的栅金属层从而露出像素电极图案，如图8所示；
剥离不曝光区域上的光刻胶形成栅图案，所述栅图案中的栅极和栅极扫描线均包括透明导电金属层和栅金属层，参照图9所示。从图9中可知，栅金属层通过上述过程被刻蚀成了栅图案中的栅极3和栅极扫描线2(图9中未标出)，透明导电金属层通过上述过程被刻蚀成了像素电极图案中的像素电极1。
下述可为第二次光刻过程：
步骤203，在形成有所述像素电极图案和栅图案的基板0上依次沉积栅极绝缘层和有源层。
步骤203具体包括：在形成有所述像素电极图案和栅图案的整个基板0上通过等离子体增强化学气相沉积方式沉积厚度为300～
Figure BSA00000150832000091
的栅极绝缘层；再在所述栅极绝缘层上通过溅射或热蒸发方式沉积厚度为1000～
Figure BSA00000150832000092
有源层，沉积后如图10所示。其中，栅极绝缘层的材料可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2，有源层的材料可以是a-IGZO也可以是其他的氧化物半导体层等。由于非晶硅作为有源层材料时，非晶硅和源/漏金属层功函数相差很大，导致非晶硅和源/漏金属层接触电阻大，因此在没有欧姆接触层直接接触时，TFT的开态电流很小，所以一般增加欧姆接触层来减少有源层与源/漏金属层的接触电阻；而在本实施例中，可以直接采用氧化物半导体作为有源层的材料，因为氧化物半导体的载流子迁移率较高，同时氧化物半导体与源/漏金属层的功函数相差很小，所以氧化物半导体与源/漏金属层接触电阻比较小，因此不需要增加欧姆接触层来减小有源层与源/漏金属层的接触电阻，可以直接接触。
步骤204，利用第二双调掩模板进行构图形成露出所述像素电极的栅绝缘过孔6，以及与所述栅极3对应的有源层图案5、并保留所述有源层图案5上的光刻胶。
其中，上述第二双调掩模板为：第二半色调或灰色调掩模板。
具体地，步骤204包括：涂胶，利用第二双调掩模板进行曝光显影，使所述基板0上与过孔6的对应位置处于全曝光区域，使所述基板0上与有源层图案5的对应位置处于不曝光区域，使其余部分处于部分曝光区域，部分曝光区域光刻胶的厚度小于不曝光区域光刻胶的厚度；
通过刻蚀工艺刻蚀全曝光区域的有源层和栅极绝缘层形成所述过孔6，其中，所述过孔6穿过所述栅极绝缘层并露出所述像素电极1，如图11所示；
通过光刻胶的灰化工艺去除部分曝光区域的光刻胶，并通过刻蚀工艺刻蚀部分曝光区域上的有源层形成与所述栅极3重叠的有源层图案5，其中，所述有源层图案5上保留有光刻胶，如图12所示。
步骤205，在形成有所述有源层图案5和过孔6的基板0上通过溅射或热蒸发的方式沉积厚度约为2000～
Figure BSA00000150832000101
的源/漏金属层，源/漏金属层材料可以选用Cr、W、Ti、Ta、Mo等其中一种金属或几种金属组成的合金，可以是单层也可以是多层，所述源/漏金属层通过过孔6与像素电极接触1，如图13所示。
步骤206，通过离地剥离工艺剥离所述有源图案5上的光刻胶，所述有源层图案5上的光刻胶使所述光刻胶以及覆盖所述光刻胶部分的源/漏金属层脱落。
该步骤206具体可通过如下方式实现：由于数据线金属不是透明的，因此可加热图13所述的基板0，在源/漏金属层下方的光刻胶在受热后，其结构发生变性，光刻胶和其上对应的源/漏金属都会产生裂缝，因此，光刻胶剥离液可以通过裂缝与光刻胶接触反应，从而在剥离了该光刻胶的同时连同其接触部分的源/漏金属层一起从基板0上脱落下来，进而形成TFT沟道12，参照图14所示。
下述可为第三次光刻过程：
步骤207，在剥离了所述有源层图案5上的光刻胶及与所述光刻胶对应部分的源/漏金属层的基板0上，通过等离子体增强化学气相沉积方式沉积厚度约为700～沉积钝化层11。钝化层11的材料可以选用氧化物、氮化物或者氧氮化合物，对应的反应气体可以为SiH4，NH3，N2或SiH2Cl2，NH3，N2等。涂胶，再利用第三掩模板通过对沉积有该钝化层11的基板0上执行构图工艺从而形成源/漏图案，如图4(钝化层11未标出)和将图4所示的基板10沿A-B方向剖开后的剖面图5所示，所述源/漏图案包括与栅极扫描线2交叉的数据扫描线7、源极8和漏极9，漏极9包括所述源/漏金属层通过所述过孔6与所述像素电极1接触的部分；以及在通过构图工艺形成源/漏图案的同时，形成与所述源/漏图案和所述有源层图案5对应的钝化图案，因为所述钝化层11主要用保护源/漏图案和有源层图案，所以该钝化图案与源/漏图案和所述有源层图案5相同，如图5所示。由图5可知，源/漏金属层通过上述过程被刻蚀成了源电极8、漏电极9，以及数据扫描线7。
本实施例提供的方法通过三次光刻工艺即可完成TFT-LCD阵列基板的制作过程，与现有的四次光刻工艺相比，减少了工艺流程，降低了掩模板等设备的投入，进而提高了生产效率。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (9)

1.一种阵列基板的制作方法，其特征在于，包括：
1)在基板上依次沉积透明导电金属层和栅金属层；
2)利用第一双调掩模板进行构图形成像素电极图案和栅图案；
3)在形成有所述像素电极图案和栅图案的基板上依次沉积栅极绝缘层和有源层；
4)利用第二双调掩模板进行构图形成露出所述像素电极的栅绝缘层过孔，以及与所述栅极对应的有源层图案、并保留所述有源层图案上的光刻胶；
5)在形成有所述有源层图案和过孔的基板上沉积源/漏金属层，所述源/漏金属层通过所述过孔与像素电极接触；
6)剥离所述有源层图案上的光刻胶从而使所述光刻胶以及与所述光刻胶对应部分的源/漏金属层脱落；
7)利用第三掩模板通过构图工艺形成源/漏图案，所述源/漏图案包括与栅极扫描线交叉的数据扫描线、源极和漏极，所述漏极包括所述源/漏金属层通过所述过孔与所述像素电极接触的部分。
2.根据权利要求1所述的方法，其特征在于，所述步骤2)具体包括：
利用第一双调掩模板进行曝光显影，使所述基板上与像素电极图案的对应位置处于部分曝光区域，使与栅图案的对应位置处于不曝光区域，使其余部分处于全曝光区域，其中，所述栅图案包括栅极和栅极扫描线；
通过刻蚀工艺刻蚀全曝光区域的透明导电金属层和栅金属层；
通过灰化工艺去除掉部分曝光区域的光刻胶，并通过刻蚀工艺刻蚀部分曝光区域的栅金属层从而露出像素电极图案，所述像素电极图案中的像素电极包括透明导电金属层；
剥离不曝光区域上的光刻胶形成栅图案，所述栅图案中的栅极和栅极扫描线均包括透明导电金属层和栅金属层。
3.根据权利要求1所述的方法，其特征在于，所述步骤4)具体包括：
利用第二双调掩模板进行曝光显影，使所述基板上与过孔的对应位置处于全曝光区域，使与有源层图案的对应位置处于不曝光区域，使其余部分处于部分曝光区域；
通过刻蚀工艺刻蚀全曝光区域的有源层和栅极绝缘层形成所述过孔，其中，所述过孔穿过所述栅极绝缘层并露出所述像素电极；
通过光刻胶的灰化工艺去除部分曝光区域的光刻胶，并通过刻蚀工艺刻蚀部分曝光区域上的有源层形成与所述栅极对应的有源层图案，其中，所述有源层图案上保留有光刻胶。
4.根据权利要求1至3中任意一项所述的方法，其特征在于，所述步骤7)具体包括：
在剥离了所述有源层图案上的光刻胶以及所述光刻胶对应部分的源/漏金属层的基板上沉积钝化层；
利用第三掩模板通过构图工艺形成源/漏图案和钝化图案，所述源/漏图案包括与栅极扫描线交叉的数据扫描线、源极和漏极，所述漏极包括所述源/漏金属层通过所述过孔与所述像素电极接触的部分，所述钝化图案与所述源/漏图案和所述有源层图案对应。
5.根据权利要求1至3中任意一项所述的方法，其特征在于，所述有源层的材料为：氧化物半导体。
6.一种阵列基板的结构，形成于基板上，其特征在于，包括像素电极图案和栅图案，所述栅图案包括栅极扫描线和薄膜晶体管的栅极，所述栅极扫描线和栅极均包括依次沉积在基板上的透明导电金属层和栅金属层，所述像素电极图案中的每个像素电极包括透明导电金属层；
所述像素电极图案和栅图案上沉积有栅极绝缘层，所述栅极绝缘层上形成有与所述栅极对应的有源层图案、以及露出所述像素电极的栅绝缘层过孔；
所述栅极绝缘层上还形成有源/漏图案，所述源/漏图案包括与栅极扫描线交叉的数据扫描线、薄膜晶体管的源极和漏极，并且所述漏极通过所述过孔与所述像素电极接触。
7.根据权利要求6所述的阵列基板结构，其特征在于，所述源/漏图案上形成有与其对应的钝化图案。
8.根据权利要求6或7所述的阵列基板结构，其特征在于，所述有源层图案中的有源层的材料为：氧化物半导体。
9.根据权利要求8所述的阵列基板结构，其特征在于，所述氧化物半导体为：非晶铟镓锌氧化物。
CN201010197076XA 2010-06-03 2010-06-03 阵列基板的结构及其制造方法 Expired - Fee Related CN102270604B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010197076XA CN102270604B (zh) 2010-06-03 2010-06-03 阵列基板的结构及其制造方法
US13/150,389 US8426259B2 (en) 2010-06-03 2011-06-01 Array substrate and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010197076XA CN102270604B (zh) 2010-06-03 2010-06-03 阵列基板的结构及其制造方法

Publications (2)

Publication Number Publication Date
CN102270604A true CN102270604A (zh) 2011-12-07
CN102270604B CN102270604B (zh) 2013-11-20

Family

ID=45052846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010197076XA Expired - Fee Related CN102270604B (zh) 2010-06-03 2010-06-03 阵列基板的结构及其制造方法

Country Status (2)

Country Link
US (1) US8426259B2 (zh)
CN (1) CN102270604B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN103700666A (zh) * 2013-12-16 2014-04-02 京东方科技集团股份有限公司 一种tft阵列基板及显示装置
CN103928405A (zh) * 2014-03-28 2014-07-16 深圳市华星光电技术有限公司 一种tft阵列基板的制造方法
CN104112711A (zh) * 2014-07-22 2014-10-22 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
CN104409361A (zh) * 2014-12-16 2015-03-11 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
WO2015196593A1 (zh) * 2014-06-23 2015-12-30 京东方科技集团股份有限公司 阵列基板及其制作方法、以及显示装置
CN105280552A (zh) * 2015-09-23 2016-01-27 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN110610901A (zh) * 2019-08-22 2019-12-24 武汉华星光电技术有限公司 阵列基板及其制备方法
CN110729236A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN112530977A (zh) * 2020-11-30 2021-03-19 厦门天马微电子有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103107134B (zh) * 2013-01-28 2014-12-10 京东方科技集团股份有限公司 一种阵列基板及其制作方法、液晶显示装置
CN103236440B (zh) * 2013-04-12 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
CN103715137B (zh) * 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103887245B (zh) * 2014-03-28 2017-03-08 深圳市华星光电技术有限公司 一种阵列基板的制造方法
CN104752344A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN105489614A (zh) * 2016-01-12 2016-04-13 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702530A (zh) * 2004-05-27 2005-11-30 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1707343A (zh) * 2004-06-05 2005-12-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN1956172A (zh) * 2005-10-26 2007-05-02 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
CN101256984A (zh) * 2007-03-02 2008-09-03 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
US20090142867A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101656271A (zh) * 2008-08-19 2010-02-24 富士胶片株式会社 薄膜晶体管、有源矩阵基板和摄像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101282893B1 (ko) * 2006-06-30 2013-07-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101490490B1 (ko) * 2008-12-23 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102148195B (zh) * 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102569185A (zh) * 2010-12-22 2012-07-11 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1702530A (zh) * 2004-05-27 2005-11-30 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN1707343A (zh) * 2004-06-05 2005-12-14 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
CN1956172A (zh) * 2005-10-26 2007-05-02 群康科技(深圳)有限公司 薄膜晶体管基板及其制造方法
CN101256984A (zh) * 2007-03-02 2008-09-03 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
US20090142867A1 (en) * 2007-12-03 2009-06-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN101656271A (zh) * 2008-08-19 2010-02-24 富士胶片株式会社 薄膜晶体管、有源矩阵基板和摄像装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709327A (zh) * 2012-05-16 2012-10-03 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN102709327B (zh) * 2012-05-16 2015-06-10 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制作方法、阵列基板和显示装置
CN103700666B (zh) * 2013-12-16 2016-05-04 京东方科技集团股份有限公司 一种tft阵列基板及显示装置
CN103700666A (zh) * 2013-12-16 2014-04-02 京东方科技集团股份有限公司 一种tft阵列基板及显示装置
CN103928405A (zh) * 2014-03-28 2014-07-16 深圳市华星光电技术有限公司 一种tft阵列基板的制造方法
WO2015143746A1 (zh) * 2014-03-28 2015-10-01 深圳市华星光电技术有限公司 一种tft阵列基板的制造方法
WO2015196593A1 (zh) * 2014-06-23 2015-12-30 京东方科技集团股份有限公司 阵列基板及其制作方法、以及显示装置
CN104112711A (zh) * 2014-07-22 2014-10-22 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
CN104112711B (zh) * 2014-07-22 2017-05-03 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
US9685621B2 (en) 2014-12-16 2017-06-20 Boe Technology Group Co., Ltd. Thin film transistor, its manufacturing method, array substrate and display device
CN104409361A (zh) * 2014-12-16 2015-03-11 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
WO2017049885A1 (zh) * 2015-09-23 2017-03-30 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板和显示装置
CN105280552A (zh) * 2015-09-23 2016-01-27 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
US10141352B2 (en) 2015-09-23 2018-11-27 Boe Technology Group Co., Ltd. Manufacturing method of array substrate, array substrate and display device
CN105280552B (zh) * 2015-09-23 2019-03-19 京东方科技集团股份有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN110610901A (zh) * 2019-08-22 2019-12-24 武汉华星光电技术有限公司 阵列基板及其制备方法
CN110729236A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板
CN112530977A (zh) * 2020-11-30 2021-03-19 厦门天马微电子有限公司 一种阵列基板及其制备方法、显示面板、显示装置
CN112530977B (zh) * 2020-11-30 2022-11-04 厦门天马微电子有限公司 一种阵列基板及其制备方法、显示面板、显示装置

Also Published As

Publication number Publication date
US8426259B2 (en) 2013-04-23
US20110297929A1 (en) 2011-12-08
CN102270604B (zh) 2013-11-20

Similar Documents

Publication Publication Date Title
CN102270604B (zh) 阵列基板的结构及其制造方法
CN101526707B (zh) Tft-lcd阵列基板制造方法
US8563980B2 (en) Array substrate and manufacturing method
US10192904B2 (en) Array substrate and manufacturing method thereof, display device
US8735888B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP2010271718A (ja) Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法
CN103762199B (zh) 一种液晶显示器的阵列基板的制造方法
CN104576542A (zh) 阵列基板及其制作方法、显示装置
CN106847836B (zh) Tft基板及其制作方法
CN102033379B (zh) 液晶显示器与其制造方法
CN111403337A (zh) 阵列基板、显示面板及阵列基板的制作方法
WO2013026375A1 (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
TWI333279B (en) Method for manufacturing an array substrate
CN101807584B (zh) Tft-lcd阵列基板及其制造方法
CN106935660A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN100386674C (zh) 液晶显示装置用下基板的制造方法
KR20140025577A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
CN106129071B (zh) 一种阵列基板的制作方法及相应装置
CN102655117A (zh) 阵列基板及制造方法、显示装置
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN110718467A (zh) 一种tft阵列基板的制作方法
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
CN106298647B (zh) 一种阵列基板及其制备方法、显示面板及其制备方法
CN111128876B (zh) 一种阵列基板的制备方法
CN102830531B (zh) Tft阵列基板、制造方法及液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150714

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150714

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150714

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131120

Termination date: 20200603