[go: up one dir, main page]

CN1641873A - 多芯片封装、其中使用的半导体器件及其制造方法 - Google Patents

多芯片封装、其中使用的半导体器件及其制造方法 Download PDF

Info

Publication number
CN1641873A
CN1641873A CNA2005100039727A CN200510003972A CN1641873A CN 1641873 A CN1641873 A CN 1641873A CN A2005100039727 A CNA2005100039727 A CN A2005100039727A CN 200510003972 A CN200510003972 A CN 200510003972A CN 1641873 A CN1641873 A CN 1641873A
Authority
CN
China
Prior art keywords
substrate
chip
semiconductor chip
encapsulation
dimensions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005100039727A
Other languages
English (en)
Inventor
权兴奎
李稀裼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040040420A external-priority patent/KR100632476B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1641873A publication Critical patent/CN1641873A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种多芯片封装、其中使用的半导体器件及其制造方法。该多芯片封装可包括：衬底，其具有形成于其上表面的多个衬底焊盘；至少一个第一半导体芯片，其安装于该衬底上；及至少一个第二半导体芯片，其安装于其上可安装有所述至少一个第一半导体芯片的衬底上。所述至少一个第二半导体芯片可包括至少一个三维空间，从而使得所述至少一个第一半导体芯片可封闭于所述至少一个三维空间内。该至少一个三维空间可以是空腔、沟槽或者其结合。

Description

多芯片封装、其中使用的半导体器件及其制造方法
技术领域
本发明的示例性实施例总体上涉及多芯片封装、其中使用的半导体器件及其制造方法。
背景技术
近年来，随着对于便携式电子产品的迅速增长的需求，对于安装在便携式电子产品中的薄、小和/或轻的元件的需求已经增加了。
传统地，获得所述薄、小和/或轻的元件的方式包括，例如，缩小分立元件的物理尺寸、将多个独立元件集成到单芯片中(例如，片上系统(SOC)技术)和/或将多个独立元件集成到单一封装中(例如，系统封装(SIP)技术)。
此外，SIP技术可与另一传统技术类似，该技术称为多芯片组件(MCM)，其中多个硅芯片可水平或垂直安装于单一封装中。从而，根据传统的MCM技术，多芯片通常可安装在水平方向上，然而在SIP技术中，芯片通常可安装在垂直方向上。
此外，如果采用可小于叠置在大尺寸芯片上的逻辑/存储芯片的射频(RF)芯片，则连接器(例如RF芯片的键合线)的长度可能应该更长。这可能会降低RF芯片的性能并可能在RF芯片和大尺寸芯片之间产生串扰。
从而，当在垂直方向上叠置多个芯片时，RF芯片可通常位于叠层底部。
在上半导体芯片的尺寸大于下半导体芯片的情况下，或者当具有相应地相同尺寸和面积的两个矩形半导体芯片可按交叉方式叠置时，那么，例如由于焊接表面张力和/或引线键合工艺过程中的接触冲击，位于上半导体芯片的悬置部分(hang-over portion)(例如，上芯片的未受下芯片支撑的部分)中的引线键合芯片焊盘可能产生缺陷裂纹。
发明内容
在本发明的示例性实施例中，一种多芯片封装可包括：衬底，其包括形成于其上表面的多个衬底焊盘；至少一个第一半导体芯片，其安装于衬底上；以及至少一个第二半导体芯片，其安装于安装有所述至少一个第一半导体芯片的所述衬底上。所述至少一个第二半导体芯片在其下表面上可具有至少一个三维空间，从而使得所述至少一个第一半导体芯片可封闭于所述至少一个三维空间内。
在另一示例性实施例中，所述至少一个三维空间可以是贯穿所述至少一个第二半导体芯片的下表面形成的空腔、沟槽或者其结合。
在另一示例性实施例中，所述至少一个第一和至少一个第二半导体芯片可通过引线键合工艺和倒装焊接工艺中至少之一连接于所述衬底焊盘。
在另一示例性实施例中，所述至少一个第一半导体芯片可通过导电粘合剂附于所述衬底，并且所述至少一个第一半导体芯片、安装部分和所述安装部分的焊接部分可封装在所述至少一个三维空间内。
在另一示例性实施例中，所述至少一个第一半导体芯片可通过绝缘粘合剂附于所述衬底，并且至少一个第一半导体芯片、安装部分和所述安装部分的焊接部分可封装或者暴露于所述至少一个三维空间内。
在另一示例性实施例中，所述至少一个第二半导体芯片、安装部分和所述安装部分的焊接部分可由封装体封装。
在另一示例性实施例中，所述衬底可以是模制引线框架、印刷电路板、直接敷铜板(DBC)、柔性膜和插入器(interposer)中至少之一。
在另一示例性实施例中，所述至少一个第一半导体芯片可以是射频(RF)芯片并且所述至少一个第二半导体芯片可以是用于存储器或逻辑电路的芯片。
在本发明的示例性实施例中，一种多芯片封装可包括：衬底，其中多个衬底焊盘可形成于该衬底的上表面；至少一个第一半导体芯片，其安装于衬底上；至少一个无源器件，其安装于所述衬底上；以及至少一个第二半导体芯片，其安装于可安装有所述至少一个第一半导体芯片和所述至少一个无源器件的衬底上。所述至少一个第二半导体芯片在其下表面上可具有至少一个三维空间，从而使得所述至少一个第一半导体芯片和所述至少一个无源器件可封闭于所述至少一个三维空间内。
在本发明的示例性实施例中，一种多芯片封装可包括：至少一个衬底，其中多个衬底焊盘可形成于该衬底的上表面和下表面；至少一个第一半导体芯片，其安装于衬底的上表面上；至少一个第二半导体芯片，其安装于衬底的下表面上；至少一个第三半导体芯片，其安装于衬底的上表面，以及至少一个第四半导体芯片，其安装于衬底的下表面。所述至少一个第三半导体芯片可在其非有源表面上具有至少一个三维空间，从而使得所述至少一个第一半导体芯片可封闭于所述至少一个三维空间内。所述至少一个第四半导体芯片在其非有源表面上可具有至少一个三维空间，从而使得所述至少一个第二半导体芯片可封闭于所述至少一个三维空间内。
在另一示例性实施例中，所述至少一个第三半导体芯片和所述至少一个第四半导体芯片中的所述至少一个三维空间可以是贯穿所述至少一个第三和第四半导体芯片的非有源表面形成的空腔、沟槽或者其结合。
在另一示例性实施例中，所述至少一个第一、第二、第三和第四半导体芯片可通过引线键合工艺和倒装焊接工艺中至少之一连接于所述衬底焊盘。
在另一示例性实施例中，所述至少一个第二和至少一个第四半导体芯片、安装部分和所述安装部分的焊接部分可被封装。
在另一示例性实施例中，所述至少一个第一半导体芯片和至少一个第三半导体芯片、安装部分和所述安装部分的焊接部分可被封装。
在本发明示例性实施例中，一种用于多芯片封装中的半导体器件可包括：衬底，该衬底具有有源表面和可位于所述有源表面另一侧的非有源表面；以及芯片焊盘，其安装于所述衬底的所述有源表面上，其中至少一个三维空间可形成于所述衬底的所述有源表面或所述非有源表面上。
在本发明示例性实施例中，一种多芯片封装可包括：至少一个衬底，其中多个衬底焊盘可形成于该焊盘的有源表面和非有源表面上；以及至少两个半导体芯片，其安装于所述衬底上，其中所述至少两个半导体芯片之一可包括至少一个三维空间，以将另一个半导体芯片封闭于所述至少一个三维空间内。
在本发明示例性实施例中，公开了一种多芯片封装的制造方法。该方法可至少包括：在衬底的上表面上安装多个衬底焊盘；在衬底上安装至少一个第一半导体芯片；以及在衬底上安装至少一个第二半导体芯片，其中所述至少一个第二半导体芯片在其表面上可包括至少一个三维空间，从而使得所述至少一个第一半导体芯片封闭在所述至少一个三维空间内。
附图说明
参考以下结合附图对其进行的详细说明，本发明的示例性实施例将易于理解，附图中：
图1是示出根据本发明的多芯片封装的示例性实施例的平面图；
图2是沿图1的线II-II′的剖视图；
图3A至5B是示出根据本发明的多芯片封装的各个制造工艺的示例性
实施例的视图；
图6是示出根据本发明的多芯片封装的另一示例性实施例的平面图；
图7是沿图6的线VII-VII′的剖视图；
图8是示出根据本发明的多芯片封装的另一示例性实施例的平面图；
图9A是沿图8的线X-X′的剖视图，图9B是沿图8的线Y-Y′的剖视图；
图10A至12B是示出根据本发明的多芯片封装的各个制造工艺的另一示例性实施例的视图；
图13是示出根据本发明的多芯片封装的另一示例性实施例的平面图；
图14A是沿图13的线X-X′的剖视图，图14B是沿图13的线Y-Y′的剖视图；
图15是根据本发明的多芯片封装的另一示例性实施例的平面图；
图16是沿图15的线X-X′的剖视图；
图17是示出根据本发明的多芯片封装的示例性实施例的剖视图；以及
图18是示出根据本发明的多芯片封装的另一示例性实施例的剖视图。
具体实施方式
通过参照以下对示例性实施例的详细说明和附图，可更易于理解示例性实施例。然而，本发明可以许多不同方式实施，并且不应理解为局限于在此描述的实施例。提供这些示例性实施例，以使得该公开透彻和完全并向本领域技术人员充分传达本发明的原理。全文中，相同附图标记表示相同元件。
同时应当注意，为了在此说明这些示例性实施例，所述视图将示出本发明的示例性实施例的方法和器件的一般特征。然而，这些视图不是成比例的并且可能不是精确地反应任一给定实施例的特征，并且不应解释为界定或者限定本发明范围内示例性实施例的数值范围或者特性。
具体而言，为了清楚起见，层或半导体芯片的相对厚度和定位可被缩小或夸大。此外，当半导体芯片直接形成于基准层或衬底上或者形成于覆盖基准层的其他层或图案上时，该半导体芯片被认为形成于另一层或衬底“上”。应当进一步理解的是，当半导体芯片被称为“位于”或“形成于”另一层或衬底上时，该半导体芯片可直接位于所述其他层或衬底上，或者也可存在有中间层。
参照图1和2，将说明根据本发明的示例性实施例的多芯片封装。
图1是示出根据本发明的多芯片封装的示例性实施例的平面图，图2是沿图1的线II-II′的剖视图。
如图1和2所示，在根据本发明的示例性实施例的多芯片封装中，缩小尺寸的第一芯片120可附于衬底110上。该衬底110可包括形成于其上表面的多个衬底焊盘(substrate bonding pad)111和112以及形成于其下表面的多个引脚(terminal)115。
衬底110可以是，例如，模制引线框架，印刷电路板，直接敷铜板(DBC)，柔性膜等。该DBC可被称为衬底，其中铜层可分别附于绝缘陶瓷衬底的两个表面上。
此外，在半导体芯片和组件(PC)基板之间提供电连接和/或机械柔性的插入器也可用作衬底110。
插入器可由弹性材料制成，例如但不限于带、聚酰亚胺和/或塑料材料。插入器还可包括单个或者多个构成图案的重新互连层、无源器件等。
在示例性实施例中，第一衬底焊盘111可连接于第一芯片120，第二衬底焊盘112可连接于第二芯片130。
通过使第一芯片120封入空腔140的内部，具有空腔140的大尺寸的第二芯片130可附于缩小尺寸的第一芯片120。
在示例性实施例中，空腔140可以是形成于第二芯片130的下表面上的三维空间，从而第一芯片120可置于空腔140内。
例如，第一芯片120和第二芯片130可以是边缘焊盘芯片型(edge padchip type)，其中芯片焊盘121和131可沿芯片120和130的四边形成。在示例性实施例中，形成于第一芯片120和第二芯片130上的芯片焊盘121和131可形成为中心焊盘型，或形成为芯片焊盘121和131可沿芯片120和130的两边形成的边缘焊盘型。
此外，第一芯片120和第二芯片130可具有有源表面，其上可形成芯片焊盘121和131。第一芯片120和第二芯片130的有源表面可形成为面向同一方向(例如，两芯片的有源表面均朝上)。第一芯片120和第二芯片130的非有源表面，其可以是有源表面的另一侧，可用于连接。第一芯片120和第二芯片130可通过导电粘合剂和/或绝缘粘合剂附于衬底110。应当理解，也可采用其他类型的粘合剂。应当进一步理解的是，也可采用其他连接技术，以将第一芯片120和第二芯片130附于衬底110上。
第一芯片120的芯片焊盘121可通过第一键合线151电性连接于第一衬底焊盘111，第二芯片130的芯片焊盘131可通过第二键合线152电性连接于第二衬底焊盘112。
具体地，空腔140可通过例如选择蚀刻工艺形成于第二芯片130的非有源表面上。应当理解，也可采用其他工艺形成该空腔。空腔140应该形成足够长，以保证第一芯片120的高度和第一键合线151的拱丝高度可装入空腔140内。
空腔140内的第一芯片120、第一键合线151和第一键合线151的焊接部分可由绝缘层141封装。然而，应当理解，如果用于将第一和第二芯片120和130附于衬底110的粘合剂160用作绝缘粘合剂，则可不需要形成绝缘层141。然而，如果粘合剂160用作导电粘合剂，则可形成绝缘层141，其可用作绝缘材料。换句话说，当使用粘合剂160作为绝缘粘合剂时，应该不形成绝缘层141，从而由于第一芯片120可由第二芯片130保护而不用考虑空腔140的内部是否已经被封装，空腔140的内部可以保持为空的。
第二芯片130、第二键合线152和第二键合线152的焊接部分可由封装体170封装。焊球180可附于衬底110的引脚115，其可用作例如外部连接引脚。通过使焊球180经由形成于衬底110上的电路互连(未示出)而连接于衬底焊盘111和112，焊球180可电性连接于第一芯片120和第二芯片130。
在示例性实施例中，第二芯片130的厚度t1可大致为200-350μm，并且在第二芯片130的非有源表面中间形成的空腔140的深度t2可大致为150-300μm。此外，位于空腔140内的第一芯片120的厚度b、第一芯片120和第二芯片130的键合线151和152的高度c和g以及第一芯片120的键合线151和空腔140之间的厚度d均可分别确定在大致50-100μm的范围内。在示例性实施例中，粘合剂160的厚度a可大致为20-50μm，封装体170的厚度h可大致为300-450μm。
在示例性实施例中，位于空腔140内的缩小尺寸的第一芯片120可以是射频(RF)芯片，而具有空腔140的大尺寸的第二芯片130可以是用作存储或逻辑电路的芯片。通常，与大尺寸芯片相比，RF芯片的尺寸应该大致被缩小。
参照图3A至5B以及图1和2，将说明一种制造根据本发明示例性实施例的多芯片封装的方法。
在示例性实施例中，可准备在有源表面A上具有多个芯片焊盘121的缩小尺寸的第一芯片120和在有源表面C上具有多个芯片焊盘131的大尺寸的第二芯片130。
如图3A和3B所示，通过进行例如选择蚀刻工艺，空腔140可形成为厚度t2。应当理解，也可采用其他工艺形成该空腔。选择蚀刻工艺可在具有厚度t1的第二芯片130的非有源表面D上使用掩模。从而，在示例性实施例中，空腔140应该具有足够的空间，以封闭第一芯片120和键合线121。
如图4A和4B所示，第一芯片120的非有源表面B可利用导电粘结剂或绝缘粘结剂(例如环氧树脂)附于衬底110。应当理解，也可采用其他类型粘合剂。同时应当理解也可采用其他连接技术以将第一芯片120和第二芯片130附于衬底110。作为示例性实施例，第一芯片120可附于衬底110上的空腔140的中心。
可使用由导体材料(例如，金(Au))制成的第一键合线151进行第一引线键合工艺，以将形成于第一芯片120的有源表面A上的芯片焊盘121电性连接到衬底110的对应的第一衬底焊盘111。应当理解可采用其他导电材料。
可形成由环氧树脂模制的绝缘层141，以封装第一芯片120、第一键合线151和第一键合线151的焊接部分。在示例性实施例中，绝缘层141可形成为不超过空腔140的面积，并且绝缘层141可形成为填充空腔140的内部空间。从而，根据用于将第一芯片120和第二芯片130附于衬底110的粘合剂的种类，可以形成或不形成绝缘层141。换句话说，如果采用导电粘合剂，由于降低或防止发生电短路和/或保证适当的绝缘特性的模制工艺，应该形成绝缘层141。或者，如果采用绝缘粘合剂，应该不形成绝缘层141，从而简化制造工艺并使空腔140的内部空间保持为空的。
如图5A和5B所示，其上形成有空腔140的第二芯片130的非有源表面D可以使用例如导电粘合剂或绝缘粘合剂160(即环氧树脂)附于衬底110上，以封闭第一芯片120和第一键合线151。
返回参照图1和2，可利用第二键合线152进行第二引线键合工艺。
可通过模制工艺形成由例如环氧树脂制成的封装体170，以封装第二芯片130、第二键合线152和第二键合线152的焊接部分。
在完成该模制工艺后，焊球180可附于引脚115，其可用作外部连接引脚。
在另外的示例性实施例中，利用凸块的倒装焊接方法(flip-chip bondingmethod)可用以将半导体芯片的芯片焊盘电性连接于衬底焊盘。
此外，在另一示例性实施例中，可应用不同焊接方法(heterogeneousbonding method)，其可采用倒装焊接方法和引线键合方法。
根据上述多芯片封装(例如，当大尺寸上芯片130叠置于缩小尺寸的下芯片120上)，可不使用单独的间隔件来配置上芯片130，该上芯片130无需具有用于引线键合下芯片的悬置部分和空间。此外，下芯片120可与由上芯片130产生的噪声相隔离。
参照图6和7，将说明根据本发明另一示例性实施例的多芯片封装。
图6是示出根据本发明另一示例性实施例的多芯片封装的平面图，图7是沿图6的线VII-VII′的剖视图。
如图6和7所示，缩小尺寸的第一芯片220和缩小尺寸的第二芯片230可附于衬底210的上表面和/或衬底210的下表面上，其中在衬底210的上表面可形成多个衬底焊盘211、212和213，在衬底下表面可形成多个引脚215。应当理解，在先前示例性实施例中使用的衬底可由衬底210取代。
在示例性实施例中，第一衬底焊盘211可连接于第一芯片220，第二衬底焊盘212可连接于第二芯片230，第三衬底焊盘213可连接于第三芯片240。
具有第一和第二空腔250和260的大尺寸第三芯片240可形成于缩小尺寸的第一和第二芯片220和230上。从而，这使得第一和第二芯片220和230分别封闭于第一和第二空腔250和260的内部。
第一、第二和第三芯片220、230和240可分别为例如边缘焊盘芯片型(edge pad chip type)，其中芯片焊盘221、231和241可分别沿第一、第二和第三芯片220、230和240的四边形成。在示例性实施例中，形成于第一、第二和第三芯片220、230和240上的芯片焊盘221、231和241可形成为中心焊盘型，或形成为芯片焊盘221、231和241可沿各芯片的两侧形成的边缘焊盘型。
此外，其上可形成芯片焊盘221、231和241的第一、第二和第三芯片220、230和240的有源表面可面向相同方向。第一、第二和第三芯片220、230和240的非有源表面可用于连接，其可以是有源表面的另一侧。第一、第二和第三芯片220、230和240可通过例如导电粘合剂和/或绝缘粘合剂270附于衬底210。应当理解，也可采用其他类型的粘合剂。同时应当理解，可采用其他连接技术将半导体芯片221、231和241附于衬底210。
第一芯片220的芯片焊盘221可通过第一键合线222电性连接于第一衬底焊盘211，第二芯片的芯片焊盘231可通过第二键合线232电性连接于第二衬底焊盘212。此外，第三芯片240的芯片焊盘241可通过第三键合线242电性连接于第三衬底焊盘213。
第一和第二空腔250和260可通过例如选择蚀刻工艺分别形成于第三芯片240的非有源表面。应当理解，可采用其他工艺形成该空腔。第一和第二空腔250和260应该形成为足够长，以保证第一和第二芯片220和230的高度以及第一和第二键合线222和232的拱丝高度可装入空腔250、260内。
第一空腔250内的第一芯片220、第一键合线222和第一键合线222的焊接部分可由第一绝缘层251封装。此外，第二空腔260内的第二芯片230、第二键合线232和第二键合线232的焊接部分可由第二绝缘层261封装。
在使用粘合剂将第一、第二和第三芯片220、230和240附于衬底210的示例性实施例中，可以不形成绝缘层251和261。在使用导电粘合剂270的另外的示例性实施例中，考虑到所需绝缘特性可形成绝缘层251和261。换句话说，当使用绝缘粘合剂作为粘合剂270时，由于第一和第二芯片220和230可由第三芯片240保护而不用考虑空腔250和260的内部是否已经被封装，可不形成绝缘层251和261并且空腔250和260的内部可保持为空的。
第三芯片240、第三键合线242和第三键合线242的焊接部分可由封装体280封装。焊球290可附于衬底210的引脚215，其可用作外部连接引脚。通过使焊球290经由形成于衬底210上的电路互连(未示出)而连接于衬底焊盘211和212，焊球290可电性连接于第一、第二和第三芯片220、230和240。
从而，如示例性实施例中所示，可配置多芯片，其中大尺寸上芯片240可具有形成于其非有源表面上的多个空腔250、260并且多个缩小尺寸的芯片220、230封闭于多个空腔250、260内。
在根据本发明示例性实施例的多芯片封装中，当大尺寸上芯片叠置于缩小尺寸的下芯片上时，可不使用单独的间隔件来配置上芯片，可防止上芯片具有用于引线键合下芯片的悬置部分和空间。此外，下芯片可与由上芯片产生的噪声相隔离。此外，在多个下芯片可位于上芯片之下的情况下，可降低或防止多个下芯片之间的诸如串扰的干扰现象。
应该理解，制造根据先前示例性实施例的多芯片封装的方法可基本相同，除了第一和第二空腔250和260可形成于可放置第一和第二下芯片220和230的第三芯片240的内部之外。
将参照图8、9A和9B说明根据本发明另一示例性实施例的多芯片封装。
图8是示出根据本发明另一示例性实施例的多芯片封装的平面图。图9A是沿图8的线X-X′的剖视图，图9B是沿图8的线Y-Y′的剖视图。
如图8、9A和9B所示，在根据本发明另一示例性实施例的多芯片封装中，第一芯片320可附于衬底310的上表面和/或衬底310的下表面，其中在衬底上表面可形成多个衬底焊盘311和312，在衬底下表面可形成多个引脚315。应当理解，在先前示例性实施例中使用的同一衬底可代替衬底310。
在示例性实施例中，第一衬底焊盘311可连接于第一芯片320，第二衬底焊盘312可连接于第二芯片330。
具有沟槽340的第二芯片330可形成于矩形第一芯片320的上部，使得第一芯片320将封闭于沟槽340的内部。此外，第二芯片330可在垂直于第一芯片320的方向上叠置于第一芯片320上并可附于衬底310。应当理解，第一芯片320和第二芯片330可以是矩形。
此外，沟槽340可形成为三维空间，其中可设置第一芯片320。应当理解，沟槽340可贯穿第二芯片330的一个方向。
第一芯片320和第二芯片330可以是例如边缘焊盘芯片型，其中芯片焊盘321和331可沿芯片320和330的所有四边形成。在示例性实施例中，形成于第一和第二芯片320和330上的芯片焊盘321和331可形成为中心焊盘型或形成为芯片焊盘321和331可沿芯片320和330两侧形成的边缘焊盘型。
此外，第一芯片320和第二芯片330可具有有源表面。第一芯片320和第二芯片330的有源表面可形成为面向相同方向。第一和第二芯片320和330的非有源表面可用于连接，其为有源表面的另一侧。第一芯片320和第二芯片330可通过例如导电粘合剂和/或绝缘粘合剂350附于衬底310。应当理解，可采用其他类型的粘合剂。同样应当理解，可采用其他连接技术将第一芯片320和第二芯片330附于衬底310。
第一芯片320的芯片焊盘321可通过第一键合线322电性连接于第一衬底焊盘311，第二芯片330的芯片焊盘331可通过第二键合线332电性连接于第二衬底焊盘312。
在示例性实施例中，沟槽340可通过例如选择蚀刻工艺形成于第二芯片330的非有源表面。应当理解，可采用其他工艺形成沟槽。沟槽340的凹空深度应该形成为足够长，以保证第一芯片320的高度和第一键合线322的拱丝高度可装入沟槽340内。
第一和第二芯片320和330、第一和第二键合线322和332以及第一和第二键合线322和332的焊接部分可通过封装体360封装。焊球370可附于衬底310的引脚315，其可用作例如外部连接引脚。通过使焊球370经由形成于衬底310上的电路互连(未示出)而连接于衬底焊盘311和312，焊球370可电性连接于第一芯片320和第二芯片330。
参照图10A至12B以及图8、9A和9B，将说明一种制造根据本发明另一示例性实施例的多芯片封装的方法。
可在有源表面A′上准备具有多个芯片焊盘321的第一芯片320和具有多个芯片焊盘331的第二芯片330。如图10A和10B所示，通过使用掩模在第二芯片330的非有源表面B′上进行选择蚀刻工艺，第二芯片330可形成为具有厚度t1并且沟槽340可形成为具有厚度t2。在示例性实施例中，沟槽340应该具有足够空间，以封闭第一芯片320和第一键合线321。
如图11A和11B所示，第一芯片320的非有源表面D′可使用例如导电粘合剂和/或绝缘粘合剂350(例如环氧树脂)附于衬底310上。应当理解，也可采用其他粘合剂。同样应当理解，可采用其他连接工艺将第一芯片320附于衬底310。在示例性实施例中，矩形第一芯片320可沿沟槽340将形成于衬底310上的区域连接。
可使用由导体材料(例如，金(Au)线)制成的第一键合线322进行第一引线键合工艺，以将形成于第一芯片320的有源表面C′上的芯片焊盘321电性连接于衬底310的对应第一衬底焊盘311。应当理解也可采用其他类型导电材料。
如图12A和12B所示，其上形成沟槽340的第二芯片330的非有源表面B′可使用导电粘合剂和/或绝缘粘合剂350(例如环氧树脂)附于衬底310上，以封闭第一芯片320和第一键合线321。同样应当理解，可采用其他连接技术将第二芯片330附于衬底310上。
可使用由导体材料(例如，金(Au)线)制成的第二键合线332进行第二引线键合工艺，以将形成于第二芯片330的有源表面的芯片焊盘331电性连接于衬底310的对应第二衬底焊盘312。同样，应当理解也可采用其他类型导电材料。
再次参照图8、9A和9B，可通过模制工艺形成由例如环氧树脂制成的封装体360，以封装第一和第二芯片320和330、第一和第二键合线322和332以及第一和第二键合线322和332的焊接部分。
在完成该模制工艺后，焊球370可附于引脚315，该焊球可用作外部连接引脚。
从而，作为示例性实施例，利用凸块的倒装焊接方法可用以将半导体芯片的芯片焊盘电性连接于衬底焊盘。
此外，在另一示例性实施例中，可应用不同焊接方法，其可采用倒装焊接方法和引线键合方法。
参照图13、14A和14B，将说明根据本发明另一示例性实施例的多芯片封装。
图13是示出根据本发明另一示例性实施例的多芯片封装的平面图。图14A是沿图13的线X-X′的剖视图，图14B是沿图13的线Y-Y′的剖视图。
如图13、14A和14B所示，在根据本发明另一示例性实施例的多芯片封装中，矩形第一和第二芯片420和430可并排附于衬底410的上表面和/或衬底410的下表面，其中在衬底410上表面上可形成多个衬底焊盘411、412和413，在衬底410下表面上可形成多个引脚415。应当理解，在先前示例性实施例中使用的相同衬底可由衬底410代替。
在示例性实施例中，第一衬底焊盘411可连接于第一芯片420，第二衬底焊盘412可连接于第二芯片430，第三衬底焊盘413可连接于第三芯片440。
分别具有第一和第二沟槽450和460的矩形第三芯片440可形成于矩形第一和第二芯片420和430的上部，使得第一和第二芯片420和430可封闭于第一和第二沟槽450和460的内部。此外，第三芯片440在垂直于第一和第二芯片420和430的方向上叠置于第一和第二芯片420和430上并且可附于衬底410。
第一、第二和第三芯片420、430和440可分别为例如边缘焊盘芯片型，其中芯片焊盘421、431可沿对应芯片420和430的所有四边形成，芯片焊盘441可沿除第一和第二沟槽450和460所在位置之外的四边形成。在示例性实施例中，形成于第一、第二和第三芯片420、430和440上的芯片焊盘421、431和441可形成为中心焊盘型，或形成为芯片焊盘421、431和441可沿各芯片的两侧形成的边缘焊盘型。
此外，其上可形成芯片焊盘421、431和441的第一、第二和第三芯片420、430和440的有源表面可面向相同方向。第一、第二和第三芯片420、430和440的非有源表面可用于连接，其可以是有源表面的另一侧。第一、第二和第三芯片420、430和440可通过例如导电粘合剂和/或绝缘粘合剂附于衬底410。应该理解，也可以采用其他类型的粘合剂。同时应当理解，也可采用其他连接技术将半导体芯片420、430和440附于衬底410。
第一芯片420的芯片焊盘421可通过第一键合线422电性连接于第一衬底焊盘411，第二芯片430的芯片焊盘431可通过第二键合线432电性连接于第二衬底焊盘412。此外，第三芯片440的芯片焊盘441可通过第三键合线442电性连接于第三衬底焊盘413。
在示例性实施例中，第一和第二沟槽450和460可通过例如选择蚀刻工艺分别形成于第三芯片440的非有源表面。应当理解，可采用其他工艺形成沟槽。第一和第二沟槽450和460的中空的深度应该形成为足够长，以保证第一和第二芯片420和430的高度以及第一和第二键合线421和431的拱丝高度可装入沟槽内。
第一、第二和第三芯片420、430和440，第一、第二和第三键合线422、432和442以及第一、第二和第三键合线422、432和442的焊接部分可由封装体480封装。焊球490可附于衬底410的引脚415上，该焊球可用作外部连接引脚。通过使焊球490经由形成于衬底410上的电路互连(未示出)而连接于衬底焊盘411、412和413，焊球490可电性连接于第一芯片420、第二芯片430和第三芯片440。
与根据本发明先前示例性实施例的多芯片封装的制造方法相似的方式，可以执行根据本发明示例性实施例的多芯片封装的制造方法。
在另一示例性实施例中，应当理解，通常可同时制造多个封装，然后在工艺的最终阶段分成各个封装。
此外，应当理解，同时具有一个或多个和/或一个或多个沟槽的多芯片封装可通过合并本发明的上述示例性实施例的各个方面来进行制造。
在另一示例性实施例中，参照图15和16，将说明根据本发明另一示例性实施例的多芯片封装。
图15是示出根据本发明另一示例性实施例的多芯片封装的平面图，图16是沿图15的线X-X′的剖视图。
如图15和16所示，在根据本发明另一示例性实施例的多芯片封装中，缩小尺寸的第一芯片520和第二芯片530可分别附于衬底510的上表面和/或衬底510的下表面，其中可形成衬底510的上表面的多个衬底焊盘511、512和513，可形成衬底510的下表面的多个引脚515。作为示例性实施例，第二芯片530可以是矩形。应当理解，先前示例性实施例中的相同衬底可由衬底510替代。
在示例性实施例中，第一衬底焊盘511可连接于缩小尺寸的第一芯片520，第二衬底焊盘512可连接于矩形第二芯片530，第三衬底焊盘513可连接于大尺寸第三芯片540。
具有空腔550和沟槽560的大尺寸第三芯片540可叠置或形成于缩小尺寸的第一芯片520和矩形第二芯片530上。
具体而言，大尺寸第三芯片540可附于衬底510，以使得缩小尺寸的第一芯片520封闭于空腔550内部，矩形第二芯片530封闭于沟槽560内部。
第一、第二和第三芯片520、530和540可分别是例如边缘焊盘芯片型，其中芯片焊盘521、531和541可分别沿第一、第二和第三芯片520、530和540的所有四边形成。在示例性实施例中，形成于第一、第二和第三芯片520、530和540上的芯片焊盘521、531和541可形成为中心焊盘型，或形成为芯片焊盘521、531和541可沿各芯片的两边形成的边缘焊盘型。
此外，其上可形成芯片焊盘521、531和541的第一、第二和第三芯片520、530和540的有源表面可面向相同方向。第一、第二和第三芯片520、530和540的非有源表面可用于连接，其可以是有源表面的另一侧。第一、第二和第三芯片520、530和540可通过例如导电粘合剂和/或绝缘粘合剂570附于衬底510。应当理解，可采用其他类型粘合剂。同时应当理解，可采用其他连接技术将芯片520、530和540附于衬底510。
第一芯片520的芯片焊盘521可通过第一键合线522电性连接于第一衬底焊盘511，第二芯片530的芯片焊盘531可通过第二键合线532电性连接于第二衬底焊盘512。此外，第三芯片540的芯片焊盘541可通过第三键合线542电性连接于第三衬底焊盘513。
在示例性实施例中，空腔550和沟槽560可通过例如选择蚀刻工艺形成于第三芯片540的非有源表面。换句话说，空腔550和沟槽560可构造为第三芯片540内的三维空间。应当理解，可采用其他工艺形成沟槽。空腔550和沟槽560各自应该形成为足够长，以保证缩小尺寸的第一芯片520和矩形第二芯片530的高度以及第一和第二键合线522和532的拱丝高度可装入空腔550或沟槽560内。
空腔550内的第一芯片520、第一键合线522和第一键合线522的焊接部分可由绝缘层551封装。
在示例性实施例中，在可使用绝缘粘合剂570的情况下，考虑到所需绝缘特性可形成绝缘层551。换句话说，如果采用绝缘粘合剂570作为粘合剂，由于第一芯片520可由第二芯片530保护而不考虑空腔540的内部是否已经被封装，可不形成绝缘层541并且空腔540的内部可保持为空的。
第二和第三芯片530和540、第二和第三键合线532和542以及第二和第三键合线532和542的焊接部分可由封装体580封装。焊球590可附于衬底510的引脚515，其可用作外部连接引脚。通过使焊球590经由形成于衬底510上的电路互连(未示出)而连接于衬底焊盘511、512和513，焊球590可电性连接于第一芯片520、第二芯片530和第三芯片540。
从而，如示例性实施例所示，可配置多芯片，其中大尺寸上芯片540可具有形成于其非有源表面上的多个空腔550和多个沟槽560，并且多个缩小尺寸的芯片520和多个矩形芯片530封闭于多个空腔550和沟槽560内。
在另一示例性实施例中，参照图17说明根据本发明另一示例性实施例的多芯片封装。
图17是示出根据本发明另一示例性实施例的多芯片封装的剖视图。
如图17所示，缩小尺寸的第一芯片620以及第一和第二无源器件631和632可附于衬底610的上表面和/或衬底610的下表面，其中可形成衬底610上表面的多个衬底焊盘611和612，可形成衬底610下表面的多个引脚615。应当理解，先前示例性实施例中的相同衬底可由衬底610替代。
在示例性实施例中，第一衬底焊盘611可连接于缩小尺寸的第一芯片620，第二衬底焊盘612可连接于第二芯片640。此外，第一和第二无源器件631和632可以是，但不限于例如电容器件、电感器件和/或电阻器件。
具有空腔650的大尺寸的第二芯片640可叠置于缩小尺寸的第一芯片620的上部，并且第一和第二无源器件631和632可附于衬底610，以使得缩小尺寸的第一芯片620以及第一和第二无源器件631和632可封闭于空腔650内部。
具体而言，空腔650可通过使大尺寸的第二芯片640的下表面凹陷而形成为三维空间形式。在示例性实施例中，该三维空间可具有上述沟槽的形式。
第一和第二芯片620和640可分别是例如边缘焊盘芯片型，其中芯片焊盘621和641可沿芯片620和640的所有四边形成。在示例性实施例中，形成于第一和第二芯片620和640上的芯片焊盘621和641可形成为中心焊盘型或边缘焊盘型，其中芯片焊盘621和641可沿芯片620和640的两边形成。
此外，其上可形成芯片焊盘621和641的第一芯片620和第二芯片640的有源表面可面向相同方向。第一芯片620和第二芯片640的非有源表面可用于连接，其可以是有源表面的另一侧。第一芯片620和第二芯片640可通过例如导电粘合剂和/或绝缘粘合剂670附于衬底610。此外，在示例性实施例中，第一和第二无源器件631和632可通过例如导电粘合剂附于衬底610。应当理解，可采用其他粘合剂以将芯片和/或无源器件附于衬底。同时应当理解，可采用其他连接技术将芯片和无源器件附于衬底。
第一芯片620的芯片焊盘621可通过第一键合线622电性连接于第一衬底焊盘611，第二芯片640的芯片焊盘641可通过第二键合线642电性连接于第二衬底焊盘612。
在示例性实施例中，空腔650应该形成为足够长，以保证缩小尺寸的第一芯片620的高度、第一和第二无源器件631和632的高度以及第一键合线622的拱丝高度可装入空腔650内。空腔650内的第一芯片620、第一和第二无源器件631和632、第一键合线622以及第一键合线622的焊接部分可由绝缘层651封装。
第二芯片640、第二键合线642和第二键合线642的焊接部分可由封装体680封装。焊球690可附于衬底610的引脚615，其可用作例如外部连接引脚。通过使焊球690经由形成于衬底610上的电路互连(未示出)而连接于衬底焊盘611和612，焊球690可电性连接于第一芯片620和第二芯片640。
从而，如示例性实施例所示的多芯片，其中多个空腔或多个沟槽或者其结合可形成于大尺寸上芯片的非有源表面上。
参照图18，将说明根据本发明另一示例性实施例的多芯片封装。
图1 8是示出根据本发明另一示例性实施例的多芯片封装的剖视图。
如图18所示，在根据本发明另一示例性实施例的多芯片封装中，多芯片可叠置于衬底710的上部和下部。作为示例性实施例，多个衬底焊盘711和712可形成于上表面，多个衬底焊盘713和714以及多个引脚715可形成于下表面。
在示例性实施例中，衬底710可用作如上所述的插入器的一部分，其能够在衬底710的上部和下部叠置多芯片。此外，本发明的先前示例性实施例中的相同衬底可由衬底710替代。
缩小尺寸的第一芯片720可附于衬底710的上部。在第一芯片720上具有空腔或沟槽形式的三维空间761的大尺寸的第二芯片730可附于衬底710的上部，使得缩小尺寸的第一芯片720可由三维空间761内部封闭。
以与第一和第二芯片720和730相同方式，缩小尺寸的第三芯片740可附于衬底710的下部，与衬底710上对应位置的第一芯片720直接相对。在第三芯片740上具有空腔或沟槽形式的三维空间762的大尺寸第四芯片750可附于衬底710的上部，使得缩小尺寸的第三芯片740由该三维空间762内部封闭。
在示例性实施例中，三维空间761和762可分别形成于第二芯片730和第四芯片750的非有源表面上。
在其他示例性实施例中，第一衬底焊盘711可连接于第一芯片720，第二衬底焊盘712可连接于第二芯片730，第三衬底焊盘713可连接于第三芯片740，第四衬底焊盘714可连接于第四芯片750。
第一、第二、第三和第四芯片720、730、740和570可分别为边缘焊盘芯片型，其中芯片焊盘721、731、741和751可分别沿各对应芯片720、730、740和750的所有四边形成。在示例性实施例中，形成于第一、第二、第三和第四芯片720、730、740和750上的芯片焊盘721、731、741和751可形成为中心焊盘型，或形成为芯片焊盘721、731、741和751可沿各芯片的两边形成的边缘焊盘型。
第一芯片720的芯片焊盘721可通过第一键合线722电性连接于第一衬底焊盘711，第二芯片730的芯片焊盘731可通过第二键合线732电性连接于第二衬底焊盘712。此外，第三芯片740的芯片焊盘741可通过第三键合线742电性连接于第三衬底焊盘713，第四芯片750的芯片焊盘751可通过第四键合线752电性连接于第四衬底焊盘714。
第二和第四芯片730和750、第二和第四键合线732和752以及第二和第四键合线732和752的焊接部分可分别由封装体781和782封装。
焊球790可附于衬底710的引脚715，其可用作例如外部连接引脚。通过使焊球790经由形成于衬底710上的电路互连(未示出)而连接于衬底焊盘721、731、741和751，焊球790可电性连接于第一、第二、第三和第四芯片720、730、740和750。
从而，示例性实施例示出多芯片，其中多个空腔或多个沟槽或者其结合可形成于衬底的上表面和/或下表面上。
从而，示例性实施例示出形成于衬底上表面和/或下表面上的至少一个上芯片和至少一个下芯片。该上芯片可叠置在一个下芯片或者多个下芯片上。也可有多个上芯片叠置在一个或多个下芯片上，或者叠置的上芯片和下芯片的任意结合叠置于衬底的上表面和/或下表面上。
根据示例性实施例，多芯片封装(例如，当大尺寸上芯片可叠置于缩小尺寸的下芯片上时)，上芯片无需悬置部分。
根据上面的示例性实施例，可通过选择蚀刻工艺在上芯片上形成空腔或沟槽，从而上芯片可叠置在下芯片上而无需单独间隔件。
根据示例性实施例，由于所形成的空腔或沟槽，下芯片可与在上芯片中产生的噪声相隔离。
根据示例性实施例，在可形成多个下芯片的情况下，可减少或防止多个下芯片之间的干扰。
如示例性实施例中所述，本发明中的术语“空腔”或“沟槽”可表示形成于芯片上的三维空间。然而，应该理解，空隙或沟槽可涉及形成于芯片上的孔洞、开口、缝隙、凹陷、中空空间、空间或者凹坑。
虽然上面已经详细说明了本发明的示例性实施例，但是本发明并不局限于这些具体实施例，对于本领域技术人员来说，在不脱离本发明范围的情况下可对本发明进行多种改变。

Claims (42)

1.一种多芯片封装，包括：
衬底，其包括形成于其上表面的多个衬底焊盘；
至少一个第一半导体芯片，其安装于衬底上；以及
至少一个第二半导体芯片，其安装于安装有所述至少一个第一半导体芯片的所述衬底上，所述至少一个第二半导体芯片在其下表面上具有至少一个三维空间，从而使得所述至少一个第一半导体芯片可封闭于所述至少一个三维空间内。
2.如权利要求1所述的多芯片封装，其中所述至少一个三维空间是贯穿所述至少一个第二半导体芯片的下表面形成的空腔、沟槽或者其结合。
3.如权利要求2所述的多芯片封装，其中所述至少一个第一和至少一个第二半导体芯片通过引线键合工艺和倒装焊接工艺中至少之一连接于所述衬底焊盘。
4.如权利要求1所述的多芯片封装，其中所述至少一个第一半导体芯片通过导电粘合剂附于所述衬底，并且所述至少一个第一半导体芯片、安装部分和所述安装部分的焊接部分封装在所述至少一个三维空间内。
5.如权利要求1所述的多芯片封装，其中所述至少一个第一半导体芯片通过绝缘粘合剂附于所述衬底，并且至少一个第一半导体芯片、安装部分和所述安装部分的焊接部分封装或者暴露于所述至少一个三维空间内。
6.如权利要求1所述的多芯片封装，其中所述至少一个第二半导体芯片、安装部分和所述安装部分的焊接部分由封装体封装。
7.如权利要求1所述的多芯片封装，其中所述衬底是模制引线框架、印刷电路板、直接敷铜板、柔性膜和插入器中至少之一。
8.如权利要求1所述的多芯片封装，其中所述至少一个第一半导体芯片是射频芯片并且所述至少一个第二半导体芯片是用于存储器或逻辑电路的芯片。
9.一种多芯片封装，包括：
衬底，其包括形成于其上表面的多个衬底焊盘；
至少一个第一半导体芯片，其安装于衬底上；
至少一个无源器件，其安装于所述衬底上；以及
至少一个第二半导体芯片，其安装于安装有所述至少一个第一半导体芯片和所述至少一个无源器件的衬底上，所述至少一个第二半导体芯片在其下表面上具有至少一个三维空间，从而使得所述至少一个第一半导体芯片和所述至少一个无源器件可封闭于所述至少一个三维空间内。
10.如权利要求9所述的多芯片封装，其中所述至少一个三维空间是贯穿所述至少一个第二半导体芯片的下表面形成的空腔、沟槽或者其结合。
11.如权利要求10所述的多芯片封装，其中所述至少一个第一和第二半导体芯片通过引线键合工艺和倒装焊接工艺中至少之一连接于所述衬底焊盘。
12.如权利要求9所述的多芯片封装，其中所述至少一个无源器件通过导电粘合剂附于所述衬底，并且所述至少一个第一半导体芯片通过绝缘粘合剂附于所述衬底。
13.如权利要求9所述的多芯片封装，其中所述至少一个第二半导体芯片、安装部分和所述安装部分的焊接部分被封装。
14.如权利要求9所述的多芯片封装，其中所述衬底是模制引线框架、印刷电路板、直接敷铜板、柔性膜和插入器中至少之一。
15.如权利要求9所述的多芯片封装，其中所述至少一个第一半导体芯片是射频芯片并且所述至少一个第二半导体芯片是用于存储器或逻辑电路的芯片。
16.一种多芯片封装，包括：
衬底，其包括形成于其上表面和下表面的多个衬底焊盘；
至少一个第一半导体芯片，其安装于衬底的上表面上；
至少一个第二半导体芯片，其安装于衬底的下表面上；
至少一个第三半导体芯片，其安装于衬底的上表面，所述至少一个第三半导体芯片在其非有源表面上具有至少一个三维空间，从而使得所述至少一个第一半导体芯片可封闭于所述至少一个三维空间内；以及
至少一个第四半导体芯片，其安装于衬底的下表面，所述至少一个第四半导体芯片在其非有源表面上具有至少一个三维空间，从而使得所述至少一个第二半导体芯片可封闭于所述至少一个三维空间内。
17.如权利要求16所述的多芯片封装，其中所述至少一个第三半导体芯片和所述至少一个第四半导体芯片中的所述至少一个三维空间是贯穿所述至少一个第三和第四半导体芯片的非有源表面而形成的空腔、沟槽或者其结合。
18.如权利要求17所述的多芯片封装，其中所述至少一个第一、第二、第三和第四半导体芯片通过引线键合工艺和倒装焊接工艺中至少之一连接于所述衬底焊盘。
19.如权利要求16所述的多芯片封装，其中所述至少一个第二和至少一个第四半导体芯片、安装部分和所述安装部分的焊接部分被封装。
20.如权利要求16所述的多芯片封装，其中所述至少一个第一和至少一个第三半导体芯片、安装部分和所述安装部分的焊接部分被封装。
21.如权利要求16所述的多芯片封装，其中所述衬底是模制引线框架、印刷电路板、直接敷铜板、柔性膜和插入器中至少之一。
22.如权利要求16所述的多芯片封装，其中所述至少一个第一半导体芯片和所述至少一个第二半导体芯片是射频芯片并且所述至少一个第三半导体芯片和所述至少一个第四半导体芯片是用于存储器或逻辑电路的芯片。
23.一种用于多芯片封装中的半导体器件，包括：
衬底，其具有有源表面和与所述有源表面相对的非有源表面；以及
芯片焊盘，其安装于所述衬底的所述有源表面上，
其中至少一个三维空间形成于所述衬底的所述有源表面或所述非有源表面上。
24.如权利要求23所述的半导体器件，其中所述至少一个三维空间是贯穿所述半导体器件的表面形成的空腔、沟槽或者其结合。
25.如权利要求24所述的半导体器件，其中所述至少一个三维空间形成于所述非有源表面上，从而所述芯片焊盘通过引线焊接附于外部衬底。
26.如权利要求24所述的半导体器件，其中所述至少一个三维空间形成于所述有源表面，从而所述芯片焊盘通过倒装焊接附于外部衬底。
27.一种多芯片封装，包括：
衬底，其包括形成于其有源表面和非有源表面上的多个衬底焊盘；以及
至少两个安装于所述衬底上的半导体芯片，其中所述至少两个半导体芯片之一包括至少一个三维空间，从而使得所述至少两个半导体芯片中另一个可封闭于所述至少一个三维空间内。
28.如权利要求27所述的多芯片封装，其中所述至少一个三维空间形成于所述有源表面上。
29.如权利要求27所述的多芯片封装，其中所述至少一个三维空间形成于所述衬底的所述非有源表面上。
30.如权利要求27所述的多芯片封装，其中所述至少一个三维空间是贯穿所述至少两个半导体器件之一的表面形成的空腔、沟槽或者其结合。
31.如权利要求27所述的多芯片封装，其中所述至少两个半导体芯片通过引线键合工艺和倒装焊接工艺中至少之一连接于所述衬底焊盘。
32.如权利要求27所述的多芯片封装，其中所述至少两半导体芯片、安装部分和所述安装部分的焊接部分被封装。
33.一种制造方法，包括
在衬底的有源表面上安装多个衬底焊盘；
在衬底上安装至少一个第一半导体芯片；以及
在衬底上安装至少一个第二半导体芯片，其中所述至少一个第二半导体芯片在其表面上包括至少一个三维空间，从而使得所述至少一个第一半导体芯片可封闭在所述至少一个三维空间内。
34.如权利要求33所述的方法，其中所述至少一个三维空间形成于所述衬底的有源表面上。
35.如权利要求33所述的方法，其中所述至少一个三维空间是贯穿所述至少一个第二半导体芯片的下表面的空腔、沟槽或者其结合。
36.如权利要求33所述的方法，还包括：
通过引线键合工艺和倒装焊接工艺中至少之一将所述至少一个第一半导体芯片和所述至少一个第二半导体芯片连接于衬底焊盘。
37.如权利要求33所述的方法，还包括：
通过导电粘合剂将所述至少一个第一半导体芯片附于所述衬底。
38.如权利要求33所述的方法，还包括：
通过绝缘粘合剂将所述至少一个第一半导体芯片附于所述衬底。
39.如权利要求33所述的方法，其中所述至少一个第一半导体芯片、安装部分和所述安装部分的焊接部分封装在所述至少一个三维空间内。
40.如权利要求33所述的方法，其中所述至少一个第二半导体芯片、安装部分和所述安装部分的焊接部分由封装体封装。
41.一种根据权利要求33所述的方法制造的多芯片封装。
42.一种用于根据权利要求33所述的方法制造的多芯片封装中的半导体器件。
CNA2005100039727A 2004-01-13 2005-01-05 多芯片封装、其中使用的半导体器件及其制造方法 Pending CN1641873A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR0002369/2004 2004-01-13
KR20040002369 2004-01-13
KR0040420/2004 2004-06-03
KR1020040040420A KR100632476B1 (ko) 2004-01-13 2004-06-03 멀티칩 패키지 및 이에 사용되는 반도체칩

Publications (1)

Publication Number Publication Date
CN1641873A true CN1641873A (zh) 2005-07-20

Family

ID=36121603

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005100039727A Pending CN1641873A (zh) 2004-01-13 2005-01-05 多芯片封装、其中使用的半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US7327020B2 (zh)
JP (1) JP4808408B2 (zh)
CN (1) CN1641873A (zh)
DE (1) DE102005002631B4 (zh)
NL (1) NL1027962C2 (zh)
TW (1) TWI278947B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681510A (zh) * 2013-12-03 2015-06-03 晟碟信息科技（上海）有限公司 用于嵌入半导体裸片的桥结构
WO2016074176A1 (en) * 2014-11-12 2016-05-19 Intel Corporation Flexible system-in-package solutions for wearable devices
CN107195621A (zh) * 2016-03-14 2017-09-22 东芝存储器株式会社 半导体装置及其制造方法
CN109427761A (zh) * 2017-08-28 2019-03-05 株式会社东芝 半导体装置、半导体装置的制造方法以及半导体封装的制造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6351028B1 (en) * 1999-02-08 2002-02-26 Micron Technology, Inc. Multiple die stack apparatus employing T-shaped interposer elements
JP4553720B2 (ja) * 2004-12-21 2010-09-29 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP2006210402A (ja) * 2005-01-25 2006-08-10 Matsushita Electric Ind Co Ltd 半導体装置
JP4408832B2 (ja) * 2005-05-20 2010-02-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
KR100721353B1 (ko) * 2005-07-08 2007-05-25 삼성전자주식회사 칩 삽입형 매개기판의 구조와 제조 방법, 이를 이용한 이종칩의 웨이퍼 레벨 적층 구조 및 패키지 구조
JP4716836B2 (ja) * 2005-10-05 2011-07-06 パナソニック株式会社 半導体装置
KR100764682B1 (ko) * 2006-02-14 2007-10-08 인티그런트 테크놀로지즈(주) 집적회로 칩 및 패키지.
US7420206B2 (en) * 2006-07-12 2008-09-02 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
US20080032451A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Method of providing inverted pyramid multi-die package reducing wire sweep and weakening torques
US20080029885A1 (en) * 2006-08-07 2008-02-07 Sandisk Il Ltd. Inverted Pyramid Multi-Die Package Reducing Wire Sweep And Weakening Torques
JP2008103571A (ja) * 2006-10-19 2008-05-01 Toshiba Corp 半導体装置及びその製造方法
CN101279709B (zh) * 2007-04-04 2011-01-19 财团法人工业技术研究院 微型声波传感器的多层式封装结构
JP2009176978A (ja) * 2008-01-25 2009-08-06 Rohm Co Ltd 半導体装置
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8470640B2 (en) * 2008-06-30 2013-06-25 Sandisk Technologies Inc. Method of fabricating stacked semiconductor package with localized cavities for wire bonding
KR101118719B1 (ko) * 2008-06-30 2012-03-13 샌디스크 코포레이션 와이어 접합을 위한 국소 공동을 구비한 적층 반도체 패키지 및 그 제조 방법
US8294251B2 (en) * 2008-06-30 2012-10-23 Sandisk Technologies Inc. Stacked semiconductor package with localized cavities for wire bonding
KR20100046760A (ko) 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
JP2010199286A (ja) * 2009-02-25 2010-09-09 Elpida Memory Inc 半導体装置
US9466561B2 (en) 2009-08-06 2016-10-11 Rambus Inc. Packaged semiconductor device for high performance memory and logic
JP5646830B2 (ja) 2009-09-02 2014-12-24 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及びリードフレーム
US8018027B2 (en) * 2009-10-30 2011-09-13 Murata Manufacturing Co., Ltd. Flip-bonded dual-substrate inductor, flip-bonded dual-substrate inductor, and integrated passive device including a flip-bonded dual-substrate inductor
TWI501380B (zh) * 2010-01-29 2015-09-21 Nat Chip Implementation Ct Nat Applied Res Lab 多基板晶片模組堆疊之三維系統晶片結構
US8598695B2 (en) * 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
KR20120062366A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 멀티칩 패키지의 제조 방법
CN103283023B (zh) * 2010-12-20 2016-09-14 英特尔公司 封装衬底中具有集成无源器件的集成数字和射频片上系统器件及其制造方法
US8637981B2 (en) 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
KR101222474B1 (ko) 2011-07-01 2013-01-15 (주)에프씨아이 반도체 패키지 및 그 반도체 패키지 제조방법
TWI473244B (zh) * 2011-10-05 2015-02-11 Chipsip Technology Co Ltd 堆疊式半導體封裝結構
JP2019161007A (ja) * 2018-03-13 2019-09-19 株式会社東芝 半導体装置及びその製造方法
CN108766974A (zh) * 2018-08-08 2018-11-06 苏州晶方半导体科技股份有限公司 一种芯片封装结构以及芯片封装方法
DE102019126028A1 (de) * 2019-09-26 2021-04-01 Robert Bosch Gmbh Multichipanordnung und entsprechendes Herstellungsverfahren
CN110828442A (zh) * 2019-11-04 2020-02-21 弘凯光电(深圳)有限公司 封装结构及其制作方法
US12230598B2 (en) * 2021-02-22 2025-02-18 Mediatek Inc. Semiconductor package
KR20230008932A (ko) * 2021-07-07 2023-01-17 삼성전자주식회사 반도체 패키지
US20240047423A1 (en) * 2022-08-02 2024-02-08 Micron Technology, Inc. Nested semiconductor assemblies and methods for making the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100393094B1 (ko) 1999-12-09 2003-07-31 앰코 테크놀로지 코리아 주식회사 지지각을 갖는 기판을 이용한 반도체 패키지
JP3888854B2 (ja) * 2001-02-16 2007-03-07 シャープ株式会社 半導体集積回路の製造方法
JP4633971B2 (ja) 2001-07-11 2011-02-16 ルネサスエレクトロニクス株式会社 半導体装置
KR20030018204A (ko) * 2001-08-27 2003-03-06 삼성전자주식회사 스페이서를 갖는 멀티 칩 패키지
DE10142119B4 (de) * 2001-08-30 2007-07-26 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP2003086734A (ja) * 2001-09-12 2003-03-20 Nec Corp Ｃｓｐのチップスタック構造
US7332819B2 (en) * 2002-01-09 2008-02-19 Micron Technology, Inc. Stacked die in die BGA package
JP3507059B2 (ja) 2002-06-27 2004-03-15 沖電気工業株式会社 積層マルチチップパッケージ
DE10209204B4 (de) * 2002-03-04 2009-05-14 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
JP2003282817A (ja) * 2002-03-27 2003-10-03 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6737738B2 (en) * 2002-07-16 2004-05-18 Kingston Technology Corporation Multi-level package for a memory module
JP4052078B2 (ja) * 2002-10-04 2008-02-27 富士通株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104681510A (zh) * 2013-12-03 2015-06-03 晟碟信息科技（上海）有限公司 用于嵌入半导体裸片的桥结构
WO2016074176A1 (en) * 2014-11-12 2016-05-19 Intel Corporation Flexible system-in-package solutions for wearable devices
US9778688B2 (en) 2014-11-12 2017-10-03 Intel Corporation Flexible system-in-package solutions for wearable devices
CN107195621A (zh) * 2016-03-14 2017-09-22 东芝存储器株式会社 半导体装置及其制造方法
CN107195621B (zh) * 2016-03-14 2019-08-16 东芝存储器株式会社 半导体装置及其制造方法
TWI677960B (zh) * 2016-03-14 2019-11-21 日商東芝記憶體股份有限公司 半導體裝置及其製造方法
CN109427761A (zh) * 2017-08-28 2019-03-05 株式会社东芝 半导体装置、半导体装置的制造方法以及半导体封装的制造方法
CN109427761B (zh) * 2017-08-28 2022-10-21 株式会社东芝 半导体装置、半导体装置的制造方法以及半导体封装的制造方法

Also Published As

Publication number Publication date
NL1027962A1 (nl) 2005-07-14
JP2005203776A (ja) 2005-07-28
TW200525671A (en) 2005-08-01
TWI278947B (en) 2007-04-11
JP4808408B2 (ja) 2011-11-02
US7327020B2 (en) 2008-02-05
NL1027962C2 (nl) 2006-02-20
US20050194673A1 (en) 2005-09-08
DE102005002631A1 (de) 2005-08-11
DE102005002631B4 (de) 2007-05-03

Similar Documents

Publication Publication Date Title
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1041035C (zh) 多芯片模块
CN1171298C (zh) 半导体器件
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1150616C (zh) 半导体器件及其制造和装配方法
CN1280884C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN100347857C (zh) 功率半导体装置
CN1185709C (zh) 半导体装置及其制造方法
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
CN1822364A (zh) 半导体器件
CN1649149A (zh) 三维半导体封装,以及用于其中的间隔芯片
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1638118A (zh) 半导体装置
CN1260795C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1574346A (zh) 一种制造半导体器件的方法
CN1445851A (zh) 轻薄叠层封装半导体器件及其制造工艺
CN1441472A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1622328A (zh) 半导体器件及其制造方法
CN1652663A (zh) 立体电子电路装置及其中继基板和中继框
CN1815733A (zh) 半导体装置及其制造方法
CN1167127C (zh) 半导体器件
CN1779951A (zh) 半导体器件及其制造方法
CN1722414A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication