[go: up one dir, main page]

CN1638118A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1638118A
CN1638118A CNA200510003631XA CN200510003631A CN1638118A CN 1638118 A CN1638118 A CN 1638118A CN A200510003631X A CNA200510003631X A CN A200510003631XA CN 200510003631 A CN200510003631 A CN 200510003631A CN 1638118 A CN1638118 A CN 1638118A
Authority
CN
China
Prior art keywords
semiconductor chip
circuit substrate
semiconductor
semiconductor device
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200510003631XA
Other languages
English (en)
Inventor
德永真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1638118A publication Critical patent/CN1638118A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

在上层半导体芯片的尺寸大于下层半导体芯片的尺寸的情况下，可以在不损伤半导体芯片的情况下对其进行封装。在一半导体装置中，第二半导体芯片(103)层压在第一半导体芯片(102)上并置入一封装中，在该半导体装置中，在构成第二半导体芯片(103)的外缘的四个边中至少有一边要设置得比构成第一半导体芯片(102)的外缘的四边大，从而提供从第一半导体芯片(102)的外缘伸出的一突出部分，并且，在其上层压第一半导体芯片(102)和第二半导体芯片(103)的电路衬底(101)的表面上提供一凸起支撑部件(110)。该突出部分按照这样的一种方式配置，使得其能够由所述凸起支撑部件(110)支撑。

Description

半导体装置
技术领域
本发明涉及多个半导体芯片层压在一起并被置入一个封装中的这样的一种半导体装置，并且更具体地讲，涉及在第一级(first stage)半导体芯片采用正面朝下的方式布置，而第二级或更高级的芯片比低一级的芯片大的这样的一种情况下的一种半导体装置。
背景技术
在第二芯片大于第一芯片时，在第一芯片的外围，通过使用第一芯片的底部填充，利用所述底部填充的树脂制作常规支撑部件(例如，参阅JP-A-2000-299431公开(第1-10页，图1))。
此外，还有这样一种做法：在所述第一芯片的外围，通过粘合剂在电路衬底上安装一个台状构件(table member)(例如，参阅JP-A-2001-320014公开(第1-5页，图1))。
在将多个半导体芯片层压到一起，并置入一个封装中的情况下，并且在第二级半导体，至少是它的一边(one side)的尺寸大于第一级半导体芯片(图1中的结构)时，以下几点就成为问题了。
在半导体技术取得的最新进展的基础上，根据层压的芯片数量的增加和半导体装置制造的需要，进一步要求半导体芯片的厚度比过去的要薄。基于这一原因，半导体芯片抵御制造损伤的特性越来越差。
如果外形尺寸大于第一级半导体芯片的第二级半导体芯片采取正面朝上的方式层压在第一级半导体芯片上，那么第二半导体芯片的引线焊接点必须位于第二半导体芯片突出部分中比第一半导体芯片更远距离的位置。
在这种情况下，如果第二半导体芯片是引线焊接的，那么第二级半导体芯片就很难加热，而且在进行引线焊接处理时碰撞冲击(impact shock)(超声负荷)就会集中在与第一半导体芯片的一个拐角部分相接触的第二半导体芯片的突出部分，因此会出现第二半导体芯片损坏的情况。
而且，只有第一级半导体芯片可以通过正面朝下的方式连接到电路衬底上，第二级或更高级半导体芯片是通过引线焊接的方式连接到电路衬底上的，因此它们必须采用正面朝上的方式层压在一起。在这种状态下，根据待层压的半导体芯片的尺寸，会产生一个与层压次序相关的限制条件。
发明内容
本发明就是在考虑到诸如此类的问题后得出的一种构思，旨在提供一种半导体装置，即使在上层半导体芯片的尺寸，至少是它的某一边，大于下层半导体芯片的情况下，这种半导体装置也能够在不损坏半导体芯片的情况下进行引线焊接，并缓解半导体芯片层压次序的限制。
为了实现上述目标，在根据优选实施例的发明当中，一半导体装置包括：一电路衬底；一倒装接合(flip-chip-bonded)在电路衬底上的第一半导体芯片；一个层压在第一半导体芯片上的第二半导体芯片，所述第二半导体芯片是通过一根电导线(electric conductive wire)连接到电路衬底上的，而且它比第一半导体芯片大，使得第二半导体芯片至少会作为一个突出部分从第一半导体芯片的某一边突出；一个从第二半导体芯片的底面支撑所述突出部分的凸起支撑部件，所述凸起支撑部件是作为一部分集成到电路衬底上的。
根据这个实施例，由于第二半导体芯片是由作为一部分与电路衬底相集成的凸起支撑部件支撑的，在第二半导体芯片和电路衬底之间是引线焊接的情况下，那么就有可能通过凸起支撑部件将热量充分转移到第二半导体芯片，也有可能对第二半导体芯片进行有效地加热。而且，也有可能减轻施加到至少从所述第一半导体芯片的一边突出的突出部分的接合碰撞冲击。由于上述原因，有可能防止所述第二半导体芯片的破损。而且，由于所述凸起支撑部件是作为一个部分集成到所述电路衬底上的，所以有可能采用一种简单的电路衬底制造方法精密地制作凸起支撑部件，因此可以省略利用底部填充(under-fill)的复杂制造方法制作常规支撑部件的制造步骤，以降低半导体装置的制造成本。
此外，根据一优选实施例的发明的特征在于，第二半导体芯片从第一半导体芯片的所有边突出，而且该凸起支撑部件支撑形成于第二半导体芯片的所有边的所述突出部分。
根据这个实施例，由于所述凸起支撑部件是从第二半导体芯片的所有边对第二半导体芯片加以支撑的，所以有可能在确保更高稳固性的情况下安装第二半导体芯片。
此外，根据一优选实施例的发明的特征在于，凸起支撑部件支撑第二半导体芯片的外缘。
根据这个实施例，由于所述凸起支撑部件是在第二半导体芯片的外缘对第二半导体芯片加以支撑的，所以有可能在确保更高稳固性的情况下安装第二半导体芯片。
此外，根据一优选实施例的发明的特征在于，凸起支撑部件支撑着第二半导体芯片突出部分的一部分。
根据这个实施例，减小了位于电路衬底上表面的凸起支撑部件，因此有可能提高在第二半导体芯片下面填充密封树脂的简易程度。
此外，根据一优选实施例的发明的特征在于，所述半导体装置进一步包括：一个形成于第二半导体芯片上的接合电极，该接合电极是通过电导线连接到电路衬底上的，其中凸起支撑部件是从接合电极下的第二半导体芯片的底面支撑突出部分的。
根据这个实施例，由于凸起支撑部件是恰好在接合电极下方支撑第二半导体芯片的，在第二半导体芯片和电路衬底之间为引线焊接的情况下，它可以吸收接合碰撞冲击，因此有可能更容易地减轻接合碰撞冲击。结果，有可能更容易地防止所述第二半导体芯片的破损。
此外，根据一优选实施例的发明的特征在于，第二半导体芯片具有一个从第一半导体芯片突出一定值的突出部分，而且凸起支撑部件只支撑从第一半导体芯片突出一定值的突出部分。
根据这个实施例，由于从第一半导体芯片突出的小于某一定值的第二半导体芯片的突出部分可以得到第一半导体芯片足够强固的支持，所以凸起支撑部件只支撑从第一半导体芯片突出一定值以下的突出部分。因此，可以降低所述半导体装置的制造成本。
此外，根据一优选实施例的发明的特征在于，将第二半导体芯片的中心设置到偏离第一半导体芯片中心一定距离处。
根据这个实施例，可以减小电路衬底上表面上的凸起支撑部件，而且从偏移后的第一半导体芯片的一端到位于电路衬底上表面的用于支撑第二半导体下表面的凸起支撑部件的距离变大了，因此，有可能从总体上提高密封树脂填充的简便性。
此外，根据第八个实施例的发明的特征在于，第二半导体芯片具有一从第一半导体芯片突出一定值的突出部分，并且凸起支撑部件只支撑这一从第一半导体芯片突出一定值的突出部分。
此外，根据一优选实施例的发明的特征在于，凸起支撑部件包括多个柱形支撑部件，所述的多个柱形支撑部件中的每一个都支撑着所述突出部分。
根据本实施例，由于第二半导体芯片是由多个柱形支撑部件支撑的，所以在向第一半导体芯片和第二半导体芯片之间填充密封树脂时，密封树脂是从所述多个柱形支撑部件中的任何两个相邻的一对柱形支撑部件之间的缝隙填充进去的，因此可以非常容易地进行密封树脂的填充。
此外，根据一优选实施例的发明的特征在于，所述多个柱形支撑部件不均匀地设置在第二半导体芯片的周边。
根据本实施例，在第二半导体芯片和电路衬底之间为引线焊接的情况下，由于不均匀设置的多个柱形支撑部件恰好在吸收接合碰撞冲击的接合电极下方对第二半导体芯片进行支撑，，因此有可能更加简单地减轻接合碰撞冲击。结果，有可能更容易地防止所述第二半导体芯片的破损。
此外，根据一优选实施例的发明的特征在于，多个柱形支撑部件的柱形支撑部件是沿第二半导体芯片的一边均等间隔地形成的。
根据本实施例，由于多个柱形支撑部件的柱形支撑部件是沿第二半导体芯片的一边均匀排列的，所以在向第一半导体芯片和第二半导体芯片之间填充密封树脂时，密封树脂是从所述多个柱形支撑部件中的任何两个相邻的一对柱形支撑部件之间的缝隙填充进去的，因此可以非常容易地进行密封树脂的填充。
此外，根据一优选实施例的发明的特征在于，将一加强构件置于这样一个位置，使得多个柱形支撑部件的任何相邻柱形支撑部件之间的距离为某一特定距离或更大。
根据本实施例，由于在这样的位置上适当地添加了加强构件，使得多个柱形支撑部件的任何两个相邻的柱形支撑部件之间的距离成为了某一特定值或更大，并因此将此类加强的柱形支撑部件作为第二半导体芯片的支座使用，并且突出的第二半导体芯片的底面受到支撑时，就有可能以可靠的稳固性安装第二半导体芯片。
此外，根据一优选实施例的发明的特征在于，凸起支撑部件的顶端拐角处有一个曲面部分。
根据本实施例，所述曲面部分形成于作为第二半导体芯片支座的凸起支撑部件的上端拐角，因此，就避免了在产生接合碰撞冲击时，应力集中在第二半导体芯片上，并且有可能牢固地安装第二半导体芯片。
此外，根据一优选实施例的发明的特征在于，凸起支撑部件的根部有一个曲面部分。
根据本实施例，所述曲面部分形成于作为第二半导体芯片和电路衬底支座的凸起支撑部件的根部，因此防止了密封树脂的填充不足，并且有可能稳固地安装第二半导体芯片。
此外，根据一优选实施例的发明的特征在于，凸起支撑部件为梯形形状，该梯形的宽度越朝上越窄。
根据本实施例，作为第二半导体芯片支座的凸起支撑部件被制作成了梯形支撑部件，梯形支撑部件的宽度越朝上越窄，因此，有可能更加稳固地安装第二半导体芯片。
此外，根据一优选实施例的发明的特征在于，所述半导体装置进一步包括：一个层压在第二半导体芯片上的第三半导体芯片，该第三半导体芯片由第二条电导线连接到了电路衬底上，并且比第二半导体芯片大，因此，第三半导体芯片会至少从第二半导体芯片的一边突出，形成第二突出部分；一个用于从第三半导体的底面支撑第二突出部分的支撑部件，该支撑部件是作为一个部分与电路衬底相集成的。
根据本实施例，即使在一个将3个或更多半导体芯片层压并置入一个封装内的半导体装置中，也有可能实现上述实施例的操作和优势。
此外，在根据一优选实施例的发明中，一半导体装置包括：一电路衬底，一倒装(fiip-chiip-bonded)在电路衬底上的第一半导体芯片，一个层压在第一半导体芯片上的第二半导体芯片，该第二半导体芯片是通过一形成于第二半导体芯片底面的突出电极连接到电路衬底上的，并且比第一半导体芯片大，因此，第二半导体芯片会作为一个突出部分至少从第一半导体芯片的一边突出；一个用于从第二半导体的底面支撑这一突出部分的支撑部件，该支撑部件是作为一个部分与电路衬底相集成的；一个在凸起支撑部件上形成的隆起连接部件，该隆起连接部件被连接到了突出电极上；一个形成于电路衬底底面的外部接头；和一个将第二半导体芯片底面上的突出电极通过形成于凸起支撑部件的隆起连接部件连接到外部接头的布线(electric wiring)。
此外，根据一优选实施例的发明的特征在于，所述布线包括一个通过凸起支撑部件内部的线路。
此外，根据一优选实施例的发明的特征在于，所述布线包括一个沿凸起支撑部件的表面形成的线路。
根据本实施例，由于第二半导体芯片的突出电极和电路衬底的外部接头是通过所述布线和隆起连接部件连接起来的，因此，就没有必要与第二半导体芯片进行引线焊接了，而且在安装时可以进一步减轻对芯片的限制。
附图说明
图1是说明一传统的半导体装置的示意性横截面图。
图2A、图2B是说明本发明第一实施模式的半导体装置的示意性横截面图。
图3A、图3B是说明本发明第一实施模式的半导体装置的示意性平面图。
图4是说明本发明第二实施模式的半导体装置的示意性平面图。
图5A、图5B是说明本发明第三实施模式的半导体装置的示意性平面图。
图6是说明本发明第四实施模式的半导体装置的示意性平面图。
图7A、图7B是说明本发明第五实施模式的半导体装置的示意性平面图。
图8A、图8B是说明本发明第五实施模式的改进例子的半导体装置的示意性平面图。
图9是说明本发明第六实施模式的半导体装置的示意性横截面图。
图10A、图10B是从图9的201方向观察到的示意性横截面图。
图11是说明本发明第七实施模式的半导体装置的示意性横截面图。
图12是说明本发明第八实施模式的半导体装置的示意性平面图。
图13是说明本发明第八实施模式的半导体装置的一个大体上的局部横截面图。
图14是说明本发明第九实施模式的半导体装置的一个大体上的局部横截面图。
图15是说明本发明第九实施模式的改进例子的半导体装置的一个大体上的局部横截面图。
图16是说明本发明第八实施例和第九实施模式的改进例子的半导体装置的一个大体上的局部横截面图。
图17是说明本发明第十实施模式的半导体装置的一个大体上的局部横截面图。
图18是说明本发明第十实施模式的改进例子的半导体装置的一个大体上的局部横截面图。
图19是说明本发明第十一实施模式的半导体装置的示意性横截面图。
图20是说明本发明第十一实施模式的半导体装置的示意性平面图。
具体实施方式
在下文中，将参照附图解释本发明中半导体装置的实施模式。
第一实施模式
图2A是与本发明的第一实施模式相关的半导体装置的示意性横截面图，图3A是它的示意性平面图。
与第一实施模式相关的所述半导体装置是这样的一种类型的半导体装置：两个半导体芯片层压在一起，并置入一个封装当中。此外，上面(第二级)的第二半导体芯片103在尺寸上大于下面的(第一级)第一半导体芯片，而且，至少第二半导体芯片的一部分会从第一半导体芯片的一边突出。
进一步，详细描述与第一实施模式相关的半导体装置的配置，如图2A所示，它是由下述部分构成的：一个上表面带有电路布线111和下表面带有外部接头108的绝缘电路衬底101，外部接头108是通过112连接到电路布线111的；通过到电路衬底101的上表面的诸如金质隆起电极的突出电极104安装并连接到电路布线111上的第一半导体芯片，采用这样的正面朝下安装使得可以将突出电极表面朝下放置；填充第一半导体芯片102和电路衬底101之间的缝隙，并包括密封树脂的底层填充材料107；通过粘胶(未在图中示出)层压并安装到第一半导体芯片102上的第二半导体芯片103，采用这样的正面朝上的安装使得可以将它的主表面朝上放置；通过引线焊接电连接电路布线和第二半导体芯片103的接合电极(未在图中示出)的，作为导电细线的金属细线105；密封电路衬底101上表面上的第一半导体芯片102、第二半导体芯片103和金属细线105所在的区域的诸如绝缘环氧树脂的密封树脂106；和设置在电路衬底101上表面上的，即设置在与第一半导体芯片102上表面相同的表面上的凸起支撑部件110。
也就是说，在本实施模式的半导体装置中，在电路衬底101上形成凸起支撑部件110，以便与第二半导体芯片103的外缘相桥接，从而所构成的是一个容纳第二半导体芯片103底面的支座。
凸起支撑部件110配置在电路衬底101上表面上，因此，凸起支撑部件110和电路衬底101被集成为一个部分。凸起支撑部件110从第二半导体芯片103的底面支撑着从第一半导体芯片102突出的第二半导体芯片的一个突出部分。
此外，第二半导体芯片103的主表面上的接合电极位于芯片外缘部分，并且第二半导体芯片103的外缘部分是从安装在它下面并层压的第一半导体芯片102突出的，但是，突出的第二半导体芯片103的底面是通过由电路衬底101上表面的凸起支撑部件110形成的支座支撑的，因此，能够以可靠的稳固性安装第二半导体芯片103。
接下来，在图2B中示出了第一实施模式的半导体装置的改进的实例的示意性横截面图，在图3B中示出了它的示意性平面图。
在这一改进的实例中，形成位于电路衬底101上表面的凸起支撑部件110，以便使其成为第二半导体芯片103的外缘部分的内侧，而且直接位于第二半导体芯片103的接合电极的下方，突出的第二半导体芯片103的底面是由在电路衬底101的上表面上由凸起支撑部件110形成的支座支撑的，因此，可以以可靠的稳固性安装第二半导体芯片。
利用从第一半导体芯片102突出的第二半导体芯片103的外缘部分所在的投影的尺寸，根据接合时产生的碰撞冲击和热传递，可以确定支座的位置，在这一位置处，电路衬底上表面上的凸起支撑部件110支撑着第二半导体芯片103的底面。
第二实施模式
接下来，将对本发明的第二实施模式予以说明。
图4是与第二实施模式相关的一半导体装置的示意性横截面图。本实施模式是一种具如此类配置的实施模式，可以让密封树脂106的填充变得简单。
本实施模式具有与第一实施模式类似的配置，在下文中，仅就不同点予以说明。
如图4所示，按照该实施模式，第一半导体芯片102不是被电路衬底101上表面上的凸起支撑部件110所环绕的，这和在第一实施模式中一样，但是，由于第一半导体芯片102和电路衬底101上表面上的凸起支撑部件110之间存在缝隙而为了填充密封树脂106，在凸起支撑部件110的四角设置了剪切部分，通过这些剪切部分，第二半导体芯片的突出部分的底面是由在每边独立构成的凸起支撑部件110形成的支座支撑的，因此，能够以可靠的稳固性安装第二半导体芯片103。同时，图4中的实例示出了这样一个实例：剪切部分被设置在支撑部件110的所有的四个拐角处，但是，如果剪切部分布置在四个拐角中的至少一个拐角处，就很好了。同样，随着剪切部分的增加，密封树脂106的填充会更加容易。
第三实施模式
接下来，将对本发明的第三实施模式予以说明。
图5是与第三实施模式相关的半导体装置的示意性平面图。
如图5A所示，在本实施模式的半导体装置中，只有一边的外形尺寸大于第一半导体芯片102的的外形尺寸的第二半导体芯片103被层压并安装在第一半导体芯片102上。
此外，仅在外形尺寸大于第一半导体芯片102的外形尺寸的第二半导体芯片103的一边，在电路衬底101的上表面上形成凸起支撑部件110。
第二半导体芯片103的突出部分的底面是通过由电路衬底101上表面上的凸起支撑部件110形成的支座支撑的，第二半导体芯片103一边的外形尺寸大于第一半导体芯片102的外形尺寸，因此，可以以可靠的稳固性安装第二半导体芯片103。
在图5B中示出了本实施模式的一个改进的实例。
如图5B所示，在本改进的实例的半导体装置中，外形尺寸大于第一半导体芯片102的的外形尺寸的第二半导体芯片103被层压并安装在了第一半导体芯片102上。
这时，如果第二半导体芯片103的投影尺寸小于预定尺寸，即使第二半导体芯片103的底面不受支撑，也可以以可靠的稳固性安装第二半导体芯片103。
因此，如果仅在第二半导体芯片103具有预定尺寸或更大尺寸的并且比第一半导体芯片102的外形尺寸大的一边形成位于电路衬底101上表面的凸起支撑部件110，就很好了。
在图5B所示的实例当中，第二半导体芯片103是沿长边(long side)方向突出的，该边具有预定尺寸或大于第一半导体芯片102的外形尺寸，半导体芯片103的突出部分的两个短边(short side)的底面是通过由位于电路衬底上表面的凸起支撑部件110所形成的支座支撑的，因此，能够以可靠的稳固性安装第二半导体芯片103。
第四实施模式
接下来，将对本发明的第四实施模式予以说明。
图6是与第四实施模式相关的半导体装置的示意性平面图。
本实施模式与第一实施模式具有类似的配置，作为区别部分的位于电路衬底101的上表面上的凸起支撑部件110的形成位置将得到说明。
如图6所示，在本实施模式的半导体装置中，外形尺寸大于第一半导体芯片102的的外形尺寸的第二半导体芯片103被层压并安装在了第一半导体芯片102上。
如图6所示，当第二半导体芯片103具有如此芯片配置使得至少在一边上不存在接合电极，那么在不存在接合电极的一边上就没有必要通过位于电路衬底101上表面上的凸起支撑部件110支撑第二半导体芯片103的突出部分的底面了，因此，第二半导体芯片103的突出部分的底面是通过由位于电路衬底101上表面的凸起支撑部件110形成的支座在存在接合电极的一边支撑的，因此，能够以可靠的稳固性安装第二半导体芯片103。
在半导体技术最近取得的快速发展的基础上，半导体芯片的厚度降低和尺寸加大都取得了进展，因此，第二半导体芯片103的外形尺寸比第一半导体芯片102的外形尺寸大得多，因此，存在这样的担忧，怕第二半导体芯片在自身重力的作用下，或在类似的情况下向下弯曲，值得注意的是显示出，由于第二半导体芯片103的突出部分的底面由位于电路衬底101上表面的凸起支撑部分110支撑的这种情况而产生确保稳固性的优点。
第五实施模式
接下来，将对本发明的第五实施模式予以说明。
图7是与第五实施模式相关的半导体装置的示意性平面图。
其配置与第一实施模式相类似，作为区别部分的所安装芯片的分布(allocation)和位于电路衬底101表面的支撑部分110的形成位置将得到说明。
如图7A所示，在本实施模式的半导体装置中，外形尺寸大于第一半导体芯片102的的外形尺寸的第二半导体芯片103被层压并安装在了第一半导体芯片102上。
此外，是在第二半导体芯片103从第一半导体芯片102的中心向着朝图7A中的Y轴的前端移动的情况下对第二半导体芯片103进行安装的。
第二半导体芯片103的移动量被设置在了这样一个范围内，使得位于朝向图7A中Y轴的后端的一侧可以得到牢固地安装，即使不具备在电路衬底101的上表面上由支撑部件110形成的支座。位于电路衬底101上表面的凸起支撑部件110缩小了，而且，在朝向图7A的Y轴的前端的一侧，从第一半导体芯片102直到位于第二半导体芯片103底面所支撑的电路衬底101上的凸起支撑部件110之间的距离变大了，因此，有可能从整体上提高填充密封树脂106的简便程度。
此外，即使芯片的布置如图7B所示在X轴和Y轴方向都发生了移动，也没有问题。
图8是说明第五实施模式的一改进的实例的示意性平面图。
如图8A所示，外形尺寸大于第一半导体芯片外形尺寸的第二半导体芯片103被设置在电路衬底101的中心，并且第一半导体芯片102通过将其向朝向图8A中Y轴的后端方向移动来安装。第一半导体芯片102的移动量被设置在了这样一个范围内，使得位于朝向图8A中Y轴的后端的一侧可以得到牢固地安装，即使不具备在电路衬底101的上表面上由凸起支撑部件110形成的支座。
位于电路衬底101上表面的凸起支撑部件110缩小了，而且，在朝向图7A中Y轴的前端的一侧，从第一半导体芯片102的一端直到第二半导体芯片103底面所支撑的位于电路衬底101上的凸起支撑部件110之间的距离变大了，因此，有可能从整体上提高填充密封树脂106的简便程度。
此外，即使芯片的布置如图8B所示在X轴和Y轴方向都发生了移动，也没有问题。
第六实施模式
接下来，将对本发明的第六实施模式予以说明。
图9是一第六实施模式相关的半导体装置的示意性平面图，图10是从图9中的201方向观察的示意性横截面图。
本实施模式与第一实施模式具有类似的配置，作为区别部分的位于电路衬底101的上表面上的凸起支撑部分110的形状将得到说明。
如图10A所示，在具有本实施模式的半导体装置中，位于第二半导体芯片103上的接合电极120是非均匀地设置在第二半导体芯片103的周边的。
作为支撑第二半导体芯片103底面的支座，形成多个柱形支撑部件122(122a-122h)，以便使其位置恰好分别位于接合电极120的下方。
按照这种方式，当第二半导体芯片103的突出部分的底面由恰好在各个接合电极120的下方形成的作为第二半导体芯片103的支座的多个柱形支撑部件122(122a-122h)支撑时，就有可能以可靠的稳固性安装第二半导体芯片103。
图10B是说明第六实施模式的修改实例的示意性横截面图。
如图10B所示，多个柱形支撑部件122(122a-122h)是按照均匀间隔形成的，间隔值是根据第二半导体芯片103的突出值和填充密封树脂的方便简易度计算出来的，而与第二半导体芯片103上的接合电极120无关。
这样可以防止在接合电极120之间的间距狭窄的情况下，图10(a)中的柱形支撑部件之间的距离比必要的值窄。
采用这种方式，当第二半导体芯片103的突出部分的底面由按照均匀间隔形成的作为第二半导体芯片103的支座的多个柱形支撑部件122(122a-122h)支撑时，就有可能以可靠的稳固性安装第二半导体芯片103。
第七实施模式
接下来，将对本发明的第七实施模式予以说明。
图11是与第七实施模式相关的半导体装置的示意性横截面图，它是从图9中的201方向观察到的。
本实施模式与第六实施模式具有类似的配置，作为区别部分的位于电路衬底101的上表面上的凸起支撑部分110的形状将得到说明。
如图11所示，在具有本实施模式的半导体装置中，位于第二半导体芯片103上的接合电极120是非均匀地设置在第二半导体芯片103的周边的。作为支撑第二半导体芯片103底面的支座，形成多个柱形支撑部件122(122a～122h)，以便使其位置恰好分别位于接合电极120的下方。
在本实施模式当中，为了加强柱形支撑部件122的强度，在柱形支撑部件之间通过适当地添加加强构件，对它们进行加固。
加强构件的宽度大致和柱形支撑部件122的宽度相同，加强构件的高度是根据相邻柱形支撑部件之间的距离算出来的，并且与向第一半导体芯片102和柱形支撑部件122之间填充密封树脂106的简易程度相关。例如，在图11的实例当中，在柱形支撑部件122a和122b之间添加了一加强构件123a，在柱形支撑部件122f和122g之间添加了123b。
采用这种方式，第二半导体芯片103的突出部分的底面是由通过在柱形支撑部件之间添加加强构件的方法被加固的多个柱形支撑部件122支撑的，因此，有可能以可靠的稳固性安装第二半导体芯片103。
第八实施模式
接下来，将对本发明的第八实施模式予以说明。
图12是与第八实施模式相关的半导体装置的示意性平面图，和一个说明图12中202部分的横断面形状的大体上的局部横截面图。
本实施模式与第一实施模式具有类似的配置，作为区别部分的位于电路衬底101的上表面上的凸起支撑部分110的横断面形状将得到说明。
如图13所示，在本实施模式的半导体装置中，曲面部分130、131是在作为第二半导体芯片103的支座的凸起支撑部分110顶端的拐角部分形成的，因此，就避免了在产生接合碰撞冲击时，应力集中在第二半导体芯片103上，因而，有可能牢固地安装第二半导体芯片103。
此外，作为第八实施模式的改进的实例，当位于电路衬底101上表面的，作为第二半导体芯片103支座的凸起支撑部件110位于第二半导体芯片103的接合电极的内侧时，如果第二半导体芯片103是在凭借电路衬底101上表面上的凸起支撑部件110确保第二半导体芯片103的稳固性的情况下安装的。那么这也将是很好的，在所述凸起支撑部件110当中只形成了位于电路衬底101上表面的凸起支撑部件110外侧的曲面部分130，在内侧留有一个角。
此外，在电路衬底101上表面的作为第二半导体芯片103的支座的凸起支撑部件110位于第二半导体芯片103的接合电极的外侧的情况下，就会变成一个相反的结构。
第九实施模式
接下来，将对本发明的第九实施模式予以说明。
图14是与第九实施模式相关的半导体装置的大体上的局部横截面图，和一个说明图12中202部分的横断面形状的图示。
本实施模式与第一实施模式具有类似的配置，作为区别部分的位于电路衬底101的上表面上的凸起支撑部分110的横断面形状将得到说明。
如图14所示，在本实施模式的半导体装置中，曲面132、133是在作为半导体芯片器件103和电路衬底101的支座的凸起支撑部件110的根部形成的，这样可以防止密封树脂106填充不足(un-filling)，因此，有可能牢固地安装第二半导体芯片103。
此外，如图15中大体上的局部横截面图所示，作为第八和第九实施模式的改进的实例，有可能通过这样的凸起支撑部件110安装第二半导体芯片103，在所述凸起支撑部件110中，曲面部分130、131形成于凸起支撑部件110的顶端，与此同时，曲面部分132、133形成于凸起支撑部件110的根部。
此外，如图16中大体上的局部横截面图所示，作为第八和第九实施模式的更进一步的改进的实例，如果将凸起支撑部件110制作成宽度越朝上越窄的梯形支撑部件134，也很不错。
第十实施模式
接下来，将对本发明的第十实施模式予以说明。
图17是与第十实施模式相关的半导体装置的大体上的局部横截面图，和一个说明图12中202部分的横断面形状的图示。
如图17所示，本实施模式的半导体装置装有一个隆起连接部分141，该隆起连接部分141位于支撑部件134的顶部，并且和处于倒装状态的第二半导体芯片103的凸起电极140电连接。
隆起连接部分141和位于电路衬底101底面的外部接头108之间是通过设置在支撑部件134和电路衬底101内部的布线142连接的。
采用这种方式，支撑部件134成为了这样一种构造：它支撑着比第一半导体芯片102大的第二半导体芯片，与此同时，它还与处于倒装状态的第二半导体芯片电连接。
在这种情况下，对于第二半导体芯片103来说布线焊接就没有必要了，这样可以进一步缓解安装时对芯片的限制。
与此同时，如果位于本实施模式的半导体装置的电路衬底101的上表面的支撑部件134的形状不是梯形，也很好。
此外，在图18中绘示出第十实施模式的一改进的实例的大体上的局部横截面图。
如图18所示，在本改进的实例中，隆起连接部分141和位于电路衬底101底面的外部接头108之间是通过布置在支撑部件134的表面和电路衬底101内部的布线143连接的。
第十一实施模式
接下来，将对本发明的第十一实施模式予以说明。
本实施模式的半导体装置属于这种情况：三片半导体芯片被封装到了一个封装当中。
图19是与本发明的第十一实施模式相关的半导体装置的示意性横截面图，图20是它的示意性平面图。
如图19和图20所示，在比第一半导体芯片102大的第二半导体芯片103和比第二半导体芯片103大的第三半导体芯片150的一构形的情况下，在电路衬底101的上表面上凸起支撑部件110和151形成为双的。
直到第二半导体芯片103被安装之前的模式，如实施模式1～10所述的。
调节做为第三半导体芯片150的支座的位于电路衬底101的上表面的支撑部件151的高度，以便它不与第二半导体芯片的金属细线105相接触，并且能够在第二半导体芯片103和第三半导体芯片150之间进行密封树脂106的填充。
与此同时，附图标记152表示一金属细线，它是在第三半导体芯片150和电路衬底101之间进行电连接的导电细线。
同时，本发明是一种适合这样的一种半导体装置的构思：多个半导体芯片被层压并置入一个封装当中，在四个或更多的半导体芯片被封装到了一个封装中的情况下，最好根据半导体芯片的数量的形成更多的支撑部件。
一种与本发明相关的半导体装置具有位于电路衬底上的支撑部件，而且，支撑部件和电路衬底是作为一个部分集成起来的，并且，由于半导体芯片的层压，该半导体装置作为高密度封装等是很有用的。此外，该装置还适用于诸如模块封装。

Claims (19)

1.一种半导体装置，包括：
一电路衬底；
一第一半导体芯片，倒装在所述电路衬底上；
一第二半导体芯片，层压在所述第一半导体芯片上，所述第二半导体芯片通过一电导线连接到所述电路衬底，且比所述第一半导体芯片大，使得所述第二半导体芯片做为一突出部分从所述第一半导体芯片的至少一边突出；以及
一凸起支撑部件，从所述第二半导体芯片的底面支撑所述突出部分，所述凸起支撑部件与所述电路衬底集成为一个部分。
2.如权利要求1所述的半导体装置，其中，所述第二半导体芯片从所述第一半导体芯片的所有边突出，并且，所述凸起支撑部件支撑形成于第二半导体芯片的所述所有边处的所述突出部分。
3.如权利要求2所述的半导体装置，其中，所述凸起支撑部件支撑所述第二半导体芯片的外缘。
4.如权利要求1所述的半导体装置，其中，所述凸起支撑部件支撑所述第二半导体芯片的所述突出部分的一部分。
5.如权利要求1所述的半导体装置，其中，进一步包括：
一接合电极，形成于所述第二半导体芯片上，所述接合电极通过所述电导线连接到所述电路衬底，
其中所述凸起支撑部件在所述接合电极下方从所述第二半导体芯片的底面支撑所述突出部分。
6.如权利要求1所述的半导体装置，其中，所述第二半导体芯片具有从所述第一半导体芯片突出一定值的一突出部分，并且所述凸起支撑部件仅支撑从所述第一半导体芯片突出一定值的所述突出部分。
7.如权利要求1所述的半导体装置，其中，从所述第一半导体芯片的一中心平移一定距离设置所述第二半导体芯片的一中心。
8.如权利要求7所述的半导体装置，其中所述第二半导体芯片具有从所述第一半导体芯片突出一定值的一突出部分，并且所述凸起支撑部件仅支撑从所述的第一半导体芯片突出一定值的突出部分。
9.如权利要求1所述的半导体装置，其中，所述凸起支撑部件包括多个柱形支撑部件，并且，所述多个柱形支撑部件中的每一个都支撑所述突出部分。
10.如权利要求9所述的半导体装置，其中，所述多个柱形支撑部件不均匀地设置在所述第二半导体芯片的周边。
11.如权利要求9所述的半导体装置，其中，所述多个柱形支撑部件的柱形支撑部件是沿所述第二半导体芯片的一边以等间隔形成。
12.如权利要求9所述的半导体装置，其中，一加强构件被设置在这样一个位置，使得所述多个柱形支撑部件中任何相邻者之间的距离都为一定距离或更大。
13.如权利要求1所述的半导体装置，其中，所述凸起支撑部件在其上端拐角上具有一曲面部分。
14.如权利要求1所述的半导体装置，其中，所述凸起支撑部件在其根部具有一曲面部分。
15.如权利要求1所述的半导体装置，其中，所述凸起支撑部件为梯形形状，其宽度越向顶部越窄。
16.如权利要求1所述的半导体装置，其中进一步包括：
一第三半导体芯片，层压在所述第二半导体芯片上，所述第三半导体芯片通过一第二电导线连接到所述电路衬底，且比所述第二半导体芯片大，使得所述第三半导体芯片作为第二突出部分从所述第二半导体芯片的至少一边突出；
一支撑部件，用于从所述第三半导体芯片的底面支撑所述突出部分，所述支撑部件与所述电路衬底集成为一个部分。
17.一种半导体装置，其包括：
一电路衬底；
一第一半导体芯片，倒装在所述电路衬底上；
一第二半导体芯片，层压在所述第一半导体芯片上，所述第二半导体芯片通过形成于所述第二半导体芯片的一底面上的一突出电极连接到所述电路衬底，且比所述第一半导体芯片大，使得所述第二半导体芯片作为一突出部分从所述第一半导体芯片的至少一边突出；
一凸起支撑部件，从所述第二半导体芯片的底面支撑所述突出部分，所述凸起支撑部件与所述电路衬底集成为一个部分；
一隆起连接部分，形成于所述凸起支撑部件上，所述隆起连接部分连接至所述突出电极；
一外部接头，形成于所述电路衬底底面上，以及
一布线，将位于所述第二半导体芯片的所述底面上的所述突出电极通过形成于所述凸起支撑部件上的所述隆起连接部分连接至所述外部接头。
18.如权利要求17所述的半导体装置，其中，所述布线包括通过所述凸起支撑部件内部的一线路。
19.如权利要求17所述的半导体装置，其中，所述布线包括沿所述凸起支撑部件表面形成的一线路。
CNA200510003631XA 2004-01-08 2005-01-10 半导体装置 Pending CN1638118A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP002747/2004 2004-01-08
JP2004002747A JP2005197491A (ja) 2004-01-08 2004-01-08 半導体装置

Publications (1)

Publication Number Publication Date
CN1638118A true CN1638118A (zh) 2005-07-13

Family

ID=34747058

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200510003631XA Pending CN1638118A (zh) 2004-01-08 2005-01-10 半导体装置

Country Status (4)

Country Link
US (1) US20050156323A1 (zh)
JP (1) JP2005197491A (zh)
CN (1) CN1638118A (zh)
TW (1) TW200529406A (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473697A (zh) * 2009-06-26 2012-05-23 垂直电路公司 曲折配置的堆叠裸片的电互连
CN101378051B (zh) * 2007-08-27 2012-10-10 富士通半导体股份有限公司 半导体器件及其制造方法
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US9252116B2 (en) 2007-09-10 2016-02-02 Invensas Corporation Semiconductor die mount by conformal die coating
US9305862B2 (en) 2008-03-12 2016-04-05 Invensas Corporation Support mounted electrically interconnected die assembly
CN105514080A (zh) * 2014-10-11 2016-04-20 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
CN112117242A (zh) * 2019-06-20 2020-12-22 江苏长电科技股份有限公司 芯片封装结构及其制造方法
CN112530880A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及半导体装置的制造方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
US20070075419A1 (en) * 2005-09-06 2007-04-05 Denso Corporation Semiconductor device having metallic lead and electronic device having lead frame
KR100764682B1 (ko) * 2006-02-14 2007-10-08 인티그런트 테크놀로지즈(주) 집적회로 칩 및 패키지.
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US20090032926A1 (en) * 2007-07-31 2009-02-05 Advanced Micro Devices, Inc. Integrated Support Structure for Stacked Semiconductors With Overhang
WO2009039550A1 (en) * 2007-09-25 2009-04-02 Silverbrook Research Pty Ltd Method of wire bond encapsulation profiling
JP5529371B2 (ja) 2007-10-16 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその製造方法
JP5184132B2 (ja) * 2008-02-15 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8923004B2 (en) * 2008-07-31 2014-12-30 Micron Technology, Inc. Microelectronic packages with small footprints and associated methods of manufacturing
US20100044861A1 (en) * 2008-08-20 2010-02-25 Chin-Tien Chiu Semiconductor die support in an offset die stack
US8552546B2 (en) * 2009-10-06 2013-10-08 Samsung Electronics Co., Ltd. Semiconductor package, semiconductor package structure including the semiconductor package, and mobile phone including the semiconductor package structure
KR20110041313A (ko) * 2009-10-15 2011-04-21 에스티에스반도체통신 주식회사 적층형 고상 드라이브 및 그 제조 방법
US20110193243A1 (en) * 2010-02-10 2011-08-11 Qualcomm Incorporated Unique Package Structure
JP5453678B2 (ja) 2010-06-29 2014-03-26 新光電気工業株式会社 半導体パッケージおよびその製造方法
KR20120062366A (ko) * 2010-12-06 2012-06-14 삼성전자주식회사 멀티칩 패키지의 제조 방법
JP5840479B2 (ja) * 2011-12-20 2016-01-06 株式会社東芝 半導体装置およびその製造方法
JP5979565B2 (ja) * 2012-04-11 2016-08-24 パナソニックＩｐマネジメント株式会社 半導体装置
KR101906269B1 (ko) 2012-04-17 2018-10-10 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
JP5814965B2 (ja) * 2013-03-15 2015-11-17 株式会社東芝 半導体装置
KR102065648B1 (ko) * 2013-08-14 2020-01-13 삼성전자주식회사 반도체 패키지
JP2018037465A (ja) * 2016-08-29 2018-03-08 ウシオ電機株式会社 半導体パッケージおよびその製造方法
KR102592327B1 (ko) 2018-10-16 2023-10-20 삼성전자주식회사 반도체 패키지
JP2022034947A (ja) * 2020-08-19 2022-03-04 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6731009B1 (en) * 2000-03-20 2004-05-04 Cypress Semiconductor Corporation Multi-die assembly
JP2001320014A (ja) * 2000-05-11 2001-11-16 Seiko Epson Corp 半導体装置及びその製造方法
JP3499202B2 (ja) * 2000-10-16 2004-02-23 沖電気工業株式会社 半導体装置の製造方法
TWI231977B (en) * 2003-04-25 2005-05-01 Advanced Semiconductor Eng Multi-chips package

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101378051B (zh) * 2007-08-27 2012-10-10 富士通半导体股份有限公司 半导体器件及其制造方法
US9824999B2 (en) 2007-09-10 2017-11-21 Invensas Corporation Semiconductor die mount by conformal die coating
US9252116B2 (en) 2007-09-10 2016-02-02 Invensas Corporation Semiconductor die mount by conformal die coating
US9305862B2 (en) 2008-03-12 2016-04-05 Invensas Corporation Support mounted electrically interconnected die assembly
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US9508689B2 (en) 2008-05-20 2016-11-29 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
CN102473697B (zh) * 2009-06-26 2016-08-10 伊文萨思公司 曲折配置的堆叠裸片的电互连
CN102473697A (zh) * 2009-06-26 2012-05-23 垂直电路公司 曲折配置的堆叠裸片的电互连
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US9490230B2 (en) 2009-10-27 2016-11-08 Invensas Corporation Selective die electrical insulation by additive process
CN105514080A (zh) * 2014-10-11 2016-04-20 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法
CN105514080B (zh) * 2014-10-11 2018-12-04 意法半导体有限公司 具有再分布层和加强件的电子器件及相关方法
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9666513B2 (en) 2015-07-17 2017-05-30 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9859257B2 (en) 2015-12-16 2018-01-02 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
CN112117242A (zh) * 2019-06-20 2020-12-22 江苏长电科技股份有限公司 芯片封装结构及其制造方法
CN112117242B (zh) * 2019-06-20 2023-01-31 江苏长电科技股份有限公司 芯片封装结构及其制造方法
CN112530880A (zh) * 2019-09-17 2021-03-19 铠侠股份有限公司 半导体装置及半导体装置的制造方法
US11894358B2 (en) 2019-09-17 2024-02-06 Kioxia Corporation Semiconductor device and manufacturing method thereof
CN112530880B (zh) * 2019-09-17 2024-02-09 铠侠股份有限公司 半导体装置及半导体装置的制造方法

Also Published As

Publication number Publication date
TW200529406A (en) 2005-09-01
US20050156323A1 (en) 2005-07-21
JP2005197491A (ja) 2005-07-21

Similar Documents

Publication Publication Date Title
CN1638118A (zh) 半导体装置
CN1210795C (zh) 电子装置及其制造方法
CN100347857C (zh) 功率半导体装置
CN1267978C (zh) 凸点的形成方法、半导体元件与半导体装置及其制造方法、电路板以及电子机器
CN1132244C (zh) 树脂封装型半导体装置及其制造方法
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1161834C (zh) 半导体器件及其制造方法
CN1303677C (zh) 电路基板、带凸块的半导体元件的安装结构和电光装置
CN1237595C (zh) 具有树脂部件作为加固件的焊料球的形成
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1574346A (zh) 一种制造半导体器件的方法
CN1230893C (zh) 具有空腔结构的树脂模制的封装
CN1649149A (zh) 三维半导体封装,以及用于其中的间隔芯片
CN1441489A (zh) 半导体装置及其制造方法、电路板和电子仪器
CN1260795C (zh) 半导体装置及其制造方法、电路板以及电子机器
CN1622328A (zh) 半导体器件及其制造方法
CN1495893A (zh) 半导体器件及其制造方法
CN1652663A (zh) 立体电子电路装置及其中继基板和中继框
CN1293375A (zh) 光学模块及其制造方法、半导体装置以及光传递装置
CN1882224A (zh) 配线基板及其制造方法
CN1822364A (zh) 半导体器件
CN1111402A (zh) 半导体装置
CN1697148A (zh) 半导体器件及制造该半导体器件的方法
CN1198594A (zh) 多芯片模块

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication