[go: up one dir, main page]

CN1230882C - 一种半导体器件的制造方法和一种半导体器件 - Google Patents

一种半导体器件的制造方法和一种半导体器件 Download PDF

Info

Publication number
CN1230882C
CN1230882C CNB011338032A CN01133803A CN1230882C CN 1230882 C CN1230882 C CN 1230882C CN B011338032 A CNB011338032 A CN B011338032A CN 01133803 A CN01133803 A CN 01133803A CN 1230882 C CN1230882 C CN 1230882C
Authority
CN
China
Prior art keywords
substrate
semiconductor device
strip
strip substrate
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011338032A
Other languages
English (en)
Other versions
CN1360344A (zh
Inventor
高桥典之
铃木雅之
土屋孝司
松浦隆男
桥爪孝则
一谷昌弘
铃木一成
西田隆文
井村健一
三轮孝志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Electronics Corp
Renesas Semiconductor Package and Test Solutions Co Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Publication of CN1360344A publication Critical patent/CN1360344A/zh
Application granted granted Critical
Publication of CN1230882C publication Critical patent/CN1230882C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

多个半导体芯片安装其上的条状衬底的背面被真空吸附于一模具的下半模具上，在这种状态，多个半导体芯片与树脂同时被密封形成一密封体。其后，条状衬底和密封体从模具中被释放出，并被切成多个半导体器件。从而获得的半导体器件在其安装可靠性上被改进。

Description

一种半导体器件的制造方法和一种半导体器件
技术领域
本发明涉及半导体器件制备方法和一种半导体技术。特别是，本发明着眼于在具有小尺寸封装结构的半导体器件中有效应用的一种技术。
背景技术
CSP(芯片尺寸封装)或类似结构具有一几乎等于或稍微大于芯片尺寸的外部封装尺寸，相对于裸片，它允许高密度封装，而且生产成本很低。由于这些优点，在诸如便携信息设备，数码相机和笔记本个人电脑的小尺寸、轻型电子设备领域中，对CSP的需要不断增加。
与CSP连接时，许多封装形式是可用的。但通常采用球栅阵列(BGA)结构，其中，焊接块连到半导体芯片附着的封装衬底的一侧上，并被回流焊接到印刷线路板的表面上。特别是，在薄膜多脚CSP情形，一个TCP(带载封装)型BGA(带型BGA)是最流行的，其中半导体芯片附着的封装衬底是由如聚酰亚胺带的绝缘带构成的。对于把绝缘带用作封装衬底的TCP，例如，在日本已公布的未审查专利申请No Hei7(1995)-321248中被公开。
发明内容
但是，本发明者发现把绝缘带用作封装衬底时，在上述CSP技术中涉及以下问题。
问题是，对于高可靠性要求的产品，应用CSP技术有困难。例如，这是因为在把绝缘带用作封装衬底的CSP结构中，不可避免的要求封装后，温度循环性被设得低于用户要求，这可能归因于封装衬底物质是聚酰亚胺，从而使得不可能进一步提高可靠性。
第二个问题是，这种半导体器件的制备成本很高。例如，这是因为用作封装物质的聚酰亚胺很贵。另一个原因是把绝缘带用作封装衬底的CSP加工中，每个半导体芯片被封装，并且因而每单位面积上的产品数目小，从而导致基本的单位价格高。
相关于本发明，本发明者从模具角度研究了已有技术。结果，例如在日本已公布的未审查专利申请No.Hei 10(1998)-256286中，发现公布了一种技术，其中，一层覆盖层被形成于模具的内表面而使模具容易释放，在日本已公布的未审查专利申请No.Hei 10(1998)-244556中公布了一种进行树脂封装的技术，用于在释放膜和模具内表面紧密接触的状态中，加快从模具中除去树脂封装体。在日本已公布的未审查专利申请No.Hei 11(1999)-16930中公布了一使用疏散薄片来防止在使用薄片合模时薄片褶皱。在日本已公布的未审查专利申请No.2000-12578中，公布了一种当在一个衬底上放置大量芯片时，执行移动合模的技术。另外，在日本已公布未审查专利申请No.2000-138246中公布了一种为许多模块逐一连上一个排出引脚的高灵活性模具。
本发明的一个目的在于提供一种能提高半导体器件可靠性的技术。
本发明的另一目的在于提供一种能降低半导体器件成本的技术。
下面的描述和附图使上述的和其它的目的以及本发明的新特点变得明了。
从这里公布的发明中，下面将对典型发明作概述。
根据本发明，其第一表面上放置了多个半导体芯片的第一衬底被放在一个模具中，一层薄膜被插入模具的上半部和第一衬底的第一表面之间，然后这层膜被真空压于上模具，在这个状态中，多个半导体芯片与树脂密封在一起形成一密封体，然后通过使用薄膜从模具中一道释放出的第一衬底和这个密封体被切成许多半导体。
根据本发明，其第一表面上放置了许多半导体芯片的第一衬底被放于一个模具中，位于第一衬底的第一表面背部的第二表面被真空压于模具的下半部，然后在这个状态中，多个半导体芯片与树脂封装在一起形成一密封体，然后从模具中释放出的第一衬底和密封体被切成许多半导体器件。
根据本发明，被放置于第一衬底的第一主表面上的多个半导体器件具有一个强抗热应力的结构，被封装在一起形成一密封体，然后密封体从使用的模具中释放出，其后，从模具中一起释放出来的第一衬底和密封体被切成许多半导体器件。
根据本发明，上述第一衬底主要由一与放于第一衬底上的第二衬底所使用的相同类型的绝缘物质所构成。
根据本发明，上述第一衬底主要由一与放于第一衬底上的第二衬底所使用的相同热膨胀系数的绝缘物质所构成。
根据本发明，上述第一和第二衬底主要由基于玻璃态环氧树脂绝缘物质所构成。
本发明提供一种半导体器件的制造方法，包含步骤：(a)安装多个半导体芯片于第一衬底的第一表面上；(b)将在其上安装了多个半导体芯片的第一衬底放入一模具中，以便背对第一表面的第一衬底的第二表面面朝模具的下半模具；(c)倾倒密封树脂于模具的空洞中形成把多个半导体芯片密封在一起的密封体。(d)从模具中释放出密封体；并且，(e)切割第一衬底和密封体，并取出各单个半导体器件。其中，一组半导体器件形成区形成其上的第一区域和位于第一区域外的第二区域被布置于第一衬底的第一和第二表面的每一个上，并且多个分离的加固图形被布置于第二区域内。
根据本发明的上述方法，其中给各半导体器件形成区分别布置分离的加固图形。
根据本发明的上述方法，其中，在加固图形中有一预定的加固图形，具有能沿第一和第二表面延展和收缩的图形结构。
根据本发明的上述方法，其中预定的加固图形包含彼此分离的多个第一图形，该第一图形在其横向上彼此相邻以及其在纵向彼此分开。
根据本发明的上述方法，其中预定加固图形包含片状图形。
根据本发明的上述方法，其中在第一衬底的第一和第二表面上布置用于走线的导线图形和伪导线图形，伪导线图形布置在布置了用于走线的导线图形外的其它区域。
根据本发明的上述方法，其中伪导线图形被以分离模式布置。
根据本发明的上述方法，其中伪导线图形被布置于形成在第一和第二表面中一面或两面上的多个半导体器件形成区中每一个的中心。
根据本发明的上述方法，其中导线图形被布置于第一和第二表面来使其彼此接近。
根据本发明的上述方法，其中覆盖第一衬底的第一和第二表面的绝缘膜也被提供于无任何用于走线的导线图形的区域。
根据本发明的上述方法，其中绝缘膜被形成于第一和第二表面的每一个上，以便覆盖于第一和第二表面的绝缘膜相互接近。
根据本发明的上述方法，其中同时延伸穿透第一和第二表面的孔被形成于第一衬底上的许多半导体器件形成区的每一个上。一阻挡区被提供于形成在第一表面中的孔的周围，通过除去部分绝缘膜来形成阻挡区。根据本发明的上述方法，在步骤(d)之后和步骤(e)之前，再包含一步骤，同时分别键合多个块至多个用于走线的导线图形上，导电图形布置于第一衬底的第二表面上。
附图说明
图1是采用本发明的半导体器件的透视图。
图2是沿图1中线A1-A1的截面图。
图3(a)是制备图1所示半导体器件的制备工艺中使用的条状衬底的主
表面平面图，而图3(b)是图3(a)背面的平面视图。
图4是沿图3(a)中线A2-A2的截面图。
图5是图3所示形成于条状衬底上一增强模式的主要部分的放大平面视图。
图6是沿图5中线A4-A4的截面图。
图7(a)是描绘在作为一修改例子的另一例子的形成于图3所示的条状衬底上一增强模式的主要部分的放大截面图，图7(b)是沿图7(a)中线A5-A5的截面图。
图8(a)是图3所示形成于条状衬底上一增强模式的主要部分的放大平面视图，图8(b)是沿图8(a)中线A6-A6的截面图。
图9是形成于图3所示的条形衬底的主表面上半导体器件形成区中的一个导线图形例子的平面图。
图10是图9中主要部分的放大平面图。
图11是形成于图3所示条形衬底的背面上半导体器件形成区中的一个导线图形例子的平面图。
图12是图11的主要部分的放大平面图。
图13是形成于图3所示条形衬底的主表面上半导体器件形成区中的绝缘膜图形例子的平面图。
图14(a)是图13中心部分的放大平面图，图14(b)是沿图14(a)中线A7-A7的截面图，而图14(c)是基于图14(a)中结构的操作图表解释。
图15是形成于图3所示条形衬底的背面上半导体器件形成区中的绝缘膜图形例子的平面图。
图16是用于采用本发明中的半导体器件制备工艺的条形衬底的截面图。
图17是在跟随图16之后步骤中被加工的条形衬底的截面图。
图18是在跟随图17之后步骤中被加工的条形衬底的截面图。
图19是在跟随图18之后步骤中被加工的条形衬底的截面图。
图20是垂直于图19平面的截面图。
图21是描述采用本发明的半导体器件制备工艺中所使用的模具例子的解释图表。
图22是图21所示模具的低半部中合模表面的主要部分的放大平面图。
图23是在跟随图19之后步骤中被加工的条形衬底的截面图。
图24是在跟随图23之后步骤中被加工的条形衬底的截面图。
图25是在跟随图24之后步骤中被加工的条形衬底的截面图。
图26是在跟随图25之后步骤中被加工的条形衬底的截面图。
图27是在跟随图26之后步骤中被加工的条形衬底的截面图。
图28是在跟随图27之后步骤中被加工的条形衬底的截面图。
图29是在跟随图28之后步骤中被加工的条形衬底的截面图。
图30是放置于采用本发明的半导体器件上的安装衬底的平面图。
图31是图30的侧面图。
图32是采用本发明的半导体器件另一制备工艺中使用的条形衬底的截面图。
图33是垂直于图32平面的截面图。
图34是在跟随图32之后步骤中被加工的条形衬底的截面图。
图35是在跟随图34之后步骤中被加工的条形衬底的截面图。
图36是在跟随图35之后步骤中被加工的条形衬底的截面图。
图37是在跟随图36之后步骤中被加工的条形衬底的截面图。
图38是采用本发明的半导体器件另一制备工艺中使用的条形衬底的截面图。
图39是在跟随图38之后步骤中被加工的条形衬底的截面图。
图40是在跟随图39之后步骤中被加工的条形衬底的截面图。
图41是在跟随图40之后步骤中被加工的条形衬底的截面图。
图42是在跟随图41之后步骤中被加工的条形衬底的截面图。
图43是在跟随图42之后步骤中被加工的条形衬底的截面图。
图44是采用本发明的另一半导体器件的截面图。
图45是采用本发明的另一半导体器件的截面图。
图46(a)是根据本发明，条状衬底被用于制备图1中所示的半导体器件的一修改例子中条状衬底的主表面的平面图，图46(b)是图46(a)背面的平面图；并且，
图47(a)是根据本发明，条状衬底被用于制备图1中所示的半导体器件的另一修改例子中条状衬底的主表面的平面图，图47(b)是图47(a)背面的平面图。
具体实施方式
在详细描述本发明前，先解释下面使用的术语含义。
温度循环测试：是指涉及重复暴露被测半导体器件于高低温中的测试，导致尺寸和其它的物理性质的改变，决定工作特性和物理破坏的耐久性。
方便起见，条状衬底的主表面(芯片安装表面，第一表面)及其背面(封装安装表面，第二表面)被分成下列区域。半导体器件被形成其上的区域被称为半导体器件形成区，排列了一组这样的半导体形成区的整个区域被称为“产品区”(第一区)，而沿产品区外围延伸的区域被称为“外围区”(第二区)。
方便起见，下述实施方案将按分成多个部分或模式的方式描述，但除非另外指出，它们是并非互不相关的，但以一部分是另一部分的修改或详细或补充解释的方式相关联。
对于后述涉及到的元件的数目(包括元件数目，数值，数量和范围)，不限于这些特定值，但甚至比特定值更大或更小的值也是可接受的，除非另外指明或除了作基本地和明显地设定特定值限制的情形。
在下面的实施方案中，相关组成部分(包括组成步骤)不是基本的，除了被特别指出是基本的和它们被明显认为是基本的情形外，这一点是无需多言的。
同样，对于下面的实施方案中涉及到的形状和位置关系，应理解成，也包括相似的或密切相似的形状和位置关系，除非另外指明或除非另外被认为是基本的，明显的。
在解释实施方案的所有附图中，具有相同功能的部分被以相同标示数字标明，其重复解释将被省略。
在涉及本实施方案的附图中，既便是平面图，其中影线被用于使其更容易明了。
参考附图，本发明的实施方案将在下面被详细解释。
(第一实施方案)
图1是采用本发明的半导体器件的透视图，图2是沿图1中线A1-A1的截面图。
例如，本实施方案中的半导体器件1具有一FBGA(精细间距球栅阵列)结构。例如，使用平面方形薄板形成半导体器件1的封装衬底2。封装衬底2包括衬底体3，皆形成于衬底体3的主表面(芯片安装表面)和一背面(衬底安装表面)上的导线图形4和焊接保护物质5(solder resist)，以及键合形成于封装衬底2背面的导线图形4上的块电极7，一通孔被形成同时穿透封装衬底2的主表面和背面。
在这一实施方案中，一等价于FR-5的单层玻璃-环氧树脂板被用作衬底3的材料，例如，它具有强防热性。通过采用一廉价的单层玻璃-环氧树脂板作为衬底3的材料，这样能最小化半导体1的生产成本，即半导体器件1的生产成本被降低。
另外，通过使用与通常作为一衬底装配半导体器件1的印刷线路板相同材料的玻璃-环氧树脂作为衬底3的材料，这样能降低施加于半导体器件1的块电极7上的应力，这归因于封装衬底2和印刷线路板之间热膨胀系数的不同。因此，这能改善安装半导体器件1的可靠性。
另外，与用聚酰亚胺带或类似物构造衬底体3的情况相比较，在温度循环测试中，温度循环特性能提高两倍或更多，因此半导体器件1能不仅用于便携式器件和商业用途，而且可用于诸如工业器件和汽车相关产品中需要可靠性的产品。
但是，衬底体3的物质不限于此，可作各种修改。例如，能用一诸如BT树脂或芳族聚酸胺非交织纤维的有机绝缘物质。即使用任何这类物质，都将得到与使用前面的玻璃-环氧树脂所得到的相同效果。此外，在选择BT树脂作为衬底体3的物质时，能改善热辐射特性，这是因为它的热导率高。
例如，使用一简单两层结构，在封装衬底2上形成导线图形4，由此半导体器件1的生产成本能保持为最低，因此其成本能被降低。在本实施方案中，导线图形4包括用于走线的图形和伪图形两种。而且，导线图形4不仅包括普通线形，也包括键合至块电极7的宽线形，键合线或通孔。同时形成于封装衬底2的主表面和背面的用于走线的导线图形4被通过同时穿透封装衬底2的主表面和背面而形成的通孔相互电连接起来。通过刻蚀附加于衬底体3的主表面(芯片安装表面)和背面(封装安装表面)的，如电解铜箔(或碾平铜箔)的导线膜而形成用于走线或虚设的导线图形4。这些表面被镀上如镍(Ni)或金(Au)。提供用于伪导线图形4的原因是它能同时增加封装衬底2的主表面和背面上导线图形4的密度。对这一点将在以后作描述。
封装衬底2的主表面和背面为焊接保护物质(绝缘膜)5所覆盖。部分焊接保护物质被除去来暴露部分导线图形4。焊接保护物质5，也被称为焊接掩膜或阻挡层，是用于封装衬底2的主表面和背面的特定区域的隔热覆盖物质，而且它是防止与附着其上的焊接件焊接上的阻挡物质。焊接保护物质5的主要功能是防止在焊接时导线图形4未焊接的部分与融化的焊料接触，并作为保护除焊接部分外的导线图形4的保护膜。焊接物质5也用于防止导线间的焊桥，防止生锈和湿气，防止损坏，提供与外部环境的阻隔物，防止迁移，确保电路间绝缘，防止电路与其它元件(半导体芯片(其后简称芯片)和印刷线路板)短路。因此，焊接保护物质5是由具有这些功能的绝缘物质组成。在本实施方案中，考虑到其热膨胀系数，使用环氧树脂和丙烯酸树脂作为焊接保护物质5。在本实施方案中，覆盖情形(例如，覆盖面积和厚度)在封装衬底2的主表面和背面几乎都是均匀的，以这种方式覆盖焊接保护物质5。
同时穿透主表面和背面，通孔6被形成于封装衬底2上。形成通孔以便用于固定芯片8至封装衬底2上的粘合剂中的空洞和湿气能在半导体器件1的装配工序(后工序)中热处理前或其间能被释放到外部。关于通孔6，后面将给出描述。
块电极7被键合到形成于封装衬底2背面的用于走线的导线图形4上，块电极7被用于装配半导体器件1至安装衬底上，并用于电连接半导体器件1和安装衬底上的导线。例如，使用铅(Pb)/锡(Sn)合金形成块电极7，例如，半径为0.3至0.5mm。例如，也使用基于锡(Sn)-银(Ag)的无铅焊接物作为可用的块电极7的物质。
封装衬底2的总厚度(衬底体3厚度，导线图形4和焊接保护物质5的厚度之和)是很小的，例如为0.2mm或更小，由此，半导体器件1能被设计得更薄。因而，这种半导体器件装配其上的电子器件或信息处理器的尺寸，厚度和重量可设计得更小。
芯片8以主表面(元件形成表面)面对的方式被装配于封装衬底2的主表面的中心。使用如含银(Ag)或无银绝缘糊的粘合剂9使芯片8固定在封装衬底的主表面上。例如微处理器，ASIC或存储器的集成电路被形成于芯片8的主表面上。芯片8主表面上的集成电路被电连接至形成于芯片8上的顶部布线层的键合引脚(外部端口)。通过键合线10键合引脚被电连接至形成于封装衬底2的主表面用于走线的导线图形4。键合线10都是由如半径为25μm的细金(Au)线形成。键合线10连接和键合至形成于封装衬底2的主表面上用于走线的导线图形4的焊接保护物质5上的暴露区。但是，芯片8的安装形式不限于用键合线10的连接方式。如向下键合形式也可被采用，其中，通过形成于芯片主表面的块电极，芯片8被安装至安装衬底2的主表面上，并被电连接至形成在封装衬底2上的导线。
芯片8和键合线10密封在一起，密封体11覆盖于封装衬底2的主表面上。例如，密封体11包含一环氧树脂和一低分子树脂。密封体11的侧表面基本垂直于封装衬底2的主表面，以这种方式形成密封体。例如半导体器件的总高度(从安装衬底的安装表面上至半导体器件的上表面的高度)h1是1.2至1.4mm。
下面描述关于本实施方案中半导体器件制备方法中使用的条状衬底。图3和图4描述了标为12的条状衬底，图3(a)是条状衬底12的主表面(芯片安装表面)的平面图，图3(b)是其背面(封装安装表面)的平面图。图4是图3中沿线A2-A2的截面图。尽管图3是平面图，影线是电镀导线的线条。
条状衬底12包括一通常为平面方形的薄板，例如其长40至60mm，宽151mm，厚0.2mm或更小。条状衬底12是一封装衬底2的矩阵，包括衬底体3，导线图形4和焊接保护物质5。例如在每个条状衬底12的主表面和背面，总共18个(2×9＝18)半导体器件形成区DA被布置，横向2个，纵向9个。条状衬底12的主表面上每个半导体器件形成区DA中的破折线代表半导体芯片8的安装区。相邻区DA的边线也用作后述中的切割线。
在条状衬底的主表面和背面的四边上，形成加固图形13用以包围一组半导体器件形成区DS(产品区)。加固图形13用于确保条状衬底传送中所需的机械压力和抑制制备半导体器件1中热处理导致的压致扭曲和变形。即使条状衬底12很薄，使用加固图形13能确保其所需的机械强度，因此，条状衬底12能被安全传送。此外，因为半导体器件1制备中可能由热处理导致压致扭曲和变形，所以这能确保半导体器件的高平坦性。因此，满意的密封能在后述的密封步骤中实现，这能提高半导体器件1的产出量。
从保证条状衬底12所需的机械强度的角度出发，可连续沿条状衬底的外围边形成加固图形13。但在所述例子中，同时为条状衬底12的主表面的背面上的每一半导体器件形成区DA分别安置一加固图形13(除了加固图形13b)。这是由于下述原因。例如，在半导体器件1制备中热处理时，根据条状衬底物质(衬底体3，导线图形4，和焊接保护物质5)的热膨胀系数不同，而导致条状衬底的扭曲和变形，但加于相邻的半导体形成区DA之间的所致热压力相当强，因此，通过上述分离放置加固图形13能分散和减轻这一热压力，来确保整个条状衬底12的平坦。另外，如果加固图形未被分离放置，在相邻半导体器件形成区DA的加固图形13里可能产生残留图形扭伤，这种扭伤应通过分离放置加固图形13来避免。另外，分别为每一半导体器件形成区DA提供加固图形13，能不仅确保整个条状衬底12的平坦，而且能确保基本成为半导体器件的每一半导体器件形成区的平坦，这样就能使树脂密封达到满意程度，并提高了半导体器件1的产量(成品率)。另外，因为在条状衬底切割线上没有任何加固图形13a，在切割条状衬底时，这能防止加固图形13a的外来导电物质(毛边)的产生，从而能防止短路问题的产生或由这种外来物质的存在而导致的类似情况。
例如，加固图形13由铜箔在与导线图形4相同方式的形成步骤中形成。对于加固图形13，加固图形13a不是以实心模式形成，而是以片状模式形成。图5是各加固图形13a的放大平面图，图6是其沿线A4-A4的截面图。加固图形13a是由彼此分开的，同时规则排列于加固图形13a的横向和纵向的多个方形精细图形(第一图形)组成。但是在这种加固图形13a中，在图形13a的横向相邻的方形精细图形在图形13a的纵向相互错位。
加固图形13a形成片状的原因是加固图形13a在上述热处理中能伸缩，减轻了前述热应力导致的热收缩。因此，半导体器件1的制备工艺中热处理时导致的热应力能被释放，残留图形扭曲的产生能被抑制或防止，因此，条状衬底12的平坦性能被进一步提高。
但是，加固图形13a的形状不限于片状。如果仅采用的形状基本上可伸缩而能吸收热应力，就可作各种修改。例如，可采用如图7中所示的结构。图7(a)是加固图形13a主要部分的放大平面图，图7(b)是沿图7.(a)中线A5-A5的截面图。尽管图7(a)是平面图，对导线图形使用影线使得附图更易理解。
图7中所示的加固图形是点状图形，在这一加固图形13a中，通过除去部分导线膜形成多个除去方形导线膜的区域14，假定区域14与在加固图形13a的横向上的另一区域互相对准。
图5和7所示的加固图形13a都能支持关于前述热应力的效应，但从保证条状衬底12的高机械强度的角度而言，图5所示的图形更好。这是因为图5中所示的在加固图形13a的结构(导线膜除去的区域14，方形精细图形)在模向上相邻的图形在加固图形的纵向上相互错位。此外，与其他结构相比，如图5所示使用加固图形13a有效避免了残余图形扭曲的产生。这是因为在具有图5所示的片状结构的加固图形13a的情形下，其方形精细图形成分在空间上相互分离，因此扭曲不会留在加固图形自身中。
另一方面，在图3和4所示的条状衬底12的主表面(芯片安装表面)上，被安排在接近一纵向边的加固图形12b没有被分割，也没有呈片状，而是实心模式。图8(a)是加固图形13b的主要部分的放大平面图，图8(b)是沿图8(a)中线A6-A6的截面图。尽管图8(a)是平面图，阴影用于导线图形使附图更易理解。
加固图形13(b)未被分割而是形成一实心模式的原因在于，在后述的芯片8的密封等步骤中，部分加固图形13b可能变成放置用于密封模的栅极的一部分。更特别的是，密封树脂被倾倒于密封树脂的空腔里，直接与加固图形13b相接触，因此，如果加固图形13b被分割或形成网状，这将不可能在密封步骤结束后把条状衬底12从密封模中分离出。通过让加固图形13b不作分割来避免这一不便。换句话说，如果密封模是其栅极被分割的那种，那么加固图形13b就可以被分割。
加固图形13c也被形成为实心模式。这是因为在条状衬底12传递过程中，加固图形13c作为提供硬度的部分。图3所示的导电图形4m是用于在电镀处理时，给布置在半导体器件形成区DA的导线图形提供电流。
现在将对条状衬底12的主表面和背面上的半导体器件形成区DA内导线图形4的排列都作描述。图9是整个条状衬底12的主表面(即，封装衬底2的主表面(芯片安装表面))上半导体器件形成区DA的平面图，图10是图9中主要部分的放大平面图，图11是整个条状衬底12的背面(即，封装衬底2的背面(封装安装表面))上半导体器件形成区DA的平面图，图12是图11中主要部分的放大平面图。图9至图12中，阴影用于导线图形4使导线图形4的排列更易理解。
如前述，除了用于走线的导线图形4a外，在条状衬底12的主表面和背面上的每一半导体器件形成区DA(即，封装衬底2的主表面和背面)形成用作虚设的导线图形4b，来增大导线图形4的密度。通过在每一半导体器件形成区DA增大导线图形4的密度，可减小在半导体器件1的制造过程中的热处理导致的在半导体器件形成区DA中，即封装衬底2中衬底的扭曲和起伏。更好的是让导线图形4的布置面积，位置和密度，在条状衬底12(封装衬底2)的主表面和背面都几乎相同。这样以来，主表面和背面的热收缩量可能一致，因此能减少衬底的热扭曲和起伏。因此，能提高条状衬底12和封装衬底2的平坦性。此外，通过增大导线图形4的密度，焊接保护物质5能难于破裂，因此能防止走线导线图形4a的断路。另外，通过在相邻走线导线图形4a间插入伪导线图形4b便能消除相邻走线导线图形4间的杂散电容，并防止感应噪声的产生。
但是，如果导线图形4的密度太高，衬底体3和焊接保护物质5的接触区变得更小，构建两元件间的键合力下降。因此，对于伪导线图形4b，它们在适当位置被分割。这样一来，能保证衬底体3和焊接保护物质5间所需的接触面积，因此能提高两者间的键合力。另外，在回流时，由芯片8和条状衬底12间的热膨胀系数不同导致的应力易于集中在芯片安装区的周围，因此，焊接保护物质5的剥离是易于产生的。考虑到这，最小化伪导线图形区域或通过不形成它们能减小导线图形4的断路和焊接保护物质5的剥离。如图9至12所示，在每一半导体器件形成区DA，即封装衬底2的主表面和背面的中心，形成一大块伪导线图形4b，通常为平面方形。通过这样在与芯片8(参见图2)的背面相对位置形成一大块伪导线图形，能不仅提高上述导线图形4的密度，也能改善在芯片8工作时产生的热量的耗散特性。此外，多个除去导线膜的图形区域14被规则的形成于中间的伪导线图形4b内。除去导线膜的区域4能调整条状衬底12(即封装衬底2)的主表面和背面上导线图形4的布置密度。另外，因为能确保衬底体3和焊接保护物质5之间所需接触面积，两者间键合强度能被进一步提高。
在图10中形成于条状衬底12的主表面(封装衬底2的主表面)的走线导线图形4a中，通常为平面方形的宽导线图形4a1(4)，是键合至键合线10的图形部分。同样，在走线导线图形4a中，通常是平面椭圆形的宽导线图形4a2(4)是通孔穿过的图形部分。另外，在图11中形成于条状衬底12背面(封装衬底2的背面)，在走线导线图形4a中，相当宽的导线图形4a3(4)是通孔穿过并键合至块电极7的图形部分。
现在下面描述条状衬底12的主表面和背面上的每一半导体器件形成区DA内焊接保护物质5的布置。图13是条状衬底12主表面(即封装衬底2的主表面(芯片安装表面))上各整个半导体器件形成区DA的平面图，图14(a)是图13中心部分的放大平面图，图14(b)是沿图14(a)中线A7-A7的截面图，图14(c)是基于图14(a)中结构的实现过程的图表解释，图15是条状衬底12背面(即封装衬底2的背面(封装安装表面))上各整个半导体器件形成区DA的平面图。在图13，14(a)和15中，使用阴影使焊接保护5的布置使得更易理解。
如上所述，焊接保护物质5被几乎一致地形成于条状衬底12主表面和背面上(即封装衬底2的主表面和背面)的每一半导体器件形成区DA上。也就是说，焊接保护物质5被同时以基本相同的厚度和面积形成于主表面和背面。特别是，焊接保护物质5也被形成于无导线图形4的区域，以便最小化在这种无导线图形区内主表面和背面的热收缩差别。因此，能使得条状衬底12(封装衬底2)的主表面和背面的热收缩量不变，所以，能减小每一半导体器件形成区DA内衬底的扭曲和起伏，即是在封装衬底内，由半导体器件制备工艺中热处理所导致。因此能同时提高条状衬底12和封装衬底2的平坦性。
在本实施方案中，如图13和14所示，焊接保护物质5的一部分用于包围通孔6，圆形框状除去保护物质的区域15a被形成用于包围所述焊接保护部分。除去保护物质的区域15a被用作防止由粘合剂9所致阻塞的阻挡区。如果除去保护物质的区域15a未被提供，于是在用粘合剂9固定芯片8至封装衬底2的主表面时，在由芯片8施加的压力下，粘合剂9沿着封装衬底2的主表面流动，停留在通孔6上。另一方面，如果除去保护物质的区域15a被提供，如图14(c)所示，被迫流动的粘合剂9停下来，并阻陷在除去保护物质的区域15a，因此能防止通孔的阻塞。
在图13中，用于键合线连接的半导体图形4a1从许多方形除去保护物质的区域15b中暴露出来。同样，在图15中，用于块电极连接的导线图形4a3从许多圆形除去保护物质的区域15c中暴露出来。
参考图16至29，一采用本发明的半导体器件制备方法将在下面被描述。其中，图16至20和23至29是半导体器件制备工艺中加工的主要部分的截面图。
本实施方案的半导体制备方法是MAP(合模阵列封装)型制备方法，其中装配于条状衬底12的多个芯片8被一次性密封。
第一，如图16所示，条状衬底12被提供，其后，如图17所示，例如，使用作为绝缘糊的粘合剂9，芯片8被装配于条状衬底12的主表面上的芯片安装区内。例如，每个芯片8的尺寸为长5mm，宽5mm，至长8mm，宽8mm，厚约0.28mm。
然后，如图18所示，使用例如金线的键合线10，在芯片8的键合引脚和条状衬底12的主表面上的走线导线图形4a1被电连接在一起。对于这种电连接，同时使用到超声振荡和热压键合的一种已知的键合机。
其后，如图19和20所示，已经过上述导线键合步骤的条状衬底12被传送至模具16。在这样情形下，因为具有如前述的严格结构，所以无需考虑变形和受压，传送能可靠地被实现。图20是垂直于图19平面的截面图。用于本实施方案中的模具16是能一次性把多个芯片8树脂密封至条状衬底12主表面上的完整合模结构。在密封模具16的下半模具16a中形成多个真空吸附孔17。在密封步骤(从放置条状衬底12于模具16至通过树脂密封把多个芯片8密封于条状衬底上)，真空吸附孔17通过吸力来固定条状衬底背面(封装安装面)。因此牢固地固定住超薄的条状衬底。特别的是，真空吸附孔17用于抑制从下半模具16a的发热导致的条状衬底12的扭曲和变形。
在上半模具16b中提供了空洞16c，剔选块16d和门控16e。空洞16c用于合模部分的树脂倾倒区域。本实施方案中使用的空洞16c是能一次性密封多个芯片8于条状衬底12上的大尺寸空洞。即，多个芯片8能被放于一个空洞16c中，剔选块16d是剩余的固化于空洞中的树脂部分，形成于模具中用于给空洞16c提供合模材料的低凹部分，合模材料是用后述的活塞注入的。门控16e是将熔化的树脂倒入空洞16c中的入口。给上半模具16b提供排出引脚18用来伸入空洞16c中。排出引脚18用于在密封步骤后从模具16中释放出条状衬底12。排出引脚18被布置于一组半导体器件形成区DA的外周边(产品区)，即在最终被切割的区域中，未留于各半导体器件1中。这是因为在相对于形成在条状衬底12上的密封件推动排出引脚时和取出条状衬底时，由排列引脚18所导致的痕迹和缺陷不应留在半导体器件1中。
图21和22所示的是模具16的一个例子。图21是模具16的完整透视图，图22描述了模具16的下半模具16a的合模表面。图21提供了使下半模具16a和上半模具16b的合模表面更易理解的描述，没有描述两模具的开合状况。
使用所述的模具16，两个条状衬底12能在一个密封步骤中被密封。在下半模具16a的合模表面的横向中心处沿下半模具的纵向布置了许多端口/活塞部分16f。在端口/活塞部分16f中，端口是提供合模材料的入口，而活塞是用于倾倒位于端口中的合模材料至空洞中并以压力压住。条状衬底12被分别放于一列端口/活塞部分16f的两侧。
在下半模具16a的合模表面上每一条状衬底12的布置区域内，规则地(如黑圈所标明)布置前述多个真空吸附孔17。更好的是布置真空吸附孔17于条状衬底12平面内和一组(产品区)半导体器件形成区外。如后述，这是因为在树脂密封步骤中，由于条状衬底12背面的真空吸附，许多突出物可能被形成于密封树脂上，这种小突出物应被防止留在半导体器件1上。但是，在本实施方案中，真空吸附17也被形成于相应的条状衬底12横向上中线位置，是因为条状衬底的平面尺寸很大，也是因为需要条状衬底很牢固地被真空吸附来确保其平坦性。上述中线区域与后述的切割区相对应，也将被切掉。因此，即使密封步骤后前述突出物留于中线上，它们最终不会留在各半导体器件1上，然而即使留下，也能使它们很小，不将破坏外观。从实现这一目的出发，下半模具16a可以使用多孔物质形成，以便条状衬底12的整个背面基本上被均匀地真空吸附。在这种情况下，上述与突出物相关的问题不会发生，因为整个衬底背面能受到真空吸附。即，归因于上述突出物的半导体器件1的成品量下降能被避免。
另一方面，在上半模具16b合模表面的横向中心处，沿上半模纵向布置许多剔选块16d。另外，在上半模具16b的合模表面，一列剔选块16d的两边都布置了空洞16c。位于其两边的每一剔选块16d和空洞通过门控16e相互联系。
接着，如图23所示，条状衬底12被放于下半模具16a的合模表面，其后，设定下半模具16a的温度为如175℃时，各条状衬底12被预热约20秒。这一预热处理能使条状衬底12对于热变形稳定。
然后，在本实施方案中，例如条状衬底12本身很难因热应力而致扭曲，起伏，和变形(其后简称扭曲等)。因此，当条状衬底12被放于模具16上时，能减小归因于热传导机制的条状衬底的扭曲等。另外，如前述，不仅能确保整个条状衬底的平坦性，而且能确保各单个半导体器件形成区DA的平坦性。
而后，如图24所示，例如，把下半和上半模具16a，16b的温度设为175℃，条状衬底12的背面被真空吸附孔17所吸住，致使条状衬底12和下半模具16a的合模表面紧密接触在一起。这时，由于条状衬底如前述特别薄，所示条状衬底12能以满意程度被真空吸附。由此，在本实施方案中，条形衬底12的背面受到密封处理中的真空吸附，由此，被前述热处理导致的扭曲等能被进一步减小。因此，即使条状衬底12的平面面积进一步增加来满足增加所得产品数的要求，或即使条状衬底12的厚度变得更小来满足减小半导体器件壁厚的要求，也能影响树脂密封，而保证整个条状衬底12和每一半导体器件形成区DA的平坦性不导致因前述热处理所致的扭曲等。图24等中附加于真空吸附孔17的箭头表示真空吸附的方向。
然后，如图25所示，当维持上述温度时，如环氧树脂和低分子树脂的密封树脂被倾倒于上半模具16b的空洞16c中，并一次性一起将多个芯片8和键合线10真空吸附而密封在条状衬底12的主表面上，从而形成一包含多个芯片8于条状衬底12的主表面上的完整立体形状的密封体11。在这种情况下，因为本实施方案中条状衬底12的平坦性高，所以能实现一平坦的树脂封装。因此，半导体器件1出现缺陷的产生率能被降低，因此，能提高半导体器件的产量。接着，如图26所示，当维持下半和上半模具16a，16b的温度于前述温度时，被提供于上半模具16b的排出引脚18被朝空洞16c推动，在密封步骤后，具有密封体11的各条状衬底12被从模具16中取出。在这一阶段，密封体11包含多个芯片8。密封体11被无任何空隙存在地运至相邻半导体器件形成区之间的空隙处。
然后，如图27所示，焊接块7A被对准连接至形成于各条状衬底12背面的半导体器件形成区DA内的走线导线图形4(4a3)上。焊接块7A至导线图形4的连接被以下列方式实现。使用工具19夹住每个事先以孔状形成的许多焊接块7A，然后在这种状态下，焊接块7A被浸沾于焊剂容器让助焊剂作表面覆盖，其后，利用助焊剂的粘性，焊接块7A被分别临时固定于相应的导线图形4(4a3)。
焊接块7A由铅/锡合金所形成，例如半径约为0.5mm。形成于一半导体器件形成区DA内的焊接块7A能被一次性接到一起，但从提高块连接步骤的产量出发，最好让多个半导体形成区DA内的焊接块接到一起。在这种情况下，具有大面积的工具19被使用，因此，如果条状衬底12被扭曲或变形，可能产生一些焊接块7A未被连接到导线图形4的问题。另一方面，因为在本实施方案中，条状衬底12在目前进行的制备工序中几乎不扭曲或变形，许多半导体器件形成区DA中的多个焊接块7A能被同时以高精度一起连至相应的多个导线图形4(4a3)。另外，考虑到扭曲和变形的程度不同，如果使用一在安装焊接块时具有强力夹住整个条状衬底12来维持平坦性机制的装置，就能进一步提高连接精度。
其后，在约235±5℃的温度下热回流，焊接块7A被固化于导线图形4(4a3)上来形成块电极7，如图28所示，然后使用合成清洁剂或类似物，残留于条状衬底12上的焊剂等将被清除，至此，块电极连接步骤被完成。
接着，通过切割条状衬底12，获得许多如图1和2所示的半导体器件1。为了从条形衬底12得到半导体器件1，如图29所示，使用一切割刀20，以与切割半导体晶片成芯片18的相同方法，从其背面将条状衬底12切割开。
然而，在本实施方案中，假定执行整体合模，通过增大条状衬底12单位面积上所得产品数目，能减少条状衬底12的单位价格。对于模具16，因为无需提供各种形状的模具，初始成本也能被降低。因为一集成多工序能包含多个步骤，所以能进一步减小半导体器件1的制备成本。
如图30和31所示的是含如此制造的半导体器件1的电子器件的一个例子。图30是电子器件21的部分平面图，图31是其侧面图。
例如，电子器件21是内存卡，但本实施方案中的半导体器件1的应用不限于内存卡，各种其它应用能被实现。例如半导体器件1能用于构造逻辑电路或能被安装于普通的印刷线路板上构造一预定电路。
例如，如半导体器件1的封装衬底2，作为电子器件21的一组成部分，安装衬底22的衬底体被由玻璃-环氧树脂形成。通过让块电极7的背面面对封装衬底22的主表面(封装安装表面)，在安装衬底22的主表面(封装安装表面)上安装多个FBGA型半导体器件1。因为与半导体器件1内的封装衬底2的衬底体3相同的材料，被用作安装衬底22的材料，所以能减小半导体器件1和安装衬底22间的热膨胀系数的差别。因此能减小由所述差别导致的热应力的产生。因此，能提高许多半导体器件1的安装可靠性。
在上述例子中，内存电路，例如SRAM(静态随机访问存储器)或闪存(EEPROM：电擦写可编程只读存储器)被形成于各半导体器件1中。通过形成于半导体器件背面(封装安装表面)上的块电极7，各半导体器件1中的内存电路被电连接至安装衬底22上的导线上。以这种方式，总体上含一预定容量的内存电路被形成于安装衬底22上。
另外，TQFP(薄型四方扁平封装)型半导体器件23被安装于安装衬底22的主表面。通过从密封体本身的四边伸出的翼型引线，半导体器件23被电连接至安装衬底22上的导线上。半导体器件1被并入形成于安装衬底22上的带预定容量的内存电路中，用作控制内存操作。在安装衬底22的一端上沿一端边布置多个外部端口24。外部端口24被电连接至安装衬底22上的导线上，用于电连接形成于安装衬底22上的带预定电容的内存电路至外部器件。各半导体器件1和半导体器件23的总高度几乎彼此相等。
(第二实施方案)
在笫二实施方案中，根据本发明，半导体器件制备方法的另一例子将被描述。图32和33描述条状衬底12已被传送至模具16的状态，其中图33是垂直于图32平面的截面图。
在本实施方案中，一层压机械部分25被提供于模具16中，层压机械部分25包括一层压膜25a和用于卷取层压膜的卷轴25b。层压膜25a是强绝热，大小大约能覆盖上半模具16b2各空洞16c的整个内壁表面的绝缘膜。层压膜25a被插于模具16的下半模具16a2和上半模具16b2之间。
在本实施方案中，真空吸附孔未被形成于模具16的下半模具16a2内。下半模具的其它结构要点与前面第一实施方案中描述的下半模具相同。在本实施方案中，多个真空吸附孔26被形成于上半模具16b2中。真空吸附孔26用于使层压膜25a被吸附于上半模具16b2的空洞16c侧。真空吸附孔26的平面位置大约与前面第一实施方案中形成于下半模具16a中的真空吸附孔(参见图19和22)相同，原因也基本与前述相同。即，真空吸附孔26最好布置于条状衬底12的产品区的外围部分。这是用于防止树脂密封步骤中真空吸附时由密封树脂内的真空吸附孔形成小突出物(孔痕)。但是，在本实施方案中，条状衬底12上的所有芯片8被密封在一起，因此空洞16c的面积很大。由此，需要真空吸附防止层压膜25a中折痕等的产生。例如，真空吸附孔26也能布置于相应于条状衬底12横向上中线的位置。中线位置与后述切割区有关，也将被切掉。因此，即使前述孔痕在密封步骤后被形成于中线上，它们不将留在最后得到的各半导体器件1上，或者即使留上，也能使它们小到不破坏外观的程度。从实现这一目的出发，上半模具16b2能被形成具有多孔结构或使用一多孔物质以使层压膜25a的上表面被基本均匀地真空吸附于整个表面上。在这种情况，因为真空吸附能覆盖层压膜25a的整个上表面，所以能避免由前述孔痕导致的半导体器件1产量的下降。另外，排出引脚也未被提供于上半模具16b2中，这种考虑，后面将作描述。第二实施方案中，上半模具的其它结构要点与前面第一实施方案中的相同。
首先，如图34所示，条状衬底12被放于下半模具16a2的合模表面上，其后，设置下半模具16a2的温度为如175℃，条状衬底被预热约20秒。这一预热处理能使条状衬底在热变形下稳定。
在本实施方案中，如上所述，条状衬底12本身的结构很难经受由例如热应力所致的扭曲等。因此，当条状衬底12被放于模具16上时，能消除归因于热导机制的条状衬底的扭曲等。此外，如前述，不仅能确保条状衬底12的整体平坦，也能确保每个半导体器件形成区DA的平坦。
接着，如图35所示，下半和上半模具16a2，16b2的温度被设为如175℃，其后，层压膜25a的上表面(背对上半模具16b2的表面)被真空吸附孔26所吸附，导致层压膜25a与上半模具16b2紧密接触。加于图35等中真空吸附孔26的箭头标明了真空吸附的方向。
然后，如图36所示，如环氧树脂和低分子树脂的密封树脂被倾倒入上半模具16b2的每一空洞16c，同时维持上述温度，把多个芯片8和条状衬底12主表面上的键合线10一次性密封在一起。由此在条状衬底12的主表面侧上形成含有多个芯片8的一完整密封体11。在这种情况下，与前面第一上述方案的情形一样，因为条状衬底12的平坦性高，所以也能实现平坦树脂封装。因此，半导体器件1的外形缺陷的产生率被降低，因此能提高半导体器件的产量。图36所示的箭头标明了真空吸附的方向。
接着，如图37所示，下半模具16a2维持上述温度，停止对层压薄膜25a的真空吸附，利用层压薄膜25a的张力，在密封步骤后，含有密封体11的条状衬底12被从模具16中取出。在这种情形下，层压薄膜25a被插于上半模具16b2的各空洞16c的内壁表面和密封体1的表面之间，即上半模具16b2和密封体11没有直接相互接触，在从空洞16c中取出密封体11时，压力未被施加于密封体表面的某些点上而是施加于表面。因此，用相当小的压力就能使密封体11从上半模具16b2中分离出。因而，用于在密封后取出条状衬底12的排出引脚不需要被提供于上半模具16b2中，即前面的实施方案中，条状衬底12(密封体11)侧上提供排出引脚的区域能被有效利用。此外，因为密封体11和上半模具16b2之间的可释放性能被改善，所以能实现更大尺寸的树脂密封。另外，因为对模具16内部的清洁次数能被减少，所以能降低半导体器件的制备成本。后续制备步骤与第一实施方案中相同，这里省略其解释。
(第三实施方案)
在第三实施方案中，根据本发明，半导体制备方法的另一例子将被描述。图38描述了条状衬底12已被传送到模具16中的状态。
在第三实施方案中，上述第二实施方案中描述的层压机械部分25被提供于模具16中。模具16的下半模具16a的结构与前面第一实施方案中所述相同。即多个真空吸附孔17被形成于下半模具16a中。对于本实施方案中使用的上半模具16b2的结构，这与第二实施方案中使用的相同。即，各个真空吸附孔26也被形成于上半模具16b2中。
首先，如图39所示，条状衬底12被放于模具16的下半模具16a的合模表面。然后设置下半模具16a2的温度为如175℃，条状衬底被预热约20秒。这一预热处理能使条状衬底12在热形变中稳定。根据第三实施方案，如前面的第一和第二实施方案，能消除条状衬底12的扭曲等，因此能确保整个条状衬底的平坦性和每个半导体器件形成区的平坦性。
接着，如图40所示，把下半和上半模具16a2，16b2的温度设为如175℃，条状衬底12的背面被真空吸附孔17吸住。这时，本实施方案中，由上述热处理导致的扭曲等能在密封处理中通过吸附条状衬底12的背面于真空下而进一步被消除。因此，即使条状衬底的平面区进一步增大来满足增大所获产品数的需求或即使条状衬底的厚度变得更小来满足减小半导体器件壁厚的需求，也能实现树脂密封，同时保证整个条状衬底12的平坦和每个半导体器件形成区DA的平坦。在图40及以下等图中，附加于真空吸附孔17的箭头标明了真空吸附的方向。
接着，如图41所示，例如把上半和下半模具16a2，16b2的温度设为175℃，并让下半模具16a2被保持真空吸附状态，层压薄膜25a的上表面(背对上半模具16b2的表面)被真空吸附孔26所吸附，导致层压薄膜25a与上半模具16b2形成紧密接触。附加于图41及以后等图中真空吸附孔26的箭头标明了真空吸附方向。
然后，如图42所示，当上述温度和真空吸附状态被维持时，例如环氧树脂和低分子树脂的密封树脂被倾倒入上半模具16b2中各空洞16c中来将条状衬底12的主表面上多个芯片8和键合线10一次性一起密封，因此形成一完整密封体11，其中包括多个芯片8于条状衬底12的主表面上。在本实施方案中，如同第一实施方案一样，因为条状衬底12的平坦性高，所以也能实现平坦的树脂密封。因此，半导体1的缺陷外观的产生率能被减小，并因此能提高半导体器件的产量。
接着，如图43所示，与前面第二实施方案一样，让下半模具16a2的温度保持在上述温度，停止对层压薄膜25a的真空吸附，在密封步骤后，利用层压薄膜，含密封体11的条状衬底12被从模具16中取出。在这种情况下，与第二实施方案中所提原因相同，密封体11能被以相当小的力从上半模具16b2中分离出。然后，在第三实施方案中排出引脚的使用也能如第二实施方案中一样被忽略，能有效利用排出引脚的布置区域。此外，因为模具16内部的清洁次数能被减小，所以能减小半导体制备成本。另外，在本实施方案中，由发热引起的条状衬底12的扭曲等能被抑制或防止，密封体11的可释放性能被提高，以便能减少阻碍条状衬底12和密封体11的尺寸增加的因素，从而允许进一步增加条状衬底和密封体的尺寸。然后，单一条状衬底12上能获得的半导体器件1的数目增加，半导体器件形成区上能装配的芯片数目的增加也能被期望。因此，能进一步降低每一半导体器件的成本，并进一步改善其性能。后继步骤与第一实施方案中相同，所以这里省略其解释。
(第四实施方案)
在本实施方案中，下面将描述有关上述半导体器件结构的修改例子。
图44是根据一修改例子的半导体器件1的截面图。在同一图中，未形成通孔，而且使用粘合剂9，芯片8被固定。粘合剂9例如是与密封树脂材料同样质量的硬质糊状材料或树脂膏，因而能抵抗高温循环。
图45是根据另一修改例子的半导体器件1的截面图。在同一图中，焊接保护物质5被部分除去来使得焊接保护物质的热收缩影响很小。从而提高温度循环性。
(第五实施方案)
在本实施方案中，下面将描述有关上述条状衬底结构的修改例子。
图46是根据修改例子的条状衬底12的平面图，图46(a)描述了条状衬底12的一芯片安装表面，图46(b)描述其背面的封装安装表面。图46中，使用部分影线使附图更易明白。
在本实施方案中，如第一实施方案，多个加固图形13a被沿条状衬底12的外围边分离地布置，假设本实施方案中，所有加固图形13a到13c(13)被形成为实心模式。在这种情形，与第一实施方案中的情形一样，不仅能确保条状衬底12的机械强度，而且由半导体器件1制备中热处理引起的扭曲和变形也能被抑制，而且条状衬底的平坦性也被保证。因此，在密封步骤中，密封能达到满意程度，并能提高半导体器件1的产量。另外，因为加固图形13a被分离地布置，被施加于条状衬底12上相邻半导体器件形成区DA的相当强的热应力能被分散，如第一实施方案中被减轻，从而能保证整个条状衬底12的平坦性。它也能抑制或防止加固图形遭受残余图形扭伤。另外，因为它能保证条状衬底12上各半导体器件形成区DA的平坦性，所以能实现满意程度的树脂密封，并提高半导体器件1的产量。还有，因为加固图形13a未处于条状衬底12的切割线上，所以能防止在切割条状衬底12时产生加固图形13a的导电外来物质(毛边)，因此能防止由这种外来物质所致的短路缺陷和类似物的产生。
(第六实施方案)
在本实施方案中，下面将描述有关条状衬底结构的另一修改例子。图47是根据另一修改例子的条状衬底12的平面图，在图47(a)中描述了条状衬底12的芯片安装表面，图47(b)描述了其背面封装安装背面。在图47中，使用部分影线使附图更易明白。
在本实施方案中，加固图形13b(13)被沿条状衬底12的主背面和背面的外围长边布置，而加固图形13e(13)沿条状衬底的主表面和背面的外围短边布置。
加固图形13d没有在相邻半导体器件形成区DA间分开，而是延伸于条状衬底12的纵向上。如第一实施方案，加固图形13d被形成为片状。但在这种情形，加固图形13d的形状也不限于片状。能作各种修改，只要加固图形具有能扩展和收缩的结构。例如，加固图形13d可形成为参照第一实施方案的点状。加固图形13e延伸于条状衬底12的横向上，也是片状。加固图形13d和13e被形成于如第一实施方案中使用的加固图形13a的相同导电物质(例如铜箔)。
根据第六实施方案，不仅能确保条状衬底12所需的机械强度，而且确保通过形成加固图形13d来实现一在前述热处理中能延展和收缩的结构，这能减轻由半导体制备工艺中热处理所致的热应力；此外残余图形扭伤的产生也能被抑制或防止，结果，条状衬底12的平坦性能被进一步提高。
尽管上面已具体以其实施方案的方式描述了本发明，但无需多言的是本发明不限于以上实施方案，而在不偏离本发明要义的范围内，能作各种修改。
例如，尽管在上述1至3，5和6实施方案中，单一通孔能被形成于封装衬底的中间(半导体器件形成区)，但这里没有限制，能提供多个通孔。
尽管在第一实施方案中，在一起树脂密封多个半导体芯片时，条状衬底被真空吸附于下半模具，无需执行这种真空吸附普通树脂密封也能被实现。在这种情形，因为条状衬底为一强抗热应力的结构，所以能实现树脂密封，同时保证条状衬底的平坦。
尽管上述描述的本发明实现的发明主要是相对于以FBGA型半导体器件的应用作为本发明的背景应用领域，但是本发明也适用于例如CSP，BGA和LGA(平区栅格阵列)型半导体器件和制备它们的方法。
下面将简要描述由这里公布的典型发明所获得的效果。
(1)根据本发明，多个半导体芯片安装于其第一表面上的第一衬底被放于一个模具中，然后多个半导体芯片被一起以树脂密封形成一密封体，而后从模具中释放出的第一衬底和密封体被切成多个半导体器件，由此每单位面积所得的产品数目能被增加，因此能降低半导体器件的制造成本。
(2)根据本发明，因为第一衬底主要由与用作第一衬底的安装衬底的第二衬底的热膨胀系数相同的绝缘物质形成，半导体器件的可靠性可以被提高。

Claims (13)

1.半导体器件的制造方法，包含步骤：
(a)安装多个半导体芯片于第一衬底的第一表面上；
(b)将在其上安装了多个半导体芯片的第一衬底放入一模具中，以便背对第一表面的第一衬底的第二表面面朝模具的下半模具；
(c)倾倒密封树脂于模具的空洞中形成把多个半导体芯片密封在一起的密封体；
(d)从模具中释放出密封体；并且，
(e)切割第一衬底和密封体，并取出各单个半导体器件，
其中，在其中形成一组半导体器件形成区的第一区域和位于第一区域外的第二区域被布置于第一衬底的第一和第二表面的每一个上，并且多个分离的加固图形被布置于第二区域内。
2.根据权利要求1的方法，其中给各半导体器件形成区分别布置分离的加固图形。
3.根据权利要求1或2的方法，其中，在加固图形中一预定的加固图形具有能沿第一和第二表面延展和收缩的图形结构。
4.根据权利要求3的方法，其中预定的加固图形包含彼此分离的多个第一图形，该第一图形在其横向上彼此相邻以及其在纵向彼此分开。
5.根据权利要求3的方法，其中预定加固图形包含片状图形。
6.根据权利要求1的方法，其中在第一衬底的第一和第二表面上布置用于走线的导线图形和伪导线图形，伪导线图形布置在布置了用于走线的导线图形外的其它区域。
7.根据权利要求6的方法，其中伪导线图形被以分离模式布置。
8.根据权利要求6的方法，其中伪导线图形被布置于形成在第一和第二表面中一面或两面上的多个半导体器件形成区中每一个的中心。
9.根据权利要求1的方法，其中导线图形被布置于第一和第二表面来使其彼此接近。
10.根据权利要求1的方法，其中覆盖第一衬底的第一和第二表面的绝缘膜也被提供于无任何用于走线的导线图形的区域。
11.根据权利要求1的方法，其中绝缘膜被形成于第一和第二表面的每一个上，以便覆盖于第一和第二表面的绝缘膜相互接近。
12.根据权利要求1的方法，其中同时延伸穿透第一和第二表面的孔被形成于第一衬底上的多个半导体器件形成区的每一个上，一阻挡区被提供于形成在第一表面中的孔的周围，通过除去部分绝缘膜来形成阻挡区。
13.根据权利要求1的方法，在步骤(d)之后和步骤(e)之前，还包含如下步骤：同时分别键合多个块至多个用于走线的导线图形上，所述导电图形布置于第一衬底的第二表面上。
CNB011338032A 2000-12-20 2001-12-20 一种半导体器件的制造方法和一种半导体器件 Expired - Lifetime CN1230882C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000387825A JP3619773B2 (ja) 2000-12-20 2000-12-20 半導体装置の製造方法
JP387825/2000 2000-12-20

Publications (2)

Publication Number Publication Date
CN1360344A CN1360344A (zh) 2002-07-24
CN1230882C true CN1230882C (zh) 2005-12-07

Family

ID=18854673

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011338032A Expired - Lifetime CN1230882C (zh) 2000-12-20 2001-12-20 一种半导体器件的制造方法和一种半导体器件

Country Status (6)

Country Link
US (4) US6596561B2 (zh)
JP (1) JP3619773B2 (zh)
KR (1) KR100551641B1 (zh)
CN (1) CN1230882C (zh)
SG (1) SG92821A1 (zh)
TW (1) TW526598B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082103A (zh) * 2009-12-01 2011-06-01 三星电机株式会社 制造电子组件的装置及制造电子组件的方法

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
WO2000007235A1 (en) * 1998-07-28 2000-02-10 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board
JP4586316B2 (ja) * 2001-08-21 2010-11-24 日本テキサス・インスツルメンツ株式会社 半導体チップ搭載用基板及びそれを用いた半導体装置
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
KR100958400B1 (ko) 2002-06-05 2010-05-18 가부시끼가이샤 르네사스 테크놀로지 반도체장치
JP3812500B2 (ja) * 2002-06-20 2006-08-23 セイコーエプソン株式会社 半導体装置とその製造方法、電気光学装置、電子機器
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
EP1549472B1 (en) * 2002-08-05 2008-09-24 Nxp B.V. Method for manufacturing a packaged semiconductor device, packaged semiconductor device obtained with such a method and metal carrier suitable for use in such a method
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
TWI322448B (en) * 2002-10-08 2010-03-21 Chippac Inc Semiconductor stacked multi-package module having inverted second package
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
JP4519398B2 (ja) * 2002-11-26 2010-08-04 Ｔｏｗａ株式会社 樹脂封止方法及び半導体装置の製造方法
JP4607429B2 (ja) * 2003-03-25 2011-01-05 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
JP4796271B2 (ja) * 2003-07-10 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20050047106A1 (en) * 2003-08-29 2005-03-03 Martino Peter Miguel Substrate reinforcing in an LGA package
TWI222186B (en) * 2003-09-04 2004-10-11 Advanced Semiconductor Eng Method for manufacturing package substrate strip and structure from the same
JP2005116762A (ja) * 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
JP2005150350A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
JP4488733B2 (ja) * 2003-12-24 2010-06-23 三洋電機株式会社 回路基板の製造方法および混成集積回路装置の製造方法。
JP2006073586A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
US7791180B2 (en) * 2004-10-01 2010-09-07 Yamaha Corporation Physical quantity sensor and lead frame used for same
US7595548B2 (en) * 2004-10-08 2009-09-29 Yamaha Corporation Physical quantity sensor and manufacturing method therefor
CN100416807C (zh) * 2004-10-20 2008-09-03 力晶半导体股份有限公司 半导体封装结构及其制造方法
JP2006190771A (ja) 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置
DE102005002862A1 (de) * 2005-01-20 2006-07-27 Infineon Technologies Ag Vefahren zur Herstellung eines FBGA-Bauelementes und Substrat zur Durchführung des Verfahrens
TWI283050B (en) * 2005-02-04 2007-06-21 Phoenix Prec Technology Corp Substrate structure embedded method with semiconductor chip and the method for making the same
JP2006269486A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置の製造方法
US8461675B2 (en) * 2005-12-13 2013-06-11 Sandisk Technologies Inc. Substrate panel with plating bar structured to allow minimum kerf width
JP4741383B2 (ja) * 2006-02-17 2011-08-03 富士通セミコンダクター株式会社 電子部品の樹脂封止方法
US20070269929A1 (en) * 2006-05-17 2007-11-22 Chih-Chin Liao Method of reducing stress on a semiconductor die with a distributed plating pattern
WO2007136651A2 (en) * 2006-05-17 2007-11-29 Sandisk Corporation Semiconductor device with a distributed plating pattern
US20070267759A1 (en) * 2006-05-17 2007-11-22 Chih-Chin Liao Semiconductor device with a distributed plating pattern
JP2007335581A (ja) * 2006-06-14 2007-12-27 Renesas Technology Corp 半導体装置の製造方法
JP2008004855A (ja) * 2006-06-26 2008-01-10 Nitto Denko Corp Ｔａｂ用テープキャリア
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008047573A (ja) * 2006-08-11 2008-02-28 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
JP5037071B2 (ja) * 2006-08-29 2012-09-26 新光電気工業株式会社 樹脂封止型半導体装置の製造方法
US7616451B2 (en) * 2006-10-13 2009-11-10 Stmicroelectronics S.R.L. Semiconductor package substrate and method, in particular for MEMS devices
DE102006058010B9 (de) * 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102006062473A1 (de) * 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
KR100849792B1 (ko) * 2007-04-23 2008-07-31 삼성전기주식회사 칩 부품의 제조방법
US8637972B2 (en) * 2007-06-08 2014-01-28 Sandisk Technologies Inc. Two-sided substrate lead connection for minimizing kerf width on a semiconductor substrate panel
KR100878194B1 (ko) * 2007-07-20 2009-01-13 세크론 주식회사 반도체 몰딩 장치
JP4659802B2 (ja) * 2007-09-25 2011-03-30 シャープ株式会社 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法
KR100876899B1 (ko) * 2007-10-10 2009-01-07 주식회사 하이닉스반도체 반도체 패키지
US9117714B2 (en) * 2007-10-19 2015-08-25 Visera Technologies Company Limited Wafer level package and mask for fabricating the same
KR100931295B1 (ko) * 2008-01-24 2009-12-11 세크론 주식회사 전자 부품 몰딩 장치 및 전자 부품 몰딩 방법
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
US20090224412A1 (en) * 2008-03-04 2009-09-10 Powertech Technology Corporation Non-planar substrate strip and semiconductor packaging method utilizing the substrate strip
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
KR100882108B1 (ko) * 2008-06-02 2009-02-06 삼성전기주식회사 칩 부품의 제조방법
CN101621894B (zh) * 2008-07-04 2011-12-21 富葵精密组件(深圳)有限公司 电路板组装方法及电路板预制品
JP2010021275A (ja) * 2008-07-09 2010-01-28 Mitsubishi Electric Corp 半導体装置の製造方法
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
JP5318222B2 (ja) * 2008-11-25 2013-10-16 ロード コーポレイション 光硬化性材料でダイ表面を保護する方法
US7851266B2 (en) * 2008-11-26 2010-12-14 Micron Technologies, Inc. Microelectronic device wafers including an in-situ molded adhesive, molds for in-situ molding adhesives on microelectronic device wafers, and methods of molding adhesives on microelectronic device wafers
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
TWI384603B (zh) 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
JP5119484B2 (ja) * 2009-06-18 2013-01-16 三洋電機株式会社 実装基板およびそれを用いた半導体装置
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
EP2330618A1 (en) * 2009-12-04 2011-06-08 STMicroelectronics (Grenoble 2) SAS Rebuilt wafer assembly
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5666211B2 (ja) * 2010-09-01 2015-02-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 配線基板及び半導体装置の製造方法
US8456021B2 (en) * 2010-11-24 2013-06-04 Texas Instruments Incorporated Integrated circuit device having die bonded to the polymer side of a polymer substrate
US8759153B2 (en) * 2011-09-06 2014-06-24 Infineon Technologies Ag Method for making a sensor device using a graphene layer
US8373269B1 (en) * 2011-09-08 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Jigs with controlled spacing for bonding dies onto package substrates
JP5885332B2 (ja) 2011-10-20 2016-03-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20130071792A (ko) * 2011-12-21 2013-07-01 삼성전자주식회사 Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조
KR101922191B1 (ko) * 2012-03-02 2019-02-20 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US10405434B2 (en) 2013-03-22 2019-09-03 Fuji Electric Co., Ltd. Mounting jig for semiconductor device
JP6217101B2 (ja) * 2013-03-22 2017-10-25 富士電機株式会社 半導体装置の製造方法及び取り付け治具
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
JP6044473B2 (ja) * 2013-06-28 2016-12-14 株式会社デンソー 電子装置およびその電子装置の製造方法
US9449943B2 (en) 2013-10-29 2016-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern
KR20150062556A (ko) * 2013-11-29 2015-06-08 삼성전기주식회사 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법
US9397051B2 (en) 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
JP6194804B2 (ja) * 2014-01-23 2017-09-13 株式会社デンソー モールドパッケージ
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US9711552B2 (en) 2014-08-19 2017-07-18 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules having a silicon substrate, and fabrication methods for such modules
US10043769B2 (en) * 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
US10615092B2 (en) * 2017-02-20 2020-04-07 Shindengen Electric Manufacturing Co., Ltd. Electronic device
KR102696423B1 (ko) * 2019-08-14 2024-08-20 삼성전자주식회사 반도체 장치
US11469149B2 (en) * 2019-11-15 2022-10-11 Semtech Corporation Semiconductor device and method of forming mold degating structure for pre-molded substrate

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
JP2531382B2 (ja) 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JP3066251B2 (ja) * 1994-08-05 2000-07-17 シャープ株式会社 プリント配線基板
JP3214788B2 (ja) * 1994-11-21 2001-10-02 アピックヤマダ株式会社 樹脂モールド装置および樹脂モールド方法
JP2666788B2 (ja) * 1995-10-19 1997-10-22 日本電気株式会社 チップサイズ半導体装置の製造方法
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
KR100469516B1 (ko) * 1996-07-12 2005-02-02 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JPH10244556A (ja) 1997-03-06 1998-09-14 Sony Corp 半導体パッケージの製造方法
JPH10256286A (ja) 1997-03-07 1998-09-25 Nkk Corp 半導体装置の製造方法
JP2971834B2 (ja) 1997-06-27 1999-11-08 松下電子工業株式会社 樹脂封止型半導体装置の製造方法
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
JP3601985B2 (ja) * 1998-10-30 2004-12-15 富士通株式会社 半導体パッケージの製造方法
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
JP2000156435A (ja) * 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
JP3127889B2 (ja) 1998-06-25 2001-01-29 日本電気株式会社 半導体パッケージの製造方法およびその成形用金型
EP0971401B1 (en) * 1998-07-10 2010-06-09 Apic Yamada Corporation Method of manufacturing semiconductor devices and a resin molding machine therefor
US6479887B1 (en) * 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP4234244B2 (ja) * 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
JP2000223608A (ja) * 1999-01-29 2000-08-11 Nec Corp 半導体パッケージ及びその製造方法
JP2000228566A (ja) * 1999-02-04 2000-08-15 Matsushita Electric Ind Co Ltd 集合プリント配線板
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
JP3494586B2 (ja) * 1999-03-26 2004-02-09 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
JP2001135658A (ja) * 1999-11-08 2001-05-18 Towa Corp 電子部品の組立方法及び組立装置
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
JP3738176B2 (ja) * 2000-08-03 2006-01-25 三洋電機株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082103A (zh) * 2009-12-01 2011-06-01 三星电机株式会社 制造电子组件的装置及制造电子组件的方法

Also Published As

Publication number Publication date
US7015069B2 (en) 2006-03-21
US6596561B2 (en) 2003-07-22
JP3619773B2 (ja) 2005-02-16
US20020074650A1 (en) 2002-06-20
US20040164428A1 (en) 2004-08-26
US20050127535A1 (en) 2005-06-16
US20030205797A1 (en) 2003-11-06
US6723583B2 (en) 2004-04-20
KR20020050148A (ko) 2002-06-26
KR100551641B1 (ko) 2006-02-14
SG92821A1 (en) 2002-11-19
US6872597B2 (en) 2005-03-29
TW526598B (en) 2003-04-01
CN1360344A (zh) 2002-07-24
JP2002190488A (ja) 2002-07-05

Similar Documents

Publication Publication Date Title
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1171298C (zh) 半导体器件
US6574107B2 (en) Stacked intelligent power module package
US7429500B2 (en) Method of manufacturing a semiconductor device
CN1155084C (zh) 引线框架及其制造方法、半导体装置及其制造方法
CN101165866B (zh) 一种集成电路封装体及其制造方法
KR100859624B1 (ko) 반도체 장치의 제조 방법
CN1130958A (zh) 多芯片模块
CN1641873A (zh) 多芯片封装、其中使用的半导体器件及其制造方法
CN1723556A (zh) 可叠置的半导体器件及其制造方法
CN1368760A (zh) 半导体设备
CN1536658A (zh) 半导体器件及其制造方法
CN1830083A (zh) 半导体器件及其制造方法
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1574331A (zh) 半导体器件
CN1206497A (zh) 薄膜载带、带载半导体装置组件、半导体装置及其制造方法、封装基板和电子设备
CN1238897C (zh) 半导体装置及其制造方法
JP2006210941A (ja) 半導体装置
TWI734109B (zh) 封裝結構及其製作方法
CN1591863A (zh) 半导体器件、半导体组件及半导体器件的制造方法
CN1661814A (zh) 具有支撑体的感光半导体封装件及其制法
KR100564623B1 (ko) 크랙을 예방하는 반도체 패키지 및 그 제조방법
JP5587464B2 (ja) 半導体装置の製造方法
KR20140039563A (ko) 연성 기재의 패킹 제조 공정 및 그 구조
JP3798303B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: HITACHI SUPERLARGE-SCALE INTEGRATED CIRCUIT SYSTEM

Free format text: FORMER OWNER: HITACHI SUPERLARGE-SCALE INTEGRATED CIRCUIT SYSTEM CO., LTD. HITACHI YONEZAWA ELECTRONICS CO., LTD.

Effective date: 20150806

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: HITACHI,LTD.

Effective date: 20150806

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150806

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Patentee after: Renesas semiconductor packaging and testing solutions Limited by Share Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

Patentee before: HITACHI ULSI SYSTEMS Co.,Ltd.

Patentee before: Renesas semiconductor packaging and testing solutions Limited by Share Ltd.

Effective date of registration: 20150806

Address after: Tokyo, Japan

Patentee after: Hitachi, Ltd.

Patentee after: HITACHI ULSI SYSTEMS Co.,Ltd.

Patentee after: Renesas semiconductor packaging and testing solutions Limited by Share Ltd.

Address before: Tokyo, Japan

Patentee before: Hitachi, Ltd.

Patentee before: HITACHI ULSI SYSTEMS Co.,Ltd.

Patentee before: Hitachi Mihuan Electronics Co.,Ltd.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Co-patentee after: Renesas semiconductor packaging and testing solutions Limited by Share Ltd.

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Co-patentee before: Renesas semiconductor packaging and testing solutions Limited by Share Ltd.

Patentee before: Renesas Electronics Corp.

CX01 Expiry of patent term

Granted publication date: 20051207

CX01 Expiry of patent term