[go: up one dir, main page]

TW526598B - Manufacturing method of semiconductor device and semiconductor device - Google Patents

Manufacturing method of semiconductor device and semiconductor device Download PDF

Info

Publication number
TW526598B
TW526598B TW090128724A TW90128724A TW526598B TW 526598 B TW526598 B TW 526598B TW 090128724 A TW090128724 A TW 090128724A TW 90128724 A TW90128724 A TW 90128724A TW 526598 B TW526598 B TW 526598B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
substrate
manufacturing
pattern
aforementioned
Prior art date
Application number
TW090128724A
Other languages
English (en)
Inventor
Noriyuki Takahashi
Masayuki Suzuki
Kouji Tsuchiya
Takao Matsuura
Takanori Hashizume
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics
Hitachi Ulsi Sys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics, Hitachi Ulsi Sys Co Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW526598B publication Critical patent/TW526598B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

526598 A7
[發明所屬之技術範疇] 本發明和半導體裝置之製造方法及半導體雄值技術相 關 尤其是適用於具有小型封裝（package)構造之半導體裝 置的有效技術相關。 [先前技術] 封裳之外型尺寸和半導體晶片之尺寸大致相等或稍大的 CSP(晶片尺寸封裝，Chip Size Package)等，除了可以獲得 相當於裸晶片（bare chip)安裝之高密度安裝，因為製造成本 也較便且’故攜帶式情報機器、數位相機、筆記型電腦等 小型輕量電子機器區域的需要急速增加。 雖然前述CSP有各種封裝形態，但一般而言，會在配備半 導體晶片之封裝基板的一面裝上焊接凸塊，採用將此焊接 凸塊回流（reflow)焊接於印刷配線基板之表面的球拇陣列 (Ball Grid Array ; BGA)構造。尤其是多銷（pin)薄型 csp 時，以由聚醯亞胺等絕緣帶構成配備著半導體晶片之封裝
基板的TCP(帶載體封裝，Tape Carrier Package)型 BGA(BGA 帶）為主流。又，以絕緣帶為封裝基板之TCP方面，已在曰 本專利特開平7-321248號公報等公開發表。 [發明所欲解決之問題] 然而，本發明者在前述以絕緣帶做為封裝基板之CSP技術 上發現下列問題。 亦即，第1個問題就是很難將其應用於要求高信賴性的製 品上。前述以絕緣帶做為封裝基板之CSP構造時，部份因為 封裝基板之材料為聚醯亞胺等，安裝後之溫度周期性往往 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公豐)
裝 訂
線 526598
低於顧客要求，故無法提升其信賴性等。 第2個問題則是半導體裝置製心表仏成本較鬲。因為封裝基 板材料之聚醯亞胺帶的價格較貴，此外，在前述以絕 做為封裝基板之CSP的製造上，因為是對各個半導體曰片進 行密封的形態，使得單位面積之製品取得數較少，』 單價會更為昂貴等。 i 本發明者依據本發明，從塑造（mold)之觀點對公開發表之 實例進行調查。結果，例如，曰本專利特開平10_256286號 公報就公開發表了以模具之順利脫模為目的，在模具内面 形成覆膜（coating)層而使塑造部脫模的技術。另外，特開平 10-244556號公報也公開發表了以容易取出塑造模具之樹脂 封裝為目的，在脫模薄膜（film)密合於模具内部的狀態，實 施樹脂封裝之成形的技術。而如特開平丨丨^的“號公報則 公開發表了利用薄板（sheet)進行塑造（mold)時，以真空吸引 薄板來防止薄板敏紋的技術。例如曰本專利特開2QQ〇_ 12578號公報上，則發表了基板上配置多數晶片並實施連續 塑造的技術。而日本專利特開2000-138246號公報則是具有 泛用性的塑造模具，在複數之各模塊（block)都裝配著推桿 (ejector pin) 〇 本發明之目的在提供可提升半導體裝置之信賴度的技 術。 、 此外，本發明之目的在提供可以降低半導體裝置之成本 的技術。 本發明之前述目的、其他目的、以及新穎特徵，可從本 -6 -
裝 訂
線 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 526598
說明書及附圖獲得了解。 [課題之解決手段] 針對本專利申請之發明當中，其代表性概要簡單說明如 下。 本發明是將第1面上安裝著複數半導體晶片之第1基板安 f於模具内，前述模具之上模及前述第1基板之第1面間有 薄膜’在W述薄膜以真空吸附於前述模具之狀態下，利用 對别述複數半導體晶片整體的樹脂密封來形成密封構件 後，切斷利用前述薄膜進行模具脫模之前述第〗基板及密封 構件，而獲得複數之半導體裝置。 此外，本發明是將第丨面上安裝著複數半導體晶片之第i 基板安裝於模具内，前述第丨基板第i面背側之第2面以真空 吸附於前述模具之狀態下，利用對前述複數半導體晶片整 體的樹脂密封來形成密封構件後，切斷利用前述薄膜進行 模具脫模之前述第1基板及密封構件，而獲得複數之半導體 裝置。 、同時，本發明以整體密封安裝於具有強對應熱應力之構 造的第1基板第1主面上之複數半導體晶片來形成密封構 件並在進行模具之脫模後，切斷從前述模具脫模之前述 第1基板及密封構件，而獲得複數之半導體裝置。 本發明之前述第1基板的構成上，以和安裝此項之第2美 板相同系列的絕緣材料為主體。 土 本發明之前述第1基板的構成上，以和安裝此項之第2基 板相同熱膨漲係數的絕緣材料為主體。 、 & 本纸張尺度適用中s @家標準(CNS) A4規格(21〇Χ297公爱) 526598 A7
本發明之前述第1及第2基板的構成上，以玻璃·環氧 脂系列的絕緣材料為主體。 [發明之實施形態] 在詳細說明本專利發明之前，先將本專利之用語的意 說明如下。 溫度周期試驗：將被測量半導體裝置重複置於高溫及低溫 下，使其產生尺寸及其他物理性質的變化，是決定其動= 特性及物理傷害之耐久性的試驗。 、 薄長形基板（第1基板）之主面（晶片安裝面：第1面）及背面 (封裝安裝面：第2面），為了方便而將其分類成下列區域。將 形成半導體裝置之區域稱為「半導體裝置形成區域」，而 配置著該半導體裝置形成區域之群體的整個區域稱為「製 扣區域（第1區域）」，製品區域之外周區域則稱為「周邊區 域（第2區域）」。 在下面之實施形態中，為了方便或必要時，會分割成數 個片段或實施形態來進行說明，但除了特別註明以^卜，其 間亚非互相無關’其中一方為另一方之部份或全部的變形 實例、詳細或補充說明等。 此外，在下面之實施形態中，論及要素之數量等（含個 數、數值、量、及範圍）時，除了特別註明時或原理上明顯 限定特定數量時等以外，並未限定為該特定數量，可以為 該數Ϊ以上或以下。 ” *同時，在下面之實施形態中，其構成要素（含要素步驟 等），除了特別註明時或認定原理上明顯必要時等以外，並 -8 · 526598 A7 ____B7 五、發明説明（5 ) 非絕對必要。 同樣的’在下面之實施形態中，論及構成要素等之形狀 及位置關係等時，除了特別註明時或認定原理上明顯必要 時等以外’包含實質上和其形狀等近似或類似之物等在 内。前述數值及範圍也和此項相同。 在說明本實施形態之全部圖面中，具有同一機能者附與 同一符號，且省略重複說明。 此外，本實施形態使用之圖面中，雖然是平面圖，但為 了使圖面容易觀看，有些會附有剖面圖。 下面是以圖面針對本發明實施形態進行詳細說明。 (實施形態1) 圖1為本發明實施形態之一的半導體裝置斜視圖，圖2為 圖1之A1-A1線的剖面圖。 本實施形態之半導體裝置1具有如FBGA(Fine Bitch Grid Array)之構造。此半導體裝置1之封裝基板2以如平面四角形 之薄板構成，且具有基板本體3、在其主面（晶片安裝面）及 背面（封裝安裝面）形成之導體圖案4及焊接抗蝕劑（s〇lder res1St)5、及貫通封裝基板2之主面及背面間之氣孔6、以及 接合於封裝基板2背面側之導體圖案4的凸塊電極7。 在本實施形態中，前述基板本體3採用耐熱性高、相當於 FR-5之玻璃·環氧樹脂的單層板做為材料。因為採用便宜 之玻璃·環氧樹脂的單層板做為基板本體3之材料，可以將 半導體裝置1的製造材料成本降至最低。亦即，可以降低半 導體裝置1的成本。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 526598 A7 一 一______B7 五、發明説明（6 ) ' ' ^ 此外，基板本體3採用和安裝半導體裝置丨之基板一般所 使用之印刷配線基板相同的玻璃·環氧樹脂，故可以緩和 因為封裝基板2及前述印刷配線基板之熱膨漲係數差而對半 導體裝置1之凸塊電極7所造成的壓力。 另外，和以聚醯亞胺帶等構成基板本體3時相比，因為溫 度周期試驗之溫度周期性可以提升為2倍左右或更高，不但 可應用於攜帶式機器及民生用途上，也可應用於產業機器 及〉"L車用途等要求高信賴度之製品的半導體裝置夏。 只是，基板本體3之材料不限於此，而可以有各種變更， 例如，也可以使用BT樹脂或人造纖維不織布等有機系絕緣 材料。不論使用何種材料，只要能具有和前述玻璃·環氧 樹脂相同之效果，同時選擇B 丁樹脂做為基板本體3之料料， 因為具有南熱傳導性，故可提高散熱性。 前述封裝基板2之導體圖案4以如單純之2層構造來構成。 利用此方式，可以將半導體裝置丨之製造材料成本降至最 低，而降低半導體裝置丨之成本。在本實施形態中，前述導 體圖案4具有配線用及虛擬用之2種圖案。此外，在本實施 形態中，配線用導體圖案4含有一般的線圖案、以及和凸塊 電極7、結合線（bonding wire)、穿孔（through hole)等接合之 各種圖案。封裝基板2之主面及背面的配線用導體圖案4， 會通過貫穿封.裝基板2之主面及背面間的穿孔，互相進行電 氣連接。此種配線用及虛擬用導體圖案4，是以對貼附於前 述基板本體3之主面（晶片安裝面）及背面（封裝安裝面）的電 解銅羯（或壓延銅箔）等進行蝕刻來形成，並在其表面實施鎮 -10- 526598 A7 -----—- B7 五、發明説明（7 (Nij、金（Au)電鍍等。設置虛擬用導體圖案4之理由，是為 了提高封裝基板2之主面及背面導體圖案4的密度。關於此 點’後面將進行說明。 前述封裝基板2之主面及背面覆蓋著焊接抗蝕劑（絕緣 膜）5。會除去部份焊接抗蝕劑5使部份前述導體圖案*外 露。此焊接抗蝕劑5也稱為焊接遮罩（s〇lder mask)或阻隔 (stop off)，是使用於封裝基板2之主面及背面特定區域的耐 熱性覆蓋材料，是焊接作業時避免該部份被焊接的抗蝕 劑。焊接抗蝕劑5之主要機能為，防止焊接時不需要焊接之 導體圖案4接觸到熔融焊錫、以及保護焊接部以外之導體圖 案4的保護膜，其他還具有防止導體間之焊接橋接、防止污 染及濕氣、防止受損、耐環境性、防止移動、維持電路間 之絕緣、以及電路及其他部品（半導體晶片（以下簡稱晶片） 或印刷配線基板等）間之短路等機能。因此，焊接抗蝕劑5 是由具有這些機能的絕緣材料所構成。本實施形態之焊接 抗钱劑5的材料，考慮熱膨漲係數而採用環氧系樹脂及丙稀 系樹脂。此外，本實施形態中之焊接抗蝕劑5的覆蓋狀態 (覆蓋面積及厚度等），在封裝基板2之主面及背面為大致相 同。 封裝基板2上設有貫穿其主面及背面的氣孔6。此氣孔6是 在半導體裝置1之組裝步驟（後步驟）中之熱處理前或熱處理 中，把將晶片8固定於封裝基板2之黏接劑9中所含的空隙 (void)及水份等排放至外部。後面會對此氣孔6進行說明。 封裝基板2之背面的配線用導體圖案4上，連黏接凸逸電 -11· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 526598 A7 B7 發明説明（8 極7。凸塊電極7為將半導體裝置1安裝於安裝用基板上、以 及將半導體裝置1及安裝基板之配線進行電氣連接的突起電 極。此凸塊電極7由鉛（Pb)/錫（Sn)合金所構成，其直徑則為 〇·3〜0.5 mm左右。此外，凸塊電極7也可以錫（811)_銀（八幻 系之無鉛焊錫。 此種封裝基板2之總厚（基板本體3、導體圖案4、及焊接抗 餘劑5之厚度的總和）極薄，大約在〇2 mm以下。因此，可
以獲得半導體裝置1之薄型設計。所以，配備此種半導體裝 置1之電子裝置或情報處理裝置等可以獲得小型、薄型、及 輕量化設計。 晶片8以其主面（元件形成面）朝上的狀態安裝於封裝基板2 裝 之主面中央。此晶片8以含有銀（Ag)之糊劑或無銀之絕緣糊 劑等黏接劑9黏貼於封裝基板2之主面。此晶片8之主面形成 微處理器、ASIC、或記憶體等積體電路。晶片8之主面的積 體電路會和設置於晶片8之最上配線層的結合,（b〇nding
pad外σ卩纟而子）為電氣連接。該結合塾會經由接合線丨〇和 封裝基板2之主面的配線用導體圖案4進行電氣連接。結合 線10疋由如直徑25# m左右之金（Au)細線所構成，在封裝基 板2之主面上形成的配線用導體圖案4上，會和焊接抗蝕劑$ 露出之區域相接觸而接合。但是，晶片8之安裝形態並不限 於以結合線10連接之物，如將晶片8經由設於該主面上之凸 塊電極，裝於封裝基板2之主面上，並和封裝基板2之配線 進灯電虱連接，亦即，可採面朝下結合（face d〇wn)安裝形 態。 -12- A7 B7 五、發明説明（9 匕曰曰片8及結合線1〇以覆蓋於封裝基板2之主面的密封構 ^11進㈣封。密封構件以由如環氧樹脂及低分子系樹 月曰構成，其側面則大致和封裝基板2之主面呈垂直。此種半 導體裝置1之總高(安裝基板之安裝面至+導體裝置1之上面 為止的高度）hi為1.2〜1.4 mm。 —下面則針對本實施形態之半導體裝置製造方法所使用的 薄長形基板進行說明。圖3及圖4為薄長形基板12。圖3(昀為 薄長形基板12之主面（晶片安裝面）的平面圖，（…為其背面 (封裝配載面）之平面圖。此外，圖4為圖3之八2_八2線的剖面 圖。圖3雖然是平面圖，電鍍用配線附有剖面圖。 薄長形基板12是由長X寬=40〜60 mm χ 151 mm、厚度 0.2 mm以下之平面略長方形的薄板所構成。此薄長形基板 12為前述封裝基板2之母體，具有前述基板本體3、導體圖 案4、及焊接抗蝕劑5。此薄長形基板12之主面及背面，沿 著橫向2列、沿著縱向9列，配置合計2 χ 9=18個之半導體 裝置形成區域D Α。薄長形基板12主面之各半導體裝置形成 區域DA的虛線是安裝前述晶片8之區域。而各半導體裝置 形成區域DA之相隣境界線也是後面說明的截斷線。 薄長形基板12主面及背面之四周附近的周邊區域上，以 環繞半導體裝置形成區域DA之群體（製品區域）的方式，設 置補強圖案13( 13a、13b、及13 c)。補強圖案13為可確保薄 長形基板12在搬運時等之機械強度、及抑止半導體裝置is 製造時之熱處理所造成的反翹或變形等的構件。設置此補 強圖案13，雖然是極薄之薄長形基板12，也可確保其機械 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 526598
強度，故可安心搬運薄長形基板12。此外，因為可抑止半 導體裝置1在製造時之熱處理所造成的反翹或變形等，故可 確保其平坦性。所以，在後述之密封步驟時可以有良好的 密封，而改良半導體裝置1之廢料率。 若只從確保機械強度的觀點來看，補強圖案13最好能沿 著薄長形基板12之外緣連續形成，此處之補強圖案13(補強 圖案13b除外），則是薄長形基板12之主面及背面的雙方， 依各半導體裝置形成區域DA區分來實施配置。因為半導體 裝置1在製造上之熱處理時，會因為薄長形基板12材料（基 板本體3、導體圖案4、及焊接抗蝕劑5)之熱膨漲係數不同 而使薄長形基板12發生反輕或扭曲等，但該相對較強之熱 應力會施加於半導體裝置區域DA之相瞵區間，因為可以將 其分散及釋放，而可確保薄長形基板12之整體的平坦性。 若不將補強圖案13進行區分，則可能在半導體裝置形成區 域DA之相隣區間的補強圖案13部份發生殘留變形，故也是 為了避免這種現象。而在各半導體裝置形成區域〇八上設置 補強圖案13，除了可確保前述薄長形基板12之整體的平坦 性以外，也可確保實質半導體裝置之各半導體裝置區域da 的平坦性，故可以有良好的樹脂密封，並改善半導體裝置工 之廢料率。另外，因為薄長形基板丨2之截斷線上沒有補強 圖案13a，在戴斷薄長形基板12時，可以防止補強圖案i3a 之導體異物（毛邊）等的發生，故可防止該異物導致短路不良 等。 此補強圖案13由銅箔等構成，和前述導體圖案4在同一步 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(2l〇x 297公袭：) 526598 A7 ________B7 —五、發明説明（11 ) ^~^ - 驟形成。補強圖案13當中，補強圖案13a的形成不是^❹圖 案而為磚狀《圖5為補強圖案13a之要部放大平面圖，圖6為 其A4-A4線之剖面圖。補強圖案13a的構成上，是沿著縱向 及橫向有規則地配置著互相分離之複數矩形微細圖案（第工 圖案）。但是，此補強圖案13a中，沿著橫向相隣之矩形微 細圖案，會以沿著補強圖案13a之縱向互相錯開的方式進行 配置。 補強圖案13a採用磚狀，是使補強圖案13a具有在前述熱 處理時可以伸縮的構造，為了緩和前述熱應力造成的熱收 縮。亦即，利用此方式，可以緩和半導體裝置1在製造步驟 時之熱處理所造成的熱應力，同時可以抑止或防止殘留變 形的發生’故可提升薄長形基板12之平坦性。 然而，補強圖案13a之圖案形狀，基本上只要可以伸縮及 吸收熱應力的形狀即可，並不限於磚狀，而可以有各種變 化，如圖7所示之構造亦可。圖7(a)為補強圖案na之要部放 大平面圖，（b)為⑷之A5-A5線的剖面圖。此外，圖7之⑷ 雖然為平面圖，為了容易觀看圖面，附有導體圖案4之剖面 圖。 圖7所示之補強圖案13a為點狀圖案。但是，此補強圖案 13a的構成上，配置著由去除部份導體膜來形成之複數矩形 導體膜去除區域14。但此補強圖案13a之複數矩形導體膜去 除區域14，在補強圖案13a之橫向也採同一直線上的並列配 置。 雖然圖5及圖7之任一補圖案13a都可獲得前述熱應力相 •15- 本紙張尺度適家標準(CNS)A4規格(210X297公-- 526598 A7 ________B7 五、發明説明（12 ) 關的效果’但從獲得薄長形基板12之機械強度的觀點來 看’最好為圖5所示之圖案。因為圖5之補強圖案13a之構造 中’其橫向相隣接之圖案（導體膜去除區域14、矩形微細圖 案）是沿著補強圖案13a之縱向採互相錯開的配置。而且， 採用前述圖5之補強圖案13a時，其避免殘留變形的效果比 其他構造更好。具有圖5之磚狀圖案構造之補強圖案13a 時’因為構成此補強圖案13a之矩形微細圖案是互相分離， 故不會在補強圖案13a本身殘留變形。 另一方面，前述圖3及圖4之薄長形基板12的主面（晶片安 裝面）上，配置於其縱向之一邊附近的補強圖案13b並未區 分’且不是磚狀而為beta圖案。圖8(a)為補強圖案13b之要 部放大平面圖，（b)為A6-A6線的剖面圖。此外，圖8之（a)雖 然為平面圖’為了容易觀看圖面，附有導體圖案之剖面 圖。 補強圖案13b未區分且為beta圖案，是因為在後述之晶片8 等的密封步驟時，配置該補強圖案13b之部份配置著密封模 具之澆口。亦即，密封樹脂會在直接接觸補強圖案1补之狀 態下流入密封模具之模槽内，若將補強圖案13ί)進行分割並 採網目狀等時，在密封步驟後，會發生薄長形基板12無法 從密封模具上剝離的現象，故目的就是要避免發生此現 象。所以，若是密封模具之澆口採用分割類型，則也可將 此補強圖案13b進行區分。 同時’補強圖案13 c也是以beta圖案形成。因為補強圖案 13 c是具有搬運薄長形基板12時之剛性的部份。圖3之導體 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X 297公爱)
裝 訂
線 -16- 526598 A7
圖案4 m是對配置在半導體裝置形成區域DA上之導體圖案4 實施電鍍處理時，提供電流的圖案。 下面是針對前述薄長形基板12主面及背面之半導體裝置 形成區域DA的導體圖案4配置進行說明。圖9為薄長形基板 12主面之半導體裝置形成區域DA(亦即前述封裝基板2主面 (晶片安裝面））的整體平面圖，圖1〇為圖9之要部放大平面 圖。圖11為薄長形基板12背面之半導體裝置形成區域〇Α(亦 即前述封裝基板2背面（封裝安裝面））的整體平面圖，圖12為 圖11之要部放大平面圖。圖9〜圖12中，為了容易觀看圖 面，附有導體圖案4之剖面圖。 如前面所述，薄長形基板12主面及背面之半導體裝置形 成區域DA(亦即、封裝基板2之主面及背面）上，為了提高導 體圖案4之密度，除了配置配線用導體圖案4a(4)以外，還配 置了虛擬用導體圖案4 b(4)。利用此方式來提高各半導體裝 置形成區域DA之導體圖案4的密度，可以降低半導體裝置1 之製造步驟中的熱處理造成之半導體裝置形成區域〇八内一 亦即封裝基板2内的基板反勉或扭曲等。另外，導體圖案4 的配置狀態（面積、配置位置、及密度等）最好和薄長形基板 12(封裝基板2)主面及背面大致相同。因為利用此方式可以 使其主面及背面間的熱收縮量均一，而可以降低熱造成之 基板反赵或扭曲。利用此方式也可以提高薄長形基板12及 封裝基板2之平坦性。此外，提高導體圖案4之密度，焊接 抗钱劑5比較不容易發生裂痕，可以防止配線用導體圖案4a 之斷線不良。互相隣接之配線用導體圖案4間有虛擬用導體 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 526598 A7 B7 五、發明説明（14 ) 圖案4 ’可以消除相瞵配線用導體圖案4間之浮遊容量，可 以防止誘導干擾的發生。 然而，若導體圖案4之密度過高，基板本體3及焊接抗蝕 劑5之接觸面積變少的結果，雙方構件間之黏接力會降低， 故必須在適當位置對虛擬用導體圖案4 b進行分割。利用此 方式’可以確保基板本體3及焊接抗餘劑5之接觸區域，而 可以提高基板本體3及焊接抗蝕劑5的黏接力◦另外，回流 時，晶片8及薄長形基板12之熱膨漲係數差導致的應力很容 易集中於晶片8裝配區域的周邊，故容易發生焊接抗钱劑5 剝離的現象。所以，儘量減少或不要形成虛擬用導體圖案 面積的構造，可以降低導體圖案4之斷線或焊接抗蝕劑5之 剝離。如圖9〜圖12所示，半導體裝置形成區域〇Α—亦即封 裝基板2之主面及背面的中央，會形成近似平面四角形之大 型虛擬用導體圖案4b。在晶片8(請參閱圖2)背面之對向位置 配置大型虛擬用導體圖案4b，除了可以提高前述導體圖案4 之密度外，也可提升晶片8動作時發生之熱量的擴散性。其 中央之虛擬用導體圖案4上，有規則地配置著複數之圓形導 體膜去除區域14。此導體膜去除區域14是以去除部份導體 膜（銅箔等）來形成。設置此種導體膜去除區域14，可以調整 薄長形基板12(亦即封裝基板2)主面及背面之導體圖案4的配 置密度。因為可以確保基板本體3及焊接抗蝕劑5之接觸區 域’可以提高基板本體3及焊接抗蝕劑5之黏接強度。 此外’圖10之薄長形基板12主面（封裝基板2之主面）的配 線用導體圖案4a當中’平面略長方形的寬邊導體圖案4a 1(4)
裝 訂
-18 526598 A7 B7 五、發明説明（15 2連黏接刖述結合線1〇之圖案部份。而配線用導體圖案如 虽中，平面略楕圓方形的寬邊導體圖案4a2(4)為配置著前述 穿孔之圖案部份。此外，圖u之薄長形基板12背面（封裝基 板2之月面）的配線用導體圖案4a當中，相對寬邊導體圖案 4a3(4)為配置著前述穿孔且連黏接前述凸塊電極7之圖案部 份。 下面是針對前述薄長形基板12主面及背面之半導體裝置 形成區域DA的焊接抗蝕劑5配置進行說明。圖13為薄長形 基板12主面之半導體裝置形成區域DA(亦即前述封裝基板2 主面（晶片安裝面））的整體平面圖，圖14(a)為圖13之中央部 的放大平面圖，（1})為0)之A7-A7線的剖面圖、（c)為（a)構造 所產生之作用的說明圖。圖15為薄長形基板12背面之半導 體裝置形成區域DA(亦即前述封裝基板2背面（封裝安裝面）） 的整體平面圖，圖13、圖14⑷中，為了容易觀看圖面，附 有焊接抗餘劑5之剖面圖。 如前面所述，薄長形基板12主面及背面之半導體裝置形 成區域DA(亦即、封裝基板2之主面及背面）上，會以十分均 一的方式覆蓋著焊接抗蝕劑5。亦即，其主面及背面上會覆 盍著大約相同厚度及相同面積的焊接抗姓劑5。尤其是，為 了使無導體圖案4區域之主面及背面的熱收縮差降至最低， 在無導體圖案4區域也形成焊接抗餘劑5。利用此方式，因 為可以使薄長形基板12(封裝基板2)之主面及背面的熱收縮 量固定’可以減少半導體裝置1之製造步驟中的熱處理造成 之半導體裝置形成區域DA内一亦即封裝基板2内的基板反翹 -19-
526598 A7
526598 A7 B7 五、發明説明（17 基板12之主面的晶片安裝區域上。·晶片8尺寸為長X寬二^ mm X 5 mm〜8 mm X 8 mm、厚度為 0.28 mm左右。 其次，如圖18所示，將晶片8之結合墊及薄長形基板丨2主 面之配線用導體圖案4al以由金等構成之結合線iq進行電氣 連接。此時，使用兼具超音波振動及熱壓著、眾所皆知之 線結合器（wire bonder)。 其後’如圖19及圖20所示，將經過前述線結合步驟之薄 長形基板12移至成形模具16。此時，如前面所述，因為薄 長形基板12為具有剛性之構造，搬運時不必擔心變形或凹 陷專。圖20為和圖19相垂直之面的平面圖。 本實施形態中，成形模具16為可以對薄長形基板12主面 上之複數晶片8整體實施樹脂密封的塑造構造。此密封模具 16之下模16a設有數數之真空吸引孔π。此真空吸引孔17在 密封步驟（從將薄長形基板12裝設於成形模具16開始至以密 封樹脂進行薄長形基板12上之複數晶片8密封為止的步驟） 時’以吸引吸附薄長形基板12背面侧（封裝安裝面），將極薄 之薄長形基板12確實壓住，而且抑止下模i6a之熱導致薄長 形基板12反翹及變形等的孔。 另外，上模16b上設有模槽16c、捲塊16d、及洗口 16e。 模槽16c相當於成形部之樹脂注入區域。在本實施形態中， 配備可以將薄長形基板12之複數晶片8以整體而非分開方式 达、封的大型模槽16c。亦即，模槽16c可以1個模槽i6c容納 複數晶片8。另外，捲塊16d則是，將以後述柱塞頭注入之 成形材料提供給模槽16c為目的，使其殘留於設置於模具内 -21 -
裝 訂
線 526598 A7 B7
五、發明説明 之凹處、或凹處並固化的樹脂部份。澆口 16e則是成形模具 16上將熔融樹脂注入模槽i6c之注入口。此上模i6b上，設 有頂柃18 ’可以對模槽16C實施頂出。此頂桿18是密封步驟 後，將薄長形基板12從成形模具16進行脫模的構件。頂桿 18配置於前述半導體裝置形成區域DA之群體（製品區域）的 外側一亦即，最後切斷後不會殘留於半導體裝置1上的區 域。因為頂桿18頂住薄長形基板12上形成之密封構件並取 出薄長形基板12時，密封構件上會留下頂桿18之痕跡或傷 痕，故為了避免痕跡或傷痕殘留在半導體裝置丨上而採用此 設計。 此成形模具16的實例之一，如圖21及圖22所示。圖21為 成形模具16之整體斜視圖、圖22則為成形模具16之下模16a 的成形面。圖21是以容易觀看方式來展示下模16a及上模 16b之成形面’而非下模i6a及上模i6b之開合狀態。 此處之圖例為，可以1次密封步驟對2片薄長形基板12實 施密封處理之成形模具16 ^下模16a成形面上之橫向的中 央，沿著下模16a之縱向並排配置著複數的茼（p〇t)/柱塞頭 部16f。此筒/柱塞頭部16f的筒為成形材料的供應口，柱塞 頭為將筒内之成形材料注入模槽1 6c内並維持加壓的構成 部。此筒/柱塞頭部16f之列的兩側載置著薄長形基板12。 此下模16a成形面上之薄長形基板12的載置區域，以規則 方式併列配置著複數之前述真空吸引孔17(以黑點標示）。此 真空吸引孔17最好配置於薄長形基板12之平面内、前述半 導體裝置形成區域DA之群體的區域（製品區域）外側。因為 -22- 526598 A7 --——-------- - B7五、發明説明~f 一----：-- 在後述之樹脂密封步驟時，真空吸引薄長形基㈣之背面 可能導致密封樹脂形成小型突起，故其目的在於避免半導 體裝置1上殘留該突起。然而在本實施形態中，部份是因為 薄長形基板之平面尺寸較大，從確實真空吸引薄長形基 板12及確保薄長形基板12之平坦性的觀點，所以在對應薄 長形基板12之橫向中央線（中心線）上之位置也配置著真空吸 引孔17。因為此中心線上相當於後述之切斷區域而為被切 斷的區域，故在密封步驟後之階段立即在該線上形成前述 突起，並不會殘留於最終之半導體裝置丨上、或即使發生殘 留也是不會影響外觀的極小突起。以達到此目的之觀點來 看，以多孔質材料構成下模16a，且對薄長形基板12背面實 施整面之均一真空吸引的構造亦可。此時，因為可以對薄 長形基板12背面之整面進行真空吸引，故不會發生前述之 大起問遞。亦即’可以改善前述突起導致半導體裝置1之廢 料率惡化的情形。 另一方面，在上模16b之成形面上，在橫向之中央沿著上 模16b之縱向並列配置著複數之前述捲塊16(1。且在上模i6b 之成形面上，在捲塊16d列之兩側配置著模槽16c。各捲塊 16d及其兩側之模槽16c會通過洗口 16e進行連通。 其次如圖23所示，在下模16a之成形面上載置薄長形基板 12後，將下模16a之溫度設定為如175 °C左右，對薄長形基 板12實施20秒左右之預熱處理。此處理的目的在於使熱造 成之薄長形基板12的變形穩定下來等。 如前面所述，本實施形態中，薄長形基板12採用不易因 -23-
裝 訂
線 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 526598
為熱應力等而發生反翹、扭曲、及變形等（以下簡稱為反翹 等）的構造。利用此方式，在將薄長形基板12裝載於成形模 具16上時，可以減少因為熱傳導性機構而使薄長形基板12 發生别述之反翹專。而且，如前面所述，不但可以確保薄 長形基板12整體之平坦性，也可確保各半導體裝置形成區 域DA單位的平坦性。 其次，如圖24所示，在將下模16a及上模16b之溫度設定 為175°C左右之狀態下，利用真空吸引孔17吸附薄長形基板 12之背面，使薄長形基板12及下模16a之成形面互相密合。 此時，在本實施形態中，因為前述薄長形基板12的厚度極 薄，可以對薄長形基板12實施良好之真空吸引。在本實施 形態之密封處理時，採對薄長形基板12之背面進行真空吸 引的方式，故可更進一步減少前述熱處理造成的前述反翹 等。因此，雖然因為增加製品取得個數之要求而導致薄長 形基板12之平面積更為擴大、或因為半導體裝置之薄型化 要求而導致薄長形基板12的厚度必須更薄時，也可以在不 會發生前述熱處理造成之前述反翹等，且確保薄長形基板 12正體及各半導體裝置形成區域da之平坦性的狀態下，實 施樹脂密封。又，圖24以後之真空吸引孔17上所示的箭頭 代表真空吸引的方向。 黏接，如圖25所示，在維持前述溫度及真空吸引處理之 狀態下，將環氧系樹脂及低分子系樹脂等注入上模i6b之模 槽16c内，並對薄長形基板12主面之複數晶片8及結合線⑺ 等灵％整體岔# ’可以在薄長形基板12之主面側形成内含 :297公釐）
裝 訂
線 -24- 526598 A7 B7 五、發明説明（21 ) ~ 複數晶片8之一體立方形的密封構件u。此時，在本實施形 悲中，因為薄長形基板12具有高平坦性，而可以獲得平準 之樹脂密封。所以，可以降低半導體裝置丨之外觀不良的發 生率，改善半導體裝置1之廢料率。其次，如圖26所示，將 刖述下模16a及上模16b之溫度保持前述狀態，上模16b之頂 桿18會頂向模槽16c侧，將具有密封步驟後之密封構件^的 薄長形基板12從成形模具16中取出。此階段之密封構件i i 内含複數之晶片8。各半導體裝置形成區域之相隣間隙會被 密封構件11完全充填。 其次，如圖27所示，對準焊接凸塊7並連接於薄長形基板 12背面之各半導體裝置形成區域da的配線用導體圖案4 (4a3)。為了將焊接凸塊7A連接於導體圖案4，應以工具 (tool)19固定預先形成孔狀之複數焊接凸塊7A，在此狀態 下，將焊接凸塊7A浸入焊劑（fiux)槽内，使其表面附著焊劑 後，利用焊劑的粘著力同時將分別對應各焊接凸塊7A之導 體圖案4(4a3)暫時固定。 前述焊接凸塊7Α為鉛/錫合金，其直徑約為〇.5 mm。烊接 凸塊7A可以將份内之半導體裝置形成區域〇八内之焊接 凸塊7A同時連接，但從提高凸塊連接步驟之生產率的觀點 來看’最好將複數之半導體裝置形成區域da的焊接凸塊7A 整體連接。此時，因為使用面積較大之工具19，若薄長形 基板12發生反翹或變形寺，會發生部份焊接凸塊7八無法連 接於導體圖案4上的問題。相對於此，本實施形態中，因為 到目刚為止之步驟，薄長形基板12所發生的反翹及變形等
-25- 526598
極小，故可以將複數之半導體裝置形成區域DA的複數焊接 凸塊7A整體，以良好精度同時連接於與其相對應之複數的 導體圖案4(4a3)上。另外，在載置焊接凸塊時，也考慮到反 翹及變形之誤差程度，而採用擁有強制鉗住薄長形基板12 使其維持平坦性之機構的裝置，故可以有精度良好的連 其後，對焊接凸塊7A進行235± 左右之加熱回流使其 固定於導體圖案4(4a3)上，如圖28所示，在形成凸塊電極7 後，以中性洗劑等去除殘留於薄長形基板12之表面上的焊 劑殘渣等，即完成凸塊連接步驟。 其次，只要切斷前述薄長形基板12，#可獲得複數個前 述圖1及圖2所示的半導體裝置丨。從薄長形基板12獲得半導 體裝置1時，如圖29所示，和將半導體圓片分割晶片㈣ 同，以切粒片（dice cutting blade)2〇從薄長形基板12之背面 切斷薄長形基板12。 如上面所述，在本實施形態中，以整體模組為前提來提 升薄長形基板12之單位面積的製品取得數，而可以降祗薄 長形基板12之單價。另外，成形模具16方面，因為不需要 多種形狀之模具，故可降低原價。且因為整體多數加：處 理可以跨越複數步驟，故可以降低半導體裝置1之製造成 〇 其次，圖30及圖31為具有此種方式製造之半導體裝置工之 電子裝置的實例。圖30為電子裝置21之部份平面圖，圖η 則為其側面圖。 -26 -
裝 訂
526598
電子裝置2 1為記憶卡。然而，本實施形態之半導體裝置工 適用實例並不限於記憶卡，而可以應用於各種用途，例 如，可以應用於構成邏輯電路之物、或配置於一般印刷配 線基板並構成特定電路之物。
構成電子裝置21之安裝基板22，其基板本體和前述半導 體裝置1之封裝基板2相同，如由玻璃環氧樹脂構成，其主 面（封裝安裝面）上，複數之FBGA型半導體裝置i介著凸塊電 極7，以其背面（封裝安裝面）朝著安裝基板21之主面（封裝安 裝面）的狀態進行安裝。因為安裝基板22之構成材料和半導 體裝置1之封裝基板2的基板本體3之材料相同，可以降低半 導體裝置1及安裝基板22之熱膨漲係數差，因而減少係數差 裝 導致之熱應力的發生，並進而提升複數之半導體裝置丨的安 裝信賴度。 此處’在各半導體裝置1上形成如DRam(動態隨機記憶 體.Dynamic Random Access Memory)、SRAM(靜態隨機記 憶體：Static Random Access Memory)、或快閃記憶體 (EEPROM: Electric Erasable Programmable Read Only Memory)等記憶體電路。半導體裝置i之記憶體電路會經由 其背面（封裝安裝面）之凸塊電極7和安裝基板22之配線進行 電氣連接，利用此方式，在安裝基板22上整體形成特定容 量之記憶體電路。 此外，安裝基板22之主面上安裝著TQFP(Thin Quad Flat Package)型的半導體裝置23。此半導體裝置23經過從該封裝 本體之四侧面突出的gal wing狀的導線，和安裝基板22之配 -27- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 526598
發明説明 線進行電氣連接。此半導體裝置1會組合於前述安裝基板22 上形成之特定容量的記憶體電路，並且有控制該記憶體電 路之動作的機能。安裝基板22之一端，沿著邊緣並列配置 著複數之外部端子24。此外部端子24和前述安裝基板22上 之配線進行電氣連接’具有將安裝基板22上形成之特定容 量的記憶體電路、以及外部裝置進行電氣連接的機能。此 外，半導體裝置1、23之整體高度大致相同。 (實施形態2) 本實施形態2中說明前述半導體裝置之另一種製造方法實 例。圖32及圖33是將前述薄長形基板12置入成形模具16之 狀悲。此外’圖33為和圖32垂直相交之平面的剖面圖。 在本實施形態中，成形模具16設有層壓板（laminate)機構 4 25 °層壓板機構部25具有層壓板薄膜（iaminate fiim)25a& 捲取薄膜用之捲轴（reel)25b。層壓板薄膜2:5a的大小大約可 覆蓋上棋16b2之模槽16c的内壁面整體，由高财熱性之絕緣 膜所構成，介於成形模具16之下模I6a2及上模16b2之間。 本實施形態中，成形模具16之下模16a2未設真空吸弓丨 孔。下模之其他部份的構造，和前述實施形態1說明·之下模 相同。另外，本實施形態中，上模16b2配置著複數的真空 吸引孔26。此真空吸引孔26是實施樹脂密封處理時，將前 述層壓板薄膜25a吸附於上模I6b2之模槽16c側。因為大致 相同的理由，此真空吸引孔26之平面位置會和在前述實施 形態1之下模16a2上形成之真空吸引孔26(請參閱圖19〜圖 22)的位置相同。亦即，真空吸引孔26最好配置於薄長形基 -28- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)
裝 訂
526598 A7 _________B7 五、發明説明（25~^ ' —-— 板12之製品區域外側的區域。因為考慮樹脂密封步驟之真 空吸引時真空吸引孔26可能導致密封樹脂上形成小型突起 (孔痕），為了避免發生此現象而採取此方式。然而，在本杂 施形態中，部份是因為整體密封薄長形基板12上之全呻j 片8而使模槽W之面積較大，故真Μ引必㈣不會使: 壓㈣膜25a產生敵紋等之方式。例如，在對應薄長形練 12之橫向中央線（中心線）的位置上配置真空吸引孔％亦可。 因為此中心線相當於切斷區域而會被切斷，即使在密封步 驟後立即在該線上形成前述孔痕，最後仍不會殘留在半導 體裝置1上、或雖然會殘留但為不會影響外觀之極小孔痕。 從達到此目的的觀點而言，只要以多數孔構造或多孔質材 料來構成前述上模16b2，且可以對層壓板薄膜25a之上面整 體進行大約均一之真空吸引的構造即可。此時，因為可以 對層壓板薄膜25a之上面整體進行真空吸引，故可改善前述 孔痕造成之半導體裝置1的廢料率。另外，上模16b2上未設 頂桿。後面會針對此點進行說明。上模之其他部份的構 造，和前述實施形態1說明之上模相同。 首先，如圖34所示，將薄長形基板12載置於如前面所述 之成形核:具16的下模16a2成形面上，和前述實施形態1 一 樣，將下模16a2之溫度設定為如175°C左右，對薄長形基板 12實施20秒左右之預熱處理。此處理的目的在於使熱造成 之薄長形基板12的變形穩定下來等。 本實施形態中，薄長形基板12採用不易因為熱應力等而 發生前述反翹等的構造，將薄長形基板12裝载於成形模具 -29- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）
裝
526598
16上時’可以減少因為熱傳導性機構而使薄長形基板。發 生前述反翹等。而如前面所述’不但可以確保薄長形 基板12整體之平坦性，也可確保各半導體裝置形成區域da 單位的平坦性。 其次，如圖35所示，將下模16a2及上模16b2之溫度設定 為175°C左右後，利用真空吸引孔26吸附層壓板薄膜25&之 上面（上模16b2之對向面），使層壓板薄膜25a和上模互
相密合。又，圖35以後之真空吸引孔26上所示的箭頭代表 真空吸引的方向。 裝 黏接，如圖36所示，在維持前述溫度及真空吸引處理之 狀悲下，將環氧系樹脂及低分子系樹脂等之密封樹脂注入 上模16b2之模槽16c内，並對薄長形基板12主面之複數晶片 8及結合線10等實施整體密封，可以在薄長形基板12之主面 側形成内含複數晶片8之一體立方形的密封構件〗丨。此時， 和前述實施形態1相同，因為薄長形基板12具有高平坦性， 而可以獲得平準之樹脂密封。所以，可以降低半導體裝置工 之外觀不良的發生率，改善半導體裝置}之廢料率。此外，
圖36中之箭頭為真空吸引的方向。 其次’如圖37所示，將前述下模I6a2之溫度保持前述狀 態，停止對層壓板薄膜25a之真空吸引，利用層壓板薄膜 25a之張力，在密封步驟後將具有密封構件u之薄長形基板 12從成形模具16中取出。此時，上模I6b2之模槽16c内壁 面、及密封構件11之表面間存在層壓板薄膜25a，上模I6b2 及密封構件11不會直接接觸，將密封構件11從模槽16(：取 -30- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 526598 A7
時’因為疋對密封構件11之表面的面而非點施加力量等 可以較小的力量將密封構件11從上模16b2上剝離。所以， 本實施形態中，因為沒有必要在上模16b2上設置以取出密 封後之薄長形基板12為目的的頂桿，故可以有效應用薄長 形基板12(密封構件11)側之頂桿配置區域。同時，因為可以 提高密封構件11及上模16b2之脫模性，故可以有更大型的 樹脂密封。而且，因為可以減少成形模具16内之清理頻 率，而可降低半導體裝置1之製造成本。此後之步驟和前述 實施形態1的說明相同，故在此省略其說明。 (實施形態3) 本實施形態3中說明前述半導體裝置之另一種製造方法實 例。圖38是將前述薄長形基板12置入成形模具16之狀態。 在本實施形態3中，成形模具16内設有前述實施形態2中 所明之層壓板機構部25。成形模具16之下模16a的構造和前 述實施形態1之說明相同。亦即，下模16a配置之複數真空 吸引孔17和前述實施形態1相同。另外，上模16b2則和前述 實知*形態2之說明相同。亦即’上模16b2配置的複數真空吸 引孔26和前述實施形態2相同。 首先，如圖39所示，將薄長形基板12載置於如前面所述 之成形模具16的下模16a成形面後，將下模I6a2之溫度設定 為如175 C左右’對薄長形基板12實施20秒左右之預熱處 理。此處理的目的在於使熱造成之薄長形基板12的變形穩 定下來等。本實施形態中，也和前述實施形態1及2 一樣， 因為減少薄長形基板12之前述反翹等，可以確保薄長形基 -31 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 526598 A7 B7 五、發明説明（28 ) 一----- 板12整體之平坦性、各半導體裝置形成區域da單位的 性。 - 其次，如圖40所示，將下模16a2及上模16b2之溫度設定 為175 C左右後，利用真空吸引孔17吸附薄長形基板以。此 時二即使在本實施形態中，因為薄長形基板12極薄，可以 對薄長形基板12有良好的真空吸引。如上面所述，在本實 鈿形怨中實施密封處理時，是對薄長形基板12之背面實施 真空吸引，故可減少前述熱處理導致之前述反翹等。、所 以，即使因為增加製品取得個數要求而必須擴大薄長形基 板12之平面積時、或是因為半導體裝置之薄化要求而必須 減少薄長形基板12之厚度時，也不會發生前述熱處理導致 之反翹等，可以在確保薄長形基板12整體及各半導體裝置 形成區域DA之平坦性的狀態下，實施樹脂密封。又，圖4〇 以後之真空吸引孔17上所示的箭頭代表真空吸引的方向。 其次，如圖41所示，將下模16a及上模16b2之溫度設定為 175 C左右後，且維持下模16a之真空吸引狀態，利用真空 吸引孔26吸附層壓板薄膜25a之上面（上模161)2之對向面）， 使層壓板薄膜25a和上模16b2互相密合。又，圖4丨以後之真 空吸引孔26上所示的箭頭代表真空吸引的方向。 / 黏接，如圖42所示，在維持前述溫度及真空吸引處理之 狀態下’將環氧系樹月旨及低分子系樹脂等之密封樹脂注入 上模16b2之模槽16c内，並對薄長形基板12主面之複數晶片 8及結合線10等實施整體密封，可以在薄長形基板12之主面 側形成内含複數晶片8之一體的密封構件丨丨。此時，和前述 -32- 本纸張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 一 ------ 526598 A7 B7 五 、發明説明（29 實施形態1相同，因為薄長形基板12具有高平坦性，而可以 獲得平準之樹脂密封。所以’可以降低半導體裝L之外觀 不良的發生率，改善半導體裝置i之廢料率。 其次，如圖43所示，將前述下模咖之溫度保持前述狀 悲，和前述實施形態2相同，停止對層壓板薄膜25&之真* 吸引:利用層壓板薄膜25a’在密封步驟後將具有密封構= 11之薄長形基板12從成形模具16中取出。此時，因為和前 述實施形態2相同之理由，可以較小的力量將密封構二 上模16b2上剥離。所以，本實施形態中，和前述實施形離2 相同’因為沒有頂桿’故可以有效應用頂桿配置區域，同 時，因為可以減少成形模具16内之清理頻率，而可降低半 導體裝置1之製造成本。此外，本實施形態可以抑制或防止 熱造成薄長形基板12的反翹等，且可提升密封構件u之脫 模性，因而減少阻礙薄長形基板12及密封構件丨丨之大型化 的因素’故薄長形基板12及密封構件11可以更為大型化。 所以，可以增加從1個薄長形基板12取得之半導體裝置工的 數量、及肖加可以裝配於半導體裝置形成區域内之晶片的 個數。因而可以更進—步降低半導體裝置！之成本且提高性 能。此後之步驟和前述實施形態〖的說明相同，故在此省略 其說明。 (實施形態4) 本實施形態中’說明前述半導體裝置之構造的變形例。 圖44為本乃發明之其他實施形態的半導體裝置ι之剖面圖。 圖中 有氣孔，以和硬糊劑材料或樹脂密封材料類似 -33- 本紙張尺度適财® @家標準χ 297公釐) 裝 訂
526598 A7 B7 五、發明説明（30 ) — --- 貝料之樹脂糊劑等構成的黏接劑9來固定晶片8，而為可對 應高溫循環之製品。 此外，圖45也是其他實施形態之半導體裝置丨的剖面圖。 在圖5中為了不易受到焊接抗姓劑5之熱收縮的影響而減 少部份焊接抗蝕劑5，而提升其溫度循環性之製品。 (實施形態5) 本κ加形悲為刚述薄長形基板之構造的變形例。 圖46為薄長形基板12之變形例的平面圖。圖46⑷為薄長 =基板12之晶片安裝面、（b)為其背面之封裝安裝面。為了 容易觀看圖面，附有部份剖面圖。 本實施形態中，補強圖案13a和前述實施形態丨相同，採 取^著薄長形基板12之外緣進行複數分割的配置方式。然 而，在本實施形怨中，補強圖案13a〜13c(l3)全部以圖 案來構成。此時，也和前述實施形態丨相同，除了可確保薄 長形基板12之機械強度，還可抑制半導體裝置丨製造時之熱 處理導致的反輕及扭曲#，因可確保其平坦性，故密封步 驟時可以有良好的密封，並改善半導體裝置丨之廢料率。另 外，因為分區配置補強圖案13a，和前述實施形態i相同， 因為可以將薄長形基板12上之半導體裝置區域〇八的相瞵區 間承受之相對較強的熱應力進行分散及釋放，故可確保薄 長形基板12之整體的平坦性。且可抑制或防止補強圖案13& 上發生殘留變形。同時，因為可以確保薄長形基板12之各 半導體裝置形成區域DA的平坦性，而可以有良好的樹脂密 封，進而改善半導體裝置丨之廢料率。另外，因為薄長形基 -34- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公复) 五、發明説明（31 ) 板12之截斷線上沒有補強圖案13a，在戴斷薄長形基板 時，可以防止補強圖案13a之導體異物（毛邊）等的發生，故 可防止該異物導致短路不良等。 (實施形態6) —本實施形態為|述薄長形基板之構造的變形例。圖”為 薄，形，板12之變形例的平面圖。圖47⑷為薄長形基板匕 之曰曰片女裝面、（b)為其背面之封裝安裝面。為了容易觀看 圖面，圖46附有部份剖面圖。 本實施形態中，薄長形基板12之主面及背面的長邊附近 之周邊區域配置著補強圖案13d(13)。而薄長形基板12之主 面及背面的短邊附近之周邊區域則配置著補強圖案 13e(13) 。 ^ 7強圖案13d在半導體裝置形成區域DA間並未實施區分， 而是沿著薄長形基板12之縱向連續配置。此補強圖案ud的 形成和前述實施形態1相同，為磚狀圖案。即使此時，只要 是可以伸縮的構造，就不限於碑狀而可以有各種變化，例 如前述實施形態1之點狀亦可。另外，補強圖案13e則是沿 著薄長形基板12之橫向磚狀連續配置。此補強圖案i3d及 13e是以和前述實施形態！之補強圖案13a等相同之導體材料 (銅箔等）所構成。 丨 本實施形態和前述實施形態一樣，除了可確保薄長形美 板12之機械強度，且補強圖案13d因為採用前述熱處理時可 伸縮之構造，可以缓和半導體裝置丨製造時之熱處理導致的 熱應力，且可抑制或防止殘留變形，故可進一步確保薄長 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） -35- 526598 A7 B7
五、發明説明（32 形基板12之平坦性。 以上是本發明者針對本發明之實施形態進行具體說明， 然而，本發明並不限於前述實施形態，只要在不違背其要 旨之範圍内，可以進行各種變更。 例如，前述實施形態1〜3、5、及6中，採用在封裝基板 (半導體裝置形成區域）之中央配置1個氣孔的構造，然而， 並不限定只能採取此方式，也可設置複數個氣孔。 此外，前述實施形態1中，對複數之半導體晶片進行整體 =樹脂密封時，是以真空吸引方式將薄長形基板吸附於下 杈，然而，不採用真空吸引而採用一般之樹脂密封亦可。 此時，如前面所述，因為薄長形基板為對熱應力具有強對 應力之構造，故可在確保平坦性之狀態下進行樹脂密封。 从上之說明 疋針對將本發明者之發明應用於發明： 景一利用分野之FBGA型半導體裝置，然而，其應用不未, 到限定，也可應用於如CSP ' BGA、及LGA(Land Gn Array)型之半導體裝置和其製造方法上。 [發明之效果] 在本專利申請所發表之發明當中，_對其代表製品可声 得之效果進行簡單說明，則如下所示。 又 ⑴依據本發明，將第！面上安裝著複數半導體晶片之第^ 基板載置於模具内’在對前述複數半導體晶片進行整體 脂密封來形成密封構件後，分割從前述模具取出之前述第^ 基板及密封構件而得到複數半導體裝置，因為可以增加單 位面積之製品取得數，故可降低半導體裝置之製造成本。 -36- 本紙張hit财目S緖準 526598 A7
發明説明 (2)依據本發明，以和安裝著前述第1基板之第2基板具有 相同熱膨漲係數的絕緣材料為主體來構成前述第1基板，可 以提升半導.體裝置之信賴度。 [圖式·之簡要說明] 圖1為本發明之一種實施形態的半導體裝置斜視圖。 圖2為圖1之A1 - A1線的剖面圖。 圖3(a)為圖1之半導體裝置製造步驟所使用之薄長形基板 主面的平面圖，（b)為（a)之背面的平面圖。 圖4為圖3之A2-A2線的剖面圖。 圖5為薄長形基板之補強圖案的要部放大平面圖。 圖6為其A4-A4線之剖面圖。 圖7(a)為圖3薄長形基板之補強圖案的其他變形例之要部 放大平面圖，（b)為（a)之A5-A5線的剖面圖。 圖8(a)為圖3薄長形基板之補強圖案的要部放大平面圖， (b)為（a)之A6-A6線的剖面圖。 圖9為圖3薄長形基板主面之半導體裝置形成區域的導體 圖案實例之平面圖。 圖10為圖9之要部放大平面圖。 圖11為圖3薄長形基板背面之半導體裝置形成區域的導體 圖案實例之平面圖。 圖12為圖π之要部放大平面圖。 圖13為圖3薄長形基板主面之半導體裝置形成區域的絕緣 膜圖案實例之平面圖。 圖14(a)為圖13之中央部的放大平面圖，（1))為（^之 -37- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公爱)
裝 訂
526598 A7
線的剖面圖、（c)為（a)構造所產生之作用的說明圖。 圖15為圖3薄長形基板背面之半導體裝置形成區域的絕緣 膜圖案實例之平面圖。 ' 圖16為本發明一實施形態之半導體裝置製造步驟中的薄 長形基板剖面圖。 圖17為繼圖16之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖18為繼圖17之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖19為繼圖18之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖20為和圖19互相垂直之面的剖面圖。 圖21為本發明一實施形態之半導體裝置製造步驟所使用 之成形模具一例的說明圖。 圖22為圖21之成形模具下模的成形面要部放大平面圖。 圖23為繼圖19之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖24為繼圖23之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖25為繼圖24之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖26為繼圖25之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖27為繼圖26之後而為半導體裝置製造步驟中的薄長形 -38 -
本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 35 ) - -- 526598 A7 基板剖面圖。 圖28為繼圖27之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖29為繼圖28之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖30為安裝著本發明一實施形態之半導體裝置的安裝基 板平面圖。 圖31為圖30之侧面圖。 圖32為本發明其他實施形態之半導體裝置製造步驟中的 薄長形基板剖面圖。 圖33為和圖32互相垂直之面的剖面圖。 圖34為繼圖32之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖35為繼圖34之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖36為繼圖35之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖37為繼圖36之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖38為本發明其他實施形態之半導體裝置製造步驟中的 剖面圖。 圖39為繼圖38之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖40為繼圖39之後而為半導體裝置製造步驟中的薄長^ -39-
本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 526598 A7 B7
五、發明説明（36 基板剖面圖。 圖41為繼圖40之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖42為繼圖41之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖43為繼圖42之後而為半導體裝置製造步驟中的薄長形 基板剖面圖。 圖44為本發明其他實施形態之半導體裝置的剖面圖。 圖45為本發明其他實施形態之半導體裝置的剖面圖。 圖46(a)為圖1半導體裝置製造步驟使用之薄長形基板變形 例的主面平面圖，（b)為（a)之背面的平面圖。 圖47(a)為圖1半導體裝置製造步驟使用之薄長形基板其他 變形例的主面平面圖，（b)為（a)之背面的平面圖。 [元件符號之說明] 1 半導體裝置 2 封裝基板 3 基板本體 4 導體圖案 4m 導體圖案 5 焊接抗蝕劑（保護膜） 6 氣孔 7 凸塊電極 8 半導體晶片 9 黏接劑 -40- 本紙張尺度適财國@家鮮(CNS) Μ規格(_ χ 29?公爱) 526598 A7 B7 五、發明説明（ 37 ) 10 結合線 11 密封構件 12 薄長形基板（第1基板） 13、13 a 〜e 補強圖案 14 導體膜去除區域 15a〜15c 抗蝕劑去除區域 16 成形模具 16a、16a2 下模 16b 、 16b2 上模 16c 模槽 16d 捲塊 16e 澆口 16f 筒/柱塞頭部 17 真空吸引孔 18 頂桿 19 工具 20 切粒片 21 電子裝置 22 安裝基板 23 半導體裝置 24 外部端子 25 層壓板機構部 25a 層壓板薄膜 25b 捲軸 -41 - 本纸張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) 526598 A7 B7 五、發明説明（ 38 ) 26 真空吸引孔 DA 半導體裝置形成區域 -42-本紙張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐)

Claims (1)

  1. 526598 Λ-巳 β.利 專請 ABCD 六、申請專利範圍 ~一^^— 1· 一種半導體裝置之製造方法，其特徵為具有下列步驟； U)在第1基板之第丨面上安裝複數半導體晶片的步驟、 (b) 以相對於前述第丨面之第2面朝向模具之下模的^狀態 下、以及前述第1面之複數半導體晶片置入模具之一 個模槽内的狀態下，將前述安裝著複數半導體晶片 之第1基板安裝於前述模具内之步驟、 (c) 在前述模具之上模、與前述第丨基板之第丨面間存在 薄膜（film)的狀態下，在將前述薄膜真空吸附於前述 上膜，且在將上述第1基板之第2面真空吸附於前述 _模具之下模的狀態下，將前述複數半導體晶片同時 以樹脂密封之方式形成密封構件的步驟、 (d) 使用前述薄膜實施自前述模具之前述密封材料脫模 的步驟、 (e) 切斷前述第丨基板及密封構件並切割出各半導體裝置 的步驟。 2·如申請專利範圍第1項之半導體裝置的製造方法，其中 前述第1基板之前述第丨及第2面上，配置著具有複數半 導體裝置形成區域之群體的第！區域、及其外側的第2區 域，且前述第2區域設有補強圖案。 3·如申請專利範圍第2項之半導體裝置的製造方法，其中 前述補強圖案為分割配置。 4. $申請專利範圍第3項之半導體裝置的製造方法，其中 則述補強圖案（配置’為針對前述各半導體裝置形成區 域進行分割。 本纸張尺度適财關家標準(CNS) Α4祕(21Gx^^ 526598 申請專利範圍 A B c D 如申請專利範圍第2項中之任一項之羊導體裝置的製造 方法，其中前述補強圖案當中，特定之補強圖案為沿著 前述第1及2面的可伸縮圖案構造。 6·如申請專利範圍第5項之半導體裝置的製造方法，其中 前述特定補強圖案由相互分離之複數第丨圖案所構成， 且和前述補強圖案以橫向相接之第1圖案，會沿著前 述補強圖案之縱向以互相錯開方式配置。 7.如申請專利範圍第5項之半導體裝置的製造方法，其中 前述特定補強圖案由相互分離之複數第1圖案所構成， 且和前述補強圖案以橫向相接之第1圖案，會沿著前 述補強圖案之縱向以互相錯開方式配置。 8 ·如申請專利範圍第1項之半導體裝置的製造方法，其中 前述第1基板之第1及第2面上，設置配線用之導體圖 木、以及在的述導體圖案之區域以外的區域配置虛擬用 導體圖案。 9·如申請專利範圍第8項之半導體裝置的製造方法，其中 前述虛擬用導體圖案為分割配置。 1 〇·如申請專利範圍第8項之半導體裝置的製造方法，其中 前述第1面 '第2面、或兩面之半導體裝置形成區域中央 配置著虛擬用導體圖案。 1 1·如申請專利範圍第8項之半導體裝置的製造方法，其中 以前述第1面及第2面之導體圖案互相接近的配置狀態對 各面進行導體圖案之配置。 12·如申請專利範圍第i項之半導體裝置的製造方法，其中 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) -2 - 526598 AS B8 C8 -----^__ _ D8 六、申請專利範圍 覆蓋於前述第1基板之第丨面及第2面的絕緣膜也設置於 我配線用導體圖案的區域。 13·如申請專利範圍第12項之半導體裝置的製造方法，其中 以覆蓋於前述第丨面及第2面之絕緣膜覆蓋狀態互相接近 勺方式在各面設置保護膜。 1 4·如申請專利範圍第1項之半導體裝置的製造方法，其中 則遮第1基板之複數半導體裝置形成區域的各區域，設 有貫通前述第1面及第2面間的孔，且以去除前述第1面 上 < 前述孔周圍的部份絕緣膜來形成屏障（dam)區域。 15· —種半導體裝置之製造方法，其特徵為具有下列步驟； (a) 在第1基板之第1面上安裝複數半導體晶片的步驟、 (b) 以相對於前述第1面之第2面朝向模具之下模的狀態 下、以及前述第1面之複數半導體晶片置入模具之一 個模槽内的狀態下，將前述安裝著複數半導體晶片 之第1基板安裝於前述模具内之步驟、 (C)以將前述第i基板之前述第2面朝向模具下模的真空 吸附狀態，對前述複數半導體晶片整體實施樹脂密 封、形成密封構件之步驟、 (d)切斷前述第！基板及前述密封構件並切割出各半導體 裝置的步騾。 1 6 ·如申請專利範圍第丨5項之半導體裝置的製造方法，其 中’前述（b)步驟後、前述（c)步驟前，具有對前述第1基 板實施特定時間加熱之步驟。 1 7·如申請專利範圍第丨5項之半導體裝置的製造方法，其 本纸張尺度適用中國國豕標準(CNS) A4規格(210X297公嫠） -3- 526598 A8 B8 C8 D8 申請專利範圍 中，前述（C)步驟後、前述（d)步驟前，具有將複數之凸塊 (bump)同時分別接合至前述第1基板第2面之複數半導體 裝置形成區域的複數配線用導體圖案上的步驟。 1 8 ·如申請專利範圍第15項之半導體裝置的製造方法，其 中’利述第1基板之前述第1及第2面上，配置著具有複 數半導體裝置形成區域之群體的第1區域、及其外側的 第2區域’且前述第2區域設有補強圖案。
    1 9·如申請專利範圍第丨8項之半導體裝置的製造方法，其 中’前述補強圖案為分割配置。 20·如申請專利範圍第19項之半導體裝置的製造方法，其 中，前述補強圖案之配置，為針對前述各半導體裝置形 成區域進行分割。 2 1 ·如申凊專利範圍第18、19、及2 0項中之任一項之半導體
    裝置的製造方法，其中前述補強圖案當中，特定之補強 圖案為沿著前述第1及2面的可伸縮圖案構造。 22·如申請專利範圍第21項之半導體裝置的製造方法，其 中’前述特定補強圖案由相互分離之複數第1圖案所構 成’且和前述補強圖案以橫向相接之第1圖案，會沿 著前述補強圖案之縱向以互相錯開方式配置。 23 ·如申請專利範圍第21項之半導體裝置的製造方法，其中 前述特定補強圖案為磚（tile)狀圖案構成。 24·如申請專利範圍第16項之半導體裝置的製造方法，其中 前述第1基板之第1及第2面上，設置配線用之導體圖 案、以及在前述導體圖案之區域以外的區域配置虛擬用 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） -4 - A8 B8 C8
    526598 導體圖案。 25·如申請專利範圍第24項之半導體裝置的製造方法，其中 前述虛擬用導體圖案為分割配置。 26·如申請專利範圍第24項之半導體裝置的製造方法，其中 前述第1面、第2面、或兩面之半導體裝置形成區域中央 配置著虛擬用導體圖案。
    27·如申請專利範圍第24項之半導體裝置的製造方法，其中 以前述第1面及第2面之導體圖案互相接近的配置狀態對 各面進行導體圖案之配置。 28·如申請專利範圍第15項之半導體裝置的製造方法，其中 覆盍於別述第1基板之第1面及第2面的絕緣膜也設置於 無配線用導體圖案的區域。 29·如申請專利範圍第28項之半導體裝置的製造方法，其中 以覆蓋於前述第1面及第2面之絕緣膜覆蓋狀態互相接近 的方式在各面設置保護膜。 30·如申請專利範圍第15項之半導體裝置的製造方法，其中 前述第1基板之複數半導體裝置形成區域的各區域，設 有貫通前述第1面及第2面間的孔，且以去除前述第1面 上之前述孔周圍的部份絕緣膜來形成屏障區域。 31· —種半導體裝置之製造方法，其特徵為具有下列步驟； (a) 在第1基板之第1面上安裝複數半導體晶片的步驟、 (b) 以相對於前述第1面之第2面朝向模具之下模的狀 態’將前述安裝著複數半導體晶片之第1基板安裝於 前述模具内之步驟、 本紙張尺度適用中國國家標準(Cns) A4規格(210X297公釐） -5- 六、申請專利範圍 ⑷=述模具^上模、以及前述第Γ基板之第1面間存 :膜的狀怨下’對前述薄膜實施真空吸附，且前 基板之前述第2面以真空吸附方式吸附於前述 吴了（下挺的狀怨下’將前述複數半導體晶片同時 以树脂密封之方式形成密封構件的步驟、 (句前述模具之前述密封構件的脫模步驟、 ⑷切斷則述第!基板及密封構件並切割出各半導體 的步騾。 32 驟種半導體裝置之製造方法，其特徵在於具有下列步 ⑷在第1基极之第！面上安裝複數半導體晶片的步驟、 ⑻^目料前述W面之p面朝向模具之下模的狀 悲’將則述安裝者複數晶片之第j基板安裝於 具内之步驟、 候 ⑷利用對前述模具之模槽内注人密封樹脂，形成將前 述複數半導體晶片同時密封之密封構件的步驟、 (d) 前述模具之前述密封構件的脫模步驟、 (e) 切斷前述第丨基板及密封構件並切割出各半導體裝 的步驟， & 而且，前述第1基板之前述第丨及第2面上，配置著具 有複數半導體裝置形成區域之群體的第丨區域、及其 側的第2區域，且前述第2區域設有補強圖案。 ” 33·:申請專利範圍第32項之半導體裝置的製造方法，其中 刖逑補強圖案（配置，^針對前述各半導體$置形成 域進行分割。 34. 35. 36. 37. 38. 39. 40. 41. ::”利範園第32或33項之半導體裝 其中可述補強圖案當中，特 上-法， 1及2面的可伸增圖案構造。 H考雨述第 =請專利範園第34項之半導體裝置的製造方法， :4定補強圖案由相互分離之複數第碉 ：中 =前述補強圖案以橫向相接之p圖案 ^ 逑補強圖案之縱向以互相錯開方式配置。 °者則 =申請專利範圍第34項之半導體裝置的製造方法， 則述特定補強圖案為磚狀圖案構成。 〃 :申叫專利範圍第3 !項之半導體裝置的製造方法， 糾述弟1基板之1C 1 g。. 安 极又罘1及罘2面上，設置配線用之導體圖 乂及在‘述導體圖案之區域以外的區域配置虛擬用 導體圖案。 $申請專利範圍第37項之半導體裝置的製造方法，其中 岫逑虛擬用導體圖案為分割配置。 如申請專利範圍第37項之半導體裝置的製造方法，其中 則逑第1面、第2面、或兩面之半導體裝置形成區域中央 配置著虛擬用導體圖案。 如申請專利範圍第37項之半導體裝置的製造方法，其中 以前述第1面及第2面之導體圖案互相接近的配置狀態對 各面進行導體圖案之配置。 如申請專利範圍第32項之半導體裝置的製造方法，其中 覆蓋於前述第1基板之第1面及第2面的絕緣膜也設置於 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 526598
    無配線用導體圖案的區域。 42·如申請專利範圍第32項之半導體裝置的製造方法，其中 以覆盍於前述第1面及第2面之絕緣膜覆蓋狀態互相接近 的方式在各面設置保護膜。 43.如申請專利範圍第32項之半導體裝置的製造方法，其中 可述第1基板之複數半導體裝置形成區域的各區域，設 有周通的述第1面及第2面間的孔，且以去除前述第J面 上之前述孔周圍的部份絕緣膜來形成屏障區域。 44·如申請專利範圍第32項之半導體裝置的製造方法，其中 前述（d)步驟後、前述（e)步驟前，具有將複數之凸塊同時 分別接合至前述第1基板第2面之複數半導體裝置形成區 域的複數配線用導體圖案上的步驟。 45· —種半導體裝置，其係以密封構件密封安裝於第^基板 之第1面的半導體晶片，其特徵在於前述第1基板之前述 第1面及和其對向之第2面上，配置著配線用導體圖案、 以及在配置著此導體圖案之區域以外的區域配置虛擬用 導體圖案。 46·如申請專利範圍第45項之半導體裝置，其中前述虛擬用 導體圖案為分割配置。 47·如申請專利範圍第45項之半導體裝置，其中前述第i 面、第2面、或兩面之複數半導體裝置形成區域中央各 自配置著虛擬用導體圖案。 48·如申請專利範圍第45項之半導體裝置，其中以前述第1 面及第2面之導體圖案互相接近的配置狀態對各面進行^ -8 - 526598 A8 BS Γ_ C8 ^^^ ______D8 _ 六、申請專利範圍 導體圖案之配置。 49.如申請專利範圍第“項之半導體裝置，其中覆蓋於前述 第1基板之第1面及第2面的絕緣膜也設置於無配線用導 體圖案的區域。 5〇·如申請專利範圍第45項之半導體裝置，其中以覆蓋於前 述第1面及第2面之絕緣膜覆蓋狀態互相接近的方式在各 面設置保護膜。 51·如申請專利範圍第45項之半導體裝置，其中前述第1基 板之複數半導體裝置形成區域的各區域，設有貫通前述 第1面及第2面間的孔，且以去除前述第i面上之前述孔 周圍的部份絕緣膜來形成屏障區域。 52·如申請專利範圍第45項之半導體裝置，其中前述第2面 之配線用導體圖案上設有凸塊電極。 53. 種半導體裝置，其係以密封構件密封安裝於第1基板 之第1面的半導體晶片，其特徵在於覆蓋於前述第丨基板 之前述第1面及第2面的絕緣膜也設置於無配線用導體圖 案的區域。 54. —種半導體裝置，其係以密封構件密封安裝於第丨基板 之第1面的半導體晶片，其特徵在於以覆蓋於前述第1面 及第2面之絶緣膜覆盍狀怨互相接近的方式在各面設置 保護膜。 55. 如申請專利範圍第45〜54項中之任一項之半導體裝置， 其中前述第1基板的構成上，以和安裝此項之第2基板相 同系列的絕緣材料為主體。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) -9-
TW090128724A 2000-12-20 2001-11-20 Manufacturing method of semiconductor device and semiconductor device TW526598B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000387825A JP3619773B2 (ja) 2000-12-20 2000-12-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW526598B true TW526598B (en) 2003-04-01

Family

ID=18854673

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090128724A TW526598B (en) 2000-12-20 2001-11-20 Manufacturing method of semiconductor device and semiconductor device

Country Status (6)

Country Link
US (4) US6596561B2 (zh)
JP (1) JP3619773B2 (zh)
KR (1) KR100551641B1 (zh)
CN (1) CN1230882C (zh)
SG (1) SG92821A1 (zh)
TW (1) TW526598B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI426582B (zh) * 2003-07-10 2014-02-11 Renesas Electronics Corp 半導體裝置之製造方法及使用於其中之半導體製造裝置

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154658A (ja) * 1997-07-30 1999-02-26 Hitachi Ltd 半導体装置及びその製造方法並びにフレーム構造体
WO2000007235A1 (en) * 1998-07-28 2000-02-10 Seiko Epson Corporation Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board
JP4586316B2 (ja) * 2001-08-21 2010-11-24 日本テキサス・インスツルメンツ株式会社 半導体チップ搭載用基板及びそれを用いた半導体装置
JP3892703B2 (ja) * 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
US7482699B2 (en) 2002-06-05 2009-01-27 Renesas Technology Corp. Semiconductor device
JP3812500B2 (ja) * 2002-06-20 2006-08-23 セイコーエプソン株式会社 半導体装置とその製造方法、電気光学装置、電子機器
JP2004055860A (ja) 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
US7115443B2 (en) * 2002-08-05 2006-10-03 Koninklijke Philips Electronics N.V. Method and apparatus for manufacturing a packaged semiconductor device, packaged semiconductor device obtained with such a method and metal carrier suitable for use in such a method
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US20040061213A1 (en) * 2002-09-17 2004-04-01 Chippac, Inc. Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages
WO2004034433A2 (en) * 2002-10-08 2004-04-22 Chippac, Inc. Semiconductor stacked multi-package module having inverted second package
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
JP4519398B2 (ja) * 2002-11-26 2010-08-04 Ｔｏｗａ株式会社 樹脂封止方法及び半導体装置の製造方法
JP4607429B2 (ja) * 2003-03-25 2011-01-05 東レ・ダウコーニング株式会社 半導体装置の製造方法および半導体装置
US20050047106A1 (en) * 2003-08-29 2005-03-03 Martino Peter Miguel Substrate reinforcing in an LGA package
TWI222186B (en) * 2003-09-04 2004-10-11 Advanced Semiconductor Eng Method for manufacturing package substrate strip and structure from the same
JP2005116762A (ja) * 2003-10-07 2005-04-28 Fujitsu Ltd 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造
JP2005150350A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
JP4488733B2 (ja) * 2003-12-24 2010-06-23 三洋電機株式会社 回路基板の製造方法および混成集積回路装置の製造方法。
JP2006073586A (ja) * 2004-08-31 2006-03-16 Renesas Technology Corp 半導体装置の製造方法
US7791180B2 (en) * 2004-10-01 2010-09-07 Yamaha Corporation Physical quantity sensor and lead frame used for same
US7595548B2 (en) * 2004-10-08 2009-09-29 Yamaha Corporation Physical quantity sensor and manufacturing method therefor
CN100416807C (zh) * 2004-10-20 2008-09-03 力晶半导体股份有限公司 半导体封装结构及其制造方法
JP2006190771A (ja) 2005-01-05 2006-07-20 Renesas Technology Corp 半導体装置
DE102005002862A1 (de) * 2005-01-20 2006-07-27 Infineon Technologies Ag Vefahren zur Herstellung eines FBGA-Bauelementes und Substrat zur Durchführung des Verfahrens
TWI283050B (en) * 2005-02-04 2007-06-21 Phoenix Prec Technology Corp Substrate structure embedded method with semiconductor chip and the method for making the same
JP2006269486A (ja) * 2005-03-22 2006-10-05 Renesas Technology Corp 半導体装置の製造方法
US8461675B2 (en) * 2005-12-13 2013-06-11 Sandisk Technologies Inc. Substrate panel with plating bar structured to allow minimum kerf width
JP4741383B2 (ja) * 2006-02-17 2011-08-03 富士通セミコンダクター株式会社 電子部品の樹脂封止方法
WO2007136651A2 (en) * 2006-05-17 2007-11-29 Sandisk Corporation Semiconductor device with a distributed plating pattern
US20070267759A1 (en) * 2006-05-17 2007-11-22 Chih-Chin Liao Semiconductor device with a distributed plating pattern
US20070269929A1 (en) * 2006-05-17 2007-11-22 Chih-Chin Liao Method of reducing stress on a semiconductor die with a distributed plating pattern
JP2007335581A (ja) * 2006-06-14 2007-12-27 Renesas Technology Corp 半導体装置の製造方法
JP2008004855A (ja) * 2006-06-26 2008-01-10 Nitto Denko Corp Ｔａｂ用テープキャリア
JP2008016630A (ja) * 2006-07-06 2008-01-24 Matsushita Electric Ind Co Ltd プリント配線板およびその製造方法
JP5117692B2 (ja) * 2006-07-14 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008047573A (ja) * 2006-08-11 2008-02-28 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
JP5037071B2 (ja) * 2006-08-29 2012-09-26 新光電気工業株式会社 樹脂封止型半導体装置の製造方法
US7616451B2 (en) 2006-10-13 2009-11-10 Stmicroelectronics S.R.L. Semiconductor package substrate and method, in particular for MEMS devices
DE102006058010B9 (de) * 2006-12-08 2009-06-10 Infineon Technologies Ag Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren
DE102006062473A1 (de) * 2006-12-28 2008-07-03 Qimonda Ag Halbleiterbauelement mit auf einem Substrat montiertem Chip
KR100849792B1 (ko) * 2007-04-23 2008-07-31 삼성전기주식회사 칩 부품의 제조방법
US8637972B2 (en) * 2007-06-08 2014-01-28 Sandisk Technologies Inc. Two-sided substrate lead connection for minimizing kerf width on a semiconductor substrate panel
KR100878194B1 (ko) * 2007-07-20 2009-01-13 세크론 주식회사 반도체 몰딩 장치
JP4659802B2 (ja) * 2007-09-25 2011-03-30 シャープ株式会社 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法
KR100876899B1 (ko) * 2007-10-10 2009-01-07 주식회사 하이닉스반도체 반도체 패키지
US9117714B2 (en) * 2007-10-19 2015-08-25 Visera Technologies Company Limited Wafer level package and mask for fabricating the same
KR100931295B1 (ko) * 2008-01-24 2009-12-11 세크론 주식회사 전자 부품 몰딩 장치 및 전자 부품 몰딩 방법
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
US20090224412A1 (en) * 2008-03-04 2009-09-10 Powertech Technology Corporation Non-planar substrate strip and semiconductor packaging method utilizing the substrate strip
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
JP5203045B2 (ja) * 2008-05-28 2013-06-05 日本特殊陶業株式会社 多層配線基板の中間製品、多層配線基板の製造方法
KR100882108B1 (ko) * 2008-06-02 2009-02-06 삼성전기주식회사 칩 부품의 제조방법
CN101621894B (zh) * 2008-07-04 2011-12-21 富葵精密组件(深圳)有限公司 电路板组装方法及电路板预制品
JP2010021275A (ja) * 2008-07-09 2010-01-28 Mitsubishi Electric Corp 半導体装置の製造方法
JP2010093109A (ja) * 2008-10-09 2010-04-22 Renesas Technology Corp 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
US9093448B2 (en) 2008-11-25 2015-07-28 Lord Corporation Methods for protecting a die surface with photocurable materials
JP5318222B2 (ja) * 2008-11-25 2013-10-16 ロード コーポレイション 光硬化性材料でダイ表面を保護する方法
US7851266B2 (en) * 2008-11-26 2010-12-14 Micron Technologies, Inc. Microelectronic device wafers including an in-situ molded adhesive, molds for in-situ molding adhesives on microelectronic device wafers, and methods of molding adhesives on microelectronic device wafers
JP2010135418A (ja) 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
TWI384603B (zh) * 2009-02-17 2013-02-01 Advanced Semiconductor Eng 基板結構及應用其之封裝結構
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
JP5119484B2 (ja) * 2009-06-18 2013-01-16 三洋電機株式会社 実装基板およびそれを用いた半導体装置
KR101037450B1 (ko) * 2009-09-23 2011-05-26 삼성전기주식회사 패키지 기판
KR101101669B1 (ko) * 2009-12-01 2011-12-30 삼성전기주식회사 전자부품 제조장치 및 전자부품 제조방법
EP2330618A1 (en) * 2009-12-04 2011-06-08 STMicroelectronics (Grenoble 2) SAS Rebuilt wafer assembly
JP5503466B2 (ja) * 2010-08-31 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5666211B2 (ja) * 2010-09-01 2015-02-12 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 配線基板及び半導体装置の製造方法
US8456021B2 (en) * 2010-11-24 2013-06-04 Texas Instruments Incorporated Integrated circuit device having die bonded to the polymer side of a polymer substrate
US8759153B2 (en) 2011-09-06 2014-06-24 Infineon Technologies Ag Method for making a sensor device using a graphene layer
US8373269B1 (en) * 2011-09-08 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Jigs with controlled spacing for bonding dies onto package substrates
JP5885332B2 (ja) 2011-10-20 2016-03-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20130071792A (ko) * 2011-12-21 2013-07-01 삼성전자주식회사 Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조
KR101922191B1 (ko) * 2012-03-02 2019-02-20 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP6217101B2 (ja) * 2013-03-22 2017-10-25 富士電機株式会社 半導体装置の製造方法及び取り付け治具
US10405434B2 (en) 2013-03-22 2019-09-03 Fuji Electric Co., Ltd. Mounting jig for semiconductor device
US9082885B2 (en) 2013-05-30 2015-07-14 Samsung Electronics Co., Ltd. Semiconductor chip bonding apparatus and method of forming semiconductor device using the same
JP6044473B2 (ja) 2013-06-28 2016-12-14 株式会社デンソー 電子装置およびその電子装置の製造方法
US9449943B2 (en) 2013-10-29 2016-09-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern
KR20150062556A (ko) * 2013-11-29 2015-06-08 삼성전기주식회사 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법
US9397051B2 (en) 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
JP6194804B2 (ja) * 2014-01-23 2017-09-13 株式会社デンソー モールドパッケージ
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US9711552B2 (en) 2014-08-19 2017-07-18 Heptagon Micro Optics Pte. Ltd. Optoelectronic modules having a silicon substrate, and fabrication methods for such modules
US10043769B2 (en) * 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
CN108738366B (zh) * 2017-02-20 2022-03-15 新电元工业株式会社 电子装置
KR102696423B1 (ko) * 2019-08-14 2024-08-20 삼성전자주식회사 반도체 장치
US11469149B2 (en) 2019-11-15 2022-10-11 Semtech Corporation Semiconductor device and method of forming mold degating structure for pre-molded substrate

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
JP2531382B2 (ja) 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
JP3066251B2 (ja) * 1994-08-05 2000-07-17 シャープ株式会社 プリント配線基板
JP3214788B2 (ja) * 1994-11-21 2001-10-02 アピックヤマダ株式会社 樹脂モールド装置および樹脂モールド方法
JP2666788B2 (ja) * 1995-10-19 1997-10-22 日本電気株式会社 チップサイズ半導体装置の製造方法
MY118036A (en) * 1996-01-22 2004-08-30 Lintec Corp Wafer dicing/bonding sheet and process for producing semiconductor device
EP1189270A3 (en) * 1996-07-12 2003-07-16 Fujitsu Limited Semiconductor device
US5776798A (en) 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JPH10244556A (ja) 1997-03-06 1998-09-14 Sony Corp 半導体パッケージの製造方法
JPH10256286A (ja) 1997-03-07 1998-09-25 Nkk Corp 半導体装置の製造方法
JP2971834B2 (ja) 1997-06-27 1999-11-08 松下電子工業株式会社 樹脂封止型半導体装置の製造方法
US5904502A (en) * 1997-09-04 1999-05-18 International Business Machines Corporation Multiple 3-dimensional semiconductor device processing method and apparatus
JP3601985B2 (ja) * 1998-10-30 2004-12-15 富士通株式会社 半導体パッケージの製造方法
US6448650B1 (en) * 1998-05-18 2002-09-10 Texas Instruments Incorporated Fine pitch system and method for reinforcing bond pads in semiconductor devices
JP2000156435A (ja) * 1998-06-22 2000-06-06 Fujitsu Ltd 半導体装置及びその製造方法
JP3127889B2 (ja) 1998-06-25 2001-01-29 日本電気株式会社 半導体パッケージの製造方法およびその成形用金型
DE69942479D1 (de) * 1998-07-10 2010-07-22 Apic Yamada Corp Verfahren zur Herstellung einer Halbleitervorrichtung und Harzformmaschine zu diesem Zweck
US6479887B1 (en) * 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP4234244B2 (ja) * 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
JP2000223608A (ja) * 1999-01-29 2000-08-11 Nec Corp 半導体パッケージ及びその製造方法
JP2000228566A (ja) * 1999-02-04 2000-08-15 Matsushita Electric Ind Co Ltd 集合プリント配線板
SG92685A1 (en) * 1999-03-10 2002-11-19 Towa Corp Method of coating semiconductor wafer with resin and mold used therefor
JP3494586B2 (ja) * 1999-03-26 2004-02-09 アピックヤマダ株式会社 樹脂封止装置及び樹脂封止方法
US6245595B1 (en) * 1999-07-22 2001-06-12 National Semiconductor Corporation Techniques for wafer level molding of underfill encapsulant
JP2001135658A (ja) * 1999-11-08 2001-05-18 Towa Corp 電子部品の組立方法及び組立装置
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
JP3738176B2 (ja) * 2000-08-03 2006-01-25 三洋電機株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI426582B (zh) * 2003-07-10 2014-02-11 Renesas Electronics Corp 半導體裝置之製造方法及使用於其中之半導體製造裝置

Also Published As

Publication number Publication date
SG92821A1 (en) 2002-11-19
US6872597B2 (en) 2005-03-29
US20040164428A1 (en) 2004-08-26
JP3619773B2 (ja) 2005-02-16
US6723583B2 (en) 2004-04-20
CN1230882C (zh) 2005-12-07
JP2002190488A (ja) 2002-07-05
US20020074650A1 (en) 2002-06-20
US7015069B2 (en) 2006-03-21
KR100551641B1 (ko) 2006-02-14
US20050127535A1 (en) 2005-06-16
US20030205797A1 (en) 2003-11-06
KR20020050148A (ko) 2002-06-26
CN1360344A (zh) 2002-07-24
US6596561B2 (en) 2003-07-22

Similar Documents

Publication Publication Date Title
TW526598B (en) Manufacturing method of semiconductor device and semiconductor device
TWI286375B (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
US5882955A (en) Leadframe for integrated circuit package and method of manufacturing the same
TW200408319A (en) Warpage-preventing circuit board and method for fabricating the same
JP2001077278A (ja) 半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド
CN102456648B (zh) 封装基板的制法
TW511401B (en) Method for manufacturing circuit device
US20190019745A1 (en) Package with backside protective layer during molding to prevent mold flashing failure
TWI419278B (zh) 封裝基板及其製法
JP3497744B2 (ja) 樹脂封止型半導体装置及びその製造方法
CN101325191B (zh) 芯片上具有图案的四方扁平无引脚封装方法
TW508703B (en) Manufacturing method of semiconductor chip package structure
TWI306217B (en) Insertion-type semiconductor device and fabrication method thereof
JP5587464B2 (ja) 半導体装置の製造方法
CN105304507A (zh) 扇出晶圆级封装方法
JP2003078069A (ja) マルチチップモジュール作製用の疑似ウエハ、及びその作製方法
JP4174008B2 (ja) 半導体装置
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP2004172647A (ja) 半導体装置
TWI418006B (zh) 單層線路之封裝基板及其製法暨封裝結構
JPH118335A (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
CN108074824A (zh) 一种半导体器件的制作方法
JPH0870087A (ja) リードフレーム
KR100886701B1 (ko) 에프비지에이 타입으로 반도체 칩을 패키징하는 방법
JP2014207471A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent