JP3619773B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3619773B2 JP3619773B2 JP2000387825A JP2000387825A JP3619773B2 JP 3619773 B2 JP3619773 B2 JP 3619773B2 JP 2000387825 A JP2000387825 A JP 2000387825A JP 2000387825 A JP2000387825 A JP 2000387825A JP 3619773 B2 JP3619773 B2 JP 3619773B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- mold
- manufacturing
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 354
- 238000004519 manufacturing process Methods 0.000 title claims description 118
- 239000000758 substrate Substances 0.000 claims abstract description 416
- 229920005989 resin Polymers 0.000 claims abstract description 44
- 239000011347 resin Substances 0.000 claims abstract description 44
- 239000004020 conductor Substances 0.000 claims description 136
- 238000007789 sealing Methods 0.000 claims description 135
- 230000003014 reinforcing effect Effects 0.000 claims description 88
- 230000015572 biosynthetic process Effects 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 50
- 238000000465 moulding Methods 0.000 claims description 49
- 229910000679 solder Inorganic materials 0.000 claims description 49
- 230000008569 process Effects 0.000 claims description 29
- 238000005520 cutting process Methods 0.000 claims description 23
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000002787 reinforcement Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 description 16
- 239000005001 laminate film Substances 0.000 description 15
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 13
- 230000008646 thermal stress Effects 0.000 description 12
- 239000003822 epoxy resin Substances 0.000 description 11
- 229920000647 polyepoxide Polymers 0.000 description 11
- 230000006870 function Effects 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 8
- 239000011810 insulating material Substances 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 206010047571 Visual impairment Diseases 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000010030 laminating Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000001914 calming effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 230000002265 prevention Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 229910001128 Sn alloy Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/20—Parameters
- H01L2924/207—Diameter ranges
- H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体雄値技術に関し、特に小型パッケージ構造を有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
パッケージの外形寸法が半導体チップのそれとほぼ同等あるいは僅かに大きいＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等は、ベアチップ実装に相当する高密度実装が可能であると共に、製造コストも比較的安価であることから、携帯情報機器、デジタルカメラ、ノート型パソコン等のような小型軽量電子機器分野での需要が急増している。
【０００３】
上記ＣＳＰには、種々のパッケージ形態があるが、一般的には、半導体チップを搭載したパッケージ基板の一面に半田バンプを取り付け、この半田バンプをプリント配線基板の表面にリフロー半田付けするボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ；ＢＧＡ）構造が採用されている。特に、多ピンで薄型のＣＳＰの場合は、半導体チップを搭載するパッケージ基板をポリイミド等のような絶縁テープで構成したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）型のＢＧＡ（テープＢＧＡ）が主流となっている。なお、絶縁テープをパッケージ基板とするＴＣＰについては、例えば特開平７−３２１２４８号公報などに開示がある。
【０００４】
【発明が解決しようとする課題】
ところが、上記絶縁テープをパッケージ基板とするＣＳＰ技術においては、以下の課題があることを本発明者は見出した。
【０００５】
すなわち、第１は、高信頼性が要求される製品への適用が難しいという問題である。これは、上記絶縁テープをパッケージ基板とするＣＳＰ構造では、パッケージ基板の材料がポリイミド等と言うこともあり、実装後の温度サイクル性を顧客要求よりも低くせざるを得ず、さらなる信頼性の向上を図ることができないこと等からである。
【０００６】
また、第２は、半導体装置の製造コストが高いという問題である。これは、パッケージ基板材料であるポリイミドテープの価格が高いこと、また、上記絶縁テープをパッケージ基板とするＣＳＰの製造では、個々の半導体チップを封止する形態であるため、単位面積当たりの製品取得数が少ないために更に基準単価が高額となっていること等からである。
【０００７】
また、本発明者らは、本発明に基づいて、モールドの観点で公知例を調査した。その結果、例えば特開平１０−２５６２８６号公報には、金型からの離形をスムーズに行うために、金型の内面にコーティング層を形成し、モールド部を離形する技術が開示されている。また、例えば特開平１０−２４４５５６号公報には、モールド金型からの樹脂パッケージを容易に取り出すために、金型内面に離形フィルムを密着させた状態で樹脂パッケージを成形する技術が開示されている。また、例えば特開平１１−１６９３０号公報には、シートを用いてモールドする際に、シートを真空引きしてシートしわを防止する技術が開示されている。また、例えば特開２０００−１２５７８号公報には、基板上にチップを多数搭載し、トランスファーモールドする技術が開示されている。さらに例えば特開２０００−１３８２４６号公報には、汎用性のあるモールド金型で、複数のブロック毎にエジェクターピンが取り付けられている。
【０００８】
本発明の目的は、半導体装置の信頼性を向上させることのできる技術を提供することにある。
【０００９】
また、本発明の目的は、半導体装置のコストを低減することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
すなわち、本発明は、複数の半導体チップを第１の面に実装した第１の基板を金型内にセットし、前記金型の上型と前記第１の基板の第１の面との間にフィルムを介在させ、前記フィルムを前記上型に真空吸着させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型した後、前記フィルムを用いて前記金型から離形された前記第１の基板および封止部材を切断して複数の半導体装置を得るものである。
【００１３】
また、本発明は、複数の半導体チップを第１の面に実装した第１の基板を金型内にセットし、前記第１の基板において前記第１の面の裏側の第２の面を、前記金型の下型に真空吸着させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型した後、前記金型から離形された前記第１の基板および封止部材を切断して複数の半導体装置を得るものである。
【００１４】
また、本発明は、熱応力に対して強い構造を有する第１の基板の第１の主面に実装された複数の半導体チップを一括封止することで成形された封止部材を金型から離形した後、前記金型から離形された前記第１の基板および封止部材を切断して複数の半導体装置を得るものである。
【００１５】
また、本発明は、前記第１の基板は、これを実装する第２の基板と同一系の絶縁材料を主体として構成されているものである。
【００１６】
また、本発明は、前記第１の基板は、これを実装する第２の基板と熱膨張係数が等しくなるような絶縁材料を主体として構成されているものである。
【００１７】
また、本発明は、前記第１、第２の基板がガラス・エポキシ樹脂系の絶縁材料を主体として構成されているものである。
【００１８】
【発明の実施の形態】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１９】
温度サイクル試験：被測定半導体装置を高温および低温に繰り返してさらし、寸法および他の物理的性質の変化を生じさせて動作特性および物理的損傷の耐久性を決定するために行われる試験を言う。
【００２０】
短冊基板（第１の基板）の主面（チップ実装面：第１の面）および裏面（パッケージ実装面：第２の面）を、便宜上、以下の領域に分類する。半導体装置が形成される領域を「半導体装置形成領域」と言い、その半導体装置形成領域の一群が配置された全領域を「製品領域（第１の領域）」と言い、製品領域の外周の領域を「周辺領域（第２の領域）」と言う。
【００２１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２２】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２３】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２４】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２５】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２６】
また、本実施の形態で用いる図の中には、平面図であっても図面を見易くするためにハッチングを付すものもある。
【００２７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２８】
（実施の形態１）
図１は本発明の一実施の形態である半導体装置の斜視図、図２は図１のＡ１−Ａ１線の断面図を示している。
【００２９】
本実施の形態の半導体装置１は、例えばＦＢＧＡ（Ｆｉｎｅ Ｐｉｔｃｈ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造を有している。この半導体装置１のパッケージ基板２は、例えば平面四角形の薄板からなり、基板本体３と、その主面（チップ実装面）および裏面（パッケージ実装面）に形成された導体パターン４およびソルダレジスト（Ｓｏｌｄｅｒ ｒｅｓｉｓｔ）５と、パッケージ基板２の主面および裏面間を貫通するベントホール６と、パッケージ基板２の裏面側の導体パターン４に接合されたバンプ電極７とを有している。
【００３０】
本実施の形態においては、上記基板本体３の材料として、例えば耐熱性の高いＦＲ−５相当のガラス・エポキシ樹脂の単層板を採用している。このように基板本体３の材料を安価なガラス・エポキシ樹脂の単層板としたことにより、半導体装置１の製造原価を最小限に抑えることができる。すなわち、半導体装置１のコストを低減できる。
【００３１】
また、基板本体３の材料を、半導体装置１を実装する基板として一般的に使用されているプリント配線基板と同一のガラス・エポキシ樹脂としたことにより、パッケージ基板２と上記プリント配線基板との熱膨張係数差に起因して半導体装置１のバンプ電極７に加わるストレスを緩和することができる。これにより、半導体装置１を実装した後の信頼性を向上させることができる。
【００３２】
また、基板本体３をポリイミドテープ等で構成した場合に比べて、温度サイクル試験における温度サイクル性を２倍程度またはそれ以上に向上させることができるので、携帯機器や民生用途向けだけでなく、産業機器や自動車用途向け等のような高い信頼性が要求される製品に半導体装置１を適用することができる。
【００３３】
ただし、基板本体３の材料は、これに限定されるものではなく種々変更可能であり、例えばＢＴレジンまたはアラミド不織布材等のような有機系の絶縁材料を用いても良い。これらいずれの材料を用いても上記ガラス・エポキシ樹脂を用いた場合と同様の効果が得られる他、基板本体３の材料としてＢＴレジンを選択した場合には、熱伝導性が高いので、放熱性を向上させることができる。
【００３４】
上記パッケージ基板２の導体パターン４は、例えば単純な２層構造で構成されている。これにより、半導体装置１の製造原価を最小限に抑えることができ、半導体装置１のコストを低減できる。また、本実施の形態においては、上記導体パターン４が、配線用およびダミー用の２種類のパターンを有している。また、本実施の形態においては、配線用の導体パターン４には、一般的なラインパターンと、その他に、バンプ電極７、ボンディングワイヤまたはスルーホール等が接合される幅広のパターンとを含むものとする。パッケージ基板２の主面および裏面の配線用の導体パターン４は、パッケージ基板２の主面および裏面間を貫通するスルーホールを通じて互いに電気的に接続されている。このような配線用およびダミー用の導体パターン４は、上記基板本体３の主面（チップ実装面）および裏面（パッケージ実装面）に貼り付けられた電解銅箔（または圧延銅箔）等のような導体膜をエッチングすることで形成されており、その表面にはニッケル（Ｎｉ）、金（Ａｕ）メッキ等が施されている。ダミー用の導体パターン４を設けたのは、パッケージ基板２の主面および裏面の導体パターン４の密度を高めるためである。なお、これについては後述する。
【００３５】
上記パッケージ基板２の主面および裏面はソルダレジスト（絶縁膜）５で被覆されている。ソルダレジスト５の一部は除去されており、上記導体パターン４の一部が露出されている。このソルダレジスト５は、ソルダマスク（ｓｏｌｄｅｒ ｍａｓｋ）またはストップオフ（ｓｔｏｐ−ｏｆｆ）とも呼ばれ、パッケージ基板２の主面および裏面の特定領域に施された耐熱性被覆材料であり、半田付け作業の際にこの部分に半田が付かないようにするレジストである。ソルダレジスト５の主要機能は、半田付けの時、半田付け不要な導体パターン４が溶融半田と接触することを防ぎ、半田付け部以外の導体パターン４を保護する保護膜としての機能であるが、その他に、導体間の半田ブリッジの防止、汚染や湿気からの保護、損傷防止、耐環境性、マイグレーション防止、回路間の絶縁の維持および回路と他の部品（半導体チップ（以下、単にチップという）やプリント配線基板等）との短絡防止の機能を有している。したがって、ソルダレジスト５は、これらの機能を有する絶縁材料で構成されている。本実施の形態では、ソルダレジスト５の材料として、熱膨張係数を考慮して、例えばエポキシ系樹脂およびアクリル系樹脂を用いた。また、本実施の形態では、このソルダレジスト５の被覆状態（被覆面積や厚さ等）がパッケージ基板２の主面と裏面とでほぼ均一になるようになっている。なお、これについては後術する。
【００３６】
また、パッケージ基板２には、その主面と裏面とを貫通するベントホール６が設けられている。このベントホール６は、チップ８をパッケージ基板２に固着するための接着剤９中のボイドや水分等を、半導体装置１の組立工程（後工程）における熱処理前または熱処理中に外部に逃がすための孔である。なお、このベントホール６についても後述する。
【００３７】
パッケージ基板２の裏面における配線用の導体パターン４には、バンプ電極７が接合されている。バンプ電極７は、半導体装置１を実装用の基板上に実装し、かつ、半導体装置１と実装基板の配線とを電気的に接続するための突起電極である。このバンプ電極７は、例えば鉛（Ｐｂ）／錫（Ｓｎ）合金からなり、その直径は、例えば０．３〜０．５ｍｍ程度である。なお、バンプ電極７の材料として、例えば錫（Ｓｎ）−銀（Ａｇ）系の鉛フリー半田を用いることもできる。
【００３８】
このようなパッケージ基板２の総厚（基板本体３、導体パターン４およびソルダレジスト５の厚さの総和）は、極めて薄く、例えば０．２ｍｍ以下となっている。これにより、半導体装置１の薄型設計が可能となっている。したがって、このような半導体装置１を搭載する電子装置または情報処理装置等の小型、薄型および軽量設計が可能となる。
【００３９】
パッケージ基板２の主面中央には、チップ８がその主面（素子形成面）を上に向けた状態で実装されている。このチップ８は、例えば銀（Ａｇ）入りペーストまたは銀無しの絶縁ペースト等のような接着剤９によってパッケージ基板２の主面に固着されている。このチップ８の主面には、例えばマイクロプロセッサ、ＡＳＩＣまたはメモリ等のような集積回路が形成されている。チップ８の主面の集積回路は、チップ８の最上の配線層に設けられたボンディングパッド（外部端子）と電気的に接続されている。そして、そのボンディングパッドは、ボンディングワイヤ１０を介してパッケージ基板２の主面の配線用の導体パターン４と電気的に接続されている。ボンディングワイヤ１０は、例えば直径２５μｍ程度の金（Ａｕ）細線からなり、パッケージ基板２の主面に形成された配線用の導体パターン４においてソルダレジスト５から露出された領域に接触されて接合されている。ただし、チップ８の実装形態はボンディングワイヤ１０で接続されるものに限定されるものではなく、例えばチップ８をその主面に設けられたバンプ電極を介してパッケージ基板２の主面上に実装し、パッケージ基板２の配線と電気的に接続する、いわゆるフェイスダウンボンディング実装形態としても良い。
【００４０】
このようなチップ８およびボンディングワイヤ１０は、パッケージ基板２の主面に被覆された封止部材１１によって封止されている。封止部材１１は、例えばエポキシ樹脂および低分子系樹脂からなり、その側面は、パッケージ基板２の主面に対してほぼ垂直になるように形成されている。このような半導体装置１の全高（実装基板の実装面から半導体装置１の上面までの高さ）ｈ１は、例えば１．２〜１．４ｍｍ程度である。
【００４１】
次に、本実施の形態の半導体装置の製造方法で用いる短冊基板について説明する。図３および図４は、その短冊基板１２を示している。図３（ａ）は、短冊基板１２の主面（チップ実装面）の平面図、（ｂ）はその裏面（パッケージ搭載面）の平面図を示している。また、図４は、図３のＡ２−Ａ２線の断面図を示している。なお、図３は平面図であるが、メッキ用の配線にハッチングを付す。
【００４２】
短冊基板１２は、例えば縦×横＝４０〜６６ｍｍ×１５１ｍｍ程度、厚さが０．２ｍｍ以下の平面略長方形状の薄板からなる。この短冊基板１２は、上記パッケージ基板２の母体であり、上記基板本体３、導体パターン４およびソルダレジスト５を有している。この短冊基板１２の主面および裏面には、例えばその幅方向に沿って２列、長手方向に沿って９列、合計２×９＝１８個の半導体装置形成領域ＤＡが配置されている。短冊基板１２の主面の各半導体装置形成領域ＤＡの破線は、上記チップ８が実装される領域を示している。また、各半導体装置形成領域ＤＡの隣接境界線は後述の切断線でもある。
【００４３】
短冊基板１２の主面および裏面において四辺の近傍の周辺領域には、半導体装置形成領域ＤＡの一群（製品領域）を取り囲むように、補強パターン１３（１３ａ、１３ｂ、１３ｃ）が設けられている。補強パターン１３は、短冊基板１２の搬送時等の機械的強度を確保し、かつ、半導体装置１の製造時の熱処理に起因する反りや歪み等を抑制するための部材である。このような補強パターン１３を設けることにより、極めて薄い短冊基板１２であってもその機械的強度を確保できるので、短冊基板１２を安心して搬送することができる。また、半導体装置１の製造時の熱処理に起因する反りや歪み等を抑制できるので、その平坦性を確保することができる。このため、後述の封止工程の際に良好な封止が可能となり、半導体装置１の歩留まりを向上させることができる。
【００４４】
補強パターン１３は、機械的強度を確保する観点のみからは短冊基板１２の外周に沿って連続的に延在させて形成した方が良いが、ここでは、補強パターン１３（補強パターン１３ｂを除く）が、短冊基板１２の主面および裏面の両方において、半導体装置形成領域ＤＡ毎に区分けされて配置されている。これは、半導体装置１の製造時における熱処理に際しては、短冊基板１２の材料（基板本体３、導体パターン４およびソルダレジスト５）の熱膨張係数の違い等に起因して短冊基板１２の反りや捻れ等が生じるが、その熱応力は、半導体装置領域ＤＡの隣接間に相対的に強くかかるので、それを分散、開放することで短冊基板１２の全体的な平坦性を確保するためである。また、補強パターン１３を区分けしてないとすると、半導体装置形成領域ＤＡの隣接間における補強パターン１３部分に残像歪みが生じてしまう場合があるので、それを回避するためでもある。さらに、半導体装置形成領域ＤＡ毎に補強パターン１３を設けることにより、上記短冊基板１２の全体的な平坦性の確保に加えて、さらに実質的に半導体装置となる各半導体装置領域ＤＡ毎の平坦性を確保できるので、樹脂封止を良好に行うことができ、半導体装置１の歩留りの向上を図ることができるからである。また、短冊基板１２の切断ライン上に補強パターン１３ａが存在しないことから、短冊基板１２の切断時に補強パターン１３ａの導体異物（ばり）等の発生を防止でき、その異物に起因する短絡不良等を防止できる。
【００４５】
この補強パターン１３は、例えば銅箔からなり、上記導体パターン４と同様に同工程時に形成されている。補強パターン１３のうち、補強パターン１３ａは、ベタパターンではなく、例えばタイル状に形成されている。図５は、補強パターン１３ａの要部拡大平面図、図６はそのＡ４−Ａ４線の断面図を示している。補強パターン１３ａは、互いに分離された矩形状の複数の微細パターン（第１のパターン）が、補強パターン１３ａの長手方向および幅方向に沿って規則的に並んで配置されることで構成されている。ただし、この補強パターン１３ａでは、その幅方向に沿って隣接する矩形状の微細なパターン同士が、補強パターン１３ａの長手方向に沿って互いにずれた状態で配置されている。
【００４６】
このように補強パターン１３ａをタイル状としているのは、補強パターン１３ａを上記熱処理時に伸び縮み可能な構造とすることで、上記熱応力による熱収縮を緩和するためである。すなわち、これにより、半導体装置１の製造工程時の熱処理による熱応力を緩和でき、また、残像歪みの発生を抑制または防止できるので、短冊基板１２の平坦性をさらに向上させることができる。
【００４７】
ただし、補強パターン１３ａのパターン形状は、基本的に伸び縮みが可能であり熱応力を吸収する形状であれば良く、タイル状に限定されるものではなく種々変更可能であり、例えば図７に示す構造としても良い。図７（ａ）は、補強パターン１３ａの要部拡大平面図、（ｂ）は（ａ）のＡ５−Ａ５線の断面図を示している。なお、図７の（ａ）は平面図であるが、図面を見易くするための導体パターンにハッチングを付す。
【００４８】
図７に示す補強パターン１３ａは、点状パターンを例示している。この補強パターン１３ａは、導体膜の一部が除去されることで形成された矩形状の複数の導体膜除去領域１４が配置されることで構成されている。ただし、この補強パターン１３ａでは、その矩形状の複数の導体膜除去領域１４が、補強パターン１３ａの幅方向においても同一直線上に並んで配置されている。
【００４９】
図５および図７のいずれの補強パターン１３ａでも上記熱応力に関する効果を得ることができるが、短冊基板１２の機械的な強度を得る観点からは図５に示したパターンの方が好ましい。これは、図５の補強パターン１３ａの構造では、その幅方向に隣接するパターン（導体膜除去領域１４、矩形状微細パターン）同士が、補強パターン１３ａの長手方向に沿ってずれて配置されているからである。また、上記図５の補助パターン１３ａを用いた場合には、他の構造に比べて残像歪みを回避する上で特に効果がある。これは、図５のタイル状のパターン構造を有する補助パターン１３ａの場合、それを構成する矩形状の微細なパターンが互いに離れているので、補助パターン１３ａ自体に歪みが残らないからである。
【００５０】
一方、上記図３および図４の短冊基板１２の主面（チップ実装面）において、その長手方向の一辺近傍に配置された補強パターン１３ｂは、区分けされておらず、また、タイル状ではなくベタパターンで形成されている。図８（ａ）は補強パターン１３ｂの要部拡大平面図、（ｂ）はそのＡ６−Ａ６線の断面図を示している。なお、図８（ａ）は平面図であるが、図面を見易くするため導体パターンにハッチングを付す。
【００５１】
補強パターン１３ｂを区分けせず、また、ベタパターンとしたのは、後述のチップ８等の封止工程に際して、その補強パターン１３ｂの配置された部分が、封止金型のいわゆるゲートが配置される場合を例示しているからである。すなわち、封止樹脂は、補強パターン１３ｂに直接接触した状態で封止金型のキャビィティ内に流しこまれるので、補強パターン１３ｂを分割したり、メッシュ状等にしたりすると、封止工程後、短冊基板１２を封止金型から剥離することができなくなるという不具合が生じるので、それを回避するためである。したがって、封止金型のゲートが分割されてるタイプであれば、この補強パターン１３ｂを区分けしてもかまわない。
【００５２】
また、補強パターン１３ｃも、ベタパターンで形成されている。これは、補強パターン１３ｃは、短冊基板１２を搬送する際の剛性を持たせる部分とされているからである。なお、図３において導体パターン４ｍは、半導体装置形成領域ＤＡに配置された導体パターン４にメッキ処理を施す際に電流を供給するためのパターンを示している。
【００５３】
次に、上記短冊基板１２の主面および裏面における半導体装置形成領域ＤＡの導体パターン４の配置について説明する。図９は、短冊基板１２の主面における半導体装置形成領域ＤＡ（すなわち、前記パッケージ基板２の主面（チップ実装面））の全体平面図を示し、また、図１０は、図９の要部拡大平面図を示している。また、図１１は、短冊基板１２の裏面における半導体装置形成領域ＤＡ（すなわち、前記パッケージ基板２の裏面（パッケージ実装面））の全体平面図を示し、また、図１２は、図１１の要部拡大平面図を示している。図９〜図１２においては、導体パターン４の配置を分かり易くするために導体パターン４にハッチングを付す。
【００５４】
前記したように短冊基板１２の主面および裏面における半導体装置形成領域ＤＡ（すなわち、パッケージ基板２の主面および裏面）には、導体パターン４の密度を高めるために、配線用の導体パターン４ａ（４）の他に、ダミー用の導体パターン４ｂ（４）が配置されている。このように各半導体装置形成領域ＤＡにおいて導体パターン４の密度を高めることにより、半導体装置１の製造工程中の熱処理による半導体装置形成領域ＤＡ内、すなわち、パッケージ基板２内における基板反りやうねり等を低減することができる。また、導体パターン４は、その配置状態（面積、配置位置および密度等）を、短冊基板１２（パッケージ基板２）の主面と裏面とでほぼ同じになるようにすることが好ましい。これにより、その主面および裏面間の熱収縮量を均一にすることができるので、熱による基板反りやうねり等を低減できる。これらにより、短冊基板１２およびパッケージ基板２の平坦性を向上させることが可能となる。また、導体パターン４の密度を高くすることにより、ソルダレジスト５のクラックを生じ難くすることができるので、配線用の導体パターン４ａの断線不良を防止することが可能となる。さらに、互いに隣接する配線用の導体パターン４間にダミー用の導体パターン４を介在させることにより、その隣接する配線用の導体パターン４間の浮遊容量を無くし、誘導ノイズの発生を防止できる。
【００５５】
ただし、導体パターン４の密度を高め過ぎると、基板本体３とソルダレジスト５との接触面積が少なくなる結果、双方の部材間の接着力が低下してしまうので、ダミー用の導体パターン４ｂについては適当な箇所で分割されている。これにより、基板本体３とソルダレジスト５とが接触される領域を確保することができるので、基板本体３とソルダレジスト５との接着力を向上させることが可能となっている。また、リフロ時にチップ８の搭載領域の周辺には、チップ８と短冊基板１２との熱膨張係数の差に起因する応力が集中し易いため、ソルダーレジスト５の剥離が発生し易い。そのため、ダミー用の導体パターンの面積を極力少なくするか、形成しない構造とすることで導体パターン４の断線やソルダレジスト５の剥離を低減できる。図９〜図１２に示すように、半導体装置形成領域ＤＡ、すなわち、パッケージ基板２の主面および裏面の中央には、略平面四角形状の大きなダミー用の導体パターン４ｂが形成されている。このようにチップ８（図２参照）の裏面が対向する位置に大きなダミー用の導体パターン４ｂを設けることにより、上記導体パターン４の密度向上の他、チップ８が動作時に発生した熱の放散性を向上させることが可能となっている。また、その中央のダミー用の導体パターン４には、複数の円形状の導体膜除去領域１４が規則的に配置されている。この導体膜除去領域１４は、導体膜（銅箔等）の一部が除去されることで形成されたものである。このような導体膜除去領域１４を設けることにより、短冊基板１２（すなわち、パッケージ基板２）の主面および裏面の導体パターン４の配置密度を調整することができる。また、基板本体３とソルダレジスト５との接触領域を確保できるので、基板本体３とソルダレジスト５との接着強度をさらに向上させることができる。
【００５６】
なお、図１０の短冊基板１２の主面（パッケージ基板２の主面）の配線用の導体パターン４ａのうち、平面略矩形状の幅広の導体パターン４ａ１（４）は、上記ボンディングワイヤ１０が接合されるパターン部分である。また、配線用の導体パターン４ａのうちの平面略楕円形状の幅広の導体パターン４ａ２（４）は、上記スルーホールが配置されるパターン部分である。また、図１１の短冊基板１２の裏面（パッケージ基板２の裏面）の配線用の導体パターン４ａのうち、比較的幅広の導体パターン４ａ３（４）は、前記スルーホールが配置され、かつ、前記バンプ電極７が接合されるパターン部分である。
【００５７】
次に、上記短冊基板１２の主面および裏面における半導体装置形成領域ＤＡのソルダレジスト５の配置について説明する。図１３は、短冊基板１２の主面における半導体装置形成領域ＤＡ（すなわち、前記パッケージ基板２の主面（チップ実装面））の全体平面図を示している。また、図１４（ａ）は図１３の中央部の拡大平面図、（ｂ）は（ａ）のＡ７−Ａ７線の断面図、（ｃ）は（ａ）のような構造としたことよる作用の説明図を示している。さらに、図１５は、短冊基板１２の裏面における半導体装置形成領域ＤＡ（すなわち、前記パッケージ基板２の裏面（パッケージ実装面））の全体平面図を示している。図１３、図１４（ａ）および図１５においては、ソルダレジスト５の配置を分かり易くするためにソルダレジスト５にハッチングを付した。
【００５８】
前記したように短冊基板１２の主面および裏面における半導体装置形成領域ＤＡ（すなわち、パッケージ基板２の主面および裏面）には、ソルダレジスト５がほぼ均一に被着されている。すなわち、その主面および裏面には、ソルダレジスト５がほぼ同じ厚さで、ほぼ同じ面積で被着されている。特に、導体パターン４の無い領域の主面および裏面の熱収縮差を最小限にすべく、導体パターン４の無い領域にもソルダレジスト５が形成されている。これにより、短冊基板１２（パッケージ基板２）の主面および裏面の熱収縮量を一定にすることができるので、半導体装置１の製造工程中の熱処理による半導体装置形成領域ＤＡ内、すなわち、パッケージ基板２内における基板反りやうねり等を低減することができる。したがって、短冊基板１２およびパッケージ基板２の平坦性を向上させることが可能となる。
【００５９】
また、本実施の形態においては、図１３および図１４に示すように、ベントホール６の周囲に、それを取り囲むようにソルダレジスト５が残され、さらにその周囲を取り囲むように円形枠状のレジスト除去領域１５ａが形成されている。このレジスト除去領域１５ａは、接着剤９による目詰まり防止用のダムとして機能している。すなわち、レジスト除去領域１５ａを設けていないとすると、パッケージ基板２の主面上に接着剤９を介してチップ８を固着する際に、その接着剤９がチップ８からの押圧力によってパッケージ基板２の主面に沿って流動し、ベントホール６を塞いでしまう。これに対して、レジスト除去領域１５ａを設けておくことにより、図１４（ｃ）に示すように、押し流されてきた接着剤９はレジスト除去領域１５ａ内に溜まり捕縛されるので、ベントホール６の目詰まりを防止することができる。
【００６０】
なお、図１３において、矩形状の複数のレジスト除去領域１５ｂからは上記ボンディングワイヤ接続用の導体パターン４ａ１が露出されている。また、図１５において、円形状の複数のレジスト除去領域１５ｃからは上記バンプ電極接続用の導体パターン４ａ３が露出されている。
【００６１】
次に、本実施の形態の半導体装置の製造方法を図１６〜図２９によって説明する。なお、図１６〜図２０，図２３〜図２９は、半導体装置の製造工程中における要部断面図を示している。
【００６２】
本実施の形態の半導体装置の製造方法は、上記短冊基板１２に実装された複数のチップ８を一括して封止するＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）方式の製造方法である。
【００６３】
まず、図１６に示すように、前記短冊基板１２を用意した後、その短冊基板１２の主面のチップ実装領域に、図１７に示すように、例えば絶縁ペースト等のような接着剤９を使ってチップ８を実装する。チップ８の寸法は、例えば縦×横＝５ｍｍ×５ｍｍ〜８ｍｍ×８ｍｍ程度、厚さ０．２８ｍｍ程度である。
【００６４】
続いて、図１８に示すように、チップ８のボンディングパッドと、短冊基板１２の主面の配線用の導体パターン４ａ１とを、例えば金からなるボンディングワイヤ１０によって電気的に接続する。この際、例えば超音波振動と熱圧着とを併用した周知のワイヤボンダを使用した。
【００６５】
その後、図１９および図２０に示すように、前記ワイヤボンディング工程を経た後の短冊基板１２を成形金型１６に搬送する。この際、前記のように短冊基板１２は剛性を有する構造とされているので、変形やへこみ等をあまり心配せずに安心して搬送することができる。なお、図２０は、図１９に直交する面の断面図を示している。
【００６６】
本実施の形態において成形金型１６は、短冊基板１２の主面上の複数のチップ８を一括して樹脂封止可能な一括モールド構造となっている。この封止金型１６の下型１６ａには、複数の真空吸引孔１７が設けられている。この真空吸引孔１７は、封止工程（短冊基板１２を成形金型１６にセットしてから短冊基板１２上の複数のチップ８を封止樹脂で封止するまでの工程）に際して、短冊基板１２の裏面（パッケージ実装面）側を吸引吸着することにより、極めて薄い短冊基板１２をしっかり押さえ、かつ、特に、下型１６ａの熱に起因する短冊基板１２の反りや歪み等を抑制するための孔である。
【００６７】
また、上型１６ｂには、キャビティ１６ｃ、カルブロック１６ｄおよびゲート１６ｅが設けられている。キャビティ１６ｃは、成形部に相当する樹脂注入領域である。本実施の形態では、短冊基板１２の複数のチップ８を各々分けることなく一括して封止可能な大型のキャビティ１６ｃが設けられている。すなわち、キャビティ１６ｃは、１個のキャビティ１６ｃ内に複数のチップ８を収容可能なようになっている。また、カルブロック１６ｄは、後述のプランジャで注入された成形材料をキャビティ１６ｃに供給するために金型に設けられた凹みおよび凹みに残留し固化した樹脂部分である。ゲート１６ｅは、成形金型１６において溶融樹脂がキャビティ１６ｃに注入される注入口である。この上型１６ｂには、エジェクタピン１８がキャビティ１６ｃに突出可能なように設けられている。このエジェクタピン１８は、封止工程後、短冊基板１２を成形金型１６から離形するための部材である。エジェクタピン１８は、上記半導体装置形成領域ＤＡの一群（製品領域）の外周、すんわち、最終的に切断されて半導体装置１には残されない領域に配置されている。これは、短冊基板１２に形成された封止部材にエジェクタピン１８を押し付けて短冊基板１２を取り出す際に、封止部材にエジェクタピン１８の跡や傷が残るので、それが半導体装置１に残されないように考慮したものである。
【００６８】
この成形金型１６の一例を図２１および図２２に示す。図２１は、成形金型１６の全体斜視図、図２２は成形金型１６の下型１６ａの成形面を示している。なお、図２１は、下型１６ａおよび上型１６ｂの成形面が見易くなるように示しているものであって、下型１６ａと上型１６ｂとの開閉状態を示すものではない。
【００６９】
ここでは、１回の封止工程で２枚の短冊基板１２に対して封止処理が可能な成形金型１６が例示されている。下型１６ａの成形面においてその幅方向の中央には、ポット／プランジャ部１６ｆが下型１６ａの長手方向に沿って複数個並んで配置されている。このポット／プランジャ部１６ｆのポットは、成形材料の供給口であり、プランジャは、ポット内の成形材料をキャビティ１６ｃ内に注入、加圧保持させる構成部である。このポット／プランジャ部１６ｆの列の両側に短冊基板１２が載置されるようになっている。
【００７０】
また、この下型１６ａの成形面において短冊基板１２の載置領域には、上記した複数の真空吸引孔１７が規則的に並んで配置されている（黒丸で表示）。この真空吸引孔１７の配置は、短冊基板１２の平面内において、前記半導体装置形成領域ＤＡの一群の領域（製品領域）の外側であることが好ましい。これは、後述のように樹脂封止工程時に、短冊基板１２の裏面を真空吸引することに起因して封止樹脂に小さな突起が形成されてしまう恐れがあるので、半導体装置１にその突起が残されるのを回避するためである。しかし、本実施の形態では、短冊基板１２の平面寸法が大きいこともあり、短冊基板１２をしっかりと真空吸引して短冊基板１２の平坦性を確保する観点から短冊基板１２の幅方向の中央の線（中心線）上に対応する位置にも真空吸引孔１７を配置している。この中心線上は、後述の切断エリアに相当し切断されてしまう領域なので、封止工程直後の段階でその線上に上記突起が形成されていたとしても、最終的な半導体装置１には残らないか、また、残っても外観不良とならないような非常に小さなものとすることができるからである。このような目的を達成する観点から下型１６ａを多孔質材料で構成し、短冊基板１２の裏面をその全面内においてほぼ均一に真空吸引する構造としても良い。この場合は、短冊基板１２の裏面全面を真空吸引することができるので、上記突起の問題が生じない。すなわち、上記突起に起因する半導体装置１の歩留まり低下を回避できる。
【００７１】
一方、上型１６ｂの成形面において、その幅方向中央には、上記カルブロック１６ｄが上型１６ｂの長手方向に沿って複数個並んで配置されている。また、上型１６ｂの成形面において、カルブロック１６ｄ列の両側にキャビティ１６ｃが配置されている。各カルブロック１６ｄと、その両側のキャビティ１６ｃとはゲート１６ｅを通じて連通している。
【００７２】
次いで、図２３に示すように、下型１６ａの成形面上に短冊基板１２を載置した後、下型１６ａの温度を、例えば１７５℃程度に設定したまま短冊基板１２に対して２０秒程度のプリヒート処理を施す。この処理は、熱による短冊基板１２の変形を落ち着かせる等の目的がある。
【００７３】
本実施の形態では、前記のように短冊基板１２自体の構造が熱応力等に起因する反り、うねりおよび歪み等（以下、反り等と略す）の生じ難い構造とされている。これにより、短冊基板１２を成形金型１６に搭載した際に熱伝導性メカニズムに起因して発生する短冊基板１２の上記反り等を低減することができる。そして、前記したように短冊基板１２の全体的な平坦性のみならず、個々の半導体装置形成領域ＤＡ単位での平坦性をも確保することができる。
【００７４】
続いて、図２４に示すように、下型１６ａおよび上型１６ｂの温度を、例えば１７５℃程度に設定した状態で、短冊基板１２の裏面を真空吸引孔１７によって吸着し、短冊基板１２と下型１６ａの成形面とを密着させる。この時、本実施の形態では、前記したように短冊基板１２が極めて薄いので、短冊基板１２を良好に真空吸引できる。このように本実施の形態では、封止処理に当たり、短冊基板１２の裏面を真空吸引することにより、上記熱処理に起因する前記反り等をさらに低減することができる。このため、製品取得個数の増加要求により短冊基板１２の平面積がさらに大型になっても、また、半導体装置の薄型要求から短冊基板１２の厚さがさらに薄くなったとしても、上記熱処理に起因する前記反り等を生じさせることなく、短冊基板１２の全体および半導体装置形成領域ＤＡ毎の平坦性を確保した状態で樹脂封止を行うことができる。なお、図２４以降の真空吸引孔１７に示した矢印は真空吸引の方向を示している。
【００７５】
続いて、図２５に示すように、上記温度および真空吸引処理を維持したまま、上型１６ｂのキャビティ１６ｃ内に、例えばエポキシ系樹脂および低分子系樹脂の封止樹脂を流し込み、短冊基板１２の主面の複数のチップ８およびボンディングワイヤ１０等を一括して封止することにより、短冊基板１２の主面側に複数のチップ８を内包する一体的な立方形状の封止部材１１を成型する。この際、本実施の形態では、短冊基板１２の平坦性が高いので、平準な樹脂封止が可能となる。したがって、半導体装置１の外観不良の発生率を低減でき、半導体装置１の歩留まりを向上させることができる。続いて、図２６に示すように、上記下型１６ａおよび上型１６ｂの温度を上記のままにした状態で、上型１６ｂのエジェクタピン１８をキャビティ１６ｃ側に突き出し、封止工程後の封止部材１１を有する短冊基板１２を成形金型１６から取り出す。この段階の封止部材１１は、複数のチップ８を内包している。封止部材１１において、各半導体装置形成領域の隣接間には空隙が介されず封止部材１１が充填されている。
【００７６】
次いで、図２７に示すように、短冊基板１２の裏面の各半導体装置形成領域ＤＡの配線用の導体パターン４（４ａ３）に、半田バンプ７Ａを合わせて接続する。半田バンプ７Ａを導体パターン４に接続するには、あらかじめホール状に形成された複数個の半田バンプ７Ａをツール１９を用いて保持し、この状態でフラックス槽に半田バンプ７Ａを浸漬してそれらの表面にフラックスを塗布した後、フラックスの粘着力を利用してそれぞれの半田バンプ７Ａを対応する導体パターン４（４ａ３）に同時仮付けする。
【００７７】
上記半田バンプ７Ａは、鉛／錫合金からなり、その直径は、例えば０．５ｍｍ程度である。半田バンプ７Ａは、１個分の半導体装置形成領域ＤＡ内の半田バンプ７Ａを同時に一括して接続しても良いが、バンプ接続工程のスループットを向上させる観点からは、複数の半導体装置形成領域ＤＡの半田バンプ７Ａを一括して接続することが望ましい。この場合、面積の大きなツール１９を使用することになるので、短冊基板１２に反りや変形等があると、一部の半田バンプ７Ａが導体パターン４に接合されないという問題が生じる場合がある。これに対して、本実施の形態では、ここまでの工程で短冊基板１２に生じる反りや変形等が極めて少ないので、複数の半導体装置形成領域ＤＡの複数の半田バンプ７Ａを、それぞれに対応する複数の導体パターン４（４ａ３）に同時に一括して精度良く接続することが可能である。また、反りや変形の度合いのバラツキも考慮し、半田バンプを搭載する際、短冊基板１２全体を強制クランプし平坦性を保持する機構を有する装置を使用することにより、さらに精度良く接続することができる。
【００７８】
その後、半田バンプ７Ａを２３５±５℃程度の温度で加熱リフローすることで導体パターン４（４ａ３）に固着させて、図２８に示すように、バンプ電極７を形成した後、短冊基板１２の表面に残されたフラックス残渣等を中性洗剤等を使って除去することで、バンプ接続工程が完了する。
【００７９】
次いで、上記短冊基板１２を切断することにより、前記図１および図２に示した半導体装置１を複数個得る。短冊基板１２から半導体装置１を得るには、図２９に示すように、半導体ウエハをチップ８に分割する時と同様に、短冊基板１２の裏面からダイシングブレード２０を使って短冊基板１２を切断する。
【００８０】
このように本実施の形態においては、一括モールドを前提に短冊基板１２の面積当たりの製品取得数を上げることにより、短冊基板１２の単価を低減することが可能となる。また、成形金型１６についても多種形状の金型を必要としないので、イニシャルコストを低減できる。さらに、一括多数加工処理が複数の工程に渡って可能となるので、半導体装置１の製造コストを低減することが可能となる。
【００８１】
次に、このようにして製造された半導体装置１を有する電子装置の一例を図３０および図３１に示す。図３０は、電子装置２１の一部の平面図、図３１は、その側面図を示している。
【００８２】
電子装置２１は、例えばメモリカードを示している。ただし、本実施の形態の半導体装置１の適用例はメモリカードに限定されるものではなく種々適用可能であり、例えばロジック回路を構成するものや一般的なプリント配線基板上に搭載して所定の回路を構成するものにも適用できる。
【００８３】
電子装置２１を構成する実装基板２２は、その基板本体が前記半導体装置１のパッケージ基板２と同様に、例えばガラス・エポキシ樹脂からなり、その主面（パッケージ実装面）には、複数のＦＢＧＡ型の半導体装置１が、その裏面（パッケージ実装面）を実装基板２１の主面（パッケージ実装面）に向けた状態でバンプ電極７を介して実装されている。実装基板２２の構成材料を半導体装置１のパッケージ基板２の基板本体３の材料と同一としたことにより、半導体装置１と実装基板２２との熱膨張係数差を低減でき、その差に起因する熱応力の発生を低減できるので、複数の半導体装置１の実装上の信頼性を向上させることが可能となる。
【００８４】
ここでは、各半導体装置１に、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）またはフラッシュメモリ（ＥＥＰＲＯＭ：Ｅｌｅｃｔｒｉｃ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のようなメモリ回路が形成されている。半導体装置１のメモリ回路は、その裏面（パッケージ実装面）のバンプ電極７を通じて実装基板２２の配線と電気的に接続されており、これにより実装基板２２上に全体として所定容量のメモリ回路が形成されている。
【００８５】
また、実装基板２２の主面には、ＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置２３が実装されている。この半導体装置２３は、そのパッケージ本体の四側面から突出されたガルウィング状のリードを通じて実装基板２２の配線と電気的に接続されている。この半導体装置１は、上記実装基板２２上に形成された所定容量のメモリ回路に組み込まれて、そのメモリ回路の動作を制御する機能を有している。実装基板２２の一端には、その辺に沿って外部端子２４が複数並んで配置されている。この外部端子２４は、上記実装基板２２上の配線と電気的に接続されており、実装基板２２上に形成された所定容量のメモリ回路と外部装置とを電気的に接続する機能を有している。なお、半導体装置１，２３の全高は、ほぼ同じ程度である。
【００８６】
（実施の形態２）
本実施の形態２においては、前記半導体装置の製造方法の他の一例を説明する。図３２および図３３は、成形金型１６に前記短冊基板１２を搬送した状態を示している。なお、図３３は、図３２に直交する面の断面図である。
【００８７】
本実施の形態においては、成形金型１６に、ラミネート機構部２５が設けられている。ラミネート機構部２５は、ラミネートフィルム２５ａと、その巻き取り用のリール２５ｂとを有している。ラミネートフィルム２５ａは、上型１６ｂ２のキャビティ１６ｃの内壁面をほぼ全体的に覆える大きさに形成された耐熱性の高い絶縁フィルムからなり、成型金型１６の下型１６ａ２と、上型１６ｂ２との間に介在されている。
【００８８】
本実施の形態においては、成型金型１６の下型１６ａ２に真空吸引孔が設けられていない。それ以外の下型構造は、前記実施の形態１で説明した下型と同じである。また、本実施の形態では、上型１６ｂ２に、複数の真空吸引孔２６が配置されている。この真空吸引孔２６は、樹脂封止処理に際して、上記ラミネートフィルム２５ａを上型１６ｂ２のキャビティ１６ｃ側に吸着させるための孔である。この真空吸引孔２６の平面位置は、前記実施の形態１の下型１６ａに形成された真空吸引孔１７（図１９〜図２２参照）と、ほぼ同じ理由で同じ位置となっている。すなわち、真空吸引孔２６は、短冊基板１２の製品領域外周の周辺領域に配置することが好ましい。これは、樹脂封止工程時に真空吸引することで封止樹脂に真空吸引孔２６に起因する小さな突起（穴跡）が形成されてしまう恐れが考えられるので、それを回避するためである。しかし、本実施の形態では、短冊基板１２上の全てのチップ８を一括して封止することからキャビティ１６ｃの面積が大きいこともあり、ラミネートフィルム２５ａにしわ等が生じないように真空吸引する必要性がある。例えば短冊基板１２の幅方向の中央の線（中心線）上に対応する位置にも真空吸引孔２６を配置しても良い。この中心線上は、後述の切断エリアに相当し切断されてしまう領域なので、封止工程直後の段階でその線上に上記穴跡が形成されたとしても、最終的な半導体装置１には残らないか、また、残っても外観不良とならないような非常に小さなものとすることができるからである。このような目的を達成する観点から上型１６ｂ２を多数孔構造または多孔質材料で構成し、ラミネートフィルム２５ａの上面をその全面内においてほぼ均一に真空吸引する構造としても良い。この場合は、ラミネートフィルム２５ａの上面全面を真空吸引することができるので、上記穴跡に起因する半導体装置１の歩留まり低下を回避できる。また、上型１６ｂ２には、エジェクターピンが設けられていない。これについては後述する。それ以外の上型構造は、前記実施の形態１で説明した上型と同じである。
【００８９】
まず、図３４に示すように、上記のような成型金型１６の下型１６ａ２の成形面上に短冊基板１２を載置した後、前記実施の形態１と同様に、下型１６ａ２の温度を、例えば１７５℃程度に設定したまま短冊基板１２に対して２０秒程度のプリヒート処理を施す。この処理は、熱による短冊基板１２の変形を落ち着かせる等の目的がある。
【００９０】
本実施の形態では、前記のように短冊基板１２自体の構造が熱応力等に起因する前記反り等の生じ難い構造とされているので、短冊基板１２を成形金型１６に搭載した際に熱伝導性メカニズムに起因して発生する短冊基板１２の前記反り等を低減することができる。そして、前記したように短冊基板１２の全体的な平坦性のみならず、個々の半導体装置形成領域ＤＡ単位での平坦性をも確保することができる。
【００９１】
続いて、図３５に示すように、下型１６ａ２および上型１６ｂ２の温度を、例えば１７５℃程度に設定した後、ラミネートフィルム２５ａの上面（上型１６ｂ２に対向する面）を真空吸引孔２６によって吸着し、ラミネートフィルム２５ａを上型１６ｂ２に密着させる。なお、図３５以降の真空吸引孔２６に付した矢印は真空吸引の方向を示している。
【００９２】
続いて、図３６に示すように、上記温度および真空吸引処理を維持したまま、上型１６ｂ２のキャビティ１６ｃ内に、例えばエポキシ系樹脂および低分子系樹脂の封止樹脂を流し込み、短冊基板１２の主面の複数のチップ８およびボンディングワイヤ１０等を一括して封止することにより、短冊基板１２の主面側に複数のチップ８を内包する一体的な封止部材１１を成型する。ここでも、前記実施の形態１と同様に、短冊基板１２の平坦性が高いので、平準な樹脂封止が可能となる。したがって、半導体装置１の外観不良の発生率を低減でき、半導体装置１の歩留まりを向上させることができる。なお、図３６中の矢印は真空吸引の方向を示している。
【００９３】
続いて、図３７に示すように、上記下型１６ａ２の温度を上記のままにした状態で、ラミネートフィルム２５ａに対する真空吸引を止めて、ラミネートフィルム２５ａの張力を利用して、封止工程後の封止部材１１を有する短冊基板１２を成形金型１６から取り出す。この際、上型１６ｂ２のキャビティ１６ｃの内壁面と封止部材１１の表面との間にラミネートフィルム２５ａが介在されおり上型１６ｂ２と封止部材１１とが直接接触してないこと、封止部材１１をキャビティ１６ｃから取り出す際に封止部材１１の表面の点ではなく面に対して力を加えること等から比較的小さな力で上型１６ｂ２から封止部材１１を剥離することができる。したがって、本実施の形態では、封止後の短冊基板１２を取り出すためのエジェクターピンを上型１６ｂ２に設ける必要が無いので、エジェクターピンの配置領域として短冊基板１２（封止部材１１）側に設けていた領域を有効活用することができる。また、封止部材１１と上型１６ｂ２との離形性を向上させることができるので、さらに大型の樹脂封止が可能となる。しかも、成型金型１６内の清掃頻度を低減できるので、半導体装置１の製造コストを低減することが可能となる。これ以降の工程は、前記実施の形態１で説明したのと同じなので説明を省略する。
【００９４】
（実施の形態３）
本実施の形態３においては、前記半導体装置の製造方法の他の一例を説明する。図３８は、成形金型１６に前記短冊基板１２を搬送した状態を示している。
【００９５】
本実施の形態３においては、成形金型１６に、前記実施の形態２で説明したラミネート機構部２５が設けられている。成型金型１６の下型１６ａの構造は、前記実施の形態１で説明したのと同じである。すなわち、下型１６ａには複数の真空吸引孔１７が前記実施の形態１と同様に配置されている。また、上型１６ｂ２は、前記実施の形態２で説明したのと同じである。すなわち、上型１６ｂ２にも複数の真空吸引孔２６が前記実施の形態２と同様に配置されている。
【００９６】
まず、図３９に示すように、上記のような成型金型１６の下型１６ａの成形面上に短冊基板１２を載置した後、下型１６ａ２の温度を、例えば１７５℃程度に設定したまま短冊基板１２に対して２０秒程度のプリヒート処理を施す。この処理は、熱による短冊基板１２の変形を落ち着かせる等の目的がある。本実施の形態でも、前記実施の形態１，２と同様に、短冊基板１２の前記反り等を低減することができ、短冊基板１２の全体的な平坦性および個々の半導体装置形成領域ＤＡ単位での平坦性を確保することができる。
【００９７】
続いて、図４０に示すように、下型１６ａおよび上型１６ｂ２の温度を、例えば１７５℃程度に設定した状態で、短冊基板１２の裏面を真空吸引孔１７によって吸着する。この時、本実施の形態でも、短冊基板１２が極めて薄いので、短冊基板１２を良好に真空吸引できる。このように本実施の形態でも、封止処理に当たり、短冊基板１２の裏面を真空吸引することにより、上記熱処理に起因する前記反り等をさらに低減することができる。このため、製品取得個数の増加要求により短冊基板１２の平面積がさらに大型になっても、また、半導体装置の薄型要求から短冊基板１２の厚さがさらに薄くなったとしても、上記熱処理に起因する反り等が生じさせることなく、短冊基板１２の全体および半導体装置形成領域ＤＡ毎の平坦性を確保した状態で樹脂封止を行うことができる。なお、図４０以降の真空吸引孔１７に付した矢印は真空吸引の方向を示している。
【００９８】
続いて、図４１に示すように、下型１６ａおよび上型１６ｂ２の温度を、例えば１７５℃程度に設定したまま、また、下型１６ａでの真空吸引状態を維持したまま、ラミネートフィルム２５ａの上面（上型１６ｂ２に対向する面）を真空吸引孔２６によって吸引し、ラミネートフィルム２５ａを上型１６ｂ２に密着させる。なお、図４１以降の真空吸引孔２６に付した矢印は真空吸引の方向を示している。
【００９９】
続いて、図４２に示すように、上記温度および真空吸引状態を維持したまま、上型１６ｂ２のキャビティ１６ｃ内に、例えばエポキシ系樹脂および低分子系樹脂の封止樹脂を流し込み、短冊基板１２の主面の複数のチップ８およびボンディングワイヤ１０等を一括して封止することにより、短冊基板１２の主面側に複数のチップ８を内包する一体的な封止部材１１を成型する。ここでも、前記実施の形態１と同様に、短冊基板１２の平坦性が高いので、平準な樹脂封止が可能となる。したがって、半導体装置１の外観不良の発生率を低減でき、半導体装置１の歩留まりを向上させることができる。
【０１００】
続いて、図４３に示すように、上記下型１６ａ２の温度を上記のままにした状態で、前記実施の形態２と同様に、ラミネートフィルム２５ａに対する真空吸引を止めて、ラミネートフィルム２５ａを利用して、封止工程後の封止部材１１を有する短冊基板１２を成形金型１６から取り出す。この際、前記実施の形態２と同様の理由から、上型１６ｂ２から封止部材１１を比較的小さな力で剥離することができる。したがって、本実施の形態においても、前記実施の形態２と同様に、エジェクターピンを無くせるので、エジェクターピンの配置領域を有効活用することができる。また、成型金型１６内の清掃頻度を低減できるので、半導体装置１の製造コストを低減することが可能となる。しかも、本実施の形態では、熱による短冊基板１２の反り等を抑制または防止でき、また、封止部材１１の離型性を向上させることから、短冊基板１２や封止部材１１の大型化を阻害する要因を少なくすることができるので、短冊基板１２や封止部材１１のさらなる大型化が可能となる。したがって、１つの短冊基板１２から取得できる半導体装置１の量の増加や半導体装置形成領域内に搭載できるチップの個数の増加が期待できる。このため、半導体装置１のコスト低減や性能向上をさらに推進することが可能となる。これ以降の工程は、前記実施の形態１で説明したのと同じなので説明を省略する。
【０１０１】
（実施の形態４）
本実施の形態においては、前記半導体装置の構造の変形例を説明する。
【０１０２】
図４４は、本発明の他の実施の形態である半導体装置１の断面図を示している。図４４においては、ベントホールを無くし、チップ８の固定を固いペースト材料または樹脂封止材と同質のレジンペースト等からなる接着剤９とすることにより、高温温度サイクルに対応できるようにしたものである。
【０１０３】
また、図４５は、本発明のさらに他の実施形態である半導体装置１の断面図を示している。図４５においては、ソルダーレジスト５の熱収縮の影響を受け難くすべく、ソルダーレジスト５を部分的に削除することにより、温度サイクル性を向上させるようにしたものである。
【０１０４】
（実施の形態５）
本実施の形態においては、前記短冊基板の構造の変形例を説明する。
【０１０５】
図４６は、短冊基板１２の変形例の平面図を示している。図４６（ａ）は、短冊基板１２のチップ実装面、（ｂ）はその裏面のパッケージ実装面を示している。なお、図４６においては図面を見易くするため一部にハッチングを付す。
【０１０６】
本実施の形態においては、補強パターン１３ａが、前記実施の形態１と同様に短冊基板１２の外周に沿って複数個分割されて配置されている。ただし、本実施の形態では、補強パターン１３ａ〜１３ｃ（１３）が全てベタパターンで形成されている。この場合も、前記実施の形態１と同様に、短冊基板１２の機械的強度を確保できる上、半導体装置１の製造時の熱処理に起因する反りや歪み等を抑制でき、その平坦性を確保することができるので、封止工程の際に良好な封止が可能となり、半導体装置１の歩留まりを向上させることができる。また、補強パターン１３ａを区分けして配置することにより、前記実施の形態１と同様に、短冊基板１２における半導体装置領域ＤＡの隣接間に相対的に強くかかる熱応力を分散、開放することができるので、短冊基板１２の全体的な平坦性を確保することができる。また、補強パターン１３ａに残像歪みが生じるのを抑制または防止できる。さらに、短冊基板１２の半導体装置形成領域ＤＡ毎の平坦性を確保できるので、樹脂封止を良好に行うことができ、半導体装置１の歩留りを向上させることができる。また、短冊基板１２の切断ライン上に補強パターン１３ａが存在しないことから、短冊基板１２の切断時に補強パターン１３ａの導体異物（ばり）等の発生を防止でき、その異物に起因する短絡不良等を防止できる。
【０１０７】
（実施の形態６）
本実施の形態においては、前記短冊基板の構造の変形例を説明する。図４７は、短冊基板１２の変形例の平面図を示している。図４７（ａ）は、短冊基板１２のチップ実装面、（ｂ）はその裏面のパッケージ実装面を示している。なお、図４６においては図面を見易くするため一部にハッチングを付す。
【０１０８】
本実施の形態においては、短冊基板１２の主面および裏面においてその長辺近傍の周辺領域に補強パターン１３ｄ（１３）が配置されている。また、短冊基板１２の主面および裏面においてその短辺近傍の周辺領域に補強パターン１３ｅ（１３）が配置されている。
【０１０９】
補強パターン１３ｄは、半導体装置形成領域ＤＡ間での区分けは行われておらず、短冊基板１２の長手方向に沿って延在されている。この補強パターン１３ｄは、前記実施の形態１と同様にタイル状にパターン形成されている。ただし、この場合も、伸縮可能な構造であればタイル状に限定されるものではなく種々変更可能であり、例えば前記実施の形態１で説明した点状としても良い。また、補強パターン１３ｅは、短冊基板１２の幅方向に沿って延在されており、これもタイル状に形成されている。これら補強パターン１３ｄ，１３ｅは、前記実施の形態１の補強パターン１３ａ等と同様の導体材料（銅箔等）からなる。
【０１１０】
本実施の形態によれば、前記実施の形態１と同様に、短冊基板１２の機械的強度を確保できる上、補強パターン１３ｄを上記熱処理時に伸び縮み可能な構造とすることで、半導体装置１の製造工程時の熱処理による熱応力を緩和でき、また、残像歪みの発生を抑制または防止できるので、短冊基板１２の平坦性をさらに向上させることができる。
【０１１１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１２】
例えば前記実施の形態１〜３，５，６においては、ベントホールをパッケージ基板（半導体装置形成領域）の中央に１つ配置する構造としたが、これに限定されるものではなく、ベントホールを複数個設けても良い。
【０１１３】
また、前記実施の形態１では、複数の半導体チップを一括して樹脂封止する際に、短冊基板を下型に真空吸着するようにしているが、その真空吸着を行わないで通常の樹脂封止を行っても良い。この場合、短冊基板は、前記したように熱応力に対して強い構造となっていることから平坦性を確保した状態での樹脂封止が可能となる。
【０１１４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＦＢＧＡ型の半導体装置に適用した場合について説明したが、それに限定されるものではなく、例えばＣＳＰ、ＢＧＡ、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置およびその製造方法にも適用できる。
【０１１５】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
（１）．本発明によれば、複数の半導体チップを第１の面に実装した第１の基板を金型内にセットし、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型した後、前記金型から離形された前記第１の基板および封止部材を切断して複数の半導体装置を得ることにより、単位面積当たりの製品取得数を増加させることができるので、半導体装置の製造コストを低減することが可能となる。
（２）．本発明によれば、前記第１の基板がこれを実装する第２の基板と熱膨張係数が等しくなるような絶縁材料を主体として構成されていることにより、半導体装置の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の斜視図である。
【図２】図１のＡ１−Ａ１線の断面図である。
【図３】（ａ）は図１の半導体装置の製造工程で用いる短冊基板の主面の平面図、（ｂ）は（ａ）の裏面の平面図である。
【図４】図３（ａ）のＡ２−Ａ２線の断面図である。
【図５】図３の短冊基板における補強パターンの要部拡大平面図である。
【図６】図５のＡ４−Ａ４線の断面図である。
【図７】（ａ）は図３の短冊基板における補強パターンの他の変形例を示す要部拡大平面図、（ｂ）は（ａ）のＡ５−Ａ５線の断面図である。
【図８】（ａ）は図３の短冊基板における補強パターンの要部拡大平面図、（ｂ）は（ａ）のＡ６−Ａ６線の断面図である。
【図９】図３の短冊基板の主面における半導体装置形成領域の導体パターンの一例を示す平面図である。
【図１０】図９の要部拡大平面図である。
【図１１】図３の短冊基板の裏面における半導体装置形成領域の導体パターンの一例を示す平面図である。
【図１２】図１１の要部拡大平面図である。
【図１３】図３の短冊基板の主面における半導体装置形成領域の絶縁膜パターンの一例を示す平面図である。
【図１４】（ａ）は図１３の中央部の拡大平面図、（ｂ）は（ａ）のＡ７−Ａ７線の断面図、（ｃ）は（ａ）のような構造としたことよる作用の説明図である。
【図１５】図３の短冊基板の裏面における半導体装置形成領域の絶縁膜パターンの一例を示す平面図である。
【図１６】本発明の一実施の形態である半導体装置の製造工程中における短冊基板の断面図である。
【図１７】図１６に続く半導体装置の製造工程中における短冊基板の断面図である。
【図１８】図１７に続く半導体装置の製造工程中における短冊基板の断面図である。
【図１９】図１８に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２０】図１９に垂直な面の断面図である。
【図２１】本発明の一実施の形態である半導体装置の製造工程で用いた成形金型の一例の説明図である。
【図２２】図２１の成形金型の下型における成形面の要部拡大平面図である。
【図２３】図１９に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２４】図２３に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２５】図２４に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２６】図２５に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２７】図２６に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２８】図２７に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２９】図２８に続く半導体装置の製造工程中における短冊基板の断面図である。
【図３０】本発明の一実施の形態である半導体装置を実装した実装基板の平面図である。
【図３１】図３０の側面図である。
【図３２】本発明の他の実施の形態である半導体装置の製造工程中における短冊基板の断面図である。
【図３３】図３２に垂直な面の断面図である。
【図３４】図３２に続く半導体装置の製造工程中における短冊基板の断面図である。
【図３５】図３４に続く半導体装置の製造工程中における短冊基板の断面図である。
【図３６】図３５に続く半導体装置の製造工程中における短冊基板の断面図である。
【図３７】図３６に続く半導体装置の製造工程中における短冊基板の断面図である。
【図３８】本発明のさらに他の実施の形態である半導体装置の製造工程中における断面図である。
【図３９】図３８に続く半導体装置の製造工程中における短冊基板の断面図である。
【図４０】図３９に続く半導体装置の製造工程中における短冊基板の断面図である。
【図４１】図４０に続く半導体装置の製造工程中における短冊基板の断面図である。
【図４２】図４１に続く半導体装置の製造工程中における短冊基板の断面図である。
【図４３】図４２に続く半導体装置の製造工程中における短冊基板の断面図である。
【図４４】本発明の他の実施の形態である半導体装置の断面図である。
【図４５】本発明のさらに他の実施の形態である半導体装置の断面図である。
【図４６】（ａ）は図１の半導体装置の製造工程で用いる短冊基板の変形例における主面の平面図、（ｂ）は（ａ）の裏面の平面図である。
【図４７】（ａ）は図１の半導体装置の製造工程で用いる短冊基板のさらに他の変形例における主面の平面図、（ｂ）は（ａ）の裏面の平面図である。
【符号の説明】
１ 半導体装置
２ パッケージ基板
３ 基板本体
４ 導体パターン
４ｍ 導体パターン
５ ソルダレジスト（保護膜）
６ ベントホール
７ バンプ電極
８ 半導体チップ
９ 接着剤
１０ ボンディングワイヤ
１１ 封止部材
１２ 短冊基板（第１の基板）
１３，１３ａ〜１３ｅ 補強パターン
１４ 導体膜除去領域
１５ａ〜１５ｃ レジスト除去領域
１６ 成形金型
１６ａ，１６ａ２ 下型
１６ｂ，１６ｂ２ 上型
１６ｃ キャビティ
１６ｄ カルブロック
１６ｅ ゲート
１６ｆ ポット／プランジャ部
１７ 真空吸引孔
１８ エジェクターピン
１９ ツール
２０ ダイシングブレード
２１ 電子装置
２２ 実装基板
２３ 半導体装置
２４ 外部端子
２５ ラミネート機構部
２５ａ ラミネートフィルム
２５ｂ リール
２６ 真空吸引孔
ＤＡ 半導体装置形成領域
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体雄値技術に関し、特に小型パッケージ構造を有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
パッケージの外形寸法が半導体チップのそれとほぼ同等あるいは僅かに大きいＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等は、ベアチップ実装に相当する高密度実装が可能であると共に、製造コストも比較的安価であることから、携帯情報機器、デジタルカメラ、ノート型パソコン等のような小型軽量電子機器分野での需要が急増している。
【０００３】
上記ＣＳＰには、種々のパッケージ形態があるが、一般的には、半導体チップを搭載したパッケージ基板の一面に半田バンプを取り付け、この半田バンプをプリント配線基板の表面にリフロー半田付けするボールグリッドアレイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ；ＢＧＡ）構造が採用されている。特に、多ピンで薄型のＣＳＰの場合は、半導体チップを搭載するパッケージ基板をポリイミド等のような絶縁テープで構成したＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）型のＢＧＡ（テープＢＧＡ）が主流となっている。なお、絶縁テープをパッケージ基板とするＴＣＰについては、例えば特開平７−３２１２４８号公報などに開示がある。
【０００４】
【発明が解決しようとする課題】
ところが、上記絶縁テープをパッケージ基板とするＣＳＰ技術においては、以下の課題があることを本発明者は見出した。
【０００５】
すなわち、第１は、高信頼性が要求される製品への適用が難しいという問題である。これは、上記絶縁テープをパッケージ基板とするＣＳＰ構造では、パッケージ基板の材料がポリイミド等と言うこともあり、実装後の温度サイクル性を顧客要求よりも低くせざるを得ず、さらなる信頼性の向上を図ることができないこと等からである。
【０００６】
また、第２は、半導体装置の製造コストが高いという問題である。これは、パッケージ基板材料であるポリイミドテープの価格が高いこと、また、上記絶縁テープをパッケージ基板とするＣＳＰの製造では、個々の半導体チップを封止する形態であるため、単位面積当たりの製品取得数が少ないために更に基準単価が高額となっていること等からである。
【０００７】
また、本発明者らは、本発明に基づいて、モールドの観点で公知例を調査した。その結果、例えば特開平１０−２５６２８６号公報には、金型からの離形をスムーズに行うために、金型の内面にコーティング層を形成し、モールド部を離形する技術が開示されている。また、例えば特開平１０−２４４５５６号公報には、モールド金型からの樹脂パッケージを容易に取り出すために、金型内面に離形フィルムを密着させた状態で樹脂パッケージを成形する技術が開示されている。また、例えば特開平１１−１６９３０号公報には、シートを用いてモールドする際に、シートを真空引きしてシートしわを防止する技術が開示されている。また、例えば特開２０００−１２５７８号公報には、基板上にチップを多数搭載し、トランスファーモールドする技術が開示されている。さらに例えば特開２０００−１３８２４６号公報には、汎用性のあるモールド金型で、複数のブロック毎にエジェクターピンが取り付けられている。
【０００８】
本発明の目的は、半導体装置の信頼性を向上させることのできる技術を提供することにある。
【０００９】
また、本発明の目的は、半導体装置のコストを低減することのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
すなわち、本発明は、複数の半導体チップを第１の面に実装した第１の基板を金型内にセットし、前記金型の上型と前記第１の基板の第１の面との間にフィルムを介在させ、前記フィルムを前記上型に真空吸着させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型した後、前記フィルムを用いて前記金型から離形された前記第１の基板および封止部材を切断して複数の半導体装置を得るものである。
【００１３】
また、本発明は、複数の半導体チップを第１の面に実装した第１の基板を金型内にセットし、前記第１の基板において前記第１の面の裏側の第２の面を、前記金型の下型に真空吸着させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型した後、前記金型から離形された前記第１の基板および封止部材を切断して複数の半導体装置を得るものである。
【００１４】
また、本発明は、熱応力に対して強い構造を有する第１の基板の第１の主面に実装された複数の半導体チップを一括封止することで成形された封止部材を金型から離形した後、前記金型から離形された前記第１の基板および封止部材を切断して複数の半導体装置を得るものである。
【００１５】
また、本発明は、前記第１の基板は、これを実装する第２の基板と同一系の絶縁材料を主体として構成されているものである。
【００１６】
また、本発明は、前記第１の基板は、これを実装する第２の基板と熱膨張係数が等しくなるような絶縁材料を主体として構成されているものである。
【００１７】
また、本発明は、前記第１、第２の基板がガラス・エポキシ樹脂系の絶縁材料を主体として構成されているものである。
【００１８】
【発明の実施の形態】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１９】
温度サイクル試験：被測定半導体装置を高温および低温に繰り返してさらし、寸法および他の物理的性質の変化を生じさせて動作特性および物理的損傷の耐久性を決定するために行われる試験を言う。
【００２０】
短冊基板（第１の基板）の主面（チップ実装面：第１の面）および裏面（パッケージ実装面：第２の面）を、便宜上、以下の領域に分類する。半導体装置が形成される領域を「半導体装置形成領域」と言い、その半導体装置形成領域の一群が配置された全領域を「製品領域（第１の領域）」と言い、製品領域の外周の領域を「周辺領域（第２の領域）」と言う。
【００２１】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００２２】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００２３】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００２４】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００２５】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２６】
また、本実施の形態で用いる図の中には、平面図であっても図面を見易くするためにハッチングを付すものもある。
【００２７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２８】
（実施の形態１）
図１は本発明の一実施の形態である半導体装置の斜視図、図２は図１のＡ１−Ａ１線の断面図を示している。
【００２９】
本実施の形態の半導体装置１は、例えばＦＢＧＡ（Ｆｉｎｅ Ｐｉｔｃｈ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）構造を有している。この半導体装置１のパッケージ基板２は、例えば平面四角形の薄板からなり、基板本体３と、その主面（チップ実装面）および裏面（パッケージ実装面）に形成された導体パターン４およびソルダレジスト（Ｓｏｌｄｅｒ ｒｅｓｉｓｔ）５と、パッケージ基板２の主面および裏面間を貫通するベントホール６と、パッケージ基板２の裏面側の導体パターン４に接合されたバンプ電極７とを有している。
【００３０】
本実施の形態においては、上記基板本体３の材料として、例えば耐熱性の高いＦＲ−５相当のガラス・エポキシ樹脂の単層板を採用している。このように基板本体３の材料を安価なガラス・エポキシ樹脂の単層板としたことにより、半導体装置１の製造原価を最小限に抑えることができる。すなわち、半導体装置１のコストを低減できる。
【００３１】
また、基板本体３の材料を、半導体装置１を実装する基板として一般的に使用されているプリント配線基板と同一のガラス・エポキシ樹脂としたことにより、パッケージ基板２と上記プリント配線基板との熱膨張係数差に起因して半導体装置１のバンプ電極７に加わるストレスを緩和することができる。これにより、半導体装置１を実装した後の信頼性を向上させることができる。
【００３２】
また、基板本体３をポリイミドテープ等で構成した場合に比べて、温度サイクル試験における温度サイクル性を２倍程度またはそれ以上に向上させることができるので、携帯機器や民生用途向けだけでなく、産業機器や自動車用途向け等のような高い信頼性が要求される製品に半導体装置１を適用することができる。
【００３３】
ただし、基板本体３の材料は、これに限定されるものではなく種々変更可能であり、例えばＢＴレジンまたはアラミド不織布材等のような有機系の絶縁材料を用いても良い。これらいずれの材料を用いても上記ガラス・エポキシ樹脂を用いた場合と同様の効果が得られる他、基板本体３の材料としてＢＴレジンを選択した場合には、熱伝導性が高いので、放熱性を向上させることができる。
【００３４】
上記パッケージ基板２の導体パターン４は、例えば単純な２層構造で構成されている。これにより、半導体装置１の製造原価を最小限に抑えることができ、半導体装置１のコストを低減できる。また、本実施の形態においては、上記導体パターン４が、配線用およびダミー用の２種類のパターンを有している。また、本実施の形態においては、配線用の導体パターン４には、一般的なラインパターンと、その他に、バンプ電極７、ボンディングワイヤまたはスルーホール等が接合される幅広のパターンとを含むものとする。パッケージ基板２の主面および裏面の配線用の導体パターン４は、パッケージ基板２の主面および裏面間を貫通するスルーホールを通じて互いに電気的に接続されている。このような配線用およびダミー用の導体パターン４は、上記基板本体３の主面（チップ実装面）および裏面（パッケージ実装面）に貼り付けられた電解銅箔（または圧延銅箔）等のような導体膜をエッチングすることで形成されており、その表面にはニッケル（Ｎｉ）、金（Ａｕ）メッキ等が施されている。ダミー用の導体パターン４を設けたのは、パッケージ基板２の主面および裏面の導体パターン４の密度を高めるためである。なお、これについては後述する。
【００３５】
上記パッケージ基板２の主面および裏面はソルダレジスト（絶縁膜）５で被覆されている。ソルダレジスト５の一部は除去されており、上記導体パターン４の一部が露出されている。このソルダレジスト５は、ソルダマスク（ｓｏｌｄｅｒ ｍａｓｋ）またはストップオフ（ｓｔｏｐ−ｏｆｆ）とも呼ばれ、パッケージ基板２の主面および裏面の特定領域に施された耐熱性被覆材料であり、半田付け作業の際にこの部分に半田が付かないようにするレジストである。ソルダレジスト５の主要機能は、半田付けの時、半田付け不要な導体パターン４が溶融半田と接触することを防ぎ、半田付け部以外の導体パターン４を保護する保護膜としての機能であるが、その他に、導体間の半田ブリッジの防止、汚染や湿気からの保護、損傷防止、耐環境性、マイグレーション防止、回路間の絶縁の維持および回路と他の部品（半導体チップ（以下、単にチップという）やプリント配線基板等）との短絡防止の機能を有している。したがって、ソルダレジスト５は、これらの機能を有する絶縁材料で構成されている。本実施の形態では、ソルダレジスト５の材料として、熱膨張係数を考慮して、例えばエポキシ系樹脂およびアクリル系樹脂を用いた。また、本実施の形態では、このソルダレジスト５の被覆状態（被覆面積や厚さ等）がパッケージ基板２の主面と裏面とでほぼ均一になるようになっている。なお、これについては後術する。
【００３６】
また、パッケージ基板２には、その主面と裏面とを貫通するベントホール６が設けられている。このベントホール６は、チップ８をパッケージ基板２に固着するための接着剤９中のボイドや水分等を、半導体装置１の組立工程（後工程）における熱処理前または熱処理中に外部に逃がすための孔である。なお、このベントホール６についても後述する。
【００３７】
パッケージ基板２の裏面における配線用の導体パターン４には、バンプ電極７が接合されている。バンプ電極７は、半導体装置１を実装用の基板上に実装し、かつ、半導体装置１と実装基板の配線とを電気的に接続するための突起電極である。このバンプ電極７は、例えば鉛（Ｐｂ）／錫（Ｓｎ）合金からなり、その直径は、例えば０．３〜０．５ｍｍ程度である。なお、バンプ電極７の材料として、例えば錫（Ｓｎ）−銀（Ａｇ）系の鉛フリー半田を用いることもできる。
【００３８】
このようなパッケージ基板２の総厚（基板本体３、導体パターン４およびソルダレジスト５の厚さの総和）は、極めて薄く、例えば０．２ｍｍ以下となっている。これにより、半導体装置１の薄型設計が可能となっている。したがって、このような半導体装置１を搭載する電子装置または情報処理装置等の小型、薄型および軽量設計が可能となる。
【００３９】
パッケージ基板２の主面中央には、チップ８がその主面（素子形成面）を上に向けた状態で実装されている。このチップ８は、例えば銀（Ａｇ）入りペーストまたは銀無しの絶縁ペースト等のような接着剤９によってパッケージ基板２の主面に固着されている。このチップ８の主面には、例えばマイクロプロセッサ、ＡＳＩＣまたはメモリ等のような集積回路が形成されている。チップ８の主面の集積回路は、チップ８の最上の配線層に設けられたボンディングパッド（外部端子）と電気的に接続されている。そして、そのボンディングパッドは、ボンディングワイヤ１０を介してパッケージ基板２の主面の配線用の導体パターン４と電気的に接続されている。ボンディングワイヤ１０は、例えば直径２５μｍ程度の金（Ａｕ）細線からなり、パッケージ基板２の主面に形成された配線用の導体パターン４においてソルダレジスト５から露出された領域に接触されて接合されている。ただし、チップ８の実装形態はボンディングワイヤ１０で接続されるものに限定されるものではなく、例えばチップ８をその主面に設けられたバンプ電極を介してパッケージ基板２の主面上に実装し、パッケージ基板２の配線と電気的に接続する、いわゆるフェイスダウンボンディング実装形態としても良い。
【００４０】
このようなチップ８およびボンディングワイヤ１０は、パッケージ基板２の主面に被覆された封止部材１１によって封止されている。封止部材１１は、例えばエポキシ樹脂および低分子系樹脂からなり、その側面は、パッケージ基板２の主面に対してほぼ垂直になるように形成されている。このような半導体装置１の全高（実装基板の実装面から半導体装置１の上面までの高さ）ｈ１は、例えば１．２〜１．４ｍｍ程度である。
【００４１】
次に、本実施の形態の半導体装置の製造方法で用いる短冊基板について説明する。図３および図４は、その短冊基板１２を示している。図３（ａ）は、短冊基板１２の主面（チップ実装面）の平面図、（ｂ）はその裏面（パッケージ搭載面）の平面図を示している。また、図４は、図３のＡ２−Ａ２線の断面図を示している。なお、図３は平面図であるが、メッキ用の配線にハッチングを付す。
【００４２】
短冊基板１２は、例えば縦×横＝４０〜６６ｍｍ×１５１ｍｍ程度、厚さが０．２ｍｍ以下の平面略長方形状の薄板からなる。この短冊基板１２は、上記パッケージ基板２の母体であり、上記基板本体３、導体パターン４およびソルダレジスト５を有している。この短冊基板１２の主面および裏面には、例えばその幅方向に沿って２列、長手方向に沿って９列、合計２×９＝１８個の半導体装置形成領域ＤＡが配置されている。短冊基板１２の主面の各半導体装置形成領域ＤＡの破線は、上記チップ８が実装される領域を示している。また、各半導体装置形成領域ＤＡの隣接境界線は後述の切断線でもある。
【００４３】
短冊基板１２の主面および裏面において四辺の近傍の周辺領域には、半導体装置形成領域ＤＡの一群（製品領域）を取り囲むように、補強パターン１３（１３ａ、１３ｂ、１３ｃ）が設けられている。補強パターン１３は、短冊基板１２の搬送時等の機械的強度を確保し、かつ、半導体装置１の製造時の熱処理に起因する反りや歪み等を抑制するための部材である。このような補強パターン１３を設けることにより、極めて薄い短冊基板１２であってもその機械的強度を確保できるので、短冊基板１２を安心して搬送することができる。また、半導体装置１の製造時の熱処理に起因する反りや歪み等を抑制できるので、その平坦性を確保することができる。このため、後述の封止工程の際に良好な封止が可能となり、半導体装置１の歩留まりを向上させることができる。
【００４４】
補強パターン１３は、機械的強度を確保する観点のみからは短冊基板１２の外周に沿って連続的に延在させて形成した方が良いが、ここでは、補強パターン１３（補強パターン１３ｂを除く）が、短冊基板１２の主面および裏面の両方において、半導体装置形成領域ＤＡ毎に区分けされて配置されている。これは、半導体装置１の製造時における熱処理に際しては、短冊基板１２の材料（基板本体３、導体パターン４およびソルダレジスト５）の熱膨張係数の違い等に起因して短冊基板１２の反りや捻れ等が生じるが、その熱応力は、半導体装置領域ＤＡの隣接間に相対的に強くかかるので、それを分散、開放することで短冊基板１２の全体的な平坦性を確保するためである。また、補強パターン１３を区分けしてないとすると、半導体装置形成領域ＤＡの隣接間における補強パターン１３部分に残像歪みが生じてしまう場合があるので、それを回避するためでもある。さらに、半導体装置形成領域ＤＡ毎に補強パターン１３を設けることにより、上記短冊基板１２の全体的な平坦性の確保に加えて、さらに実質的に半導体装置となる各半導体装置領域ＤＡ毎の平坦性を確保できるので、樹脂封止を良好に行うことができ、半導体装置１の歩留りの向上を図ることができるからである。また、短冊基板１２の切断ライン上に補強パターン１３ａが存在しないことから、短冊基板１２の切断時に補強パターン１３ａの導体異物（ばり）等の発生を防止でき、その異物に起因する短絡不良等を防止できる。
【００４５】
この補強パターン１３は、例えば銅箔からなり、上記導体パターン４と同様に同工程時に形成されている。補強パターン１３のうち、補強パターン１３ａは、ベタパターンではなく、例えばタイル状に形成されている。図５は、補強パターン１３ａの要部拡大平面図、図６はそのＡ４−Ａ４線の断面図を示している。補強パターン１３ａは、互いに分離された矩形状の複数の微細パターン（第１のパターン）が、補強パターン１３ａの長手方向および幅方向に沿って規則的に並んで配置されることで構成されている。ただし、この補強パターン１３ａでは、その幅方向に沿って隣接する矩形状の微細なパターン同士が、補強パターン１３ａの長手方向に沿って互いにずれた状態で配置されている。
【００４６】
このように補強パターン１３ａをタイル状としているのは、補強パターン１３ａを上記熱処理時に伸び縮み可能な構造とすることで、上記熱応力による熱収縮を緩和するためである。すなわち、これにより、半導体装置１の製造工程時の熱処理による熱応力を緩和でき、また、残像歪みの発生を抑制または防止できるので、短冊基板１２の平坦性をさらに向上させることができる。
【００４７】
ただし、補強パターン１３ａのパターン形状は、基本的に伸び縮みが可能であり熱応力を吸収する形状であれば良く、タイル状に限定されるものではなく種々変更可能であり、例えば図７に示す構造としても良い。図７（ａ）は、補強パターン１３ａの要部拡大平面図、（ｂ）は（ａ）のＡ５−Ａ５線の断面図を示している。なお、図７の（ａ）は平面図であるが、図面を見易くするための導体パターンにハッチングを付す。
【００４８】
図７に示す補強パターン１３ａは、点状パターンを例示している。この補強パターン１３ａは、導体膜の一部が除去されることで形成された矩形状の複数の導体膜除去領域１４が配置されることで構成されている。ただし、この補強パターン１３ａでは、その矩形状の複数の導体膜除去領域１４が、補強パターン１３ａの幅方向においても同一直線上に並んで配置されている。
【００４９】
図５および図７のいずれの補強パターン１３ａでも上記熱応力に関する効果を得ることができるが、短冊基板１２の機械的な強度を得る観点からは図５に示したパターンの方が好ましい。これは、図５の補強パターン１３ａの構造では、その幅方向に隣接するパターン（導体膜除去領域１４、矩形状微細パターン）同士が、補強パターン１３ａの長手方向に沿ってずれて配置されているからである。また、上記図５の補助パターン１３ａを用いた場合には、他の構造に比べて残像歪みを回避する上で特に効果がある。これは、図５のタイル状のパターン構造を有する補助パターン１３ａの場合、それを構成する矩形状の微細なパターンが互いに離れているので、補助パターン１３ａ自体に歪みが残らないからである。
【００５０】
一方、上記図３および図４の短冊基板１２の主面（チップ実装面）において、その長手方向の一辺近傍に配置された補強パターン１３ｂは、区分けされておらず、また、タイル状ではなくベタパターンで形成されている。図８（ａ）は補強パターン１３ｂの要部拡大平面図、（ｂ）はそのＡ６−Ａ６線の断面図を示している。なお、図８（ａ）は平面図であるが、図面を見易くするため導体パターンにハッチングを付す。
【００５１】
補強パターン１３ｂを区分けせず、また、ベタパターンとしたのは、後述のチップ８等の封止工程に際して、その補強パターン１３ｂの配置された部分が、封止金型のいわゆるゲートが配置される場合を例示しているからである。すなわち、封止樹脂は、補強パターン１３ｂに直接接触した状態で封止金型のキャビィティ内に流しこまれるので、補強パターン１３ｂを分割したり、メッシュ状等にしたりすると、封止工程後、短冊基板１２を封止金型から剥離することができなくなるという不具合が生じるので、それを回避するためである。したがって、封止金型のゲートが分割されてるタイプであれば、この補強パターン１３ｂを区分けしてもかまわない。
【００５２】
また、補強パターン１３ｃも、ベタパターンで形成されている。これは、補強パターン１３ｃは、短冊基板１２を搬送する際の剛性を持たせる部分とされているからである。なお、図３において導体パターン４ｍは、半導体装置形成領域ＤＡに配置された導体パターン４にメッキ処理を施す際に電流を供給するためのパターンを示している。
【００５３】
次に、上記短冊基板１２の主面および裏面における半導体装置形成領域ＤＡの導体パターン４の配置について説明する。図９は、短冊基板１２の主面における半導体装置形成領域ＤＡ（すなわち、前記パッケージ基板２の主面（チップ実装面））の全体平面図を示し、また、図１０は、図９の要部拡大平面図を示している。また、図１１は、短冊基板１２の裏面における半導体装置形成領域ＤＡ（すなわち、前記パッケージ基板２の裏面（パッケージ実装面））の全体平面図を示し、また、図１２は、図１１の要部拡大平面図を示している。図９〜図１２においては、導体パターン４の配置を分かり易くするために導体パターン４にハッチングを付す。
【００５４】
前記したように短冊基板１２の主面および裏面における半導体装置形成領域ＤＡ（すなわち、パッケージ基板２の主面および裏面）には、導体パターン４の密度を高めるために、配線用の導体パターン４ａ（４）の他に、ダミー用の導体パターン４ｂ（４）が配置されている。このように各半導体装置形成領域ＤＡにおいて導体パターン４の密度を高めることにより、半導体装置１の製造工程中の熱処理による半導体装置形成領域ＤＡ内、すなわち、パッケージ基板２内における基板反りやうねり等を低減することができる。また、導体パターン４は、その配置状態（面積、配置位置および密度等）を、短冊基板１２（パッケージ基板２）の主面と裏面とでほぼ同じになるようにすることが好ましい。これにより、その主面および裏面間の熱収縮量を均一にすることができるので、熱による基板反りやうねり等を低減できる。これらにより、短冊基板１２およびパッケージ基板２の平坦性を向上させることが可能となる。また、導体パターン４の密度を高くすることにより、ソルダレジスト５のクラックを生じ難くすることができるので、配線用の導体パターン４ａの断線不良を防止することが可能となる。さらに、互いに隣接する配線用の導体パターン４間にダミー用の導体パターン４を介在させることにより、その隣接する配線用の導体パターン４間の浮遊容量を無くし、誘導ノイズの発生を防止できる。
【００５５】
ただし、導体パターン４の密度を高め過ぎると、基板本体３とソルダレジスト５との接触面積が少なくなる結果、双方の部材間の接着力が低下してしまうので、ダミー用の導体パターン４ｂについては適当な箇所で分割されている。これにより、基板本体３とソルダレジスト５とが接触される領域を確保することができるので、基板本体３とソルダレジスト５との接着力を向上させることが可能となっている。また、リフロ時にチップ８の搭載領域の周辺には、チップ８と短冊基板１２との熱膨張係数の差に起因する応力が集中し易いため、ソルダーレジスト５の剥離が発生し易い。そのため、ダミー用の導体パターンの面積を極力少なくするか、形成しない構造とすることで導体パターン４の断線やソルダレジスト５の剥離を低減できる。図９〜図１２に示すように、半導体装置形成領域ＤＡ、すなわち、パッケージ基板２の主面および裏面の中央には、略平面四角形状の大きなダミー用の導体パターン４ｂが形成されている。このようにチップ８（図２参照）の裏面が対向する位置に大きなダミー用の導体パターン４ｂを設けることにより、上記導体パターン４の密度向上の他、チップ８が動作時に発生した熱の放散性を向上させることが可能となっている。また、その中央のダミー用の導体パターン４には、複数の円形状の導体膜除去領域１４が規則的に配置されている。この導体膜除去領域１４は、導体膜（銅箔等）の一部が除去されることで形成されたものである。このような導体膜除去領域１４を設けることにより、短冊基板１２（すなわち、パッケージ基板２）の主面および裏面の導体パターン４の配置密度を調整することができる。また、基板本体３とソルダレジスト５との接触領域を確保できるので、基板本体３とソルダレジスト５との接着強度をさらに向上させることができる。
【００５６】
なお、図１０の短冊基板１２の主面（パッケージ基板２の主面）の配線用の導体パターン４ａのうち、平面略矩形状の幅広の導体パターン４ａ１（４）は、上記ボンディングワイヤ１０が接合されるパターン部分である。また、配線用の導体パターン４ａのうちの平面略楕円形状の幅広の導体パターン４ａ２（４）は、上記スルーホールが配置されるパターン部分である。また、図１１の短冊基板１２の裏面（パッケージ基板２の裏面）の配線用の導体パターン４ａのうち、比較的幅広の導体パターン４ａ３（４）は、前記スルーホールが配置され、かつ、前記バンプ電極７が接合されるパターン部分である。
【００５７】
次に、上記短冊基板１２の主面および裏面における半導体装置形成領域ＤＡのソルダレジスト５の配置について説明する。図１３は、短冊基板１２の主面における半導体装置形成領域ＤＡ（すなわち、前記パッケージ基板２の主面（チップ実装面））の全体平面図を示している。また、図１４（ａ）は図１３の中央部の拡大平面図、（ｂ）は（ａ）のＡ７−Ａ７線の断面図、（ｃ）は（ａ）のような構造としたことよる作用の説明図を示している。さらに、図１５は、短冊基板１２の裏面における半導体装置形成領域ＤＡ（すなわち、前記パッケージ基板２の裏面（パッケージ実装面））の全体平面図を示している。図１３、図１４（ａ）および図１５においては、ソルダレジスト５の配置を分かり易くするためにソルダレジスト５にハッチングを付した。
【００５８】
前記したように短冊基板１２の主面および裏面における半導体装置形成領域ＤＡ（すなわち、パッケージ基板２の主面および裏面）には、ソルダレジスト５がほぼ均一に被着されている。すなわち、その主面および裏面には、ソルダレジスト５がほぼ同じ厚さで、ほぼ同じ面積で被着されている。特に、導体パターン４の無い領域の主面および裏面の熱収縮差を最小限にすべく、導体パターン４の無い領域にもソルダレジスト５が形成されている。これにより、短冊基板１２（パッケージ基板２）の主面および裏面の熱収縮量を一定にすることができるので、半導体装置１の製造工程中の熱処理による半導体装置形成領域ＤＡ内、すなわち、パッケージ基板２内における基板反りやうねり等を低減することができる。したがって、短冊基板１２およびパッケージ基板２の平坦性を向上させることが可能となる。
【００５９】
また、本実施の形態においては、図１３および図１４に示すように、ベントホール６の周囲に、それを取り囲むようにソルダレジスト５が残され、さらにその周囲を取り囲むように円形枠状のレジスト除去領域１５ａが形成されている。このレジスト除去領域１５ａは、接着剤９による目詰まり防止用のダムとして機能している。すなわち、レジスト除去領域１５ａを設けていないとすると、パッケージ基板２の主面上に接着剤９を介してチップ８を固着する際に、その接着剤９がチップ８からの押圧力によってパッケージ基板２の主面に沿って流動し、ベントホール６を塞いでしまう。これに対して、レジスト除去領域１５ａを設けておくことにより、図１４（ｃ）に示すように、押し流されてきた接着剤９はレジスト除去領域１５ａ内に溜まり捕縛されるので、ベントホール６の目詰まりを防止することができる。
【００６０】
なお、図１３において、矩形状の複数のレジスト除去領域１５ｂからは上記ボンディングワイヤ接続用の導体パターン４ａ１が露出されている。また、図１５において、円形状の複数のレジスト除去領域１５ｃからは上記バンプ電極接続用の導体パターン４ａ３が露出されている。
【００６１】
次に、本実施の形態の半導体装置の製造方法を図１６〜図２９によって説明する。なお、図１６〜図２０，図２３〜図２９は、半導体装置の製造工程中における要部断面図を示している。
【００６２】
本実施の形態の半導体装置の製造方法は、上記短冊基板１２に実装された複数のチップ８を一括して封止するＭＡＰ（Ｍｏｌｄ Ａｒｒａｙ Ｐａｃｋａｇｅ）方式の製造方法である。
【００６３】
まず、図１６に示すように、前記短冊基板１２を用意した後、その短冊基板１２の主面のチップ実装領域に、図１７に示すように、例えば絶縁ペースト等のような接着剤９を使ってチップ８を実装する。チップ８の寸法は、例えば縦×横＝５ｍｍ×５ｍｍ〜８ｍｍ×８ｍｍ程度、厚さ０．２８ｍｍ程度である。
【００６４】
続いて、図１８に示すように、チップ８のボンディングパッドと、短冊基板１２の主面の配線用の導体パターン４ａ１とを、例えば金からなるボンディングワイヤ１０によって電気的に接続する。この際、例えば超音波振動と熱圧着とを併用した周知のワイヤボンダを使用した。
【００６５】
その後、図１９および図２０に示すように、前記ワイヤボンディング工程を経た後の短冊基板１２を成形金型１６に搬送する。この際、前記のように短冊基板１２は剛性を有する構造とされているので、変形やへこみ等をあまり心配せずに安心して搬送することができる。なお、図２０は、図１９に直交する面の断面図を示している。
【００６６】
本実施の形態において成形金型１６は、短冊基板１２の主面上の複数のチップ８を一括して樹脂封止可能な一括モールド構造となっている。この封止金型１６の下型１６ａには、複数の真空吸引孔１７が設けられている。この真空吸引孔１７は、封止工程（短冊基板１２を成形金型１６にセットしてから短冊基板１２上の複数のチップ８を封止樹脂で封止するまでの工程）に際して、短冊基板１２の裏面（パッケージ実装面）側を吸引吸着することにより、極めて薄い短冊基板１２をしっかり押さえ、かつ、特に、下型１６ａの熱に起因する短冊基板１２の反りや歪み等を抑制するための孔である。
【００６７】
また、上型１６ｂには、キャビティ１６ｃ、カルブロック１６ｄおよびゲート１６ｅが設けられている。キャビティ１６ｃは、成形部に相当する樹脂注入領域である。本実施の形態では、短冊基板１２の複数のチップ８を各々分けることなく一括して封止可能な大型のキャビティ１６ｃが設けられている。すなわち、キャビティ１６ｃは、１個のキャビティ１６ｃ内に複数のチップ８を収容可能なようになっている。また、カルブロック１６ｄは、後述のプランジャで注入された成形材料をキャビティ１６ｃに供給するために金型に設けられた凹みおよび凹みに残留し固化した樹脂部分である。ゲート１６ｅは、成形金型１６において溶融樹脂がキャビティ１６ｃに注入される注入口である。この上型１６ｂには、エジェクタピン１８がキャビティ１６ｃに突出可能なように設けられている。このエジェクタピン１８は、封止工程後、短冊基板１２を成形金型１６から離形するための部材である。エジェクタピン１８は、上記半導体装置形成領域ＤＡの一群（製品領域）の外周、すんわち、最終的に切断されて半導体装置１には残されない領域に配置されている。これは、短冊基板１２に形成された封止部材にエジェクタピン１８を押し付けて短冊基板１２を取り出す際に、封止部材にエジェクタピン１８の跡や傷が残るので、それが半導体装置１に残されないように考慮したものである。
【００６８】
この成形金型１６の一例を図２１および図２２に示す。図２１は、成形金型１６の全体斜視図、図２２は成形金型１６の下型１６ａの成形面を示している。なお、図２１は、下型１６ａおよび上型１６ｂの成形面が見易くなるように示しているものであって、下型１６ａと上型１６ｂとの開閉状態を示すものではない。
【００６９】
ここでは、１回の封止工程で２枚の短冊基板１２に対して封止処理が可能な成形金型１６が例示されている。下型１６ａの成形面においてその幅方向の中央には、ポット／プランジャ部１６ｆが下型１６ａの長手方向に沿って複数個並んで配置されている。このポット／プランジャ部１６ｆのポットは、成形材料の供給口であり、プランジャは、ポット内の成形材料をキャビティ１６ｃ内に注入、加圧保持させる構成部である。このポット／プランジャ部１６ｆの列の両側に短冊基板１２が載置されるようになっている。
【００７０】
また、この下型１６ａの成形面において短冊基板１２の載置領域には、上記した複数の真空吸引孔１７が規則的に並んで配置されている（黒丸で表示）。この真空吸引孔１７の配置は、短冊基板１２の平面内において、前記半導体装置形成領域ＤＡの一群の領域（製品領域）の外側であることが好ましい。これは、後述のように樹脂封止工程時に、短冊基板１２の裏面を真空吸引することに起因して封止樹脂に小さな突起が形成されてしまう恐れがあるので、半導体装置１にその突起が残されるのを回避するためである。しかし、本実施の形態では、短冊基板１２の平面寸法が大きいこともあり、短冊基板１２をしっかりと真空吸引して短冊基板１２の平坦性を確保する観点から短冊基板１２の幅方向の中央の線（中心線）上に対応する位置にも真空吸引孔１７を配置している。この中心線上は、後述の切断エリアに相当し切断されてしまう領域なので、封止工程直後の段階でその線上に上記突起が形成されていたとしても、最終的な半導体装置１には残らないか、また、残っても外観不良とならないような非常に小さなものとすることができるからである。このような目的を達成する観点から下型１６ａを多孔質材料で構成し、短冊基板１２の裏面をその全面内においてほぼ均一に真空吸引する構造としても良い。この場合は、短冊基板１２の裏面全面を真空吸引することができるので、上記突起の問題が生じない。すなわち、上記突起に起因する半導体装置１の歩留まり低下を回避できる。
【００７１】
一方、上型１６ｂの成形面において、その幅方向中央には、上記カルブロック１６ｄが上型１６ｂの長手方向に沿って複数個並んで配置されている。また、上型１６ｂの成形面において、カルブロック１６ｄ列の両側にキャビティ１６ｃが配置されている。各カルブロック１６ｄと、その両側のキャビティ１６ｃとはゲート１６ｅを通じて連通している。
【００７２】
次いで、図２３に示すように、下型１６ａの成形面上に短冊基板１２を載置した後、下型１６ａの温度を、例えば１７５℃程度に設定したまま短冊基板１２に対して２０秒程度のプリヒート処理を施す。この処理は、熱による短冊基板１２の変形を落ち着かせる等の目的がある。
【００７３】
本実施の形態では、前記のように短冊基板１２自体の構造が熱応力等に起因する反り、うねりおよび歪み等（以下、反り等と略す）の生じ難い構造とされている。これにより、短冊基板１２を成形金型１６に搭載した際に熱伝導性メカニズムに起因して発生する短冊基板１２の上記反り等を低減することができる。そして、前記したように短冊基板１２の全体的な平坦性のみならず、個々の半導体装置形成領域ＤＡ単位での平坦性をも確保することができる。
【００７４】
続いて、図２４に示すように、下型１６ａおよび上型１６ｂの温度を、例えば１７５℃程度に設定した状態で、短冊基板１２の裏面を真空吸引孔１７によって吸着し、短冊基板１２と下型１６ａの成形面とを密着させる。この時、本実施の形態では、前記したように短冊基板１２が極めて薄いので、短冊基板１２を良好に真空吸引できる。このように本実施の形態では、封止処理に当たり、短冊基板１２の裏面を真空吸引することにより、上記熱処理に起因する前記反り等をさらに低減することができる。このため、製品取得個数の増加要求により短冊基板１２の平面積がさらに大型になっても、また、半導体装置の薄型要求から短冊基板１２の厚さがさらに薄くなったとしても、上記熱処理に起因する前記反り等を生じさせることなく、短冊基板１２の全体および半導体装置形成領域ＤＡ毎の平坦性を確保した状態で樹脂封止を行うことができる。なお、図２４以降の真空吸引孔１７に示した矢印は真空吸引の方向を示している。
【００７５】
続いて、図２５に示すように、上記温度および真空吸引処理を維持したまま、上型１６ｂのキャビティ１６ｃ内に、例えばエポキシ系樹脂および低分子系樹脂の封止樹脂を流し込み、短冊基板１２の主面の複数のチップ８およびボンディングワイヤ１０等を一括して封止することにより、短冊基板１２の主面側に複数のチップ８を内包する一体的な立方形状の封止部材１１を成型する。この際、本実施の形態では、短冊基板１２の平坦性が高いので、平準な樹脂封止が可能となる。したがって、半導体装置１の外観不良の発生率を低減でき、半導体装置１の歩留まりを向上させることができる。続いて、図２６に示すように、上記下型１６ａおよび上型１６ｂの温度を上記のままにした状態で、上型１６ｂのエジェクタピン１８をキャビティ１６ｃ側に突き出し、封止工程後の封止部材１１を有する短冊基板１２を成形金型１６から取り出す。この段階の封止部材１１は、複数のチップ８を内包している。封止部材１１において、各半導体装置形成領域の隣接間には空隙が介されず封止部材１１が充填されている。
【００７６】
次いで、図２７に示すように、短冊基板１２の裏面の各半導体装置形成領域ＤＡの配線用の導体パターン４（４ａ３）に、半田バンプ７Ａを合わせて接続する。半田バンプ７Ａを導体パターン４に接続するには、あらかじめホール状に形成された複数個の半田バンプ７Ａをツール１９を用いて保持し、この状態でフラックス槽に半田バンプ７Ａを浸漬してそれらの表面にフラックスを塗布した後、フラックスの粘着力を利用してそれぞれの半田バンプ７Ａを対応する導体パターン４（４ａ３）に同時仮付けする。
【００７７】
上記半田バンプ７Ａは、鉛／錫合金からなり、その直径は、例えば０．５ｍｍ程度である。半田バンプ７Ａは、１個分の半導体装置形成領域ＤＡ内の半田バンプ７Ａを同時に一括して接続しても良いが、バンプ接続工程のスループットを向上させる観点からは、複数の半導体装置形成領域ＤＡの半田バンプ７Ａを一括して接続することが望ましい。この場合、面積の大きなツール１９を使用することになるので、短冊基板１２に反りや変形等があると、一部の半田バンプ７Ａが導体パターン４に接合されないという問題が生じる場合がある。これに対して、本実施の形態では、ここまでの工程で短冊基板１２に生じる反りや変形等が極めて少ないので、複数の半導体装置形成領域ＤＡの複数の半田バンプ７Ａを、それぞれに対応する複数の導体パターン４（４ａ３）に同時に一括して精度良く接続することが可能である。また、反りや変形の度合いのバラツキも考慮し、半田バンプを搭載する際、短冊基板１２全体を強制クランプし平坦性を保持する機構を有する装置を使用することにより、さらに精度良く接続することができる。
【００７８】
その後、半田バンプ７Ａを２３５±５℃程度の温度で加熱リフローすることで導体パターン４（４ａ３）に固着させて、図２８に示すように、バンプ電極７を形成した後、短冊基板１２の表面に残されたフラックス残渣等を中性洗剤等を使って除去することで、バンプ接続工程が完了する。
【００７９】
次いで、上記短冊基板１２を切断することにより、前記図１および図２に示した半導体装置１を複数個得る。短冊基板１２から半導体装置１を得るには、図２９に示すように、半導体ウエハをチップ８に分割する時と同様に、短冊基板１２の裏面からダイシングブレード２０を使って短冊基板１２を切断する。
【００８０】
このように本実施の形態においては、一括モールドを前提に短冊基板１２の面積当たりの製品取得数を上げることにより、短冊基板１２の単価を低減することが可能となる。また、成形金型１６についても多種形状の金型を必要としないので、イニシャルコストを低減できる。さらに、一括多数加工処理が複数の工程に渡って可能となるので、半導体装置１の製造コストを低減することが可能となる。
【００８１】
次に、このようにして製造された半導体装置１を有する電子装置の一例を図３０および図３１に示す。図３０は、電子装置２１の一部の平面図、図３１は、その側面図を示している。
【００８２】
電子装置２１は、例えばメモリカードを示している。ただし、本実施の形態の半導体装置１の適用例はメモリカードに限定されるものではなく種々適用可能であり、例えばロジック回路を構成するものや一般的なプリント配線基板上に搭載して所定の回路を構成するものにも適用できる。
【００８３】
電子装置２１を構成する実装基板２２は、その基板本体が前記半導体装置１のパッケージ基板２と同様に、例えばガラス・エポキシ樹脂からなり、その主面（パッケージ実装面）には、複数のＦＢＧＡ型の半導体装置１が、その裏面（パッケージ実装面）を実装基板２１の主面（パッケージ実装面）に向けた状態でバンプ電極７を介して実装されている。実装基板２２の構成材料を半導体装置１のパッケージ基板２の基板本体３の材料と同一としたことにより、半導体装置１と実装基板２２との熱膨張係数差を低減でき、その差に起因する熱応力の発生を低減できるので、複数の半導体装置１の実装上の信頼性を向上させることが可能となる。
【００８４】
ここでは、各半導体装置１に、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）またはフラッシュメモリ（ＥＥＰＲＯＭ：Ｅｌｅｃｔｒｉｃ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等のようなメモリ回路が形成されている。半導体装置１のメモリ回路は、その裏面（パッケージ実装面）のバンプ電極７を通じて実装基板２２の配線と電気的に接続されており、これにより実装基板２２上に全体として所定容量のメモリ回路が形成されている。
【００８５】
また、実装基板２２の主面には、ＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）型の半導体装置２３が実装されている。この半導体装置２３は、そのパッケージ本体の四側面から突出されたガルウィング状のリードを通じて実装基板２２の配線と電気的に接続されている。この半導体装置１は、上記実装基板２２上に形成された所定容量のメモリ回路に組み込まれて、そのメモリ回路の動作を制御する機能を有している。実装基板２２の一端には、その辺に沿って外部端子２４が複数並んで配置されている。この外部端子２４は、上記実装基板２２上の配線と電気的に接続されており、実装基板２２上に形成された所定容量のメモリ回路と外部装置とを電気的に接続する機能を有している。なお、半導体装置１，２３の全高は、ほぼ同じ程度である。
【００８６】
（実施の形態２）
本実施の形態２においては、前記半導体装置の製造方法の他の一例を説明する。図３２および図３３は、成形金型１６に前記短冊基板１２を搬送した状態を示している。なお、図３３は、図３２に直交する面の断面図である。
【００８７】
本実施の形態においては、成形金型１６に、ラミネート機構部２５が設けられている。ラミネート機構部２５は、ラミネートフィルム２５ａと、その巻き取り用のリール２５ｂとを有している。ラミネートフィルム２５ａは、上型１６ｂ２のキャビティ１６ｃの内壁面をほぼ全体的に覆える大きさに形成された耐熱性の高い絶縁フィルムからなり、成型金型１６の下型１６ａ２と、上型１６ｂ２との間に介在されている。
【００８８】
本実施の形態においては、成型金型１６の下型１６ａ２に真空吸引孔が設けられていない。それ以外の下型構造は、前記実施の形態１で説明した下型と同じである。また、本実施の形態では、上型１６ｂ２に、複数の真空吸引孔２６が配置されている。この真空吸引孔２６は、樹脂封止処理に際して、上記ラミネートフィルム２５ａを上型１６ｂ２のキャビティ１６ｃ側に吸着させるための孔である。この真空吸引孔２６の平面位置は、前記実施の形態１の下型１６ａに形成された真空吸引孔１７（図１９〜図２２参照）と、ほぼ同じ理由で同じ位置となっている。すなわち、真空吸引孔２６は、短冊基板１２の製品領域外周の周辺領域に配置することが好ましい。これは、樹脂封止工程時に真空吸引することで封止樹脂に真空吸引孔２６に起因する小さな突起（穴跡）が形成されてしまう恐れが考えられるので、それを回避するためである。しかし、本実施の形態では、短冊基板１２上の全てのチップ８を一括して封止することからキャビティ１６ｃの面積が大きいこともあり、ラミネートフィルム２５ａにしわ等が生じないように真空吸引する必要性がある。例えば短冊基板１２の幅方向の中央の線（中心線）上に対応する位置にも真空吸引孔２６を配置しても良い。この中心線上は、後述の切断エリアに相当し切断されてしまう領域なので、封止工程直後の段階でその線上に上記穴跡が形成されたとしても、最終的な半導体装置１には残らないか、また、残っても外観不良とならないような非常に小さなものとすることができるからである。このような目的を達成する観点から上型１６ｂ２を多数孔構造または多孔質材料で構成し、ラミネートフィルム２５ａの上面をその全面内においてほぼ均一に真空吸引する構造としても良い。この場合は、ラミネートフィルム２５ａの上面全面を真空吸引することができるので、上記穴跡に起因する半導体装置１の歩留まり低下を回避できる。また、上型１６ｂ２には、エジェクターピンが設けられていない。これについては後述する。それ以外の上型構造は、前記実施の形態１で説明した上型と同じである。
【００８９】
まず、図３４に示すように、上記のような成型金型１６の下型１６ａ２の成形面上に短冊基板１２を載置した後、前記実施の形態１と同様に、下型１６ａ２の温度を、例えば１７５℃程度に設定したまま短冊基板１２に対して２０秒程度のプリヒート処理を施す。この処理は、熱による短冊基板１２の変形を落ち着かせる等の目的がある。
【００９０】
本実施の形態では、前記のように短冊基板１２自体の構造が熱応力等に起因する前記反り等の生じ難い構造とされているので、短冊基板１２を成形金型１６に搭載した際に熱伝導性メカニズムに起因して発生する短冊基板１２の前記反り等を低減することができる。そして、前記したように短冊基板１２の全体的な平坦性のみならず、個々の半導体装置形成領域ＤＡ単位での平坦性をも確保することができる。
【００９１】
続いて、図３５に示すように、下型１６ａ２および上型１６ｂ２の温度を、例えば１７５℃程度に設定した後、ラミネートフィルム２５ａの上面（上型１６ｂ２に対向する面）を真空吸引孔２６によって吸着し、ラミネートフィルム２５ａを上型１６ｂ２に密着させる。なお、図３５以降の真空吸引孔２６に付した矢印は真空吸引の方向を示している。
【００９２】
続いて、図３６に示すように、上記温度および真空吸引処理を維持したまま、上型１６ｂ２のキャビティ１６ｃ内に、例えばエポキシ系樹脂および低分子系樹脂の封止樹脂を流し込み、短冊基板１２の主面の複数のチップ８およびボンディングワイヤ１０等を一括して封止することにより、短冊基板１２の主面側に複数のチップ８を内包する一体的な封止部材１１を成型する。ここでも、前記実施の形態１と同様に、短冊基板１２の平坦性が高いので、平準な樹脂封止が可能となる。したがって、半導体装置１の外観不良の発生率を低減でき、半導体装置１の歩留まりを向上させることができる。なお、図３６中の矢印は真空吸引の方向を示している。
【００９３】
続いて、図３７に示すように、上記下型１６ａ２の温度を上記のままにした状態で、ラミネートフィルム２５ａに対する真空吸引を止めて、ラミネートフィルム２５ａの張力を利用して、封止工程後の封止部材１１を有する短冊基板１２を成形金型１６から取り出す。この際、上型１６ｂ２のキャビティ１６ｃの内壁面と封止部材１１の表面との間にラミネートフィルム２５ａが介在されおり上型１６ｂ２と封止部材１１とが直接接触してないこと、封止部材１１をキャビティ１６ｃから取り出す際に封止部材１１の表面の点ではなく面に対して力を加えること等から比較的小さな力で上型１６ｂ２から封止部材１１を剥離することができる。したがって、本実施の形態では、封止後の短冊基板１２を取り出すためのエジェクターピンを上型１６ｂ２に設ける必要が無いので、エジェクターピンの配置領域として短冊基板１２（封止部材１１）側に設けていた領域を有効活用することができる。また、封止部材１１と上型１６ｂ２との離形性を向上させることができるので、さらに大型の樹脂封止が可能となる。しかも、成型金型１６内の清掃頻度を低減できるので、半導体装置１の製造コストを低減することが可能となる。これ以降の工程は、前記実施の形態１で説明したのと同じなので説明を省略する。
【００９４】
（実施の形態３）
本実施の形態３においては、前記半導体装置の製造方法の他の一例を説明する。図３８は、成形金型１６に前記短冊基板１２を搬送した状態を示している。
【００９５】
本実施の形態３においては、成形金型１６に、前記実施の形態２で説明したラミネート機構部２５が設けられている。成型金型１６の下型１６ａの構造は、前記実施の形態１で説明したのと同じである。すなわち、下型１６ａには複数の真空吸引孔１７が前記実施の形態１と同様に配置されている。また、上型１６ｂ２は、前記実施の形態２で説明したのと同じである。すなわち、上型１６ｂ２にも複数の真空吸引孔２６が前記実施の形態２と同様に配置されている。
【００９６】
まず、図３９に示すように、上記のような成型金型１６の下型１６ａの成形面上に短冊基板１２を載置した後、下型１６ａ２の温度を、例えば１７５℃程度に設定したまま短冊基板１２に対して２０秒程度のプリヒート処理を施す。この処理は、熱による短冊基板１２の変形を落ち着かせる等の目的がある。本実施の形態でも、前記実施の形態１，２と同様に、短冊基板１２の前記反り等を低減することができ、短冊基板１２の全体的な平坦性および個々の半導体装置形成領域ＤＡ単位での平坦性を確保することができる。
【００９７】
続いて、図４０に示すように、下型１６ａおよび上型１６ｂ２の温度を、例えば１７５℃程度に設定した状態で、短冊基板１２の裏面を真空吸引孔１７によって吸着する。この時、本実施の形態でも、短冊基板１２が極めて薄いので、短冊基板１２を良好に真空吸引できる。このように本実施の形態でも、封止処理に当たり、短冊基板１２の裏面を真空吸引することにより、上記熱処理に起因する前記反り等をさらに低減することができる。このため、製品取得個数の増加要求により短冊基板１２の平面積がさらに大型になっても、また、半導体装置の薄型要求から短冊基板１２の厚さがさらに薄くなったとしても、上記熱処理に起因する反り等が生じさせることなく、短冊基板１２の全体および半導体装置形成領域ＤＡ毎の平坦性を確保した状態で樹脂封止を行うことができる。なお、図４０以降の真空吸引孔１７に付した矢印は真空吸引の方向を示している。
【００９８】
続いて、図４１に示すように、下型１６ａおよび上型１６ｂ２の温度を、例えば１７５℃程度に設定したまま、また、下型１６ａでの真空吸引状態を維持したまま、ラミネートフィルム２５ａの上面（上型１６ｂ２に対向する面）を真空吸引孔２６によって吸引し、ラミネートフィルム２５ａを上型１６ｂ２に密着させる。なお、図４１以降の真空吸引孔２６に付した矢印は真空吸引の方向を示している。
【００９９】
続いて、図４２に示すように、上記温度および真空吸引状態を維持したまま、上型１６ｂ２のキャビティ１６ｃ内に、例えばエポキシ系樹脂および低分子系樹脂の封止樹脂を流し込み、短冊基板１２の主面の複数のチップ８およびボンディングワイヤ１０等を一括して封止することにより、短冊基板１２の主面側に複数のチップ８を内包する一体的な封止部材１１を成型する。ここでも、前記実施の形態１と同様に、短冊基板１２の平坦性が高いので、平準な樹脂封止が可能となる。したがって、半導体装置１の外観不良の発生率を低減でき、半導体装置１の歩留まりを向上させることができる。
【０１００】
続いて、図４３に示すように、上記下型１６ａ２の温度を上記のままにした状態で、前記実施の形態２と同様に、ラミネートフィルム２５ａに対する真空吸引を止めて、ラミネートフィルム２５ａを利用して、封止工程後の封止部材１１を有する短冊基板１２を成形金型１６から取り出す。この際、前記実施の形態２と同様の理由から、上型１６ｂ２から封止部材１１を比較的小さな力で剥離することができる。したがって、本実施の形態においても、前記実施の形態２と同様に、エジェクターピンを無くせるので、エジェクターピンの配置領域を有効活用することができる。また、成型金型１６内の清掃頻度を低減できるので、半導体装置１の製造コストを低減することが可能となる。しかも、本実施の形態では、熱による短冊基板１２の反り等を抑制または防止でき、また、封止部材１１の離型性を向上させることから、短冊基板１２や封止部材１１の大型化を阻害する要因を少なくすることができるので、短冊基板１２や封止部材１１のさらなる大型化が可能となる。したがって、１つの短冊基板１２から取得できる半導体装置１の量の増加や半導体装置形成領域内に搭載できるチップの個数の増加が期待できる。このため、半導体装置１のコスト低減や性能向上をさらに推進することが可能となる。これ以降の工程は、前記実施の形態１で説明したのと同じなので説明を省略する。
【０１０１】
（実施の形態４）
本実施の形態においては、前記半導体装置の構造の変形例を説明する。
【０１０２】
図４４は、本発明の他の実施の形態である半導体装置１の断面図を示している。図４４においては、ベントホールを無くし、チップ８の固定を固いペースト材料または樹脂封止材と同質のレジンペースト等からなる接着剤９とすることにより、高温温度サイクルに対応できるようにしたものである。
【０１０３】
また、図４５は、本発明のさらに他の実施形態である半導体装置１の断面図を示している。図４５においては、ソルダーレジスト５の熱収縮の影響を受け難くすべく、ソルダーレジスト５を部分的に削除することにより、温度サイクル性を向上させるようにしたものである。
【０１０４】
（実施の形態５）
本実施の形態においては、前記短冊基板の構造の変形例を説明する。
【０１０５】
図４６は、短冊基板１２の変形例の平面図を示している。図４６（ａ）は、短冊基板１２のチップ実装面、（ｂ）はその裏面のパッケージ実装面を示している。なお、図４６においては図面を見易くするため一部にハッチングを付す。
【０１０６】
本実施の形態においては、補強パターン１３ａが、前記実施の形態１と同様に短冊基板１２の外周に沿って複数個分割されて配置されている。ただし、本実施の形態では、補強パターン１３ａ〜１３ｃ（１３）が全てベタパターンで形成されている。この場合も、前記実施の形態１と同様に、短冊基板１２の機械的強度を確保できる上、半導体装置１の製造時の熱処理に起因する反りや歪み等を抑制でき、その平坦性を確保することができるので、封止工程の際に良好な封止が可能となり、半導体装置１の歩留まりを向上させることができる。また、補強パターン１３ａを区分けして配置することにより、前記実施の形態１と同様に、短冊基板１２における半導体装置領域ＤＡの隣接間に相対的に強くかかる熱応力を分散、開放することができるので、短冊基板１２の全体的な平坦性を確保することができる。また、補強パターン１３ａに残像歪みが生じるのを抑制または防止できる。さらに、短冊基板１２の半導体装置形成領域ＤＡ毎の平坦性を確保できるので、樹脂封止を良好に行うことができ、半導体装置１の歩留りを向上させることができる。また、短冊基板１２の切断ライン上に補強パターン１３ａが存在しないことから、短冊基板１２の切断時に補強パターン１３ａの導体異物（ばり）等の発生を防止でき、その異物に起因する短絡不良等を防止できる。
【０１０７】
（実施の形態６）
本実施の形態においては、前記短冊基板の構造の変形例を説明する。図４７は、短冊基板１２の変形例の平面図を示している。図４７（ａ）は、短冊基板１２のチップ実装面、（ｂ）はその裏面のパッケージ実装面を示している。なお、図４６においては図面を見易くするため一部にハッチングを付す。
【０１０８】
本実施の形態においては、短冊基板１２の主面および裏面においてその長辺近傍の周辺領域に補強パターン１３ｄ（１３）が配置されている。また、短冊基板１２の主面および裏面においてその短辺近傍の周辺領域に補強パターン１３ｅ（１３）が配置されている。
【０１０９】
補強パターン１３ｄは、半導体装置形成領域ＤＡ間での区分けは行われておらず、短冊基板１２の長手方向に沿って延在されている。この補強パターン１３ｄは、前記実施の形態１と同様にタイル状にパターン形成されている。ただし、この場合も、伸縮可能な構造であればタイル状に限定されるものではなく種々変更可能であり、例えば前記実施の形態１で説明した点状としても良い。また、補強パターン１３ｅは、短冊基板１２の幅方向に沿って延在されており、これもタイル状に形成されている。これら補強パターン１３ｄ，１３ｅは、前記実施の形態１の補強パターン１３ａ等と同様の導体材料（銅箔等）からなる。
【０１１０】
本実施の形態によれば、前記実施の形態１と同様に、短冊基板１２の機械的強度を確保できる上、補強パターン１３ｄを上記熱処理時に伸び縮み可能な構造とすることで、半導体装置１の製造工程時の熱処理による熱応力を緩和でき、また、残像歪みの発生を抑制または防止できるので、短冊基板１２の平坦性をさらに向上させることができる。
【０１１１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１２】
例えば前記実施の形態１〜３，５，６においては、ベントホールをパッケージ基板（半導体装置形成領域）の中央に１つ配置する構造としたが、これに限定されるものではなく、ベントホールを複数個設けても良い。
【０１１３】
また、前記実施の形態１では、複数の半導体チップを一括して樹脂封止する際に、短冊基板を下型に真空吸着するようにしているが、その真空吸着を行わないで通常の樹脂封止を行っても良い。この場合、短冊基板は、前記したように熱応力に対して強い構造となっていることから平坦性を確保した状態での樹脂封止が可能となる。
【０１１４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＦＢＧＡ型の半導体装置に適用した場合について説明したが、それに限定されるものではなく、例えばＣＳＰ、ＢＧＡ、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置およびその製造方法にも適用できる。
【０１１５】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
（１）．本発明によれば、複数の半導体チップを第１の面に実装した第１の基板を金型内にセットし、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型した後、前記金型から離形された前記第１の基板および封止部材を切断して複数の半導体装置を得ることにより、単位面積当たりの製品取得数を増加させることができるので、半導体装置の製造コストを低減することが可能となる。
（２）．本発明によれば、前記第１の基板がこれを実装する第２の基板と熱膨張係数が等しくなるような絶縁材料を主体として構成されていることにより、半導体装置の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置の斜視図である。
【図２】図１のＡ１−Ａ１線の断面図である。
【図３】（ａ）は図１の半導体装置の製造工程で用いる短冊基板の主面の平面図、（ｂ）は（ａ）の裏面の平面図である。
【図４】図３（ａ）のＡ２−Ａ２線の断面図である。
【図５】図３の短冊基板における補強パターンの要部拡大平面図である。
【図６】図５のＡ４−Ａ４線の断面図である。
【図７】（ａ）は図３の短冊基板における補強パターンの他の変形例を示す要部拡大平面図、（ｂ）は（ａ）のＡ５−Ａ５線の断面図である。
【図８】（ａ）は図３の短冊基板における補強パターンの要部拡大平面図、（ｂ）は（ａ）のＡ６−Ａ６線の断面図である。
【図９】図３の短冊基板の主面における半導体装置形成領域の導体パターンの一例を示す平面図である。
【図１０】図９の要部拡大平面図である。
【図１１】図３の短冊基板の裏面における半導体装置形成領域の導体パターンの一例を示す平面図である。
【図１２】図１１の要部拡大平面図である。
【図１３】図３の短冊基板の主面における半導体装置形成領域の絶縁膜パターンの一例を示す平面図である。
【図１４】（ａ）は図１３の中央部の拡大平面図、（ｂ）は（ａ）のＡ７−Ａ７線の断面図、（ｃ）は（ａ）のような構造としたことよる作用の説明図である。
【図１５】図３の短冊基板の裏面における半導体装置形成領域の絶縁膜パターンの一例を示す平面図である。
【図１６】本発明の一実施の形態である半導体装置の製造工程中における短冊基板の断面図である。
【図１７】図１６に続く半導体装置の製造工程中における短冊基板の断面図である。
【図１８】図１７に続く半導体装置の製造工程中における短冊基板の断面図である。
【図１９】図１８に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２０】図１９に垂直な面の断面図である。
【図２１】本発明の一実施の形態である半導体装置の製造工程で用いた成形金型の一例の説明図である。
【図２２】図２１の成形金型の下型における成形面の要部拡大平面図である。
【図２３】図１９に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２４】図２３に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２５】図２４に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２６】図２５に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２７】図２６に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２８】図２７に続く半導体装置の製造工程中における短冊基板の断面図である。
【図２９】図２８に続く半導体装置の製造工程中における短冊基板の断面図である。
【図３０】本発明の一実施の形態である半導体装置を実装した実装基板の平面図である。
【図３１】図３０の側面図である。
【図３２】本発明の他の実施の形態である半導体装置の製造工程中における短冊基板の断面図である。
【図３３】図３２に垂直な面の断面図である。
【図３４】図３２に続く半導体装置の製造工程中における短冊基板の断面図である。
【図３５】図３４に続く半導体装置の製造工程中における短冊基板の断面図である。
【図３６】図３５に続く半導体装置の製造工程中における短冊基板の断面図である。
【図３７】図３６に続く半導体装置の製造工程中における短冊基板の断面図である。
【図３８】本発明のさらに他の実施の形態である半導体装置の製造工程中における断面図である。
【図３９】図３８に続く半導体装置の製造工程中における短冊基板の断面図である。
【図４０】図３９に続く半導体装置の製造工程中における短冊基板の断面図である。
【図４１】図４０に続く半導体装置の製造工程中における短冊基板の断面図である。
【図４２】図４１に続く半導体装置の製造工程中における短冊基板の断面図である。
【図４３】図４２に続く半導体装置の製造工程中における短冊基板の断面図である。
【図４４】本発明の他の実施の形態である半導体装置の断面図である。
【図４５】本発明のさらに他の実施の形態である半導体装置の断面図である。
【図４６】（ａ）は図１の半導体装置の製造工程で用いる短冊基板の変形例における主面の平面図、（ｂ）は（ａ）の裏面の平面図である。
【図４７】（ａ）は図１の半導体装置の製造工程で用いる短冊基板のさらに他の変形例における主面の平面図、（ｂ）は（ａ）の裏面の平面図である。
【符号の説明】
１ 半導体装置
２ パッケージ基板
３ 基板本体
４ 導体パターン
４ｍ 導体パターン
５ ソルダレジスト（保護膜）
６ ベントホール
７ バンプ電極
８ 半導体チップ
９ 接着剤
１０ ボンディングワイヤ
１１ 封止部材
１２ 短冊基板（第１の基板）
１３，１３ａ〜１３ｅ 補強パターン
１４ 導体膜除去領域
１５ａ〜１５ｃ レジスト除去領域
１６ 成形金型
１６ａ，１６ａ２ 下型
１６ｂ，１６ｂ２ 上型
１６ｃ キャビティ
１６ｄ カルブロック
１６ｅ ゲート
１６ｆ ポット／プランジャ部
１７ 真空吸引孔
１８ エジェクターピン
１９ ツール
２０ ダイシングブレード
２１ 電子装置
２２ 実装基板
２３ 半導体装置
２４ 外部端子
２５ ラミネート機構部
２５ａ ラミネートフィルム
２５ｂ リール
２６ 真空吸引孔
ＤＡ 半導体装置形成領域
Claims (44)
- （ａ）第１の基板の第１の面に複数の半導体チップを実装する工程、
（ｂ）前記複数の半導体チップが実装された第１の基板を、前記第１の面に対向する第２の面が金型の下型に向くようにした状態で、かつ、前記第１の面の複数の半導体チップが金型の１つのキャビティ内に収容される状態で、前記金型内にセットする工程、
（ｃ）前記金型における上型と、前記第１の基板における前記第１の面との間にフィルムを介在させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型する工程、
（ｄ）前記フィルムを用いて前記金型から前記封止部材を離形する工程、
（ｅ）前記第１の基板および封止部材を切断して個々の半導体装置を切り出す工程を有し、
前記第１の基板の前記第１、第２の面には、複数の半導体装置形成領域の一群が配置された第１の領域と、その外側の第２の領域とが配置されており、前記第２の領域には、補強パターンが設けられており、前記補強パターンは前記半導体装置形成領域毎に分割して配置されていることを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、前記補強パターンのうち、所定の補強パターンは、前記第１、第２の面に沿って伸縮可能なパターン構造とされていることを特徴とする半導体装置の製造方法。
- 請求項２記載の半導体装置の製造方法において、前記所定の補強パターンは、互いに分離された複数の第１のパターンで構成されており、前記補強パターンの幅方向に隣接する第１のパターンは、前記補強パターンの長手方向に沿って互いにずれて配置されていることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記所定の補強パターンはタイル状のパターンからなることを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記第１の基板の第１、第２の面には、配線用の導体パターンと、それが配置された領域以外の領域に配置されたダミー用の導体パターンとが設けられていることを特徴とする半導体装置の製造方法。
- 請求項５記載の半導体装置の製造方法において、前記ダミー用の導体パターンを分割して配置したことを特徴とする半導体装置の製造方法。
- 請求項１記載の半導体装置の製造方法において、前記第１の基板の第１、第２の面を被覆する絶縁膜を、配線用の導体パターンの無い領域にも設けたことを特徴とする半導体装置の製造方法。
- （ａ）第１の基板の第１の面に複数の半導体チップを実装する工程、
（ｂ）前記複数の半導体チップが実装された第１の基板を、前記第１の面に対向する第２の面が金型の下型に向くようにした状態で、かつ、前記第１の面の複数の半導体チップが金型の１つのキャビティ内に収容される状態で、前記金型内にセットする工程、
（ｃ）前記金型における上型と、前記第１の基板における前記第１の面との間にフィルムを介在させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型する工程、
（ｄ）前記フィルムを用いて前記金型から前記封止部材を離形する工程、
（ｅ）前記第１の基板および封止部材を切断して個々の半導体装置を切り出す工程を有し、
前記第１の基板の前記第１、第２の面には、複数の半導体装置形成領域の一群が配置された第１の領域と、その外側の第２の領域とが配置されており、前記第２の領域には、補強パターンが設けられており、
前記第１の基板の第１、第２の面には、配線用の導体パターンと、それが配置された領域以外の領域に配置されたダミー用の導体パターンとが設けられており、
前記第１の面、第２の面またはその両方の面における半導体装置形成領域の中央にダミー用の導体パターンを配置したことを特徴とする半導体装置の製造方法。 - （ａ）第１の基板の第１の面に複数の半導体チップを実装する工程、
（ｂ）前記複数の半導体チップが実装された第１の基板を、前記第１の面に対向する第２の面が金型の下型に向くようにした状態で、かつ、前記第１の面の複数の半導体チップが金型の１つのキャビティ内に収容される状態で、前記金型内にセットする工程、
（ｃ）前記金型における上型と、前記第１の基板における前記第１の面との間にフィルムを介在させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型する工程、
（ｄ）前記フィルムを用いて前記金型から前記封止部材を離形する工程、
（ｅ）前記第１の基板および封止部材を切断して個々の半導体装置を切り出す工程を有し、
前記第１の基板の前記第１、第２の面には、複数の半導体装置形成領域の一群が配置された第１の領域と、その外側の第２の領域とが配置されており、前記第２の領域には、補強パターンが設けられており、
前記第１の基板の複数の半導体装置形成領域の各々に前記第１、第２の面間を貫通するホールを設け、前記第１の面における前記ホールの周囲に絶縁膜の一部を除去することで形成したダム領域を設けたことを特徴とする半導体装置の製造方法。 - （ａ）第１の基板の第１の面に複数の半導体チップを実装する工程、
（ｂ）前記複数の半導体チップが実装された第１の基板を、前記第１の面に対向する第２の面が金型の下型に向くようにした状態で、前記金型内にセットする工程、
（ｃ）前記第１の基板の前記第２の面を、前記金型における下型に真空吸着させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型する工程、
（ｄ）前記第１の基板および前記封止部材を切断して個々の半導体装置を切り出す工程を有し、
前記第１の基板の前記第１、第２の面には、複数の半導体装置形成領域の一群が配置された第１領域と、その外側の第２領域とが配置されており、前記第２領域には、補強パターンが設けられており、前記補強パターンは前記半導体装置形成領域毎に分割して配置されていることを特徴とする半導体装置の製造方法。 - 請求項１０記載の半導体装置の製造方法において、前記補強パターンのうち、所定の補強パターンは、前記第１、第２の面に沿って伸縮可能なパターン構造とされていることを特徴とする半導体装置の製造方法。
- 請求項１１記載の半導体装置の製造方法において、前記所定の補強パターンは、互いに分離された複数の第１のパターンで構成されており、前記補強パターンの幅方向に隣接する第１のパターンは、前記補強パターンの長手方向に沿って互いにずれて配置されていることを特徴とする半導体装置の製造方法。
- 請求項１１記載の半導体装置の製造方法において、前記所定の補強パターンはタイル状のパターンからなることを特徴とする半導体装置の製造方法。
- （ａ）第１の基板の第１の面に複数の半導体チップを実装する工程、
（ｂ）前記複数の半導体チップが実装された第１の基板を、前記第１の面に対向する第２の面が金型の下型に向くようにした状態で、前記金型内にセットする工程、
（ｃ）前記第１の基板の前記第２の面を、前記金型における下型に真空吸着させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型する工程、
（ｄ）前記第１の基板および前記封止部材を切断して個々の半導体装置を切り出す工程を有し、
前記第１の基板の前記第１、第２の面には、配線用の導体パターンと、それが配置された領域以外の領域に配置されたダミー用の導体パターンとが設けられており、前記第１の面、第２の面またはその両方の面における複数の半導体装置形成領域の各々の中央にダミー用の導体パターンが配置されていることを特徴とする半導体装置の製造方法。 - 請求項１４記載の半導体装置の製造方法において、前記ダミー用の導体パターンを分割して配置したことを特徴とする半導体装置の製造方法。
- （ａ）第１の基板の第１の面に複数の半導体チップを実装する工程、
（ｂ）前記複数の半導体チップが実装された第１の基板を、前記第１の面に対向する第２の面が金型の下型に向くようにした状態で、前記金型内にセットする工程、
（ｃ）前記第１の基板の前記第２の面を、前記金型における下型に真空吸着させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型する工程、
（ｄ）前記第１の基板および前記封止部材を切断して個々の半導体装置を切り出す工程を有し、
前記第１の基板の前記第１、第２の面には、配線用の導体パターンと、それが配置された領域以外の領域に配置されたダミー用の導体パターンとが設けられており、
前記第１の基板の複数の半導体装置形成領域の各々に前記第１、第２の面間を貫通するホールを設け、前記第１の面における前記ホールの周囲に絶縁膜の一部を除去することで形成したダム領域を設けたことを特徴とする半導体装置の製造方法。 - （ａ）第１の基板の第１の面に複数の半導体チップを実装する工程、
（ｂ）前記複数のチップが実装された第１の基板を、前記第１の面に対向する第２の面が金型の下型に向くようにした状態で、前記金型内にセットする工程、
（ｃ）前記金型のキャビティ内に封止樹脂を注入することにより、前記複数の半導体チップを一括して封止する封止部材を成型する工程、
（ｄ）前記金型から前記封止部材を離形する工程、
（ｅ）前記第１の基板および前記封止部材を切断して個々の半導体装置を切り出す工程を有し、
前記第１の基板の前記第１、第２の面には、複数の半導体装置形成領域の一群が配置された第１領域と、その外側の第２領域とが配置されており、前記第２領域には、複数個に分割された補強パターンが配置されており、前記補強パターンは前記半導体装置形成領域毎に分割して配置されていることを特徴とする半導体装置の製造方法。 - 請求項１７記載の半導体装置の製造方法において、前記補強パターンのうち、所定の補強パターンは、前記第１、第２の面に沿って伸縮可能なパターン構造とされていることを特徴とする半導体装置の製造方法。
- 請求項１８記載の半導体装置の製造方法において、前記所定の補強パターンは、互いに分離された複数の第１のパターンで構成されており、前記補強パターンの幅方向に隣接する第１のパターンは、前記補強パターンの長手方向に沿って互いにずれて配置されていることを特徴とする半導体装置の製造方法。
- 請求項１８記載の半導体装置の製造方法において、前記所定の補強パターンはタイル状のパターンからなることを特徴とする半導体装置の製造方法。
- 請求項１７記載の半導体装置の製造方法において、前記第１の基板の前記第１、第２の面を被覆する絶縁膜を、配線用の導体パターンの無い領域にも設けたことを特徴とする半導体装置の製造方法。
- 請求項１７記載の半導体装置の製造方法において、前記（ｄ）工程後、前記（ｅ）工程の前に、前記第１の基板の前記第２の面における複数の半導体装置形成領域の複数の配線用の導体パターンの各々に複数のバンプを一括して接合する工程を有することを特徴とする半導体装置の製造方法。
- （ａ）第１の基板の第１の面に複数の半導体チップを実装する工程、
（ｂ）前記複数のチップが実装された第１の基板を、前記第１の面に対向する第２の面が金型の下型に向くようにした状態で、前記金型内にセットする工程、
（ｃ）前記金型のキャビティ内に封止樹脂を注入することにより、前記複数の半導体チップを一括して封止する封止部材を成型する工程、
（ｄ）前記金型から前記封止部材を離形する工程、
（ｅ）前記第１の基板および前記封止部材を切断して個々の半導体装置を切り出す工程を有し、
前記第１の基板の前記第１、第２の面には、複数の半導体装置形成領域の一群が配置された第１領域と、その外側の第２領域とが配置されており、前記第２領域には、複数個に分割された補強パターンが配置されており、
前記第１の基板の複数の半導体装置形成領域の各々に前記第１、第２の面間を貫通するホールを設け、前記第１の面における前記ホールの周囲に絶縁膜の一部を除去することで形成したダム領域を設けたことを特徴とする半導体装置の製造方法。 - （ａ）第１の基板の第１の面に複数の半導体チップを実装する工程、
（ｂ）前記複数の半導体チップが実装された第１の基板を、前記第１の面に対向する第２の面が金型の下型に向くようにした状態で、前記金型内にセットする工程、
（ｃ）前記金型における上型と、前記第１の基板における前記第１の面との間にフィルムを介在させ、前記フィルムを前記上型に真空吸着させ、かつ、前記第１の基板の第２の面を、前記金型における下型に真空吸着させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成形する工程、
（ｄ）前記フィルムを用いて前記金型から前記封止部材を離形する工程、
（ｅ）前記第１の基板および封止部材を切断して個々の半導体装置を切り出す工程を有し、
前記第１の基板の前記第１、第２の面には、配線用の導体パターンと、それが配置された領域以外の領域に配置されたダミー用の導体パターンとが設けられており、
前記第１の面、第２の面またはその両方の面における複数の半導体装置形成領域の各々の中央にダミー用の導体パターンを配置したことを特徴とする半導体装置の製造方法。 - 請求項２４記載の半導体装置の製造方法において、前記ダミー用の導体パターンを分割して配置したことを特徴とする半導体装置の製造方法。
- （ａ）主面と、裏面と、前記主面上に形成された複数の配線と、前記主面および裏面の複数の半導体装置形成領域とを有する基板を準備する工程と、
（ｂ）主面と、裏面と、前記主面上に形成された複数の電極とをそれぞれ有する複数の半導体チップを準備する工程と、
（ｃ）前記複数の半導体チップを、前記基板主面の複数の半導体装置形成領域上に搭載する工程と、
（ｄ）前記（ｃ）工程の後に、前記複数の半導体チップの複数の電極と、前記基板の複数の配線とを、ワイヤを介して電気的に接続する工程と、
（ｅ）上型と、下型と、上型に形成されたキャビティとを有する金型を準備する工程と、
（ｆ）前記（ｄ）工程の後に、前記基板裏面が前記下型に面し、前記複数の半導体チップが前記キャビティ内に配置されるように、前記複数の半導体チップが搭載された基板を前記金型内に配置する工程と、
（ｇ）前記（ｆ）工程の後に、前記基板裏面を前記下型に真空吸着した状態で、前記キャビティに樹脂を注入して、前記複数の半導体チップを一括で封止する封止体を形成する工程と、
（ｈ）前記基板と前記封止体を、それぞれの半導体装置に切断する工程とを有し、
前記基板はダミー用導体パターンを有し、
前記複数の半導体チップは、前記ダミー用導体パターン上に平面的に重なるように配置されていることを特徴とする半導体装置の製造方法。 - 請求項２６記載の半導体装置の製造方法であって、前記封止体を形成する工程において、前記基板主面と前記上型との間に、フィルムを介在させ、かつ前記フィルムを前記上型に真空吸着させた状態で、前記封止体を形成することを特徴とする半導体装置の製造方法。
- 請求項２７記載の半導体装置の製造方法であって、前記ダミー用導体パターンは、前記基板主面上に形成された第１のダミー用導体パターンと、前記基板裏面上に形成された第２のダミー用導体パターンとを有することを特徴とする半導体装置の製造方法。
- 請求項２８に記載の半導体装置の製造方法であって、前記第１のダミー用導体パターンは、前記第２のダミー用導体パターンと平面的に重なるように配置されていることを特徴とする半導体装置の製造方法。
- 請求項２９に記載の半導体装置の製造方法であって、前記複数の半導体チップは、それぞれ対応する第１のダミー用導体パターンと、第２のダミー用導体パターンに平面的に重なるように配置されていることを特徴とする半導体装置の製造方法。
- （ａ）主面と、裏面と、前記主面上に形成された複数の配線と、前記主面および裏面の複数の半導体装置形成領域とを有する基板を準備する工程と、
（ｂ）主面と、裏面と、前記主面上に形成された複数の電極とをそれぞれ有する複数の半導体チップを準備する工程と、
（ｃ）前記複数の半導体チップを、前記基板主面の複数の半導体装置形成領域上に搭載する工程と、
（ｄ）前記（ｃ）工程の後に、前記複数の半導体チップの複数の電極と、前記基板の複数の配線とを、ワイヤを介して電気的に接続する工程と、
（ｅ）上型と、下型と、上型に形成されたキャビティとを有する金型を準備する工程と、
（ｆ）前記（ｄ）工程の後に、前記基板裏面が前記下型に面し、前記複数の半導体チップが前記キャビティ内に配置されるように、前記複数の半導体チップが搭載された基板を前記金型内に配置する工程と、
（ｇ）前記（ｆ）工程の後に、前記基板裏面を前記下型に真空吸着した状態で、前記キャビティに樹脂を注入して、前記複数の半導体チップを一括で封止する封止体を形成する工程と、
（ｈ）前記基板と前記封止体を、それぞれの半導体装置に切断する工程とを有し、
前記基板は、前記複数の半導体チップとは電気的に絶縁された複数の導体パターンを有し、
前記複数の半導体チップは、前記導体パターン上に平面的に重なるように配置されていることを特徴とする半導体装置の製造方法。 - 請求項３１記載の半導体装置の製造方法であって、前記封止体を形成する工程において、前記基板主面と前記上型との間に、フィルムを介在させ、かつ前記フィルムを前記上型に真空吸着させた状態で、前記封止体を形成することを特徴とする半導体装置の製造方法。
- 請求項３２記載の半導体装置の製造方法であって、前記導体パターンは、前記基板主面上に形成された第１の導体パターンと、前記基板裏面上に形成された第２の導体パターンとを有することを特徴とする半導体装置の製造方法。
- 請求項３３に記載の半導体装置の製造方法であって、前記第１の導体パターンは、前記第２の導体パターンと平面的に重なるように配置されていることを特徴とする半導体装置の製造方法。
- 請求項３４に記載の半導体装置の製造方法であって、前記複数の半導体チップは、それぞれ対応する第１の導体パターンと、第２の導体パターンに平面的に重なるように配置されていることを特徴とする半導体装置の製造方法。
- （ａ）主面と、裏面と、前記主面上に形成された複数の配線と、前記主面および裏面の複数の半導体装置形成領域とを有する基板を準備する工程と、
（ｂ）主面と、裏面と、前記主面上に形成された複数の電極とをそれぞれ有する複数の半導体チップを準備する工程と、
（ｃ）前記複数の半導体チップを、前記基板主面の複数の半導体装置形成領域上に搭載する工程と、
（ｄ）前記（ｃ）工程の後に、前記複数の半導体チップの複数の電極と、前記基板の複数の配線とを、ワイヤを介して電気的に接続する工程と、
（ｅ）上型と、下型と、上型に形成されたキャビティとを有する金型を準備する工程と、
（ｆ）前記（ｄ）工程の後に、前記基板裏面が前記下型に面し、前記複数の半導体チップが前記キャビティ内に配置されるように、前記複数の半導体チップが搭載された基板を前記金型内に配置する工程と、
（ｇ）前記（ｆ）工程の後に、前記基板裏面を前記下型に真空吸着した状態で、前記キャビティに樹脂を注入して、前記複数の半導体チップを一括で封止する封止体を形成する工程と、
（ｈ）前記基板と前記封止体を、それぞれの半導体装置に切断する工程とを有し、
前記基板は、前記複数の半導体装置形成領域の外に、複数の補強パターンを有し、
前記封止体を形成する工程において、前記基板主面と前記上型との間に、フィルムを介在させ、かつ前記フィルムを前記上型に真空吸着させた状態で、前記封止体を形成し、
前記補強パターンは、前記基板主面上に形成された第１の補強パターンと、前記基板裏面上に形成された第２の補強パターンとを有し、
前記第１の補強パターンは、前記第２の補強パターンと平面的に重なるように配置されており、
前記基板は、複数のダミー用導体パターンを有し、
前記複数の半導体チップは、前記ダミー用導体パターンに平面的に重なるように配置されていることを特徴とする半導体装置の製造方法。 - （ａ）主面と、裏面と、前記主面上に形成された複数の配線と、前記主面および裏面の複数の半導体装置形成領域とを有する基板を準備する工程と、
（ｂ）主面と、裏面と、前記主面上に形成された複数の電極とをそれぞれ有する複数の半導体チップを準備する工程と、
（ｃ）前記複数の半導体チップを、前記基板主面の複数の半導体装置形成領域上に搭載する工程と、
（ｄ）前記（ｃ）工程の後に、前記複数の半導体チップの複数の電極と、前記基板の複数の配線とを、ワイヤを介して電気的に接続する工程と、
（ｅ）上型と、下型と、上型に形成されたキャビティとを有する金型を準備する工程と、
（ｆ）前記（ｄ）工程の後に、前記基板裏面が前記下型に面し、前記複数の半導体チップが前記キャビティ内に配置されるように、前記複数の半導体チップが搭載された基板を前記金型内に配置する工程と、
（ｇ）前記（ｆ）工程の後に、前記基板裏面を前記下型に真空吸着した状態で、前記キャビティに樹脂を注入して、前記複数の半導体チップを一括で封止する封止体を形成する工程と、
（ｈ）前記基板と前記封止体を、それぞれの半導体装置に切断する工程とを有し、
前記基板は、前記複数の半導体装置形成領域の外に、前記複数の半導体チップとは電気的に絶縁された複数の導体パターンを有し、
前記封止体を形成する工程において、前記基板主面と前記上型との間に、フィルムを介在させ、かつ前記フィルムを前記上型に真空吸着させた状態で、前記封止体を形成し、
前記導体パターンは、前記基板主面上に形成された第１の導体パターンと、前記基板裏面上に形成された第２の導体パターンとを有し、
前記第１の導体パターンは、前記第２の導体パターンと平面的に重なるように配置されており、
前記基板は、前記半導体装置形成領域上に形成され、前記複数の半導体チップとは電気的に絶縁された第３の導体パターンを有し、
前記複数の半導体チップは、前記第３の導体パターンに平面的に重なるように配置されていることを特徴とする半導体装置の製造方法。 - （ａ）第１の基板の第１の面に複数の半導体チップを実装する工程、
（ｂ）前記複数の半導体チップが実装された第１の基板を、前記第１の面に対向する第２の面が金型の下型に向くようにした状態で、かつ、前記第１の面の複数の半導体チップが金型の１つのキャビティ内に収容される状態で、前記金型内にセットする工程、
（ｃ）前記金型における上型と、前記第１の基板における前記第１の面との間にフィルムを介在させた状態で、前記複数の半導体チップを一括して樹脂封止することにより封止部材を成型する工程、
（ｄ）前記フィルムを用いて前記金型から前記封止部材を離形する工程、
（ｅ）前記第１の基板および封止部材を切断して個々の半導体装置を切り出す工程を有し、
前記第１の基板は、前記複数の半導体チップに電気的に接続された複数の配線用導体パターンと、前記複数の配線用導体パターンとは分離された複数のダミー用導体パターンとを有し、
前記半導体チップを実装する工程において、前記複数の半導体チップのそれぞれを、対応するダミー用導体パターン上に配置し、
前記封止部材を成型する工程において、前記フィルムを前記上型に真空吸着することを特徴とする半導体装置の製造方法。 - 請求項３８に記載の半導体装置の製造方法であって、前記封止部材を成型する工程において、前記第１の基板の第２の面を、前記下型に真空吸着することを特徴とする半導体装置の製造方法。
- 請求項３８に記載の半導体装置の製造方法であって、前記第１の基板は、前記第１の面上に露出する第１の配線層を有し、前記第１の配線層は、前記配線用導体パターンと前記ダミー用導体パターンを有し、前記配線用導体パターンは、ワイヤを介して前記半導体チップと電気的に接続していることを特徴とする半導体装置の製造方法。
- 請求項４０に記載の半導体装置の製造方法であって、前記第１の基板は、前記第１の面上に、前記配線用導体パターンの一部を覆う絶縁膜を有していることを特徴とする半導体装置の製造方法。
- 請求項３８に記載の半導体装置の製造方法であって、前記第１の基板は、前記第２の面上に露出する第２の配線層を有し、前記第２の配線層は、前記配線用導体パターンと前記ダミー用導体パターンを有し、前記配線用導体パターン上に、半田バンプ電極を形成する工程を有することを特徴とする半導体装置の製造方法。
- 請求項４２に記載の半導体装置の製造方法であって、前記第１の基板は、前記第２の面上に、前記配線用導体パターンの一部を覆う絶縁膜を有していることを特徴とする半導体装置の製造方法。
- 請求項３８に記載の半導体装置の製造方法であって、前記第１の基板は、それぞれ前記配線用導体パターンとは分離された、第１のダミー用導体パターンと、前記第１のダミー用導体パターンと対向する第２のダミー用導体パターンとを有することを特徴とする半導体装置の製造方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387825A JP3619773B2 (ja) | 2000-12-20 | 2000-12-20 | 半導体装置の製造方法 |
| SG200107100A SG92821A1 (en) | 2000-12-20 | 2001-11-13 | A method of manufacturing a semiconductor device and a semiconductor device |
| US09/987,532 US6596561B2 (en) | 2000-12-20 | 2001-11-15 | Method of manufacturing a semiconductor device using reinforcing patterns for ensuring mechanical strength during manufacture |
| TW090128724A TW526598B (en) | 2000-12-20 | 2001-11-20 | Manufacturing method of semiconductor device and semiconductor device |
| KR1020010081051A KR100551641B1 (ko) | 2000-12-20 | 2001-12-19 | 반도체 장치의 제조 방법 및 반도체 장치 |
| CNB011338032A CN1230882C (zh) | 2000-12-20 | 2001-12-20 | 一种半导体器件的制造方法和一种半导体器件 |
| US10/453,606 US6723583B2 (en) | 2000-12-20 | 2003-06-04 | Method of manufacturing a semiconductor device using a mold |
| US10/784,276 US6872597B2 (en) | 2000-12-20 | 2004-02-24 | Method of manufacturing a semiconductor device and a semiconductor device |
| US11/047,660 US7015069B2 (en) | 2000-12-20 | 2005-02-02 | Method of manufacturing a semiconductor device and a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000387825A JP3619773B2 (ja) | 2000-12-20 | 2000-12-20 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004069427A Division JP2004172647A (ja) | 2004-03-11 | 2004-03-11 | 半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002190488A JP2002190488A (ja) | 2002-07-05 |
| JP3619773B2 true JP3619773B2 (ja) | 2005-02-16 |
| JP2002190488A5 JP2002190488A5 (ja) | 2005-02-17 |
Family
ID=18854673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000387825A Expired - Lifetime JP3619773B2 (ja) | 2000-12-20 | 2000-12-20 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (4) | US6596561B2 (ja) |
| JP (1) | JP3619773B2 (ja) |
| KR (1) | KR100551641B1 (ja) |
| CN (1) | CN1230882C (ja) |
| SG (1) | SG92821A1 (ja) |
| TW (1) | TW526598B (ja) |
Families Citing this family (92)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154658A (ja) * | 1997-07-30 | 1999-02-26 | Hitachi Ltd | 半導体装置及びその製造方法並びにフレーム構造体 |
| WO2000007235A1 (en) * | 1998-07-28 | 2000-02-10 | Seiko Epson Corporation | Semiconductor device, method of manufacture thereof, semiconductor module, and electronic device including circuit board and electronic unit board |
| JP4586316B2 (ja) * | 2001-08-21 | 2010-11-24 | 日本テキサス・インスツルメンツ株式会社 | 半導体チップ搭載用基板及びそれを用いた半導体装置 |
| JP3892703B2 (ja) * | 2001-10-19 | 2007-03-14 | 富士通株式会社 | 半導体基板用治具及びこれを用いた半導体装置の製造方法 |
| US7482699B2 (en) | 2002-06-05 | 2009-01-27 | Renesas Technology Corp. | Semiconductor device |
| JP3812500B2 (ja) * | 2002-06-20 | 2006-08-23 | セイコーエプソン株式会社 | 半導体装置とその製造方法、電気光学装置、電子機器 |
| JP2004055860A (ja) | 2002-07-22 | 2004-02-19 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7115443B2 (en) * | 2002-08-05 | 2006-10-03 | Koninklijke Philips Electronics N.V. | Method and apparatus for manufacturing a packaged semiconductor device, packaged semiconductor device obtained with such a method and metal carrier suitable for use in such a method |
| US7064426B2 (en) * | 2002-09-17 | 2006-06-20 | Chippac, Inc. | Semiconductor multi-package module having wire bond interconnect between stacked packages |
| US20040061213A1 (en) * | 2002-09-17 | 2004-04-01 | Chippac, Inc. | Semiconductor multi-package module having package stacked over die-up flip chip ball grid array package and having wire bond interconnect between stacked packages |
| WO2004034433A2 (en) * | 2002-10-08 | 2004-04-22 | Chippac, Inc. | Semiconductor stacked multi-package module having inverted second package |
| US7034387B2 (en) * | 2003-04-04 | 2006-04-25 | Chippac, Inc. | Semiconductor multipackage module including processor and memory package assemblies |
| JP4519398B2 (ja) * | 2002-11-26 | 2010-08-04 | Ｔｏｗａ株式会社 | 樹脂封止方法及び半導体装置の製造方法 |
| JP4607429B2 (ja) * | 2003-03-25 | 2011-01-05 | 東レ・ダウコーニング株式会社 | 半導体装置の製造方法および半導体装置 |
| JP4796271B2 (ja) * | 2003-07-10 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20050047106A1 (en) * | 2003-08-29 | 2005-03-03 | Martino Peter Miguel | Substrate reinforcing in an LGA package |
| TWI222186B (en) * | 2003-09-04 | 2004-10-11 | Advanced Semiconductor Eng | Method for manufacturing package substrate strip and structure from the same |
| JP2005116762A (ja) * | 2003-10-07 | 2005-04-28 | Fujitsu Ltd | 半導体装置の保護方法及び半導体装置用カバー及び半導体装置ユニット及び半導体装置の梱包構造 |
| JP2005150350A (ja) * | 2003-11-14 | 2005-06-09 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4488733B2 (ja) * | 2003-12-24 | 2010-06-23 | 三洋電機株式会社 | 回路基板の製造方法および混成集積回路装置の製造方法。 |
| JP2006073586A (ja) * | 2004-08-31 | 2006-03-16 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7791180B2 (en) * | 2004-10-01 | 2010-09-07 | Yamaha Corporation | Physical quantity sensor and lead frame used for same |
| US7595548B2 (en) * | 2004-10-08 | 2009-09-29 | Yamaha Corporation | Physical quantity sensor and manufacturing method therefor |
| CN100416807C (zh) * | 2004-10-20 | 2008-09-03 | 力晶半导体股份有限公司 | 半导体封装结构及其制造方法 |
| JP2006190771A (ja) | 2005-01-05 | 2006-07-20 | Renesas Technology Corp | 半導体装置 |
| DE102005002862A1 (de) * | 2005-01-20 | 2006-07-27 | Infineon Technologies Ag | Vefahren zur Herstellung eines FBGA-Bauelementes und Substrat zur Durchführung des Verfahrens |
| TWI283050B (en) * | 2005-02-04 | 2007-06-21 | Phoenix Prec Technology Corp | Substrate structure embedded method with semiconductor chip and the method for making the same |
| JP2006269486A (ja) * | 2005-03-22 | 2006-10-05 | Renesas Technology Corp | 半導体装置の製造方法 |
| US8461675B2 (en) * | 2005-12-13 | 2013-06-11 | Sandisk Technologies Inc. | Substrate panel with plating bar structured to allow minimum kerf width |
| JP4741383B2 (ja) * | 2006-02-17 | 2011-08-03 | 富士通セミコンダクター株式会社 | 電子部品の樹脂封止方法 |
| WO2007136651A2 (en) * | 2006-05-17 | 2007-11-29 | Sandisk Corporation | Semiconductor device with a distributed plating pattern |
| US20070267759A1 (en) * | 2006-05-17 | 2007-11-22 | Chih-Chin Liao | Semiconductor device with a distributed plating pattern |
| US20070269929A1 (en) * | 2006-05-17 | 2007-11-22 | Chih-Chin Liao | Method of reducing stress on a semiconductor die with a distributed plating pattern |
| JP2007335581A (ja) * | 2006-06-14 | 2007-12-27 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2008004855A (ja) * | 2006-06-26 | 2008-01-10 | Nitto Denko Corp | Ｔａｂ用テープキャリア |
| JP2008016630A (ja) * | 2006-07-06 | 2008-01-24 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
| JP5117692B2 (ja) * | 2006-07-14 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008047573A (ja) * | 2006-08-11 | 2008-02-28 | Matsushita Electric Ind Co Ltd | 樹脂封止型半導体装置の製造装置、樹脂封止型半導体装置の製造方法、および樹脂封止型半導体装置 |
| US20080036078A1 (en) * | 2006-08-14 | 2008-02-14 | Ciclon Semiconductor Device Corp. | Wirebond-less semiconductor package |
| JP5037071B2 (ja) * | 2006-08-29 | 2012-09-26 | 新光電気工業株式会社 | 樹脂封止型半導体装置の製造方法 |
| US7616451B2 (en) | 2006-10-13 | 2009-11-10 | Stmicroelectronics S.R.L. | Semiconductor package substrate and method, in particular for MEMS devices |
| DE102006058010B9 (de) * | 2006-12-08 | 2009-06-10 | Infineon Technologies Ag | Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren |
| DE102006062473A1 (de) * | 2006-12-28 | 2008-07-03 | Qimonda Ag | Halbleiterbauelement mit auf einem Substrat montiertem Chip |
| KR100849792B1 (ko) * | 2007-04-23 | 2008-07-31 | 삼성전기주식회사 | 칩 부품의 제조방법 |
| US8637972B2 (en) * | 2007-06-08 | 2014-01-28 | Sandisk Technologies Inc. | Two-sided substrate lead connection for minimizing kerf width on a semiconductor substrate panel |
| KR100878194B1 (ko) * | 2007-07-20 | 2009-01-13 | 세크론 주식회사 | 반도체 몰딩 장치 |
| JP4659802B2 (ja) * | 2007-09-25 | 2011-03-30 | シャープ株式会社 | 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法 |
| KR100876899B1 (ko) * | 2007-10-10 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 패키지 |
| US9117714B2 (en) * | 2007-10-19 | 2015-08-25 | Visera Technologies Company Limited | Wafer level package and mask for fabricating the same |
| KR100931295B1 (ko) * | 2008-01-24 | 2009-12-11 | 세크론 주식회사 | 전자 부품 몰딩 장치 및 전자 부품 몰딩 방법 |
| JP2009206429A (ja) * | 2008-02-29 | 2009-09-10 | Toshiba Corp | 記憶媒体 |
| US20090224412A1 (en) * | 2008-03-04 | 2009-09-10 | Powertech Technology Corporation | Non-planar substrate strip and semiconductor packaging method utilizing the substrate strip |
| US8217514B2 (en) * | 2008-04-07 | 2012-07-10 | Stats Chippac Ltd. | Integrated circuit packaging system with warpage control system and method of manufacture thereof |
| JP5203045B2 (ja) * | 2008-05-28 | 2013-06-05 | 日本特殊陶業株式会社 | 多層配線基板の中間製品、多層配線基板の製造方法 |
| KR100882108B1 (ko) * | 2008-06-02 | 2009-02-06 | 삼성전기주식회사 | 칩 부품의 제조방법 |
| CN101621894B (zh) * | 2008-07-04 | 2011-12-21 | 富葵精密组件(深圳)有限公司 | 电路板组装方法及电路板预制品 |
| JP2010021275A (ja) * | 2008-07-09 | 2010-01-28 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2010093109A (ja) * | 2008-10-09 | 2010-04-22 | Renesas Technology Corp | 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法 |
| US9093448B2 (en) | 2008-11-25 | 2015-07-28 | Lord Corporation | Methods for protecting a die surface with photocurable materials |
| JP5318222B2 (ja) * | 2008-11-25 | 2013-10-16 | ロード コーポレイション | 光硬化性材料でダイ表面を保護する方法 |
| US7851266B2 (en) * | 2008-11-26 | 2010-12-14 | Micron Technologies, Inc. | Microelectronic device wafers including an in-situ molded adhesive, molds for in-situ molding adhesives on microelectronic device wafers, and methods of molding adhesives on microelectronic device wafers |
| JP2010135418A (ja) | 2008-12-02 | 2010-06-17 | Shinko Electric Ind Co Ltd | 配線基板及び電子部品装置 |
| TWI384603B (zh) * | 2009-02-17 | 2013-02-01 | Advanced Semiconductor Eng | 基板結構及應用其之封裝結構 |
| JP5985136B2 (ja) * | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
| FR2943849B1 (fr) * | 2009-03-31 | 2011-08-26 | St Microelectronics Grenoble 2 | Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur |
| JP5119484B2 (ja) * | 2009-06-18 | 2013-01-16 | 三洋電機株式会社 | 実装基板およびそれを用いた半導体装置 |
| KR101037450B1 (ko) * | 2009-09-23 | 2011-05-26 | 삼성전기주식회사 | 패키지 기판 |
| KR101101669B1 (ko) * | 2009-12-01 | 2011-12-30 | 삼성전기주식회사 | 전자부품 제조장치 및 전자부품 제조방법 |
| EP2330618A1 (en) * | 2009-12-04 | 2011-06-08 | STMicroelectronics (Grenoble 2) SAS | Rebuilt wafer assembly |
| JP5503466B2 (ja) * | 2010-08-31 | 2014-05-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5666211B2 (ja) * | 2010-09-01 | 2015-02-12 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 配線基板及び半導体装置の製造方法 |
| US8456021B2 (en) * | 2010-11-24 | 2013-06-04 | Texas Instruments Incorporated | Integrated circuit device having die bonded to the polymer side of a polymer substrate |
| US8759153B2 (en) | 2011-09-06 | 2014-06-24 | Infineon Technologies Ag | Method for making a sensor device using a graphene layer |
| US8373269B1 (en) * | 2011-09-08 | 2013-02-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Jigs with controlled spacing for bonding dies onto package substrates |
| JP5885332B2 (ja) | 2011-10-20 | 2016-03-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR20130071792A (ko) * | 2011-12-21 | 2013-07-01 | 삼성전자주식회사 | Ｍｕｆ용 ｐｃｂ 및 그 ｐｃｂ 몰딩 구조 |
| KR101922191B1 (ko) * | 2012-03-02 | 2019-02-20 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| JP6217101B2 (ja) * | 2013-03-22 | 2017-10-25 | 富士電機株式会社 | 半導体装置の製造方法及び取り付け治具 |
| US10405434B2 (en) | 2013-03-22 | 2019-09-03 | Fuji Electric Co., Ltd. | Mounting jig for semiconductor device |
| US9082885B2 (en) | 2013-05-30 | 2015-07-14 | Samsung Electronics Co., Ltd. | Semiconductor chip bonding apparatus and method of forming semiconductor device using the same |
| JP6044473B2 (ja) | 2013-06-28 | 2016-12-14 | 株式会社デンソー | 電子装置およびその電子装置の製造方法 |
| US9449943B2 (en) | 2013-10-29 | 2016-09-20 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of balancing surfaces of an embedded PCB unit with a dummy copper pattern |
| KR20150062556A (ko) * | 2013-11-29 | 2015-06-08 | 삼성전기주식회사 | 휨방지 부재가 구비된 스트립 레벨 기판 및 이의 제조 방법 |
| US9397051B2 (en) | 2013-12-03 | 2016-07-19 | Invensas Corporation | Warpage reduction in structures with electrical circuitry |
| JP6194804B2 (ja) * | 2014-01-23 | 2017-09-13 | 株式会社デンソー | モールドパッケージ |
| KR102214512B1 (ko) * | 2014-07-04 | 2021-02-09 | 삼성전자 주식회사 | 인쇄회로기판 및 이를 이용한 반도체 패키지 |
| US9711552B2 (en) | 2014-08-19 | 2017-07-18 | Heptagon Micro Optics Pte. Ltd. | Optoelectronic modules having a silicon substrate, and fabrication methods for such modules |
| US10043769B2 (en) * | 2015-06-03 | 2018-08-07 | Micron Technology, Inc. | Semiconductor devices including dummy chips |
| US20180166356A1 (en) * | 2016-12-13 | 2018-06-14 | Globalfoundries Inc. | Fan-out circuit packaging with integrated lid |
| CN108738366B (zh) * | 2017-02-20 | 2022-03-15 | 新电元工业株式会社 | 电子装置 |
| KR102696423B1 (ko) * | 2019-08-14 | 2024-08-20 | 삼성전자주식회사 | 반도체 장치 |
| US11469149B2 (en) | 2019-11-15 | 2022-10-11 | Semtech Corporation | Semiconductor device and method of forming mold degating structure for pre-molded substrate |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW344109B (en) * | 1994-02-10 | 1998-11-01 | Hitachi Ltd | Methods of making semiconductor devices |
| JP2531382B2 (ja) | 1994-05-26 | 1996-09-04 | 日本電気株式会社 | ボ―ルグリッドアレイ半導体装置およびその製造方法 |
| JP3066251B2 (ja) * | 1994-08-05 | 2000-07-17 | シャープ株式会社 | プリント配線基板 |
| JP3214788B2 (ja) * | 1994-11-21 | 2001-10-02 | アピックヤマダ株式会社 | 樹脂モールド装置および樹脂モールド方法 |
| JP2666788B2 (ja) * | 1995-10-19 | 1997-10-22 | 日本電気株式会社 | チップサイズ半導体装置の製造方法 |
| MY118036A (en) * | 1996-01-22 | 2004-08-30 | Lintec Corp | Wafer dicing/bonding sheet and process for producing semiconductor device |
| EP1189270A3 (en) * | 1996-07-12 | 2003-07-16 | Fujitsu Limited | Semiconductor device |
| US5776798A (en) | 1996-09-04 | 1998-07-07 | Motorola, Inc. | Semiconductor package and method thereof |
| JPH10244556A (ja) | 1997-03-06 | 1998-09-14 | Sony Corp | 半導体パッケージの製造方法 |
| JPH10256286A (ja) | 1997-03-07 | 1998-09-25 | Nkk Corp | 半導体装置の製造方法 |
| JP2971834B2 (ja) | 1997-06-27 | 1999-11-08 | 松下電子工業株式会社 | 樹脂封止型半導体装置の製造方法 |
| US5904502A (en) * | 1997-09-04 | 1999-05-18 | International Business Machines Corporation | Multiple 3-dimensional semiconductor device processing method and apparatus |
| JP3601985B2 (ja) * | 1998-10-30 | 2004-12-15 | 富士通株式会社 | 半導体パッケージの製造方法 |
| US6448650B1 (en) * | 1998-05-18 | 2002-09-10 | Texas Instruments Incorporated | Fine pitch system and method for reinforcing bond pads in semiconductor devices |
| JP2000156435A (ja) * | 1998-06-22 | 2000-06-06 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JP3127889B2 (ja) | 1998-06-25 | 2001-01-29 | 日本電気株式会社 | 半導体パッケージの製造方法およびその成形用金型 |
| DE69942479D1 (de) * | 1998-07-10 | 2010-07-22 | Apic Yamada Corp | Verfahren zur Herstellung einer Halbleitervorrichtung und Harzformmaschine zu diesem Zweck |
| US6479887B1 (en) * | 1998-08-31 | 2002-11-12 | Amkor Technology, Inc. | Circuit pattern tape for wafer-scale production of chip size semiconductor packages |
| JP4234244B2 (ja) * | 1998-12-28 | 2009-03-04 | 富士通マイクロエレクトロニクス株式会社 | ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法 |
| JP2000223608A (ja) * | 1999-01-29 | 2000-08-11 | Nec Corp | 半導体パッケージ及びその製造方法 |
| JP2000228566A (ja) * | 1999-02-04 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 集合プリント配線板 |
| SG92685A1 (en) * | 1999-03-10 | 2002-11-19 | Towa Corp | Method of coating semiconductor wafer with resin and mold used therefor |
| JP3494586B2 (ja) * | 1999-03-26 | 2004-02-09 | アピックヤマダ株式会社 | 樹脂封止装置及び樹脂封止方法 |
| US6245595B1 (en) * | 1999-07-22 | 2001-06-12 | National Semiconductor Corporation | Techniques for wafer level molding of underfill encapsulant |
| JP2001135658A (ja) * | 1999-11-08 | 2001-05-18 | Towa Corp | 電子部品の組立方法及び組立装置 |
| US6329220B1 (en) * | 1999-11-23 | 2001-12-11 | Micron Technology, Inc. | Packages for semiconductor die |
| JP3738176B2 (ja) * | 2000-08-03 | 2006-01-25 | 三洋電機株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-12-20 JP JP2000387825A patent/JP3619773B2/ja not_active Expired - Lifetime
-
2001
- 2001-11-13 SG SG200107100A patent/SG92821A1/en unknown
- 2001-11-15 US US09/987,532 patent/US6596561B2/en not_active Expired - Lifetime
- 2001-11-20 TW TW090128724A patent/TW526598B/zh not_active IP Right Cessation
- 2001-12-19 KR KR1020010081051A patent/KR100551641B1/ko active IP Right Grant
- 2001-12-20 CN CNB011338032A patent/CN1230882C/zh not_active Expired - Lifetime
-
2003
- 2003-06-04 US US10/453,606 patent/US6723583B2/en not_active Expired - Lifetime
-
2004
- 2004-02-24 US US10/784,276 patent/US6872597B2/en not_active Expired - Lifetime
-
2005
- 2005-02-02 US US11/047,660 patent/US7015069B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| SG92821A1 (en) | 2002-11-19 |
| US6872597B2 (en) | 2005-03-29 |
| US20040164428A1 (en) | 2004-08-26 |
| US6723583B2 (en) | 2004-04-20 |
| TW526598B (en) | 2003-04-01 |
| CN1230882C (zh) | 2005-12-07 |
| JP2002190488A (ja) | 2002-07-05 |
| US20020074650A1 (en) | 2002-06-20 |
| US7015069B2 (en) | 2006-03-21 |
| KR100551641B1 (ko) | 2006-02-14 |
| US20050127535A1 (en) | 2005-06-16 |
| US20030205797A1 (en) | 2003-11-06 |
| KR20020050148A (ko) | 2002-06-26 |
| CN1360344A (zh) | 2002-07-24 |
| US6596561B2 (en) | 2003-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3619773B2 (ja) | 半導体装置の製造方法 | |
| US6537856B2 (en) | Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby | |
| US6638790B2 (en) | Leadframe and method for manufacturing resin-molded semiconductor device | |
| US6429508B1 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
| JP2006516812A (ja) | 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法 | |
| CN101252096A (zh) | 芯片封装结构以及其制作方法 | |
| JP3497744B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3701949B2 (ja) | 半導体チップ搭載用配線基板及びその製造方法 | |
| JP5587464B2 (ja) | 半導体装置の製造方法 | |
| JP4038021B2 (ja) | 半導体装置の製造方法 | |
| JP2004172647A (ja) | 半導体装置 | |
| JP4174008B2 (ja) | 半導体装置 | |
| JP4737995B2 (ja) | 半導体装置 | |
| JP2014207471A (ja) | 半導体装置の製造方法 | |
| JP2011044747A (ja) | 半導体装置の製造方法 | |
| JP2012124537A (ja) | 半導体装置 | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JPH11274360A (ja) | 半導体装置及びその製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| TWI416698B (zh) | 半導體封裝結構 | |
| JPH0992767A (ja) | 複合リードフレームおよび半導体装置 | |
| KR19990003579U (ko) | 반도체 패키지 | |
| JPH02260445A (ja) | Ｉｃパッケージ | |
| JP2002217335A (ja) | 半導体装置およびその製造方法 | |
| KR19980025869A (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040311 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040311 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040311 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20040311 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20040415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3619773 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |