[go: up one dir, main page]

CN1122304C - 树脂封装型半导体装置的制造方法 - Google Patents

树脂封装型半导体装置的制造方法 Download PDF

Info

Publication number
CN1122304C
CN1122304C CN98802277A CN98802277A CN1122304C CN 1122304 C CN1122304 C CN 1122304C CN 98802277 A CN98802277 A CN 98802277A CN 98802277 A CN98802277 A CN 98802277A CN 1122304 C CN1122304 C CN 1122304C
Authority
CN
China
Prior art keywords
resin
mentioned
semiconductor device
inner lead
sealing tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN98802277A
Other languages
English (en)
Other versions
CN1246963A (zh
Inventor
老田成志
山口幸雄
末松伸浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1246963A publication Critical patent/CN1246963A/zh
Application granted granted Critical
Publication of CN1122304C publication Critical patent/CN1122304C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

树脂封装型半导体装置，是将半导体芯片(15)被接合在引线框的冲模垫(13)上，通过金属细线(16)导电连接内引线(12)和半导体芯片(15)的电极片；通过封装树脂(17)把冲模垫(13)、半导体芯片(15)及内引线密封，但在内引线(12)的背面一侧不存在封装树脂(17)，内引线(12)的背面由封装树脂(17)的背面向下凸出，成为外部电极(18)。因外部电极(18)凸出着，在外部电极(18)与安装基板上的电极接合中可以预先确保外部电极(18)的底座高度。因此，可以把外部电极(18)照原样用作外部连接端，没有必要在外部电极(18)上附设由焊锡等组成的球电极，有利于削减制造工时和制造成本。

Description

树脂封装型半导体装置的制造方法
技术领域
本发明涉及一种用密封树脂封装半导体芯片及引线框的树脂封装型半导体装置的制造方法，特别是涉及使引线框的一部分的背面从封装树脂暴露出的装置的制造方法。
背景技术
近年，为了适应电子仪器的小型化，要求高密度安装电子仪器上所装载的半导体部件，与此同时，半导体部件正朝着小型化、薄型化发展。
下面对以往的树脂封装型半导体装置进行说明。
图23(a)为以往的树脂封装型半导体装置的俯视图，图23(b)为以往的树脂封装型半导体装置的剖面图。
如图23(a)、(b)所示，以往的树脂封装型半导体装置为在背面一侧具有外部电极型的树脂封装型半导体装置。
以往的树脂封装型半导体装置具备有由内引线201、冲模垫202和支撑该冲模垫202的吊式簧片203形成的引线框。然后，通过粘接剂把半导体芯片204粘接在冲模垫202上，半导体芯片204的电极片(未图示)和内引线201通过金属细线205导电连接着。然后，通过封装树脂把冲模垫202、半导体芯片204、内引线201、吊式簧片203以及金属细线205封装上。在此构造中，在内引线201的背面一侧没有封装树脂206，内引线201的背面一侧暴露在外，包含该暴露面的内引线201的下部成为外部电极207。
在这样的树脂封装型半导体装置中，封装树脂206的背面和内引线201背面共面。而且相对于内引线201来说，冲模垫202位于上方。也就是说，通过在吊式簧片203上设置压紧部208使冲模垫202位于内引线201的上方。因此，在通过封装树脂206密封了的情况下，在冲模垫202的背面一侧薄薄地形成封装树脂206。而且，图23(a)把封装树脂206当作透明体，穿透显示半导体装置的内部，但图中用虚线表示半导体芯片204，并省略对金属细线205的显示。
还有，以往在印刷电路板等的安装基板上安装树脂封装型半导体装置的情况下，为了确保在外部电极与安装基板上的电极接合时所必需的离开封装树脂206的背面的底座高度，如图24所示，相对于外部电极207设有由焊锡组成的球电极209，借助于球形电极209确保底座高度，并在安装基板上进行了安装。
下面参照附图对以往的树脂封装型半导体装置的制造方法进行说明，图25-图27为表示以往的树脂封装型半导体装置的制造工序的剖面图。
首先，如图25所示，准备内引线201、带有冲模垫202的引线框210。而且，图中冲模垫202为受吊式簧片所支撑的东西，并省略吊式簧片的图示。而且在吊式簧片上形成压迫部，冲模垫202被设在内引线201表面的上方。而且，在该引线框210上不设树脂封装时阻止封装树脂流出的连接杆。
其次，如图26所示，通过粘接剂把半导体芯片204接合在准备好的引线框的冲模垫202上。该工序就是所谓的小片接合工序。
然后，如图27所示，通过金属细线205把被接合在冲模垫202上的半导体芯片204与内引线201导电连接。该工序就是所谓的引线接合工序。铝细线、金(Au)线等适用于金属细线205。
再其次，如图28所示，借助于封装树脂206把冲模垫202、半导体芯片204、内引线201、吊式簧片以及金属细线205密封。在此情况下，接合着半导体芯片204的引线框被放置在封装金属模具内进行转移铸型，特别是以内引线201的背面与封装金属模具的模具或下模具接触着的状态进行树脂封装。
最后，在树脂封装后切断从封装树脂向外凸出的内引线201的前端部211。如图29所示，通过此切断工序使切断后的内引线201的前端面与封装树脂206侧面几乎在同一面上。内引线201的下部成为外部电极207。
然后，在以往的树脂封装型半导体装置的制造工序中，封装树脂206在树脂封装工序中蔓延到内引线201的背面一侧，可能会形成树脂溢料(树脂的多余部分)，因此，通常在树脂封装工序之后和在内引线201的切断工序之前引进用于把树脂溢料冲掉的高压水喷射工序。
而且，根据需要在外部电极207的下表面上形成由焊锡组成的球形电极，做成如图24所示那样的树脂封装型半导体装置。而且，有时也用形成焊锡镀层代替焊锡球。
但是，在以往的树脂封装型半导体装置中，在半导体装置的背面上外部电极207的下表面与封装树脂206的面基本上在同一个面上，因此，无法得到离开封装树脂206的底座高度。因此，设置由焊锡等组成的球形电极209，必须安装在安装基板上，出现了无法进行高效安装这样的问题。
还有，在以往的树脂封装型半导体装置的制造方法中的树脂封装工序中，把接合了半导体芯片的引线框存放在封装金属模内，按着内引线使之紧贴着下金属模的面上并进行树脂封装，但即便如此，封装树脂还会蔓延到内引线的背面一侧，出现了在外部电极的表面上产生树脂溢料(树脂的多余部分)这样的问题。
图30为把在图23(a)的圆内所示的半导体装置的背面上的外部电极207及其周围的部分放大后的部分的俯视图。如图30所示那样，在以往的树脂封装工序中，会在外部电极207的下表面上产生树脂溢料206a。也就是说，在树脂封装工序中，封装树脂206蔓延到外部电极207的下表面一侧成为树脂溢料206a，外部电极207的一部分被埋在封装树脂206内。
这样，以往引进了用于把外部电极207上的树脂溢料206a冲掉的高压水喷射工序，但在这样的高压水喷射工序中要费很多事，违反了在树脂封装型半导体装置的批量生产工程中的削减工序等的工序简化的要求。也就是说，树脂溢料的产生成为简化这样的工序的一个大的阻碍因素。
还有，在用于现在通用的树脂封装型半导体装置上的引线框中通常使用铜(Cu)材或42合金材，在其上镀了镍(Ni)基衬层后再镀上钯(Pd)以及金(Au)。可是，在上述以往的工序中所导入的用于除去树脂溢料的高压水喷射工序中，当用高压水喷射把树脂溢料冲掉时，借助于高压水喷射不但可把树脂溢料剥落，也可以把柔软的金属电镀层剥落，而且，还有可能产生附着不纯物这样质量上的大问题。
如果想要回避这个问题，需要在高压水喷射工序之后进行引线框的电镀工序等对策，无法以在树脂封装工序之前引线框的状态进行电镀处理等金属层的预电镀处理(预先电镀处理)。其结果使电镀工序变得效率不高，成为进一步阻碍简化制造工序的主要因素。而且，在树脂封装型半导体装置的可靠性方面也不太理想。
发明内容
本发明的目的就是在树脂封装工序中抑制在引线框的背面产生树脂溢料、或确保外部电极离开封装树脂的底座高度、提供可以应付简化制造工序要求的树脂封装型半导体装置及其制造方法。
为了达到上述目的，本发明公开了通过使用用于在树脂封装时防止树脂蔓延的密封带形成的树脂封装型半导体装置和使用了密封带的树脂封装型半导体装置的制造方法。
本发明的树脂封装型半导体装置具备有带电极片的半导体芯片、内引线、导电连接上述半导体芯片的电极片和上述内引线的连接部材、封装上述半导体芯片及内引线和连接部材的封装树脂，包含上述内引线背面的至少一部分的下部成为外部电极，该外部电极从上述封装树脂的背面向下凸出。并且形成上述半导体芯片的电极片的面和其背面与上述封装树脂接触。另外，也可以使上述外部电极从上述封装的背面向下凸出，并且上述半导体芯片的周围位于上述冲模垫的周围的外侧。
由此，内引线的外部电极形成为从封装树脂凸出的构造，因此，可以确保外部电极的底座高度。也就是说，即使不在外部电极上附设球型电极形成就原样作为外部连接端可以直接与安装基板上的配线等连接的构造，这样可以达到上述第1目的。
在上述树脂封装型半导体装置中还设有支撑上述半导体芯片的冲模垫和支撑上述冲模垫的吊式簧片，在上述吊式簧片中可以设置用于使上述冲模垫位于上述内引线上方的压紧部。
由此，在冲模垫的下方变得有封装树脂，因此，提高了封装树脂对冲模垫及半导体芯片的保持力。而且，冲模垫只不过被稍微提升吊式簧片的压紧量，因此，不会增加树脂封装型半导体装置整体的厚度，可以保持薄型的树脂封装型半导体装置的构造。
在上述树脂封装型半导体装置中，上述外部电极从上述封装树脂凸出的量约为10-40μm比较理想。
由此并不怎么会削弱封装树脂对内引线的保持力，而且还可以使外部电极起到外部连接端的作用。
本发明基本的树脂封装型半导体装置的制造方法具备有准备封装金属模及半导体芯片和外部构件的第1工序、在上述外部构件和封装金属模之间装上紧贴着上述外部构件表面的一部分的密封带的第2工序、以装了上述密封带的状态把上述半导体芯片及上述外部构件中至少除了上述表面的一部分之外的部分封装在树脂内的第3工序和在上述第3工序后除去上述密封带的第4工序，在上述第4工序结束后，上述外部构件中至少上述表面的一部分暴露在上述封装树脂之外。
根据此方法，在外部构件中有确实想使之暴露在封装树脂之外的部分的情况下，通过在第2工序中预先使密封带紧贴着外部构件的该部分实现使该部分确实暴露在封装树脂之外的构造。于是，在外部构件的该部分上并不形成树脂溢料，可以不需要以往所必需的高压水喷射等工序，因此，可以谋求简化制造工序的简化，达到上述第1目的。
在上述基本的树脂封装型半导体装置的制造方法中，上述第1工序中设有准备作为上述外部构件的带有内引线和支撑半导体芯片的区域的引线框的第1副工序、把半导体芯片接合在上述引线框的支撑半导体芯片的区域上的第2副工序和导电连接上述半导体芯片和上述内引线的第3副工序，在上述第2工序中可以使上述密封带紧贴在上述内引线的背面上。
根据此方法，可以得到把与引线框连接的半导体芯片设在封装树脂内形成的树脂封装型半导体装置。于是，构造成使内引线的背面确实暴露在封装树脂外面，同时，通过调节内引线对密封带的压力可以调节内引线从封装树脂的背面凸出的量即内引线的底座高度，因此，可以容易地形成具有上述第1树脂封装型半导体装置那样优点的树脂封装型半导体装置。
在具备有上述引线框的树脂封装型半导体装置的制造方法中，在上述第1工序中的第1副工序中形成作为支撑上述半导体芯片的区域的冲模垫和支撑该冲模垫的吊式簧片，同时在该吊式簧片上形成用于使上述冲模垫位于上述内引线上方的压紧部，在上述第1工序中的第2副工序中把上述半导体芯片接合在上述冲模垫上，在上述第1工序中的第3副工序中，通过金属细线导电连接接合在上述冲模垫上的半导体芯片和上述内引线，在上述第2工序中可以把上述密封带只紧贴在上述引线框中的内引线的背面上。
通过此方法，并没有怎么加厚树脂封装型半导体装置的整体厚度，可以使得在冲模垫的背面一侧存在封装树脂，因此，封装树脂对冲模垫的保持力变好，而且可以容易地形成薄型的树脂封装型半导体装置。
在具备有上述引线框的树脂封装型半导体装置的制造方法中，在上述第4工序结束后，可以再备有切断上述内引线中向封装树脂的侧面凸出的部分的工序，使得上述内引线的前端面与上述封装树脂的侧面几乎在同一个平面上。
通过此方法，消去侧面上内引线的凸出部分，因此，可以形成从面积来说也是小型的树脂封装型半导体装置。
在具备有上述引线框的树脂封装型半导体装置的制造方法中，在上述第1工序中的第1副工序中最好准备好电镀着镍(Ni)层、钯(Pd)层、金(Au)层的各金属电镀层的引线框。
通过此方法，在形成由预电镀所带来的质量优良的电镀层的同时，通过使用密封带不需要用于由树脂封装后的高压水喷射除去树脂溢料的工序，因此，可以避免在有必要除去树脂溢料的情况下发生的电镀层的剥落。
在具备有上述引线框的树脂封装型半导体装置的制造方法中，在上述第2工序中，在树脂封装后要使得上述内引线的下表面从上述封装树脂的背面只向下凸出指定值的量，可根据上述指定值装上相应厚度的密封带。
通过此方法，可以借助于密封带的厚度调节内引线的凸出量，因此，可以对封装树脂对内引线的保持力和用于把内引线的下部用作外部连接端的底座高度设定适当的值。
在上述基本的树脂封装型半导体装置的制造方法中，上述第1工序中设有准备好作为外部构件的在表面上设有配线在背面上设有与上述配线连接的外部电极的基板的第1副工序、把半导体芯片接合在上述基板的上面的第2副工序、通过连接部材导电连接上述半导体芯片和上述基板上面的配线的第3副工序，在上述第2工序中可以使上述密封带至少紧贴在上述外部电极上。
通过此方法，形成具有外部电极确实从封装树脂暴露出的构造的基板结合型树脂封装型半导体装置。
在上述基本的树脂封装型半导体装置的制造方法中，上述第1工序中设有至少准备好作为外部构件的散热板的第1副工序和在上述散热板上装载半导体芯片的第2副工序，在上述第2工序中，可以使上述密封带紧贴在上述散热板的背面上。
通过此方法，形成具备有封装树脂不会蔓延到散热板背面去的散热特性良好的散热板的树脂封装型半导体装置。
在具备有上述散热板的树脂封装型半导体装置的制造方法中，上述第1工序的第1副工序准备好作为上述外部构件的还带有引线和底座的引线框，上述第1工序的第2副工序在把上述半导体芯片接合在上述底座上之后，通过把上述底座装到上述散热板上就可以把半导体芯片装在散热板上。
通过此方法，利用引线框可以容易地形成具备有散热板的树脂封装型半导体装置。
在上述基本的树脂封装型半导体装置的制造方法中，上述第1工序中设有准备好作为外部构件的带有内部引线和外部引线的引线体，上述第2工序在上述内部引线和封装金属模之间装上紧贴着上述内部引线表面的一部分上的密封带，上述第3工序以装了上述密封带的状态把上述内部引线的至少除了上述表面的一部分之外的部分封装在封装树脂内，形成带有开口部和在该开口部内的凹部的树脂封装体，在上述第4工序后，还备有把带有电极片的半导体芯片装在上述树脂封装体的凹部内的工序，通过连接部材导电连接上述半导体芯片的电极片和上述内部引线的工序和借助于密封材料密封上述开口部的工序，在上述第4工序结束后至少可以使上述内引线的上述表面的一部分暴露在上述封装树脂之外。
通过此方法，容易形成内藏有必要预留上部空间的固体摄像元件的树脂封装型半导体装置。这时，可以预先使内部引线与半导体芯片之间的连接部确实暴露在封装树脂之外。
附图说明
图1(a)、(b)为表示透视封装树脂的与本发明的实施例1相关的树脂封装型半导体装置的俯视图及剖面图。
图2为表示在实施例1的树脂封装型半导体装置的制造工序中准备引线框的工序的剖面图。
图3为表示在实施例1的树脂封装型半导体装置的制造工序中把半导体芯片接合在冲模垫上的工序的剖面图。
图4为表示在实施例1的树脂封装型半导体装置的制造工序中形成金属细线的工序的剖面图。
图5为表示在实施例1的树脂封装型半导体装置的制造工序中把密封带铺在引线框下的工序的剖面图。
图6为表示在实施例1的树脂封装型半导体装置的制造工序中树脂封装的工序的剖面图。
图7为表示在实施例1的树脂封装型半导体装置的制造工序中在切断内引线前端的工序结束后的树脂封装型半导体装置的剖面图。
图8为借助于实施例1的树脂封装型半导体装置的制造工序所形成的树脂封装型半导体装置的部分后视图。
图9为与本发明的实施例2相关的基板接合型的树脂封装型半导体装置的剖面图。
图10(a)、(b)为分别表示在实施例2的树脂封装型半导体装置的制造工序中把利用了由金属细线接合和由凸出接合的半导体芯片往基板上安装的工序的剖面图。
图11为表示在实施例2的树脂封装型半导体装置的制造工序中的树脂封装工序的剖面图。
图12为表示在实施例2的树脂封装型半导体装置的制造工序中除去密封带后的树脂封装体的剖面图。
图13为与本发明实施例3相关的备有散热板的树脂封装型半导体装置的剖面图。
图14为表示在实施例3的树脂封装型半导体装置的制造工序中准备引线框的工序的剖面图。
图15为表示在实施例3的树脂封装型半导体装置的制造工序中把半导体芯片接合在散热板上并形成金属细线的工序的剖面图。
图16为表示在实施例3的树脂封装型半导体装置的制造工序中把密封带铺在散热板及引线框下的工序的剖面图。
图17为表示在实施例3的树脂封装型半导体装置的制造工序中树脂封装工序的剖面图。
图18为表示在实施例3的树脂封装型半导体装置的制造工序中除去密封带后的树脂封装型半导体装置的剖面图。
图19为与本发明的实施例4相关的作为CCD封装的树脂封装型半导体装置的剖面图。
图20为表示在实施例4的树脂封装型半导体装置的制造工序中树脂封装工序的剖面图。
图21为表示在实施例4的树脂封装型半导体装置的制造工序中在树脂封装后除去密封带的工序的剖面图。
图22为表示在实施例4的树脂封装型半导体装置的制造工序中形成金属细线和用密封玻璃进行密封的工序的剖面图。
图23(a)、(b)为在背面一侧带有外部电极类型的以往的树脂封装型半导体装置的俯视图及剖面图。
图24为在外部电极上设有球形电极并确保底座高度的以往的树脂封装型半导体装置的剖面图。
图25为表示在以往的树脂封装型半导体装置的制造工序中准备引线框的工序的剖面图。
图26为表示在以往的树脂封装型半导体装置的制造工序中把半导体芯片接合在冲模垫上的工序的剖面图。
图27为表示在以往的树脂封装型半导体装置的制造工序中形成金属细线的工序的剖面图。
图28为表示在以往的树脂封装型半导体装置的制造工序中的封装树脂工序的剖面图。
图29为表示在以往的树脂封装型半导体装置的制造工序中在封装树脂结束后的树脂封装型半导体装置的剖面图。
图30为借助于以往的树脂封装型半导体装置的制造工序所形成的树脂封装型半导体装置的后视图。
具体实施方式
实施例1
图1(a)为与实施例1相关的树脂封装型半导体装置的俯视图，图1(b)为沿图1(a)所示的Ib-Ib线的剖面图。这里，在图1(a)中把封装树脂17看作透明体，半导体芯片15具有以虚线所示的轮廓，并省略对金属细线16的表示。
如图1(a)及1(b)所示，本实施例的树脂封装型半导体装置由具备有内引线12、用于支撑半导体芯片的冲模垫13和用于支撑该冲模垫13的吊式簧片14组成的引线框。然后，通过粘接剂把半导体芯片15接合在冲模垫13上，再通过金属细线16相互导电连接半导体芯片15的电极片(未图示)和内引线12。然后，把内引线12、冲模垫13、吊式簧片14、半导体芯片15及金属细线16封装在封装树脂17内。而且，通过吊式簧片14的压紧部19设置冲模垫13使其位于内引线12的上方。因此，在通过封装树脂17被封装后的状态下，还有薄层的封装树脂17存在于冲模垫13的背面一侧。
这里对与本实施例相关的树脂封装型半导体装置的特征部分进行说明。在内引线12的底面一例不存在封装树脂17，内引线12的底面被暴露在外面，内引线12的底面成为与安装基板的连接面。即内引线12的下部成为外部电极18。而且，在树脂封装工序中，作为树脂的多余部分的树脂溢料应该不存在于该外部电极18上。而且，该外部电极18从封装树脂17的背面稍微向下凸出着。借助于下述的制造方法可以容易地实现这样的不存在树脂溢料且向下凸出的外部电极18的构造。
根据本实施例的树脂封装型半导体装置，在内引线12的侧部不存在以往那样成为外部电极连接端的外引线，包含内引线12的底面及侧面的部分成为外部电极18，因此，可以谋求半导体装置的小型化。而且，在内引线12的底面即外部电极18的底面上不存在树脂溢料，因此，可以提高与安装基板之间接合的可靠性。而且，由于外部电极18被形成为从封装树脂17的面向外凸出，在把树脂封装型半导体装置安装到安装基板上时的外部电极与安装基板上的电极接合中，预先确保了外部电极18的底座高度。因此，可以把外部电极18照原样用作外部连接端，没有必要象以往那样为了往安装基板上安装而在外部电极18上附设焊锡球，有利于削减制造工时和制造成本。
还有，冲模垫13被设在内引线12的上方，在冲模垫13的背面一侧存在有薄层封装树脂，提高了作为树脂封装型半导体装置的可靠性。
还有，在本实施例中设有用于支撑半导体芯片15的冲模垫13，但即使没有冲模垫13，也可以把内引线的前端部绝缘化再用该前端部支撑半导体芯片，还可以设置树脂带并把半导体芯片装在上面。也就是说，冲模垫13并非必不可少，对于无冲模垫的引线框也适用于本实施例。
还有，在本实施例中使用金属细线16用作导电连接半导体芯片15的电极与内引线12的手段，但也可以利用倒装式接合间接凸出物或通过形成共晶合金的直接接合导电连接半导体芯片15的电极与内引线12。
下面参照附图对本实施例的树脂封装型半导体装置的制造方法进行说明。图2-图7为表示本实施例的树脂封装型半导体装置的制造工序的剖面图。
首先，在图2所示的工序中准备设有内引线12和用于支撑半导体芯片的冲模垫13的引线框20。图中，冲模垫13是由吊式簧片支撑着的，但因在剖面中没有出现，所以没在图中表示出来。而且，在吊式簧片上形成有压紧部，冲模垫13被设置成位于内引线12的表面的上方。还有，在树脂封装时，准备的引线框20是不设有用于阻止封装树脂流出的连接杆的引线框。
还有，本实施例中的引线框20是相对于铜(Cu)原材料框架分别镀上作为基衬镀层的镍(Ni)层，然后是钯(Pd)层和最上层的薄膜金(Au)层这3层金属电镀层之后的引线框。这里，除了铜(Cu)原材料之外也可以使用42合金材等原材料，而且，也可以进行除镍(Ni)、钯(Pd)和金(Au)以外的贵金属电镀，而且，也可以不是3层电镀。
其次，在图3所示的工序中，把半导体芯片15装载到准备好的引线框的冲模垫上，通过粘接剂把两者互相接合。此工序就是所谓的小片接合工序。而且，作为支撑半导体芯片的构件并不只限于引线框，使用其它可以支撑半导体芯片的构件如TAB带、基板等也是可以的。
然后，在图4所示的工序中，通过金属细线16导电连接接合在冲模垫13上的半导体芯片15和内引线12。此工序就是所谓的引线接合工序。可以适当选择使用铝细线、金(Au)线等作为金属细线。而且，不通过金属细线16而是通过凸出物进行半导体芯片15和内引线12之间的导电连接也是可以的。
其次，在图5所示的工序中，在半导体芯片15被接合在引线框的冲模垫13上的状态下，把密封带21贴在内引线12的背面一侧上。
此密封带21起到屏蔽的作用，特别是在树脂封装时使封装树脂不蔓延到内引线12的背面一侧上，借助于此密封带21的存在，可以防止在内引线12的背面上形成树脂溢料。这个往内引线12等上贴的密封带21是以聚对苯二甲酸乙二醇酯、聚酰亚胺、聚碳酸酯等为主要成分的树脂为带基的密封带，可以在树脂封装后容易地剥落，而且，只要在树脂封装时具有耐高温性的密封带就可以。在本实施例中使用以聚对苯二甲酸乙二醇酯为主要成分的密封带，厚度为50μm。
还有，在本实施例中，此密封带21在只紧贴着引线框的内引线12的面的状态下贴遍引线框背面一侧的全部，并没有与通过吊式簧片上的压紧部被加压的冲模垫13的背面紧贴着，但也可以以改善散热特性为目标使之与冲模垫13的背面紧贴着，在树脂封装工序后剥去密封带21，使冲模垫13的背面暴露出来。
再其次，在如图6所示的工序中，把接合好半导体芯片15和贴好密封带21的引线框放置在金属模内，浇注封装树脂17到金属模内进行树脂封装。此时，在金属模内把引线框的内引线12的前端部分22向下紧压，使封装树脂17不要蔓延到内引线12的背面一侧进行树脂封装。而且，把内引线12的背面一侧的密封带21面朝金属模面一侧紧压进行树脂封装。
最后，在如图7所示的工序中，撕掉贴在内引线12背面的密封带21形成从封装树脂17的背面凸出的外部电极18。然后，把内引线12的前端侧切掉使得内引线12的前端面与封装树脂17的侧面几乎在同一面上，完成如图7所示那样的树脂封装型半导体装置。
图8为把外部电极18的一部分放大表示的本实施例的树脂封装型半导体装置的部分背面图。如该图所示那样，在本实施例中进行把密封带21贴在了引线框背面的树脂封装工序，因此，可以防止在内引线12的背面或侧面即外部电极18的表面上产生树脂溢料。而且，可以防止象以往的制造方法那样封装树脂17蔓延到外部电极18的表面上使外部电极18的一部分埋没在封装树脂17内。
在本实施例的制造方法中，在树脂封装工序之前预先把密封带21贴在内引线12的背面上，因此，封装树脂17不会蔓延，在成为外部电极的内引线12的背面上不会产生树脂溢料。因此，没有必要象使内引线的底面暴露出来的以往的树脂封装型半导体装置的制造方法那样借助于高压水喷射等除去在内引线上所形成的树脂溢料。也就是说，通过消除用于除去此树脂溢料的烦琐的工序使得有可能简化在树脂封装型半导体装置的批量生产工序上的工序。而且，可以消除以往在通过高压水喷射等除去树脂溢料的工序中产生的引线框的镍(Ni)、钯(Pb)、金(Au)等金属电镀层被剥落的担心。因此，可以在树脂封装工序之前预电镀各金属层。
还有，根据本实施例的制造方法所形成的外部电极18从封装树脂17凸出来，因此，不象以往那样附设焊锡球，可以把外部电极18直接用作外部连接端。
还有，去掉了通过高压水喷射除去树脂溢料的工序，取而代之，必须新增贴密封带的工序，但是，与高压水喷射工序相比，贴密封带21的工序成本较低，而且，工程管理容易，因此，确实可以谋求工序的简化。最重要的是在以往所必须的高压水喷射工序中可能剥落引线框的金属镀层，会产生附着不纯物这样的质量上的麻烦，在本实施例的方法中，借助于贴密封带使高压水喷射变得不需要，在可以消除电镀层剥落等方面成为很大的工程上的有利点。而且，根据密封带的贴着状态等即使会产生树脂溢料也是极薄的树脂溢料，可以通过低压水喷射处理除去树脂溢料，可以防止电镀层被剥落，因此，可以对金属进行预电镀的工序。
还有，如图6所示，在树脂封装工序中，借助于熔融着的封装树脂的热使密封带21软化并同时产生热收缩，因此，内引线12在很大程度上陷入密封带21中，在内引线12的背面和封装树脂17的背面之间形成高度差。因此，形成了使内引线12的背面从封装树脂17的背面凸出的构造，可以确保内引线12下部的外部电极18的底座高度。因此，该凸出的外部电极18可以直接用作外部连接端。
还有，可以根据封装工序前所贴的密封带21的厚度来控制内引线12的背面和封装树脂17的背面之间的高度差的大小。在本实施例中使用50μm的密封带21，因此，高度差的大小即外部电极18的凸出量一般为其一半左右，最大为50μm。也就是说，密封带21从内引线12的背面向上陷入的量是由密封带21的厚度来决定的，因此，可以通过密封带21的厚度来自动控制外部电极18的凸出量，可以谋求制造的简易化。为了控制外部电极18的凸出量，只要在批量生产工序中对密封带21的厚度进行控制，没有必要设置其他工序，因此，本实施例的制造方法是一种在工程管理成本上极其有利的方法。还有，至于粘贴的密封带21可以照着所希望的高度差大小决定其材质的硬度、厚度以及热的软化特性。
还有，如图2所示，在本实施例的树脂封装型半导体装置中，封装树脂17虽然存在于冲模垫13的背面一侧，但其厚度非常薄，与对冲模垫13的加压量相当。因此，本实施例的树脂封装型半导体装置实质上为单片封装型半导体装置。
还有，在本实施例中展示了在树脂封装工序前预先把密封带21贴在引线框的内引线12的底面的例子，但不用这样的粘贴方法，把密封带21设在封装金属模上并使引线框12紧贴在密封带21上也是可以的。在此情况下，如下所述，可以用卷带盘供给方式把密封带供给封装金属模，使工程变得更加合理化。
还有，在本实施例中展示了把密封带贴在引线框的背面上进行树脂封装的制造方法的例子，但本发明的方法并不只限于具备有引线框的半导体装置。在作为本发明基本概念的树脂封装工序中使用密封带的方法可以广泛适用于装载有半导体芯片、带有被树脂封装的构件的半导体芯片的树脂封装工序，可以适用于TAB型、基板型等的半导体装置的树脂封装工序。
实施例2
下面对本发明的实施例2进行说明。图9为表示本实施例的基板接合型的树脂封装型半导体装置的剖面图。
如图9所示，本实施例的树脂封装型半导体装置为代表BGA(球·栅·阵列)的基板接合型的树脂封装型半导体装置，具备有由单层或多层玻璃钢系列的塑料或陶瓷组成的基板24、在该基板24上所装载的半导体芯片25、把在基板24上形成的配线(未图示)和半导体芯片25的电极片(未图示)进行导电连接的金属细线26。然后，半导体芯片25、配线以及金属细线26被绝缘的封装树脂27密封在基板24的上表面一侧上。而且，在基板24的背面上形成有外部电极片28(连接盘)，基板24的上表面的配线经由通孔或中转孔与基板24的背面上的外部电极片28(连接盘)连接。
还有，在本实施例中，在外部电极片28上附设有用于与外部基板接合的由导电材料组成的球形电极29，但并非一定要设球形电极29。而且，基板24也可以由聚酰亚胺系列的薄膜构成。
这里，在本实施例中，如下所述，在树脂封装工序中，在基板24的背面上贴了密封带的状态下转移制模封装树脂，可以阻止封装树脂27蔓延到外部电极片28上。因此，不会在外部电极片28上形成树脂溢料，可以确保与安装基板的连接面，在附设了球形电极29时可以提高连接的可靠性。
下面参照附图对本实施例的树脂封装型半导体装置的制造方法进行说明。图10-图12为表示本实施例的BGA型的树脂封装型半导体装置的制造方法的各工序的剖面图。
首先，在如图10(a)所示的工序中，在由单层或多层玻璃钢系列的塑料板或陶瓷板组成的基板24上形成配线(未图示)，在基板24上形成通孔或中转孔，再在基板24的背面上形成外部电极片28，然后，通过小片接合材等把半导体芯片25接合在此基板24的指定位置上，再通过金属细线26连接基板上的配线和半导体芯片上的电极片(未图示)。
但是，如图10(b)所示那样也可以以面朝下的接合方式把半导体芯片25装到基板24上。在该情况下，一般由代表凸出物的金属球30接合基板24上的配线和半导体芯片25上的电极片，但也可以利用合金化使基板24上的配线和半导体芯片25上的电极片直接接合。对以下的工序采用如图10(a)所示的接合构造进行说明。
其次，在图11所示的工序中，使用由下金属模31a和上金属模31b组成的封装金属模31在基板24上方的区域上进行密封半导体芯片25、配线及金属细线26的树脂封装工序。这时，在进行树脂封装前把第1密封带32a装在基板24的背面一侧即封装金属模31的下金属模31a的表面上，并使密封带32a紧贴着基板24的外部电极片28的底面。此时，借助于施加在金属模上的压力使外部电极片28陷入密封带32a，并使密封带32a紧贴着基板24的背面和外部电极片28的底面。而且，使第2密封带32b紧贴在封装金属模31的上金属模31b的底面上。在此状态下，通过使用封装树脂27进行转移成形只对在基板24的表面一侧的区域上包围半导体芯片25的区域进行树脂封装，可以防止封装树脂27蔓延到基板24的背面上。于是，如上所述，可以防止在基板24的背面的外部电极片28上形成树脂溢料。
还有，不仅使用了第1密封带32a还使用了第2密封带32b，因此，具有使封装树脂27和上金属模31b之间脱模变得容易的优点。
还有，在这样的树脂封装方法中，由封装金属模31对基板24施加压力进行树脂封装，以第1、第2密封带32a、32b隔着基板24的构造施加压力，因此，可以缓冲加在基板24上的压力，具有可以在树脂封装时防止基板24的破损和变形这样的优点。
最后，在如图12所示的工序中，当把由封装树脂27密封包围着基板24上方的半导体芯片25的区域所形成的树脂封装体从封装金属模31脱模时，可以得到没有封装树脂蔓延到基板24背面的外部电极片28上的树脂封装体。
然后，通过在基板24背面的外部电极片28附设球形电极29(参照虚线)得到BGA型的树脂封装型半导体装置。但是，通过预先加厚形成此外部电极片28就可以不要形成球形电极29而直接把外部电极片28用作外部连接端。
以上在本实施例的BGA型的树脂封装型半导体装置的制造方法中，通过第1、第2密封带32a、32b并利用其弹性可以在封装金属模内抑制基板24的变形，还可以防止封装树脂和异物附着在基板24的外部电极片28的面上。
还有，第1、第2密封带32a、32b中的第1密封带32a并非必不可少。即使在只设有第2密封带32b的情况下，第2密封带32b挨着基板24的表面，因此，可以防止封装树脂蔓延到基板24的侧面和背面。
还有，没有必要非得把密封带32a紧贴着整个基板24的背面，只要紧贴着外部电极片28的底面就可以了。
实施例3
下面对本发明的实施例3进行说明。图13为表示与本实施例相关的树脂封装型半导体装置的剖面图。本实施例的树脂封装型半导体装置为带有散热板的树脂封装型半导体装置，是具备有内藏产生比较大量的热的比如大功率晶体管等的半导体芯片的树脂封装型半导体装置。
如图13所示，本实施例的树脂封装型半导体装置具备有作为引线框支撑部的底座33、通过小片接合材接合在底座33上的半导体芯片34、引线框的金属连接端35、导电连接金属连接端35和半导体芯片34的金属细线36和支撑底座33的散热板37。然后，通过绝缘的封装树脂38把除散热板37背面以外的部分即包含散热板37的表面和侧面的部分、底座33、半导体芯片34、金属细线36以及金属连接端35的一部分封装在树脂内，具有把金属连接端35的其余部分作为外部连接端从封装树脂38凸出的构造。
在本实施例中，如下所述，通过在树脂封装工序中把密封带贴在了散热板37的背面上的状态下进行转移制模可以阻止封装树脂38蔓延到散热板37的背面上，并可以防止在散热板37的背面上形成树脂溢料。由此可以确保散热板37的散热面(背面)，可以保持、提高把半导体装置中由半导体芯片产生的热散到外部的散热作用。
下面参照附图对本实施例的树脂封装型半导体装置的制造方法进行说明。图14-图18为表示本实施例的带有散热板的树脂封装型半导体装置的制造方法的各工序的剖面图。
首先，在如图14所示的工序中，先准备好带有作为半导体芯片支撑部的底座33和金属连接端35的引线框，再通过小片接合材把半导体芯片34接合在该底座33的表面上。然后，通过金属细线36连接半导体芯片34和金属连接端35。
其次，在如图15所示的工序中，把散热板37接合在底座33的背面上。而且，也可以把底座33自身的厚度加厚，并构成为使底座33兼作散热板并有散热作用。
再其次，在如图16所示的工序中，使密封带39紧贴在散热板37的背面上。在此情况下，也可以把使密封带39紧贴在散热板37上并放在封装金属模上，也可以预先把密封带39附设在封装金属模特别是下金属模上，通过把散热板37装载到下金属模上使散热板37的背面与密封带39紧贴着。
再其次，在如图17所示的工序中，在使密封带39紧贴着散热板37的背面的状态下，通过绝缘的封装树脂38把底座33、半导体芯片34、金属细线36以及金属连接端35的一部分封装。此时，散热板37的背面以及金属连接端35的其余部分暴露在封装树脂38之外。
最后，在如图18所示的工序中，把密封带39从散热板37的背面剥离，通过成形金属连接端35得到如该图所示那样的暴露出散热板37的背面的树脂封装型半导体装置。
根据本实施例的带有散热板的树脂封装型半导体装置的制造方法，在树脂封装工序中，通过使用与散热板37的背面紧贴着的密封带39可以阻止封装树脂蔓延到散热板37的背面上，防止树脂溢料的产生。也就是说，因为可以使散热板37的背面确实暴露在外，可以得到无损于散热板37的散热效果的树脂封装型半导体装置。而且，因把密封带39紧贴在散热板37的背面上之后进行树脂封装，密封带39的一部分切入散热板37的侧面部分，因此，封装后，散热板37会从封装树脂的背面稍微凸出。这样，在安装完树脂封装型半导体装置之时，散热板37的背面整体确实换在安装基板上，因此，可以提高散热效果。
实施例4
下面参照附图对本发明的实施例4进行说明。图19为表示与本实施例相关的代表CCD封装的树脂封装型半导体装置的剖面图。
如图19所示，本实施例的树脂封装型半导体装置具备有上方开口并在此开口部中还带有凹部42的树脂封装41、通过小片接合材接合在树脂封装41的凹部42的底面上固体摄像元件40、设在树脂封装41的凹部42附近区域的内部引线43、与该内部引线43连接并贯穿树脂封装41向外延伸的外部引线46和导电连接固体摄像元件40上的电极片(未图示)和树脂封装41上的内部引线43的金属细线44。然后，通过密封玻璃45把树脂封装41的开口部密封住。而且，从树脂封装41凸出的外部引线46向下弯曲着。而且，树脂封装41为通过绝缘树脂的转移成形整体形成的封装。
如下所述，本实施例的树脂封装型半导体装置为可靠性高的树脂封装型半导体装置，在树脂封装工序中在内部引线43上贴了密封带的状态下进行转移制模并形成树脂封装41，因此，不会在内部引线43上形成树脂溢料并暴露出来，通过金属细线44连接内部引线43和固体摄像元件40。
下面参照附图对与本实施例相关的代表CCD封装的树脂封装型半导体装置的制造方法进行说明。图20-图22为表示与本实施例相关的树脂封装型半导体装置的制造方法的各工序的剖面图。
首先，在如图20所示的工序中，准备好带有内部引线43及外部引线46的引线体，在树脂封装成形之前，预先在该引线体的成为内部引线43部分的上面紧贴着或粘着密封带47，使得封装树脂不会蔓延到内部引线43的表面上。然后，在由上金属模51a和下金属模51b组成的封装金属模内通过转移成形进行树脂封装，形成封装树脂41。图20表示形成了封装树脂41的状态，并表示用密封带47把内部引线43和外部引线46的表面覆盖后的状态。
然后，在如图21所示的工序中，通过剥离密封带47得到开口部内内部引线43的表面确实暴露在外的封装树脂41。密封带47在高温状态下无间隙地紧贴着内部引线43，因此，在剥离了密封带47后露出的内部引线43的表面上没有附着封装树脂的树脂溢料等异物。
然后，在如图22所示的工序中，把固定摄像元件40接合在封装树脂41内所形成的凹部42的底面上，固定摄像元件40上的电极片与内部引线43由金属细线44连接。然后，在由密封玻璃45把封装树脂41的开口部密封后形成外部引线46。可以根据半导体装置的种类等按所希望的形状对外部引线46进行成形。
本实施例的使用了密封带的树脂封装手法适合于制造带有上方开口的树脂封装的半导体装置特别是如代表CCD或全息摄像的光学系统半导体装置的制造，特别是在附设了引线的树脂封装成形时可以发挥显著的效果。
作为本实施例的其他应用例，当在制造LED等要求封装的色彩或透明性的部件时，通过预先把密封带贴在封装金属模上使得成形金属模的异物或脏东西转移到封装体上，可以实现有效的密封，形成优良的封装。
本发明的树脂封装型半导体装置及其制造方法可以全盘适用于各种使用由晶体管形成的半导体集成电路的电子仪器。

Claims (5)

1.一种树脂封装型半导体装置的制造方法，其特征在于具备有准备带有内引线、外形比装载的半导体芯片小的冲模垫和在支撑上述冲模垫的同时还带有用于把上述冲模垫设到上述内引线上方的高度差的吊式簧片的引线框的第1工序、把半导体芯片接合在上述引线框的冲模垫的表面上的第2工序、在上述第2工序后通过金属细线连接上述半导体芯片和上述内引线的第3工序、在上述第3工序后把密封带只紧贴在上述内引线的背面上装在封装金属模和上述引线框之间的第4工序、在上述第4工序后把引线框的内引线的前端部压向下方并把挨着上述内引线的背面的密封带的面按向金属模表面一侧使得上述内引线陷入上述密封带并在此状态下通过封装树脂进行树脂封装的第5工序、在上述第5工序后除去上述密封带并使上述内引线的下部从上述树脂封装凸出形成外部电极的第6工序。
2.根据权利要求1所述的一种树脂封装型半导体装置的制造方法，其特征在于在上述第1工序中准备好电镀着镍(Ni)层、钯(Pd)层、金(Au)层的各金属电镀层的引线框。
3.根据权利要求1所述的一种树脂封装型半导体装置的制造方法，其特征在于在上述第2工序中，在树脂封装后要使得上述内引线的下表面从上述封装树脂的背面只向下凸出所希望的值的量，根据上述所希望的值装上相应厚度的密封带。
4.一种树脂封装型半导体装置的制造方法，其特征在于具备有把半导体芯片接合在分别在表面上设有配线和在背面设有外部电极的基板的表面上的第1工序、通过金属细线导电连接上述半导体芯片和上述基板的表面上的配线的第2工序、在上述第2工序后把密封带只紧贴在上述基板的背面上装在封装金属模和上述基板之间的第3工序、在上述第3工序后使上述基板朝向下方并把挨着上述基板的背面的密封带的面按向金属模表面一侧使得上述基板的外部电极的至少一部分陷入上述密封带并在此状态下通过封装树脂进行树脂封装的第4工序和在上述第4工序后除去上述密封带的第5工序。
5.一种树脂封装型半导体装置的制造方法，其特征在于具备有把半导体芯片接合在带有引线和底座的支撑构件的上述底座的表面上的第1工序、把散热体接合在上述支撑构件的底座的背面上的第2工序、导电连接上述半导体芯片和上述引线的第3工序、在上述第3工序后把密封带紧贴着上述散热体的背面的第4工序、在上述第4工序后把挨着上述散热体的背面的密封带的面按向金属模表面一侧使得上述散热体的背面陷入上述密封带并在此状态下通过封装树脂进行树脂封装的第5工序、在上述第5工序后除去上述密封带的第6工序。
CN98802277A 1997-02-10 1998-02-04 树脂封装型半导体装置的制造方法 Expired - Lifetime CN1122304C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2648797 1997-02-10
JP26487/1997 1997-02-10
JP27411797 1997-10-07
JP274117/1997 1997-10-07

Publications (2)

Publication Number Publication Date
CN1246963A CN1246963A (zh) 2000-03-08
CN1122304C true CN1122304C (zh) 2003-09-24

Family

ID=26364277

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98802277A Expired - Lifetime CN1122304C (zh) 1997-02-10 1998-02-04 树脂封装型半导体装置的制造方法

Country Status (7)

Country Link
US (2) US6291274B1 (zh)
EP (1) EP0977251B1 (zh)
JP (1) JP3255646B2 (zh)
KR (1) KR100500919B1 (zh)
CN (1) CN1122304C (zh)
TW (1) TW385509B (zh)
WO (1) WO1998035382A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785099B (zh) * 2008-07-02 2011-09-28 欧姆龙株式会社 电子零件

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049135A (en) * 1996-05-28 2000-04-11 Kabushiki Kaisha Toshiba Bed structure underlying electrode pad of semiconductor device and method for manufacturing same
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
KR100703830B1 (ko) * 1996-12-26 2007-04-05 가부시키가이샤 히타치세이사쿠쇼 수지밀봉형 반도체장치의 제조방법
JP3417292B2 (ja) * 1998-04-08 2003-06-16 松下電器産業株式会社 半導体装置
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
NL1011929C2 (nl) * 1999-04-29 2000-10-31 3P Licensing Bv Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
US6700185B1 (en) * 1999-11-10 2004-03-02 Hitachi Chemical Co., Ltd. Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device
JP3664045B2 (ja) 2000-06-01 2005-06-22 セイコーエプソン株式会社 半導体装置の製造方法
US6534707B1 (en) * 2000-10-11 2003-03-18 Visteon Global Technologies, Inc. Method for absorbing active, external and dynamic magnetic fields using a ferrite encapsulated coating
US6489571B1 (en) * 2000-10-31 2002-12-03 Lsi Logic Corporation Molded tape ball grid array package
TW543172B (en) * 2001-04-13 2003-07-21 Yamaha Corp Semiconductor device and package, and method of manufacture therefor
JP4614586B2 (ja) * 2001-06-28 2011-01-19 三洋電機株式会社 混成集積回路装置の製造方法
JP2003017646A (ja) 2001-06-29 2003-01-17 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2003100980A (ja) 2001-09-27 2003-04-04 Hamamatsu Photonics Kk 半導体装置及びその製造方法
JP3540793B2 (ja) * 2001-12-05 2004-07-07 松下電器産業株式会社 樹脂封止型半導体装置及びその製造方法
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US7595017B2 (en) 2002-01-31 2009-09-29 Stmicroelectronics, Inc. Method for using a pre-formed film in a transfer molding process for an integrated circuit
AU2003211644A1 (en) * 2002-03-08 2003-09-22 Rohm Co., Ltd. Semiconductor device using semiconductor chip
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6812552B2 (en) 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US20040108580A1 (en) * 2002-12-09 2004-06-10 Advanpack Solutions Pte. Ltd. Leadless semiconductor packaging structure with inverted flip chip and methods of manufacture
US7449616B2 (en) * 2002-12-24 2008-11-11 Pfizer Inc. Anti-NGF antibodies and methods using same
US6788541B1 (en) * 2003-05-07 2004-09-07 Bear Hsiung LED matrix moldule
KR100550856B1 (ko) * 2003-06-03 2006-02-10 삼성전기주식회사 발광 다이오드(ｌｅｄ) 소자의 제조 방법
JP4170950B2 (ja) * 2003-10-10 2008-10-22 松下電器産業株式会社 光学デバイスおよびその製造方法
JP2005252140A (ja) * 2004-03-08 2005-09-15 Olympus Corp 固体撮像装置用パッケージ
CN1956180B (zh) * 2005-03-26 2010-08-04 阎跃军 采用点胶液态树脂封装的电子器件的基片结构
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
WO2007052476A1 (ja) * 2005-11-02 2007-05-10 Matsushita Electric Industrial Co., Ltd. 電子回路装置およびその製造方法
US7482683B2 (en) * 2006-05-12 2009-01-27 Stats Chippac Ltd. Integrated circuit encapsulation system with vent
TW200807583A (en) * 2006-07-20 2008-02-01 Chipmos Technologies Inc Chip package and manufacturing method threrof
KR100785744B1 (ko) * 2006-10-23 2007-12-18 크루셜텍 (주) 광 포인팅 장치의 이미지 센서 패키징 방법
CN101601133B (zh) 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US20080217759A1 (en) * 2007-03-06 2008-09-11 Taiwan Solutions Systems Corp. Chip package substrate and structure thereof
US20080251866A1 (en) * 2007-04-10 2008-10-16 Honeywell International Inc. Low-stress hermetic die attach
TWI536466B (zh) * 2008-06-12 2016-06-01 三菱綜合材料股份有限公司 使用焊劑的基板及被裝載物的接合方法
JP2010135723A (ja) * 2008-10-29 2010-06-17 Panasonic Corp 半導体装置
US7923739B2 (en) * 2009-06-05 2011-04-12 Cree, Inc. Solid state lighting device
US8598602B2 (en) * 2009-01-12 2013-12-03 Cree, Inc. Light emitting device packages with improved heat transfer
US8860043B2 (en) * 2009-06-05 2014-10-14 Cree, Inc. Light emitting device packages, systems and methods
US8686445B1 (en) 2009-06-05 2014-04-01 Cree, Inc. Solid state lighting devices and methods
US9111778B2 (en) 2009-06-05 2015-08-18 Cree, Inc. Light emitting diode (LED) devices, systems, and methods
TWI469289B (zh) * 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US8648359B2 (en) 2010-06-28 2014-02-11 Cree, Inc. Light emitting devices and methods
US8269244B2 (en) 2010-06-28 2012-09-18 Cree, Inc. LED package with efficient, isolated thermal path
USD643819S1 (en) 2010-07-16 2011-08-23 Cree, Inc. Package for light emitting diode (LED) lighting
US8610140B2 (en) 2010-12-15 2013-12-17 Cree, Inc. Light emitting diode (LED) packages, systems, devices and related methods
USD679842S1 (en) 2011-01-03 2013-04-09 Cree, Inc. High brightness LED package
TW201251140A (en) 2011-01-31 2012-12-16 Cree Inc High brightness light emitting diode (LED) packages, systems and methods with improved resin filling and high adhesion
CN103348496A (zh) 2011-02-07 2013-10-09 克利公司 用于发光二极管（led）发光的部件和方法
JP5796309B2 (ja) * 2011-03-15 2015-10-21 セイコーエプソン株式会社 電気光学装置及び電子機器
US20120241926A1 (en) * 2011-03-23 2012-09-27 Zigmund Ramirez Camacho Integrated circuit packaging system with leveling standoff and method of manufacture thereof
JP5927434B2 (ja) * 2011-09-30 2016-06-01 パナソニックＩｐマネジメント株式会社 慣性力センサ
CN104025292B (zh) * 2011-12-22 2018-03-09 松下知识产权经营株式会社 半导体封装、其制造方法及模具、半导体封装的输入输出端子
JP6182916B2 (ja) * 2013-03-15 2017-08-23 日亜化学工業株式会社 発光装置の封止部材の取り外し方法
EP2975096B1 (en) 2014-07-17 2021-11-17 3M Innovative Properties Company Pressure sensitive adhesive assembly suitable for bonding to uneven substrates
JP7087099B2 (ja) * 2018-10-05 2022-06-20 株式会社東芝 半導体パッケージ
CN115513162A (zh) * 2021-06-07 2022-12-23 江苏长电科技股份有限公司 引脚折弯qfn封装结构及其制作方法
CN115513161A (zh) * 2021-06-07 2022-12-23 江苏长电科技股份有限公司 引脚折弯qfn封装结构及其制作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5267966A (en) 1975-12-03 1977-06-06 Toshiba Corp Manufacture of semiconductor unit
JPS6050354B2 (ja) * 1980-11-14 1985-11-08 松下電子工業株式会社 樹脂封止型半導体装置
JPS57176751A (en) 1981-04-22 1982-10-30 Toshiba Corp Semiconductor device
JPS6050354A (ja) 1983-08-31 1985-03-20 株式会社日立製作所 極低温冷凍装置における冷凍能力制御方法
JPS6086851A (ja) * 1983-10-19 1985-05-16 Nec Corp 樹脂封止型半導体装置
JPS6426420A (en) 1987-07-23 1989-01-27 Nissha Printing Device for injection molding and simultaneous decorating and manufacture of injection-molded and simultaneously decorated product
EP0351581A1 (de) 1988-07-22 1990-01-24 Oerlikon-Contraves AG Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
JPH02122555A (ja) 1988-10-31 1990-05-10 Mitsui High Tec Inc 半導体装置の製造方法
JPH02134832A (ja) 1988-11-16 1990-05-23 Seiko Epson Corp 集積回路チップのモールド方法
JPH02209739A (ja) 1989-02-09 1990-08-21 Mitsui Petrochem Ind Ltd 半導体装置の製造方法
US5000903A (en) 1989-04-06 1991-03-19 Libbey-Owens-Ford Co. Method of molding plastic products having chemically bonded protective coatings
JP2840316B2 (ja) 1989-09-06 1998-12-24 新光電気工業株式会社 半導体装置およびその製造方法
JPH03131059A (ja) * 1989-10-16 1991-06-04 Mitsubishi Electric Corp 半導体装置
JPH03240260A (ja) * 1990-02-19 1991-10-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
JPH04337657A (ja) 1991-05-14 1992-11-25 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH0547954A (ja) 1991-08-20 1993-02-26 Toshiba Corp 樹脂封止型半導体装置
FR2684802B1 (fr) * 1991-12-04 2001-06-08 Gemplus Card Internat Procede de moulage de micromodules de circuits integres.
JP3246769B2 (ja) * 1992-07-15 2002-01-15 株式会社日立製作所 半導体装置及びその製造方法
JPH0729927A (ja) * 1993-07-07 1995-01-31 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0745765A (ja) * 1993-07-27 1995-02-14 Fuji Electric Co Ltd 樹脂封止型半導体装置の樹脂封止法
US5441684A (en) * 1993-09-24 1995-08-15 Vlsi Technology, Inc. Method of forming molded plastic packages with integrated heat sinks
US5674343A (en) 1994-04-19 1997-10-07 Nitto Denko Corporation Method for manufacturing a semiconductor
US5846477A (en) 1994-12-08 1998-12-08 Nitto Denko Corporation Production method for encapsulating a semiconductor device
JP3246848B2 (ja) 1995-02-22 2002-01-15 アピックヤマダ株式会社 汎用ゲート位置樹脂モールド装置および樹脂モールド方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785099B (zh) * 2008-07-02 2011-09-28 欧姆龙株式会社 电子零件

Also Published As

Publication number Publication date
EP0977251A1 (en) 2000-02-02
WO1998035382A1 (en) 1998-08-13
JP3255646B2 (ja) 2002-02-12
CN1246963A (zh) 2000-03-08
TW385509B (en) 2000-03-21
US20010045640A1 (en) 2001-11-29
EP0977251A4 (en) 2005-09-28
KR100500919B1 (ko) 2005-07-14
KR20000070837A (ko) 2000-11-25
EP0977251B1 (en) 2011-11-16
US6291274B1 (en) 2001-09-18

Similar Documents

Publication Publication Date Title
CN1122304C (zh) 树脂封装型半导体装置的制造方法
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
US7371617B2 (en) Method for fabricating semiconductor package with heat sink
JP3285815B2 (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
US8062933B2 (en) Method for fabricating heat dissipating package structure
CN1622328A (zh) 半导体器件及其制造方法
CN1234909A (zh) 半导体器件及其制造方法
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1516252A (zh) 制造半导体集成电路器件的方法
CN1516251A (zh) 半导体组件的制造方法及半导体组件
CN1251943A (zh) 连接端凸点架及其制造方法
CN1790651A (zh) 芯片集成基板的制造方法
CN1160781C (zh) 分立半导体器件及其制造方法
CN1779951A (zh) 半导体器件及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1146991C (zh) 散热板引入树脂模制的半导体封装及其制造方法
CN1638122A (zh) 制造半导体器件的方法
CN1536658A (zh) 半导体器件及其制造方法
CN1677665A (zh) 电路装置及其制造方法
JP3458057B2 (ja) 樹脂封止型半導体装置
CN1674278A (zh) 电路装置
JP3507819B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3443406B2 (ja) 樹脂封止型半導体装置
JP3445930B2 (ja) 樹脂封止型半導体装置
CN1779931A (zh) 散热型封装结构及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20030924

CX01 Expiry of patent term