[go: up one dir, main page]

JP4614586B2 - 混成集積回路装置の製造方法 - Google Patents

混成集積回路装置の製造方法 Download PDF

Info

Publication number
JP4614586B2
JP4614586B2 JP2001196987A JP2001196987A JP4614586B2 JP 4614586 B2 JP4614586 B2 JP 4614586B2 JP 2001196987 A JP2001196987 A JP 2001196987A JP 2001196987 A JP2001196987 A JP 2001196987A JP 4614586 B2 JP4614586 B2 JP 4614586B2
Authority
JP
Japan
Prior art keywords
integrated circuit
hybrid integrated
substrate
mold
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001196987A
Other languages
English (en)
Other versions
JP2003017518A (ja
Inventor
純一 飯村
克実 大川
保広 小池
秀史 西塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001196987A priority Critical patent/JP4614586B2/ja
Priority to TW91113851A priority patent/TW538661B/zh
Priority to US10/183,757 priority patent/US6593169B2/en
Priority to CNB021251444A priority patent/CN1249798C/zh
Publication of JP2003017518A publication Critical patent/JP2003017518A/ja
Application granted granted Critical
Publication of JP4614586B2 publication Critical patent/JP4614586B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、混成集積回路装置の製造方法に関し、混成集積回路基板にトランスファーモールドにより樹脂封止体を形成する混成集積回路装置の製造方法に関するものである。
【０００２】
【従来の技術】
一般に、混成集積回路装置に採用される封止方法は、主に２種類の方法がある。
【０００３】
第１の方法は、半導体素子等の回路素子が実装された混成集積回路基板の上に蓋をかぶせるような形状の手段、一般にはケース材と呼ばれているものを採用して封止しているものがある。この構造は、中空構造やこの中に別途樹脂が注入されているものがある。
【０００４】
第２の方法は、半導体ＩＣのモールド方法としてインジェクションモールドである。例えば、特開平１１−３３０３１７号公報に示してある。このインジェクションモールドは、一般的に熱可塑性樹脂を採用し、例えば、３００℃に熱した樹脂を高射出圧力で注入し一度に金型内に樹脂を充填することで樹脂を封止するものである。また、トランスファーモールドと比較すると、金型内に樹脂を充填した後の樹脂の重合時間を必要としないため作業時間が短縮できるメリットがある。
【０００５】
以下に、インジェクションモールドを用いた従来の混成集積回路装置およびその製造方法について、図９から図１２を参照して説明する。
【０００６】
先ず、図９に示すように、金属基板としては、ここではアルミニウム（以下、Ａｌという）基板１を採用して説明してゆく。
【０００７】
このＡｌ基板１は、表面が陽極酸化され、その上に更に絶縁性の優れた樹脂２が全面に形成されている。但し、耐圧を考慮しなければ、この酸化物は省略しても良い。
【０００８】
そして、樹脂封止体１０は、支持部材１０ａと熱可塑性樹脂により形成されている。つまり、支持部材１０ａに載置された基板１をインジェクションモールドにより熱可塑性樹脂で被覆している。そして、支持部材１０ａと熱可塑性樹脂との当接部は、注入された高熱の熱可塑性樹脂により支持部材１０ａの当接部が溶けフルモールド構造を実現している。
【０００９】
ここで、熱可塑性樹脂として採用したものは、ＰＰＳ（ポリフェニルサルファイド）と呼ばれるものである。
【００１０】
そして、熱可塑性樹脂の注入温度が約３００℃と非常に高く、高温の樹脂により半田１２が溶けて半田不良が発生する問題がある。そのため、予め半田の接合部、金属細線７、能動素子５および受動素子６を覆う様に熱硬化性樹脂（例えば、エポキシ樹脂）でポッティングし、オーバーコート９を形成している。このことで、熱可塑性樹脂の成型時、注入樹脂圧により、特に細線（約30〜80μm）が倒れるのを防止したり、断線を防止している。
【００１１】
そして、樹脂封止体１０としては、２段階形成により形成されている。１段階目としては、基板１裏面と金型の間に隙間を設けその間に高射出圧力に樹脂を充填する際の基板１裏面の厚みの確保することを考慮して、基板１裏面には支持部材１０ａを載置している。２段階目としては、支持部材１０ａに載置された基板１をインジェクションモールドにより熱可塑性樹脂で被覆している。そして、支持部材１０ａと熱可塑性樹脂との当接部は、注入された高熱の熱可塑性樹脂により支持部材１０ａの当接部が溶けフルモールド構造を実現している。ここで、支持部材１０ａの熱可塑性樹脂としては、基板１の熱膨張係数と同等のものが好ましい。
【００１２】
次に、インジェクションモールドを用いた従来の混成集積回路装置の製造方法について、図１０から図１２を参照して説明する。
【００１３】
図１０は工程フロー図であり、金属基板を準備する工程、絶縁層形成工程、Ｃｕ箔圧着工程、部分Ｎｉメッキ工程、Ｃｕ箔エッチング工程、ダイボンディング工程、ワイヤーボンディング工程、ポッティング工程、リード接続工程、支持部材取り付け工程、インジェクションモールド工程、リードカット工程の各工程から構成されている。
【００１４】
図１１および図１２に、各工程の断面図を示す。なお、図示しなくても明確な工程は図面を省略している。
【００１５】
先ず、図１１（Ａ）および（Ｂ）では、金属基板を準備する工程、絶縁層形成工程、Ｃｕ箔圧着工程、部分Ｎｉメッキ工程、Ｃｕ箔エッチング工程について示す。
【００１６】
金属基板を準備する工程では、基板の役割として熱放散性、基板強度性、基板シールド性等考慮して準備する。そして、本実施例では、熱放散性に優れた、例えば、厚さ１．５ｍｍ程度のＡｌ基板１を用いる。
【００１７】
次に、アルミ基板１上に更に絶縁性の優れた樹脂２を全面に形成する。そして、絶縁性樹脂２上には、混成集積回路を構成するＣｕの導電箔３を圧着する。Ｃｕ箔３上には、例えば、取り出し電極となるＣｕ箔３と能動素子５とを電気的に接続する金属細線７との接着性を考慮し、Ｎｉメッキ４を全面に施す。
【００１８】
その後、公知のスクリーン印刷等を用いＮｉメッキ４ａおよび導電路３ａを形成する。
【００１９】
次に、図１１（Ｃ）では、ダイボンディング工程、ワイヤボンディング工程について示す。
【００２０】
前工程において形成された導電路３ａ上には、半田ペースト１２等の導電性ペーストを介して能動素子５、受動素子６を実装し、所定の回路を実現する。
【００２１】
次に、図１２（Ａ）、（Ｂ）では、ポッティング工程、リード接続工程および支持部材取り付け工程について示す。
【００２２】
図１２（Ａ）に示すように、ポッティング工程では、後のインジェクションモールド工程の前に、予め、半田の接合部、金属細線７、能動素子５および受動素子６を熱硬化性樹脂（例えば、エポキシ樹脂）でポッティングし、オーバーコート９を形成する。
【００２３】
次に、上記した混成集積回路からの信号を出力及び入力するための外部リード８を準備する。その後、外部リード８を基板１の外周部に形成された外部接続端子１１と半田１２を介して接続する。
【００２４】
次に、図１２（Ｂ）に示すように、外部リード８等を接続した混成集積回路基板１に支持部材１０ａを載置する。基板１を支持部材１０ａ上に載置することで、次工程で説明するインジェクションモールドの際における基板１裏面の樹脂封止体１０の厚みを確保することができる。
【００２５】
次に、図１２（Ｃ）では、インジェクションモールド工程およびリードカット工程について示す。
【００２６】
図示したように、基板１上を熱硬化性樹脂でポッティングし、オーバーコート９を形成した後インジェクションモールドにより樹脂封止体１０を形成する。このとき、支持部材１０ａと熱可塑性樹脂との当接部は、注入された高熱の熱可塑性樹脂により支持部材１０ａの当接部が溶けフルモールド構造の樹脂封止体１０となる。
【００２７】
最後に、外部リード８を使用目的に応じてカットし、外部リード８の長さの調整する。
【００２８】
上記した工程により、図９に示した混成集積回路装置が完成する。
【００２９】
一方、半導体チップは、トランスファーモールド法が一般に行われている。このトランスファーモールドによる混成集積回路装置では、例えば、Ｃｕから成るリードフレーム上に半導体素子が固着される。そして、半導体素子とリードとは金（以下、Ａｕという）線を介して電気的に接続されている。これは、Ａｌ細線が折れ曲がり易い点、ボンディング時間が超音波を必要とするため時間を要する点で採用できないためである。そのため、従来において、一枚の金属板から成り、金属板上に回路が形成され、更に、Ａｌ細線によりワイヤーボンディングされた金属基板を直接トランスファーモールドする混成集積回路装置は存在しなかった。
【００３０】
【発明が解決しようとする課題】
インジェクションモールド型の混成集積回路装置では、モールド時の注入圧力により、金属細線７が折れ曲がったり、断線するのを防ぎ、また、インジェクションモールド時の温度により半田１２が流れるのを防ぐ必要があった。そのため、図９に示した従来構造においては、ポッティングによるオーバーコート９を採用して上記した問題に対処していた。
【００３１】
しかし、熱硬化性樹脂（例えば、エポキシ樹脂）でポッティングしオーバーコート９を形成した後インジェクションモールドを行っていたため、熱硬化性樹脂分の材料コストおよび作業コストが掛かるという問題があった。
【００３２】
また、従来のリードフレームを用いたトランスファーモールドによる混成集積回路装置では、アイランド上に半導体素子等固着していたため、半導体素子等から発生した熱は固着領域から発散するが、熱発散領域に限りがあり熱放散性が悪いという問題があった。
【００３３】
更に、上記したように、樹脂封止体のワイヤーボンディングには樹脂注入圧に強いＡｕ線が用いられ、Ａｌ細線を採用したトランスファーモールドは現在でも行われていない。そして、Ａｌ細線は超音波ボンディングで行われネックの部分が弱いこと、更には、弾性率が低く樹脂の注入圧力に耐えられない等のことが原因ですぐに曲がってしまう問題があった。
【００３４】
更に、トランスファーモールドにより混成集積回路基板を一括して封止する場合、金型内で混成集積回路基板の水平および厚み方向の位置固定を行う必要があるが、固定ピンを混成集積回路基板の裏面に当接して位置決めすると、パッケージされた後、該基板裏面が露出し耐圧劣化を招く問題があった。
【００３５】
本発明では、トランスファーモールドの工程に於いて、混成集積回路基板を金型内で所定の位置に固定する手段を提供するのが課題である。
【００３６】
【課題を解決するための手段】
上記した課題を解決するために、本発明の半導体集積回路装置の製造方法では、表面に絶縁樹脂が設けられ、前記絶縁樹脂上に設けられた導電路に素子が実装された基板であり、外周部に設けられた外部接続用端子に外部リードが接続された混成集積回路基板を準備し、
前記混成集積回路基板を熱硬化性樹脂でトランスファーモールドする混成集積回路装置の製造方法であり、
金型に設けられたゲートの位置が、前記熱硬化性樹脂が前記混成集積回路基板の側面に最初に当たるように配置され、
前記金型を構成する上金型と前記混成集積回路基板との間の流入幅と、前記金型を構成する下金型と前記混成集積回路基板との間の流入幅は、同等の幅で構成され、
前記上金型に設けられた押えピンで前記混成集積回路基板を下方に押圧しつつ、前記混成集積回路基板と前記下金型の間へ注入される前記熱硬化性樹脂を先に埋めて、前記混成集積回路基板の傾きを抑止する事で解決するものである。
【００３８】
【発明の実施の形態】
以下に、本発明の第１の実施形態に係る混成集積回路装置を図１および図２を参照しながら説明する。
【００３９】
先ず、本混成集積回路装置の構造を図２を参照して説明する。図２（Ａ）に示したように、混成集積回路基板３１は、基板３１上に固着される半導体素子等から発生する熱が考慮され、放熱性の優れた基板が採用される。本実施例では、アルミニウム基板３１を用いた場合について説明する。尚、本実施例では、基板３１としてアルミニウム（以下、Ａｌという）基板を用いたが、特に限定する必要はない。例えば、基板３１としては、プリント基板、セラミック基板、金属基板等を用いても本実施例を実現することができる。そして、金属基板としては、Ｃｕ基板、Ｆｅ基板、Ｆｅ−Ｎｉ基板またはＡｌＮ（窒化アルミニウム）基板等を用いても良い。
【００４０】
Ａｌ基板３１は、表面が陽極酸化され、その上に更に絶縁性の優れた、例えば、エポキシ樹脂からなる絶縁樹脂３２が全面に形成されている。但し、耐圧を考慮しなければ、この金属酸化物は省略しても問題はない。
【００４１】
そして、この樹脂３２上には、Ｃｕ箔３３（図５参照）より成る導電路３３ａが形成され、導電路３３ａを保護するようにＡｌ基板３１上には、例えば、エポキシ系樹脂が電気的接続箇所を除いてオーバーコートされている。そして、導電路３３ａ上にはパワートランジスタ、小信号トランジスタやＩＣ等の能動素子３５、チップ抵抗、チップコンデンサ等の受動素子３６が半田４０を介して実装され、所定の回路が実現されている。ここで一部半田を採用せず、Ａｇペースト等で電気的に接続されても良い。また、半導体素子等の能動素子８がフェイスアップで実装される場合は、金属細線３７を介して接続されている。金属細線３７としては、パワー系の半導体素子の場合は、例えば、約１５０〜５００μｍφのＡｌ線が用いられる。一般にはこれを太線と呼んでいる。また、セミパワー系や小信号系の半導体素子の場合は、例えば、約３０〜８０μｍφのＡｌ線が用いられている。一般にこれを細線と呼んでいる。そして、Ａｌ基板３１の外周部に設けられている外部接続用端子３８には、ＣｕやＦｅ−Ｎｉ等の導電性部材からなる外部リード３９が半田４０を介して接続されている。
【００４２】
本発明の特徴は、混成集積回路基板３１上の能動素子３５、受動素子３６、Ａｌ細線３７等に、樹脂封止体が直接形成されている。
【００４３】
つまり、樹脂封止体４１において、トランスファーモールドに用いられる熱硬化性樹脂は、粘性が低く、かつ、硬化温度が上記した接続手段に用いられた半田４０等の融点、例えば、１８３℃よりも低いことに特徴がある。そのことにより、図９に示したように、従来の混成集積回路装置における熱硬化性樹脂（例えば、エポキシ樹脂）のポッティングによるオーバーコート９を除去することができる。
【００４４】
その結果、特に、小信号系のＩＣ等を導電路３３ａと電気的に接続する、例えば、約４０μｍ程度の径の金属細線等にトランスファーモールド時の熱硬化性樹脂を直接充填しても倒れたり、断線したり、折れ曲がったりすることは無くなる。
特にＡｌ細線において折れ曲がりを防止できたことがポイントとなる。
【００４５】
次に、図２（Ｂ）に示すように、樹脂封止体４１の外部には、外部リード３９が導出されており、外部リード３９は、使用目的に応じて長さが調整されている。そして、樹脂封止体４１には、外部リード３９が導出している側辺と対向する側に２箇所押さえピンの跡としてホール４２が形成されている。ホール４２は、上記したトランスファーモールド時に押さえピン４７（図６参照）が基板３１を固定しているため発生するものであり、樹脂封止体４１形成後も存在する。
【００４６】
しかし、図１（Ａ）に示したように、基板３１の外周部４３、つまり、基板３１上の回路等が形成されていない部分にホール４２は形成されている。そして、ホール４２は基板３１の外周部４３で、かつ、絶縁樹脂３２上に形成されているので、品質性、耐湿性の面でも問題のない構造となっている。ここで、外周部４３は基板３１を個々にプレスする際、回路領域との距離の確保をする為に設けられているマージンである。
【００４７】
次に、図１（Ａ）、（Ｂ）に示したように、Ａｌ基板３１上には導電路３３ａが入り組んで形成されており、その導電路３３ａ上にはパワートランジスタ、小信号トランジスタやＩＣ等の能動素子３５、チップ抵抗、チップコンデンサ等の受動素子３６が半田４０等を介して実装されており、また、外部接続用端子３８を介して外部リード３９が接続されており所定の回路が実現されている。
【００４８】
図示したように、基板３１上には小さいスペースで複雑な回路が形成されている。本発明の混成集積回路装置の特徴は、Ａｌ基板３１全面に絶縁樹脂３２を形成した後樹脂３２上に複雑な回路を形成し、その後、基板３１に外部リード３９を接着しトランスファーモールドにより直接樹脂封止体４１を一体に形成していることである。
【００４９】
従来において、トランスファーモールドにより混成集積回路装置を形成する場合は、例えば、Ｃｕからなるリードフレームは、エッチング、パンチングまたはプレス等で加工をし、配線、ランド等を形成していたため、混成集積回路の導電パターンの如き複雑な回路を形成できなかった。また、トランスファーモールドによるリードフレームでは、図１（Ａ）のような配線を形成する場合、リードの反りを防止するためにいろいろな場所に吊りリードによる固定が必要となる。このように、一般のリードフレームを使った混成集積回路では、せいぜい能動部品が数個実装されるのみであり、図１（Ａ）のような導電路を持つ混成集積回路を形成するには限界があった。
【００５０】
つまり、本発明の混成集積回路装置の構造をとることで、複雑な回路を有した基板３１をトランスファーモールドにより形成することができる。更に、本発明では、基板３１として熱伝導率の良い基板を使用してトランスファーモールドしているので基板３１全体で発生する熱を発散することができる。よって、トランスファーモールドされた従来のリードフレームによる混成集積回路装置に比べ、金属基板３１が直接モールドされているため、この基板が大きなヒートシンクとして働き、放熱性が優れ、回路特性の改善を実現することができる。
【００５１】
次に、本発明の混成集積回路装置の製造方法を図３から図８を参照して説明する。尚、図４から図８に於いて、図示しなくても明確な工程は図面を省略している。
【００５２】
図３は工程フロー図であり、金属基板を準備する工程、絶縁層形成工程、Ｃｕ箔圧着工程、部分Ｎｉメッキ工程、Ｃｕ箔エッチング工程、ダイボンディング工程、ワイヤーボンディング工程、リード接続工程、トランスファーモールド工程、リードカット工程の各工程から構成されている。このフローから明確なように、従来は、インジェクションモールドにより樹脂封止体を形成していたが、トランスファーモールドによる樹脂封止体を形成する工程を実現している。
【００５３】
本発明の第１の工程は、図４（Ａ）に示す如く、金属基板の準備、絶縁層形成、Ｃｕ箔圧着、Ｎｉメッキを行うことにある。
【００５４】
金属基板を準備する工程では、基板の役割として熱放散性、基板強度性、基板シールド性等考慮して準備する。このとき、特に、パワートランジスタ、大規模化されるＬＳＩ、デジタル信号処理回路等を１つの小型ハイブリットＩＣに集積すると、熱が集中するので熱放散性が重要視される。そのため、本実施例では、熱放散性に優れた、例えば、厚さ１．５ｍｍ程度のＡｌ基板３１を用いる。また、本実施例では、基板３１としてＡｌ基板を用いるが、特に限定する必要はない。
【００５５】
例えば、基板３１としては、プリント基板、セラミック基板、金属基板等を用いても本実施例を実現することができる。そして、金属基板としては、Ｃｕ基板、Ｆｅ−Ｎｉ基板または導電性の優れた金属より成る化学物等が考えられる。
【００５６】
次に、アルミ基板３１は、表面が陽極酸化され酸化物が生成し、その上に更に絶縁性の優れた、例えば、エポキシ樹脂からなる樹脂３２を全面に形成する。但し、耐圧を考慮しなければ、この金属酸化物は省略しても問題はない。そして、絶縁樹脂３２上には、混成集積回路を構成するＣｕの導電箔３３を圧着する。Ｃｕ箔３３上には、例えば、取り出し電極となるＣｕ箔３３と能動素子３５とを電気的に接続する金属細線３７との接着性を考慮し、Ｎｉメッキ３４を全面に施す。
【００５７】
本発明の第２の工程は、図４（Ｂ）に示す如く、エッチングによる部分Ｎｉメッキ形成、Ｃｕ箔エッチングを行うことにある。
【００５８】
Ｎｉメッキ３４上には、公知のスクリーン印刷等によりＮｉメッキ３４を必要とする部分にレジストを残存させ、選択マスクとして形成する。そして、エッチングにより、例えば、取り出し電極となる箇所にＮｉメッキ３４ａを形成する。その後、レジストを除去し、再度、公知のスクリーン印刷等によりＣｕ箔３３による導電路３３ａとして必要とする部分にのみレジストを残存させ、選択マスクとして形成する。そして、エッチングにより、絶縁樹脂３２上にはＣｕ箔３３の導電路３３ａを形成する。その後、導電路上には、例えば、スクリーン印刷によりエポキシ樹脂から成る樹脂コーティングをする。もちろん、電気的接続を行う所には樹脂コーティングは行われない。
【００５９】
本発明の第３の工程は、図４（Ｃ）に示す如く、ダイボンディング、ワイヤボンディングを行うことにある。
【００６０】
前工程において形成された導電路３３ａ上には、半田ペースト４０等の導電性ペーストを介してパワートランジスタ、小信号トランジスタやＩＣ等の能動素子３５、チップ抵抗、チップコンデンサ等の受動素子３６を実装し、所定の回路を実現する。ここで一部半田を採用せず、Ａｇペースト等で電気的に接続しても良い。また、パワートランジスタ、セミパワートランジスタ等の能動素子３５を実装する際は、能動素子３５と導電路３３ａとの間には熱放散性を考慮してヒートシンクを設置する場合もある。
【００６１】
次に、半導体素子等の能動素子３５フェイスアップで実装する場合は、ボンディングにより金属細線３７を介して電気的に接続する。そして、上記したように、能動素子３５と導電路３３ａとを電気的に接着する金属細線３７は、Ｃｕ箔３３からなる導電路３３ａとの接着性が考慮され、Ｎｉメッキ３４ａを介してワイヤボンディングされる。
【００６２】
ここで、金属細線３７としては、特に、Ａｌ細線３７が使用されるが、Ａｌ細線３７は空気中で真球状にボールアップすることが困難でステッチボンディング法が使用される。しかし、ステッチボンディング法では、ステッチ部が樹脂の応力により破壊されやすく、また、Ａｕ細線と比較すると弾性係数が小さく樹脂圧により押し倒されやすいという特徴がある。そこで、Ａｌ細線３７を使用する際は、特に、樹脂封止体４１形成時に注意を要する。この点については後述する。
【００６３】
本発明の第４の工程は、図５（Ａ）、（Ｂ）に示す如く、リード接続を行うことにある。
【００６４】
図５（Ａ）に示すように、上記した混成集積回路からの信号を出力および入力するための外部リード３９を準備する。外部リード３９としては、出力および入力端子として用いるために導電性であるＣｕ、Ｆｅ−Ｎｉ等の材質からなり、更に、電流容量等考慮して外部リード３９の幅や厚さを決定する。そして、本発明の実施例では、次工程であるトランスファーモールド工程において詳細は説明するが、外部リード３９の強度、バネ性が必要とされる。ここでは、例えば、０．４〜０．５ｍｍ程度の厚さのＦｅ−Ｎｅ材の外部リード３９を準備する。その後、外部リード３９を基板３１の外周部に形成された外部接続用端子３８と半田４０を介して接続する。このとき、接続手段としては半田に限定する必要はなく、スポット溶接などによっても接続することができる。
【００６５】
ここで、図５（Ｂ）に示すように、本発明の特徴は外部リード３９を基板３１の実装面に対してやや斜めに接続することにある。例えば、図５に於いて基板裏面と外部リード３９の裏面間は約１０度をもって接続する。また、外部リード３９と外部接続用の電極３８とを接続する半田４０の融点は、次工程であるトランスファーモールド工程で用いる熱硬化性樹脂の硬化温度よりも高い。
【００６６】
本発明の第５の工程は、図６、図７に示す如く、トランスファーモールドを行うことにある。
【００６７】
本工程は、本発明の特徴とする工程であり、混成集積回路基板３１をトランスファーモールドにより一括して熱硬化性樹脂４９で覆うことにある。
【００６８】
トランスファーモールドで一括して混成集積回路基板３１を封止するためには、混成集積回路基板３１が、図６（Ｂ）に示す如く、金型のキャビティ７０内で位置固定されなければならない。しかし本発明では、混成集積回路基板３１を裏面も含めて一括して樹脂モールドするため、混成集積回路基板３１を直接下金型に当接できない。そのため前述したようにリードフレーム３９に角度を持たせてある。図６（Ｂ）に示すように、押さえピン４７で混成集積回路基板３１の裏面に空間が設けられ、且つ固定される構造となる。それと同様にピン数が異なっても共通で使用できるリードフレームを採用している。
【００６９】
具体的にいうと、最初に、図６（Ａ）に示す如く、リードフレーム３９が半田付けされた混成集積回路基板３１を金型４４及び４５に搬送する。
【００７０】
次に、図７を参照して、リードフレーム３９の特定の部分をガイドピン４６に当接させることにより混成集積回路基板３１の水平方向の位置固定を行い、更に、図６（Ｂ）を参照して、押さえピン４７で混成集積回路基板３１の外周部４３を押圧することにより混成集積回路基板３１の厚み方向の位置を固定する。
【００７１】
リードフレームは、図５（Ａ）に示す如く、複数個のリード３９が第１の連結部３９ｄと第２の連結部３９ｃの２カ所にて連結され、枠体として保持されている。また、混成集積回路基板３１から導出されるリードの数は混成集積回路基板３１が必要とする入力及び出力端子の数によって決まる。しかし、リードフレーム３９の水平方向の位置固定を行うために、ガイドピン４６に当接する特定のリード３９ａと３９ｂは必ず設けられ、その間隔は、基板サイズにより一定であり、ピン数により、またその位置により任意の所が歯抜けとなっている。更に、図５（Ｂ）に示す如く、リードフレーム３９は混成集積回路基板３１に対して平行ではなく、上向きに傾斜を付けて接続されている。このことにより、後述するように、リードフレーム３９の弾性を利用した混成集積回路基板３１の厚み方向の位置固定が行える。
【００７２】
ガイドピン４６は、図６及び図７に示す如く、下金型４４に設けられた突起物である。ガイドピン４６は、図７（Ａ）を参照して、特定のリード３９ａおよび３９ｂと第１の連結部３９ｄが連続する部分に当接するガイドピン４６ａおよび４６ｂと、第１の連結部に外側から当接するガイドピン４６ｃおよび４６ｄから形成される。つまり、これら４つのガイドピンをリードフレーム３９の特定の部分に当接させることによりリードフレーム３９の図の紙面方向が固定される。よって、混成集積回路基板３１も紙面方向に固定される。
【００７３】
更に、出力及び入力端子の数が異なる混成集積回路基板をトランスファーモールドする場合でも、特定のリード３９ａおよび３９ｂが一定間隔で、その中のリードは歯抜けにしてあるので、金型を共通して使用することができる。
【００７４】
また、図６（Ａ）、（Ｂ）に示す如く、上金型４５には押さえピン４７が設けられており、リードフレーム３９は前述したように混成集積回路基板３１に対して上向きに傾斜を付けて半田付けされている。従って、図６（Ｂ）に示す如く、上金型４５と下金型４４を嵌合させると、混成集積回路基板３１が押さえピン４７により下方向に押圧され、下金型４４の底面に対して平行になる。このことにより、金型のキャビティ７０内での混成集積回路基板３１は、厚み方向の位置固定が成される。
【００７５】
次に、図７（Ｂ）に示す如く、ゲートから金型キャビティ７０内に注入する熱硬化性樹脂を、最初に基板３１の側面にあたるように注入する。そして、矢印４９に示すように注入される熱硬化性樹脂は、基板３１により矢印４９ａに示すように基板３１の上部方向および下部方向に分岐して流れる。このとき、基板３１の上部への流入幅５６と基板３１の下部への流入幅５５とがほぼ同等の幅で形成されているので、基板３１下部への熱硬化性樹脂の流入も円滑に行うことができる。特に混成集積回路基板３１裏面の樹脂が先に埋まるため、混成集積回路基板３１が下方向に傾くことが無い。更に、熱硬化性樹脂の注入速度および注入圧力も１度基板３１側面にあてることで低減され、Ａｌ細線３７の折れ曲がり、断線等の影響を抑止することができる。
【００７６】
以上のことにより、本工程では、金型キャビティ７０内で混成集積回路基板３１の位置固定を行ってから一括してトランスファーモールドすることができ、熱硬化性樹脂４９の注入圧による混成集積回路基板３１の移動もない。従って、熱伝導性の良い熱硬化性樹脂により混成集積回路基板３１の裏面を一定の厚みで封止することができるので、耐圧性に優れ、且つ熱放散性に優れた混成集積回路装置を製造することができる。
【００７７】
更に、パワートランジスタ、小信号トランジスタやＩＣ等の能動素子３５、チップ抵抗、チップコンデンサ等の受動素子３６および外部リード３９を接続する半田４０の融点は熱硬化性樹脂の融点よりも高いため、従来の混成集積回路装置によるポッティング樹脂９（図９参照）により保護しなくてもトランスファーモールド時の熱により再溶融され固着位置がずれることはない。
【００７８】
尚、リードフレームの第２の連結部３９ｃはトランスファーモールドを行う際に熱硬化性樹脂が金型外部に流出するのを防止する役割を有する。従って、トランスファーモールド終了直後においては、図８に示す如く、封止された樹脂は第２の連結部３９ｃまで連続している。
【００７９】
本発明の第６の工程は、図８に示す如く、リードカットを行うことにある。
【００８０】
前工程であるトランスファーモールド工程で金型４４、４５から外部リードの厚み分だけ流出した樹脂は外部リード３９に形成された第２の連結部３９ｃで堰き止められ、そのまま硬化する。つまり、外部リード３９の第２の連結部３９ｃより樹脂封止体４１側のリード間は流出樹脂５０で充填されるが、外部リード３９の第２の連結部より先端にあるリード間には樹脂が流出されない構造になっている。
【００８１】
そして、第２の連結部３９ｃを打ち抜くと同時に流出樹脂５０も除去し、また使用目的に応じて外部リード３９の長さを調整、例えば、点線５１の位置で外部リード３９をカットすることで、個々のリードに独立させ、入出力端子として機能可能となる。
【００８２】
上記した工程により、図１に示した混成集積回路装置が完成する。
【００８３】
上記したように、本発明の混成集積回路装置の製造方法としては、トランスファーモールド工程で、特定のリードを金型に設けられたガイドピンに当接させることにより混成集積回路装置の金型内での位置固定を行うことに特徴がある。そのことにより、本発明の混成集積回路装置の製造方法では、従来の混成集積回路装置の製造方法における支持部材の載置を省略することができ、更に、完成した混成集積回路装置の熱放散性を大幅に向上させることができる。
【００８４】
本発明の混成集積回路装置およびその製造方法は、フルモールド型の混成集積回路装置について説明してきたが上記の実施の形態には限定されない。例えば、混成集積回路基板の裏面が全面露出した形態の混成集積回路装置も形成することができる。この場合は、上記した効果の他に、更に、熱放散性の効果を得ることができる。
【００８５】
更に、本実施例では、外部リードが基板の１側面から導出される片側リード場合について説明したがこの構造に限定されることはなく、両側リードや４方向リードにおいても上記の効果の他に、更に、基板を安定させた状態でトランスファーモールド工程を実現できる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【００８６】
更に、リード３９ａを電気信号用の端子として用いない時は、図７ａに示す如く、第２の連結部３９ｃより基板３１側に向かったリードが取り除かれても良い。
【００８７】
【発明の効果】
以上、説明したように本発明の混成集積回路装置の製造方法によれば、以下に示すような優れた効果を奏し得る。
【００８８】
モールドの工程において、リードフレームの位置固定を、特定のリードがリード終端の連結部と連続する部分を、金型に設けられたガイドピンに当接させ、リードフレームに接続している混成集積回路基板を、金型キャビティ内で位置固定してから熱硬化性樹脂で一括してトランスファーモールドすることができる。このことにより、混成集積回路基板の裏面を一定の厚さで熱伝導性に優れた熱硬化性樹脂で封止することができ、熱放散性に優れた混成集積回路装置を作成することができる。また、特定のリードの間隔を混成集積回路基板の端子の数に関係なく一定にすることにより、端子の数が異なる混成集積回路基板をトランスファーモールドする場合でも金型を共通して使用できる。
【００８９】
また、リードフレームが上下金型と当接する部分に連結部を設けることにより、モールドの工程において熱硬化性樹脂がリード間の隙間から金型の外部に流出するのを防止することができる。また、この連結部の長さを混成集積回路基板の端子の数に関係なく一定にすることにより、端子の数が異なる混成集積回路基板をトランスファーモールドする場合でも金型を共通して使用できる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置の（Ａ）断面図、（Ｂ）平面図を説明する図である。
【図２】本発明の混成集積回路装置の（Ａ）平面図、（Ｂ）断面図を説明する図である。
【図３】本発明の混成集積回路装置の製造方法のフロー図である。
【図４】本発明の混成集積回路装置の製造方法を説明する図である。
【図５】本発明の混成集積回路装置の製造方法を説明する図である。
【図６】本発明の混成集積回路装置の製造方法を説明する図である。
【図７】本発明の混成集積回路装置の製造方法を説明する図である。
【図８】本発明の混成集積回路装置の製造方法を説明する図である。
【図９】従来の混成集積回路装置の断面図である。
【図１０】従来の混成集積回路装置の製造方法のフロー図である。
【図１１】従来の混成集積回路装置の製造方法を説明する図である。
【図１２】従来の混成集積回路装置の製造方法を説明する図である。

Claims (3)

  1. 表面に絶縁樹脂が設けられ、前記絶縁樹脂上に設けられた導電路に素子が実装された基板であり、外周部に設けられた外部接続用端子に外部リードが接続された混成集積回路基板を準備し、
    前記混成集積回路基板を熱硬化性樹脂でトランスファーモールドする混成集積回路装置の製造方法であり、
    金型に設けられたゲートの位置が、前記熱硬化性樹脂が前記混成集積回路基板の側面に最初に当たるように配置され、
    前記金型を構成する上金型と前記混成集積回路基板との間の流入幅と、前記金型を構成する下金型と前記混成集積回路基板との間の流入幅は、同等の幅で構成され、
    前記上金型に設けられた押えピンで前記混成集積回路基板を下方に押圧しつつ、前記混成集積回路基板と前記下金型の間へ注入される前記熱硬化性樹脂を先に埋めて、前記混成集積回路基板の傾きを抑止したことを特徴とした混成集積回路装置の製造方法。
  2. 前記素子は、約３０μｍφ〜８０μｍφのＡｌからなる金属細線で接続される請求項１に記載の混成集積回路装置の製造方法。
  3. 前記上金型と前記下金型とが当接することで、前記外部リードを挟持し、前記上金型と前記下金型で成るキャビティ内で、前記混成集積回路基板が前記下金型の底面に対して平行になるように、前記上金型に設けられた押さえピンで前記混成集積回路基板が固定される請求項２に記載の混成集積回路装置の製造方法。
JP2001196987A 2001-06-28 2001-06-28 混成集積回路装置の製造方法 Expired - Lifetime JP4614586B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001196987A JP4614586B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置の製造方法
TW91113851A TW538661B (en) 2001-06-28 2002-06-25 Method for making a hybrid integated circuit device
US10/183,757 US6593169B2 (en) 2001-06-28 2002-06-27 Method of making hybrid integrated circuit device
CNB021251444A CN1249798C (zh) 2001-06-28 2002-06-28 混合集成电路装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001196987A JP4614586B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003017518A JP2003017518A (ja) 2003-01-17
JP4614586B2 true JP4614586B2 (ja) 2011-01-19

Family

ID=19034691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001196987A Expired - Lifetime JP4614586B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置の製造方法

Country Status (4)

Country Link
US (1) US6593169B2 (ja)
JP (1) JP4614586B2 (ja)
CN (1) CN1249798C (ja)
TW (1) TW538661B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3896029B2 (ja) 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
JP2004241729A (ja) * 2003-02-07 2004-08-26 Matsushita Electric Ind Co Ltd 発光光源、照明装置、表示装置及び発光光源の製造方法
JP4413054B2 (ja) * 2004-03-29 2010-02-10 三洋電機株式会社 混成集積回路装置の製造方法
JP4969113B2 (ja) 2006-02-22 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7557421B1 (en) * 2006-07-20 2009-07-07 Rf Micro Devices, Inc. Hybrid radio frequency integrated circuit using gallium nitride epitaxy layers grown on a donor substrate
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
JP4356768B2 (ja) * 2007-05-18 2009-11-04 株式会社デンソー 電子装置及びその成形金型
US9136341B2 (en) 2012-04-18 2015-09-15 Rf Micro Devices, Inc. High voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9129802B2 (en) 2012-08-27 2015-09-08 Rf Micro Devices, Inc. Lateral semiconductor device with vertical breakdown region
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9980702B2 (en) 2012-12-31 2018-05-29 Volcano Corporation Wirebonding fixture and casting mold
US20140187957A1 (en) 2012-12-31 2014-07-03 Volcano Corporation Ultrasonic Transducer Electrode Assembly
JP6065978B2 (ja) 2013-07-04 2017-01-25 三菱電機株式会社 半導体装置の製造方法、半導体装置
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
CN108321151A (zh) * 2018-01-24 2018-07-24 矽力杰半导体技术(杭州)有限公司 芯片封装组件及其制造方法
CN113284871B (zh) * 2020-02-19 2024-05-17 珠海格力电器股份有限公司 一种dbc基板框架结构及其成型治具、成型方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096852A (en) * 1988-06-02 1992-03-17 Burr-Brown Corporation Method of making plastic encapsulated multichip hybrid integrated circuits
JPH06224241A (ja) * 1993-01-25 1994-08-12 Toyota Autom Loom Works Ltd 樹脂封止回路装置の成形方法
DE69735588T2 (de) * 1996-05-27 2007-01-11 Dai Nippon Printing Co., Ltd. Herstellung eines bauteils für eine halbleiterschaltung
WO1998035382A1 (en) * 1997-02-10 1998-08-13 Matsushita Electronics Corporation Resin sealed semiconductor device and method for manufacturing the same
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3097842B2 (ja) * 1997-11-26 2000-10-10 サンケン電気株式会社 樹脂封止型半導体装置用リードフレーム
JP2000294692A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置

Also Published As

Publication number Publication date
US20030003630A1 (en) 2003-01-02
CN1249798C (zh) 2006-04-05
TW538661B (en) 2003-06-21
CN1395301A (zh) 2003-02-05
US6593169B2 (en) 2003-07-15
JP2003017518A (ja) 2003-01-17

Similar Documents

Publication Publication Date Title
JP4614586B2 (ja) 混成集積回路装置の製造方法
US7816187B2 (en) Method for fabricating semiconductor package free of substrate
JP3793628B2 (ja) 樹脂封止型半導体装置
JP4614584B2 (ja) 混成集積回路装置およびその製造方法
US7939383B2 (en) Method for fabricating semiconductor package free of substrate
JP2001015679A (ja) 半導体装置及びその製造方法
JP2837355B2 (ja) 半導体ｉｃチップのパッケージ及びその製造方法並びにリード・フレーム
JP2012015202A (ja) 半導体装置およびその製造方法
US7423340B2 (en) Semiconductor package free of substrate and fabrication method thereof
JP2586835B2 (ja) 半導体集積回路
US7354796B2 (en) Method for fabricating semiconductor package free of substrate
JP2025036733A (ja) 半導体装置及びその製造方法
JP4623871B2 (ja) 混成集積回路装置
JP4784945B2 (ja) 半導体装置の製造方法
JP4614585B2 (ja) 混成集積回路装置の製造方法
US7589402B2 (en) Semiconductor module and manufacturing method thereof
JP2000243875A (ja) 半導体装置
JP2003023133A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置ならびにその製造方法
JP4887346B2 (ja) 半導体装置
JP4614579B2 (ja) 混成集積回路装置の製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JP3745106B2 (ja) 半導体装置およびその製造方法
US20050184368A1 (en) Semiconductor package free of substrate and fabrication method thereof
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4021115B2 (ja) 樹脂封止型半導体装置とその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101019

R151 Written notification of patent or utility model registration

Ref document number: 4614586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term